BRPI0913438B1 - Método de codificação e aparelho de transmissão - Google Patents

Método de codificação e aparelho de transmissão Download PDF

Info

Publication number
BRPI0913438B1
BRPI0913438B1 BRPI0913438-7A BRPI0913438A BRPI0913438B1 BR PI0913438 B1 BRPI0913438 B1 BR PI0913438B1 BR PI0913438 A BRPI0913438 A BR PI0913438A BR PI0913438 B1 BRPI0913438 B1 BR PI0913438B1
Authority
BR
Brazil
Prior art keywords
equation
equal
parity
information
ldpc
Prior art date
Application number
BRPI0913438-7A
Other languages
English (en)
Inventor
Yutaka Murakami
Shutai Okamura
Masayuki Orihashi
Takaaki Kishigami
Shozo Okasaka
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Publication of BRPI0913438A2 publication Critical patent/BRPI0913438A2/pt
Publication of BRPI0913438B1 publication Critical patent/BRPI0913438B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/617—Polynomial operations, e.g. operations related to generator polynomials or parity-check polynomials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6527—IEEE 802.11 [WLAN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H04B3/542—Systems for transmission via power distribution lines the information being in digital form
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)

Abstract

codificador, decodificador, e método de codificação. a presente invenção refere-se a um codificador e a um decodificador que utilizam ldpc-cc (códigos convolucionais de verificação de paridade de baixa densidade). o codificador exibe taxas de codificação realizadas com uma pequena escala de circuito e uma alta qualidade de recepção de dados. no codificador (200), uma unidade de ajuste de taxa de codificação (250) ajusta uma taxa de codificação (s-1)/s (s=z), e uma unidade de criação de informações (210) ajusta informações que incluem a partir de informações xs,i a informações xz-1,i para zero. uma primeira unidade de computação de informações (220-1) recebe as informações x1,i no ponto de tempo i de modo a computar o termo x1(d) da fórmula (1). uma segunda unidade de computação de informações (220-2) recebe as informações x2,i no ponto de tempo i de modo a computar o termo x2(d) da fórmula (1). uma terceira unidade de computação de informações (220-3) recebe as informações x3,i no ponto de tempo i de modo a computar o termo x3(d) da fórmula (1). uma unidade de computação de paridade (230) recebe uma paridade pi1 no ponto de tempo i-1 de modo a computar o p(d) da fórmula (1). o or exclusivo dos resultados da computação é obtido como uma paridade pi no tempo i. ax.

Description

CAMPO TÉCNICO
[001] A presente invenção refere-se a um codificador, a um de- codificador e a um método de codificação que utiliza um código convo- lucional de verificação de paridade de baixa densidade (LDPC-CC) que suporta uma pluralidade de taxas de codificação.
ANTECEDENTES DA TÉCNICA
[002] Nos últimos anos, vem dando-se atenção a um código de verificação de paridade de baixa densidade (LDPC) como um código de correção de erros que proporciona uma alta capacidade de correção de erros com uma escala de circuito viável. Por causa de sua alta capacidade de correção de erros e sua facilidade de implementação, um código de LDPC tem sido adotado em um esquema de codificação de correção de erros para sistemas LAN sem fio de alta velocidade IEEE802.11n, sistemas de radiodifusão digital, e assim por diante.
[003] Um código de LDPC consiste em um código de correção de erros definido por uma matriz de verificação de paridade de baixa densidade H. Um código de LDPC consiste em um código de bloco tendo um comprimento de bloco igual ao número de colunas N da matriz de verificação de paridade H (vide, por exemplo, a Literatura de não- patente 1, a Literatura de não-patente 4, ou a Literatura de não- patente 11). Um código de LDPC tipo aleatório, um código de LDPC de arranjo, e um código de QC-LDPC (QC: Quasi-Cyclic) são propostos na Literatura de não-patente 2, na Literatura de não-patente 3, e na Literatura de não-patente 12, por exemplo.
[004] No entanto, uma característica de muitos sistemas de co municação atuais é que as informações de transmissão são coletivamente transmitidas por pacote ou quadro de comprimento variável, conforme o caso de Ethernet (marca registrada). Um problema na apli- cação de um código de LDPC, que consiste em um código de bloco, a um sistema deste tipo é, por exemplo, como fazer com que um bloco de código de LDPC de comprimento fixo corresponder ao quadro Ethernet (marca registrada) de comprimento variável. Com IEEE802.11n, o comprimento de uma sequência de informações de transmissão e um comprimento de bloco de código de LDPC são ajustados executando-se um processamento de preenchimento ou um pro-cessamento de puncionamento em uma sequência de informações de transmissão, porém, é difícil evitar uma alteração na taxa de codificação e uma transmissão de sequência redundante devido ao preenchimento ou puncionamento.
[005] Em contraposição a este tipo de código de LDPC de código de bloco (nas partes que se seguem do presente documento denominado como "LDPC-BC: Código de Bloco de Verificação de Paridade de Baixa Densidade"), o LDPC-CC (Código Convolucional de Verificação de Paridade de Baixa Densidade) que permite uma codificação e uma decodificação de sequências de informações de comprimento arbitrário tem sido pesquisado (vide a Literatura de não-patente 7, por exemplo).
[006] Um LDPC-CC consiste em um código convolucional defini do por uma matriz de verificação de paridade de baixa densidade, e, como um exemplo, a matriz de verificação de paridade HT [0,n] de um LDPC-CC em uma taxa de codificação igual a R=1/2 (=b/c) é mostrada na figura 1. No presente documento, o elemento h1(m)(t) de HT [0,n] tem um valor de 0 ou 1. Todos os elementos diferentes de h1(m)(t) são 0. M representa o comprimento de memória de LDPC-CC, e n representa o comprimento de uma palavra código de LDPC-CC. Conforme mostrado na figura 1, uma característica de uma matriz de verificação de paridade de LDPC-CC é que esta consiste em uma matriz com formato de paralelogramo onde 1 é colocado apenas em termos diagonais da matriz e nos elementos vizinhos, e os elementos inferiores es- querdos e superiores direitos da matriz são iguais a zero.
[007] No presente documento, um codificador de LDPC-CC defi nido pela matriz de verificação de paridade HT [0,n] quando h1(0)(t)=1 e h2(0)(t)=1 é representado pela figura 2. Conforme mostrado na figura 2, um codificador de LDPC-CC é composto por M+1 registros de deslocamento de comprimento de bit c e um adicionador de módulo 2 (calculador OR exclusivo). Consequentemente, uma característica de um codificador de LDPC-CC é que este pode ser implementado com um conjunto de circuitos extremamente simples em comparação a um circuito que realiza uma multiplicação de matriz geradora ou um codificador de LDPC-BC que realiza computação com base em uma substituição regressiva (progressiva). Da mesma forma, visto que o codificador na figura 2 consiste em um codificador de código convolucional, não é necessário dividir uma sequência de informações em blocos de comprimento fixo ao se codificar, e pode-se codificar uma sequência de informações de qualquer comprimento. LISTA DE CITAÇÃO Literatura de não-patente [NPL 1] R. G. Gallager, "Low-density parity check codes," IRE Trans. Inform. Theory, IT-8, pp-21-28, 1962 [NPL 2] D. J. C. Mackay, "Good error-correcting codes based on very sparse matrices," IEEE Trans. Inform. Theory, vol.45, n°.2, pp399- 431, March 1999 [NPL 3] J. L. Fan, "Array codes as low-density parity-check codes," proc. of 2nd Int. Symp. on Turbo Codes, pp.543-546, Sep. 2000 [NPL 4] R. D. Gallager, "Low-Density Parity-Check Codes," Cam- bridge, MA: MIT Press, 1963 [NPL 5] M. P. C. Fossorier, M. Mihaljevic, and H. Imai, "Reduced complexity iterative decoding of low density parity check codes based on belief propagation," IEEE Trans. Commun., vol.47., no.5, pp.673680, May 1999 [NPL 6] J. Chen, A. Dholakia, E. Eleftheriou, M. P. C. Fossorier, and X.-Yu Hu, "Reduced-complexity decoding of LDPC codes," IEEE Trans. Commun., vol.53., no.8, pp.1288-1299, Aug. 2005 [NPL 7] A. J. Feltstrom, and K. S. Zigangirov, "Time-varying periodic convolutional codes with low-density parity-check matrix," IEEE Trans. Inform. Theory, vol.45, no.6, pp.2181-2191, Sep. 1999 [NPL 8] IEEE Standard for Local and Metropolitan Area Networks, IEEE P802.16e/D12, Oct. 2005 [NPL 9] J. Zhang, and M. P. C. Fossorier, "Shuffled iterative decoding," IEEE Trans. Commun., vol.53, no.2, pp.209-213, Feb. 2005 [NPL 10] S. Lin, D. J. Jr., Costello, "Error control coding: Fundamentals and applications," Prentice-Hall [NPL 11] Tadashi Wadayama, "Low-Density Parity-Check Code and the decoding method", Triceps [NPL 12] M. P. C. Fossorier, "Quasi-cyclic low-density parity-check codes from circulant permutation matrices," IEEE Trans. Inform. Theory, vol.50, no.8, pp.1788-1793, Nov. 2001.
SUMÁRIO DA INVENÇÃO Problema Técnico
[008] No entanto, um LDPC-CC, um codificador de LDPC-CC e um decodificador de LDPC-CC que servem para suportar uma pluralidade de taxas de codificação em uma baixa complexidade computacional e proporcionar dados de boa qualidade recebida não foram suficientemente pesquisados.
[009] Por exemplo, a Literatura de não-patente 10 descreve a uti lização de puncionamento para suportar uma pluralidade de taxas de codificação. Com a finalidade de suportar uma pluralidade de taxas de codificação que utilizam puncionamento, primeiramente, um código básico (isto é, código mãe) é preparado de modo a gerar uma sequência de codificação no código mãe e, então, selecionar os bits de não- transmissão (isto é, bits de puncionamento) a partir da sequência de codificação. Além disso, alterando-se o número de bits de não- transmissão, suporta-se uma pluralidade de taxas de codificação. Desse modo, é possível suportar todas as taxas de codificação através do codificador e do decodificador (isto é, codificador e decodificador de código mãe), de tal modo que seja possível proporcionar uma vantagem de reduzir a complexidade computacional (isto é, a escala de circuito).
[0010] Em contrapartida, assim como um método de suportar uma pluralidade de taxas de codificação, existe um método de proporcionar diferentes códigos (isto é, códigos distribuídos) a cada taxa de codificação. Especialmente, conforme descrito na Literatura de não-patente 8, um código de LDPC tem uma flexibilidade de ser capaz de proporcionar facilmente vários comprimentos de código e taxas de codificação, e, portanto, consiste em um método geral para suportar uma pluralidade de taxas de codificação através de uma pluralidade de códigos. Neste caso, embora o uso de uma pluralidade de códigos tenha uma desvantagem de proporcionar uma grande complexidade computacional (isto é, escala de circuito), comparada a um caso onde se suporta uma pluralidade de taxas de codificação através de puncionamento, existe uma vantagem em proporcionar dados de excelente qualidade recebida.
[0011] Tendo em vista o que foi dito anteriormente, existem pou cos documentos que discutem um método de gerar um código de LDPC que possa manter a qualidade recebida dos dados preparando- se uma pluralidade de códigos para suportar uma pluralidade de taxas de codificação, enquanto se reduz a complexidade computacional do codificador e do decodificador. Se um método de proporcionar um código LDPC para realizar isto for estabelecido, é possível aperfeiçoar a qualidade recebida dos dados e reduzir a complexidade computacional ao mesmo tempo, o que tem sido difícil de realizar.
[0012] Portanto, um objetivo da presente invenção consiste em proporcionar um método de codificação de LDPC-CC que serve para aperfeiçoar a qualidade recebida dos dados realizando-se uma pluralidade de taxas de codificação através do uso de códigos em um codificador e um decodificador de LDPC-CC, e para realizar o codificador e o decodificar em uma baixa complexidade computacional. Solução ao Problema
[0013] O codificador da presente invenção que cria um código convolucional de verificação de paridade de baixa densidade de um período de tempo (variante) de g (onde g é um número natural) através do uso de uma função polinomial de paridade da equação 44 de uma taxa de codificação igual a (q-1)/q (onde q é um número inteiro igual ou maior que 3), emprega uma configuração tendo: uma seção de ajuste de taxa de codificação que ajusta uma taxa de codificação igual a (s- 1)/s (s<q); uma r-ésima seção de computação que recebe como entrada as informações Xr,i (onde r=1, 2, ..., q-1) no ponto no tempo i e emite um resultado de computação de AXr,k(D)Xi(D) da equação 44; uma seção de computação de paridade que recebe como uma entrada a paridade Pi-1 no ponto no tempo i-1 e emite um resultado de computação de Bk(D)P(D) da equação 44; uma seção de adição que adquire um OR exclusivo dos resultados de computação da primeira à (q-1)- ésima seção de computação e o resultado de computação da seção de computação de paridade, como a paridade Pi no ponto no tempo i; e uma seção de geração de informações que ajusta zero entre as in-formações Xs,i e as informações Xq-1,i.
[0014] O decodificador da presente invenção que proporciona uma matriz de verificação de paridade com base em uma função polinomial de paridade da equação 45 de uma taxa de codificação igual a (q-1)/q (onde q é um número inteiro igual ou maior que 3) e decodifica um código convolucional de verificação de paridade de baixa densidade de um período variante no tempo igual a g (onde g é um número natural) utilizando-se propagação de crença, emprega uma configuração tendo: uma seção de ajuste de razão de log-verossimilhança que ajusta as razões de log-verossimilhança para informações a partir de infor-mações Xs,i para informações Xq-1,i no ponto no tempo i (onde i é um número inteiro), para um valor conhecido, de acordo com uma taxa de codificação ajustada igual a (s-1)/s (s<q); e uma seção de processamento de computação que realiza computação de processamento de linha e computação de processamento de coluna de acordo com a matriz de verificação de paridade com base na função polinomial de paridade da equação 45, utilizando-se a razão de log-verossimilhança.
[0015] O método de codificação da presente invenção que serve para codificar um código convolucional de verificação de paridade de baixa densidade de um período variante no tempo igual a g (onde g é um número natural) que suporta taxas de codificação iguais a (y-1)/y e (z-1)/z (y<z), inclui: gerar um código convolucional de verificação de paridade de baixa densidade da taxa de codificação igual a (z-1)/z utilizando-se uma função polinomial de paridade da equação 46; e gerar um código convolucional de verificação de paridade de baixa densidade da taxa de codificação igual a (y-1)/y utilizando-se uma função polinomial de paridade da equação 47.
EFEITO VANTAJOSO DA INVENÇÃO
[0016] De acordo com o codificador e o decodificador da presente invenção, com um codificador e decodificador LDPC-CC, é possível conceber uma pluralidade de taxas de codificação em uma complexidade computacional baixa e proporcionar dados de alta qualidade recebida.
BREVE DESCRIÇÃO DOS DESENHOS
[0017] A figura 1 mostra uma matriz de verificação de paridade LDPC-CC;
[0018] A figura 2 mostra uma configuração de um codificador LDPC-CC;
[0019] A figura 3 mostra um exemplo da configuração de uma ma triz de verificação de paridade LDPC-CC de um período de variação de tempo igual a 4;
[0020] A figura 4A mostra funções polinomiais de verificação de paridade de um LDPC-CC de um período de variação de tempo igual a 3 e a configuração da matriz de verificação de paridade H deste LDPC- CC;
[0021] A figura 4B mostra a relação de propagação de crença de termos referentes a X(D) da "equação de verificação #1" à "equação de verificação #3" na figura 4A;
[0022] A figura 4C mostra a relação de propagação de crença de termos referentes a X(D) da "equação de verificação #1" à "equação de verificação #6";
[0023] A figura 5 mostra uma matriz de verificação de paridade de um código convolucional (7, 5);
[0024] A figura 6 mostra um exemplo da configuração da matriz de verificação de paridade H sobre um LDPC-CC de uma taxa de codificação igual a 2/3 e um período de variação de tempo igual a 2;
[0025] A figura 7 mostra um exemplo da configuração de uma ma triz de verificação de paridade LDPC-CC de uma taxa de codificação igual a 2/3 e um período de variação de tempo igual a m;
[0026] A figura 8 mostra um exemplo da configuração de uma ma triz de verificação de paridade LDPC-CC de uma taxa de codificação igual a (n-1)/n e um período de variação de tempo igual a m;
[0027] A figura 9 mostra um exemplo da configuração de uma se ção de codificação LDPC-CC;
[0028] A figura 10 é um desenho que serve para explicar um mé todo de informações com terminação zero;
[0029] A figura 11 é um diagrama de blocos que mostra a configu ração principal de um codificador de acordo com a modalidade 2 da presente invenção;
[0030] A figura 12 é um diagrama de blocos que mostra a configu ração principal de uma primeira seção de computação de informações de acordo com a modalidade 2;
[0031] A figura 13 é um diagrama de blocos que mostra a configu ração principal de uma seção de computação de paridade de acordo com a modalidade 2;
[0032] A figura 14 é um diagrama de blocos que mostra outra con figuração principal de um codificador acordo com a modalidade 2;
[0033] A figura 15 é um diagrama de blocos que mostra a configu ração principal de um decodificador de acordo com a modalidade 2;
[0034] A figura 16 ilustra operações de uma seção de ajuste de razão de log-verossimilhança em um caso de uma taxa de codificação igual a 1/2;
[0035] A figura 17 ilustra operações de uma seção de ajuste de razão de log-verossimilhança em um caso de uma taxa de codificação igual a 2/3;
[0036] A figura 18 mostra um exemplo da configuração de um apa relho de transmissão dotado de um codificador de acordo com a modalidade 2;
[0037] A figura 19 mostra um exemplo de um formato de transmis são;
[0038] A figura 20 mostra um exemplo da configuração de um apa relho de recepção dotado de um decodificador de acordo com a modalidade 2;
[0039] A figura 21 mostra um exemplo da configuração de quadro de um sinal de modulação transmitido pelo aparelho de comunicação #1 que realiza um ARQ híbrido de acordo com a modalidade 3 da presente invenção;
[0040] A figura 22 mostra um exemplo da configuração de quadro de um sinal de modulação transmitido pelo aparelho de comunicação #2, que é a parte de comunicação do aparelho de comunicação #1, de acordo com a modalidade 3;
[0041] A figura 23 mostra um exemplo do fluxo de quadros trans mitidos entre o aparelho de comunicação #1 e o aparelho de comunicação #2, de acordo com a modalidade 3;
[0042] A figura 24 ilustra os dados transmitidos no quadro #2 e no quadro #2";
[0043] A figura 25 ilustra um método de decodificação mediante uma retransmissão;
[0044] A figura 26 mostra outro exemplo do fluxo de quadros transmitidos entre o aparelho de comunicação #1 e o aparelho de comunicação #2, de acordo com a modalidade 3;
[0045] A figura 27 ilustra os dados transmitidos no quadro #2 e no quadro #2";
[0046] A figura 28 ilustra um método de decodificação mediante a primeira retransmissão;
[0047] A figura 29 ilustra os dados transmitidos no quadro #2"";
[0048] A figura 30 ilustra um método de decodificação mediante uma segunda retransmissão;
[0049] A figura 31 é um diagrama de blocos que mostra a configu ração principal do aparelho de comunicação #1 de acordo com a modalidade 3; e
[0050] A figura 32 é um diagrama de blocos que mostra a configu ração principal do aparelho de comunicação #2 de acordo com a modalidade 3.
DESCRIÇÃO DAS MODALIDADES
[0051] Agora, descrever-se-ão as modalidades da presente inven ção em detalhes com referência aos desenhos em anexo.
[0052] Primeiramente, antes de explicar as configurações e opera ções específicas nas modalidades, será explicado um LDPC-CC de boas características. (LDPC-CC de boas características)
[0053] Descreve-se, abaixo, um LDPC-CC de um período de vari ação de tempo igual a g com boas características.
[0054] Em primeiro lugar, descrever-se-á um LDPC-CC de um pe ríodo de variação de tempo igual a 4 com boas características. Descreve-se, abaixo, um caso no qual a taxa de codificação é igual a 1/2 como um exemplo.
[0055] Consideram-se as equações 1-1 a 1-4 como funções poli nomiais de verificação de paridade de um LDPC-CC para o qual o período de variação de tempo é igual a 4. Neste momento, X(D) é uma representação polinomial de dados (informações) e P(D) é uma representação polinomial de paridade. No presente documento, nas equa- ções 1-1 a 1-4, supuseram-se funções polinomiais de verificação de paridade nas quais existem quatro termos em X(D) e P(D) respectivamente, sendo que a razão é que quatro termos são desejáveis a partir do ponto de vista da obtenção de uma boa qualidade recebida.
Figure img0001
[0056] Na equação 1-1, supõe-se que a1, a2, a3 e a4 sejam nú meros inteiros (onde a1#a2#a3#a4, e a1 a a4 são todos mutuamente diferentes). Supõe-se que o uso da notação "X#Y#.#Z" expresse o fato de que X, Y, ..., Z são todos mutuamente diferentes. Da mesma forma, supõe-se que b1, b2, b3 e b4 sejam números inteiros (onde b1#b2#b3#b4). Uma função polinomial de verificação de paridade da equação 1-1 é denominada como "equação de verificação #1," e uma submatriz baseada na função polinomial de verificação de paridade da equação 1-1 é designada como primeira submatriz H1.
[0057] Na equação 1-2, supõe-se que A1, A2, A3, e A4 sejam nú meros inteiros (onde A1#A2#A3#A4). Da mesma forma, supõe-se que B1, B2, B3, e B4 sejam números inteiros (onde B1#B2#B3#B4). Uma função polinomial de verificação de paridade da equação 1-2 é denominada como "equação de verificação #2," e uma submatriz baseada na função polinomial de verificação de paridade da equação 1-2 é designada como segunda submatriz H2.
[0058] Na equação 1-3, supõe-se que α1, α2, α3, e α4 sejam nú meros inteiros (onde α1#α2#α3#α4). Da mesma forma, supõe-se que β1, β2, β3, e β4 sejam números inteiros (onde β1#β2#β3#β4). Uma função polinomial de verificação de paridade da equação 1-3 é deno- minada como "equação de verificação #3," e uma submatriz baseada na função polinomial de verificação de paridade da equação 1-3 é designada como terceira submatriz H3.
[0059] Na equação 1-4, supõe-se que E1, E2, E3, e E4 sejam nú meros inteiros (onde E1#E2#E3#E4). Da mesma forma, supõe-se que F1, F2, F3, e F4 sejam números inteiros (onde F1#F2#F3#F4). Uma função polinomial de verificação de paridade da equação 1-4 é denominada como "equação de verificação #4," e uma submatriz baseada na função polinomial de verificação de paridade da equação 1-4 é designada como quarta submatriz H4.
[0060] Posteriormente, considera-se um LDPC-CC de um período de variação de tempo igual a 4 que gera uma matriz de verificação de paridade tal como aquela mostrada na figura 3 a partir da primeira submatriz H1, da segunda submatriz H2, da terceira submatriz H3, e da quarta submatriz H4.
[0061] Neste momento, se k for designado como um resto após dividir os valores de combinações de ordens de X(D) e P(D), (a1, a2, a3, a4), (b1, b2, b3, b4), (A1, A2, A3, A4), (B1, B2, B3, B4), (α1, α2, α3, α4), (β1, β2, β3, β4), (E1, E2, E3, E4), (F1, F2, F3, F4), nas equações 1-1 a 1-4 por 4, realiza-se uma provisão para cada um dos restos 0, 1, 2, e 3 a serem incluídos em conjuntos de quatro coeficientes representados conforme mostrado anteriormente (por exemplo, (a1, a2, a3, a4)), e serem considerados verdadeiros para todos os conjuntos de quatro coeficientes anteriores.
[0062] Por exemplo, se as ordens (a1, a2, a3, a4) de X(D) da "equação de verificação #1" forem ajustadas como (a1, a2, a3, a4)=(8, 7, 6, 5), os restos k após dividir as ordens (a1, a2, a3, a4) por 4 são (0, 3, 2, 1), e cada um entre 0, 1, 2 e 3 são incluídos no conjunto de quatro coeficientes como restos k. De modo semelhante, se as ordens (b1, b2, b3, b4) de P(D) da "equação de verificação #1" forem ajustadas como (b1, b2, b3, b4)=(4, 3, 2, 1), os restos k após dividir as ordens (b1, b2, b3, b4) por 4 são (0, 3, 2, 1), e cada um entre 0, 1, 2 e 3 são incluídos no conjunto de quatro coeficientes como restos k. Supõe-se que a condição anterior sobre o "resto" também seja considerada verdadeira para os conjuntos de quatro coeficientes de X(D) e P(D) das outras equações de verificação de paridade ("equação de verificação #2," "equação de verificação #3" e "equação de verificação #4").
[0063] Desta maneira, a ponderação de coluna da matriz de verifi cação de paridade H configurada a partir das equações 1-1 a 1-4 se torna igual a 4 para todas as colunas, permitindo que um código de LDPC regular seja formado. No presente documento, um código de LDPC regular consiste em um código de LDPC que é definido por uma matriz de verificação de paridade para a qual cada ponderação de coluna é igualmente fixada, e caracterizado pelo fato de que suas características são estáveis e improvável que ocorra um patamar de erro. Em particular, visto que as características são boas quando a ponderação de coluna for igual a 4, um LDPC-CC que oferece um bom desempenho de recepção pode ser obtido gerando-se um LDPC-CC conforme descrito anteriormente.
[0064] A tabela 1 mostra os exemplos de LDPC-CCs (LDPC-CCs #1 a #3) de um período de variação de tempo igual a 4 e uma taxa de codificação igual a 1/2 para qual a condição anterior sobre o "resto" seja considerada verdadeira. Na tabela 1, os LDPC-CCs de um período de variação de tempo igual a 4 são definidos por quatro funções polinomiais de verificação de paridade: "função polinomial de verificação #1," "função polinomial de verificação #2," "função polinomial de verificação #3," e "função polinomial de verificação #4." [Tabela 1]
Figure img0002
Figure img0003
[0065] Na descrição anterior, descreveu-se um caso no qual a taxa de codificação é igual a 1/2 como um exemplo, porém, um código de LDPC regular também é formado e se pode obter uma boa qualidade recebida quando a taxa de codificação for igual a (n-1)/n se a condição anterior sobre o "resto" for considerada verdadeira para conjuntos de quatro coeficientes nas informações X1(D), X2(D), ..., Xn-1(D).
[0066] No caso de um período de variação de tempo igual a 2, da mesma forma, confirmou-se que um código com boas características pode ser encontrado se a condição anterior sobre o "resto" for aplicada. Descreve-se, abaixo, um LDPC-CC de um período de variação de tempo igual a 2 com boas características. Descreve-se, abaixo, como um exemplo, um caso no qual a taxa de codificação é igual a 1/2.
[0067] Consideram-se as equações 2-1 e 2-2 como funções poli nomiais de verificação de paridade de um LDPC-CC para o qual o período de variação de tempo é igual a 2. Neste momento, X(D) é uma representação polinomial de dados (informações) e P(D) é uma representação polinomial de paridade. No presente documento, nas equações 2-1 e 2-2, supuseram-se funções polinomiais de verificação de paridade nas quais existem quatro termos em X(D) e P(D) respectivamente, sendo que a razão é que quatro termos são desejáveis a partir do ponto de vista da obtenção de uma boa qualidade recebida. [2]
Figure img0004
[0068] Na eqUação 2-1, sUpõe-se qUe a1, a2, a3, e a4 sejam nú meros inteiros (onde a1#a2#a3#a4). Da mesma forma, supõe-se que b1, b2, b3, e b4 sejam números inteiros (onde b1#b2#b3#b4). Uma função polinomial de verificação de paridade da equação 2-1 é denominada como "equação de verificação #1," e uma submatriz baseada na função polinomial de verificação de paridade da equação 2-1 é designada como primeira submatriz H1.
[0069] Na equação 2-2, supõe-se que A1, A2, A3, e A4 sejam nú meros inteiros (onde A1#A2#A3#A4). Da mesma forma, supõe-se que B1, B2, B3, e B4 sejam números inteiros (onde B1#B2#B3#B4). Uma função polinomial de verificação de paridade da equação 2-2 é denominada como "equação de verificação #2," e uma submatriz baseada na função polinomial de verificação de paridade da equação 2-2 é de- signada como segunda submatriz H2.
[0070] Posteriormente, considera-se um LDPC-CC de um período de variação de tempo igual a 2 gerado a partir da primeira submatriz H1 e da segunda submatriz H2.
[0071] Neste momento, se k for designado como um resto após dividir os valores de combinações de ordens de X(D) e P(D), (a1, a2, a3, a4), (b1, b2, b3, b4), (A1, A2, A3, A4), (B1, B2, B3, B4), nas equações 2-1 e 2-2 por 4, realiza-se uma provisão para cada um dos restos 0, 1, 2, e 3 a serem incluídos em conjuntos de quatro coeficientes representados conforme mostrado anteriormente (por exemplo, (a1, a2, a3, a4)), e serem considerados verdadeiros para todos os conjuntos de quatro coeficientes anteriores.
[0072] Por exemplo, se as ordens (a1, a2, a3, a4) de X(D) da "equação de verificação #1" forem ajustadas como (a1, a2, a3, a4)=(8, 7, 6, 5), os restos k após dividir as ordens (a1, a2, a3, a4) por 4 são (0, 3, 2, 1), e cada um entre 0, 1, 2 e 3 são incluídos no conjunto de quatro coeficientes como restos k. De modo semelhante, se as ordens (b1, b2, b3, b4) de P(D) da "equação de verificação #1" forem ajustadas como (b1, b2, b3, b4)=(4, 3, 2, 1), os restos k após dividir as ordens (b1, b2, b3, b4) por 4 são (0, 3, 2, 1), e cada um entre 0, 1, 2 e 3 são incluídos no conjunto de quatro coeficientes como restos k. Supõe-se que a condição anterior sobre o "resto" também seja considerada verdadeira para os conjuntos de quatro coeficientes de X(D) e P(D) da "equação de verificação #2."
[0073] Desta maneira, a ponderação de coluna da matriz de verifi cação de paridade H configurada a partir das equações 2-1 a 2-2 se torna igual a 4 para todas as colunas, permitindo que um código de LDPC regular seja formado. No presente documento, um código de LDPC regular consiste em um código de LDPC que é definido por uma matriz de verificação de paridade para a qual cada ponderação de co luna é igualmente fixada, e caracterizado pelo fato de que suas características são estáveis e é improvável que ocorra um patamar de erro. Em particular, visto que as características são boas quando a ponderação de coluna for igual a 8, um LDPC-CC que permite que um desempenho de recepção seja adicionalmente aperfeiçoado pode ser obtido gerando-se um LDPC-CC conforme descrito anteriormente.
[0074] A tabela 2 mostra exemplos de LDPC-CCs (LDPC-CCs #1 e #2) de um período de variação de tempo igual a 2 e uma taxa de codificação igual a 1/2 para a qual a condição anterior sobre o "resto" é considerada verdadeira. Na tabela 2, os LDPC-CCs de um período de variação de tempo igual a 2 são definidos por duas funções polinomiais de verificação de paridade: "função polinomial de verificação #1" e "função polinomial de verificação #2." [Tabela 2]
Figure img0005
[0075] Na descrição anterior (LDPC-CCs de um período de varia- ção de tempo igual a 2), descreveu-se um caso no qual a taxa de codificação é igual a 1/2 como um exemplo, porém, um código de LDPC regular também é formado e se pode obter uma boa qualidade recebida quando a taxa de codificação for igual a (n-1)/n se a condição anterior sobre o "resto" for considerada verdadeira para conjuntos de quatro coeficientes nas informações X1(D), X2(D), ..., Xn-1(D).
[0076] No caso de um período de variação de tempo igual a 3, da mesma forma, confirmou-se que um código com boas características pode ser encontrado se a condição a seguir sobre o "resto" for aplicada. Descreve-se, abaixo, um LDPC-CC de um período de variação de tempo igual a 3 com boas características. Descreve-se, abaixo, como um exemplo, um caso no qual a taxa de codificação é igual a 1/2.
[0077] Consideram-se as equações 3-1 e 3-3 como funções poli nomiais de verificação de paridade de um LDPC-CC para o qual o período de variação de tempo é igual a 3. Neste momento, X(D) é uma representação polinomial de dados (informações) e P(D) é uma representação polinomial de paridade. No presente documento, nas equações 3-1 e 3-3, supuseram-se funções polinomiais de verificação de paridade de tal modo que existam três termos em X(D) e P(D) respectivamente. [3]
Figure img0006
[0078] Na equação 3-1, supõe-se que a1, a2, e a3 sejam números inteiros (onde a1#a2#a3). Da mesma forma, supõe-se que b1, b2 e b3 sejam números inteiros (onde b1#b2#b3). Uma função polinomial de verificação de paridade da equação 3-1 é denominada como "equação de verificação #1," e uma submatriz baseada na função polinomial de verificação de paridade da equação 3-1 é designada como primeira submatriz H1.
[0079] Na equação 3-2, supõe-se que A1, A2 e A3 sejam números inteiros (onde A1#A2#A3). Da mesma forma, supõe-se que B1, B2 e B3 sejam números inteiros (onde B1#B2#B3). Uma função polinomial de verificação de paridade da equação 3-2 é denominada como "equação de verificação #2," e uma submatriz baseada na função polinomial de verificação de paridade da equação 3-2 é designada como segunda submatriz H2.
[0080] Na equação 3-3, supõe-se que α1, α2 e α3 sejam números inteiros (onde α1#α2#α3). Da mesma forma, supõe-se que β1, β2 e β3 sejam números inteiros (onde β1#β2#β3). Uma função polinomial de verificação de paridade da equação 3-3 é denominada como "equação de verificação #3," e uma submatriz baseada na função polinomial de verificação de paridade da equação 3-3 é designada como terceira submatriz H3.
[0081] Posteriormente, considera-se um LDPC-CC de um período de variação de tempo igual a 3 gerado a partir da primeira submatriz H1, da segunda submatriz H2, e da terceira submatriz H3.
[0082] Neste momento, se k for designado como um resto após dividir os valores de combinações de ordens de X(D) e P(D), (a1, a2, a3), (b1, b2, b3), (A1, A2, A3), (B1, B2, B3), (α1, α2, α3), (β1, β2, β3), nas equações 3-1 e 3-3 por 3, realiza-se uma provisão para cada um dos restos 0, 1, e 2 a serem incluídos em conjuntos de três coeficientes representados conforme mostrado anteriormente (por exemplo, (a1, a2, a3)), e serem considerados verdadeiros para todos os conjuntos de três coeficientes anteriores.
[0083] Por exemplo, se as ordens (a1, a2, a3) de X(D) da "equa ção de verificação #1" forem ajustadas como (a1, a2, a3)=(6, 5, 4), os restos k após dividir as ordens (a1, a2, a3) por 3 são (0, 2, 1), e cada um entre 0, 1, 2 são incluídos no conjunto de quatro coeficientes como restos k. De modo semelhante, se as ordens (b1, b2, b3) de P(D) da "equação de verificação #1" forem ajustadas como (b1, b2, b3)=(3, 2, 1), os restos k após dividir as ordens (b1, b2, b3) por 3 são (0, 2, 1), e cada um entre 0, 1, 2 são incluídos no conjunto de três coeficientes como restos k. Supõe-se que a condição anterior sobre o "resto" também seja considerada verdadeira para os conjuntos de três coeficientes de X(D) e P(D) da "equação de verificação #2" e da "equação de verificação #3."
[0084] Gerando-se um LDPC-CC conforme anteriormente, é pos sível gerar um código de LDPC-CC regular no qual a ponderação de linha é igual em todas as linhas e a ponderação de coluna é igual em todas as colunas, sem exceções. No presente documento, o termo "exceções" se refere à parte no início de uma matriz de verificação de paridade e a uma parte no final da matriz de verificação de paridade, onde as ponderações de linha e as ponderações de coluna não são igualas às ponderações de linha e as ponderações de coluna da outra parte. Além disso, quando for realizada uma decodificação BP, a crença na "equação de verificação #2" e a crença na "equação de verificação #3" são precisamente propagadas para "equação de verificação #1," a crença na "equação de verificação #1" e a crença na "equação de verificação #3" são precisamente propagadas para "equação de verificação #2," e a crença na "equação de verificação #1" e a crença na "equação de verificação #2" são precisamente propagadas para "equação de verificação #3." Consequentemente, pode-se obter um LDPC-CC com uma melhor qualidade recebida. Isto porque, quando consideradas em unidades de coluna, as posições onde "1" está presente são dispostas com o intuito de propagar precisamente a crença, conforme descrito anteriormente.
[0085] A propagação de crença anterior será descrita abaixo utili zando-se os desenhos em anexo. A figura 4A mostra funções polinomiais de verificação de paridade de um LDPC-CC de um período de variação de tempo igual a 3 e a configuração da matriz de verificação de paridade H deste LDPC-CC.
[0086] A "equação de verificação #1" ilustra um caso no qual (a1, a2, a3)=(2, 1, 0) e (b1, b2, b3)=(2, 1, 0) em uma função polinomial de verificação de paridade da equação 3-1, e os restos após dividir os coeficientes por 3 são os seguintes: (a1%3, a2%3, a3%3)=(2, 1, 0), (b1%3, b2%3, b3%3)=(2, 1, 0),
[0087] onde "Z%3" representa um resto após dividir Z por 3.
[0088] A "equação de verificação #2" ilustra um caso no qual (A1, A2, A3)=(5, 1, 0) e (B1, B2, B3)=(5, 1, 0) em uma função polinomial de verificação de paridade da equação 3-2, e os restos após dividir os coeficientes por 3 são os seguintes: (A1%3, A2%3, A3%3)=(2, 1, 0), (B1%3, B2%3, B3%3)=(2, 1, 0).
[0089] A "equação de verificação #3" ilustra um caso no qual (α1, α2, α3)=(4, 2, 0) e (β1, β2, β3)=(4, 2, 0) em uma função polinomial de verificação de paridade da equação 3-3, e os restos após dividir os coeficientes por 3 são os seguintes: (α1%3, α2%3, α3%3)=(1, 2, 0), (β1%3, β2%3, β3%3)=(1, 2, 0).
[0090] Portanto, o exemplo de LDPC-CC de um período de varia ção de tempo igual a 3 mostrado na figura 4A satisfaz a condição anterior sobre o "resto", isto é, uma condição que (a1%3, a2%3, a3%3), (b1%3, b2%3, b3%3), (A1%3, A2%3, A3%3), (B1%3, B2%3, B3%3), (α1%3, α2%3, α3%3) e (β1%3, β2%3, β3%3) são qualquer um dos seguintes: (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), (2, 1, 0).
[0091] Reportando-se, novamente, à figura 4A, a propagação de crença será agora explicada. Através de computação de colunas da coluna 6506 em decodificação BP, para "1" da área 6501 da "equação de verificação #1," a crença é propagada a partir de "1" da área 6504 da "equação de verificação #2" e a partir de "1" da área 6505 da "equação de verificação #3." Conforme descrito anteriormente, "1" da área 6501 da "equação de verificação #1" é um coeficiente para o qual um resto após a divisão por 3 é igual a 0 (a3%3=0 (a3=0) ou b3%3=0 (b3=0)). Da mesma forma, "1" da área 6504 da "equação de verificação #2" é um coeficiente para o qual um resto após a divisão por 3 é igual a 1 (A2%3=1 (A2=1) ou B2%3=1 (B2=1)). Além disso, "1" da área 6505 da "equação de verificação #3" é um coeficiente para o qual um resto após a divisão por 3 é igual a 2 (α2%3=2 (α2=2) ou β2%3=2 (β2=2)).
[0092] Portanto, para "1" da área 6501 para o qual um resto é igual a 0 nos coeficientes da "equação de verificação #1," na computação de colunas da coluna 6506 em decodificação BP, a crença é propagada a partir de "1" da área 6504 para o qual um resto é igual a 1 nos coeficientes da "equação de verificação #2" a partir de "1" da área 6505 para o qual um resto é igual a 2 nos coeficientes da "equação de verificação #3."
[0093] De modo semelhante, para "1" da área 6502 para o qual um resto é igual a 1 nos coeficientes da "equação de verificação #1," na computação de colunas da coluna 6509 em decodificação BP, a crença é propagada a partir de "1" da área 6507 para o qual um resto é igual a 2 nos coeficientes da "equação de verificação #2" e a partir de "1" da área 6508 para o qual um resto é igual a 0 nos coeficientes da "equação de verificação #3."
[0094] De modo semelhante, para "1" da área 6503 para o qual um resto é igual a 2 nos coeficientes da "equação de verificação #1," na computação de colunas da coluna 6512 em decodificação BP, a crença é propagada a partir de "1" da área 6510 para o qual um resto é igual a 0 nos coeficientes da "equação de verificação #2" e a partir de "1" da área 6511 para o qual um resto é igual a 1 nos coeficientes da "equação de verificação #3."
[0095] Agora, proporcionar-se-á uma explicação suplementar da propagação de crença utilizando-se a figura 4B. A figura 4B mostra a relação de propagação de crença de termos referentes a X(D) da "equação de verificação #1" a "equação de verificação #3" na figura 4A. A "equação de verificação #1" a "equação de verificação #3" na figura 4A ilustram casos onde (a1, a2, a3)=(2, 1, 0), (A1, A2, A3)=(5, 1, 0), e (α1, α2, α3)=(4, 2, 0), em termos referentes a X(D) das equações 3-1 a 3-3.
[0096] Na figura 4B, os termos (a3, A3, α3) dentro dos quadrados indicam os coeficientes para os quais um resto após a divisão por 3 é igual a 0, os termos (a2, A2, α2) dentro dos círculos indicam os coeficientes para os quais um resto após a divisão por 3 é igual a 1, e os termos (a1, A1, α1) dentro das caixas com formato de losango indicam os coeficientes para os quais um resto após a divisão por 3 é igual a 2.
[0097] Conforme se pode observar a partir da figura 4B, para a1 da "equação de verificação #1," a crença é propagada a partir de A3 da "equação de verificação #2" e a partir de α1 da "equação de verificação #3" para a qual os restos após a divisão por 3 são diferentes; para a2 da "equação de verificação #1," a crença é propagada a partir de A1 da "equação de verificação #2" e a partir de α3 da "equação de verificação #3" para a qual os restos após a divisão por 3 são diferentes; e, para a3 da "equação de verificação #1," a crença é propagada a partir de A2 da "equação de verificação #2" e a partir de α2 da "equação de verificação #3" para a qual os restos após a divisão por 3 são diferentes. Embora a figura 4B mostre a relação de propagação de crença de termos referentes a X(D) da "equação de verificação #1" a "equação de verificação #3," o mesmo se aplica aos termos referentes a P(D).
[0098] Portanto, para "equação de verificação #1," a crença é pro pagada a partir de coeficientes para os quais os restos após a divisão por 3 são iguais a 0, 1, e 2 entre os coeficientes da "equação de verifi- cação #2." Isto é, para "equação de verificação #1," a crença é propagada a partir de coeficientes para os quais os restos após a divisão por 3 são todos diferentes entre os coeficientes da "equação de verificação #2." Portanto, as crenças com baixa correlação são todas propagadas para "equação de verificação #1."
[0099] De modo semelhante, para "equação de verificação #2," a crença é propagada a partir de coeficientes para os quais os restos após a divisão por 3 são iguais a 0, 1, e 2 entre os coeficientes da "equação de verificação #1." Isto é, para "equação de verificação #2," a crença é propagada a partir de coeficientes para os quais os restos após a divisão por 3 são todos diferentes entre os coeficientes da "equação de verificação #1." Da mesma forma, para "equação de verificação #2," a crença é propagada a partir de coeficientes para os quais os restos após a divisão por 3 são iguais a 0, 1, e 2 entre os coeficientes da "equação de verificação #3." Isto é, para "equação de verificação #2," a crença é propagada a partir de coeficientes para os quais os restos após a divisão por 3 são todos diferentes entre os coeficientes da "equação de verificação #3."
[00100] De modo semelhante, para "equação de verificação #3," a crença é propagada a partir de coeficientes para os quais os restos após a divisão por 3 são iguais a 0, 1, e 2 entre os coeficientes da "equação de verificação #1." Isto é, para "equação de verificação #3," a crença é propagada a partir de coeficientes para os quais os restos após a divisão por 3 são todos diferentes entre os coeficientes da "equação de verificação #1." Da mesma forma, para "equação de verificação #3," a crença é propagada a partir de coeficientes para os quais os restos após a divisão por 3 são iguais a 0, 1, e 2 entre os coeficientes da "equação de verificação #2." Isto é, para "equação de verificação #3," a crença é propagada a partir de coeficientes para os quais os restos após a divisão por 3 são todos diferentes entre os coe- ficientes da "equação de verificação #2."
[00101] Proporcionando-se as ordens das funções polinomiais de verificação de paridade das equações 3-1 a 3-3 que satisfaçam a condição anterior sobre o "resto" desta maneira, a crença é necessariamente propagada em todas as computações de colunas, de tal modo que seja possível realizar uma propagação de crença de modo eficiente em todas as equações de verificação e aumente, adicionalmente, a capacidade de correção de erros.
[00102] Descreveu-se anteriormente um caso no qual a taxa de codificação é igual a 1/2 para um LDPC-CC de um período de variação de tempo igual a 3, porém, a taxa de codificação não se limita a 1/2. Um código de LDPC regular também é formado e se pode obter uma boa qualidade recebida quando a taxa de codificação for igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2) se a condição anterior sobre o "resto" for considerada verdadeira para conjuntos de três coeficientes nas informações X1(D), X2(D), ..., Xn-1(D).
[00103] Descreve-se, abaixo, um caso no qual a taxa de codificação é igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2).
[00104] Consideram-se as equações 4-1 a 4-3 como funções polinomiais de verificação de paridade de um LDPC-CC para o qual o período de variação de tempo é igual a 3. Neste momento, X1(D), X2(D), ..., Xn-1(D) são representações polinomiais de dados (informações) X1, X2, ..., Xn-1, e P(D) é uma representação polinomial de paridade. No presente documento, nas equações 4-1 a 4-3, supõe-se que as funções polinomiais de verificação de paridade tenham três termos em X1(D), X2(D), ..., Xn-1(D), e P(D) respectivamente. [4]
Figure img0007
Figure img0008
[00105] Na equação 4-1, supõe-se que ai,1; ai,2; e ai,3 (onde i=1,2,...,n-1) sejam números inteiros (onde ai,1#ai,2#ai,3). Da mesma forma, supõe-se que b1, b2 e b3 sejam números inteiros (onde b1#b2#b3). Uma função polinomial de verificação de paridade da equação 4-1 é denominada como "equação de verificação #1," e uma submatriz baseada na função polinomial de verificação de paridade da equação 4-1 é designada como primeira submatriz H1.
[00106] Na equação 4-2, supõe-se que Ai,1, Ai,2, e Ai,3 (onde i=1,2,...,n-1) sejam números inteiros (onde Ai,1#Ai,2#Ai,3). Da mesma forma, supõe-se que B1, B2 e B3 sejam números inteiros (onde B1#B2#B3). Uma função polinomial de verificação de paridade da equação 4-2 é denominada como "equação de verificação #2," e uma submatriz baseada na função polinomial de verificação de paridade da equação 4-2 é designada como segunda submatriz H2.
[00107] Na equação 4-3, supõe-se que αi,1, αi,2, e αi,3 (onde i=1,2,...,n-1) sejam números inteiros (onde αi,1#αi,2#αi,3). Da mesma forma, supõe-se que β1, β2 e β3 sejam números inteiros (onde β1#β2#β3). Uma função polinomial de verificação de paridade da equação 4-3 é denominada como "equação de verificação #3," e uma submatriz baseada na função polinomial de verificação de paridade da equação 4-3 é designada como terceira submatriz H3.
[00108] Posteriormente, considera-se um LDPC-CC de um período de variação de tempo igual a 3 gerado a partir da primeira submatriz H1, da segunda submatriz H2 e da terceira submatriz H3.
[00109] Neste momento, se k for designado como um resto após a divisão dos valores de combinações de ordens de X1(D), X2(D), ..., Xn-1(D), e P(D), (a1,1, a1,2, a1,3), (a2,1, a2,2, a2,3), ..., (an-1,1, an- 1,2, an-1,3), (b1, b2, b3), (A1,1, A1,2, A1,3), (A2,1, A2,2, A2,3), ..., (An- 1,1, An-1,2, An-1,3), (B1, B2, B3), (α1,1, α1,2, α1,3), (α2,1, α2,2, α2,3), ..., (αn-1,1, αn-1,2, αn-1,3), (β1, β2, β3), nas equações 4-1 a 4-3 por 3, realiza-se uma provisão para cada um dos restos 0, 1, e 2 a serem incluídos em conjuntos de três coeficientes representados conforme mostrado anteriormente (por exemplo, (a1,1, a1,2, a1,3)), e serem considerados verdadeiros para todos os conjuntos de três coeficientes anteriores.
[00110] Isto é, realiza-se uma provisão para (a1,1%3, a1,2%3, a1,3%3), (a2,1%3, a2,2%3, a2,3%3), ..., (an-1,1%3, an-1,2%3, a n- 1,3%3), (b1%3, b2%3, b3%3), (A1,1%3, A1,2%3, A1,3%3), (A2,1%3, A2,2%3, A2,3%3), ..., (An-1,1%3, An-1,2%3, An-1,3%3), (B1%3, B2%3, B3%3), (α1,1%3, α1,2%3, α1,3%3), (α2,1%3, α2,2%3, α2,3%3), ..., (αn-1,1%3, αn-1,2%3, αn-1,3%3) e (β1%3, β2%3, β3%3) como sendo qualquer um dos seguintes: (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), (2, 1, 0).
[00111] #19A geração de um LDPC-CC desta maneira permite que um código de LDPC-CC regular seja gerado. Além disso, quando for realizada uma decodificação BP, a crença na "equação de verificação #2" e a crença na "equação de verificação #3" são precisamente propagadas para "equação de verificação #1," a crença na "equação de verificação #1" e a crença na "equação de verificação #3" são precisamente propagadas para "equação de verificação #2," e a crença na "equação de verificação #1" e a crença na "equação de verificação #2" são precisamente propagadas para "equação de verificação #3." Consequentemente, pode-se obter um LDPC-CC com melhor qualidade recebida da mesma maneira do caso de uma taxa de codificação igual a 1/2.
[00112] A tabela 3 mostra exemplos de LDPC-CCs (LDPC-CCs #1, #2, #3, #4, e #5) de um período de variação de tempo igual a 3 e uma taxa de codificação igual a 1/2 para a qual a condição relacionada anterior do "resto" é considerada verdadeira. Na tabela 3, os LDPC-CCs de um período de variação de tempo igual a 3 são definidos por três funções polinomiais de verificação de paridade: "equação (polinomial) de verificação #1," "equação (polinomial) de verificação #2" e "equação (polinomial) de verificação #3." [Tabela 3]
Figure img0009
Figure img0010
[00113] Confirmou-se que, conforme no caso de um período de variação de tempo igual a 3, um código com boas características pode ser encontrado se a condição sobre o "resto" abaixo for aplicada para um LDPC-CC para o qual o período de variação de tempo é igual a um múltiplo de 3 (por exemplo, 6, 9, 12, ...). Descreve-se, abaixo, um LDPC-CC de um múltiplo de um período de variação de tempo igual a 3 com boas características. Descreve-se, abaixo, como um exemplo, o caso de um LDPC-CC de uma taxa de codificação igual a 1/2 e um período de variação de tempo igual a 6.
[00114] Consideram-se as equações 5-1 a 5-6 como funções poli- nomiais de verificação de paridade de um LDPC-CC para o qual o período de variação de tempo é igual a 6. [5]
Figure img0011
[00115] Neste momento, X(D) é uma representação polinomial de dados (informações) e P(D) é uma representação polinomial de paridade. Com um LDPC-CC de um período de variação de tempo igual a 6, se i%6=k (onde k=0, 1, 2, 3, 4, 5) for suposto para paridade Pi e informações Xi no tempo i, uma função polinomial de verificação de paridade da equação 5-(k+1) é considerada verdadeira. Por exemplo, se i=1, i%6=1 (k=1), e, portanto, a equação 6 é considerada verdadeira. [6]
Figure img0012
[00116] No presente documento, nas equações 5-1 a 5-6, supõem- se que as funções polinomiais de verificação de paridade tenham três termos em X(D) e P(D) respectivamente.
[00117] Na equação 5-1, supõe-se que a1,1, a1,2, a1,3 sejam números inteiros (onde a1,1#a1,2#a1,3). Da mesma forma, supõe-se que b1,1, b1,2, e b1,3 sejam números inteiros (onde b1,1#b1,2#b1,3). Uma função polinomial de verificação de paridade da equação 5-1 é denominada como "equação de verificação #1," e uma submatriz baseada na função polinomial de verificação de paridade da equação 5-1 é designada como primeira submatriz H1.
[00118] Na equação 5-2, supõe-se que a2,1, a2,2, e a2,3 sejam números inteiros (onde a2,1#a2,2#a2,3). Da mesma forma, supõe-se que b2,1, b2,2, b2,3 sejam números inteiros (onde b2,1#b2,2#b2,3). Uma função polinomial de verificação de paridade da equação 5-2 é denominada como "equação de verificação #2," e uma submatriz baseada na função polinomial de verificação de paridade da equação 5-2 é designada como segunda submatriz H2.
[00119] Na equação 5-3, supõe-se que a3,1, a3,2, e a3,3 sejam números inteiros (onde a3,1#a3,2#a3,3). Da mesma forma, supõe-se que b3,1, b3,2, e b3,3 sejam números inteiros (onde b3,1#b3,2#b3,3). Uma função polinomial de verificação de paridade da equação 5-3 é denominada como "equação de verificação #3," e uma submatriz baseada na função polinomial de verificação de paridade da equação 5-3 é designada como terceira submatriz H3.
[00120] Na equação 5-4, supõe-se que a4,1, a4,2, e a4,3 sejam números inteiros (onde a4,1#a4,2#a4,3). Da mesma forma, supõe-se que b4,1, b4,2, e b4,3 sejam números inteiros (onde b4,1#b4,2#b4,3). Uma função polinomial de verificação de paridade da equação 5-4 é denominada como "equação de verificação #4," e uma submatriz baseada na função polinomial de verificação de paridade da equação 5-4 é designada como quarta submatriz H4.
[00121] Na equação 5-5, supõe-se que a5,1, a5,2, e a5,3 sejam números inteiros (onde a5,1#a5,2#a5,3). Da mesma forma, supõe-se que b5,1, b5,2, e b5,3 sejam números inteiros (onde b5,1#b5,2#b5,3). Uma função polinomial de verificação de paridade da equação 5-5 é denominada como "equação de verificação #5," e uma submatriz baseada na função polinomial de verificação de paridade da equação 5-5 é designada como quinta submatriz H5.
[00122] Na equação 5-6, supõe-se que a6,1, a6,2, e a6,3 sejam números inteiros (onde a6,1#a6,2#a6,3). Da mesma forma, supõe-se que b6,1, b6,2, e b6,3 sejam números inteiros (onde b6,1#b6,2#b6,3). Uma função polinomial de verificação de paridade da equação 5-6 é denominada como "equação de verificação #6," e uma submatriz baseada na função polinomial de verificação de paridade da equação 5-6 é designada como submatriz H6.
[00123] Posteriormente, considera-se um LDPC-CC de um período de variação de tempo igual a 6 que é gerado a partir da primeira sub- matriz H1, da segunda submatriz H2, da terceira submatriz H3, da quarta submatriz H4, da quinta submatriz H5 e da sexta submatriz H6.
[00124] Neste momento, se k for designado como um resto após a divisão dos valores de combinações de ordens de X(D) e P(D), (a1,1, a1,2, a1,3), (b1,1, b1,2, b1,3), (a2,1, a2,2, a2,3), (b2,1, b2,2, b2,3), (a3,1, a3,2, a3,3), (b3,1, b3,2, b3,3), (a4,1, a4,2, a4,3), (b4,1, b4,2, b4,3), (a5,1, a5,2, a5,3), (b5,1, b5,2, b5,3), (a6,1, a6,2, a6,3), (b6,1, b6,2, b6,3), nas equações 5-1 a 5-6 por 3, realiza-se uma provisão para cada um dos restos 0, 1, e 2 a serem incluídos em conjuntos de três coeficientes representados conforme mostrado anteriormente (por exemplo, (a1,1, a1,2, a1,3)), e serem considerados verdadeiros para todos os conjuntos de três coeficientes anteriores. Isto é, realiza-se uma provisão para (a1,1%3, a1,2%3, a1,3%3), (b1,1%3, b1,2%3, b1,3%3), (a2,1%3, a2,2%3, a2,3%3), (b2,1%3, b2,2%3, b2,3%3), (a3,1%3, a3,2%3, a3,3%3), (b3,1%3, b3,2%3, b3,3%3), (a4,1%3, a4,2%3, a4,3%3), (b4,1%3, b4,2%3, b4,3%3), (a5,1%3, a5,2%3, a5,3%3), (b5,1%3, b5,2%3, b5,3%3), (a6,1%3, a6,2%3, a6,3%3) e (b6,1%3, b6,2%3, b6,3%3) como sendo qualquer um dos seguintes: (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), (2, 1, 0).
[00125] Gerando-se um LDPC-CC desta forma, se uma margem estiver presente quando um gráfico de Tanner for traçado para "equação de verificação #1," a crença na "equação de verificação #2 ou na equação de verificação #5" e a crença na "equação de verificação #3 ou na equação de verificação #6" são precisamente propagadas.
[00126] Da mesma forma, se uma margem estiver presente quando um gráfico de Tanner for traçado para "equação de verificação #2," a crença na "equação de verificação #1 ou na equação de verificação #4" e a crença na "equação de verificação #3 ou na equação de verificação #6" são precisamente propagadas.
[00127] Se uma margem estiver presente quando um gráfico de Tanner for traçado para "equação de verificação #3," a crença na "equação de verificação #1 ou na equação de verificação #4" e a crença na "equação de verificação #2 ou na equação de verificação #5" são precisamente propagadas. Se uma margem estiver presente quando um gráfico de Tanner for traçado para "equação de verificação #4," a crença na "equação de verificação #2 ou na equação de verificação #5" e a crença na "equação de verificação #3 ou na equação de verificação #6" são precisamente propagadas.
[00128] Se uma margem estiver presente quando um gráfico de Tanner for traçado para "equação de verificação #5," a crença na "equação de verificação #1 ou na equação de verificação #4" e a crença na "equação de verificação #3 ou na equação de verificação #6" são precisamente propagadas. Se uma margem estiver presente quando um gráfico de Tanner for traçado para "equação de verificação #6," a crença na "equação de verificação #1 ou na equação de verificação #4" e a crença na "equação de verificação #2 ou na equação de verificação #5" são precisamente propagadas.
[00129] Consequentemente, um LDPC-CC de um período de variação de tempo igual a 6 pode manter uma melhor capacidade de correção de erros da mesma forma quando o período de variação de tempo for igual a 3.
[00130] Nesse aspecto, a propagação de crença será descrita utilizando-se a figura 4C. A figura 4C mostra a relação de propagação de crença de termos referentes a X(D) da "equação de verificação #1" a "equação de verificação #6." Na figura 4C, um quadrado indica um co- eficiente para o qual um resto após a divisão por 3 em ax,y (onde x=1, 2, 3, 4, 5, 6, e y=1, 2, 3) é igual a 0.
[00131] Um círculo indica um coeficiente para o qual um resto após a divisão por 3 em ax,y (onde x=1, 2, 3, 4, 5, 6, e y=1, 2, 3) é igual a 1. Uma caixa com formato de losango indica um coeficiente para o qual um resto após a divisão por 3 em ax,y (onde x=1, 2, 3, 4, 5, 6, e y=1, 2, 3) é igual a 2.
[00132] Conforme se pode observar a partir da figura 4C, se uma margem estiver presente quando um gráfico de Tanner for traçado, para a1,1 da "equação de verificação #1," a crença é propagada a partir da "equação de verificação #2 ou #5" e da "equação de verificação #3 ou #6" para os quais os restos após a divisão por 3 são diferentes. De modo semelhante, se uma margem estiver presente quando um gráfico de Tanner for traçado, para a1,2 da "equação de verificação #1," a crença é propagada a partir da "equação de verificação #2 ou #5" e da "equação de verificação #3 ou #6" para os quais os restos após a divisão por 3 são diferentes.
[00133] De modo semelhante, se uma margem estiver presente quando um gráfico de Tanner for traçado, para a1,3 da "equação de verificação #1," a crença é propagada a partir da "equação de verificação #2 ou #5" e da "equação de verificação #3 ou #6" para os quais os restos após a divisão por 3 são diferentes. Embora a figura 4C mostre a relação de propagação de crença de termos referentes a X(D) da "equação de verificação #1" a "equação de verificação #6," o mesmo se aplica para termos referentes a P(D).
[00134] Portanto, a crença é propagada a cada nó em um gráfico de Tanner da "equação de verificação #1" a partir dos nós de coeficiente de outra equação diferente da "equação de verificação #1." Portanto, as crenças com baixa correlação são todas propagadas para "equação de verificação #1," permitindo que um aperfeiçoamento na capacidade de correção de erros seja esperado.
[00135] Na figura 4C, focalizou-se a "equação de verificação #1", porém, um gráfico de Tanner pode ser traçado de maneira semelhante para "equação de verificação #2" a "equação de verificação #6," e a crença é propagada para cada nó em um gráfico de Tanner da "equação de verificação #K" a partir dos nós de coeficiente de outra equação diferente da "equação de verificação #K." Portanto, as crenças com baixa correlação são todas propagadas para "equação de verificação #K" (onde K=2, 3, 4, 5, 6), permitindo que um aperfeiçoamento na ca-pacidade de correção de erros seja esperado.
[00136] Proporcionando-se as ordens das funções polinomiais de verificação de paridade das equações 5-1 a 5-6 que satisfazem a condição anterior sobre o "resto" desta maneira, a crença pode ser propagada de modo eficiente em todas as equações de verificação, e aumenta-se a possibilidade de ser capaz de aperfeiçoar a capacidade de correção de erros.
[00137] Descreveu-se, anteriormente, um caso no qual a taxa de codificação é igual a 1/2 para um LDPC-CC de um período de variação de tempo igual a 6, porém, a taxa de codificação não se limita a 1/2. A possibilidade de se obter uma boa qualidade recebida pode ser aumentada quando a taxa de codificação for igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2) se a condição anterior sobre o "resto" for considerada verdadeira para conjuntos de três coeficientes nas informações X1(D), X2(D), ..., Xn-1(D).
[00138] Descreve-se, abaixo, um caso no qual a taxa de codificação é igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2).
[00139] Consideram-se as equações 7-1 a 7-6 como funções poli nomiais de verificação de paridade de um LDPC-CC para o qual o período de variação de tempo é igual a 6. [7]
Figure img0013
[00140] Neste momento, X1(D), X2(D), ..., Xn-1(D) são representações polinomiais de dados (informações) X1, X2, ..., Xn-1, e P(D) é uma representação polinomial de paridade. No presente documento, nas equações 7-1 a 7-6, supõe-se que as funções polinomiais de verificação de paridade tenham três termos em X1(D), X2(D), ..., Xn-1(D), e P(D) respectivamente. Conforme no caso da taxa de codificação anterior igual a 1/2, e no caso de um período de variação de tempo igual a 3, aumenta-se a possibilidade de ser capaz de obter uma capacidade de correção de erros maior se a condição abaixo (<Condição #1>) for satisfeita em um LDPC-CC de um período de variação de tempo igual a 6 e uma taxa de codificação igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2) representada pelas funções polinomiais de verificação de paridade das equações 7-1 to 7-6.
[00141] Em um LDPC-CC de um período de variação de tempo igual a 6 e uma taxa de codificação igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2), a paridade e as informações no tempo i são representadas por Pi e Xi,1, Xi,2, ..., Xi,n-1 respectivamente. Se i%6=k (onde k=0, 1, 2, 3, 4, 5) for suposto neste momento, uma função polinomial de verificação de paridade da equação 7-(k+1) se mantém verdadeira. Por exemplo, se i=8, i%6=2 (k=2), e, portanto, a equação 8 se mantém verdadeira. [8]
Figure img0014
<Condição #1>
[00142] Nas equações 7-1 a 7-6, as combinações de ordens de X1(D), X2(D), ..., Xn-1(D), e P(D) satisfazem a condição a seguir: (a#1,1,1%3, a#1,1,2%3, a#1,1,3%3), (a#1,2,1%3, a#1,2,2%3, a#1,2,3%3), ..., (a#1,k,1%3, a#1,k,2%3, a#1,k,3%3), ..., (a#1,n-1,1%3, a#1,n-1,2%3, a#1,n-1,3%3) e (b#1,1%3, b#1,2%3, b#1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde k=1, 2, 3, ..., n-1); (a#2,1,1%3, a#2,1,2%3, a#2,1,3%3), (a#2,2,1%3, a#2,2,2%3, a#2,2,3%3), ..., (a#2,k,1%3, a#2,k,2%3, a#2,k,3%3), ..., (a#2,n-1,1%3, a#2,n-1,2%3, a#2,n-1,3%3) e (b#2,1%3, b#2,2%3, b#2,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde k=1, 2, 3, ..., n-1); (a#3,1,1%3, a#3,1,2%3, a#3,1,3%3), (a#3,2,1%3, a#3,2,2%3, a#3,2,3%3), ..., (a#3,k,1%3, a#3,k,2%3, a#3,k,3%3), ..., (a#3,n-1,1%3, a#3,n-1,2%3, a#3,n-1,3%3) e (b#3,1%3, b#3,2%3, b#3,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde k=1, 2, 3, ..., n-1); (a#4,1,1%3, a#4,1,2%3, a#4,1,3%3), (a#4,2,1%3, a#4,2,2%3, a#4,2,3%3), ..., (a#4,k,1%3, a#4,k,2%3, a#4,k,3%3), ..., (a#4,n-1,1%3, a#4,n-1,2%3, a#4,n-1,3%3) e (b#4,1%3, b#4,2%3, b#4,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde k=1, 2, 3, ..., n-1); (a#5,1,1%3, a#5,1,2%3, a#5,1,3%3), (a#5,2,1%3, a#5,2,2%3, a#5,2,3%3), ..., (a#5,k,1%3, a#5,k,2%3, a#5,k,3%3), ..., (a#5,n-1,1%3, a#5,n-1,2%3, a#5,n-1,3%3) e (b#5,1%3, b#5,2%3, b#5,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde k=1, 2, 3, ..., n-1); e (a#6,1,1%3, a#6,1,2%3, a#6,1,3%3), (a#6,2,1%3, a#6,2,2%3, a#6,2,3%3), ..., (a#6,k,1%3, a#6,k,2%3, a#6,k,3%3), ..., (a#6,n-1,1%3, a#6,n-1,2%3, a#6,n-1,3%3) e (b#6,1%3, b#6,2%3, b#6,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde k=1, 2, 3, ..., n-1).
[00143] Na descrição anterior, descreveu-se um código tendo uma alta capacidade de correção de erros para um LDPC-CC de um período de variação de tempo igual a 6, porém, um código tendo uma alta capacidade de correção de erros também pode ser gerado quando um LDPC-CC de um período de variação de tempo igual a 3g (onde g=1, 2, 3, 4, ...) (isto é, um LDPC-CC para o qual o período de variação de tempo é igual a um múltiplo de 3) for criado da mesma maneira do método de projeto para um LDPC-CC de um período de variação de tempo igual a 3 ou 6. Descreve-se, em maiores detalhes abaixo, um método de configuração para este código.
[00144] Consideram-se as equações 9-1 a 9-3g como funções poli nomiais de verificação de paridade de um LDPC-CC para o qual o período de variação de tempo é igual a 3g (onde g=1, 2, 3, 4, ...) e a taxa de codificação é igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2). [9]
Figure img0015
[00145] Neste momento, X1(D), X2(D), ..., Xn-1(D) são representações polinomiais de dados (informações) X1, X2, ..., Xn-1, e P(D) é uma representação polinomial de paridade. No presente documento, nas equações 9-1 to 9-3g, supõe-se que as funções polinomiais de verificação de paridade tenham três termos em X1(D), X2(D), ..., Xn- 1(D), e P(D) respectivamente.
[00146] Conforme no caso de um LDPC-CC de um período de variação de tempo igual a 3 e um LDPC-CC de um período de variação de tempo igual a 6, aumenta-se a possibilidade de ser capaz de obter uma maior capacidade de correção de erros se a condição abaixo (<Condição #2>) for satisfeita em um LDPC-CC de um período de variação de tempo igual a 3g e uma taxa de codificação igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2) representada pelas funções polinomiais de verificação de paridade das equações 9-1 a 9- 3g.
[00147] Em um LDPC-CC de um período de variação de tempo igual a 3g e uma taxa de codificação igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2), a paridade e as informações no tempo i são representadas por Pi e Xi,1, Xi,2, ..., Xi,n-1 respectivamente. Se i%3g=k (onde k=0, 1, 2, ..., 3g-1) for suposto neste momento, uma função polinomial de verificação de paridade da equação 9-(k+1) se mantém verdadeira. Por exemplo, se i=2, i%3g=2 (k=2), e, portanto, a equação 10 se mantém verdadeira. [10]
Figure img0016
[00148] Nas equações 9-1 to 9-3g, supõe-se que a#k,p,1, a#k,p,2 e a#k,p,3 sejam números inteiros (onde a#k,p,1#a#k,p,2#a#k,p,3) (onde k=1, 2, 3, ..., 3g, e p=1, 2, 3, ..., n-1). Da mesma forma, supõe-se que b#k,1, b#k,2 e b#k,3 sejam números inteiros (onde b#k,1#b#k,2#b#k,3). Uma função polinomial de verificação de paridade da equação 9-k (onde k=1, 2, 3, ..., 3g) é denominada como "equação de verificação #k," e uma submatriz baseada na função polinomial de verificação de paridade da equação 9-k é designada como k-ésima submatriz Hk. Posteriormente, considera-se um LDPC-CC de um perí- odo de variação de tempo igual a 3g que é gerado a partir da primeira submatriz H1, da segunda submatriz H2, da terceira submatriz H3, ..., e da 3g-ésima submatriz H3g. <Condição #2>
[00149] Nas equações 9-1 a 9-3g, as combinações de ordens de X1(D), X2(D), ..., Xn-1(D), e P(D) satisfazem a condição a seguir: (a#1,1,1%3, a#1,1,2%3, a#1,1,3%3), (a#1,2,1%3, a#1,2,2%3, a#1,2,3%3), ..., (a#1,p,1%3, a#1,p,2%3, a#1,p,3%3), ..., (a#1,n-1,1%3, a#1,n-1,2%3, a#1,n-1,3%3) e (b#1,1%3, b#1,2%3, b#1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ..., , n-1); (a#2,1,1%3, a#2,1,2%3, a#2,1,3%3), (a#2,2,1%3, a#2,2,2%3, a#2,2,3%3), ..., (a#2,p,1%3, a#2,p,2%3, a#2,p,3%3), ..., (a#2,n-1,1%3, a#2,n-1,2%3, a#2,n-1,3%3) e (b#2,1%3, b#2,2%3, b#2,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ..., , n-1); (a#3,1,1%3, a#3,1,2%3, a#3,1,3%3), (a#3,2,1%3, a#3,2,2%3, a#3,2,3%3), ..., (a#3,p,1%3, a#3,p,2%3, a#3,p,3%3), ..., , (a#3,n-1,1%3, a#3,n-1,2%3, a#3,n-1,3%3) e (b#3,1%3, b#3,2%3, b#3,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ..., , n-1); (a#k,1,1%3, a#k,1,2%3, a#k,1,3%3), (a#k,2,1%3, a#k,2,2%3, a#k,2,3%3), ..., (a#k,p,1%3, a#k,p,2%3, a#k,p,3%3), ..., (a#k,n-1,1%3, a#k,n-1,2%3, a#k,n-1,3%3) e (b#k,1%3, b#k,2%3, b#k,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ..., n-1) (onde, k=1, 2, 3, ..., 3g); (a#3g-2,1,1%3, a#3g-2,1,2%3, a#3g-2,1,3%3), (a#3g- 2,2,1%3, a#3g-2,2,2%3, a#3g-2,2,3%3), ..., (a#3g-2,p,1%3, a#3g- 2,p,2%3, a#3g-2,p,3%3), ..., (a#3g-2,n-1,1%3, a#3g-2,n-1,2%3, a#3g- 2,n-1,3%3), e (b#3g-2,1%3, b#3g-2,2%3, b#3g-2,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ..., n-1); (a#3g-1,1,1%3, a#3g-1,1,2%3, a#3g-1,1,3%3), (a#3g- 1,2,1%3, a#3g-1,2,2%3, a#3g-1,2,3%3), ..., (a#3g-1,p,1%3, a#3g- 1,p,2%3, a#3g-1,p,3%3), ..., (a#3g-1,n-1,1%3, a#3g-1,n-1,2%3, a#3g- 1,n-1,3%3) e (b#3g-1,1%3, b#3g-1,2%3, b#3g-1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ..., , n-1); e (a#3g,1,1%3, a#3g,1,2%3, a#3g,1,3%3), (a#3g,2,1%3, a#3g,2,2%3, a#3g,2,3%3), ..., (a#3g,p,1%3, a#3g,p,2%3, a#3g,p,3%3), ..., (a#3g,n-1,1%3, a#3g,n-1,2%3, a#3g,n-1,3%3) e (b#3g,1%3, b#3g,2%3, b#3g,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ..., , n-1).
[00150] Levando-se em consideração a facilidade de realizar codificação, é desejável que um "0" esteja presente entre os três itens (b#k,1%3, b#k,2%3, b#k,3%3) (onde k=1, 2, ..., 3g) nas equações 9-1 a 9-3g. Isto por causa de um recurso que, se D0=1 for mantido verdadeiro e b#k,1, b#k,2 e b#k,3 forem números inteiros iguais ou maiores que 0 neste tempo, a paridade P pode ser sequencialmente encontrada.
[00151] Da mesma forma, com a finalidade de proporcionar uma relevância entre os bits de paridade e os bits de dados do mesmo ponto no tempo, e facilitar uma busca por um código que tenha uma alta capacidade de correção, é desejável que: um "0" esteja presente entre os três itens (a#k,1,1%3, a#k,1,2%3, a#k,1,3%3); um "0" esteja presente entre os três itens (a#k,2,1%3, a#k,2,2%3, a#k,2,3%3); um "0" esteja presente entre os três itens (a#k,p,1%3, a#k,p,2%3, a#k,p,3%3); um "0" esteja presente entre os três itens (a#k,n-1,1%3, a#k, n-1,2%3, a#k, n-1,3%3), (onde k=1, 2, ..., 3g).
[00152] Posteriormente, considera-se um LDPC-CC de um período de variação de tempo igual a 3g (onde g=2, 3, 4, 5, ...) que leve em consideração a facilidade de codificação. Neste momento, se a taxa de codificação for igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2), as funções polinomiais de verificação de paridade de LDPC-CC podem ser representadas conforme mostrado abaixo. [11]
Figure img0017
[00153] Neste momento, X1(D), X2(D), ..., Xn-1(D) são representações polinomiais de dados (informações) X1, X2, ..., Xn-1, e P(D) é uma representação polinomial de paridade. No presente documento, nas equações 11-1 to 11-3g, supõe-se que as funções polinomiais de verificação de paridade tenham três termos em X1(D), X2(D), ..., Xn- 1(D), e P(D) respectivamente. Em um LDPC-CC de um período de variação de tempo igual a 3g e uma taxa de codificação igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2), a paridade e as in-formações no tempo i são representadas por Pi e Xi,1, Xi,2, ..., Xi,n-1 respectivamente. Se i%3g=k (onde k=0, 1,2, ..., 3g-1) for suposto neste momento, a função polinomial de verificação de paridade da equação 11-(k+1) se mantém verdadeira. Por exemplo, se i=2, i%3=2 (k=2), e, portanto, a equação 12 se mantém verdadeira. [12]
Figure img0018
[00154] Se a <Condição #3> e a <Condição #4> forem satisfeitas neste tempo, aumenta-se a possibilidade de ser capaz de criar um código que tenha uma maior capacidade de correção de erros. <Condição #3>
[00155] Nas equações 11-1 a 11-3g, as combinações de ordens de X1(D), X2(D), ..., Xn-1(D), e P(D) satisfazem a condição a seguir: (a#1,1,1%3, a#1,1,2%3, a#1,1,3%3), (a#1,2,1%3, a#1,2,2%3, a#1,2,3%3), ..., (a#1,p,1%3, a#1,p,2%3, a#1,p,3%3), ..., e (a#1,n-1,1%3, a#1,n-1,2%3, a#1,n-1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ... , n-1); (a#2,1,1%3, a#2,1,2%3, a#2,1,3%3), (a#2,2,1%3, a#2,2,2%3, a#2,2,3%3), ..., (a#2,p,1%3, a#2,p,2%3, a#2,p,3%3), ..., e (a#2,n-1,1%3, a#2,n-1,2%3, a#2,n-1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ... , n-1); (a#3,1,1%3, a#3,1,2%3, a#3,1,3%3), (a#3,2,1%3, a#3,2,2%3, a#3,2,3%3), ..., (a#3,p,1%3, a#3,p,2%3, a#3,p,3%3), ..., e (a#3,n-1,1%3, a#3,n-1,2%3, a#3,n-1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ... , n-1); (a#k,1,1%3, a#k,1,2%3, a#k,1,3%3), (a#k,2,1%3, a#k,2,2%3, a#k,2,3%3), ..., (a#k,p,1%3, a#k,p,2%3, a#k,p,3%3), ..., e (a#k,n-1,1%3, a#k,n-1,2%3, a#k,n-1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ... , n-1, e k=1, 2, 3, ... , 3g); (a#3g-2,1,1%3, a#3g-2,1,2%3, a#3g-2,1,3%3), (a#3g- 2,2,1%3, a#3g-2,2,2%3, a#3g-2,2,3%3), ..., (a#3g-2,p,1%3, a#3g- 2,p,2%3, a#3g-2,p,3%3), ..., e (a#3g-2,n-1,1%3, a#3g-2,n-1,2%3, a#3g-2,n-1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ... , n-1); (a#3g-1,1,1%3, a#3g-1,1,2%3, a#3g-1,1,3%3), (a#3g- 1,2,1%3, a#3g-1,2,2%3, a#3g-1,2,3%3), ..., (a#3g-1,p,1%3, a#3g- 1,p,2%3, a#3g-1,p,3%3), ..., e (a#3g-1,n-1,1%3, a#3g-1,n-1,2%3, a#3g-1,n-1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ... , n-1); e (a#3g,1,1%3, a#3g,1,2%3, a#3g,1,3%3), (a#3g,2,1%3, a#3g,2,2%3, a#3g,2,3%3), ..., (a#3g,p,1%3, a#3g,p,2%3, a#3g,p,3%3), ..., e (a#3g,n-1,1%3, a#3g,n-1,2%3, a#3g,n-1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde p=1, 2, 3, ... , n-1).
[00156] Além disso, nas equações 11-1 a 11-3g, as combinações de ordens de P(D) satisfazem a condição a seguir: (b#1,1%3, b#1,2%3), (b#2,1%3, b#2,2%3), (b#3,1%3, b#3,2%3), ..., (b#k,1%3, b#k,2%3), ..., (b#3g-2,1%3, b#3g-2,2%3), (b#3g-1,1%3, b#3g-1,2%3), e (b#3g,1%3, b#3g,2%3) são qualquer um entre (1, 2), ou (2, 1) (onde k=1, 2, 3, ..., 3g).
[00157] A <Condição #3> tem uma relação similar em relação às equações 11-1 a 11-3g assim como a <Condição #2> tem em relação às equações 9-1 a 9-3g. Se a condição anterior (<Condição #4>) for adicionada para as equações 11-1 a 11-3g além da <Condição #3>, pode-se aumentar a possibilidade de ser capaz de criar um LDPC-CC tendo uma maior capacidade de correção de erros. <Condição #4>
[00158] As ordens de P(D) das equações 11-1 a 11-3g satisfazem a condição a seguir:
[00159] todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos valores de 6g ordens de (b#1,1%3g, b#1,2%3g), (b#2,1%3g, b#2,2%3g), (b#3,1%3g, b#3,2%3g), ..., (b#k,1%3g, b#k,2%3g), ..., (b#3g-2,1%3g, b#3g-2,2%3g), (b#3g- 1,1%3g, b#3g-1,2%3g), (b#3g,1%3g, b#3g,2%3g) (neste caso, duas ordens formam um par, e, portanto, o número de ordens que forma 3g pares é igual a 6g).
[00160] A possibilidade de se obter uma boa capacidade de correção de erros é alta se também existir aleatoriedade enquanto a regularidade for mantida para posições nas quais "1"s estão presentes em uma matriz de verificação de paridade. Com um LDPC-CC para o qual o período de variação de tempo é igual a 3g (onde g=2, 3, 4, 5, ...) e a taxa de codificação é igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2) que tem as funções polinomiais de verificação de paridade das equações 11-1 a 11-3g, se for criado um código no qual <Condição #4> é aplicada além da <Condição #3>, é possível propor- cionar aleatoriedade enquanto a regularidade for mantida para posições nas quais "1"s estão presentes em uma matriz de verificação de paridade, e, portanto, aumenta-se a possibilidade de se obter uma boa capacidade de correção de erros.
[00161] Posteriormente, considera-se um LDPC-CC de um período de variação de tempo igual a 3g (onde g=2, 3, 4, 5, ...) que permite que uma codificação seja facilmente realizada e proporciona uma relevância aos bits de paridade e aos bits de dados do mesmo ponto no tempo. Neste momento, se a taxa de codificação for igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2), as funções polinomiais de verificação de paridade de LDPC-CC podem ser representadas conforme mostrado abaixo. [13]
Figure img0019
Figure img0020
[00162] Neste momento, X1(D), X2(D), ..., Xn-1(D) são representações polinomiais de dados (informações) X1, X2, ..., Xn-1, e P(D) é uma representação polinomial de paridade. In equações 13-1 a 13-3g, supõe-se que as funções polinomiais de verificação de paridade tenham três termos em X1(D), X2(D), ..., Xn-1(D), e P(D) respectivamente, e o termo D0 esteja presente em X1(D), X2(D), ..., Xn-1(D), e P(D) (onde k=1, 2, 3, ..., 3g).
[00163] Em um LDPC-CC de um período de variação de tempo igual a 3g e uma taxa de codificação igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2), a paridade e as informações no tempo i são representadas por Pi e Xi,1, Xi,2, ..., Xi,n-1 respectivamente. Se i%3g=k (onde k=0, 1, 2, ... 3g-1) for suposto neste momento, a função polinomial de verificação de paridade da equação 13-(k+1) se mantém verdadeira. Por exemplo, se i=2, i%3g=2 (k=2), e, portanto, a equação 14 se mantém verdadeira. [14]
Figure img0021
[00164] Se a <Condição #5> e a <Condição #6> forem satisfeitas neste tempo, aumenta-se a possibilidade de ser capaz de se criar um código tendo uma maior capacidade de correção de erros. <Condição #5>
[00165] Nas equações 13-1 a 13-3g, as combinações de ordens de X1(D), X2(D), ..., Xn-1(D), e P(D) satisfazem a condição a seguir: (a#1,1,1%3, a#1,1,2%3), (a#1,2,1%3, a#1,2,2%3), ..., (a#1,p,1%3, a#1,p,2%3), ..., e (a#1,n-1,1%3, a#1,n-1,2%3) são qualquer um entre (1, 2), (2, 1) (p=1, 2, 3, ..., n-1); (a#2,1,1%3, a#2,1,2%3), (a#2,2,1%3, a#2,2,2%3), ..., (a#2,p,1%3, a#2,p,2%3), ..., e (a#2,n-1,1%3, a#2,n-1,2%3) são qual-quer um entre (1, 2), ou (2, 1) (onde p=1, 2, 3, ..., n-1); (a#3,1,1%3, a#3,1,2%3), (a#3,2,1%3, a#3,2,2%3), ..., (a#3,p,1%3, a#3,p,2%3), ..., e (a#3,n-1,1%3, a#3,n-1,2%3) são qualquer um entre (1, 2), ou (2, 1) (onde p=1, 2, 3, ..., n-1); (a#k,1,1%3, a#k,1,2%3), (a#k,2,1%3, a#k,2,2%3), ..., (a#k,p,1%3, a#k,p,2%3), ..., e (a#k,n-1,1%3, a#k,n-1,2%3) são qualquer um entre (1, 2), ou (2, 1) (onde p=1, 2, 3, ..., n-1) (onde, k=1, 2, 3, ..., 3g) (a#3g-2,1,1%3, a#3g-2,1,2%3), (a#3g-2,2,1%3, a#3g- 2,2,2%3), ..., (a#3g-2,p,1%3, a#3g-2,p,2%3), ..., e (a#3g-2,n-1,1%3, a#3g-2,n-1,2%3) são qualquer um entre (1, 2), ou (2, 1) (onde p=1, 2, 3, ..., n-1); (a#3g-1,1,1%3, a#3g-1,1,2%3), (a#3g-1,2,1%3, a#3g- 1,2,2%3), ..., (a#3g-1,p,1%3, a#3g-1,p,2%3), ..., e (a#3g-1,n-1,1%3, a#3g-1,n-1,2%3) são qualquer um entre (1, 2), ou (2, 1) (onde p=1, 2, 3, ..., n-1); e (a#3g,1,1%3, a#3g,1,2%3), (a#3g,2,1%3, a#3g,2,2%3), ..., (a#3g,p,1%3, a#3g,p,2%3), ..., e (a#3g,n-1,1%3, a#3g,n-1,2%3) são qualquer um entre (1, 2), ou (2, 1) (onde p=1, 2, 3, ..., n-1). Além disso, nas equações 13-1 a 13-3g, as combinações de ordens de P(D) satisfazem a condição a seguir: (b#1,1%3, b#1,2%3), (b#2,1%3, b#2,2%3), (b#3,1%3, b#3,2%3), ..., (b#k,1%3, b#k,2%3), ..., (b#3g-2,1%3, b#3g-2,2%3), (b#3g-1,1%3, b#3g-1,2%3), e (b#3g,1%3, b#3g,2%3) são qualquer um entre (1, 2), ou (2, 1) (onde k=1, 2, 3, ..., 3g).
[00166] A <Condição #5> tem uma relação similar em relação às equações 13-1 a 13-3g assim como a <Condição #2> tem em relação às equações 9-1 a 9-3g. Se a condição anterior (<Condição #6>) for adicionada para as equações 13-1 a 13-3g além da <Condição #5>, aumenta-se a possibilidade de ser capaz de criar um código tendo uma alta capacidade de correção de erros. <Condição #6>
[00167] As ordens de X1(D) das equações 13-1 a 13-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (a#1,1,1%3g, a#1,1,2%3g), (a#2,1,1%3g, a#2,1,2%3g), ..., (a#p,1,1%3g, a#p,1,2%3g), ..., e (a#3g,1,1%3g, a#3g,1,2%3g) (onde p=1,2, 3, ..., 3g);
[00168] As ordens de X2(D) das equações 13-1 a 13-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (a#1,2,1%3g, a#1,2,2%3g), (a#2,2,1%3g, a#2,2,2%3g), ..., (a#p,2,1%3g, a#p,2,2%3g), ..., e (a#3g,2,1%3g, a#3g,2,2%3g) (onde p=1,2, 3, ..., 3g);
[00169] As ordens de X3(D) das equações 13-1 a 13-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (a#1,3,1%3g, a#1,3,2%3g), (a#2,3,1%3g, a#2,3,2%3g), ..., (a#p,3,1%3g, a#p,3,2%3g), ..., e (a#3g,3,1%3g, a#3g,3,2%3g) (onde p=1, 2, 3, ., 3g);
[00170] As ordens de Xk(D) das equações 13-1 a 13-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (a#1,k,1%3g, a#1,k,2%3g), (a#2,k,1%3g, a#2,k,2%3g), ..., (a#p,k,1%3g, a#p,k,2%3g), ..., e (a#3g,k,1%3g, a#3g,k,2%3g) (onde p=1,2, 3, ..., 3g, e k=1,2, 3, ..., n-1);
[00171] As ordens de Xn-1(D) das equações 13-1 a 13-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (a#1,n-1,1%3g, a#1,n-1,2%3g), (a#2,n-1,1%3g, a#2,n-1,2%3g), ..., (a#p,n-1,1%3g, a#p,n-1,2%3g), ..., e (a#3g,n-1,1%3g, a#3g,n-1,2%3g) (onde p=1,2, 3, ..., 3g); e
[00172] As ordens de P(D) das equações 13-1 a 13-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (b#1,1%3g, b#1,2%3g), (b#2,1%3g, b#2,2%3g), (b#3,1%3g, b#3,2%3g), ..., (b#k,1%3g, b#k,2%3g), ..., (b#3g-2,1%3g, b#3g- 2,2%3g), (b#3g-1,1%3g, b#3g-1,2%3g) e (b#3g,1%3g, b#3g,2%3g) (onde k=1, 2, 3, ., n-1).
[00173] A possibilidade de se obter uma boa capacidade de correção de erros é alta se também existir aleatoriedade enquanto se mantém a regularidade para posições onde "1"s estão presentes em uma matriz de verificação de paridade. Com um LDPC-CC para o qual o período de variação de tempo é igual a 3g (onde g=2, 3, 4, 5, ...) e a taxa de codificação é igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2) que tem funções polinomiais de verificação de paridade das equações 13-1 a 13-3g, se for criado um código onde a <Condição #6> é aplicada além da <Condição #5>, é possível proporcionar aleatoriedade enquanto a regularidade for mantida para posições nas quais "1"s estão presentes em uma matriz de verificação de paridade, e, portanto, aumenta-se a possibilidade de se obter uma boa capacidade de correção de erros.
[00174] A possibilidade de ser capaz de criar um LDPC-CC tendo uma maior capacidade de correção de erros também aumenta se for criado um código que utilize a <Condição #6"> ao invés da <Condição #6>, isto é, que utilize a <Condição #6"> além da <Condição #5>. <Condição #6">
[00175] As ordens de X1(D) das equações 13-1 a 13-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (a#1,1,1%3g, a#1,1,2%3g), (a#2,1,1%3g, a#2,1,2%3g), ..., (a#p,1,1%3g, a#p,1,2%3g), ..., e (a#3g,1,1%3g, a#3g,1,2%3g) (onde p=1,2, 3, ..., 3g);
[00176] As ordens de X2(D) das equações 13-1 a 13-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (a#1,2,1%3g, a#1,2,2%3g), (a#2,2,1%3g, a#2,2,2%3g), ..., (a#p,2,1%3g, a#p,2,2%3g), ..., e (a#3g,2,1%3g, a#3g,2,2%3g) (onde p=1,2, 3, ..., 3g);
[00177] As ordens de X3(D) das equações 13-1 a 13-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (a#1,3,1%3g, a#1,3,2%3g), (a#2,3,1%3g, a#2,3,2%3g), ..., (a#p,3,1%3g, a#p,3,2%3g), ..., e (a#3g,3,1%3g, a#3g,3,2%3g) (onde p=1, 2, 3, ., 3g);
[00178] As ordens de Xk(D) das equações 13-1 a 13-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (a#1,k,1%3g, a#1,k,2%3g), (a#2,k,1%3g, a#2,k,2%3g), ..., (a#p,k,1%3g, a#p,k,2%3g), ..., (a#3g,k,1%3g, a#3g,k,2%3g) (onde p=1,2, 3, ..., 3g, e k=1,2, 3, ..., n-1);
[00179] As ordens de Xn-1(D) das equações 13-1 a 13-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (a#1,n-1,1%3g, a#1,n-1,2%3g), (a#2,n-1,1%3g, a#2,n-1,2%3g), ..., (a#p,n-1,1%3g, a#p,n-1,2%3g), ..., (a#3g,n-1,1%3g, a#3g,n-1,2%3g) (onde p=1,2, 3, ..., 3g); ou
[00180] As ordens de P(D) das equações 13-1 a 13-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (b#1,1%3g, b#1,2%3g), (b#2,1%3g, b#2,2%3g), (b#3,1%3g, b#3,2%3g), ..., (b#k,1%3g, b#k,2%3g), ..., (b#3g-2,1%3g, b#3g- 2,2%3g), (b#3g-1,1%3g, b#3g-1,2%3g), (b#3g,1%3g, b#3g,2%3g) (onde k=1, 2, 3, ., 3g).
[00181] A descrição anterior se refere a um LDPC-CC de um período de variação de tempo igual a 3g e uma taxa de codificação igual a (n-1)/n (onde n é um número inteiro igual ou maior que 2). Mais adiante, as condições são descritas para ordens de um LDPC-CC de um período de variação de tempo igual a 3g e uma taxa de codificação igual a 1/2 (n=2).
[00182] Consideram-se as equações 15-1 a 15-3g como funções polinomiais de verificação de paridade de um LDPC-CC para o qual o período de variação de tempo é igual a 3g (onde g=1, 2, 3, 4, ...) e a taxa de codificação é igual a 1/2 (n=2). [15]
Figure img0022
Figure img0023
[00183] Neste momento, X(D) é uma representação polinomial de dados (informações) X e P(D) é uma representação polinomial de paridade. No presente documento, nas equações 15-1 a 15-3g, supõe-se que as funções polinomiais de verificação de paridade tenham três termos em X(D) e P(D) respectivamente.
[00184] Pensando-se da mesma forma do caso de um LDPC-CC de um período de variação de tempo igual a 3 e um LDPC-CC de um período de variação de tempo igual a 6, aumenta-se a possibilidade de ser capaz de obter uma maior capacidade de correção de erros se a condição abaixo (<Condição #2-1>) for satisfeita em um LDPC-CC de um período de variação de tempo igual a 3g e uma taxa de codificação igual a 1/2 (n=2) representada pelas funções polinomiais de verificação de paridade das equações 15-1 a 15-3g.
[00185] Em um LDPC-CC de um período de variação de tempo igual a 3g e uma taxa de codificação igual a 1/2 (n=2), a paridade e as informações no tempo i são representadas por Pi e Xi,1 respectivamente. Se i%3g=k (onde k=0, 1, 2, ..., 3g-1) for suposto neste momento, uma função polinomial de verificação de paridade da equação 15- (k+1) se mantém verdadeira. Por exemplo, se i=2, i%3g=2 (k=2), e, portanto, a equação 16 se mantém verdadeira. [16]
Figure img0024
[00186] Nas equações 15-1 a 15-3g, supõe-se que a#k,1,1, a#k,1,2, e a#k,1,3 sejam números inteiros (onde a#k,1,1#a#k,1,2#a#k,1,3) (onde k=1, 2, 3, ..., 3g). Da mesma forma, supõe-se que b#k,1, b#k,2, e b#k,3 sejam números inteiros (onde b#k,1#b#k,2#b#k,3). Uma função polinomial de verificação de paridade da equação 15-k (k=1, 2, 3, ..., 3g) é denominada como "equação de verificação #k," e uma submatriz baseada na função polinomial de verificação de paridade da equação 15-k é designada como k-ésima submatriz Hk. Posteriormente, considera-se um LDPC-CC de um período de variação de tempo igual a 3g que é gerado a partir da primeira submatriz H1, da segunda submatriz H2, da terceira submatriz H3, ..., e da 3g-ésima submatriz H3g <Condição #2-1>
[00187] Nas equações 15-1 a 15-3g, as combinações de ordens de X(D) e P(D) satisfazem a condição a seguir: (a#1,1,1%3, a#1,1,2%3, a#1,1,3%3) e (b#1,1%3, b#1,2%3, b#1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0); (a#2,1,1%3, a#2,1,2%3, a#2,1,3%3) e (b#2,1%3,b#2,2%3,b#2,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0); (a#3,1,1%3, a#3,1,2%3, a#3,1,3%3) e (b#3,1%3,b#3,2%3,b#3,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0); (a#k,1,1%3, a#k,1,2%3, a#k,1,3%3) e (b#k,1%3, b#k,2%3, b#k,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde k=1, 2, 3, ..., 3g); (a#3g-2,1,1%3, a#3g-2,1,2%3, a#3g-2,1,3%3) e (b#3g- 2,1%3, b#3g-2,2%3, b#3g-2,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0); (a#3g-1,1,1%3, a#3g-1,1,2%3, a#3g-1,1,3%3) e (b#3g- 1,1%3, b#3g-1,2%3, b#3g-1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0); e (a#3g,1,1%3, a#3g,1,2%3, a#3g,1,3%3) e (b#3g,1%3, b#3g,2%3, b#3g,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0).
[00188] Levando-se em consideração a facilidade de realizar codificação, é desejável que um "0" esteja presente entre os três itens (b#k,1%3, b#k,2%3, b#k,3%3) (onde k=1, 2, ..., 3g) nas equações 15-1 a 15-3g. Isto por causa de um recurso que, se D0=1 for mantido verdadeiro e b#k,1, b#k,2 e b#k,3 forem números inteiros iguais ou maiores que 0 neste momento, a paridade P pode ser sequencialmente encontrada.
[00189] Da mesma forma, com a finalidade de proporcionar uma relevância entre bits de paridade e bits de dados do mesmo ponto no tempo, e facilitar uma busca por um código que tenha uma alta capacidade de correção, é desejável que um "0" esteja presente entre os três itens (a#k,1,1%3, a#k,1,2%3, a#k,1,3%3) (onde k=1,2, ..., 3g).
[00190] Posteriormente, considera-se um LDPC-CC de um período de variação de tempo igual a 3g (onde g=2, 3, 4, 5, ...) que leve em consideração a facilidade de codificação. Neste momento, se a taxa de codificação for igual a 1/2 (n=2), as funções polinomiais de verificação de paridade de LDPC-CC podem ser representadas conforme mostrado abaixo. [17]
Figure img0025
Figure img0026
[00191] Neste momento, X(D) é uma representação polinomial de dados (informações) X e P(D) é uma representação polinomial de paridade. No presente documento, nas equações i7-i a i7-3g, supõe-se que as funções polinomiais de verificação de paridade tenham três termos em X(D) e P(D) respectivamente. Em um LDPC-CC de um período de variação de tempo igual a 3g e uma taxa de codificação igual a i/2 (n=2), a paridade e as informações no tempo i são representadas por Pi e Xi,i respectivamente. Se i%3g=k (onde k=0, i, 2, ..., 3g-i) for suposto neste momento, a função polinomial de verificação de paridade da equação i7-(k+i) se mantém verdadeira. Por exemplo, se i=2, i%3g=2 (k=2), e, portanto, a equação i8 se mantém verdadeira. [18]
Figure img0027
[00192] Se a <Condição #3-i> e a <Condição #4-i> forem satisfeitas neste momento, aumenta-se a possibilidade de ser capaz de criar um código tendo uma maior capacidade de correção de erros. <Condição #3-i>
[00193] Nas equações i7-i a i7-3g, as combinações de ordens de X(D) satisfazem a condição a seguir: (a#i,i,i%3, a#i,i,2%3, a#i,i,3%3) são qualquer um entre (0, i, 2), (0, 2, i), (i, 0, 2), (i, 2, 0), (2, 0, i), ou (2, i, 0); (a#2,i,i%3, a#2,i,2%3, a#2,i,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0); (a#3,1,1%3, a#3,1,2%3, a#3,1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0); (a#k,1,1%3, a#k,1,2%3, a#k,1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0) (onde k=1, 2, 3, ..., 3g); (a#3g-2,1,1%3, a#3g-2,1,2%3, a#3g-2,1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0); (a#3g-1,1,1%3, a#3g-1,1,2%3, a#3g-1,1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0); e (a#3g,1,1%3, a#3g,1,2%3, a#3g,1,3%3) são qualquer um entre (0, 1, 2), (0, 2, 1), (1, 0, 2), (1, 2, 0), (2, 0, 1), ou (2, 1, 0). Além disso, nas equações 17-1 a 17-3g, combinações de ordens de P(D) satisfazem a condição a seguir: (b#1,1%3, b#1,2%3), (b#2,1%3, b#2,2%3), (b#3,1%3, b#3,2%3), ..., (b#k,1%3, b#k,2%3), ..., (b#3g-2,1%3, b#3g-2,2%3), (b#3g-1,1%3, b#3g-1,2%3), e (b#3g,1%3, b#3g,2%3) são qualquer um entre (1, 2), ou (2, 1) (k=1, 2, 3, ..., 3g).
[00194] A <Condição #3-1> tem uma relação similar em relação às equações 17-1 a 17-3g assim como a <Condição #2-1> tem em relação às equações 15-1 a 15-3g. Se a condição anterior (<Condição #4- 1>) for adicionada para as equações 17-1 a 17-3g além da <Condição #3-1>, pode-se aumentar a possibilidade de ser capaz de criar um LDPC-CC tendo uma maior capacidade de correção de erros. <Condição #4-1>
[00195] As ordens de P(D) das equações 17-1 a 17-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (b#1,1%3g, b#1,2%3g), (b#2,1%3g, b#2,2%3g), (b#3,1%3g, b#3,2%3g), ..., (b#k,1%3g, b#k,2%3g), ..., (b#3g-2,1%3g, b#3g- 2,2%3g), (b#3g-1,1%3g, b#3g-1,2%3g), e (b#3g,1%3g, b#3g,2%3g).
[00196] A possibilidade de se obter uma boa capacidade de correção de erros é alta se também existir aleatoriedade enquanto se mantém a regularidade para posições onde "1"s estão presentes em uma matriz de verificação de paridade. Com um LDPC-CC para o qual o período de variação de tempo é igual a 3g (onde g=2, 3, 4, 5, ...) e a taxa de codificação é igual a 1/2 (n=2) que tem funções polinomiais de verificação de paridade das equações 17-1 a 17-3g, se for criado um código onde a <Condição #4-1> é aplicada além da <Condição #3-1>, é possível proporcionar aleatoriedade enquanto a regularidade for mantida para posições nas quais "1"s estão presentes em uma matriz de verificação de paridade, e, portanto, aumenta-se a possibilidade de se obter uma melhor capacidade de correção de erros.
[00197] Posteriormente, considera-se um LDPC-CC de um período de variação de tempo igual a 3g (onde g=2, 3, 4, 5, ...) que permite que uma codificação seja facilmente realizada e proporciona relevância aos bits de paridade e aos bits de dados do mesmo ponto no tempo. Neste momento, se a taxa de codificação for igual a 1/2 (n=2), as funções polinomiais de verificação de paridade de LDPC-CC podem ser representadas conforme mostrado abaixo. [19]
Figure img0028
Figure img0029
[00198] Neste momento, X(D) é uma representação polinomial de dados (informações) X e P(D) é uma representação polinomial de paridade.
[00199] Nas equações 19-1 a 19-3g, supõe-se que as funções polinomiais de verificação de paridade tenham três termos em X(D) e P(D) respectivamente, e um termo D0 esteja presente em X(D) e P(D) (onde k=1, 2, 3, ..., 3g).
[00200] Em um LDPC-CC de um período de variação de tempo igual a 3g e uma taxa de codificação igual a 1/2 (n=2), a paridade e as informações no tempo i são representadas por Pi e Xi,1 respectivamente. Se i%3g=k (onde k=0, 1, 2, ., 3g-1) for suposto neste momento, a função polinomial de verificação de paridade da equação 19-(k+1) se mantém verdadeira. Por exemplo, se i=2, i%3g=2 (k=2), e, portanto, a equação 20 se mantém verdadeira. [20]
Figure img0030
[00201] Se a <Condição #5-1> e a <Condição #6-1> forem satisfeitas neste momento, aumenta-se a possibilidade de ser capaz de criar um código tendo uma maior capacidade de correção de erros. <Condição #5-1>
[00202] Nas equações 19-1 a 19-3g, as combinações de ordens de X(D) satisfazem a condição a seguir: (a#1,1,1%3, a#1,1,2%3) é igual a (1, 2) ou (2, 1); (a#2,1,1%3, a#2,1,2%3) é igual a (1, 2) ou (2, 1); (a#3,1,1%3, a#3,1,2%3) é igual a (1, 2) ou (2, 1); (a#k,1,1%3, a#k,1,2%3) é igual a (1, 2) ou (2, 1) (onde k=1, 2, 3, ..., 3g); (a#3g-2,1,1%3, a#3g-2,1,2%3) é igual a (1, 2) ou (2, 1), (a#3g-1,1,1%3, a#3g-1,1,2%3) é igual a (1, 2) ou (2, 1); e (a#3g,1,1%3, a#3g,1,2%3) é igual a (1, 2) ou (2, 1).
[00203] Além disso, nas equações 19-1 a 19-3g, as combinações de ordens de P(D) satisfazem a condição a seguir: (b#1,1%3, b#1,2%3), (b#2,1%3, b#2,2%3), (b#3,1%3, b#3,2%3), ..., (b#k,1%3, b#k,2%3), ..., (b#3g-2,1%3, b#3g-2,2%3), (b#3g-1,1%3, b#3g-1,2%3), e (b#3g,1%3, b#3g,2%3) são qualquer um entre (1, 2), ou (2, 1) (onde k=1, 2, 3, ..., 3g).
[00204] A <Condição #5-1> tem uma relação similar em relação às equações 19-1 a 19-3g assim como a <Condição #2-1> tem em relação às equações 15-1 a 15-3g. Se a condição anterior (<Condição #6- 1>) for adicionada para equações 19-1 a 19-3g além da <Condição #5- 1>, pode-se aumentar a possibilidade de ser capaz de criar um LDPC- CC tendo uma maior capacidade de correção de erros. <Condição #6-1>
[00205] As ordens de X(D) das equações 19-1 a 19-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (a#1,1,1%3g, a#1,1,2%3g), (a#2,1,1%3g, a#2,1,2%3g), ..., (a#p,1,1%3g, a#p,1,2%3g), ..., (a#3g,1,1%3g, a#3g,1,2%3g) (onde p=1, 2, 3, ..., 3g); e
[00206] As ordens de P(D) das equações 19-1 a 19-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (b#1,1%3g, b#1,2%3g), (b#2,1%3g, b#2,2%3g), (b#3,1%3g, b#3,2%3g), ..., (b#k,1%3g, b#k,2%3g), ..., (b#3g-2,1%3g, b#3g- 2,2%3g), (b#3g-1,1%3g, b#3g-1,2%3g), e (b#3g,1%3g, b#3g,2%3g) (onde k=1,2, 3, ... 3g).
[00207] A possibilidade de se obter uma boa capacidade de correção de erros é alta se também existir aleatoriedade enquanto se mantém a regularidade para posições onde "1"s estão presentes em uma matriz de verificação de paridade. Com um LDPC-CC para o qual o período de variação de tempo é igual a 3g (onde g=2, 3, 4, 5, ...) e a taxa de codificação é igual a 1/2 que tem as funções polinomiais de verificação de paridade das equações 19-1 a 19-3g, se for criado um código onde a <Condição #6-1> é aplicada além da <Condição #5-1>, é possível proporcionar aleatoriedade enquanto a regularidade for mantida para posições nas quais "1"s estão presentes em uma matriz de verificação de paridade, de tal modo que a possibilidade de se obter uma melhor capacidade de correção de erros seja aumentada.
[00208] A possibilidade de ser capaz de criar um código tendo uma maior capacidade de correção de erros também aumenta se um código for criado utilizando-se a <Condição #6"-1> ao invés da <Condição #6-1>, isto é, utilizando-se a <Condição #6"-1> além da <Condição #5- 1>. <Condição #6"-1>
[00209] As ordens de X(D) das equações 19-1 a 19-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (a#1,1,1%3g, a#1,1,2%3g), (a#2,1,1%3g, a#2,1,2%3g), ..., (a#p,1,1%3g, a#p,1,2%3g), ..., e (a#3g,1,1%3g, a#3g,1,2%3g) (onde p=1, 2, 3, ..., 3g); ou
[00210] As ordens de P(D) das equações 19-1 a 19-3g satisfazem a condição a seguir: todos os valores diferentes dos múltiplos de 3 (isto é, 0, 3, 6, ..., 3g-3) entre os números inteiros de 0 a 3g-1 (0, 1, 2, 3, 4, ..., 3g-2, 3g-1) estão presentes nos seguintes 6g valores de (b#1,1%3g, b#1,2%3g), (b#2,1%3g, b#2,2%3g), (b#3,1%3g, b#3,2%3g), ..., (b#k,1%3g, b#k,2%3g), ..., (b#3g-2,1%3g, b#3g- 2,2%3g), (b#3g-1,1%3g, b#3g-1,2%3g) e (b#3g,1%3g, b#3g,2%3g) (onde k=1, 2, 3, ..., 3g).
[00211] Exemplos de LDPC-CCs de uma taxa de codificação igual a 1/2 e um período de variação de tempo igual a 6 tendo uma boa capacidade de correção de erros são mostrados na tabela 4. [Tabela 4]
Figure img0031
Figure img0032
[00212] Descreveu-se anteriormente um LDPC-CC de um período de variação de tempo igual a g com boas características. Da mesma forma, para um LDPC-CC, é possível proporcionar dados codificados (palavra código) multiplicando-se o vetor de informações n pela matriz geradora G. Isto é, os dados codificados (palavra código) c podem ser representados por c=n*G. No presente documento, a matriz geradora G é encontrada com base na matriz de verificação de paridade H designada antecipadamente. De modo mais específico, a matriz geradora G se refere a uma matriz que satisfaz G*HT=0.
[00213] Por exemplo, um código convolucional de uma taxa de codificação igual a 1/2 e uma função polinomial geradora G=[1 G1(D)/G0(D)] serão considerados como um exemplo. Neste momento, G1 representa uma função polinomial de pós-alimentação e G0 representa uma função polinomial de retroalimentação. Se uma representação polinomial de uma sequência de informações (dados) for X(D), e a representação polinomial de uma sequência de paridade for P(D), uma função polinomial de verificação de paridade é representada conforme mostrado na equação 21 abaixo. [21]
Figure img0033
[00214] onde D é um operador de retardo.
[00215] A figura 5 mostra as informações referentes a um código convolucional (7, 5). Uma função polinomial geradora do código convo- lucional (7, 5) é representada como G=[1 (D2+1)/ (D2+D+1)]. Portanto, a função polinomial de verificação de paridade é representada conforme mostrado na equação 22 abaixo. [22]
Figure img0034
[00216] No presente documento, os dados no ponto no tempo si são representados por Xi, e a paridade por Pi, e a sequência de transmissão Wi é representada como Wi=(Xi, Pi). Então, o vetor de transmissão w é representado como w=(X1, P1, X2, P2, ..., Xi, Pi...)T. Portanto, a partir da equação 22, a matriz de verificação de paridade H pode ser representada conforme mostrado na figura 5. Neste momento, a equação relacional na equação 23 abaixo se mantém verdadeira. Hw=0 ...(Equação 23)
[00217] Portanto, com uma matriz de verificação de paridade H, o lado de decodificação pode realizar uma decodificação utilizando-se a decodificação de propagação de crença (BP), a decodificação de mí- nima-soma similar à decodificação BP, a decodificação BP de deslocamento, a decodificação BP normalizada, decodificação BP embaralhada, ou uma propagação de crença semelhante, conforme mostrado na Literatura de não-patente 5, na Literatura de não-patente 6 e na Literatura de não-patente 9.
[00218] (LDPC-CCs invariantes/variantes no tempo (de uma taxa de codificação igual a (n-1)/n) com base em um código convolucional (onde n é um número natural))
[00219] Proporciona-se, abaixo, uma visão geral dos LDPC-CCs invariantes/variantes no tempo com base em um código convolucional.
[00220] Uma função polinomial de verificação de paridade repre sentada conforme mostrado na equação 24 será considerada, com as representações polinomiais da taxa de codificação de R=(n-1)/n como informações X1, X2, ..., Xn-1 como X1(D), X2(D), ..., Xn-1(D), e uma representação polinomial de paridade P como P(D). [24]
Figure img0035
[00221] Na equação 24, neste momento, ap,p (onde p=1, 2, ..., n-1 e q=1, 2, ..., rp) é, por exemplo, um número natural, e satisfaz a condição ap,1#ap,2#..#ap,rp. Da mesma forma, bq (onde q=1, 2, ..., s) é um número natural, e satisfaz a condição b1#b2#..#bs. No presente documento, um código definido por uma matriz de verificação de paridade com base em uma função polinomial de verificação de paridade da equação 24 neste momento é denominado como LDPC-CC invari-ante no tempo.
[00222] No presente documento, proporcionam-se m diferentes funções polinomiais de verificação de paridade com base na equação 24 (onde m é um número inteiro igual ou maior que 2). Essas funções polinomiais de verificação de paridade são representadas conforme mostrado abaixo. [25]
Figure img0036
[00223] No presente documento, i = 0, 1, ..., m-1.
[00224] Entã0, as inf0rmaÇões X1, X2, ..., Xn-1 n0 p0nt0 n0 temp0 j são representadas como X1,j, X2,j, ..., Xn-1,j, paridade P no ponto no tempo j é representada como Pj, e uj=(X1,j, X2,j, ..., Xn-1,j, Pj)T. Neste momento, as informaÇões X1,j, X2,j, ..., Xn-1,j, e a paridade Pj no ponto no tempo j satisfazem uma funÇão polinomial de verificaÇão de paridade da equaÇão 26. [26]
Figure img0037
[00225] No presente documento, "j mod m" é um resto após dividir j por m.
[00226] No presente documento, um código definido por uma matriz de verificação de paridade com base em uma função polinomial de verificação de paridade da equação 26 é denominado como um LDPC- CC variante no tempo. Neste momento, um LDPC-CC invariante no tempo definido por uma função polinomial de verificação de paridade da equação 24 e um LDPC-CC variante no tempo definido por uma função polinomial de verificação de paridade da equação 26 têm uma característica de permitir facilmente uma paridade a ser encontrada sequencialmente por meio de um registrador e OR exclusivo.
[00227] Por exemplo, a configuração da matriz de verificação de paridade H de um LDPC-CC de um período de variação de tempo igual a 2 e uma taxa de codificação igual a 2/3 com base na equação 24 à equação 26 é mostrada na figura 6. Duas funções polinomiais de verificação diferentes de um período de variação de tempo igual a 2 com base na equação 26 são designadas como "equação de verificação #1" e "equação de verificação #2." Na figura 6, (Ha,111) é uma parte correspondente à "equação de verificação #1," e (Hc,111) é uma parte correspondente à "equação de verificação #2." Abaixo, (Ha,111) e (Hc,111) são definidos como submatrizes.
[00228] Portanto, a matriz de verificação de paridade LDPC-CC H de um período de variação de tempo igual a 2 desta proposta pode ser definido por uma primeira submatriz que representa uma função polinomial de verificação de paridade da "equação de verificação #1", e por uma segunda submatriz que representa uma função polinomial de verificação de paridade da "equação de verificação #2". De modo específico, na matriz de verificação de paridade H, uma primeira subma- triz e uma segunda submatriz são alternadamente dispostas na direção da linha. Quando a taxa de codificação for igual a 2/3, emprega-se uma configuração na qual uma submatriz é deslocada três colunas para a direita entre a i"ésima linha e a (i+1)-ésima linha, conforme mostrado na figura 6.
[00229] No caso de um LDPC-CC variante no tempo de um período de variação de tempo igual a 2, uma i"ésima submatriz de linha e uma (i+1)-ésima submatriz de linha são submatrizes diferentes. Isto é, a submatriz (Ha,111) ou a submatriz (Hc,111) consiste em uma primeira submatriz, e a outra consiste em uma segunda submatriz. Se o vetor de transmissão u for representado como u=(X1,0, X2,0, P0, X1,1, X2,1, P1, ..., X1,k, X2,k, Pk, ...)T, a relação Hu=0 se mantém verdadeira (vide a equação 23).
[00230] Posteriormente, considera-se um LDPC-CC para o qual o período de variação de tempo é igual a m no caso de uma taxa de codificação igual a 2/3. Da mesma forma conforme quando o período de variação de tempo for igual a 2, proporcionam-se m funções polinomiais de verificação de paridade representadas pela equação 24. Então, proporciona-se a "equação de verificação #1" representada pela equação 24. Proporcionam-se a "equação de verificação #2" a "equação de verificação #m" representadas pela equação 24 de modo similar. Os dados X e a paridade P do ponto no tempo mi+1 são representados por Xmi+1 e Pmi+1 respectivamente, os dados X e a paridade P do ponto no tempo mi+2 são representados por Xmi+2 e Pmi+2 respectivamente, ..., e os dados X e a paridade P do ponto no tempo mi+m são representados por Xmi+m e Pmi+m respectivamente (onde i é um número inteiro).
[00231] Considera-se um LDPC-CC para o qual a paridade Pmi+1 do ponto no tempo mi+1 é encontrada utilizando-se a "equação de verificação #1," a paridade Pmi+2 do ponto no tempo mi+2 é encontrada utilizando-se a "equação de verificação #2," ..., e a paridade Pmi+m do ponto no tempo mi+m é encontrada utilizando-se a "equação de verificação #m." Um código de LDPC-CC deste tipo proporciona as vantagens a seguir: • um codificador pode ser facilmente configurado, e a paridade pode ser sequencialmente encontrada. • A redução de bits de terminação e o aperfeiçoamento da qualidade recebida em puncionamento mediante o término podem ser esperados.
[00232] A figura 7 mostra a configuração da matriz de verificação de paridade LDPC-CC anterior de uma taxa de codificação igual a 2/3 e um período de variação de tempo igual a m. Na figura 7, (H1,111) é uma parte correspondente à "equação de verificação #1," (H2,111) é uma parte correspondente à "equação de verificação #2," ..., e (Hm,111) é uma parte correspondente à "equação de verificação #m." Abaixo, (H1,111) é definido conforme uma primeira submatriz, (H2,111) é definido conforme uma segunda submatriz, ..., e (Hm,111) é definido conforme uma m-ésima submatriz.
[00233] Portanto, a matriz de verificação de paridade LDPC-CC H de um período de variação de tempo igual a m desta proposta pode ser definida por uma primeira submatriz que representa uma função polinomial de verificação de paridade da "equação de verificação #1", uma segunda submatriz que representa uma função polinomial de verificação de paridade da "equação de verificação #2", ..., e uma m-ésima submatriz que representa uma função polinomial de verificação de pa-ridade da "equação de verificação #m". De modo específico, na matriz de verificação de paridade H, uma primeira submatriz à m-ésima sub- matriz são periodicamente dispostas na direção da linha (vide a figura 7). Quando a taxa de codificação for igual a 2/3, emprega-se uma configuração na qual uma submatriz é deslocada três colunas para a direita entre uma i-ésima linha e uma (i+1)-ésima linha (vide a figura 7).
[00234] Se o vetor de transmissão u for representado com u=(X1,0, X2,0, P0, X1,1, X2,1, P1, ..., X1,k, X2,k, Pk, ...)T, a relação Hu=0 se mantém verdadeira (vide a equação 23).
[00235] Na descrição anterior, descreveu-se um caso de uma taxa de codificação igual a 2/3 como um exemplo de um LDPC-CC invariante no tempo/variante no tempo com base em um código convolucional de uma taxa de codificação igual a (n-1)/n, porém, uma matriz de verificação de paridade LDPC-CC invariante no tempo/variante no tempo com base em um código convolucional de uma taxa de codificação igual a (n-1)/n pode ser criada pensando-se de modo similar.
[00236] Isto é, no caso de uma taxa de codificação igual a 2/3, na figura 7, (H1,111) é uma parte (primeira submatriz) correspondente à "equação de verificação #1," (H2,111) é uma parte (segunda subma- triz) correspondente à "equação de verificação #2," ..., e (Hm,111) é uma parte (m-ésima submatriz) correspondente à "equação de verificação #m," enquanto, no caso de uma taxa de codificação igual a (n- 1)/n, a situação é aquela mostrada na figura 8. Isto é, uma parte (primeira submatriz) correspondente à "equação de verificação #1" é representada por (H1,11...1), e uma parte (k-ésima submatriz) correspondente à "equação de verificação #k" (onde k=2, 3, ..., m) é representada por (Hk,11...1). Neste momento, o número de "1"s das partes excluindo Hk na k-ésima submatriz é igual a n-1. Da mesma forma, na matriz de verificação de paridade H, emprega-se uma configuração na qual uma submatriz é deslocada n-1 colunas para a direita entre uma i"ésima linha e uma (i+1)-ésima linha (vide a figura 8).
[00237] Se o vetor de transmissão u for representado como u=(X1,0, X2,0, ..., Xn-1,0, P0, X1,1, X2,1, ...,Xn-1,1, P1, ..., X1,k, X2,k, ..., Xn-1,k, Pk, ...)T, a relação Hu=0 se mantém verdadeira (vide a equação 23).
[00238] A figura 9 mostra um exemplo da configuração de um codificador LDPC-CC quando a taxa de codificação for igual a R=1/2.
[00239] Conforme mostrado na figura 9, o codificador LDPC-CC 100 é dotado principalmente de uma seção de computação de dados 110, uma seção de computação de paridade 120, uma seção de controle de ponderação 130, e um adicionador de módulo 2 (computador OR exclusivo) 140.
[00240] A seção de computação de dados 110 é dotada de registradores de deslocamento 111-1 a 111-M e multiplicadores de ponderação 112-0 a 112-M.
[00241] A seção de computação de paridade 120 é dotada de registradores de deslocamento 121-1 a 121-M e multiplicadores de ponderação 122-0 a 122-M.
[00242] Os registradores de deslocamento 111-1 a 111-M e 121-1 a 121-M são registradores que armazenam v1,t-i e v2,t-i (onde i=0, ..., M) respectivamente, e, em uma temporização na qual a próxima entrada entra, envia um valor armazenado no registrador de deslocamento adjacente para a direita, e armazena um novo valor enviado a partir do registrador de deslocamento adjacente para esquerda. O estado inicial dos registradores de deslocamento é zerados.
[00243] Os multiplicadores de ponderação 112-0 a 112-M e 122-0 a 122-M comutam os valores de h1(m) e h2(m) para 0 ou 1 de acordo com um sinal de controle emitido a partir da seção de controle de ponderação 130.
[00244] Com base em uma matriz de verificação de paridade internamente armazenada, a seção de controle de ponderação 130 emite os valores de h1(m) e h2(m) nesta temporização, e os fornece aos multiplicadores de ponderação 112-0 a 112-M e 122-0 a 122-M.
[00245] O adicionador de módulo 2 140 adiciona todos os resultados de cálculo de módulo 2 às saídas dos multiplicadores de ponderação 112-0 a 112-M e 122-0 a 122-M, e calcula v2,t.
[00246] Empregando-se este tipo de configuração, o codificador LDPC-CC 100 pode realizar uma codificação de LDPC-CC de acordo com uma matriz de verificação de paridade.
[00247] Se a disposição das linhas de uma matriz de verificação de paridade armazenada pela seção de controle de ponderação 130 for diferente em uma base de linha por linha, o codificador LDPC-CC 100 é um codificador convolucional variante no tempo. Da mesma forma, no caso de um LDPC-CC de uma taxa de codificação igual a (q-1)/q, uma configuração precisa ser empregada na qual as (q-1) seções de computação de dados 110 são proporcionadas e o adicionador de módulo 2 140 realiza a adição de módulo 2 (computação OR exclusiva) das saídas dos multiplicadores de ponderação. (Modalidade 1)
[00248] Posteriormente, a presente modalidade explicará um método de busca que pode suportar uma pluralidade de taxas de codificação em uma complexidade computacional baixa em um codificador e em um decodificador. Utilizando-se um LDPC-CC buscado pelo método descrito abaixo, é possível realizar uma alta qualidade recebida de dados no decodificador.
[00249] Através do método de busca de LDPC-CC de acordo com a presente modalidade, os LDPC-CCs das taxas de codificação iguais a 2/3, 3/4, 4/5, ..., (q-1)/q são sequencialmente buscados com base, por exemplo, em uma taxa de codificação igual a 1/2 entre os LDPC-CCs com boas características descritos anteriormente. Desta maneira, em um processamento de codificação e decodificação, preparando-se um codificador e um decodificador na máxima taxa de codificação igual a (q-1)/q, é possível realizar uma codificação e uma decodificação em uma taxa de codificação igual a (s-1)/s (S=2, 3, ., q-1) menor que a máxima taxa de codificação igual a (q-1)/q.
[00250] Descrever-se-á, abaixo, como um exemplo, um caso no qual o período de variação de tempo é igual a 3. Conforme descrito anteriormente, um LDPC-CC para o qual o período de variação de tempo é igual a 3 pode proporcionar uma excelente capacidade de correção de erros. (Método de busca de LDPC-CC) (1) Taxa de codificação igual a 1/2
[00251] Em primeiro lugar, seleciona-se um LDPC-CC de uma taxa de codificação igual a 1/2 como um LDPC-CC de referência de uma taxa de codificação igual a 1/2. No presente documento, seleciona-se um LDPC-CC de boas características descrito anteriormente como um LDPC-CC de referência de uma taxa de codificação igual a 1/2.
[00252] Explicar-se-á um caso abaixo onde as funções polinomiais de verificação de paridade representadas pelas equações 27-1 a 27-3 são usadas como funções polinomiais de verificação de paridade de um LDPC-CC de referência de uma taxa de codificação igual a 1/2. Os exemplos das equações 27-1 a 27-3 são representados da mesma forma conforme descrito anteriormente (isto é, um LDPC-CC de boas características), de tal modo que seja possível definir um LDPC-CC de um período de variação de tempo igual a 3 por três funções polinomiais de verificação de paridade. [27]
Figure img0038
[00253] Conforme descrito na tabela 3, as equações 27-1 a 27-3 são representados como um exemplo de um LDPC-CC com boas características onde o período de variação de tempo é igual a 3 e a taxa de codificação é igual a 1/2. Então, conforme descrito anteriormente (com um LDPC-CC de boas características), as informações X1 no ponto no tempo j são representadas como X1,j, a paridade P no ponto no tempo j é representada como Pj, e uj=(X1,j, Pj)T. Neste momento, as informações X1,j e a paridade Pj no ponto no tempo j satisfazem uma função polinomial de verificação de paridade da equação 27-1 quando "j mod 3 = 0." Além disso, as informações X1,j e a paridade Pj no ponto no tempo j satisfazem uma função polinomial de verificação de paridade da equação 27-2 quando "j mod 3 = 1." Além disso, as informações X1,j e a paridade Pj no ponto no tempo j satisfazem uma função polinomial de verificação de paridade da equação 27-3 quando "j mod 3 = 2." Neste momento, as relações entre as funções polinomiais de verificação de paridade e uma matriz de verificação de paridade são iguais àquelas descritas anteriormente (isto é, conforme em um LDPC-CC de boas características). (2) Taxa de codificação igual a 2/3
[00254] Posteriormente, as funções polinomiais de verificação de paridade de LDPC-CC de uma taxa de codificação igual a 2/3 são criadas com base nas funções polinomiais de verificação de paridade de uma taxa de codificação igual a 1/2 com boas características. De modo mais específico, as funções polinomiais de verificação de paridade de LDPC-CC de uma taxa de codificação igual a 2/3 são formadas, incluindo as funções polinomiais de verificação de paridade de referência de uma taxa de codificação igual a 1/2.
[00255] Conforme mostrado nas equações 28-1 a 28-3, mediante a utilização das equações 27-1 a 27-3 em um LDPC-CC de referência de uma taxa de codificação igual a 1/2, é possível representar as funções polinomiais de verificação de paridade de LDPC-CC de uma taxa de codificação igual a 2/3. [28]
Figure img0039
[00256] As funções polinomiais de verificação de paridade representadas pelas equações 28-1 a 28-3 são formadas adicionando-se o termo X2(D) nas equações 27-1 a 27-3. As funções polinomiais de verificação de paridade de LDPC-CC de uma taxa de codificação igual a 2/3 usadas nas equações 28-1 a 28-3 são referências para funções polinomiais de verificação de paridade de uma taxa de codificação igual a 3/4.
[00257] Da mesma forma, nas equações 28-1 a 28-3, se as ordens de X2(D), (α1, β1), (α2, β2), (α3, β3), forem ajustadas para satisfazer as condições anteriores (por exemplo, <Condição #1> a <Condição #6>), é possível proporcionar um LDPC-CC de boas características mesmo em uma taxa de codificação igual a 2/3.
[00258] Então, conforme descrito anteriormente (com um LDPC-CC de boas características), as informações X1 e X2 no ponto no tempo j são representadas como X1,j e X2,j, a paridade P no ponto no tempo j é representada como Pj, e uj=(X1,j, X2,j, Pj)T. Neste momento, as informações X1,j e X2,j e a paridade Pj no ponto no tempo j satisfazem uma função polinomial de verificação de paridade da equação 28-1 quando "j mod 3 = 0." Além disso, as informações X1,j e X2,j e a paridade Pj no ponto no tempo j satisfazem uma função polinomial de verificação de paridade da equação 28-2 quando "j mod 3 = 1." Além disso, as informações X1,j e X2,j e a paridade Pj no ponto no tempo j satisfazem uma função polinomial de verificação de paridade da equação 28-3 quando "j mod 3 = 2." Neste momento, as relações entre as funções polinomiais de verificação de paridade e uma matriz de verificação de paridade são as mesmas descritas anteriormente (isto é, con-forme em um LDPC-CC de boas características). (3) Taxa de codificação igual a 3/4
[00259] Posteriormente, as funções polinomiais de verificação de paridade de LDPC-CC de uma taxa de codificação igual a 3/4 são criadas com base nas funções polinomiais de verificação de paridade anteriores de uma taxa de codificação igual a 2/3. De modo mais específico, as funções polinomiais de verificação de paridade de LDPC- CC de uma taxa de codificação igual a 3/4 são formadas, incluindo as funções polinomiais de verificação de paridade de referência de uma taxa de codificação igual a 2/3.
[00260] As equações 29-1 a 29-3 mostram as funções polinomiais de verificação de paridade de LDPC-CC de uma taxa de codificação igual a 3/4 mediante a utilização das equações 28-1 a 28-3 em um LDPC-CC de referência de uma taxa de codificação igual a 2/3. [29]
Figure img0040
[00261] As funções polinomiais de verificação de paridade representadas pelas equações 29-1 a 29-3 são formadas adicionando-se o termo X2(D) nas equações 28-1 a 28-3. Da mesma forma, nas equações 29-1 a 29-3, se as ordens em X2(D), (y1, δ1), (Y2, δ2), (y3, δ3), forem ajustadas para satisfazer as condições anteriores (por exemplo, <Condição #1> a <Condição #6>) com boas características, é possível proporcionar um LDPC-CC de boas características mesmo em uma taxa de codificação igual a 3/4.
[00262] Então, conforme descrito anteriormente (LDPC-CC de boas características), as informações X1, X2 e X3 no ponto no tempo j são representadas como X1,j, X2,j e X3,j, a paridade P no ponto no tempo j é representada como Pj, e uj=(X1,j, X2,j, X3,j, Pj)T. Neste momento, as informações X1,j, X2,j e X3,j e a paridade Pj no ponto no tempo j satisfazem uma função polinomial de verificação de paridade da equação 29-1 quando "j mod 3 = 0." Além disso, as informações X1,j, X2,j e X3,j e a paridade Pj no ponto no tempo j satisfazem uma função polinomial de verificação de paridade da equação 29-2 quando "j mod 3 = 1." Além disso, as informações X1,j, X2,j e X3,j e a paridade Pj no ponto no tempo j satisfazem uma função polinomial de verificação de paridade da equação 29-3 quando "j mod 3 = 2." Neste momento, as relações entre funções polinomiais de verificação de paridade e uma matriz de verificação de paridade são iguais àquelas descritas anteriormente (isto é, conforme em um LDPC-CC de boas características).
[00263] As equações 30-1 a 30-(q-1) mostram as funções polinomiais de verificação de paridade de LDPC-CC gerais de um período de variação de tempo igual a g mediante a realização de uma busca conforme descrito anteriormente. [30]
Figure img0041
[00264] No presente documento, a equação 30-1 é representada conforme descrito anteriormente porque consiste em uma equação geral. No entanto, conforme descrito anteriormente (com um LDPC-CC de boas características), o período de variação de tempo é igual a g, e, portanto, a equação 30-1 é realmente representada por g funções polinomiais de verificação de paridade. Por exemplo, conforme descrito de acordo com a presente modalidade, quando o período de variação de tempo for igual a 3, proporciona-se a representação das três funções polinomiais de verificação de paridade conforme mostrado nas equações 27-1 a 27-3. Similares à equação 30-1, as equações 30-2 a 30-(q-1) têm um período de variação de tempo igual a g, e, portanto, são representadas por g equações de verificação de paridade.
[00265] No presente documento, supõe-se que g equações de verificação de paridade da equação 30-1 sejam representadas pela equação 30-1-0, pela equação 30-1-1, pela equação 30-1-2, ., pela equação 30-1-(g-2) e pela equação 30-1-(g-1).
[00266] De modo semelhante, a equação 30-w é representada por g funções polinomiais de verificação de paridade (w=2, 3, ..., q-1). No presente documento, supõe-se que g equações de verificação de paridade da equação 30-w sejam representadas pela equação 30-w-0, pela equação 30-w-1, pela equação 30-w-2, ., pela equação 30-w-(g-2) e pela equação 30-w-(g-1).
[00267] Da mesma forma, nas equações 30-1 a 30-(q-1), as informações X1, X2, ..., Xq-1 no ponto no tempo i são representadas como X1,i, X2,i, ..., Xq-1,i, e a paridade P no ponto no tempo i é representada como Pi. Da mesma forma, AXr,k(D) se refere a um termo de Xr(D) na função polinomial de verificação de paridade para k calculada a partir de "k=i mod g," no ponto no tempo i onde a taxa de codificação é igual a (r-1)/r (r=2, 3, ., q, e q é igual a um número natural igual ou maior que 3). Da mesma forma, Bk(D) se refere a um termo de P(D) na função polinomial de verificação de paridade para k calculada a partir de "k=i mod g," no ponto no tempo i onde a taxa de codificação é igual a (r-1)/r. No presente documento, "i mod g" é um resto após dividir i por g.
[00268] Isto é, a equação 30-1 representa uma função polinomial de verificação de paridade de LDPC-CC de um período de variação de tempo igual a g que suporta uma taxa de codificação igual a 1/2, a equação 30-2 representa uma função polinomial de verificação de paridade de LDPC-CC de um período de variação de tempo igual a g que suporta uma taxa de codificação igual a 2/3, ., e a equação 30-(q-1) representa uma função polinomial de verificação de paridade de LDPC-CC de um período de variação de tempo igual a g que suporta uma taxa de codificação of (q-1)/q.
[00269] Portanto, com base na equação 30-1 que representa uma função polinomial de verificação de paridade de LDPC-CC de uma taxa de codificação igual a 1/2 com boas características, gera-se uma função polinomial de verificação de paridade de LDPC-CC de uma ta- xa de codificação igual a 2/3 (isto é, a equação 30-2).
[00270] Além disso, com base na equação 30-2 que representa uma função polinomial de verificação de paridade de LDPC-CC de uma taxa de codificação igual a 2/3, gera-se uma função polinomial de verificação de paridade de LDPC-CC de uma taxa de codificação igual a 3/4 (isto é, equação 30-3). O mesmo se aplica a seguir, e, com base em um LDPC-CC de uma taxa de codificação igual a (r-1)/r, geram-se as funções polinomiais de verificação de paridade de LDPC-CC de uma taxa de codificação igual a r/(r+1) (r=2, 3, ..., q-2, q-1).
[00271] O método anterior de formar funções polinomiais de verificação de paridade será mostrado de forma diferente. Considera-se um LDPC-CC para o qual a taxa de codificação é igual a (y-1)/y e o período de variação de tempo é igual a g, e um LDPC-CC para o qual a taxa de codificação é igual a (z-1)/z e o período de variação de tempo é igual a g. No presente documento, a taxa de codificação máxima é igual a (q-1)/q entre as taxas de codificação para compartilhar os circuitos codificadores e compartilhar os circuitos decodificadores, onde g é um número inteiro igual ou maior que 2, y é um número inteiro igual ou maior que 2, z é um número inteiro igual ou maior que 2, e a relação de y<z<q se mantém verdadeira. No presente documento, o compartilhamento de circuitos codificadores significa compartilhar circuitos no interior de codificadores, e não significa compartilhar circuitos entre um codificar e um decodificador.
[00272] Neste momento, se w=y-1 for suposto nas equações 30-w- 0, 30-w-1, 30-w-2, ., 30-w-(g-2) e 30-w-(g-1), que representam g funções polinomiais de verificação de paridade descritas mediante a explicação das equações 30-1 to 30-(q-1), proporcionam-se as representações das g funções polinomiais de verificação de paridade conforme mostrado nas equações 31-1 a 31-g. [31]
Figure img0042
[00273] Nas equações 31-1 a 31-g, a equação 31-w e a equação 31-w" são equivalentes, e, portanto, é possível substituir a equação 31-w abaixo pela equação 31-w" (w= 1, 2, ., g).
[00274] Então, conforme descrito anteriormente (com um LDPC-CC de boas características), as informações X1, X2, ..., Xy-1 no ponto no tempo j são representadas como X1,j, X2,j, ..., Xy-1,j, a paridade P no ponto no tempo j é representada como Pj, e uj=(X1,j, X2,j, ..., Xy-1,j, Pj)T. Neste momento, as informações X1,j, X2,j, ..., Xy-1 e a paridade Pj no ponto no tempo j: satisfazem uma função polinomial de verificação de paridade da equação 31-1 quando "j mod g = 0"; satisfazem uma função polinomial de verificação de paridade da equação 31-2 quando "j mod g = 1"; satisfazem uma função polinomial de verificação de paridade da equação 31-3 quando "j mod g = 2"; .; satisfazem uma função polinomial de verificação de paridade da equação 31-(k+1) quando "j mod g = k"; ...; e satisfazem uma função polinomial de verificação de paridade da equação 31-g quando "j mod g = g-1." Neste momento, as relações entre funções polinomiais de verificação de paridade e uma matriz de verificação de paridade são iguais àquelas descritas anteriormente (isto é, conforme em um LDPC-CC de boas características).
[00275] Posteriormente, se w=z-1 for suposto nas equações 30-w-0, 30-w-1, 30-w-2, ., 30-w-(g-2) e 30-w-(g-1), que representam g funções polinomiais de verificação de paridade descritas mediante a explicação das equações 30-1 a 30-(q-1), pode-se proporcionar as representações das g funções polinomiais de verificação de paridade conforme mostrado nas equações 32-1 to 32-g. No presente documento, a partir da relação de y<z<q, pode-se proporcionar as representações das equações 32-1 a 32-g. [32]
Figure img0043
mod g).(Equação 32-1)
Figure img0044
mod g).(Equação 32-1")
Figure img0045
mod g).(Equação 32-2)
Figure img0046
mod g).(Equação 32-2")
Figure img0047
mod g).(Equação 32-(k+1))
Figure img0048
mod g)...(Equação 32-(k+1)")
Figure img0049
mod g).(Equação 32-g)
Figure img0050
mod g).(Equação 32-g")
[00276] Nas equações 32-1 a 32-g, a equação 32-w e a equação 32-w" são equivalentes, e, portanto, possível substituir a equação 32-w abaixo pela equação 32-w" (w= 1, 2, ., g).
[00277] Então, conforme descrito anteriormente (LDPC-CC de boas características), as informações X1, X2, ..., Xy-1, ., Xs, ., Xz-1 no ponto no tempo j são representadas como X1,j, X2,j, ..., Xy-1,j, ., Xs,j, ., Xz-1,j, a paridade P no ponto no tempo j é representada como Pj, e uj=(X1,j, X2,j, ..., Xy-1,j, ., Xs,j, ., Xz-1,j, Pj)T (no presente documento, a partir da relação de y<z^q, s=y, y+1, y+2, y+3, ..., z-3, z-2 , z- 1). Neste momento, as informações X1,j, X2,j, ..., Xy-1,j, ., Xs,j, ., Xz-1,j e a paridade Pj no ponto no tempo j: satisfazem uma função polinomial de verificação de paridade da equação 32-1 quando "j mod g = 0"; satisfazem uma função polinomial de verificação de paridade da equação 32-2 quando "j mod g = 1"; satisfazem uma função polinomial de verificação de paridade da equação 32-3 quando "j mod g = 2"; ., satisfazem uma função polinomial de verificação de paridade da equação 32-(k+1) quando "j mod g = k"; .; e satisfazem uma função polinomial de verificação de paridade da equação 32-g quando "j mod g = g-1." Neste momento, as relações entre funções polinomiais de verificação de paridade e uma matriz de verificação de paridade são iguais àquelas descritas anteriormente (isto é, conforme em um LDPC-CC de boas características).
[00278] Em um caso onde as relações anteriores se mantêm verdadeiras, se as condições a seguir se mantiverem verdadeiras para um LDPC-CC de um período de variação de tempo igual a g em uma taxa de codificação igual a (y-1)/y e para um LDPC-CC de um período de variação de tempo igual a g em uma taxa de codificação igual a (z- 1)/z, é possível compartilhar os circuitos entre um codificador para um LDPC-CC de um período de variação de tempo igual a g em uma taxa de codificação igual a (y-1)/y e um codificador para um LDPC-CC de um período de variação de tempo igual a g em uma taxa de codificação igual a (z-1)/z, e é possível compartilhar os circuitos entre um de- codificador para um LDPC-CC de um período de variação de tempo igual a g em uma taxa de codificação igual a (y-1)/y e um decodificador para um LDPC-CC de um período de variação de tempo igual a g em uma taxa de codificação igual a (z-1)/z. As condições são as seguin-tes.
[00279] Em primeiro lugar, as relações a seguir se mantêm verdadeiras entre a equação 31-1 e a equação 32-1:
[00280] AX1,0(D) da equação 31-1 e AX1,0(D) da equação 32-1 são iguais;
[00281] AXf,0(D) da equação 31-1 e AXf,0(D) da equação 32-1 são iguais;
[00282] AXy-1,0(D) da equação 31-1 e AXy-1,0(D) da equação 32-1 são iguais. Isto é, as relações anteriores se mantêm verdadeiras para f=i, 2, 3, ■■■, y-1.
[00283] Da mesma forma, a relação a seguir se mantém verdadeira para paridade:
[00284] B0(D) da equação 31-1 e B0(D) da equação 32-1 são iguais.
[00285] De modo semelhante, as relações a se mantêm verdadei- ras entre a equação 31-2 e a equação 32-2:
[00286] AX1,1(D) da equação 31-2 e AX1,1(D) da equação 32-2 são iguais;
[00287] AXf,1(D) da equação 31-2 e AXf,1(D) da equação 32-2 são iguais;
[00288] AXy-1,1(D) da equação 31-2 e AXy-1,1(D) da equação 32-2 são iguais. Isto é, as relações anteriores se mantêm verdadeiras para f=i, 2, 3, ., y-1.
[00289] Da mesma forma, relação a seguir se mantém verdadeira para paridade:
[00290] B1(D) da equação 31-2 e B1(D) da equação 32-2 são iguais, e assim por diante.
[00291] De modo semelhante, as relações a se mantêm verdadeiras entre a equação 31-h e a equação 32-h:
[00292] AX1,h-1(D) da equação 31-h e AX1,h-1(D) da equação 32-h são iguais;
[00293] AXf,h-1(D) da equação 31-h e AXf,h-1(D) da equação 32-h são iguais;
[00294] AXy-1,h-1(D) da equação 31-h e AXy-1,h-1(D) da equação 32-h são iguais. Isto é, as relações anteriores se mantêm verdadeiras para f=1,2, 3, ..., y-1.
[00295] Da mesma forma, relação a seguir se mantém verdadeira para paridade:
[00296] Bh-1(D) da equação 31-h e Bh-1(D) da equação 32-h são iguais, e assim por diante.
[00297] De modo semelhante, as relações a se mantêm verdadeiras entre a equação 31-g e a equação 32-g:
[00298] AX1,g-1(D) da equação 31-g e AX1,g-1(D) da equação 32-g são iguais;
[00299] AXf,g-1(D) da equação 31-g e AXf,g-1(D) da equação 32-g são iguais;
[00300] AXy-1,g-1(D) da equação 31-g e AXy-1,g-1(D) da equação 32-g são iguais. Isto é, as relações anteriores se mantêm verdadeiras para f=1,2, 3, ..., y-1.
[00301] Da mesma forma, relação a seguir se mantém verdadeira para paridade:
[00302] Bg-1(D) da equação 31-g e Bg-1(D) da equação 32-g são iguais (portanto, h=1, 2, 3, ., g-2, g-1, g).
[00303] Em um caso onde as relações anteriores se mantêm verdadeiras, é possível compartilhar circuitos entre um codificador para um LDPC-CC de um período de variação de tempo igual a g em uma taxa de codificação igual a (y-1)/y e um codificador para um LDPC-CC de um período de variação de tempo igual a g em uma taxa de codificação igual a (z-1)/z, e é possível compartilhar circuitos entre um de- codificador para um LDPC-CC de um período de variação de tempo igual a g em uma taxa de codificação igual a (y-1)/y e um decodificador para um LDPC-CC de um período de variação de tempo igual a g em uma taxa de codificação igual a (z-1)/z. No presente documento, o método de compartilhar circuitos codificadores e o método de compartilhar circuitos decodificadores serão explicados em detalhes a seguir (configurações de um codificador e decodificador).
[00304] Exemplos de funções polinomiais de verificação de paridade de LDPC-CC serão mostradas na tabela 5, onde o período de variação de tempo é igual a 3 e a taxa de codificação é igual a 1/2, 2/3, 3/4 ou 5/6. No presente documento, a forma das funções polinomiais de verificação de paridade é igual à forma da tabela 3. Desta maneira, se o aparelho de transmissão e o aparelho de recepção suportarem taxas de codificação iguais a 1/2, 2/3, 3/4 e 5/6 (ou se o aparelho de transmissão e o aparelho de recepção suportarem duas ou mais entre as quatro taxas de codificação), é possível reduzir a complexidade computacional (escala de circuito) (isto porque é possível compartilhar circuitos codificadores e circuitos decodificadores no caso de códigos distribuídos, e, portanto, reduzir a escala de circuito), e proporcionar dados de alta qualidade recebida no aparelho de recepção. [Tabela 5]
Figure img0051
Figure img0052
[00305] Explicar-se-á um caso onde os LDPC-CCs de um período de variação de tempo igual a 3 na tabela 5 satisfazem as condições anteriores. Por exemplo, considera-se um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 1/2 na tabela 5 e um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 2/3 na tabela 5. Isto é, y=2 se mantém verdadeira nas equações 31-1 a 31-g, e z=3 se mantém ver-dadeira nas equações 32-1 a 32-g.
[00306] Então, observado a partir de um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 1/2 na tabela 5, AX1,0(D) da equação 31-1 representa D373+D56+1, e observado a partir de um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 2/3 na tabela 5, AX1,0(D) da equação 32-1 representa D373+D56+1, de tal modo que AX1,0(D) da equação 31-1 e AX1,0(D) da equação 32-1 sejam iguais.
[00307] Da mesma forma, observado a partir de um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 1/2 na tabela 5, B0(D) da equação 31-1 representa D406+D218+1, e observado a partir de um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 2/3 na tabela 5, B0(D) da equação 32-1 representa D406+D218+1, de tal modo que B0(D) da equação 31-1 e B0(D) da equação 32-1 sejam iguais.
[00308] De modo semelhante, observado a partir de um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 1/2 na tabela 5, AX1,1(D) da equação 31-2 representa D457+D197+1, e observado a partir de um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 2/3 na tabela 5, AX1,1(D) da equação 32-2 representa D457+D197+1, de tal modo que AX1,1(D) da equação 31-2 e AX1,1(D) da equação 32-2 sejam iguais.
[00309] Da mesma forma, observado a partir de um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 1/2 na tabela 5, B1(D) da equação 31-2 representa D491+D22+1, e observado a partir de um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 2/3 na tabela 5, B1(D) da equação 32-2 representa D491+D22+1, de tal modo que B1(D) da equação 31-2 e B1(D) da equação 32-2 sejam iguais.
[00310] De modo semelhante, observado a partir de um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 1/2 na tabela 5, AX1,2(D) da equação 31-3 representa D485+D70+1, e observado a partir de um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 2/3 na tabela 5, AX1,2(D) da equação 32-3 representa D485+D70+1, de tal modo que AX1,2(D) da equação 31-3 e AX1,2(D) da equação 32-3 sejam iguais.
[00311] Da mesma forma, observado a partir de um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 1/2 na tabela 5, B2(D) da equação 31-3 representa D236+D181+1, e observado a partir de um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 2/3 na tabela 5, B2(D) da equação 32-3 representa D236+D181+1, de tal modo que B2(D) da equação 31-3 e B2(D) da equação 32-3 sejam iguais.
[00312] Como resultado, confirma-se que um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 1/2 na tabela 5 e um LDPC-CC de um período de variação de tempo igual a 3 em uma taxa de codificação igual a 2/3 na tabela 5 satisfazem as condições anteriores.
[00313] De modo semelhante, se os LDPC-CCs de um período de variação de tempo igual a 3 em duas taxas de codificação diferentes forem selecionados a partir dos LDPC-CCs de um período de variação de tempo igual a 3 em taxas de codificação iguais a 1/2, 2/3, 3/4 e 5/6 na tabela 5, e examina-se ou mais se as condições anteriores são satisfeitas, confirma-se que as condições anteriores são satisfeitas em quaisquer padrões selecionados.
[00314] Da mesma forma, um LDPC-CC é um tipo de um código convolucional, e, portanto, requer, por exemplo, uma terminação ou tail-biting para manter a crença na decodificação de bits de informações. No presente documento, será considerado um caso onde se implementa o método de tornar o estado de dados (informações) X zero (nas partes que se seguem do presente documento, "informações com terminação zero").
[00315] A figura 10 mostra o método das informações com terminação zero. Conforme mostrado na figura 10, o bit de informações (bit de transmissão final) que é finalmente transmitido em uma sequência de informações de transmissão é Xn(110). Com este bit de informações finais Xn(110), se o aparelho de transmissão transmitir dados somente até que os bits de paridade sejam gerados em um codificador e, então, o aparelho de recepção realiza a decodificação, a qualidade recebida das informações se reduz significativamente. Com a finalidade de solucionar este problema, os bits de informações subsequentes ao bit de informações finais Xn(110) (nas partes que se seguem do presente documento, "bits de informações virtuais") são presumidos como "0" e codificados de modo a gerar bits de paridade 130.
[00316] Neste caso, o aparelho de recepção sabe que os bits de informações virtuais 120 são "0," de tal modo que o aparelho de transmissão não transmita bits de informações virtuais 120, porém, transmita apenas bits de paridade 130 gerados pelos bits de informações virtuais 120 (esses bits de paridade representam os bits redundantes que necessitam ser transmitidos, e, portanto, são denominados como "bits redundantes"). Então, surge um novo problema que, com o intuito de permitir tanto um aperfeiçoamento como uma eficiência de transmissão e manutenção de dados de qualidade recebida de dados, é necessário manter a qualidade recebida de dados e reduzir, o máximo possível, o número de bits de paridade 130 gerados pelos bits de informações virtuais 120.
[00317] Neste momento, confirma-se que, com o intuito de manter a qualidade recebida de dados e reduzir o número de bits de paridade gerados pelos bits de informações virtuais, os termos referentes à paridade de uma função polinomial de verificação de paridade representam um papel importante.
[00318] Como um exemplo, será explicado um caso que utiliza um LDPC-CC para o qual o período de variação de tempo é igual a m (onde m é um número inteiro igual ou maior que 2) e a taxa de codificação é igual a 1/2. Quando o período de variação de tempo for igual a m, representam-se m funções polinomiais de verificação de paridade necessárias pela equação a seguir. [33]
Figure img0053
[00319] onde i=0, 1, ..., m-1. Da mesma forma, supõe-se que todas as ordens de D em AX1,i(D) são números inteiros iguais ou maiores que 0 (por exemplo, conforme mostrado em AX1,1(D)=D15+D3+D0, as ordens de D são 15, 3 e 0, sendo que todas essas são números inteiros iguais ou maiores que 0), e todas as ordens de D em Bi(D) também são números inteiros iguais ou maiores que 0 (por exemplo, conforme mostrado em Bi(D)=D18+D4+D0, as ordens de D são 18, 4 e 0, sendo que todas essas são números inteiros iguais ou maiores que 0).
[00320] No presente documento, em um tempo j, a função polinomial de verificação de paridade da equação a seguir se mantém verdadeira. [34]
Figure img0054
[00321] Então, em X1(D), supõe-se que a maior ordem de D em AX1,1(D) seja α1 (por exemplo, quando AX1,1(D)=D15+D3+D0, D tem as ordens de 15, 3 e 0, e, portanto, proporciona 15 como a maior ordem de D, α1); a maior ordem de D em AX1,2(D) seja α2; .; a maior ordem de D em AX1,i(D) seja αi; .; e a maior ordem de D em AX1,m- 1(D) seja αm-1. Então, o maior valor em αi (onde i=0, 1, 2, ., m-1) é igual a α.
[00322] Por outro lado, em P(D), supõe-se que: a maior ordem de D em B1(D) seja β1; a maior ordem de D em B2(D) seja β2; .; a maior ordem de D em Bi(D) seja βi; .; e a maior ordem de D em Bm-1(D) seja βm-1. Então, o maior valor em βi (onde i=0, 1, 2, ., m-1) é igual a β.
[00323] Então, com a finalidade de manter a qualidade recebida de dados e reduzir, o máximo possível, o número de bits de paridade gerados pelos bits de informações virtuais, é preferível ajustar β igual ou menor que a metade de α.
[00324] Muito embora tenha sido descrito um caso onde a taxa de codificação é igual a 1/2, o mesmo se aplica em outros casos onde a taxa de codificação é maior que 1/2. Neste momento, especialmente quando a taxa de codificação for igual ou maior que 4/5, há uma tendência em requerer um número significativo de bits redundantes para satisfazer as condições para manter a qualidade recebida de dados e reduzir, o máximo possível, o número de bits de paridade gerados pelos bits de informações virtuais. Consequentemente, as condições descritas acima representam um papel importante para manter a qualidade recebida de dados e reduzir, o máximo possível, o número de bits de paridade gerados pelos bits de informações virtuais.
[00325] Como um exemplo, será explicado um caso que utiliza um LDPC-CC para o qual o período de variação de tempo é igual a m (onde m é um número inteiro igual ou maior que 2) e a taxa de codificação é igual a 4/5. Quando o período de variação de tempo for igual a m, representam-se m funções polinomiais de verificação de paridade necessárias pela equação a seguir. [35]
Figure img0055
[00326] onde i=0, 1, ..., m-1. Da mesma forma, supõe-se que todas as ordens de D em AX1,i(D) são números inteiros iguais ou maiores que 0 (por exemplo, conforme mostrado em AX1,1(D)=D15+D3+D0, as ordens de D são 15, 3 e 0, sendo que todas essas são números inteiros iguais ou maiores que 0). De modo semelhante, supõe-se que: todas as ordens de D em AX2,i(D) sejam números inteiros iguais ou maiores que 0; todas as ordens de D em AX3,i(D) sejam números inteiros iguais ou maiores que 0; todas as ordens de D em AX4,i(D) sejam números inteiros iguais ou maiores que 0; e todas as ordens de D em Bi(D) sejam números inteiros iguais ou maiores que 0 (por exemplo, conforme mostrado em Bi(D)=D18+D4+D0, as ordens de D are 18, 4 and 0, sendo que todas essas são números inteiros iguais ou maiores que 0).
[00327] No presente documento, em um tempo j, a função polinomial de verificação de paridade da equação a seguir se mantém verdadeira. [36]
Figure img0056
[00328] Então, em X1(D), supõe-se que: a maior ordem de D em AX1,1(D) seja α1,1 (por exemplo, quando AX1,1(D)=D15+D3+D0, D tem as ordens de 15, 3 e 0, e, portanto, proporciona 15 como a maior ordem de D, α1,1); a maior ordem de D em AX1,2(D) seja α1,2; .; a maior ordem de D em AX1,i(D) seja α1,i; .; e a maior ordem de D em AX1,m-1(D) seja α1, m-1. Então, o maior valor em α1,i (onde i=0, 1, 2, ., m-1) é igual a α1.
[00329] Em X2(D), supõe-se que: a maior ordem de D em AX2,1(D) seja α2,1 (por exemplo, quando AX2,1(D)=D15+D3+D0, D tem as ordens de 15, 3 e 0, e, portanto, proporciona 15 como a maior ordem de D, α2,1); a maior ordem de D em AX2,2(D) seja α2,2; .; a maior ordem de D em AX2,i(D) seja α2,i; .; e a maior ordem de D em AX2,m- 1(D) seja α2, m-1. Então, o maior valor em α2,i (onde i=0, 1, 2, ., m- 1) é igual a α2.
[00330] Em X3(D), supõe-se que: a maior ordem de D em AX3,1(D) seja α3,1 (por exemplo, quando AX3,1(D)=D15+D3+D0, D tem as ordens de 15, 3 e 0, e, portanto, proporciona 15 como a maior ordem de D, α3,1); a maior ordem de D em AX3,2(D) seja α3,2; .; a maior ordem de D em AX3,i(D) seja α3,i; .; e a maior ordem de D em AX3,m- 1(D) seja α3, m-1. Então, o maior valor em α3,i (onde i=0, 1, 2, ., m- 1) é igual a α3.
[00331] Em X4(D), supõe-se que: a maior ordem de D em AX4,1(D) seja α4,1 (por exemplo, quando AX4,1(D)=D15+D3+D0, D tem as or- dens de 15, 3 e 0, e, portanto, proporciona 15 como a maior ordem de D, α4,1); a maior ordem de D em AX4,2(D) seja α4,2; ...; a maior ordem de D em AX4,i(D) seja α4,i; ...; e a maior ordem de D em AX4,m- 1(D) seja α4, m-1. Então, o maior valor em α4,i (onde i=0, 1, 2, ., m- 1) é igual a α4.
[00332] Em P(D), supõe-se que: a maior ordem de D em B1(D) seja β1; a maior ordem de D em B2(D) seja β2; .; a maior ordem de D em Bi(D) seja βi; .; e a maior ordem de D em Bm-1(D) seja βm-1. Então, o maior valor em βi (onde i=0, 1, 2, ., m-1) é igual a β.
[00333] Então, com o intuito de manter a qualidade recebida de dados e reduzir, o máximo possível, o número de bits de paridade gerados pelos bits de informações virtuais, é necessário satisfazer as condições que: β seja igual ou menor que a metade de α1; β seja igual ou menor que a metade de α2; β seja igual ou menor que a metade de α3; e β seja igual ou menor que a metade de α4, de tal modo que, especialmente, exista uma alta possibilidade de manter a qualidade recebida de dados.
[00334] Da mesma forma, mesmo em um caso onde: β seja igual ou menor que a metade de α1; β seja igual ou menor que a metade de α2; β seja igual ou menor que a metade de α3; ou β seja igual ou menor que a metade de α4, embora seja possível manter a qualidade recebida de dados e reduzir, o máximo possível, o número de bits de paridade gerados pelos bits de informações virtuais, existe uma pequena possibilidade de causar degradação na qualidade recebida de dados (no presente documento, a degradação na qualidade recebida de dados não é necessariamente causada).
[00335] Portanto, no caso de um LDPC-CC para o qual o período de variação de tempo é igual a m (onde m é um número inteiro igual ou maior que 2) e a taxa de codificação é igual a (n-1)/n, o se segue é possível.
[00336] Quando o período de variação de tempo for igual a m, representam-se m funções polinomiais de verificação de paridade necessárias pela equação a seguir. [37]
Figure img0057
[00337] onde i=0, 1, ..., m-1. Da mesma forma, supõe-se que todas as 0rdens de D em AX1,i(D) sejam númer0s inteir0s igUais 0U mai0res que 0 (por exemplo, conforme mostrado em AX1,1(D)=D15+D3+D0, as ordens de D são 15, 3 e 0, sendo que todas essas são números inteiros iguais ou maiores que 0). De modo semelhante, supõe-se que: todas as ordens de D em AX2,i(D) sejam números inteiros iguais ou maiores que 0; todas as ordens de D em AX3,i(D) sejam números inteiros iguais ou maiores que 0; todas as ordens de D em AX4,i(D) se-jam números inteiros iguais ou maiores que 0; .; todas as ordens de D em AXu,i(D) sejam números inteiros iguais ou maiores que 0; .; todas as ordens de D em AXn-1,i(D) sejam números inteiros iguais ou maiores que 0; e todas as ordens de D em Bi(D) sejam números inteiros iguais ou maiores que 0 (por exemplo, conforme mostrado em Bi(D)=D18+D4+D0, as ordens de D são 18, 4 e 0, sendo que todas essas são números inteiros iguais ou maiores que 0).
[00338] No presente documento, em um tempo j, a funÇão polinomial de verificaÇão de paridade da equaÇão a seguir se mantém verdadeira. [38]
Figure img0058
[00339] Então, em X1(D), supõe-se que: a maior ordem de D em AX1,1(D) seja α1,1 (por exemplo, quando AX1,1(D)=D15+D3+D0, D tem as ordens de 15, 3 e 0, e, portanto, proporciona 15 como a maior ordem de D, α1,1); a maior ordem de D em AX1,2(D) seja α1,2; ...; a maior ordem de D em AX1,i(D) seja α1,i; ...; e a maior ordem de D em AX1,m-1(D) seja α1, m-1. Então, o maior valor em α1,i (onde i=0, 1, 2, ., m-1) é igual a α1.
[00340] Em X2(D), supõe-se que: a maior ordem de D em AX2,1(D) seja α2,1 (por exemplo, quando AX2,1(D)=D15+D3+D0, D tem as ordens de 15, 3 e 0, e, portanto, proporciona 15 como a maior ordem de D, α2,1); a maior ordem de D em AX2,2(D) seja α2,2; .; a maior ordem de D em AX2,i(D) seja α2,i; .; e a maior ordem de D em AX2,m- 1(D) seja α2, m-1. Então, o maior valor em α2,i (onde i=0, 1, 2, ., m- 1) é igual a α2.
[00341] Em Xu(D), supõe-se que: a maior ordem de D em AXu,1(D) seja αu,1 (por exemplo, quando AXu,1(D)=D15+D3+D0, D tem as ordens de 15, 3 e 0, e, portanto, proporciona 15 como a maior ordem de D, αu,1); a maior ordem de D em AXu,2(D) seja αu,2; .; a maior ordem de D em AXu,i(D) seja αu,i; .; e a maior ordem de D em AXu,m- 1(D) seja αu, m-1. Então, o maior valor em αu,i (onde i=0, 1, 2, ., m- 1, u=1, 2, 3, ., n-2, n-1) é igual a αu.
[00342] Em Xn-1(D), supõe-se que: a maior ordem de D em AXn- 1,1(D) seja αn-1,1 (por exemplo, quando AXn-1,1(D)=D15+D3+D0, D tem as ordens de 15, 3 e 0, e, portanto, proporciona 15 como a maior ordem de D, αn-1,1); a maior ordem de D em AXn-1,2(D) seja αn-1,2; .; a maior ordem de D em AXn-1,i(D) seja αn-1,i; .; e a maior ordem de D em AXn-1,m-1(D) seja αn-1, m-1. Então, o maior valor em αn-1,i (onde i=0, 1, 2, ., m-1) é igual a αn-1.
[00343] Em P(D), supõe-se que: a maior ordem de D em B1(D) seja β1; a maior ordem de D em B2(D) seja β2; .; a maior ordem de D em Bi(D) seja βi; .; e a maior ordem de D em Bm-1(D) seja βm-1. Então, o maior valor em βi (onde i=0, 1, 2, ., m-1) é igual a β.
[00344] Então, com o intuito de manter a qualidade recebida de da- dos e reduzir, o máximo possível, o número de bits de paridade gerados pelos bits de informações virtuais, é necessário satisfazer as condições que: β seja igual ou menor que a metade de α1; β seja igual ou menor que a metade de α2; ...; β seja igual ou menor que a metade de αu; ...; e β seja igual ou menor que a metade de αn-1 (onde u=1, 2, 3, ., n-2, n-1), de tal modo que, especialmente, exista uma alta possibilidade de manter a qualidade recebida de dados data.
[00345] Da mesma forma, mesmo em um caso onde: β seja igual ou menor que a metade de α1; β seja igual ou menor que a metade de α2; .; β seja igual ou menor que a metade de αu; .; ou β seja igual ou menor que a metade de αn-1 (onde u=1, 2, 3, ., n-2, n-1), embora seja possível manter a qualidade recebida de dados e reduzir, o máximo possível, o número de bits de paridade gerados pelos bits de in-formações virtuais, existe uma pequena possibilidade de causar degradação na qualidade recebida de dados (no presente documento, a degradação na qualidade recebida de dados não é necessariamente causada).
[00346] A tabela 6 mostra um exemplo de funções polinomiais de verificação de paridade de LDCPC-CC que podem manter a qualidade recebida de dados e reduzir os bits redundantes, onde o período de variação de tempo é igual a 3 e a taxa de codificação é igual a 1/2, 2/3, 3/4 ou 4/5. Se os LDPC-CCs de um período de variação de tempo igual a 3 em duas taxas de codificação diferentes forem selecionados a partir de LDPC-CCs de um período de variação de tempo igual a 3 em taxas de codificação iguais a 1/2, 2/3, 3/4 e 4/5 na tabela 6, e examina-se se as condições descritas anteriormente para compartilhar os codificadores e decodificadores são ou não satisfeitas, similar aos LDPC-CCs de um período de variação de tempo igual a 3 na tabela 5, confirma-se que as condições anteriores para permitir um processo de compartilhamento em codificadores e decodificadores são satisfeitas em quaisquer padrões selecionados.
[00347] Da mesma forma, embora 1000 bits redundantes sejam necessários em uma taxa de codificação igual a 5/6 na tabela 5, confirma-se que o número de bits redundantes é igual ou menor que 500 bits em uma taxa de codificação igual a 4/5 na tabela 6.
[00348] Da mesma forma, nos códigos da tabela 6, o número de bits redundantes (que são adicionados para as informações com terminação zero) varia entre as taxas de codificação. Neste momento, o número de bits redundantes tende a aumentar quando a taxa de codificação aumentar. Isto é, em um caso onde códigos são criados conforme mostrado nas tabelas 5 e 6, se existir um código de uma taxa de codificação igual a (n-1)/n e um código de uma taxa de codificação igual a (m-1)/m (n>m), o número de bits redundantes necessário para o código de uma taxa de codificação igual a (n-1)/n (isto é, o número de bits redundantes adicionado para informações com terminação zero) é maior que o número de bits redundantes necessários para o código de uma taxa de codificação igual a (m-1)/m (isto é, o número de bits redundantes adicionados para informações com terminação zero). [Tabela 6]
Figure img0059
Figure img0060
[00349] Descreveu-se um caso anteriormente onde a taxa de codificação máxima é igual a (q-1)/q entre as taxas de codificação de permitir que os circuitos codificadores sejam compartilhados e permitir que os circuitos decodificadores sejam compartilhados, e onde se proporciona uma função polinomial de verificação de paridade de LDPC-CC de uma taxa de codificação igual a (r-1)/r (r=2, 3, ..., q (q é um número natural igual ou maior que 3)) e um período de variação de tempo igual a g.
[00350] No presente documento, o método de gerar uma função polinomial de verificação de paridade de LDPC-CC de um período de variação de tempo igual a g que serve para reduzir a complexidade computacional (isto é, escala de circuito) em um aparelho de transmissão e um aparelho de recepção, e os recursos das funções polinomiais de verificação de paridade foram descritos, onde o aparelho de transmissão proporciona ao menos um codificador LDPC-CC de uma taxa de codificação igual a (y-1)/y e um período de variação de tempo igual a g e um codificador LDPC-CC de uma taxa de codificação igual a (z- 1)/z (y#z) e um período de variação de tempo igual a g, e onde o aparelho de recepção proporciona ao menos um decodificador LDPC-CC de uma taxa de codificação igual a (y-1)/y e um período de variação de tempo igual a g e um decodificador LDPC-CC de uma taxa de codificação igual a (z-1)/z (y#z) e um período de variação de tempo igual a g.
[00351] No presente documento, o aparelho de transmissão se refere a um aparelho de transmissão que pode gerar ao menos um sinal de modulação que serve para transmitir uma sequência de codificação de LDPC-CC de uma taxa de codificação igual a (y-1)/y e um período de variação de tempo igual a g e uma sequência de codificação de LDPC-CC de uma taxa de codificação igual a (z-1)/z e um período de variação de tempo igual a g.
[00352] Da mesma forma, o aparelho de recepção se refere a um aparelho de recepção que demodula e decodifica ao menos um sinal recebido que inclui uma sequência de codificação de LDPC-CC de uma taxa de codificação igual a (y-1)/y e um período de variação de tempo igual a g e um sinal recebido que inclui uma sequência de codificação de LDPC-CC de uma taxa de codificação igual a (z-1)/z e um período de variação de tempo igual a g.
[00353] Utilizando-se um LDPC-CC de um período de variação de tempo igual a g proposto pela presente invenção, é possível proporcionar uma vantagem de reduzir a complexidade computacional (isto é, escala de circuito) em um aparelho de transmissão que inclui codificadores e em um aparelho de recepção que inclui decodificadores (isto é, é possível compartilhar circuitos).
[00354] Além disso, utilizando-se um LDPC-CC de um período de variação de tempo igual a g proposto pela presente invenção, é possível proporcionar uma vantagem de adquirir dados de alta qualidade recebida no aparelho de recepção em quaisquer taxas de codificação. Da mesma forma, as configurações de codificadores e decodificado- res, e suas operações serão descritas posteriormente em detalhes.
[00355] Da mesma forma, embora tenha sido descrito um caso onde os LDPC-CCs de um período de variação de tempo igual a g nas taxas de codificação iguais a 1/2, 2/3, 3/4, ..., e (q-1)/q são proporcionados nas equações 30-1 a 30-(q-1), um aparelho de transmissão que inclui os codificadores e um aparelho de recepção que inclui os decodi- ficadores não precisam suportar todas as taxas de codificação iguais a 1/2, 2/3, 3/4, ., e (q-1)/q. Isto é, desde que esses aparelhos suportem ao menos duas ou mais taxas de codificação diferentes, é possível proporcionar uma vantagem de reduzir a complexidade computacional (ou escala de circuito) no aparelho de transmissão e no aparelho de recepção (isto é, compartilhar os circuitos codificadores e os circuitos decodificadores), e adquirir dados de alta qualidade recebida no aparelho de recepção.
[00356] Da mesma forma, se todas as taxas de codificação suportadas pelos aparelhos de transmissão e recepção (codificado- res/decodificadores) forem associadas aos códigos com base nos métodos descritos de acordo com a presente modalidade, proporcionan- do-se codificadores/decodificadores da maior taxa de codificação entre as taxas de codificação suportadas, é possível facilmente suportar uma codificação e uma decodificação em todas as taxas de codificação e, neste momento, proporcionar uma vantagem de reduzir significativamente a complexidade computacional.
[00357] Da mesma forma, muito embora tenha sido descrito um caso baseado em códigos (isto é, LDPC-CCs de boas características), não é necessário satisfazer as condições descritas de acordo com os LDPC-CCs de boas características. Isto é, desde que os LDPC-CCs de um período de variação de tempo igual a g sejam proporcionados com base em funções polinomiais de verificação de paridade na forma descrita de acordo com os LDPC-CCs de boas características, é igualmente possível implementar a presente modalidade (onde g é um número inteiro igual ou maior que 2). Isto fica óbvio a partir das relações entre as equações 31-1 a 31-g e as equações 32-1 to 32-g.
[00358] Naturalmente, por exemplo, em um caso onde: os aparelhos de transmissão e recepção (codificadores/decodificadores) suportam taxas de codificação iguais 1/2, 2/3, 3/4 e 5/6; os LDPC-CCs baseados nas condições anteriores são usados nas taxas de codificação iguais a 1/2, 2/3 e 3/4; e os códigos não baseados nas condições anteriores são usados em uma taxa de codificação igual a 5/6, é possível compartilhar os circuitos nos codificadores e decodificadores nas taxas de codificação iguais a 1/2, 2/3 e 3/4, e é difícil compartilhar os circuitos nesses codificadores e decodificadores de modo a compartilhar os circuitos em uma taxa de codificação igual a 5/6. (Modalidade 2)
[00359] A modalidade 2 explicará, em detalhes, o método de compartilhar os circuitos codificadores de um LDPC-CC formado pelo método de busca explicado na modalidade 1 e o método de compartilhar circuitos decodificadores deste LDPC-CC.
[00360] Em primeiro lugar, em um caso onde a maior taxa de codificação é igual a (q-1)/q entre as taxas de codificação que servem para compartilhar os circuitos codificadores e os circuitos decodificadores, um codificador LDPC-CC de uma taxa variante no tempo igual a g (onde g é um número natural) que suporta uma pluralidade de taxas de codificação, (r-1)/r, será explicado (por exemplo, quando as taxas de codificação suportadas por um aparelho de transmissão e recepção forem 1/2, 2/3, 3/4 e 5/6, as taxas de codificação iguais a 1/2, 2/3 e 3/4 permitem que os circuitos de codificadores/decodificadores sejam compartilhados, enquanto uma taxa de codificação igual a 5/6 não permite que os circuitos de codificadores/decodificadores sejam compartilhados, onde a maior taxa de codificação anterior, (q-1)/q, é igual a 3/4).
[00361] A figura 11 é um diagrama de blocos que mostra um exemplo dos componentes principais de um codificador de acordo com a presente modalidade. Da mesma forma, o codificador 200 mostrado na figura 11 se refere a um codificador que pode suportar taxas de codificação iguais a 1/2, 2/3 e 3/4. O codificador 200 mostrado na figura 11 é principalmente dotado de uma seção de geração de informações 210, uma primeira seção de computação de informações 220-1, uma segunda seção de computação de informações 220-2, uma terceira seção de computação de informações 220-3, uma seção de computação de paridade 230, uma seção de adição 240, uma seção de ajuste de taxa de codificação 250 e uma seção de controle de ponderação 260.
[00362] A seção de geração de informações 210 ajusta as informações X1,i, as informações X2,i e as informações X3,i no ponto no tempo i, de acordo com a taxa de codificação designada a partir da seção de ajuste de taxa de codificação 250. Por exemplo, se a seção de ajuste de taxa de codificação 250 ajustar a taxa de codificação para 1/2, a seção de geração de informações 210 ajusta as informações X1,i no ponto no tempo i para dados de informações de entrada Sj, e ajusta as informações X2,i e as informações X3,i no ponto no tempo i para "0."
[00363] Da mesma forma, no caso de uma taxa de codificação igual a 2/3, a seção de geração de informações 210 ajusta as informações X1,i no ponto no tempo i para dados de informações de entrada Sj, ajusta as informações X2,i no ponto no tempo i para dados de informações de entrada Sj+1 e ajusta as informações X3,i no ponto no tempo i para "0."
[00364] Da mesma forma, no caso de uma taxa de codificação igual a 3/4, a seção de geração de informações 210 ajusta as informações X1,i no ponto no tempo i para dados de informações de entrada Sj, ajusta as informações X2,i no ponto no tempo i para dados de informações de entrada Sj+1 and ajusta as informações X3,i no ponto no tempo i para dados de informações de entrada Sj+2.
[00365] Desta forma, utilizando-se os dados de informações de entrada, a seção de geração de informações 210 ajusta as informações X1,i, as informações X2,i e as informações X3,i no ponto no tempo i de acordo com o conjunto de taxa de codificação na seção de ajuste de taxa de codificação 250, emite informações ajustadas X1,i para a primeira seção de computação de informações 220-1, emite as informações ajustadas X2,i para a segunda seção de computação de informa-ções 220-2 e emite as informações ajustadas X3,i para a terceira seção de computação de informações 220-3.
[00366] A primeira seção de computação de informações 220-1 calcula X1(D) de acordo com AX1,k(D) da equação 30-1. De modo semelhante, a segunda seção de computação de informações 220-2 calcula X2(D) de acordo com AX2,k(D) da equação 30-2. De modo semelhante, a terceira seção de computação de informações 220-3 calcula X3(D) de acordo com AX3,k(D) da equação 30-3.
[00367] Neste momento, conforme descrito na modalidade 1, a partir das condições para satisfazer nas equações 31-1 a 31-g e 32-1 a 32-g, se a taxa de codificação for alterada, não é necessário alterar a configuração da primeira seção de computação de informações 220-1, e, de modo semelhante, alterar a configuração da segunda seção de computação de informações 220-2 e alterar a configuração da terceira seção de computação de informações 220-3.
[00368] Portanto, quando uma pluralidade de taxas de codificação for suportada, utilizando-se a configuração do codificador da maior taxa de codificação como uma referência entre as taxas de codificação que servem para compartilhar os circuitos codificadores, as outras taxas de codificação podem ser suportadas pelas operações anteriores. Isto é, independentemente das taxas de codificação, os LDPC-CCs explicados na Modalidade 1 proporcionam uma vantagem de comparti-lhar a primeira seção de computação de informações 220-1, a segunda seção de computação de informações 220-2 e a terceira seção de computação de informações 220-3, que são componentes principais do codificador. Da mesma forma, por exemplo, os LDPC-CCs mostrados na tabela 5 proporcionam uma vantagem de proporcionar dados de boa qualidade recebida independentemente das taxas de codificação.
[00369] A figura 12 mostra a configuração no interior da primeira seção de computação de informações 220-1. A primeira seção de computação de informações 220-1 na figura 12 é dotada de registradores de deslocamento 221-1 a 221-M, multiplicadores de ponderação 220-0 a 222-M e adicionador 223.
[00370] Os registradores de deslocamento 222-1 a 222-M são registradores que armazenam X1,i-t (onde t=0, ..., M), e, em uma temporização onde a próxima entrada entra, enviam um valor armazenado ao registrador de deslocamento para direita, e armazenam um valor enviado a partir do registrador de deslocamento adjacente para esquerda.
[00371] Os multiplicadores de ponderação 220-0 a 222-M comutam um valor de h1(m) a 0 ou1 de acordo com um sinal de controle emitido a partir da seção de controle de ponderação 260.
[00372] O adicionador 223 realiza computação OR exclusiva de saídas de multiplicadores de ponderação 222-0 a 222-M para encontrar e emitir o resultado de computação Y1,i ao adicionador 240 na figura 11.
[00373] Da mesma forma, as configurações no interior da segunda seção de computação de informações 220-2 e da terceira seção de computação de informações 220-3 são iguais àquelas da primeira seção de computação de informações 220-1, e, portanto, sua explicação será omitida. Da mesma forma, conforme na primeira seção de computação de informações 220-1, a segunda seção de computação de informações 220-2 encontra e emite o resultado de cálculo Y2,i ao adici- onador 240. Da mesma forma, conforme na primeira seção de computação de informações 220-1, a terceira seção de computação de informações 220-3 encontra e emite o resultado de cálculo Y3,i ao adicio- nador 240 na figura 11.
[00374] A seção de computação de paridade 230 na figura 11 calcula P(D) de acordo com Bk(D) das equações 30-1 a 30-3.
[00375] A figura 13 mostra a configuração no interior da seção de computação de paridade 230 na figura 11. A seção de computação de paridade 230 na figura 13 é dotada de registradores de deslocamento 231-1 a 231-M, multiplicadores de ponderação 232-0 a 232-M e adici- onador 233.
[00376] Os registradores de deslocamento 231-1 a 231-M são registradores que armazenam Pi-t (onde t=0, ..., M), e, em uma temporização na qual a próxima entrada entra, enviam um valor armazenado ao registrador de deslocamento adjacente para direita, e armazenam um valor enviado a partir do registrador de deslocamento adjacente para esquerda.
[00377] Os multiplicadores de ponderação 232-0 a 232-M comutam um valor de h2(m) a 0 ou 1 de acordo com um sinal de controle emitido a partir da seção de controle de ponderação 260.
[00378] O adicionador 233 realiza uma computação OR exclusiva das saídas de multiplicadores de ponderação 232-0 a 232-M para encontrar e emitir um resultado de computação Zi ao adicionador 240 na figura 11.
[00379] Reportando-se, novamente, à figura 11, o adicionador 240 realiza uma computação OR exclusiva de resultados de computação Y1,i, Y2,i, Y3,i e Zi emitidos a partir da primeira seção de computação de informações 220-1, da segunda seção de computação de informações 220-2, da terceira seção de computação de informações 220-3 e da seção de computação de paridade 230, para encontrar e emitir paridade Pi no ponto no tempo i. O adicionador 240 também emite paridade Pi no ponto no tempo i à seção de computação de paridade 230.
[00380] A seção de ajuste de taxa de codificação 250 ajusta a taxa de codificação do codificador 200 e emite as informações de taxa de codificação à seção de geração de informações 210.
[00381] Com base em uma matriz de verificação de paridade que suporta as equações 30-1 a 30-3 mantidas na seção de controle de ponderação 260, a seção de controle de ponderação 260 emite o valor de h1(m) no ponto no tempo i com base nas funções polinomiais de verificação de paridade das equações 30-1 a 30-3, à primeira seção de computação de informações 220-1, à segunda seção de computação de informações 220-2, à terceira seção de computação de informações 220-3 e à seção de computação de paridade 230. Da mesma forma, com base na matriz de verificação de paridade que suporta as equa- ções 30-1 a 30-3 mantidas na seção de controle de ponderação 260, a seção de controle de ponderação 260 emite o valor de h2(m) nesta temporização aos multiplicadores de ponderação 232-0 a 232-M.
[00382] Da mesma forma, a figura 14 mostra outra configuração de um codificador de acordo com a presente modalidade. No codificador da figura 14, os mesmos componentes do codificador da figura 11 são atribuídos às mesmas referências numéricas. O codificador 200 da figura 14 é diferente do codificador 200 da figura 11 em que a seção de ajuste de taxa de codificação 250 emite informações de taxa de codificação à primeira seção de computação de informações 220-1, à segunda seção de computação de informações 220-2, à terceira seção de computação de informações 220-3 e à seção de computação de paridade 230.
[00383] No caso onde a taxa de codificação é igual a 1/2, a segunda seção de computação de informações 220-2 emite "0" ao adiciona- dor 240 como um resultado de computação Y2,i, sem um processamento de computação. Da mesma forma, no caso onde a taxa de codificação é igual a 1/2 ou 2/3, a terceira seção de computação de informações 220-3 emite "0" ao adicionador 240 como um resultado de computação Y3,i, sem um processamento de computação.
[00384] No presente documento, embora a seção de geração de informações 210 do codificador 200 na figura 11 ajuste as informações X2,i e as informações X3,i no ponto no tempo i para "0" de acordo com a taxa de codificação, a segunda seção de computação de informações 220-2 e a terceira seção de computação de informações 220-3 do codificador 200 na figura 14 interrompem o processamento de computação de acordo com a taxa de codificação e emitem 0 como resultados de computação Y2,i e Y3,i. Portanto, os resultados de computação resultantes no codificador 200 da figura 14 são os mesmos do codificador 200 da figura 11.
[00385] Portanto, no codificador 200 da figura 14, a segunda seção de computação de informações 220-2 e a terceira seção de computação de informações 220-3 interrompem o processamento de computação de acordo com a taxa de codificação, de tal modo que seja possível reduzir o processamento de computação, comparado ao codificador 200 da figura 11.
[00386] Posteriormente, o método de compartilhar circuitos decodi- ficadores de LDPC-CC descritos na Modalidade 1 será explicado em detalhes.
[00387] A figura 15 é um diagrama de blocos que mostra os componentes principais de um decodificador de acordo com a presente modalidade. No presente documento, o decodificador 300 mostrado na figura 15 se refere a um decodificador que suporta taxas de codificação de 1/2, 2/3 e 3/4. O decodificador 300 da figura 14 é principalmente dotado de uma seção de ajuste de razão de log-verossimilhança 310 e uma seção de computação de processamento de matriz 320.
[00388] A seção de ajuste de razão de log-verossimilhança 310 recebe como uma entrada uma razão de log-verossimilhança de recepção e uma taxa de codificação calculada em uma seção de computação da razão de log-verossimilhança (não mostrada), e insere uma razão de log-verossimilhança conhecida na razão de log-verossimilhança de recepção de acordo com a taxa de codificação.
[00389] Por exemplo, quando a taxa de codificação for igual a 1/2, isto significa que o codificador 200 transmite "0" como X2,i e X3,i, e, consequentemente, a seção de ajuste de razão de log-verossimilhança 310 insere uma razão de log-verossimilhança fixa para o bit conhecido "0" como as razões de log-verossimilhança de X2,i e X3,i, e emite as razões de log-verossimilhança inseridas à seção de computação de processamento de matriz 320. Isto será explicado abaixo utilizando-se a figura 16.
[00390] Conforme mostrado na figura 16, quando a taxa de codificação for igual a 1/2, a seção de ajuste de razão de log- verossimilhança 310 recebe as razões de log-verossimilhança de recepção LLRX1,i e LLRPi correspondente a X1,i e Pi, respectivamente. Portanto, a seção de ajuste de razão de log-verossimilhança 310 insere as razões de log-verossimilhança de recepção LLRX2,i e LLR3,i cor-respondente a X2,i e X3,i, respectivamente. Na figura 16, as razões de log-verossimilhança de recepção circuladas por linhas pontilhadas representam as razões de log-verossimilhança de recepção LLRX2,i e LLR3,i inseridas pela seção de ajuste de razão de log-verossimilhança 310. A seção de ajuste de razão de log-verossimilhança 310 insere razões de log-verossimilhança de valor fixo como as razões de log- verossimilhança de recepção LLRX2,i e LLR3,i.
[00391] Da mesma forma, no caso onde a taxa de codificação é igual a 2/3, isto significa que o codificador 200 transmite "0" como X3,i, e, consequentemente, a seção de ajuste de razão de log- verossimilhança 310 insere uma razão de log-verossimilhança fixa para o bit conhecido "0" como a razão de log-verossimilhança de X3,i, emite a razão de log-verossimilhança inserida na seção de computação de processamento de matriz 320. Isto será explicado utilizando-se a figura 17.
[00392] Conforme mostrado na figura 17, no caso onde a taxa de codificação for igual a 2/3, a seção de ajuste de razão de log- verossimilhança 310 recebe como uma entrada as razões de log- verossimilhança de recepção LLRX1, LLRX2,i e LLRPi correspondente a X1,i, X2,i e Pi, respectivamente. Portanto, a seção de ajuste de razão de log-verossimilhança 310 insere uma razão de log-verossimilhança de recepção LLR3,i correspondente a X3,i. Na figura 17, as razões de log-verossimilhança de recepção circuladas por linhas pontilhadas re-presentam a razão de log-verossimilhança de recepção LLR3,i inserida pela seção de ajuste de razão de log-verossimilhança 310. A seção de ajuste de razão de log-verossimilhança 310 insere razões de log- verossimilhança de valor fixo como a razão de log-verossimilhança de recepção LLR3,i.
[00393] A seção de computação de processamento de matriz 320 na figura 15 é dotada de uma seção de armazenamento 321, uma seção de computação de processamento de linha 322 e uma seção de computação de processamento de coluna 323.
[00394] A seção de armazenamento 321 armazena uma razão de log-verossimilhança, um valor externo αmn obtido pelo processamento de linha e um valor anterior βmn obtido pelo processamento de coluna.
[00395] A seção de computação de processamento de linha 322 mantém p padrão de ponderação na direção da linha da matriz de verificação de paridade LDPC-CC H da taxa de codificação máxima igual a 3/4 entre as taxas de codificação suportadas pelo codificador 200. A seção de computação de processamento de linha 322 lê um valor anterior necessário βmn a partir da seção de armazenamento 321, de acordo com o padrão de ponderação na direção da linha, e realiza uma computação de processamento de linha.
[00396] Na computação de processamento de linha, a seção de computação de processamento de linha 322 decodifica um único código de verificação de paridade utilizando-se um valor anterior βmn, e encontra um valor externo αmn.
[00397] O processamento da m-ésima linha será explicado. No presente documento, será usada uma matriz de verificação de paridade de código LDPC que serve para decodificador uma matriz M*N bidimensional H = {Hmn}. O valor externo αmn é atualizado utilizando-se a seguinte equação de atualização para todos os pares (m,n) que satisfazem a equação Hmn=1. [39]
Figure img0061
[00398] onde Φ(x) é denominado como uma função de Gallager f, e é definido pela seguinte equação. [40]
Figure img0062
[00399] A seção de computação de processamento de coluna 323 mantém o padrão de ponderação na direção da coluna da matriz de verificação de paridade LDPC-CC H da taxa de codificação máxima igual a 3/4 entre as taxas de codificação suportadas pelo codificador 200. A seção de computação de processamento de coluna 323 lê um valor externo necessário αmn a partir da seção de armazenamento 321, de acordo com o padrão de ponderação na direção da coluna, e encontra um valor anterior βmn.
[00400] Na computação de processamento de coluna, a seção de computação de processamento de coluna 323 realiza uma decodifica- ção iterativa utilizando-se a razão de log-verossimilhança de entrada Àn e o valor externo αmn, e encontra um valor anterior βmn.
[00401] O processamento da m-ésima coluna será explicado. βmn é atualizado através do uso da seguinte equação de atualização para todos os pares (m,n) que satisfazem a equação Hmn=1. Apenas quando q=1, o cálculo é realizado com αmn=0. [41]
Figure img0063
[00402] Após repetir o processamento de linha e o processamento de coluna por um número determinado de vezes, o decodificador 300 encontra uma razão de log-verossimilhança posterior.
[00403] Conforme descrito anteriormente, com a presente modalidade, em um caso onde a maior taxa de codificação é igual a (q-1)/q entre as taxas de codificação suportadas e onde a seção de ajuste de taxa de codificação 250 ajusta a taxa de codificação para (s-1)/s, a seção de geração de informações 310 ajusta a partir das informações Xs,i para informações Xq-1,i como "0." Por exemplo, quando as taxas de codificação suportadas forem iguais a 1/2, 2/3 e 3/4 (q=4), a primeira seção de computação de informações 220-1 recebe como informações de entrada X1,i no ponto no tempo i e calcula o termo X1(D) da equação 30-1. Da mesma forma, a segunda seção de computação de informações 220-2 recebe como informações de entrada X2,i no ponto no tempo i e calcula o termo X2(D) da equação 30-2. Da mesma forma, a terceira seção de computação de informações 220-3 recebe como informações de entrada X3,i no ponto no tempo i e calcula o termo X3(D) da equação 30-3. Da mesma forma, a seção de computação de paridade 230 recebe como paridade de entrada Pi-1 no ponto no tempo i-1 e calcula o termo P(D) das equações 30-1 a 30-3. Da mesma forma, o adicionador 240 encontra, como paridade Pi no ponto no tempo i, o OR exclusivo dos resultados de computação da primeira seção de computação de informações 220-1, da segunda seção de computação de informações 220-2 e da terceira seção de computação de informações 220-3 e o resultado de computação da seção de computação de paridade 230.
[00404] Através desta configuração, mediante a criação de um LDPC-CC que suporta diferentes taxas de codificação, é possível compartilhar as configurações das seções de computação de informações de acordo com a explicação anterior, de tal modo que seja possível proporcionar um codificador LDPC-CC e um decodificador que possa suportar uma pluralidade de taxas de codificação em uma pequena complexidade computacional.
[00405] Da mesma forma, em um caso onde AX1,k(D) a AXq-1,k(D) são ajustados para satisfazerem a <Condição #1> a <Condição #6> anteriores descritas com os LDPC-CCs anteriores de boas características, é possível proporcionar um codificador e um decodificador que possam suportar diferentes taxas de codificação em uma pequena complexidade computacional e proporcionar dados de boa qualidade recebida no receptor. No presente documento, conforme descrito na Modalidade 1, o método de gerar um LDPC-CC não se limita ao caso de LDPC-CCs de boas características.
[00406] Da mesma forma, adicionando-se a seção de ajuste de razão de log-verossimilhança 310 à configuração do decodificador com base na taxa de codificação máxima entre as taxas de codificação que servem para compartilhar os circuitos decodificadores, o decodificador 300 na figura 15 pode realizar uma decodificação de acordo com uma pluralidade de taxas de codificação. Da mesma forma, de acordo com a taxa de codificação, a seção de ajuste de razão de log- verossimilhança 310 ajusta razões de log-verossimilhança para (q-2) itens de informações a partir de informações Xr,i para informações Xq- 1,i no ponto no tempo i, em valores predeterminados.
[00407] Da mesma forma, embora tenha sido descrito um caso onde a taxa de codificação máxima suportada pelo codificador 200 é igual a 3/4, a taxa de codificação máxima suportada não se limita a este, e é igualmente aplicável a um caso onde a taxa de codificação igual a (q-1)/q (onde q é um número inteiro igual ou maior que 5) é suportada (no presente documento, segue naturalmente que é possível ajustar a taxa de codificação máxima para 2/3). Neste caso, as exigências essenciais são que o codificador 200 empregue uma configuração que inclui primeiras a (q-1)-ésimas seções de computação de informações, e que o adicionador 240 encontre, como paridade Pi no ponto no tempo i, o OR exclusivo dos resultados de computação das primeiras a (q-1)-ésimas seções de computação de informações e o resultado de computação da seção de computação de paridade 230.
[00408] Da mesma forma, se todas as taxas de codificação suportadas pelos aparelhos de transmissão e recepção (codifica- dor/decodificador) forem associadas a códigos baseados bis métodos descritos de acordo com a presente modalidade, proporcionando-se um codificador/decodificador da maior taxa de codificação entre as taxas de codificação suportadas, é possível facilmente suportar a codificação e a decodificação em uma pluralidade de taxas de codificação e, neste momento, proporcionar uma vantagem de reduzir de modo significativo a complexidade computacional.
[00409] Da mesma forma, embora seja descrito anteriormente um caso onde o esquema de decodificação é uma decodificação de produto de soma, o método de decodificação não se limita a este, e é igualmente possível implementar a presente invenção através do uso dos métodos de decodificação por um algoritmo de passagem de mensagem, tal como uma decodificação de soma mínima, decodifica- ção BP (Propagação de Crença) normalizada, decodificação BP emba-ralhada e decodificação BP de deslocamento, conforme mostrado na Literatura de não-patente 5, Literatura de não-patente 6 e Literatura de não-patente 9.
[00410] Posteriormente, será descrito em caso onde a presente invenção é aplicada a um aparelho de comunicação que comuta adapta- tivamente a taxa de codificação de acordo com a condição de comunicação. Da mesma forma, será explicado onde caso exemplificador onde a presente invenção é aplicada a um aparelho de comunicação via rádio, a presente invenção não se limita a isto, porém, é igualmente aplicável a um aparelho PLC (Comunicação de Linha de Força), um aparelho de comunicação de luz visível ou um aparelho de comunica-ção óptica.
[00411] A figura 18 mostra a configuração do aparelho de comunicação 400 que comuta de modo adaptativo uma taxa de codificação. A seção de determinação de taxa de codificação 410 do aparelho de comunicação 400 na figura 18 recebe como uma entrada um sinal recebido transmitido a partir de um aparelho de comunicação da parte de comunicação (por exemplo, informações de retro-alimentação transmitidas a partir da parte de comunicação), e realiza um processamento de recepção do sinal recebido. Além disso, a seção de determinação da taxa de codificação 410 adquire informações da condição de comunicação com o aparelho de comunicação da parte de comunicação, tal como uma taxa de erros de bit, taxa de erros de pacote, taxa de erros de quadro e intensidade de campo de recepção (a partir das informações de retro-alimentação, por exemplo), e determina uma taxa de codificação e um esquema de modulação a partir das informações da condição de comunicação com o aparelho de comunicação da parte de comunicação. Além disso, a seção de determinação da taxa de codificação 410 emite a taxa de codificação determinada e o esquema de modulação ao codificador 200 e a seção de modulação 420 como um sinal de controle.
[00412] Utilizando-se, por exemplo, o formato de transmissão mostrado na figura 19, a seção de determinação da taxa de codificação 410 inclui informações de taxa de codificação em símbolos de informações de controle e reporta a taxa de codificação usada no codificador 200 ao aparelho de comunicação da parte de comunicação. No presente documento, conforme não mostrado na figura 19, a parte de comunicação inclui, por exemplo, sinais conhecidos (tais como um preâmbulo, um símbolo piloto e um símbolo de referência), que são necessários na demodulação ou estimação de canal.
[00413] Desta maneira, a seção de determinação da taxa de codificação 410 recebe um sinal de modulação transmitido a partir do aparelho de comunicação 500 da parte de comunicação, e, determinando-se a taxa de codificação de um sinal de modulação transmitido com base na condição de comunicação, comuta a taxa de codificação de modo adaptativo. O codificador 200 realiza uma codificação LDPC-CC nas etapas anteriores, com Bse na taxa de codificação designada pelo sinal de controle. A seção de modulação 420 modula a sequência codificada utilizando-se o esquema de modulação designado pelo sinal de controle.
[00414] A figura 20 mostra um exemplo de configuração de um aparelho de comunicação da parte de comunicação que se comunica ao aparelho de comunicação 400. A seção de geração de informações de controle 530 do aparelho de comunicação 500 na figura 20 extrai informações de controle a partir do símbolo de informações de controle incluído em um sinal de banda de base. O símbolo de informações de controle inclui informações de taxa de codificação. A seção de geração de informações de controle 530 emite as informações de taxa de codificação extraídas à seção de geração de razão de log-verossimilhança 520 e ao decodificador 300 como um sinal de controle.
[00415] A seção de recepção 510 adquire um sinal de banda de base aplicando-se um processamento, tal como uma conversão de frequência e uma demodulação de quadratura a um sinal recebido para um sinal de modulação transmitido a partir do aparelho de comunicação 400, e emite o sinal de banda de base à seção de geração de razão de log-verossimilhança 520. Da mesma forma, utilizando-se sinais conhecidos incluídos no sinal de banda de base, a seção de recepção 510 estima a variação de canal em um canal (por exemplo, canal de razão) entre o aparelho de comunicação 400 e o aparelho de comunicação 500, e emite um sinal de estimação de cana estimado à seção de geração de razão de log-verossimilhança 520.
[00416] Da mesma forma, utilizando-se sinais conhecidos incluídos no sinal de banda de base, a seção de recepção 510 estima a variação de canal em um canal (por exemplo, o canal de razão) entre o aparelho de comunicação 400 e o aparelho de comunicação 500, e gera e emite informações de retro-alimentação (tal como a própria variação de canal, que se refere às informações de estado de canal, por exemplo) que servem para decidir a condição de canal. Essas informações de retro-alimentação são transmitidas à parte de comunicação (isto é, aparelho de comunicação 400) através de um aparelho de transmissão (não mostrado), como parte das informações de controle. A seção de geração de razão de log-verossimilhança 520 calcula a razão de log-verossimilhança de cada sequência de transmissão utilizando-se o sinal de banda de base, e emite as razões de log- verossimilhança resultantes ao decodificador 300.
[00417] Conforme descrito anteriormente, de acordo com a taxa de codificação (s-1)/s designada por um sinal de controle, o decodificador 300 ajusta a razões de log-verossimilhança para informações a partir de informações Xs,i em informações Xs-1,i, para valores predeterminados, e realiza uma decodificação BP utilizando-se a matriz de verificação de paridade LDPC-CC com base na taxa de codificação máxima entre as taxas de codificação para compartilhar os circuitos decodifica- dores.
[00418] Desta forma, as taxas de codificação do aparelho de comunicação 400 e do aparelho de comunicação 500 da parte de comunicação à qual se aplica a presente invenção, são adaptativamente alteradas de acordo com a condição de comunicação.
[00419] No presente documento, o método de alterar a taxa de codificação não se limita ao método anterior, e o aparelho de comunicação 500 da parte de comunicação pode incluir uma seção de determinação da taxa de codificação 410 e designar uma taxa de codificação desejada. Da mesma forma, o aparelho de comunicação 400 pode estimar uma variação de canal a partir de um sinal de modulação transmitido a partir do aparelho de comunicação 500 e determinar a taxa de codificação. Neste caso, as informações de retro-alimentação anteriores não são necessárias. (Modalidade 3)
[00420] A presente modalidade explicará uma ARQ (Solicitação de Repetição Automática) híbrida em um código LDPC-CC formado pelo método de busca explicado na modalidade 1.
[00421] A figura 21 mostra um exemplo da configuração de quadro de um sinal de modulação transmitido a partir do aparelho de comunicação #1 (por exemplo, aparelho de estação de base) que realiza HARQ. Na configuração de quadro da figura 21, o símbolo de informações de retransmissão se refere a um símbolo que serve para reportar informações em relação a se proporcionam dados de retransmissão ou novos dados, à parte de comunicação (por exemplo, aparelho de terminal). O símbolo de informações de taxa de codificação se refere a um símbolo que serve para reportar a taxa de codificação à parte de comunicação. O símbolo de informações de esquema de modulação se refere a um símbolo que serve para transmitir o esquema de modulação à parte de comunicação.
[00422] Os outros símbolos de informações de controle se referem a símbolos que servem para reportar informações de controle, tal como comprimento de dados, por exemplo. Da mesma forma, os símbolos que servem para transmitir informações (nas partes que se seguem do presente documento "símbolos de dados") se referem a símbolos que servem para transmitir dados codificados (palavra código) (por exemplo, informações e paridade) adquirir aplicando-se uma codificação LDPC-CC aos dados (informações). Os símbolos de dados incluem dados que servem para detectar erros de quadro, tal como CRC (Verificação de Redundância Cíclica).
[00423] A figura 22 mostra um exemplo da configuração de quadro de um sinal de modulação transmitido pelo aparelho de comunicação #2 (por exemplo, aparelho de terminal) que seja a parte de comunicação do aparelho de comunicação #1. Na configuração de quadro da figura 22, o símbolo de solicitação de retransmissão se refere a um símbolo que indica se existe ou não uma solicitação de retransmissão. O aparelho de comunicação #2 verifica se ocorrem ou não erros nos dados decodificados, e solicita uma retransmissão quando existirem erros, ou não solicita uma retransmissão quando não existirem erros. O símbolo de solicitação de retransmissão se refere a um símbolo que serve para reportar se existe ou não uma solicitação de retransmissão.
[00424] Os outros símbolos de informações de controle se referem a símbolos que servem para transmitir informações, tal como o esquema de modulação, o código usado, a taxa de codificação e comprimento de dados, ao aparelho de comunicação #1 da parte de comunicação, por exemplo. O símbolo que serve para transmitir informações se refere a um símbolo que serve para transmitir dados (informações) a serem transmitidos ao aparelho de comunicação #1 da parte de comunicação.
[00425] A figura 23 mostra um exemplo do fluxo de quadros transmitidos entre o aparelho de comunicação #1 e o aparelho de comunicação #2 de acordo com a presente modalidade, referindo-se a HARQ. Da mesma forma, será explicado um caso exemplificador abaixo onde o aparelho de comunicação #1 e o aparelho de comunicação #2 suportam taxas de codificação iguais a 1/2, 2/3 e 3/4.
[00426] Na figura 23[1], primeiramente, o aparelho de comunicação #1 transmite um sinal de modulação do quadro #1. Neste momento, os dados transmitidos pela área de símbolo de dados do quadro #1 representam uma palavra código adquirida aplicando-se uma codificação de uma taxa de codificação igual a 3/4 aos novos dados.
[00427] Na figura 23[2], o aparelho de comunicação #2 recebe, de- modula, decodifica e realiza uma verificação CRC do sinal de modula- ção do quadro #1. Como resultado, não existem erros, e, portanto, uma retransmissão não é solicitada ao aparelho de comunicação #1.
[00428] Na figura 23[3], a comunicação #1 transmite um sinal de modulação do quadro #2. No presente documento, os dados transmitidos pela área de símbolo de dados do quadro #2 representa uma palavra código adquirida aplicando-se uma codificação de uma taxa de codificação igual a 3/4 aos novos dados.
[00429] Na figura 23[4], o aparelho de comunicação #2 recebe, de- modula, decodifica e realiza uma verificação CRC do sinal de modulação do quadro #2. Como resultado, não existem erros, e, portanto, uma retransmissão é solicitada ao aparelho de comunicação #1.
[00430] Na figura 23[5], o aparelho de comunicação #1 recebe uma solicitação de retransmissão a partir do aparelho de comunicação #2, e, portanto, transmite o quadro #2" para o quadro #2. De modo mais específico, o aparelho de comunicação #1 codifica parte dos dados (informações) utilizando-se uma taxa de codificação igual a 2/3 menor que uma taxa de codificação igual a 3/4 usada mediante a aquisição de uma palavra código transmitida pelo quadro #2, e transmite apenas a paridade da palavra código resultante pelo quadro #2".
[00431] No presente documento, os dados transmitidos pelo quadro #2 e os dados transmitidos pelo quadro #2" serão explicados utilizando-se a figura 24.
[00432] Mediante a transmissão inicial, com o quadro #2, as informações X1,i, X2,i e X3,i (onde i=1, 2, ..., m) e a paridade P3/4,i (onde i=1, 2, ..., m) adquiridas aplicando-se a codificação LDPC-CC de uma taxa de codificação igual a 3/4 às informações X1,i, X2,i e X3,i, são transmitidas.
[00433] Quando uma solicitação de retransmissão de quadro #2 for solicitada a partir do aparelho de comunicação #2 ao aparelho de comunicação #1, o aparelho de comunicação #1 gera paridade P2/3,i (onde i=1, 2, ..., m) utilizando-se uma taxa de codificação igual a 2/3 menor que uma taxa de codificação igual a 3/4 usada mediante uma transmissão inicial e codificação X1,i e X2,i (onde i=1, 2, ., m) entre as informações X1,i, X2,i e X3,i (onde i=1, 2, ., m) transmitidas pelo quadro #2.
[00434] Da mesma forma, com o quadro #2", apenas esta paridade P2/3,i (onde i=1, 2 , ., m) é transmitida.
[00435] Neste momento, especialmente quando um codificador do aparelho de comunicação #1 for configurado da mesma forma que a Modalidade 2, é possível realizar tanto uma codificação de uma taxa de codificação igual a 3/4 mediante a transmissão inicial como uma codificação de uma taxa de codificação igual a 2/3 mediante uma retransmissão, utilizando-se o mesmo codificador. Isto é, mesmo no caso de realizar uma retransmissão por HARQ, é possível realizar uma codificação mediante uma retransmissão utilizando-se um codificador para usar quando se realizar uma codificação mediante uma transmissão inicial, sem adicionar um novo codificador para HARQ.
[00436] Portanto, mediante a realização de HARQ, se um codificador suportar uma pluralidade de taxas de codificação e as funções polinomiais de verificação de paridade para essa pluralidade de taxas de codificação representar os LDPC-CCs descritos na Modalidade 1, é possível usar o mesmo codificador como aquele usado quando se realiza uma codificação mediante a transmissão inicial.
[00437] Na figura 23[6], o aparelho de comunicação #2 recebe, de- modula, decodifica e realiza uma verificação CRC de um sinal de modulação do quadro #2" transmitido mediante uma retransmissão.
[00438] As operações na figura 23[6] (o método de decodificar dados mediante uma retransmissão) serão explicadas utilizando-se a figura 25. Mediante uma retransmissão, o quadro #2" é decodificado utilizando-se um resultado de recodificação do quadro #2 recebido an- teriormente.
[00439] De modo mais específico, primeiramente, como uma deco- dificação inicial mediante uma retransmissão (primeira etapa), as informações X1,i e informações X2,i (onde i=1, 2, ..., m) são decodificadas (isto é, realiza-se um processamento de decodificação de LDPC- CC de uma taxa de codificação igual a 2/3), utilizando-se as LLRs (Razões de log-verossimilhança) das informações X1,i e X2,i (onde i=1, 2, ., m) recebidas anteriormente pelo quadro #2 e a LLR de paridade P2/3,i (onde i=1, 2, ., m) de uma taxa de codificação igual a 2/3 recebida pelo quadro #2".
[00440] No quadro #2", a taxa de codificação é menor que no quadro #2, de tal modo que seja possível aperfeiçoar o ganho de codificação, aumentar uma possibilidade de ser capaz de decodificar informações X1,i e X2,i (onde i=1, 2, ., m), e manter a qualidade recebida mediante uma retransmissão. No presente documento, apenas os dados de paridade são retransmitidos, de tal modo que a eficiência da transmissão de dados seja alta.
[00441] Posteriormente, como uma segunda decodificação mediante uma retransmissão (segunda etapa): os valores de estimação das informações X1,i e X2,i (onde i=1, 2, ., m) são adquiridos na primeira etapa e, portanto, são usados para gerar os LLRs das informações X1,i e X2,i (por exemplo, um LLR correspondente a "0" de confiabilidade suficientemente alta é proporcionado quando "0" for estimado, ou um LLR correspondente a "1" de confiabilidade suficientemente alta é proporcionado quando "1" for estimado); e as informações X3,i (onde i=1, 2, ., m) são adquiridas realizando-se uma decodificação de LDPC-CC de uma taxa de codificação igual a 3/4 através do uso de LLRs gerados, do LLR das informações X3,i (onde i=1, 2, ., m) recebidas anteriormente pelo quadro #2 e do LLR de paridade P3/4,i (onde i=1, 2, ., m) recebido anteriormente pelo quadro #2.
[00442] Desta forma, o aparelho de comunicação #2 decodifica o quadro #2 transmitido mediante a transmissão inicial, utilizando-se o quadro #2" retransmitido por HARQ. Neste momento, especialmente quando um decodificador do aparelho de comunicação #2 for configurado da mesma maneira da modalidade 2, é possível realizar tanto uma codificação mediante a transmissão inicial como uma decodifica- ção mediante uma retransmissão (isto é, decodificação na primeira e na segunda etapas), utilizando-se o mesmo decodificador.
[00443] Isto é, mesmo no caso de realizar uma retransmissão por HARQ, é possível realizar uma decodificação mediante uma retransmissão (isto é, decodificação na primeira e na segunda etapas) utilizando-se um decodificador usado quando se realizar uma decodifica- ção mediante a transmissão inicial, sem adicionar um novo decodifica- dor para HARQ.
[00444] Portanto, mediante a realização de HARQ, se um codificador do aparelho de comunicação #1 da parte de comunicação suportar uma pluralidade de taxas de codificação e as funções polinomiais de verificação de paridade para essa pluralidade de taxas de codificação representarem os LDPC-CCs descritos na modalidade 1, é possível usar o mesmo decodificador usado ao se realizar uma decodificação mediante a transmissão inicial.
[00445] Desta forma, o aparelho de comunicação #2 recebe, demo- dula, decodifica e realiza uma verificação CRC de um sinal de modulação do quadro #2". Como resultado, não existem erros, e, portanto, uma retransmissão não é solicitada ao aparelho de comunicação #2.
[00446] Na figura 23[7], o aparelho de comunicação #1 transmite um sinal de modulação do quadro #3. Neste momento, os dados transmitidos pela área de símbolo de dados do quadro #3 representam uma palavra código adquirida aplicando-se uma codificação de uma taxa de codificação igual a 3/4 aos novos dados.
[00447] Na figura 23[8], o aparelho de comunicação #2 recebe, de- modula, decodifica e realiza uma verificação CRC do sinal de modulação do quadro #3. Como resultado, existem erros, e, portanto, uma retransmissão não é solicitada ao aparelho de comunicação #1.
[00448] A figura 26 mostra outro exemplo do fluxo de quadros transmitidos entre o aparelho de comunicação #1 e o aparelho de comunicação #2 de acordo com a presente modalidade, referindo-se ao HARQ. A figura 26 é diferente do fluxo de quadro mostrado na figura 23 em proporcionar uma taxa de codificação igual a 1/2 mediante uma retransmissão e, para o quadro #2, retransmitir adicionalmente o quadro #2"" mediante uma segunda retransmissão além de retransmitir o quadro #2". Da mesma forma, será explicado um caso exemplificador abaixo onde o aparelho de comunicação #1 e o aparelho de comunicação #2 suportam taxas de codificação iguais a 1/2, 2/3 e 3/4.
[00449] Na figura 26[1], primeiramente, o aparelho de comunicação #1 transmite um sinal de modulação do quadro #1. Neste momento, os dados transmitidos pela área de símbolo de dados do quadro #1 representam uma palavra código adquirida aplicando-se uma codificação de uma taxa de codificação igual a 3/4 aos novos dados.
[00450] Na figura 26[2], o aparelho de comunicação #2 recebe, de- modula, decodifica e realiza uma verificação CRC do sinal de modulação do quadro #1. Como resultado, não existem erros, e, portanto, uma retransmissão não é solicitada ao aparelho de comunicação #1.
[00451] Na figura 26[3], a comunicação #1 transmite um sinal de modulação do quadro #2. No presente documento, os dados transmitidos pela área de símbolo de dados do quadro #2 representam uma palavra código adquirida aplicando-se uma codificação de uma taxa de codificação igual a 3/4 aos novos dados.
[00452] Na figura 26[4], o aparelho de comunicação #2 recebe, de- modula, decodifica e realiza uma verificação CRC do sinal de modula- ção do quadro #2. Como resultado, existem erros, e, portanto, uma retransmissão é solicitada ao aparelho de comunicação #1.
[00453] Na figura 26[5], o aparelho de comunicação #1 recebe uma solicitação de retransmissão a partir do aparelho de comunicação #2, e, portanto, transmite o quadro #2" para o quadro #2. De modo mais específico, o aparelho de comunicação #1 codifica parte (ou todos) os dados (informações), utilizando-se uma taxa de codificação igual a 1/2 menor que uma taxa de codificação igual a 3/4 usada mediante a aquisição de uma palavra código transmitida pelo quadro #2, e transmite apenas a paridade da palavra código resultante pelo quadro #2".
[00454] No presente documento, uma exigência essencial é que: a taxa de codificação usada mediante uma retransmissão seja menor que uma taxa de codificação igual a 3/4; e, se existir uma pluralidade de taxas de codificação menores que a taxa de codificação usada mediante a transmissão inicial, uma taxa de codificação ótima seja ajustada entre a pluralidade de taxas de codificação de acordo com, por exemplo, a condição de canal entre o aparelho de comunicação #1 e o aparelho de comunicação #2.
[00455] No presente documento, os dados transmitidos pelo quadro #2 e quadro #2" serão explicados utilizando-se a figura 27.
[00456] Mediante a transmissão inicial, com o quadro #2, as informações X1,i, X2,i e X3,i (onde i=1, 2, ..., m) e a paridade P3/4,i (onde i=1,2, ..., m) adquiridas aplicando-se uma codificação de LDPC-CC de uma taxa de codificação igual a 3/4 às informações X1,i, X2,i e X3,i, são transmitidas.
[00457] Quando uma solicitação de retransmissão do quadro #2 for solicitada a partir do aparelho de comunicação #2 ao aparelho de comunicação #1, o aparelho de comunicação #1 gera uma paridade P1/2,i (onde i=1, 2, ., m) utilizando-se uma taxa de codificação igual a 1/2 menor que uma taxa de codificação igual a 3/4 usada mediante a transmissão inicial e a codificação X1,i (onde i=1, 2, ..., m) entre as informações X1,i, X2,i e X3,i (onde i=1, 2, ..., m) transmitidas pelo quadro #2.
[00458] Da mesma forma, com o quadro #2", apenas esta paridade P1/2,i (onde i=1, 2 , ., m) é transmitida.
[00459] Neste momento, especialmente quando um codificador do aparelho de comunicação #1 for configurado da mesma forma da Modalidade 2, é possível realizar tanto uma codificação de uma taxa de codificação igual a 3/4 mediante a transmissão inicial como uma codificação de uma taxa de codificação igual a 1/2 mediante uma retransmissão, utilizando-se o mesmo codificador. Isto é, mesmo no caso de realizar uma retransmissão por HARQ, é possível realizar uma codificação mediante uma retransmissão utilizando-se um codificador para usar ao se realizar uma codificação mediante a transmissão inicial, sem adicionar um novo codificador para HARQ. Isto porque as funções polinomiais de verificação de paridade para uma pluralidade de taxas de codificação suportadas por um codificador representam os LDPC- CCs descritos na modalidade 1.
[00460] Na figura 26[6], o aparelho de comunicação #2 recebe, de- modula, decodifica e realiza uma verificação CRC de um sinal de modulação do quadro #2" transmitido mediante uma retransmissão.
[00461] O método de decodificação mediante uma retransmissão (isto é, mediante a primeira retransmissão) será explicado utilizando-se a figura 28. Mediante a primeira retransmissão, o aparelho de comunicação #2 decodifica o quadro #2" utilizando-se um resultado de deco- dificação do quadro #2 recebido anteriormente.
[00462] De modo mais específico, primeiramente, como a decodifi- cação inicial mediante a primeira retransmissão (primeira etapa), o aparelho de comunicação #2 decodifica as informações X1,i (onde i=1, 2, ., m) (isto é, realiza um processamento de decodificação de LDPC- CC de uma taxa de codificação igual a 1/2), utilizando-se o LLR das informações X1,i (onde i=1, 2, ..., m) recebidas anteriormente pelo quadro #2 e o LLR de paridade P1/2,i (onde i=1,2, ..., m) de uma taxa de codificação igual a 1/2 recebida pelo quadro #2".
[00463] No quadro #2", a taxa de codificação é menor que o quadro #2, de tal modo que seja possível aperfeiçoar o ganho de codificação, aumentar uma possibilidade de ser capaz de decodificar as informações X1,i (onde i=1, 2, ., m), e manter a qualidade recebida mediante a retransmissão. No presente documento, apenas os dados de paridade são retransmitidos, de tal modo que a eficiência de transmissão de dados seja alta.
[00464] Posteriormente, como uma segunda decodificação mediante a primeira retransmissão (segunda etapa): o aparelho de comunicação #2 adquire o valor de estimação das informações X1,i (onde i=1, 2, ., m) na primeira etapa e, portanto, usa este valor de estimação para gerar o LLR das informações X1,i (por exemplo, um LLR correspondente a "0" de confiabilidade suficientemente alta é proporcionado quando "0" for estimado, ou um LLR correspondente a "1" de confiabilidade suficientemente alta é proporcionado quando "1" for estimado).
[00465] O aparelho de comunicação #2 adquire informações X2,i e X3,i (onde i=1, 2, ., m) realizando-se uma decodificação de LDPC-CC de uma taxa de codificação igual a 3/4 através do uso de LLR das informações X1,i geradas pelo valor de estimação, os LLRs das informações X2,i e X3,i (onde i=1, 2, ., m) recebidas anteriormente pelo quadro #2 e o LLR de paridade P3/4,i (onde i=1, 2, ., m) recebido anteriormente pelo quadro #2.
[00466] Desta forma, o aparelho de comunicação #2 decodifica o quadro #2 transmitido mediante a transmissão inicial, utilizando-se o quadro #2" transmitido por HARQ mediante uma retransmissão.
[00467] O aparelho de comunicação #2 realiza uma verificação CRC do resultado de decodificação do quadro #2. Como resultado, existem erros, e, portanto, uma retransmissão é solicitada ao aparelho de comunicação #1.
[00468] Na figura 26[7], o aparelho de comunicação #1 recebe uma segunda solicitação de retransmissão a partir do aparelho de comunicação #2, e, portanto, transmite o quadro #2"" para o quadro #2. De modo mais específico, o aparelho de comunicação #1 codifica parte (ou todos) os dados (informações) que não foram decodificadas mediante a primeira retransmissão, utilizando-se novamente uma taxa de codificação igual a 1/2 menor que uma taxa de codificação igual a 3/4 usada mediante a aquisição de uma palavra código transmitida pelo quadro #2, e transmite apenas a paridade da palavra código resultante pelo quadro #2"".
[00469] No presente documento, os dados transmitidos pelo quadro #2"" serão explicados utilizando-se a figura 29.
[00470] Conforme descrito anteriormente, mediante a primeira retransmissão, uma paridade P1/2,i (onde i=1, 2, ..., m) é gerada utilizando-se uma taxa de codificação igual a 1/2 menor que uma taxa de codificação igual a 3/4 mediante a transmissão inicial e aplicando-se uma codificação de LDPC-CC de uma taxa de codificação igual a 1/2 a X1,i (onde i=1, 2, ., m) entre as informações X1,i, X2,i e X3,i (onde i=1, 2, ., m) transmitidas pelo quadro #2 (vide a figura 27). Da mesma forma, com o quadro #2" mediante a primeira retransmissão, apenas esta paridade P1/2,i (onde i=1, 2 , ., m) é transmitida (vide a figura 27).
[00471] Mediante uma segunda retransmissão, uma paridade P1/2,i (onde i=1, 2, ., m) é gerada utilizando-se uma taxa de codificação (por exemplo, 1/2) menor que uma taxa de codificação igual a 3/4 mediante a transmissão inicial e aplicando-se, por exemplo, uma codificação de LDPC-CC de uma taxa de codificação igual a 1/2 a X2,i (on- de=1, 2, ..., m) que não foi codificada mediante a primeira retransmissão entre as informações X1,i, X2,i e X3,i (onde i=1, 2, ..., m) transmitidas pelo quadro #2 (vide a figura 29). Da mesma forma, com o quadro #2"" mediante uma segunda retransmissão, apenas esta paridade P1/2,i (onde i=1, 2 , ., m) é transmitida (vide a figura 29).
[00472] No presente documento, as funções polinomiais de verificação de paridade de LDPC-CC usadas mediante a codificação de uma taxa de codificação igual a 1/2 em uma segunda retransmissão são iguais às funções polinomiais de verificação de paridade de LDPC-CC usadas mediante a codificação da mesma taxa de codificação igual a 1/2 na primeira retransmissão (isto é, essas são diferentes apenas nas entradas mediante a codificação, porém, compartilham o mesmo código mediante uma codificação).
[00473] Desta maneira, é possível gerar uma palavra código utilizando-se o mesmo codificador entre a transmissão inicial e a primeira retransmissão, e gerar, ainda, uma palavra código mediante uma segunda retransmissão utilizando-se o mesmo codificador. Desta maneira, é possível realizar HARQ de acordo com a presente modalidade sem adicionar um novo codificador.
[00474] No exemplo mostrado na figura 29, mediante uma segunda retransmissão, as funções polinomiais de verificação de paridade usadas na codificação mediante a primeira retransmissão são usadas para codificar as informações X2,i (onde i=1, 2, ., m) diferentes das informações X1,i (onde i=1, 2, ., m) codificadas mediante a primeira retransmissão e transmitir a palavra código resultante.
[00475] Desta forma, em um caso onde existe uma pluralidade de solicitações de retransmissão, mediante uma n-ésima retransmissão (onde n é um número inteiro igual ou maior que 2), retransmitindo-se uma palavra código adquirida, de preferência, codificando-se informações diferentes codificadas antes de uma (n-1)-ésima retransmissão, é possível aumentar gradualmente a confiabilidade da razão de log- verossimilhança de cada uma das informações que formam o quadro #2, de tal modo que seja possível decodificar o quadro #2 com maior confiabilidade no lado de decodificação.
[00476] Da mesma forma, em um caso onde existe uma pluralidade de solicitações de retransmissão, mediante uma n-ésima retransmissão (onde n é um número inteiro igual ou maior que 2), é igualmente possível retransmitir os mesmos dados como dados retransmitidos antes de uma (n-1)-ésima retransmissão. Da mesma forma, em um caso onde existe uma pluralidade de solicitações de retransmissão, é igualmente possível usar, ainda, outros esquemas ARQ, como combinação chase. Da mesma forma, em um caso de realizar uma retransmissão diversas vezes, a taxa de codificação pode variar em cada retransmissão.
[00477] Na figura 26[8], o aparelho de comunicação #2 recebe, de- modula, decodifica e realiza uma verificação CRC de um sinal de modulação do quadro #2"" transmitido novamente mediante uma retransmissão (isto é, mediante uma segunda retransmissão).
[00478] O método de decodificação mediante uma segunda retransmissão será explicado utilizando-se a figura 30. Mediante uma segunda retransmissão, o aparelho de comunicação #2 decodifica o quadro #2"" utilizando-se um resultado de decodificação do quadro #2 recebido anteriormente.
[00479] De modo mais específico, primeiramente, como a decodifi- cação inicial mediante uma segunda retransmissão (primeira etapa), o aparelho de comunicação #2 decodifica as informações X2,i (onde i=1, 2, ..., m) (isto é, realiza um processamento de decodificação de LDPC- CC de uma taxa de codificação igual a 1/2), utilizando-se o LLR das informações X2,i (onde i=1, 2, ., m) recebidas anteriormente pelo quadro #2 e o LLR de paridade P1/2,i (onde i=1, 2, ., m) de uma taxa de codificação igual a 1/2 recebida pelo quadro #2"".
[00480] No quadro #2"", a taxa de codificação é menor que o quadro #2, de tal modo que seja possível aperfeiçoar o ganho de codificação, aumentar uma possibilidade de ser capaz de decodificar as informações X2,i (onde i=1, 2, ..., m), e manter a qualidade recebida mediante a retransmissão. No presente documento, apenas os dados de paridade são retransmitidos, de tal modo que a eficiência de transmissão de dados seja alta.
[00481] Posteriormente, como uma segunda decodificação mediante uma segunda retransmissão (segunda etapa), o aparelho de comunicação #2 adquire o valor de estimação das informações X2,i (onde i=1, 2, ., m) na primeira etapa, e, portanto, usa este valor de estimação para gerar o LLR das informações X2,i (por exemplo, um LLR correspondentes a "0" de confiabilidade suficientemente alta é proporcionado quando "0" for estimado, ou um LLR correspondente a "1" de confiabilidade suficientemente alta é proporcionado quando "1" for estimado).
[00482] O aparelho de comunicação #2 adquire informações X3,i (onde i=1, 2, ., m) realizando-se uma decodificação de LDPC-CC de uma taxa de codificação igual a 3/4 através do uso de LLR das informações X2,i geradas pelo valor de estimação, os LLRs das informações X3,i (onde i=1, 2, ., m) e a paridade P3/4,i (onde i=1, 2, ., m) recebida anteriormente pelo quadro #2 e o LLR das informações X1,i geradas pelo valor de estimação das informações X1,i (onde i=1, 2, ., m) estimadas na decodificação mediante a primeira retransmissão (primeira e segunda etapas).
[00483] Desta forma, o aparelho de comunicação #2 decodifica o quadro #2 transmitido mediante a transmissão inicial, utilizando-se o quadro #2" e o quadro #2"" retransmitido por HARQ.
[00484] O aparelho de comunicação #2 decodifica o quadro #2 e, então, realiza uma verificação CRC. Como resultado, não existem erros, e, portanto, uma retransmissão não é solicitada ao aparelho de comunicação #1.
[00485] A figura 31 mostra a configuração do aparelho de comunicação #1 que realiza um HARQ de acordo com a presente modalidade. O aparelho de comunicação 600 na figura 31 é montado, por exemplo, em uma estação de base.
[00486] A seção de recepção e demodulação 610 do aparelho de comunicação 600 na figura 31 encontra um sinal recebido recebendo- se um sinal de modulação tendo a configuração de quadro mostrada na figura 22 transmitida a partir da parte de comunicação, e aplica um processamento de recepção, tal como conversão, demodulação e de- codificação de frequência ao sinalo recebido, extraindo, assim, um símbolo de solicitação de retransmissão. A seção de recepção e de- modulação 610 emite o símbolo de solicitação de retransmissão para a seção de decodificação de solicitação de retransmissão 620.
[00487] A seção de decisão de solicitação de retransmissão 620 decide a partir do símbolo de solicitação de retransmissão se existe ou não uma solicitação de retransmissão, e emite o resultado de decisão à seção de comutação 640 como informações de solicitação de retransmissão. Além disso, dependendo se existir ou não uma solicitação de retransmissão, a seção de decodificação de solicitação de retransmissão 620 emite um sinal de designação à seção de codificação 650 e à memória temporária de leitura 630.
[00488] De modo mais específico, se não existir uma solicitação de retransmissão, a seção de decodificação de solicitação de retransmissão 620 emite um sinal de designação à seção de codificação 650 de tal modo que a seção de codificação 650 realize uma codificação utilizando-se uma taxa de codificação ajustada como a taxa de codificação para usar mediante a transmissão inicial. Em contrapartida, se existir uma solicitação de retransmissão, a seção de decodificação de solicitação de retransmissão 620 emite um sinal de designação à seção de codificação 650 de tal modo que, no caso de selecionar o HARQ, a seção de codificação 650 realiza uma codificação mediante uma retransmissão utilizando-se uma taxa de codificação menor que a taxa de codificação para usar mediante a transmissão inicial (no presente documento, no caso de não selecionar um HARQ, por exemplo, no caso de selecionar uma combinação chase, uma taxa de codificação menor que a taxa de codificação para usar mediante a transmissão inicial não é necessariamente selecionada). Além disso, se existir uma solicitação de retransmissão, a seção de decodificação de solicitação de retransmissão 620 emite um sinal de designação à memória temporária de leitura 630 de tal modo que a memória temporária de leitura 630 emita dados armazenados (informações) S20 à seção de comutação 640.
[00489] A memória temporária de leitura 630 armazena dados (informações) S10 emitidas à seção de codificação 650 através da seção de comutação 640, e emite dados (informações) S20 à seção de comutação 640 de acordo com um sinal de designação a partir da seção de decodificação de solicitação de retransmissão 620.
[00490] A seção de comutação 640 emite um dos dados (informações) S10 e dados (informações) S20 armazenados na memória temporária de leitura 630 à seção de codificação 650, de acordo com as informações de solicitação de retransmissão. De modo mais específico, se as informações de solicitação de retransmissão indicarem nenhuma solicitação de retransmissão, a seção de comutação 640 emite dados (informações) S10 que ainda não tenham sido codificados, à seção de codificação 650 como novos dados. Em contrapartida, se as informações de solicitação de retransmissão indicarem uma solicitação de retransmissão, a seção de comutação 640 emite dados (informa- ções) S20 armazenados na memória temporária de leitura 630 à seção de codificação 650 como dados de retransmissão.
[00491] A seção de codificação 650 tem um codificador 200 mostrado na Modalidade 2, aplica uma codificação de LDPC-CC após dados de entrada de acordo com a taxa de codificação designada a partir da seção de decodificação de solicitação de retransmissão 620 e adquire uma palavra código de LDPC-CC.
[00492] Por exemplo, no caso de transmitir o quadro #2 da figura 23[3] mediante a transmissão inicial, a seção de codificação 650 aplica uma codificação às informações X1,i, X2,i e X3,i (onde i=1, 2, ..., m) utilizando-se uma taxa de codificação igual a 3/4, de acordo com um sinal de designação reportado a partir da seção de decodificação de solicitação de retransmissão 620, e gera uma paridade P3/4,i (onde i=1, 2, ., m) (vide a figura 24).
[00493] Então, a seção de codificação 650 emite informações X1,i, X2,i e X3,i (onde i=1, 2, ., m) e a paridade P3/4,i (onde i=1, 2, ., m) para a seção de modulação e transmissão 660 como uma palavra código de LDPC-CC.
[00494] Da mesma forma, por exemplo, no caso de transmitir o quadro #2" da figura 23[5] mediante a primeira retransmissão, a seção de codificação 650 comuta a taxa de codificação a partir de 3/4 a 2/3 de acordo com um sinal de designação reportado a partir da seção de decodificação de solicitação de retransmissão 620, aplica uma codificação a X1,i e X2,i (onde i=1, 2, ., m) entre as informações X1,i, X2,i e X3,i (onde i=1, 2, ., m) transmitidas pelo quadro #2, e gera uma paridade P2/3,i (onde i=1, 2, ., m) (vide a figura 24).
[00495] No presente documento, um ponto importante é que a seção de codificação 650 inclui o codificador 200 explicado na Modalidade 2. Isto é, em um caso onde o codificador 200 realiza uma codificação de LDPC-CC de um período de variação de tempo igual a g (onde g é um número natural) que suporta as taxas de codificação iguais a (y-1)/y e (z-1)/z (y<z), a seção de codificação 650 gera uma palavra código de LDPC-CC utilizando-se a função polinomial de verificação de paridade 42 mediante a transmissão inicial, e, se existir uma solicitação de retransmissão, gerar uma palavra código de LDPC-CC utilizando-se a função polinomial de verificação de paridade 43 mediante uma retransmissão. [42]
Figure img0064
[00496] Na equação 42, D é um operador de retardo, e k é um número inteiro. [43]
Figure img0065
[00497] Na equação 43, D é um operador de retardo, e k é um número inteiro. No presente documento, AXf,k(D) da equação 42 e AXf,k(D) da equação 43 são iguais (onde f=1, 2, 3, ., y-1), e Bk(D) da equação 42 e Bk(D) da equação 43 são iguais.
[00498] Desta maneira, mesmo no caso de realizar uma retransmissão por HARQ, é possível realizar uma codificação mediante uma retransmissão utilizando-se um codificador para usar ao se realizar uma codificação mediante a transmissão inicial, sem adicionar um novo codificador para HARQ.
[00499] Então, o codificador 650 emite apenas esta paridade P2/3,i (onde i=1, 2, ., m) à seção de modulação e transmissão 660 como uma palavra código de LDPC-CC.
[00500] A seção de modulação e transmissão 660 aplica um pro- cessamento de transmissão, tal como modulação e conversão de frequência à palavra código de LDPC-CC, e transmite os resultados ao aparelho de comunicação #2 da parte de comunicação através de uma antena (não mostrada).
[00501] A figura 32 mostra um exemplo dos componentes principais do aparelho de comunicação #2, que é a parte de comunicação do aparelho de comunicação #1. O aparelho de comunicação 700 na figura 32 é montado, por exemplo, em um aparelho de terminal.
[00502] A seção de recepção e demodulação 710 do aparelho de comunicação 700 na figura 32 recebe como uma entrada um sinal recebido através de uma antena (não mostrada), aplica um processamento de rádio, tal como uma conversão de frequência ao sinal recebido e adquire um sinal recebido tendo a configuração de quadro mostrada na figura 21. A seção de recepção e demodulação 710 extrai símbolos de informações de controle como um símbolo de informações de retransmissão, um símbolo de informações de taxa de codificação e um símbolo de informações de esquema de modulação a partir do sinal recebido, e emite esses símbolos de informações de controle à seção de análise de informações de controle 720. Além disso, a seção de recepção e demodulação 710 extrai um símbolo de dados a partir do sinal recebido e emite o símbolo de dados para a seção de geração de razão de log-verossimilhança 730 como dados recebidos.
[00503] A partir dos símbolos de informações de controle, a seção de análise de informações de controle 720 extrai informações de controle das informações em relação a se dados de retransmissão ou novos dados são proporcionados, informações de controle da taxa de codificação e informações de controle do esquema de modulação, a partir dos símbolos de informações de controle, e emite esses itens das informações de controle à seção de decodificação 740.
[00504] A seção de geração de razão de log-verossimilhança 730 calcula a razão de log-verossimilhança dos dados recebidos. A seção de geração de razão de log-verossimilhança 730 emite a razão de log- verossimilhança à seção de decodificação 740.
[00505] A seção de decodificação 740 tem o decodificador 300 da figura 15, decodifica a razão de log-verossimilhança dos dados recebidos utilizando-se as informações de controle reportadas a partir da seção de análise de informações de controle 720, e atualiza a razão de log-verossimilhança dos dados recebidos.
[00506] Por exemplo, no caso de receber o quadro #2 da figura 23[3] transmitido mediante a transmissão inicial, a seção de decodifi- cação 740 ajusta a taxa de codificação para 3/4 de acordo com um sinal de designação reportado a partir da seção de análise de informações de controle 720 e realiza uma decodificação de modo a proporcionar a razão de log-verossimilhança dos dados recebidos após o processamento de decodificação.
[00507] Da mesma forma, por exemplo, no caso de receber o quadro #2" da figura 23[5] transmitido mediante uma retransmissão, a seção de decodificação 740 comuta a razão de codificação de 3/4 para 2/3 de acordo com um sinal de designação reportado a partir da seção de análise de informações de controle 720 e realiza uma decodificação de modo a proporcionar a razão de log-verossimilhança dos dados recebidos após o processamento de decodificação. No presente documento, mediante uma retransmissão, a seção de decodificação 740 realiza uma decodificação em uma pluralidade de etapas. Um caso exemplificador será explicado abaixo onde o quadro #2 da figura 23[3] e o quadro #2" da figura 23[5] são recebidos.
[00508] De modo mais específico, primeiramente, como a decodifi- cação inicial mediante uma retransmissão (primeira etapa), a seção de decodificação 740 decodifica as informações X1,i e X2,i (onde i=1, 2, ..., m) (isto é, realiza um processamento de decodificação de LDPC- CC de uma taxa de codificação igual a 2/3), utilizando-se os LLRs das informações X1,i e X2,i (onde i=1, 2, ..., m) recebidas anteriormente pelo quadro #2 e o LLR de paridade P2/3,i (onde i=1,2, ..., m) de uma taxa de codificação igual a 2/3 recebida pelo quadro #2".
[00509] No quadro #2", a taxa de codificação é menor que o quadro #2, de tal modo que seja possível aperfeiçoar o ganho de codificação, aumentar uma possibilidade de ser capaz de decodificar as informações X1,i e X2,i (onde i=1, 2, ., m), e manter a qualidade recebida mediante uma retransmissão. No presente documento, apenas os dados de paridade são retransmitidos, de tal modo que a eficiência de transmissão de dados seja alta.
[00510] Posteriormente, como uma segunda decodificação mediante uma retransmissão (segunda etapa), a seção de decodificação 740 adquire os valores de estimação das informações X1,i e X2,i (onde i=1, 2, ., m) na primeira etapa e, portanto, utiliza estes valores de estimação para gerar os LLRs das informações X1,i e X2,i (por exemplo, um LLR correspondente a "0" de confiabilidade suficientemente alta é proporcionado quando "0" for estimado, ou um LLR correspondente a "1" de confiabilidade suficientemente alta é proporcionado quando "1" for estimado).
[00511] A seção de decodificação 740 adquire informações X3,i (onde i=1, 2, ., m) realizando-se uma decodificação de LDPC-CC de uma taxa de codificação igual a 3/4 utilizando-se os LLRs das informações X1,i e X2,i geradas pelos valores de estimação, o LLR das informações X3,i (onde i=1, 2, ., m) recebidas anteriormente pelo quadro #2 e o LLR de paridade P3/4,i (onde i=1, 2, ., m) recebido anteriormente pelo quadro #2.
[00512] No presente documento, um ponto importante é que a seção de decodificação 740 inclui o decodificador 300 explicado na Modalidade 2. Isto é, em um caso onde o decodificador 300 realiza uma decodificação de LDPC-CC de um período de variação de tempo igual a g (onde g é um número natural) que suporta as taxas de codificação iguais a (y-1)/y e (z-1)/z (y<z), a seção de decodificação 740 decodifica uma palavra código de LDPC-CC utilizando-se uma função polinomial de verificação de paridade 42 na decodificação mediante uma transmissão inicial, decodifica uma palavra código de LDPC-CC utilizando- se uma função polinomial de verificação de paridade 43 na decodifica- ção mediante uma primeira retransmissão (primeira etapa), e decodifica uma palavra código de LDPC-CC utilizando-se a função polinomial de verificação de paridade 42 na decodificação mediante uma segunda retransmissão (segunda etapa).
[00513] Desta maneira, mesmo no caso de realizar uma retransmissão por HARQ, é possível realizar uma decodificação mediante uma retransmissão (isto é, decodificação na primeira e na segunda etapas) utilizando-se um decodificador para usar ao se realizar uma decodificação mediante a transmissão inicial, sem adicionar um deco- dificador novo para HARQ.
[00514] A seção de decodificação 740 emite a razão de log- verossimilhança dos dados recebidos após o processamento de deco- dificação, à seção de decisão 750.
[00515] A seção de decisão 750 adquire os dados decodificados estimando-se os dados com base na razão de log-verossimilhança recebida como uma entrada a partir da seção de decodificação 740. A seção de decisão 750 emite os dados decodificados à seção de solicitação de retransmissão 760.
[00516] A seção de solicitação de retransmissão 760 realiza uma detecção de erros realizando-se uma verificação CRC dos dados decodificados, forma informações de solicitação de retransmissão com base se existem ou não erros, e emite as informações de solicitação de retransmissão à seção de modulação e transmissão 770.
[00517] A seção de modulação e transmissão 770 recebe como uma entrada os dados (informações) e as informações de solicitação de retransmissão, adquire um sinal de modulação aplicando-se um processamento, tal como codificação, modulação e conversão de frequência aos dados e às informações de solicitação de retransmissão, e emite o sinal de modulação ao aparelho de comunicação #1 da parte de comunicação através de uma antena (não mostrada).
[00518] Desta forma, com as configurações da figura 31 e da figura 32, é possível implementar HARQ da presente modalidade. Desta maneira, é possível realizar uma codificação mediante uma retransmissão utilizando-se um codificador para uso ao se realizar uma codificação mediante a transmissão inicial, sem adicionar um novo codificador para HARQ. Da mesma forma, é possível realizar tanto uma decodifica- ção mediante uma transmissão inicial como uma decodificação medi-ante uma retransmissão (isto é, decodificação na primeira e na segunda etapas), utilizando-se o mesmo decodificador. Isto é, é possível realizar uma decodificação mediante uma retransmissão (isto é, decodifi- cação na primeira e na segunda etapas) utilizando-se um decodifica- dor para usar ao se realizar uma decodificação mediante a transmissão inicial, sem adicionar um novo decodificador para HARQ.
[00519] Um aspecto do codificador da presente invenção que cria um código convolucional de verificação de paridade de baixa densidade de um período de variação de tempo igual a g (onde g é um número natural) utilizando-se uma função polinomial de verificação de paridade da equação 44 de uma taxa de codificação igual a (q-1)/q (onde q é um número inteiro igual ou maior que 3), emprega uma configuração tendo: uma seção de ajuste de taxa de codificação que ajusta uma taxa de codificação igual a (s-1)/s (s<q); uma r-ésima seção de computação que recebe como entrada as informações Xr,i (onde r=1, 2, ..., q-1) no ponto no tempo i e emite um resultado de computação de AXr,k(D)Xi(D) da equação 44; uma seção de computação de paridade que recebe como uma entrada a paridade Pi-1 no ponto no tempo i-1 e emite um resultado de computação de Bk(D)P(D) da equação 44; uma seção de adição que adquire um OR exclusivo dos resultados de computação da primeira à (q-1)-ésima seção de computação e o resultado de computação da seção de computação de paridade, como uma paridade Pi no ponto no tempo i; e uma seção de geração de informações que ajusta zero entre as informações Xs,i e as informações Xq-1,i. [44]
Figure img0066
[00520] Na equação 44, D é um operador de retardo, e k é um número inteiro.
[00521] Um aspecto do decodificador da presente invenção que proporciona uma matriz de verificação de paridade com base em uma função polinomial de verificação de paridade da equação 45 de uma taxa de codificação igual a (q-1)/q (onde q é um número inteiro igual ou maior que 3) e decodifica um código convolucional de verificação de paridade de baixa densidade de um período de variação de tempo igual a g (onde g é um número natural) utilizando-se propagação de crença, emprega uma configuração tendo: uma seção de ajuste de razão de log-verossimilhança que ajusta as razões de log- verossimilhança para informações a partir de informações Xs,i em informações Xq-1,i no ponto no tempo i (onde i é um número inteiro), para um valor conhecido, de acordo com uma taxa de codificação ajustada igual a (s-1)/s (s<q); e uma seção de processamento de computação que realiza computação de processamento de linha e computação de processamento de coluna de acordo com a matriz de verificação de paridade com base na função polinomial de verificação de paridade da equação 45, utilizando-se a razão de log-verossimilhança. [45]
Figure img0067
[00522] Na equação 45, D é um operador de retardo, e k é um número inteiro.
[00523] Um aspecto do método de codificação da presente invenção que serve para codificar um código convolucional de verificação de paridade de baixa densidade de um período de variação de tempo igual a g (onde g é um número natural) que suporta taxas de codificação iguais a (y-1)/y e (z-1)/z (y<z), inclui: gerar um código convolucio- nal de verificação de paridade de baixa densidade da taxa de codificação igual a (z-1)/z utilizando-se uma função polinomial de verificação de paridade da equação 46; e gerar um código convolucional de verifi-cação de paridade de baixa densidade da taxa de codificação igual a (y-1)/y utilizando-se uma função polinomial de verificação de paridade da equação 47. [46]
Figure img0068
[00524] Na equação 46, D é um operador de retardo, e k é um número inteiro. [47]
Figure img0069
[00525] Na equação 47, D é um operador de retardo, e k é um número inteiro. No presente documento, AXf,k(D) da equação 46 e AXf,k(D) da equação 47 são iguais (onde f=1, 2, 3, ., y-1), e Bk(D) da equação 46 e Bk(D) da equação 47 são iguais.
[00526] A presente invenção não se limita às modalidades descritas anteriormente, e pode ser implementada com várias alterações. Por exemplo, embora tenham sido principalmente descritos casos de acordo com as modalidades onde a presente invenção é implementada com um codificador e um decodificador, a presente invenção não se limita a estes, e é aplicável a casos de implementação por meio de um aparelho de comunicação de linha de força.
[00527] Também é possível implementar o método de codificação e o método de decodificação como um software. Por exemplo, pode-se realizar uma provisão para um programa que execute o método de codificação descrito anteriormente e o método de comunicação a ser armazenado, de antemão, em ROM (Memória Somente para Leitura), e para este programa a ser executado por um CPU (Unidade de Processamento Central).
[00528] A provisão também pode ser realizar para um programa que execute o método de codificação descrito anteriormente e o método de decodificação a ser armazenado em um meio de armazenamento legível por computador, para o programa armazenado no meio de armazenamento a ser gravado em RAM (Memória de Acesso Aleatório) de um computador, e para o computador a ser operado de acordo com este programa.
[00529] É óbvio que a presente invenção não se limita à comunicação via rádio, e também é útil em comunicação de linha de força (PLC), comunicação de luz visível, e comunicação óptica.
[00530] As descrições do Pedido de Patente Japonês No.2008- 179636, depositado em 9 de julho de 2008, e do Pedido de Patente Japonês No.2008-227505, depositado em 4 de setembro de 2008, incluindo os relatórios descritivos, os desenhos e os resumos, se encontram aqui incorporados em suas totalidades a título de referência. APLICABILIDADE INDUSTRIAL
[00531] Através do codificador, do decodificador e do método de codificação de acordo com a presente modalidade, é possível realizar uma pluralidade de taxas de codificação em uma pequena escala de circuito e proporcionar dados de alta qualidade recebida em um codificador e um decodificador de LDPC-CC. LISTA DAS REFERÊNCIAS NUMÉRICAS 100 codificador LDPC-CC 110 seção de computação de dados 120, 230 seção de computação de paridade 130, 260 seção de controle de ponderação 140 adicionador mod 2 111-1 a 111-M, 121-1 a 121-M, 221-1 a 221-M, 231-1 a 231-M registrador de deslocamento 112-0 a 112-M, 122-0 a 122-M, 222-0 a 222-M, 232-0 a 232-M multiplicador de ponderação 200 codificador 210 seção de geração de informações 220-1 primeira seção de computação de informações 220-2 segunda seção de computação de informações 220-3 terceira seção de computação de informações 240 adicionador 250 seção de ajuste de taxa de codificação 300 decodificador 310 seção de ajuste de razão de log-verossimilhança 320 seção de computação de processamento de matriz 321 seção de armazenamento 322 seção de computação de processamento de linha 323 seção de computação de processamento de coluna 400, 500 aparelho de comunicação 410 seção de determinação da taxa de codificação 420 seção de modulação 510 seção de recepção 520, 730 seção de geração de razão de log- verossimilhança 530 seção de geração de informações de controle 600, 700 aparelho de comunicação 610, 710 seção de recepção e demodulação 620 seção de decodificação de solicitação de retransmissão 630 memória temporária de leitura 640 seção de comutação 650 seção de codificação 660, 770 seção de modulação e transmissão 720 seção de análise de informações de controle 740 seção de decodificação 750 seção de decisão 760 seção de solicitação de retransmissão

Claims (8)

1. Método de codificação compreendendo: uma etapa de inserir informações Xr,i em um ponto no tempo i, o r representando cada número inteiro de 1 a z-1, e gerar bits de paridade de um código convolucional de verificação de paridade de baixa densidade (LDPC-CC) de um período de variação de tempo de g, onde g é um número natural, ao usar um polinômio de verificação de paridade que está de acordo com equação 1, com respeito a uma taxa de codificação de (z-1)/z; ou uma etapa de inserir informações Xr,i em um ponto no tempo i, o r representando cada número inteiro de 1 a y-1, e gerar bits de paridade do LDPC-CC do período de variação de tempo de g ao usar um polinômio de verificação de paridade que está de acordo com equação 2, com respeito a uma taxa de codificação de (y-1)/y, onde y < z, em que: a combinação do y e do z é qualquer uma dentre (2, 3), (3, 4), e (4, 5);
Figure img0070
onde D é um operador de retardo e k é um número inteiro igual a ou maior do que zero;
Figure img0071
onde D é um operador de retardo e k é um número inteiro igual a ou maior do que zero; o método caracterizado pelo fato de que quando r é um número inteiro de 1 a y-1, AXr,k(D) da equação 1 e AXr,k(D) da equação 2 são iguais, e Bk(D) da equa- ção 1 e Bk(D) da equação 2 são iguais, em que a etapa de gerar bits de paridade ao usar o polinômio de verificação de paridade que está de acordo com equação 1 e a etapa de gerar bits de paridade ao usar o polinô- mio de verificação de paridade que está de acordo com equação 2 usam, respectivamente, codificadores que têm um circuito compartilhado.
2. Método de codificação, de acordo com a reivindicação 1, caracterizado pelo fato de que o período de variação de tempo de g é 3.
3. Método de codificação, de acordo com a reivindicação 2, caracterizado pelo fato de que Bk(D) no polinômio de verificação de paridade de acordo com equação 1 e no polinômio de verificação de paridade de acordo com equação 2 é representado como na equação 3:
Figure img0072
onde (b1 mod 3, b2 mod 3) é igual a (1, 2) ou (2, 1), e AXr,k(D) no polinômio de verificação de paridade de acordo com equação 1 e no polinômio de verificação de paridade de acordo com equação 2 é representado como na equação 4:
Figure img0073
onde {(ar, k, 1) mod 3, (ar, k, 2) mod 3} é igual a (1, 2) ou (2, 1).
4. Aparelho de transmissão (400) compreendendo: uma seção de codificação (200) adaptada para codificar uma sequência de informações compreendida de uma pluralidade de bits com a taxa de codificação de (y-1)/y ou (z-1)/z, onde y < z, ao usar um código convolucional de verificação de paridade de baixa densidade (LDPC-CC) de um período de variação de tempo de g, onde g é um número natural, e emitir a sequência de informações e bits de parida- de; e uma seção de transmissão (420) adaptada para transmitir a sequência de informações e os bits de paridade, em que a seção de codificação (200) é adaptada para: receber como uma entrada informações Xr,i em um ponto no tempo i, o r representando cada número inteiro de 1 a z-1, e emitir bits de paridade do LDPC-CC ao usar um polinômio de verificação de paridade que está de acordo com equação 5, com respeito à taxa de codificação (z-1)/z; ou receber como uma entrada informações Xr,i em um ponto no tempo i, o r representando cada número inteiro de 1 a y-1, e emitir bits de paridade do LDPC-CC ao usar um polinômio de verificação de paridade que está de acordo com equação 6, com respeito à taxa de codificação (y-1)/y, em que: a combinação do y e do z é qualquer uma dentre (2, 3), (3, 4), e (4, 5);
Figure img0074
onde D é um operador de retardo e k é um número inteiro igual a ou maior do que zero;
Figure img0075
onde D é um operador de retardo e k é um número inteiro igual a ou maior do que zero; o aparelho caracterizado pelo fato de que quando r é um número inteiro de 1 a y-1, AXr,k(D) da equação 5 e AXr,k(D) da equação 6 são iguais, e Bk(D) da equação 5 e Bk(D) da equação 6 são iguais, a seção de codificação (200) é adaptada para realizar a codificação com a taxa de codificação de (z-1)/z e realizar a codificação com a taxa de codificação de (y-1)/y usando codificadores que têm um circuito compartilhado.
5. Aparelho de transmissão (400), de acordo com a reivin-dicação 4, caracterizado pelo fato de que a sequência de informações é uma sequência na qual informações conhecidas são adicionadas a dados de transmissão.
6. Aparelho de transmissão (400), de acordo com a reivin dicação 5, caracterizado pelo fato de que as informações conhecidas compreendem “0”.
7. Aparelho de transmissão (400), de acordo com a reivin dicação 4, caracterizado pelo fato de que o período de variação de tempo de g é 3.
8. Aparelho de transmissão (400), de acordo com a reivin-dicação 6, caracterizado pelo fato de que Bk(D) no polinômio de verificação de paridade de acordo com equação 5 e no polinômio de verificação de paridade de acordo com equação 6 é representado como na equação 7:
Figure img0076
onde (b1 mod 3, b2 mod 3) é igual a (1, 2) ou (2, 1), e AXr,k(D) no polinômio de verificação de paridade de acordo com equação 5 e no polinômio de verificação de paridade de acordo com equação 6 é representado como na equação 8:
Figure img0077
onde {(ar, k, 1) mod 3, (ar, k, 2) mod 3} é igual a (1, 2) ou (2, 1).
BRPI0913438-7A 2008-07-09 2009-07-06 Método de codificação e aparelho de transmissão BRPI0913438B1 (pt)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-179636 2008-07-09
JP2008179636 2008-07-09
JP2008-227505 2008-09-04
JP2008227505A JP4563476B2 (ja) 2008-07-09 2008-09-04 符号化器、復号化器及び符号化方法
PCT/JP2009/003129 WO2010004722A1 (ja) 2008-07-09 2009-07-06 符号化器、復号化器及び符号化方法

Publications (2)

Publication Number Publication Date
BRPI0913438A2 BRPI0913438A2 (pt) 2021-06-15
BRPI0913438B1 true BRPI0913438B1 (pt) 2021-11-03

Family

ID=41506850

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0913438-7A BRPI0913438B1 (pt) 2008-07-09 2009-07-06 Método de codificação e aparelho de transmissão

Country Status (7)

Country Link
US (9) US8397145B2 (pt)
EP (3) EP2296283B1 (pt)
JP (1) JP4563476B2 (pt)
KR (1) KR101529360B1 (pt)
CN (3) CN103647559B (pt)
BR (1) BRPI0913438B1 (pt)
WO (1) WO2010004722A1 (pt)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4879338B2 (ja) * 2008-07-09 2012-02-22 パナソニック株式会社 符号化方法
JP5312484B2 (ja) * 2008-12-26 2013-10-09 パナソニック株式会社 符号化方法、符号化器及び復号器
US9077383B2 (en) * 2011-01-21 2015-07-07 Panasonic Intellectual Property Corporation Of America Encoding method, and decoding method
JP5833633B2 (ja) 2011-07-27 2015-12-16 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 符号化方法、復号方法
EP2738944B1 (en) 2011-07-27 2017-08-30 Sun Patent Trust Encoding and decoding of tail-biting rate (n-1)/n low-density parity check convolutional codes (ldpc-cc)
WO2013097174A1 (zh) * 2011-12-30 2013-07-04 华为技术有限公司 前向纠错编、解码方法、装置及系统
EP2879296A4 (en) * 2012-07-24 2015-08-05 Panasonic Ip Corp America DECODING PROCESS AND CODING METHOD
US10341050B2 (en) * 2015-12-23 2019-07-02 Samsung Electronics Co., Ltd. Apparatus and method for encoding and decoding channel in communication or broadcasting system
US10367528B2 (en) * 2016-03-04 2019-07-30 Sandisk Technologies Llc Convolutional low-density parity-check coding
US10063258B2 (en) 2016-03-04 2018-08-28 Sandisk Technologies Llc Method and data storage device to estimate a number of errors using convolutional low-density parity-check coding
US10389389B2 (en) 2016-03-04 2019-08-20 Western Digital Technologies, Inc. Method and data storage device using convolutional low-density parity-check coding with a long page write and a short page read granularity
WO2018019393A1 (en) 2016-07-29 2018-02-01 Huawei Technologies Co., Ltd. Encoding device and method and corresponding decoding device and method
CN106788880B (zh) * 2016-09-30 2019-08-09 北京展讯高科通信技术有限公司 应用ldpc编码的数据传输方法及装置
CN107947801B (zh) * 2017-11-24 2020-12-15 西南电子技术研究所（中国电子科技集团公司第十研究所） 多码率兼容ldpc码编码器
CN111756453A (zh) * 2019-03-28 2020-10-09 创发信息科技（苏州）有限公司 通过一对双绞线或两对双绞线来传输的以太网通信系统
US11405057B2 (en) * 2019-10-28 2022-08-02 Huawei Technologies Co., Ltd. System and method for hybrid-ARQ
JP7587434B2 (ja) * 2020-06-03 2024-11-20 日本放送協会 送信サーバ、送信装置、受信装置及びプログラム
CN114124108B (zh) * 2020-08-25 2025-12-02 华为技术有限公司 基于低密度奇偶校验的编码方法、译码方法和相关装置
KR102574250B1 (ko) 2021-08-09 2023-09-06 서울대학교산학협력단 저밀도 패리티 체크 부호를 이용한 dna 데이터 부호화 및 복호화 방법, 프로그램 및 장치
CN121399810A (zh) * 2023-07-09 2026-01-23 莱特人工智能公司 具有共享驱动器的反射式光放大器阵列

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699368A (en) * 1994-03-25 1997-12-16 Mitsubishi Denki Kabushiki Kaisha Error-correcting encoder, error-correcting decoder, and data transmitting system with error-correcting codes
CN1188171C (zh) 1994-06-02 2005-02-09 廓德伦特控股剑桥有限公司 防止各种特质在再水化或熔化时聚集的方法以及由此获得的组合物
US5812601A (en) * 1996-11-15 1998-09-22 Telefonaktiebolaget Lm Ericsson Coding for higher-level modulation
DE10100614A1 (de) * 2001-01-09 2002-07-11 Siemens Ag Verfahren und Anordnung zur Codierung bzw. Decodierung
JP3893383B2 (ja) * 2002-02-28 2007-03-14 三菱電機株式会社 Ｌｄｐｃ符号用検査行列生成方法および検査行列生成装置
US6785863B2 (en) * 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
WO2005107081A1 (ja) * 2004-04-28 2005-11-10 Mitsubishi Denki Kabushiki Kaisha 再送制御方法および通信装置
CN1947368B (zh) * 2004-04-28 2010-06-16 三星电子株式会社 对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法
WO2006075382A1 (ja) * 2005-01-14 2006-07-20 Fujitsu Limited 符号化方法、復号方法及びそれらの装置
JP2007215089A (ja) * 2006-02-13 2007-08-23 Fujitsu Ltd 復号装置及び復号方法
JP2008153760A (ja) * 2006-12-14 2008-07-03 Samsung Electronics Co Ltd 情報符号化装置
US20080225261A1 (en) 2007-03-13 2008-09-18 Noriyuki Hirayanagi Exposure apparatus and device manufacturing method
JP5354979B2 (ja) * 2007-07-12 2013-11-27 パナソニック株式会社 低密度パリティ検査畳み込み符号（ｌｄｐｃ−ｃｃ）符号化器及びｌｄｐｃ−ｃｃ復号器

Also Published As

Publication number Publication date
US20190149170A1 (en) 2019-05-16
US10038457B2 (en) 2018-07-31
EP2966783B1 (en) 2018-12-05
EP2296283A4 (en) 2013-01-09
EP2966783A1 (en) 2016-01-13
US20110041044A1 (en) 2011-02-17
US8397145B2 (en) 2013-03-12
CN103647559B (zh) 2017-04-12
JP2010041703A (ja) 2010-02-18
CN103647559A (zh) 2014-03-19
KR101529360B1 (ko) 2015-06-16
US9564923B2 (en) 2017-02-07
EP3457576A1 (en) 2019-03-20
JP4563476B2 (ja) 2010-10-13
US8612838B2 (en) 2013-12-17
BRPI0913438A2 (pt) 2021-06-15
US10855312B2 (en) 2020-12-01
US20160204807A1 (en) 2016-07-14
EP2296283A1 (en) 2011-03-16
US8892984B2 (en) 2014-11-18
KR20110037940A (ko) 2011-04-13
US9331715B2 (en) 2016-05-03
WO2010004722A1 (ja) 2010-01-14
US10263641B2 (en) 2019-04-16
CN102057579A (zh) 2011-05-11
CN102057579B (zh) 2014-01-22
US20170104495A1 (en) 2017-04-13
US20130145228A1 (en) 2013-06-06
US9178654B2 (en) 2015-11-03
EP2296283B1 (en) 2015-10-28
US20150039974A1 (en) 2015-02-05
CN103701474A (zh) 2014-04-02
US20180323800A1 (en) 2018-11-08
CN103701474B (zh) 2017-01-18
US20160013808A1 (en) 2016-01-14
EP3457576B1 (en) 2023-10-11
US20140068370A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
BRPI0913438B1 (pt) Método de codificação e aparelho de transmissão
US11206049B2 (en) Transmission apparatus including encoder, reception apparatus including decoder, and associated methods
JP6568281B2 (ja) 送信装置および送信方法

Legal Events

Date Code Title Description
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B09W Correction of the decision to grant [chapter 9.1.4 patent gazette]

Free format text: O PRESENTE PEDIDO TEVE UM PARECER DE DEFERIMENTO NOTIFICADO NA RPI NO 2644 DE08-09-2021. TODAVIA EM MENSAGEM O REQUERENTE APRESENTOU PETICAO 870210091022 SOLICITANDOCORRECAO NO QUADRO 1, POIS HAVIA UM ERRO DE TRADUCAO. ASSIM RETIFICA-SE A REFERIDAPUBLICACAO.

B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 06/07/2009, OBSERVADAS AS CONDICOES LEGAIS. PATENTE CONCEDIDA CONFORME ADI 5.529/DF, QUE DETERMINA A ALTERACAO DO PRAZO DE CONCESSAO.