CH631587A5 - Verfahren zum herstellen von elektrischen leiterplatten und basismaterial zur ausfuehrung des verfahrens. - Google Patents
Verfahren zum herstellen von elektrischen leiterplatten und basismaterial zur ausfuehrung des verfahrens. Download PDFInfo
- Publication number
- CH631587A5 CH631587A5 CH900978A CH900978A CH631587A5 CH 631587 A5 CH631587 A5 CH 631587A5 CH 900978 A CH900978 A CH 900978A CH 900978 A CH900978 A CH 900978A CH 631587 A5 CH631587 A5 CH 631587A5
- Authority
- CH
- Switzerland
- Prior art keywords
- layer
- metal
- copper
- carrier
- printed circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 42
- 239000000463 material Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 239000004020 conductor Substances 0.000 claims description 34
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 23
- 239000011810 insulating material Substances 0.000 claims description 23
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 239000011889 copper foil Substances 0.000 claims description 11
- 239000012876 carrier material Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 238000005553 drilling Methods 0.000 claims description 7
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 claims description 6
- 239000002318 adhesion promoter Substances 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000001035 drying Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims description 4
- 238000000454 electroless metal deposition Methods 0.000 claims description 4
- 239000004744 fabric Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- NWZSZGALRFJKBT-KNIFDHDWSA-N (2s)-2,6-diaminohexanoic acid;(2s)-2-hydroxybutanedioic acid Chemical compound OC(=O)[C@@H](O)CC(O)=O.NCCCC[C@H](N)C(O)=O NWZSZGALRFJKBT-KNIFDHDWSA-N 0.000 claims description 2
- 239000004593 Epoxy Substances 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- IKDUDTNKRLTJSI-UHFFFAOYSA-N hydrazine monohydrate Substances O.NN IKDUDTNKRLTJSI-UHFFFAOYSA-N 0.000 claims description 2
- 239000002648 laminated material Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 239000002585 base Substances 0.000 claims 7
- 239000000853 adhesive Substances 0.000 claims 4
- 230000001070 adhesive effect Effects 0.000 claims 3
- 239000003513 alkali Substances 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 claims 1
- GRWVQDDAKZFPFI-UHFFFAOYSA-H chromium(III) sulfate Chemical compound [Cr+3].[Cr+3].[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O GRWVQDDAKZFPFI-UHFFFAOYSA-H 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 claims 1
- 210000003608 fece Anatomy 0.000 claims 1
- 239000011888 foil Substances 0.000 claims 1
- 238000003475 lamination Methods 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- LCPVQAHEFVXVKT-UHFFFAOYSA-N 2-(2,4-difluorophenoxy)pyridin-3-amine Chemical compound NC1=CC=CN=C1OC1=CC=C(F)C=C1F LCPVQAHEFVXVKT-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910021626 Tin(II) chloride Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006056 electrooxidation reaction Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 229910001651 emery Inorganic materials 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000010285 flame spraying Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010002 mechanical finishing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- MUJIDPITZJWBSW-UHFFFAOYSA-N palladium(2+) Chemical compound [Pd+2] MUJIDPITZJWBSW-UHFFFAOYSA-N 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- CHQMHPLRPQMAMX-UHFFFAOYSA-L sodium persulfate Substances [Na+].[Na+].[O-]S(=O)(=O)OOS([O-])(=O)=O CHQMHPLRPQMAMX-UHFFFAOYSA-L 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 235000011150 stannous chloride Nutrition 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- AXZWODMDQAVCJE-UHFFFAOYSA-L tin(II) chloride (anhydrous) Chemical compound [Cl-].[Cl-].[Sn+2] AXZWODMDQAVCJE-UHFFFAOYSA-L 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/14—Layered products comprising a layer of metal next to a fibrous or filamentary layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/18—Layered products comprising a layer of metal comprising iron or steel
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
- B32B2309/02—Temperature
- B32B2309/022—Temperature vs pressure profiles
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
- B32B2309/02—Temperature
- B32B2309/025—Temperature vs time profiles
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/08—PCBs, i.e. printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1056—Perforating lamina
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Laminated Bodies (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen elektrischer Leiterplatten sowie auf ein Basismaterial zur Ausführung des Verfahrens gemäss den Oberbegriffen der Patentansprüche 1 bzw. 15.
In der Regel bestehen derartige Leiterplatten aus einem Isolierstoffträger, beispielsweise aus einem aus imprägniertem Papier bzw. Glasgewebe aufgebauten Schichtpressstoff, der an seiner Oberfläche oder im Träger eingebettet die Leiterzüge, gegebenenfalls in zwei oder mehreren Ebenen, trägt. Gleichfalls in der Regel sind derartige Leiterplatten mit Lochungen versehen, deren Wandungen eine mit zugeordneten Leiterzügen in mechanischem und elektrischem Kontakt stehende Metallschicht besitzen.
Es wurde auch bereits vorgeschlagen, als Unterlage für die Leiterzüge einen Träger aus Metall zu benutzen, wobei dieser zunächst mit jenen Lochungen versehen wird, deren Wandungen in der fertigen Leiterplatte eine Metallschicht tragen sollen. Anschliessend wird die OberfläcRe einschliesslich der Lochwandungen im Wirbelsinterverfahren mit einer Isolierschicht versehen, auf der dann die Leiterzüge aufgebracht werden.
Leiterplatten mit einem Träger aus Metall, deren Leiterzüge nach Art gedruckter Schaltungen in bekannter Weise durch subtraktive oder additive Verfahren oder Kombinationsverfahren ausgebildet werden, weisen jedoch beträchtliche Nachteile auf. Zunächst bedarf es zum Aufbringen der Wirbelsinterschicht einer aufwendigen Einrichtung eines komplizierten Verfahrens, das sich grundsätzlich von üblichen Leiterplatten-Herstellverfahren unterscheidet.
Weiterhin führt das Aufbringen der Isolierschicht im Wirbelsinterverfahren zu einer Sanduhr-artigen Form der Lochwandungen.
Um brauchbare Isolierschichtdicken an den Lochkanten zu erreichen, ist es erforderlich, relativ sehr dicke Isolierschichten auf der Oberfläche und in der Lochmitte in Kauf zu nehmen. Weiterhin ergibt sich aus der Eigenart des Isolierschichtaufbaues die Notwendigkeit, von relativ grossen Lochdurchmessern im Metallträger auszugehen. Die dadurch bedingte geringe Flächenausnutzung steht dem Aufbau von Leiterplatten mit hoher Leiterzugdichte entgegen. Die Verwendung moderner elektronischer Bestückungsbauteile führt jedoch zur Notwendigkeit, Leiterplatten mit hoher Leiterzugdichte zu verwenden.
Es wurde auch bereits vorgeschlagen, die Bestückung vermittels Elektrophorese durchzuführen. Abgesehen von der in der Leiterplattentechnologie unüblichen und relativ aufwendigen Technik, treten auch hierbei die bereits beschriebenen
631587
Nachteile auf, insbesondere die Schwierigkeit bzw. Unmöglichkeit, eine gleichmässige Beschichtung der Lochwandungen zu erzielen.
Das gleichfalls bereits vorgeschlagene Aufbringen von Isolierschichten durch Flammspritzen und andere Verfahren hat ebenfalls zu keinen technisch und wirtschaftlich brauchbaren Resultaten geführt.
Für Metallträger aus Aluminium wurde auch bereits vorgeschlagen, eine Isolierschicht vermittels Elektrooxydation aufzubringen. Die damit erzielten Schichten weisen jedoch mechanische Eigenschaften auf, die für das Herstellen von Leiterplatten mit Metallträgern nicht geeignet sind.
Für Leiterplatten, bei welchen das Leiterzugmaterial aus vorgeformtem, mit einer Isolierschicht versehenem, drahtförmigem Material besteht, wird zunächst das drahtförmige Leiterzugmaterial aufgebracht, um anschliessend die entsprechenden Leiterzüge durchgreifende Bohrungen anzubringen, die in bzw. durch das Trägermaterial geführt werden. Vorgelochte, mit einer Wirbelsinter-Isolierschicht oder in anderer Weise mit Löchern, deren Lochwandungen mit einer Isolierschicht ausgestattet sind, versehene Trägerplatten eignen sich daher grundsätzlich nicht für das Herstellen derartiger Leiterplatten.
Andererseits besteht ein technisches Bedürfnis nach derartigen Leiterplatten, zum einen wegen der damit erreichbaren hohen Festigkeit; zum anderen aber haben die neueren Halbleiterbauelemente eine ausserordentliche Verkleinerung elektronischer Geräte ermöglicht, deren Grenze jedoch durch die Wärmeabfuhr gezogen wird. Leiterplatten auf Pressstoffbasis und dergleichen zeichnen sich durch relativ schlechte Wärmeleitfähigkeit und damit Wärmeableitung aus, während das Benutzen von Metallträgern zu einer grundsätzlichen Verbesserung führt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung elektrischer Leiterplatten mit Metallträger zu schaffen, das frei von den aufgeführten Nachteilen ist und sich auch für Leiterplatten eignet, deren Leiterzüge aus vorgeformtem, drahtförmigem Material bestehen.
Die Lösung dieser Aufgabe wird erfindungsgemäss durch ein Verfahren gemäss dem kennzeichnenden Teil des Patentanspruchs 1 erreicht. Anschliessend können die mit Isolierstoff ausgefüllten Lochungen mit Löchern, beispielsweise Bohrungen, versehen werden.
Es hat sich als zweckmässig erwiesen, die Isolierschicht aus einer bzw. mehreren Lagen von «Prepregs» aufzubauen, beispielsweise solchen mit hohem Fliessgrad. Grundsätzlich eignen sich jedoch auch sogenannte «no-flow» und «low-flow» Prepregs, wobei jedoch die Verpressbedingungen entsprechend angepasst werden müssen. Werden Prepregs benutzt, deren Harzgehalt 60% beträgt und die ein Fliessvermögen von 40% besitzen, und wird beispielsweise der Lochdurchmesser im Metallträger um 0,20 bis 1 mm, und vorzugsweise um 0,4 bis 0,8 mm grösser gewählt als jener in der fertigen Leiterplatte, und wird der Pressvorgang bei einer Temperatur von beispielsweise 150-200 °C und einem Druck von 10 bis 25 bar für eine Zeitspanne von 15 bis 140 Minuten ausgeführt, so ergibt sich eine feste Verbindung zwischen Isolierschicht und Metallträger, wobei die vorstehend erwähnten Lochungen mit Isolierstoff vollständig oder fast vollständig ausgefüllt sind, die Lochwandungen also mit einer vollkommen adäquaten Isolierstoffauflage bedeckt werden.
In einem nachfolgenden Verfahrensschritt wird nach der Erfindung in den mit Isolierstoff gefüllten Lochungen ein Bohrbzw. Stanzloch hergestellt, das in seiner Form allen Ansprüchen für Lochwandungen in Leiterplatten mit Metallbeschich-tung auf jenen Lochwandungen voll entspricht.
Nach dem Verfahren nach der Erfindung gelingt es also in überraschender Weise, auf einfache und wirtschaftliche Art
3
5
10
15
20
25
30
35
40
45
50
55
60
65
631587
Leiterplatten mit Metallträgern herzustellen, deren Lochwandungen mit einem Metallbelag versehen sind und die alle Nachteile der bisher bekannten Leiterplatten dieser Gattung und ihrer Herstellverfahren vollkommen vermeiden.
Für den Fall, dass als Oberflächenabschluss eine Kupferfolie dient, hat es sich bekannterweise als vorteilhaft erwiesen, die mit der Harzschicht zu verbindende Seite der Kupferfolie vor-zubehandeln, beispielsweise zu oxydieren.
Nach dem Verfahren der vorliegenden Erfindung gelingt es in überraschender Weise, die im Metallträger vorgefertigten Lochungen vollständig mit Isolierstoff auszufüllen. Dadurch wird es möglich, in einem nachfolgenden Verfahrensschritt Lochungen, beispielsweise durch Bohren, anzufertigen, deren Lochwand jener in üblichen Leiterplatten entspricht, also nicht sanduhrförmig, sondern zylindrisch verläuft, womit erreicht wird, dass eine gleichmässige Isolierschichtdicke die gesamte Lochwandung einschliesslich der Lochkante bedeckt. Hiermit werden alle vorstehend beschriebenen Nachteile der bisher bekannten Verfahren vermieden; gleichzeitig wird ein Verfahren beschrieben, das es ermöglicht, Metallträger für Leiterplatten zu benutzen, deren Leiterzüge aus vorgeformtem draht-oder bandförmigen Material, das vorzugsweise mit einer Isolierstoffschicht versehen ist, herzustellen.
Das der Erfindung entsprechende Verfahren ermöglicht damit die wirtschaftliche Anfertigung von Leiterplatten mit einem Metallkern, die sich durch hohe Zuverlässigkeit auszeichnen.
Die folgenden Beispiele dienen zur Detailerklärung von Verfahren nach der Erfindung, ohne jedoch diese auf die angeführten Ausführungsformen zu beschränken.
Beispiel 1
a) Ein plattenförmiges Material aus Aluminium von 0,4 mm Stärke wird zunächst zugeschnitten und sodann durch Stanzen oder Bohren mit Löchern versehen, deren Durchmesser um 0,7 mm grösser gewählt ist als der für die fertiggestellte Leiterplatte erwünschte Durchmesser.
b) Die Oberfläche wird entgratet und gebürstet und anschliessend für 3 Minuten in Methylenchlorid gereinigt.
c) Anschliessend wird ein Schichtaufbau hergestellt, der sich zusammensetzt aus:
- einer Kupferfolie von 35 ja, die einseitig durch Oxydation haftbereit gemacht wurde;
- einer Lage eines 0,078 mm dicken Prepregs, vorzugsweise mit einem Harzgehalt von 60% und einem Fliesswert von 40%;
- dem Aluminium-Trägerkern;
- einer Lage Prepreg wie zuvor;
- einer Kupferfolie wie zuvor.
d) Der so gebildete Schichtaufbau wird für 40 Minuten bei
172° C verpresst, wobei der Druck zwischen 12 und 18 bar, vorzugsweise zwischen 14 und 16 bar liegt und entsprechend der Beschaffenheit des Prepregmaterials empirisch oder durch Messung des Gelpunktes etc. nach DE-PS 1 778 824 bestimmt wird.
e) Anschliessend wird das positive Leiterzugmuster für die erste Leiterzugebene (beispielsweise für Abschirmung und Stromzuführung) mit alkali-entfernbarer Siebdruckfarbe aufgebracht; das freiliegende Kupfer weggeätzt, beispielsweise vermittels von Kupferchlorid; und die alkali-entfernbare Maskenschicht bei 45° C mit 5% Natronlauge entfernt.
0 Nach dem Spülen und Neutralisieren in verdünnter Schwefelsäure mit nachfolgendem Spülen wird getrocknet.
g) Nach dem Trocknen wird eine Haftvermittlerschicht aus vorgeformtem Material bei 150° C während 5 Minuten bei einem Druck von 12 bis 16 bar, vorzugsweise 14 bar, mit der Oberfläche verpresst.
h) Hierauf wird das Leiterzugmuster aus vorgeformtem Draht, der mit einer Isolierschicht versehen ist, beispielsweise wie in DE-PS 1 906 967 beschrieben, aufgebracht und in bekannter Weise während des Legevorganges auf der Oberfläche festgelegt; der Vorgang wird gegebenenfalls auf der zweiten Seite wiederholt.
5 i) Hierauf wird ein Schichtaufbau gebildet, der ausgehend von der mit dem Drahtleiterzug versehenen Oberfläche aus einer Lage eines Prepregs mit niedrigem Fliessvermögen, vorzugsweise mit einem solchen mit einem Harzgehalt von 60% und einem Fliessgrad von 10%, besteht; und aus zwei Lagen ,0 von Prepreg mit hohem Fliessvermögen, sowie aus einer einseitig für die Haftvermittlung vorbereiteten, 35 (i starken Kupferfolie besteht.
j) Der gebildetet Schichtaufbau wird für 45 Minuten bei 172° C und geeignetem Druck von beispielsweise 12 bis 16 bar, 's vorzugsweise 14 bis 15 bar, verpresst.
k) Anschliessend wird in den Gebieten der mit Isolierstoff ausgefüllten Lochungen das Leiterzuglochmuster hergestellt, und zwar mit einem Durchmesser, der um etwa 0,15 mm grösser ist als der Enddurchmesser.
20 Es hat sich als vorteilhaft erwiesen, diese Löcher durch Bohren mit hoher Bohrerumdrehungszahl von beispielsweise 32 000 U/Min. und einer Vorschubgeschwindigkeit von 50 H/Min. anzufertigen.
1) Nach dem Entgraten und Säubern der Oberfläche, bei-25 spielsweise mit feinem Schmirgelpapier, werden alle Reste durch Spülen mit Hochdruck-Wasserstrahl von 20 bar entfernt.
m) Anschliessend wird die so vorbereitete Einheit für 30 Minuten bei 60° C mit einer Kaliumpermanganat-Lösung behandelt und nach dem Neutralisieren und Spülen in heissem 3o Wasser für 5 Minuten bei 20° C in einer Hydrazinhydrat-Lösung behandelt.
n) Nach dem Spülen in fliessendem Wasser wird mit Wasser von einem Druck von 20 bar gereinigt und die Oberfläche mit Natriumpersulfat chemisch behandelt und gespült. 35 o) Nach einer Behandlung in verdünnter Salzsäure für 5 Minuten wird mit einer Palladium (II) Zinn (II) Chlorid-Lösung katalysiert und durch stromlose Metallabscheidung der Metallbelag aufgebaut.
p) Nach dem Spülen und Trocknen wird die Leiterplatte auf io einwandfreie Beschaffenheit kontrolliert. Anschliessend wird gegebenenfalls das Negativ des gewünschten Leiterbildes auf der Oberfläche aufgedruckt oder die Oberfläche insgesamt, gegebenenfalls unter Aussparung von Lötaugen, abgedeckt. Nach dem stromlosen und/oder galvanischen Aufbringen 45 einer Kupferschicht von beispielsweise 25 n und gegebenenfalls einer ätzresistenten Metallschicht, die beispielsweise aus Zinn/Blei besteht und eine Dicke von 15 n aufweist, wird die Abdeckschicht entfernt und das nunmehr freiliegende Kupfer in üblicher Weise abgeätzt.
so Die Übergrösse des Lochdurchmessers kann in weiten Grenzen frei gewählt werden und liegt beispielsweise zwischen 0,05 und 0,1 mm.
Wird beispielsweise kein Leiterzugmuster für Abschirmung und Stromzuführung benötigt, so bedarf es der unter Punkt c) 55 aufgeführten Kupferfolie nicht
Weiterhin kann in einer anderen Ausführungsform das Leiterzugmuster für Abschirmung und Stromzuführung durch additive oder semi-additive Herstellmethoden angefertigt werden, wobei zweckmässigerweise anstelle der Kupferfolie eine 60 Schicht aus einem Haftvermittler, etwa nach DE-PS 1 665 314 tritt,
Weiterhin kann anstelle der unter Punkt e) aufgeführten alkalientfernbaren Siebdruckfarbe jede andere geeignete Abdeckmaske einschliesslich von aus Photodrucklacken und 65 Photodrucktrockenfilmen hergestellten Masken dienen. Schliesslich kann nach einer weiteren Ausgestaltung der Erfindung der Verpressvorgang, insbesondere auch jener der Verfahrensschritte g) und j) anstelle von Plattenpressen vermit-
tels Rollpresseinrichtungen oder dergleichen ausgeführt werden.
Beispiel 2
Zum Herstellen einer Leiterplatte mit Metallträger nach der Art einer gedruckten Schaltung wird nach der Erfindung wie folgt verfahren:
a) Zuschneiden des plattenförmigen Metallträgers, beispielsweise eines Aluminiumbleches von 0,8 mm Dicke;
b) Bohren des Lochbildes mit einem gegenüber dem gewünschten Enddurchmesser um 0,6 mm vergrösserten Lochdurchmesser;
c) Entgraten;
d) Anätzen der Oberfläche in 10%iger Salzsäure für 2 Min.;
e) Spülen in fliessendem Wasser für 5 Min.;
f) Trocknen bei 80° C für 30 Minuten;
g) Beidseitig Verpressen mit je einer Lage 0,078 mm dicken Prepregs mit einem Harzgehalt von 60% und einem Fliessgrad von 40% und einer Lage 0,2 mm dicken kupferkaschierten Epoxydharzglasgewebes, beispielsweise bei 122° C und einem Druck von 12 bar für 45 Minuten, wobei sich ein einheitlicher Schichtpressstoff bildet, bei dem die im Metallträger befindlichen Lochungen vollständig oder weitgehend mit Isolierstoff ausgefüllt sind.
h) Bohren des Lochbildes mit einem um 0,15 mm gegenüber dem gewünschten Enddurchmesser vergrösserten Durchmesser, vorzugsweise mit einer Bohrerdrehzahl von 32.000 U/Min. und einem Bohrervorschub von 50 |i/Min.
i) Entgraten und Reinigen;
j) Aufbringen einer stromlos hergestellten Kupferschicht nach bekannten Verfahren und unter vorherigem Anätzen in Chromschwefelsäure bei 50° C für 10 Minuten;
k) Drucken einer Maske dem negativen Leiterbild entsprechend, die vermittels Sieb- oder Photodruck aufgebracht wird;
1) Galvanische oder stromlose Metallisierung der freiliegenden Gebiete, beispielsweise Aufbringen von 25 jj. Kupfer und 15 (i Blei/Zinn;
m) Entfernen der Maskenschicht und Abätzen des nunmehr freiliegenden Kupferbelages;
n) Mechanische Endbearbeitung;
o) Tempern bei 150° C für 60 Minuten;
p) Endkontrolle.
Beispiel 3
Dieses entspricht Beispiel 2, jedoch wird anstelle eines Metallträgers aus Aluminiumblech ein solcher aus Stahlblech von beispielsweise 0,4 mm Dicke benutzt; weiters wird anstelle
631587
des kupferkaschierten Epoxyglasgewebes eine Schicht aus einem Haftvermittlereigenschaften aufweisenden Harzgemisch aufgebracht.
Nach dem Herstellen des Lochbildes werden sodann die Leiterzüge in bekannter Weise vermittels voll- oder semi-addi-tiver Herstellverfahren aufgebaut und die fertiggestellte Leiterplatte bei 150° C für 60 Minuten getempert.
Beispiel 4
In Abänderung der Verfahren nach den Beispielen 1 bis 3 wird als Basismaterial ein solches, das durchwegs für die stromlose Metallabscheidung katalysiert ist, benutzt; ebenso wird gegebenenfalls eine Haftvermittlerschicht verwendet, die durchwegs für die stromlose Metallisierung katalysiert ist.
In einer Weiterbildung der Erfindung wird das Trägermaterial aus Metall mit einer die Zahl späterhin in der fertiggestellten Leiterplatte übersteigenden Zahl von Lochungen versehen, die sämtlich mit Isolierstoff ausgefüllt werden. Im Zuge der Herstellung der Leiterplatte werden sodann lediglich jene Lochfüllungen aus Isolierstoff in üblicher Weise durch Stanzen oder Bohren oder dergleichen mit Löchern versehen, deren Wandung aus Isolierstoff besteht, die dem Lochmuster der fertigen Leiterplatte entsprechen, während die Isolierstoff-Füllung anderer vorhandener Lochungen im Trägermaterial intakt belassen wird.
Zweckmässigerweise wird das Trägermaterial mit einer Vielzahl von vorteilhafterweise in einem Muster, beispielsweise im für Leiterplatten üblichen Raster, angeordneten Lochungen versehen, die im Isolierstoff gefüllt werden.
Dadurch wird es möglich, bei der Herstellung von Leiterplatten von vorbereitetem Basismaterial auszugehen, das für eine Vielzahl von verschiedenen Leiter- und Funktionsmustern aufweisende Leiterplatten geeignet ist und so diese in entsprechenden Mengen angefertigt werden können.
Insbesondere bei der Herstellung von Leiterplatten, deren Funktionslochmuster im Raster angeordnet ist, wie dies beispielsweise für Leiterplatten zur Verwendung im Digitalbereich bzw. solchen, die mit einer Mehrzahl von integrierten Schaltkreisen Verwendung finden, zutrifft, ermöglicht es diese Weiterbildung der Erfindung, von einem einheitlich in Serienfertigung hergestellten Basismaterial auszugehen, was zu einer besonders wirtschaftlichen Fertigung von elektrischen Leiterplatten, bei denen ein Trägermaterial aus Metall benutzt wird, führt. Dieses Trägermaterial kann, ausgehend von im Raster vorgelochten Metallträgerplatten, beispielsweise in für Schichtpressstoffe üblichen Tafeigrössen hergestellt werden.
5
5
10
15
20
25
30
35
40
45
Claims (11)
- 631587 2PATENTANSPRÜCHE Leiterzugmuster aus vorgeformtem, drahtförmigem Material1. Verfahren zum Herstellen elektrischer Leiterplatten, bei aufweist, aufgebracht wird, und dass sodann das Muster aus denen das Trägermaterial für die Leiterzüge aus Metall besteht vorgeformten Leiterzügen aus drahtförmigem Material aufge-oder einen Metallkern aufweist, und das Leiterzugmaterial aus bracht wird.drahtförmigem Material beliebigen Querschnitts oder aus 5 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, einer Metallschicht besteht, dadurch gekennzeichnet, dass der dass die Kupferoberfläche mit einer Maskenschicht aus durch Metallträger bzw. das mit einem Metallkern versehene Träger- Alkali-Einwirkung entfernbarer Farbe versehen wird.material zunächst mit Lochungen versehen wird, deren Durch- 10. Verfahren nach Anspruch 8 oder 9, dadurch gekenn-messer um 0,25 bis 1 mm grösser gewählt wird als der für die zeichnet, dass die Schicht aus Isolierstoff auflaminiert wird, beifertige Leiterplatte gewünschte Lockdurchmesser, dass nach 10 spielsweise bei 15 bar und 150° C während 5 Minuten, dem Säubern und Entgraten des Metallträgers ein Schichtauf- 11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch bau hergestellt wird, der auf mindestens einer Seite des Trägers gekennzeichnet, dass nach dèm Aufbringen der drahtförmigen mindestens eine Schicht aus wärmefliessfähigem Isoliermate- Leiterzüge die Oberfläche auf einer oder beiden Seiten mit rial aufweist, und dass der gebildete Schichtaufbau unter einem Schichtaufbau versehen wird, der beginnend mit einerWärme- und Druckeinwirkung verpresst und so ein Schicht- '5 Lage aus «low-flow» Prepreg, vorzugsweise mit 60% Harzge-pressstoff hergestellt wird, bei dem die Lochungen im Metall- halt und einem Fliessgrad von 10%, sowie einer oder mehreren träger mit Isolierstoff vollständig oder weitgehend ausgefüllt Lagen, vorzugsweise zwei Lagen, aus «high-flow» Prepreg und sind. gegebenenfalls aus kupferkaschiertem Epoxyharzträgermate-
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, rial bzw. einer einseitig zum Erzielen einer haftfesten Verbin-dass Lochungen mit einem Durchmesser hergestellt werden, 20 dung vorbehandelten Kupferfolie besteht, dass der Schichtauf-der um 0,4 bis 0,8 mm grösser gewählt wird als der für die fer- bau unter Druck- und Hitzeeinwirkung verpresst wird, bei-tige Leiterplatte gewünschte Lochdurchmesser. spielsweise für 45 Minuten bei einem Druck von 15 bar und
- 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich- einer Temperatur von 172° C, dass hierauf die Löcher, deren net, dass ein Schichtaufbau mit mindestens einer Schicht aus Wandungen zu metallisieren sind, hergestellt werden, und zwar wärmefliessfähigem Material in Form eines Prepreg herge- 25 vorzugsweise mit einem gegen dem Enddurchmesser um 0,15 stellt wird. mm vergrösserten Durchmesser und bei einer Bohrer-Umdre-
- 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch hungszahl von 32 000 U/min und einem Bohrvorschub von 50 gekennzeichnet, dass der Schichtaufbau an mindestens einer n.m/U, dass nach dem Reinigen der Oberfläche diese und die seiner aussen liegenden Oberflächen mit einem Metallfilm, z. B. Löcher einer Behandlung mit KMn04 mit nachfolgender Neueiner Kupferfolie, bedeckt wird. 30 tralisation, vorzugsweise in Hydrazinhydrat, ausgesetzt und
- 5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch nach Spülen für die stromlose Metallabscheidung katalytisch gekennzeichnet, dass der Schichtaufbau an mindestens einer sensibilisiert werden, und dass sodann die Lochwandverkupfe-seiner aussenliegenden Oberflächen mit einem mit einer Kup- rung, gegebenenfalls einschliesslich von Leiterzügen eines drit-ferfolie einseitig versehenen Isolierstoffträger bedeckt wird. ten Leiterzugmusters auf der Oberfläche vermittels stromloser
- 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch 35 Metallabscheidung, gefolgt oder nicht von galvanischer Metallgekennzeichnet, dass in einem späteren Verfahrensschritt der abscheidung, und gegebenenfalls einem Ätzvorgang aufgebaut Leiterplatten-Herstellung die mit Isolierstoff vollständig oder wird.weitgehend ausgefüllten Lochungen mit Löchern, beispiels- 12. Verfahren nach einem der Ansprüche 1 bis 6, dadurch weise Bohrungen, versehen werden. gekennzeichnet, dass der Schichtstoff aus Metallträger und auf-
- 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch 40 gebrachter Isolierschicht mit den zu metallisierenden Löchern gekennzeichnet, dass der Metallträger nach dem Lochen und versehen wird und sodann das Leiterbild einschliesslich der Entgraten in Methylenchlorid gereinigt wird, dass der Schicht- Lochwandmetallisierung hergestellt wird.aufbau jeweils aus einem Prepreg mit einem Harzgehalt von 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet,60% und einem kupferkaschierten Epoxydglasgewebe bzw. dass die Reinigung vor dem Katalysieren eine Behandlung mit einer einseitig zur Verbindung mit dem Harzgemisch vorbe- 45 Chromschwefelsäure einschliesst.handelten Kupferfolie besteht, dass der gebildete Schichtauf- 14. Verfahren nach Anspruch 12, dadurch gekennzeichnet bau durch Wärme und Druck unter Ausfüllen der Lochungen in dass die Oberfläche des Schichtstoffes aus einer Haftvermitt-einen Schichtpressstoff verwandelt wird, dass anschliessend, lerschicht besteht, und dass diese vorzugsweise nach dem Hervorzugsweise durch Aufbringen einer Maske und Absätzen des stellen der Lochungen für die stromlose Metallabscheidung nicht maskierten Kupfers, ein erstes Leiterzugmuster gescha- so katalysiert und sodann im ganzen oder in den dem Leiterzug-fen wird, dass vorzugsweise nach dem Entfernen der Abdeck- muster entsprechenden Bezirken vermittels stromloser Metallmaske die Oberfläche gereinigt und mit einer Träger- und Haft- abscheidung allein oder im Verein mit galvanischer Abschei-vermittlerschicht verbunden wird, und dass auf dieser Schicht dung mit einem Metallbelag versehen wird.ein zweites Leiterzugmuster hergestellt wird. 15. Basismaterial zur Ausführung des Verfahrens nach
- 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch 55 einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass gekennzeichnet, dass der gelochte und gereinigte Metallträger das Trägermaterial aus Metall mit einem einer vorgegebenen mit einem Prepreg von 0,05 bis 0,1 mm und dessen Oberfläche Anordnung entsprechenden Lochmuster versehen ist und dass mit einer Kupferschicht von 10 bis 70 jx versehen wird, dass der die Oberfläche mit einer Schicht aus Isoliermaterial überzogen Schichtaufbau bei 150 bis 200° C und einem Druck von 10 bis 25 und die Lochungen mit Isoliermaterial ausgefüllt sind.bar für eine Zeitspanne von 25 bis 140 Minuten verpresst wird; eo 16. Basismaterial nach Anspruch 15, dadurch gekennzeich-und dass sodann die Kupferoberfläche mit einer Masken- net, dass die Lochungen in einem Rasterfeld angeordnet sind,schicht versehen wird, welche die den Leiterzügen des ersten 17. Basismaterial nach Anspruch 16, dadurch gekennzeich-Leiterzugmusters entsprechenden Oberflächenbezirke net, dass alle Rasterschnittpunkte mit Lochungen versehen b edeckt, dass anschliessend die freiliegende Kupferfläche sind.durch Ätzen entfernt und die Maskenschicht abgelöst wird, 65 18. Basismaterial nach einem der Ansprüche 15 bis 17,dass sodann die Oberfläche gespült und neutralisiert wird, dass dadurch gekennzeichnet, dass die Isolierstoffschicht Haftver-nach dem Trocknen eine Schicht aus Isolierstoff, die gleichzei- mittlereigenschaften aufweist bzw. mit einer Haftvermittler-tig Haftvermittlereigenschaften für das darauf aufzubringende schicht versehen ist.
- 19. Basismaterial nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass seine Oberfläche mit einer Metallschicht versehen ist.
- 20. Basismaterial nach Anspruch 19, dadurch gekennzeichnet, dass die Metallschicht aus einer Kupferfolie besteht, vorzugsweise aus einer solchen, deren der Isolierstoffschicht zugewendete Fläche für den Folienkaschiervorgang vorbereitet ist.
- 21. Basismaterial nach einem der Ansprüche 15 bis 20, dadurch gekennzeichnet, dass das Trägermaterial aus Metall mit einer die Zahl der späterhin in der fertiggestellten Leiterplatte übersteigenden Zahl an Lochungen versehen ist, die sämtlich mit Isolierstoff ausgefüllt sind, und dass lediglich die dem Lochmuster der fertiggestellten Leiterplatte entsprechenden Lochungen mit einer Öffnung versehen sind, die im Isolierstoffmaterial angeordnet ist und einen Isolierstoffwandbelag gewünschter Dicke aufweist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2739494A DE2739494B2 (de) | 1977-08-30 | 1977-08-30 | Verfahren zum Herstellen elektrischer Leiterplatten |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CH631587A5 true CH631587A5 (de) | 1982-08-13 |
Family
ID=6017911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CH900978A CH631587A5 (de) | 1977-08-30 | 1978-08-25 | Verfahren zum herstellen von elektrischen leiterplatten und basismaterial zur ausfuehrung des verfahrens. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4336100A (de) |
| JP (1) | JPS5456173A (de) |
| AT (1) | AT377884B (de) |
| CH (1) | CH631587A5 (de) |
| DE (1) | DE2739494B2 (de) |
| GB (1) | GB2007152B (de) |
| NL (1) | NL7808763A (de) |
| SE (1) | SE7808954L (de) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3027336A1 (de) * | 1980-07-18 | 1982-02-18 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur bohrungsisolierung bei metallkernleiterplatten |
| JPS5797970U (de) * | 1980-12-08 | 1982-06-16 | ||
| DE3408630A1 (de) * | 1984-03-09 | 1985-09-12 | Hoechst Ag, 6230 Frankfurt | Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten |
| US4767672A (en) * | 1984-09-17 | 1988-08-30 | Kyocera Corporation | Process for preparation of glazed ceramic substrate and glazing composition used therefor |
| US4679122A (en) * | 1984-10-09 | 1987-07-07 | General Electric Company | Metal core printed circuit board |
| JPS61230933A (ja) * | 1985-04-06 | 1986-10-15 | 日本製箔株式会社 | プリント配線基板の製造方法 |
| GB8512916D0 (en) * | 1985-05-22 | 1985-06-26 | Horgan M F | Probe cards |
| JPS62130597A (ja) * | 1985-12-02 | 1987-06-12 | オ−ケ−プリント配線株式会社 | プリント配線基板の製造方法 |
| JPS61285788A (ja) * | 1985-06-13 | 1986-12-16 | オ−ケ−プリント配線株式会社 | プリント配線基板の製造方法 |
| DE3536883A1 (de) * | 1985-10-16 | 1987-04-16 | Isola Werke Ag | Basismaterial fuer gedruckte schaltungen |
| WO1987004892A1 (fr) * | 1986-02-06 | 1987-08-13 | Fujitsu Limited | Structure de mise a la terre d'une carte de circuits imprimes a noyau metallique |
| JPS62251136A (ja) * | 1986-04-25 | 1987-10-31 | 三菱樹脂株式会社 | 金属複合積層板 |
| JPS632396A (ja) * | 1986-06-23 | 1988-01-07 | オ−ケ−プリント配線株式会社 | プリント配線基板 |
| DE3623504A1 (de) * | 1986-07-09 | 1988-01-21 | Schering Ag | Kupferaetzloesungen |
| DE3626232A1 (de) * | 1986-08-02 | 1988-03-10 | Akyuerek Susanne | Verfahren zur herstellung einer leiterplatte |
| DE3631426A1 (de) * | 1986-09-16 | 1988-03-24 | Ruwel Werke Gmbh | Einen plattenfoermigen metallkern aufweisende leiterplatten und verfahren zu deren herstellung |
| DE3708000A1 (de) * | 1987-03-12 | 1988-09-22 | Isola Werke Ag | Verfahren zur herstellung von metallkerne enthaltenden elektrischen leiterplatten und basismaterial dafuer |
| JPS63241991A (ja) * | 1987-03-30 | 1988-10-07 | 株式会社 コサク | メタルベ−スプリント基板の製造方法 |
| DE3826522A1 (de) * | 1988-08-04 | 1990-02-08 | Teldix Gmbh | Leiterplatte |
| EP0393381B1 (de) * | 1989-04-17 | 1995-11-08 | International Business Machines Corporation | Laminierungsverfahren zum Überdecken der Seitenwände einer Höhlung in einem Substrat sowie zur Füllung dieser Höhlung |
| US5208068A (en) * | 1989-04-17 | 1993-05-04 | International Business Machines Corporation | Lamination method for coating the sidewall or filling a cavity in a substrate |
| US5120384A (en) * | 1989-05-25 | 1992-06-09 | Matsushita Electric Works, Ltd. | Method of manufacturing multilayer laminate |
| JPH0621595A (ja) * | 1992-07-03 | 1994-01-28 | Cmk Corp | プリント配線板用素材 |
| US5840402A (en) * | 1994-06-24 | 1998-11-24 | Sheldahl, Inc. | Metallized laminate material having ordered distribution of conductive through holes |
| JP3565069B2 (ja) * | 1998-12-28 | 2004-09-15 | ソニーケミカル株式会社 | 両面フレキシブルプリント基板の製造方法 |
| EP1870491B1 (de) * | 2006-06-22 | 2015-05-27 | Enthone, Inc. | Verbessertes Verfahren zur Direktmetallisierung von elektrisch nicht leitfähigen Substratoberflächen, insbesondere Polyimidoberflächen |
| US20080148561A1 (en) * | 2006-12-22 | 2008-06-26 | Motorola, Inc. | Methods for making printed wiring boards |
| KR101100708B1 (ko) | 2010-05-13 | 2011-12-30 | 엘에스산전 주식회사 | 진공 차단기 |
| US10237985B2 (en) * | 2014-06-23 | 2019-03-19 | 3M Innovative Properties Company | Method of patterning a metal on a transparent conductor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3334395A (en) * | 1962-11-26 | 1967-08-08 | Northrop Corp | Method of making a metal printed circuit board |
| US3435127A (en) * | 1965-05-03 | 1969-03-25 | Burroughs Corp | Conductive adhesive articles and manufacture |
| JPS49348B1 (de) * | 1970-12-25 | 1974-01-07 | ||
| US3969816A (en) * | 1972-12-11 | 1976-07-20 | Amp Incorporated | Bonded wire interconnection system |
| US3934334A (en) * | 1974-04-15 | 1976-01-27 | Texas Instruments Incorporated | Method of fabricating metal printed wiring boards |
-
1977
- 1977-08-30 DE DE2739494A patent/DE2739494B2/de not_active Ceased
-
1978
- 1978-08-09 AT AT0579978A patent/AT377884B/de active
- 1978-08-24 SE SE7808954A patent/SE7808954L/xx unknown
- 1978-08-24 NL NL7808763A patent/NL7808763A/xx not_active Application Discontinuation
- 1978-08-25 CH CH900978A patent/CH631587A5/de not_active IP Right Cessation
- 1978-08-30 GB GB7834948A patent/GB2007152B/en not_active Expired
- 1978-08-30 JP JP10741178A patent/JPS5456173A/ja active Pending
-
1981
- 1981-05-18 US US06/264,857 patent/US4336100A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE2739494B2 (de) | 1980-10-16 |
| DE2739494A1 (de) | 1979-03-08 |
| GB2007152B (en) | 1982-05-26 |
| GB2007152A (en) | 1979-05-16 |
| US4336100A (en) | 1982-06-22 |
| AT377884B (de) | 1985-05-10 |
| JPS5456173A (en) | 1979-05-04 |
| NL7808763A (nl) | 1979-03-02 |
| ATA579978A (de) | 1984-09-15 |
| SE7808954L (sv) | 1979-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CH631587A5 (de) | Verfahren zum herstellen von elektrischen leiterplatten und basismaterial zur ausfuehrung des verfahrens. | |
| EP0109920B1 (de) | Verfahren zum Reinigen von Löchern in gedruckten Schaltungsplatten mit permanganathaltigen und basischen Lösungen | |
| DE3113855A1 (de) | Verfahren zur herstellung von leiterplatten | |
| DE3408630A1 (de) | Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten | |
| DE2017613B2 (de) | Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen | |
| DE3047287C2 (de) | Verfahren zur Herstellung einer gedruckten Schaltung | |
| DE2541282A1 (de) | Verfahren zur herstellung von durchgangsloechern in einem laminat | |
| EP0168509B1 (de) | Herstellung von Verbindungslöchern in Kunstoffplatten und Anwendung des Verfahrens | |
| DE3008143C2 (de) | Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind | |
| DE2320099A1 (de) | Verfahren zur herstellung eines kunststoffsubstrates mit aufgerauhter oberflaeche | |
| DE1085209B (de) | Gedruckte elektrische Leiterplatte | |
| DE1665374B1 (de) | Basismaterial aus isolierstoff zum herstellen gedruckter leiterplatten | |
| DE69730288T2 (de) | Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen | |
| DE2952961C1 (de) | Verfahren zur Herstellung einer gedruckten Schaltung | |
| CH628195A5 (en) | Printed-circuit board having at least two wiring layers | |
| DE3006117C2 (de) | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen | |
| DE1665314C2 (de) | Basismaterial zur Herstellung gedruckter Schaltungen | |
| DE2838982B2 (de) | Verfahren zum Herstellen von Mehrebenen-Leiterplatten | |
| DE2515706A1 (de) | Verfahren zur herstellung von durchkontaktierten gedruckten schaltungen | |
| DE102009023629B4 (de) | Leiterplatte und Herstellungsverfahren | |
| DE2161829A1 (de) | Verfahren zur Herstellung einer gedruckten Schaltungsplatte | |
| DE2445803B2 (de) | Verfahren zum Herstellen von Leiterplatten | |
| DE1615853A1 (de) | Verfahren zum Herstellen von gedruckten Schaltungen | |
| DE3631426C2 (de) | ||
| DE2131205C3 (de) | Verfahren zur Herstellung einer gedruckten Schaltung mit einem Metallkern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PL | Patent ceased | ||
| PL | Patent ceased |