CN106910773A - 多栅极神经元晶体管及其制备方法和构成的神经网络 - Google Patents

多栅极神经元晶体管及其制备方法和构成的神经网络 Download PDF

Info

Publication number
CN106910773A
CN106910773A CN201710092398.XA CN201710092398A CN106910773A CN 106910773 A CN106910773 A CN 106910773A CN 201710092398 A CN201710092398 A CN 201710092398A CN 106910773 A CN106910773 A CN 106910773A
Authority
CN
China
Prior art keywords
gate
input
layer
capacitive memory
memory layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710092398.XA
Other languages
English (en)
Other versions
CN106910773B (zh
Inventor
万青
万相
杨毅
丰平
邵枫
杜培富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201710092398.XA priority Critical patent/CN106910773B/zh
Publication of CN106910773A publication Critical patent/CN106910773A/zh
Application granted granted Critical
Publication of CN106910773B publication Critical patent/CN106910773B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种多栅极神经元晶体管，该晶体管包括源漏电极、沟道、栅介质、浮栅电极和多个输入栅极，以及输入栅极与栅介质之间的电容记忆层。其中，各输入栅极通过电容记忆层与栅介质电容共同耦合至浮栅电极上，继而协同控制沟道输出电流，模拟神经元的加权计算功能。同时，电容记忆层的电容大小随输入栅压信号的历史而变化，模拟突触权重的可塑性。本发明还提出了该多栅极神经元晶体管的制备方法，以及由若干多栅极神经元晶体管相互电连接而成的神经网络。本发明结构简单，便于制备和集成，有望在类脑智能芯片等领域得到应用。

Description

多栅极神经元晶体管及其制备方法和构成的神经网络
技术领域
本发明半导体器件领域，特别涉及了多栅极神经元晶体管及其制备方法和构成的神经网络。
背景技术
大数据时代对于计算机处理信息的能力提出了非常高的要求，而传统冯诺依曼计算机的发展已经遭遇到瓶颈。未来计算机需要基于新的指令集的器件和芯片架构才能满足大数据时代飞速增长的信息处理要求。与传统冯诺依曼计算机相比，人脑以分布和并行的方式存储和处理信息，它能更好地处理感知、交互、识别等传统意义上的“大数据”问题，且整体能耗很低。因此，类脑智能为未来计算机技术的发展提供了新的思路。
神经元和突触分别是人脑神经计算和存储的基本单元，用单个器件模拟神经元-突触的功能是实现类脑智能芯片的基础。国内外已有大量文献报导了用单个器件模拟突触功能的实验结果。例如，松下公司通过铁电晶体管模拟突触的STDP行为(IEEETrans.Electron Devices 2014,61,2827-2833)；NIMS采用Ag2S原子开关模拟突触的长短程可塑性(Nature Mater.2011,10,591-595)；国内的刘益春课题组(Adv.Funct.Mater.2012,22,2759–2765)和胡绍刚课题组(Appl.Phys.Lett.2013,102,183510)利用金属氧化物忆阻器的氧空位迁移和电化学行为模拟突触的长短程可塑性；美国的陈勇课题组(Adv.Mater.2010,22,2448–2453)和国内的万青课题组(Nat.Commun.2014,5,3158)利用离子栅介质的离子迁移、扩散和电化学行为，实现了三端晶体管对突触功能的模拟。
上述均为单个器件模拟突触的研究结果。然而目前为止，很少有研究能通过单个器件实现神经元的加权计算功能。目前，研究人员大多是通过复杂电路结合人造突触单元实现神经元-突触的信号处理功能。例如，北京大学的康晋锋等人通过多个忆阻器的电连接实现神经元网络的功能。类似地，中国科学院上海微系统与信息技术研究所的宋三年等人通过多层忆阻器阵列实现神经元网络的兴奋传递功能。然而，类似的这种复杂电路方案不仅制备工艺繁琐，而且其功耗也相对较高，不符合人脑低功耗的特性。
现有技术中，神经元MOS场效应晶体管(γMOS)是最接近所述神经元-突触功能的单元器件(IEEE Trans.Electron Devices 1992,39,1444-1455)。如图1所示，γMOS包含有一个浮栅(FG)和多个控制栅(CG1～4)，控制栅(CG1～4)输入的电压信号通过浮栅(FG)的整合来协同控制晶体管沟道的开关，这就实现了类似神经元的加权计算功能。另一方面，和浮栅存储器类似，γMOS的工作过程中沟道电子会通过Fowler-Nordheim隧穿至浮栅(FG)中，从而改变器件的阈值电压VTH，实现了类似突触的存储功能，也就是突触可塑性(Plasticity)。
然而，在神经元-突触中，与神经元相连的每个突触的输入权重都会根据该突触前输入的历史而发生变化，也就是说神经元每个突触的可塑性是相互独立的。而现有γMOS的可塑性表现在器件整体阈值电压VTH的变化，相当于每个控制栅(CG1～4)的输入权重都受其影响。这不符合突触可塑性相互独立的特征。
发明内容
为了解决上述背景技术提出的技术问题，本发明旨在提供多栅极神经元晶体管及其制备方法和构成的神经网络，实现多栅极加权计算功能，并且每个输入栅极都具有独立的权重可塑性。
为了实现上述技术目的，本发明的技术方案为：
一种多栅极神经元晶体管，包括衬底、栅介质层、浮栅电极、源电极、漏电极、沟道层、至少3组电容记忆层和与之对应的至少3组输入栅极；所述浮栅电极设于衬底上，所述栅介质层设于浮栅电极上，所述沟道层设于栅介质层上，所述源电极和漏电极分别设于沟道层上的两端；每组电容记忆层和输入栅极都不与沟道层接触；每组电容记忆层和输入栅极中，电容记忆层位于栅介质层上，输入栅极位于电容记忆层上；各组的电容记忆层之间以及各组的输入栅极之间互不接触；该晶体管的输入信号为输入栅极上施加的电压，该晶体管的输出信号为漏电极读取的沟道电流；各输入栅极通过电容记忆层与栅介质电容共同耦合至浮栅电极上，继而协同控制沟道输出电流，实现神经元的加权计算功能；输入栅极上施加的电压脉冲能长时程改变电容记忆层的电容大小，从而改变输入栅极的输入权重，实现突触的权重可塑性特征。
进一步地，电容记忆层的电容大小在对应的输入栅极施加刺激电压脉冲后发生长时程的上升，由低电容态转变为高电容态。
进一步地，电容记忆层的电容大小在对应的输入栅极施加恢复电压脉冲后发生长时程的下降，由高电容态恢复为低电容态。
一种多栅极神经元晶体管的制备方法，包括以下步骤：
(1)在衬底上形成浮栅电极；
(2)在浮栅电极上形成栅介质层；
(3)在栅介质层上形成沟道层；
(4)在沟道层的两端形成图案化的源电极和漏电极；
(5)在栅介质层上形成图案化的电容记忆层，且电容记忆层不与沟道层接触；
(6)在电容记忆层上形成输入栅极。
进一步地，制备栅介质层的材质为固态电解质，制备沟道层的材质为非晶金属氧化物半导体，制备电容记忆层的材质为相变材料或铁电材料。
一种神经网络，该神经网络由若干上述多栅极神经元晶体管相互电连接而成。
采用上述技术方案带来的有益效果：
(1)本发明通过晶体管的多输入栅极的协同控制实现神经元加权计算功能，通过多组电容记忆层实现突触的权重可塑性。该多栅极神经元晶体管符合神经元-突触的计算和存储特性，并且与传统CMOS工艺兼容，有助于从硬件层面推动类脑智能芯片的发展；
(2)本发明提出的多栅极神经元晶体管采用侧栅结构，即输入栅极和电容记忆层与沟道均位于栅介质层的同一侧，这种侧栅结构比起垂直结构的顶栅/底栅结构的好处在于，其空间利用率高，在不与沟道层相连的区域可以形成任意多组输入栅极和电容记忆层。
附图说明
图1是现有的神经元MOS场效应晶体管(γMOS)的剖面示意图；
图2本发明提出的多栅极神经元晶体管的剖面示意图；
图3本发明中由多栅极神经元晶体管构成的神经网络的电路图。
标号说明：Substrate：衬底；S：源电极；D：漏电极；FG：浮栅电极；CG1-CG4：控制栅电极；C0：栅介质层；G0：浮栅电极；Channel：沟道层；C1-C3：电容记忆层；G1-G3：输入栅极；a-d：多栅极神经元晶体管。
具体实施方式
以下将结合附图，对本发明的技术方案进行详细说明。
如图2所示，一种多栅极神经元晶体管，包括衬底Substrate、浮栅电极G0、栅介质层C0、源电极S、漏电极D、沟道层Channel、至少3组电容记忆层C1-C3和与之对应的至少3组输入栅极G1-G3。所述浮栅电极设于衬底上，所述栅介质层设于浮栅电极上，所述沟道层设于栅介质层上，所述源电极和漏电极分别设于沟道层上的两端；每组电容记忆层和输入栅极都不与沟道层接触；每组电容记忆层和输入栅极中，电容记忆层位于栅介质层上，输入栅极位于电容记忆层上；各组的电容记忆层之间以及各组的输入栅极之间互不接触；该晶体管的输入信号为输入栅极上施加的电压，该晶体管的输出信号为漏电极读取的沟道电流。
多栅极神经元晶体管在操作过程中，源电极接地，漏电极施加晶体管的工作电压。初始状态时，不妨假设电容记忆层C1的电容远小于C2、C3的电容，则对应同组输入栅极G1与浮栅电极之间的串联总电容相对很小。即输入栅极G1的输入权重很小。此时，输出信号，即沟道电流脉冲大小基本只受到输入栅极G2、G3上输入的电压脉冲影响。
当在输入栅极G1上输入合适的高频、高幅值的正电压(刺激电压)脉冲信号，对应电容记忆层C1的电容会增大。电容值增大的程度与正电压脉冲刺激的频率、幅值正相关。此时输入栅极G1与浮栅电极之间的串联电容相对增大，则输入栅极G1的输入权重增大。当C1的电容增大到接近C2、C3的电容水平时，输出信号，即沟道电流脉冲大小为输入栅极(G1、G2、G3)上输入的电压脉冲加权计算结果。
当在输入栅极G1上输入合适的高频、高幅值的负电压(恢复电压)脉冲信号，对应电容记忆层C1的电容减小。电容值减小的程度与负电压脉冲刺激的频率、幅值正相关。此时输入栅极G1与浮栅电极之间的串联电容相对减小，则输入栅极G1的输入权重减小。当C1的电容减小到远小于C2、C3的电容水平时，输出信号，即沟道电流脉冲大小重新恢复为初始状态，即只受到输入栅极G2、G3上输入的电压脉冲影响。这种输入权重随输入历史而变化、且互相独立的特性，模拟了神经元上每个突触相互独立的权重可塑性。
本发明可根据输入端个数需求设置多组输入栅极和电容记忆层，各组输入栅极和电容记忆层之间互不接触。
本发明还提出了一种多栅极神经元晶体管的制备方法，包括以下步骤：
(1)在衬底上形成浮栅电极；
(2)在浮栅电极上形成栅介质层；
(3)在栅介质层上形成沟道层；
(4)在沟道层的两端形成图案化的源电极和漏电极；
(5)在栅介质层上形成图案化的电容记忆层，且电容记忆层不与沟道层接触；
(6)在电容记忆层上形成输入栅极。
衬底的材质可以选用硅片、玻璃、塑料、纸等材料。栅介质层的材质为固态电解质，例如PECVD生长的多孔SiO2。沟道层的材质为非晶金属氧化物半导体材料，例如射频磁控溅射生长的ZnO、IZO和IGZO等。电容记忆层的材质为相变材料或铁电材料，相变材料的电容记忆特性，来源于金属氧化物中氧缺陷形成的导电通道，在外加电压下，这些导电通道的连通和断开对应地增大和减小了这类金属氧化物的电容，并长久保持；铁电材料的电容记忆特性，来源于非易失的铁电极化特性，在外加电压下，铁电材料同样可以在高电容态和低电容态之间转变，并长久保持。
本发明还提出了一种神经网络，如图3所示，包括多个相互电连接的所述多栅极神经元晶体管a-d和分压电阻。由于分压电阻的存在，输出信号为源电极读取的电压信号。在前一级多栅极神经元晶体管a-c的输入栅极上输入电压脉冲信号。此时，各多栅极神经元晶体管a-c的输出电压为各自输入栅极上输入的电压脉冲信号加权计算的结果。各多栅极神经元晶体管a-c的输出电压脉冲信号传递到下一级多栅极神经元晶体管d的输入栅极上，然后进行类似的加权计算。
上述过程模拟了神经网络的兴奋传递过程。神经元通过树突结构接收多个神经元传递来的信号，并将信号加权求和后再传递到下一个神经元。
以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (6)

1.一种多栅极神经元晶体管，其特征在于：包括衬底、浮栅电极、栅介质层、源电极、漏电极、沟道层、至少3组电容记忆层和与之对应的至少3组输入栅极；所述浮栅电极设于衬底上，所述栅介质层设于浮栅电极上，所述沟道层设于栅介质层上，所述源电极和漏电极分别设于沟道层上的两端；每组电容记忆层和输入栅极都不与沟道层接触；每组电容记忆层和输入栅极中，电容记忆层位于栅介质层上，输入栅极位于电容记忆层上；各组的电容记忆层之间以及各组的输入栅极之间互不接触；该晶体管的输入信号为输入栅极上施加的电压，该晶体管的输出信号为漏电极读取的沟道电流；各输入栅极通过电容记忆层与栅介质电容共同耦合至浮栅电极上，继而协同控制沟道输出电流，实现神经元的加权计算功能；输入栅极上施加的电压脉冲能长时程改变电容记忆层的电容大小，从而改变输入栅极的输入权重，实现突触的权重可塑性特征。
2.根据权利要求1所述一种多栅极神经元晶体管，其特征在于：电容记忆层的电容大小在对应的输入栅极施加刺激电压脉冲后发生长时程的上升，由低电容态转变为高电容态。
3.根据权利要求1所述一种多栅极神经元晶体管，其特征在于：电容记忆层的电容大小在对应的输入栅极施加恢复电压脉冲后发生长时程的下降，由高电容态恢复为低电容态。
4.一种多栅极神经元晶体管的制备方法，其特征在于，包括以下步骤：
(1)在衬底上形成浮栅电极；
(2)在浮栅电极上形成栅介质层；
(3)在栅介质层上形成沟道层；
(4)在沟道层的两端形成图案化的源电极和漏电极；
(5)在栅介质层上形成图案化的电容记忆层，且电容记忆层不与沟道层接触；
(6)在电容记忆层上形成输入栅极。
5.根据权利要求4所述一种多栅极神经元晶体管的制备方法，其特征在于：制备栅介质层的材质为固态电解质，制备沟道层的材质为非晶金属氧化物半导体，制备电容记忆层的材质为相变材料或铁电材料。
6.一种神经网络，其特征在于：该神经网络由若干如权利要求1所述多栅极神经元晶体管相互电连接而成。
CN201710092398.XA 2017-02-21 2017-02-21 多栅极神经元晶体管及其制备方法和构成的神经网络 Active CN106910773B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710092398.XA CN106910773B (zh) 2017-02-21 2017-02-21 多栅极神经元晶体管及其制备方法和构成的神经网络

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710092398.XA CN106910773B (zh) 2017-02-21 2017-02-21 多栅极神经元晶体管及其制备方法和构成的神经网络

Publications (2)

Publication Number Publication Date
CN106910773A true CN106910773A (zh) 2017-06-30
CN106910773B CN106910773B (zh) 2019-08-20

Family

ID=59207967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710092398.XA Active CN106910773B (zh) 2017-02-21 2017-02-21 多栅极神经元晶体管及其制备方法和构成的神经网络

Country Status (1)

Country Link
CN (1) CN106910773B (zh)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933178A (zh) * 2018-07-06 2018-12-04 福州大学 一种电子突触器件及制作方法
CN109037388A (zh) * 2018-07-11 2018-12-18 深圳大学 一种光控神经突触仿生电子器件及其制备方法
CN109086882A (zh) * 2018-07-04 2018-12-25 江苏大学 一种具有记忆功能的神经突触网络
CN109242095A (zh) * 2018-09-20 2019-01-18 山东大学 电荷注入式神经元网络阵列
WO2019064130A1 (en) * 2017-09-26 2019-04-04 International Business Machines Corporation VERTICAL THIN FILM TRANSISTOR
CN109830598A (zh) * 2019-02-18 2019-05-31 福州大学 自供电多栅极人工突触晶体管的制备方法和触觉学习
CN109829540A (zh) * 2019-01-28 2019-05-31 中国科学院微电子研究所 神经网络运算系统
CN110061056A (zh) * 2019-06-06 2019-07-26 湘潭大学 一种新型铁电场效应晶体管单元及其写入和读取方法
CN110232440A (zh) * 2019-06-11 2019-09-13 北京大学 基于铁电晶体管的脉冲神经元电路
CN110610984A (zh) * 2019-09-23 2019-12-24 中国科学院宁波材料技术与工程研究所 一种突触晶体管及其制备方法
CN111406265A (zh) * 2017-11-29 2020-07-10 美商安纳富来希股份有限公司 具有非易失性突触阵列的神经网络电路
CN111753976A (zh) * 2020-07-02 2020-10-09 西安交通大学 面向神经形态脉冲神经网络的电子传入神经元及实现方法
CN112420841A (zh) * 2020-11-09 2021-02-26 佛山立正不锈钢工业管有限公司 负微分电阻电路以及神经元晶体管结构
CN112414438A (zh) * 2020-11-19 2021-02-26 清华大学 基于神经元晶体管的柔性传感器
CN112819148A (zh) * 2020-12-31 2021-05-18 中国科学院上海微系统与信息技术研究所 基于浮栅晶体管的脉冲神经元网络
CN112836812A (zh) * 2020-12-31 2021-05-25 中国科学院上海微系统与信息技术研究所 基于浮栅晶体管的神经元网络
CN113113535A (zh) * 2021-03-30 2021-07-13 天津理工大学 一种基于MoS2的全固态电解质忆阻器及其制备方法
CN113675223A (zh) * 2021-05-17 2021-11-19 松山湖材料实验室 一种光电突触器件及其应用
CN113871471A (zh) * 2021-09-07 2021-12-31 北京大学 一种离子栅双模树突器件及其在神经网络加速器中的应用
CN113903812A (zh) * 2021-09-27 2022-01-07 中山大学 一种具有线性分类功能的多栅极神经元晶体管及制备方法
CN114093397A (zh) * 2021-11-22 2022-02-25 北京大学 一种抑制铁电晶体管FeFET写涨落的方法
CN114843345A (zh) * 2022-04-29 2022-08-02 中国科学院半导体研究所 神经元晶体管及其制备方法
CN116013991A (zh) * 2022-12-26 2023-04-25 常州大学 一种微纳多端口离子栅介质突触晶体管及制备方法
CN116234426A (zh) * 2023-03-20 2023-06-06 中山大学 一种储备池元件
CN116322065A (zh) * 2023-03-23 2023-06-23 南京大学 一种人工神经元晶体管及其制备方法
US12124945B2 (en) 2019-01-28 2024-10-22 Institute of Microelectronics, Chinese Academy of Sciences Neural network operation device
US12278573B2 (en) * 2020-12-08 2025-04-15 Xi'an Jiaotong-Liverpool University Friction nano power generation synaptic transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1128588A (zh) * 1994-05-06 1996-08-07 菲利浦电子有限公司 半导体器件
EP0739041B1 (en) * 1989-06-02 2003-10-01 SHIBATA, Tadashi Floating gate transistor with a plurality of control gates
US20150123078A1 (en) * 2013-10-07 2015-05-07 Samsung Electronics Co., Ltd. Graphene device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0739041B1 (en) * 1989-06-02 2003-10-01 SHIBATA, Tadashi Floating gate transistor with a plurality of control gates
CN1128588A (zh) * 1994-05-06 1996-08-07 菲利浦电子有限公司 半导体器件
US20150123078A1 (en) * 2013-10-07 2015-05-07 Samsung Electronics Co., Ltd. Graphene device and method of manufacturing the same

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019064130A1 (en) * 2017-09-26 2019-04-04 International Business Machines Corporation VERTICAL THIN FILM TRANSISTOR
US11271116B2 (en) 2017-09-26 2022-03-08 International Business Machines Corporation Vertical thin film transistor
US11239369B2 (en) 2017-09-26 2022-02-01 International Business Machines Corporation Vertical thin film transistor
US10522686B2 (en) 2017-09-26 2019-12-31 International Business Machines Corporation Vertical thin film transistor
CN111406265B (zh) * 2017-11-29 2023-11-24 美商安纳富来希股份有限公司 具有非易失性突触阵列的神经网络电路
CN111406265A (zh) * 2017-11-29 2020-07-10 美商安纳富来希股份有限公司 具有非易失性突触阵列的神经网络电路
CN109086882A (zh) * 2018-07-04 2018-12-25 江苏大学 一种具有记忆功能的神经突触网络
CN109086882B (zh) * 2018-07-04 2022-05-20 江苏大学 一种具有记忆功能的神经突触网络
CN108933178B (zh) * 2018-07-06 2020-11-03 福州大学 一种电子突触器件及制作方法
CN108933178A (zh) * 2018-07-06 2018-12-04 福州大学 一种电子突触器件及制作方法
CN109037388A (zh) * 2018-07-11 2018-12-18 深圳大学 一种光控神经突触仿生电子器件及其制备方法
CN109037388B (zh) * 2018-07-11 2020-12-15 深圳大学 一种光控神经突触仿生电子器件及其制备方法
CN109242095B (zh) * 2018-09-20 2021-08-10 山东大学 电荷注入式神经元网络阵列
CN109242095A (zh) * 2018-09-20 2019-01-18 山东大学 电荷注入式神经元网络阵列
US12124945B2 (en) 2019-01-28 2024-10-22 Institute of Microelectronics, Chinese Academy of Sciences Neural network operation device
CN109829540A (zh) * 2019-01-28 2019-05-31 中国科学院微电子研究所 神经网络运算系统
CN109829540B (zh) * 2019-01-28 2021-05-28 中国科学院微电子研究所 神经网络运算系统
CN109830598A (zh) * 2019-02-18 2019-05-31 福州大学 自供电多栅极人工突触晶体管的制备方法和触觉学习
CN110061056B (zh) * 2019-06-06 2022-01-28 湘潭大学 一种新型铁电场效应晶体管单元及其写入和读取方法
CN110061056A (zh) * 2019-06-06 2019-07-26 湘潭大学 一种新型铁电场效应晶体管单元及其写入和读取方法
CN110232440B (zh) * 2019-06-11 2021-06-04 北京大学 基于铁电晶体管的脉冲神经元电路
CN110232440A (zh) * 2019-06-11 2019-09-13 北京大学 基于铁电晶体管的脉冲神经元电路
CN110610984B (zh) * 2019-09-23 2023-04-07 中国科学院宁波材料技术与工程研究所 一种突触晶体管及其制备方法
CN110610984A (zh) * 2019-09-23 2019-12-24 中国科学院宁波材料技术与工程研究所 一种突触晶体管及其制备方法
CN111753976A (zh) * 2020-07-02 2020-10-09 西安交通大学 面向神经形态脉冲神经网络的电子传入神经元及实现方法
CN112420841B (zh) * 2020-11-09 2023-12-01 深圳必特跨境科技有限公司 负微分电阻电路以及神经元晶体管结构
CN112420841A (zh) * 2020-11-09 2021-02-26 佛山立正不锈钢工业管有限公司 负微分电阻电路以及神经元晶体管结构
CN112414438B (zh) * 2020-11-19 2022-07-05 清华大学 基于神经元晶体管的柔性传感器
CN112414438A (zh) * 2020-11-19 2021-02-26 清华大学 基于神经元晶体管的柔性传感器
US12278573B2 (en) * 2020-12-08 2025-04-15 Xi'an Jiaotong-Liverpool University Friction nano power generation synaptic transistor
CN112819148A (zh) * 2020-12-31 2021-05-18 中国科学院上海微系统与信息技术研究所 基于浮栅晶体管的脉冲神经元网络
CN112836812A (zh) * 2020-12-31 2021-05-25 中国科学院上海微系统与信息技术研究所 基于浮栅晶体管的神经元网络
CN113113535A (zh) * 2021-03-30 2021-07-13 天津理工大学 一种基于MoS2的全固态电解质忆阻器及其制备方法
CN113675223A (zh) * 2021-05-17 2021-11-19 松山湖材料实验室 一种光电突触器件及其应用
CN113871471B (zh) * 2021-09-07 2024-02-27 北京大学 一种离子栅双模树突器件及其在神经网络加速器中的应用
CN113871471A (zh) * 2021-09-07 2021-12-31 北京大学 一种离子栅双模树突器件及其在神经网络加速器中的应用
CN113903812A (zh) * 2021-09-27 2022-01-07 中山大学 一种具有线性分类功能的多栅极神经元晶体管及制备方法
CN114093397A (zh) * 2021-11-22 2022-02-25 北京大学 一种抑制铁电晶体管FeFET写涨落的方法
CN114093397B (zh) * 2021-11-22 2024-05-24 北京大学 一种抑制铁电晶体管FeFET写涨落的方法
CN114843345A (zh) * 2022-04-29 2022-08-02 中国科学院半导体研究所 神经元晶体管及其制备方法
CN114843345B (zh) * 2022-04-29 2024-09-06 中国科学院半导体研究所 神经元晶体管及其制备方法
CN116013991A (zh) * 2022-12-26 2023-04-25 常州大学 一种微纳多端口离子栅介质突触晶体管及制备方法
CN116234426A (zh) * 2023-03-20 2023-06-06 中山大学 一种储备池元件
CN116322065A (zh) * 2023-03-23 2023-06-23 南京大学 一种人工神经元晶体管及其制备方法

Also Published As

Publication number Publication date
CN106910773B (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
CN106910773B (zh) 多栅极神经元晶体管及其制备方法和构成的神经网络
Huang et al. Electrolyte-gated transistors for neuromorphic applications
Yang et al. All‐solid‐state synaptic transistor with ultralow conductance for neuromorphic computing
US12278573B2 (en) Friction nano power generation synaptic transistor
CN109542839B (zh) 融合非易失多值存储与逻辑运算功能的动态可控器件单元
CN104051545B (zh) 基于pn异质结构的忆阻器及其制备方法
US12205637B2 (en) Capacitive synaptic component and method for controlling same
CN109086882B (zh) 一种具有记忆功能的神经突触网络
Zhang et al. Recent progress on 2D materials-based artificial synapses
Chen et al. Perspective on oxide-based three-terminal artificial synapses in physical neural networks
CN111834530B (zh) 一种基于单晶钙钛矿的两端人工突触及其制备方法
WO2022041091A1 (zh) 一种新型类脑视觉系统
Tran et al. Memcapacitive devices in logic and crossbar applications
CN112949843A (zh) 基于多侧栅突触器件的人工感觉神经元结构及其制备方法
Xiao et al. Oxygen vacancy-induced synaptic plasticity in InAlZnO nanofiber transistors for low-power neuromorphic electronics
Chen et al. Low-energy-consumption organic synaptic transistors with high recognition accuracy enabled by Schottky barrier regulation
CN115881783B (zh) 一种过渡金属硫族磷酸盐层状材料基于离子迁移机制在仿神经突触器件中的应用
Yu et al. Vertical oxygen-gradient-engineered photoelectrochemical transistors for efficient on-chip sparsity capture and neural network processing units
CN112819148B (zh) 基于浮栅晶体管的脉冲神经元网络
CN112396176A (zh) 一种硬件神经网络批归一化系统
CN117279398A (zh) 垂直电解质栅控晶体管、电子装置、制备方法及操作方法
CN113903812A (zh) 一种具有线性分类功能的多栅极神经元晶体管及制备方法
CN112836812B (zh) 基于浮栅晶体管的神经元网络
CN117133328A (zh) 一种铁电电容型存储器可重构光电存内逻辑操作方法
CN111613254B (zh) 一种基于柔性材料的堆叠模拟存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant