CN108508352A - 一种测试码生成电路 - Google Patents

一种测试码生成电路 Download PDF

Info

Publication number
CN108508352A
CN108508352A CN201810351336.0A CN201810351336A CN108508352A CN 108508352 A CN108508352 A CN 108508352A CN 201810351336 A CN201810351336 A CN 201810351336A CN 108508352 A CN108508352 A CN 108508352A
Authority
CN
China
Prior art keywords
test
signal
reset
test code
reset signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810351336.0A
Other languages
English (en)
Other versions
CN108508352B (zh
Inventor
鲍宜鹏
王效
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201810351336.0A priority Critical patent/CN108508352B/zh
Publication of CN108508352A publication Critical patent/CN108508352A/zh
Application granted granted Critical
Publication of CN108508352B publication Critical patent/CN108508352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种测试码生成电路，属于集成电路技术领域。所述测试码生成电路用于SOC芯片测试，包括N位计数器、M位移位寄存器、测试模式锁定单元、密钥判断锁定单元和输出选择单元；其中，进入测试的辅助信号包括复位信号、第一引脚信号、第二引脚信号、第三引脚信号和加电复位信号，测试码最高位或复位信号作为测试码的输出条件。在输出测试码的同时，芯片系统依然可以处于复位状态，也可以处于不复位状态，增加芯片系统测试的可靠性。

Description

一种测试码生成电路
技术领域
本发明涉及集成电路技术领域，特别涉及一种测试码生成电路。
背景技术
随着智能可穿戴设备、智能硬件的普及以及物联网的兴起，SOC芯片在消费电子、工业控制、医疗设备以及人工智能等领域得到了广泛应用，随之而来的是SOC芯片越来越多的集成了不同IP核，包括数字IP和模拟IP，导致对SOC芯片的测试提出了越来越高的要求。
现有对SOC芯片的测试方法主要有以下两类：一、SOC芯片的测试通常采用芯片的引脚进行测试使能、测试模式的选择、以及功能模块的信号控制。二、采用芯片的引脚来测试使能，再使用芯片的普通引脚作为时钟与数据输入，来选择测试模式。
采用现有的第一类测试方法，会有以下缺点：首先，其安全性得不到保证。譬如，有可能导致客户无意将测试引脚加入信号，进行测试模式，发生不可逆转错误，如对SRAM，或Flash发生操作，从而导致程序执行错误。其次，测试不同模块的功能，都需要从芯片不同外部引脚打入信号，需要分析与连接信号，非常繁琐。最后，由于集成的功能模块越来越多，越来越复杂，导致测试需要的管脚数越来越多，其增加了测试的复杂性。
采用现有的第二类测试方法，会有以下缺点：首先，其安全性得不到保证，没有多位的密钥判断单元。其次，没有其它信号的辅助控制，不能保证其可靠性。第三，不能在测试模式与正常的工作模式之间自由切换，不能连续进行测试。最后，不能测试外部系统复位信号。
发明内容
本发明的目的在于提供一种测试码生成电路，以解决现有的测试电路和方法存在安全性能差、可靠性低的问题。
为解决上述技术问题，本发明提供一种测试码生成电路，用于SOC芯片测试。所述测试码生成电路N位计数器、M位移位寄存器、测试模式锁定单元、密钥判断锁定单元和输出选择单元；其中，进入测试的辅助信号包括复位信号、第一引脚信号、第二引脚信号、第三引脚信号和加电复位信号，测试码最高位或复位信号作为测试码的输出条件。
可选的，所述复位信号在低电平时有效，所述第一引脚信号用于屏蔽复位信号，所述第二引脚信号用于生成测试码的数据输入，所述第三引脚信号用于生成测试码的时钟输入，所述加电复位信号用于芯片内部的加电复位。
可选的，所述N位计数器中，时钟为所述第三引脚信号输入，所述复位信号为低电平复位。
可选的，所述M位移位寄存器中，时钟为所述第三引脚信号输入，所述复位信号为低电平复位。
可选的，所述密钥判断锁定单元用于判断所述M位移位寄存器的值是否与密钥匹配，包括比较判断模块和锁定模块。
可选的，所述测试模式锁定单元用于锁定测试码。
可选的，所述输出选择单元用于控制输出测试模式。
在本发明中提供了一种测试码生成电路，用于SOC芯片测试，其包括N位计数器、M位移位寄存器、测试模式锁定单元、密钥判断锁定单元和输出选择单元；其中，进入测试的辅助信号包括复位信号、第一引脚信号、第二引脚信号、第三引脚信号和加电复位信号，测试码最高位或复位信号作为测试码的输出条件。在输出测试码的同时，芯片系统依然可以处于复位状态，也可以处于不复位状态，增加芯片系统测试的可靠性。
附图说明
图1是本发明提供的测试码生成电路结构示意图；
图2是本发明提供的测试码生成电路的时序图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种测试码生成电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本实施例一提供了一种测试码生成电路，用于SOC芯片测试，其电路结构示意图如图1所示。所述测试码生成电路包括N位计数器、M位移位寄存器、测试模式锁定单元、密钥判断锁定单元和输出选择单元；其中，进入测试的辅助信号包括复位信号pin0、第一引脚信号pin1、第二引脚信号pin2、第三引脚信号pin4和加电复位信号Lvr，所述复位信号pin0在低电平时有效，所述第一引脚信号pin1用于屏蔽复位信号，所述第二引脚信号pin2用于生成测试码的数据输入，所述第三引脚信号pin3用于生成测试码的时钟输入，所述加电复位信号Lvr用于芯片内部的加电复位。保证了芯片在内部加电复位后，进入测试模式时，整个芯片系统处于复位状态，而测试电路工作，保证了芯片系统的可靠性。测试码最高位MST或复位信号pin0作为测试码的输出条件，如果MST为0，且pin1为0，则输出测试码的复位值ResetValue。在设置测试码最高位为1时，芯片进入相应的测试模式，此时芯片外部系统复位信号可以为0，也可以为1。芯片外部系统复位信号为0时，可以在芯片系统复位状态下，测试功能模块；芯片外部系统复位信号为１时，可以在芯片系统正常工作状态下，测试功能模块。方便了芯片测试模式与芯片正常工作模式之间的切换，同时利用这样的特点，也可以测试芯片外部系统复位信号。
所述N位计数器用于统计输入的数据个数，时钟为所述第三引脚信号pin3输入，所述复位信号pin0为低电平复位，由所述复位信号pin0和所述第一引脚信号pin1与所述加电复位信号Lvr组合而成，如图1所示。所述复位信号pin0释放后，从零开始计数（count），当计数到最大值时，复位为零。所述M位移位寄存器用于生成密钥与测试码，时钟为所述第三引脚信号pin3输入，所述复位信号pin0为低电平复位，由所述第一引脚信号pin1、所述第二引脚信号pin2、所述第三引脚信号pin3与芯片加电复位信号Lvr组合而成，如图1所示。所述复位信号pin0释放后，从打入时钟开始移位，先从高位移位，首先移位Ｍ次，移入Ｍ位的密钥，然后再移入Ｍ位的测试码。所述密钥判断锁定单元用于判断所述M位移位寄存器的值是否与密钥匹配，包括比较判断模块和锁定模块。当所述M位移位寄存器的值与密钥匹配时，会产生判断比较脉冲，当检测到该脉冲信号时，会产生TM_KeyMatch_Flag信号，该标志将一直被锁存，直到芯片系统复位。所述测试模式锁定单元用于锁定测试码，包括比较判断单元和锁存单元。当所述N位计数器计数到Ｍ时，且TM_KeyMatch_Flag为1，会产生判断比较脉冲，当检测到该脉冲信号时，会产生TM_Lock_Flag信号，该标志将一直被锁存，直到芯片系统复位。所述输出选择单元用于控制输出测试模式，当满足输出测试模式条件时，输出测试码，芯片系统进入相应的测试模式。
图2为所述测试码生成电路的时序图。本方案的实施可以分为以下几个阶段：芯片系统复位、M位密钥输入、M位测试码输入、输出测试码，进入相应的测试模式。
步骤1，芯片系统复位阶段：设置复位信号pin0为低电平，第一引脚信号pin1为高电平，其它引脚信号不设置，等待Tr（芯片内部加电复位时间）时间，将第一引脚信号pin1拉低；
步骤2，M位密钥输入阶段：将第三引脚信号pin3和第二引脚信号pin2分别作为时钟和数据输入，如图2所示，第三引脚信号pin3的第一次上升沿，采到第二引脚信号pin2的第一个数据(先打入最高位)，依次串行输入M位的密钥，共M个时钟周期。当M位移位寄存器的值与密钥匹配时，在图2中，时钟上升沿解锁，会产生TM_KeyMatch_Flag信号；
步骤3，M位测试码输入阶段：串行输入Ｍ位测试码，共M个时钟周期，当M个时钟周期之后，锁定测试码，TM_Lock_Flag信号拉高；
步骤4，输出测试码阶段：当TM_Lock_Flag信号拉高，且芯片系统复位信号为高或锁定后的测试码的最高位为1，输出测试码Test_Code，Tlvr为TM_Lock_Flag信号拉高到芯片系统复位信号为高的时间，最少为1个芯片系统周期；当测试码最高位为1时，可以输出测试码。这样的设计是为了在输出测试码的同时，芯片系统依然可以处于复位状态，也可以处于不复位状态。
在测试码生成阶段，芯片系统可以一直处于复位状态，增加芯片系统测试的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (7)

1.一种测试码生成电路，用于SOC芯片测试，其特征在于，包括：N位计数器、M位移位寄存器、测试模式锁定单元、密钥判断锁定单元和输出选择单元；其中，进入测试的辅助信号包括复位信号、第一引脚信号、第二引脚信号、第三引脚信号和加电复位信号，测试码最高位或复位信号作为测试码的输出条件。
2.如权利要求1所述的测试码生成电路，其特征在于，所述复位信号在低电平时有效，所述第一引脚信号用于屏蔽复位信号，所述第二引脚信号用于生成测试码的数据输入，所述第三引脚信号用于生成测试码的时钟输入，所述加电复位信号用于芯片内部的加电复位。
3.如权利要求1所述的测试码生成电路，其特征在于，所述N位计数器中，时钟为所述第三引脚信号输入，所述复位信号为低电平复位。
4.如权利要求2所述的测试码生成电路，其特征在于，所述M位移位寄存器中，时钟为所述第三引脚信号输入，所述复位信号为低电平复位。
5.如权利要求1所述的测试码生成电路，其特征在于，所述密钥判断锁定单元用于判断所述M位移位寄存器的值是否与密钥匹配，包括比较判断模块和锁定模块。
6.如权利要求1所述的测试码生成电路，其特征在于，所述测试模式锁定单元用于锁定测试码。
7.如权利要求1所述的测试码生成电路，其特征在于，所述输出选择单元用于控制输出测试模式。
CN201810351336.0A 2018-04-19 2018-04-19 一种测试码生成电路 Active CN108508352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810351336.0A CN108508352B (zh) 2018-04-19 2018-04-19 一种测试码生成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810351336.0A CN108508352B (zh) 2018-04-19 2018-04-19 一种测试码生成电路

Publications (2)

Publication Number Publication Date
CN108508352A true CN108508352A (zh) 2018-09-07
CN108508352B CN108508352B (zh) 2020-11-24

Family

ID=63382480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810351336.0A Active CN108508352B (zh) 2018-04-19 2018-04-19 一种测试码生成电路

Country Status (1)

Country Link
CN (1) CN108508352B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109324281A (zh) * 2018-11-08 2019-02-12 珠海格力电器股份有限公司 一种ic芯片测试系统和方法
CN109376041A (zh) * 2018-09-19 2019-02-22 广州优亿信息科技有限公司 一种用于ai手机芯片的基准测试系统及其工作流程
CN109977476A (zh) * 2019-02-28 2019-07-05 中国兵器工业集团第二一四研究所苏州研发中心 一种硬件电路中判断外部引脚互连关系的方法
CN114089172A (zh) * 2021-11-22 2022-02-25 中国电子科技集团公司第五十八研究所 一种pcie io扩展芯片的jtag调试方法
TWI774352B (zh) * 2021-02-08 2022-08-11 大陸商昂寶電子（上海）有限公司 晶片測試電路及方法
CN115792579A (zh) * 2023-01-05 2023-03-14 旋智电子科技（上海）有限公司 用于控制测试模式的电路和方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505138B1 (en) * 1999-10-28 2003-01-07 Credence Systems Corporation Function-based control interface for integrated circuit tester prober and handler devices
US20050080745A1 (en) * 2003-10-10 2005-04-14 Hayhow Reid F. Electronic licensing for device tester
US20050204226A1 (en) * 2004-02-06 2005-09-15 Whetsel Lee D. Core circuit test architecture
US20060075316A1 (en) * 2004-10-05 2006-04-06 Domenico Chindamo Methods and apparatus for providing scan patterns to an electronic device
CN1819197A (zh) * 2005-02-03 2006-08-16 三星电子株式会社 使用最少引脚而被测试的半导体器件、以及测试其的方法
CN101694512A (zh) * 2005-02-03 2010-04-14 三星电子株式会社 测试电路和片上系统
CN103018657A (zh) * 2012-12-05 2013-04-03 北京华大信安科技有限公司 一种电路测试控制方法及装置
CN104182665A (zh) * 2014-08-05 2014-12-03 北京时代民芯科技有限公司 一种带有保护模块的jtag电路
CN205656280U (zh) * 2016-05-30 2016-10-19 珠海市一微半导体有限公司 芯片测试控制电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505138B1 (en) * 1999-10-28 2003-01-07 Credence Systems Corporation Function-based control interface for integrated circuit tester prober and handler devices
US20050080745A1 (en) * 2003-10-10 2005-04-14 Hayhow Reid F. Electronic licensing for device tester
US20050204226A1 (en) * 2004-02-06 2005-09-15 Whetsel Lee D. Core circuit test architecture
US20060075316A1 (en) * 2004-10-05 2006-04-06 Domenico Chindamo Methods and apparatus for providing scan patterns to an electronic device
CN1819197A (zh) * 2005-02-03 2006-08-16 三星电子株式会社 使用最少引脚而被测试的半导体器件、以及测试其的方法
CN101694512A (zh) * 2005-02-03 2010-04-14 三星电子株式会社 测试电路和片上系统
CN103018657A (zh) * 2012-12-05 2013-04-03 北京华大信安科技有限公司 一种电路测试控制方法及装置
CN104182665A (zh) * 2014-08-05 2014-12-03 北京时代民芯科技有限公司 一种带有保护模块的jtag电路
CN205656280U (zh) * 2016-05-30 2016-10-19 珠海市一微半导体有限公司 芯片测试控制电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘娟: "SoC测试中的低功耗与数据压缩方法研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109376041A (zh) * 2018-09-19 2019-02-22 广州优亿信息科技有限公司 一种用于ai手机芯片的基准测试系统及其工作流程
CN109324281A (zh) * 2018-11-08 2019-02-12 珠海格力电器股份有限公司 一种ic芯片测试系统和方法
CN109977476A (zh) * 2019-02-28 2019-07-05 中国兵器工业集团第二一四研究所苏州研发中心 一种硬件电路中判断外部引脚互连关系的方法
TWI774352B (zh) * 2021-02-08 2022-08-11 大陸商昂寶電子（上海）有限公司 晶片測試電路及方法
CN114089172A (zh) * 2021-11-22 2022-02-25 中国电子科技集团公司第五十八研究所 一种pcie io扩展芯片的jtag调试方法
CN114089172B (zh) * 2021-11-22 2024-04-09 中国电子科技集团公司第五十八研究所 一种pcie io扩展芯片的jtag调试方法
CN115792579A (zh) * 2023-01-05 2023-03-14 旋智电子科技（上海）有限公司 用于控制测试模式的电路和方法

Also Published As

Publication number Publication date
CN108508352B (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
CN108508352B (zh) 一种测试码生成电路
US10013581B2 (en) Detection of fault injection attacks
US9222973B2 (en) Protecting chip settings using secured scan chains
CN111027270A (zh) 一种用于集成电路设计流程可信设计的方法及电路
CN114280454A (zh) 芯片测试方法、装置、芯片测试机及存储介质
CN104950251B (zh) 一种片上系统soc芯片的时钟网络系统
CN104425037B (zh) 可重配置电路及其解码器
US9954534B2 (en) Methods and circuits for preventing hold time violations
US11374561B2 (en) Integrated circuit and method of testing
CN112733478B (zh) 用于对设计进行形式验证的装置
Sivaranjani et al. Design and analysis of UART protocol with SEC-DED and implementation on FPGA
US20240418776A1 (en) Integrated-circuit chip for retention cell testing
US9506983B2 (en) Chip authentication using scan chains
Carvalho et al. Enhancing I2C robustness to soft errors
CN110460329B (zh) 一种面向故障锁相环测试电路
CN105703745B (zh) 一种时钟状态指示电路及方法
TWI739556B (zh) 時脈死結檢測系統、方法以及非暫態電腦可讀取媒體
US12164348B2 (en) Capturing of on-chip resets in an integrated circuit
CN105510804B (zh) 一种信号环路检测电路及方法
Koppad et al. Online testing by protocol decomposition
US10911035B1 (en) Fixed-width pulse generator
Praneeth et al. A Novel Architecture Design of a USB Module in Wireless Modem for IOT Applications
US20040098646A1 (en) Method and apparatus to check the integrity of scan chain connectivity by traversing the test logic of the device
KR0160619B1 (ko) 집적회로의 내부 동작 검출회로
CN120336095A (zh) 一种仅通过复用功能引脚进入退出dft模式的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant