CS231806B1 - Zapojení pro synchronní rozběh, chod a brzdění krokových motorů - Google Patents

Abstract

Vynález se týká zapojení pro synchronní rozběh, chod a brzdění dvou a více krokových motorů. První výstupy čidel krokových motorů jsou připojeny na vstupy první paměti, druhé výstupy Čidel krokových motorů jsou Spojeny se vstupy druhé paměti. Vstupy pro rozběh a chod motoru a vstupy pro brzdění motoru do první a druhé paměti jsou navzájem propojeny a připojeny na Odpovídající výstupy režimu krokového motoru. Výstupy první á druhé paměti jsou přes logiku uzavřené Smyčky připojené na koncový stupeň, na jehož výstup jsou připojeny vstupy krokových motorů. Koncepce je založena na Chodu krokových motorů v uzavřené smyčce, a to v celém rozsahu rychlosti momentové charakteristiky.

Description

Vynález se týká zapojení pro synchronní rozběh, chod a brzdění dvou i více krokových motorů, sestávající z čidel, paměti, logiky uzavřené smyčky e koncového stupně.

Synchronní chod dvou i více krokových motorů je známý pod názvem elektrická hřídel.

Dosavadním nedostatkem elektrická hřídel. Dosavadním nedostatkem elektrické hřídele je možnost provozu krokových motorů jen v start-stop oblasti, ve které se maximální krokovací kmitočet krokových motorů pohybuje do 400 k/sec. Hozběh na vysoký kmitočet je velmi obtížný a setrvání na vyšěí rychlosti prakticky nemožné. Malé přetížení jednoho z motorů vyvolá vypadnutí ze synchronismu. Z tohoto důvodu řada aplikací, vyžadujících rychlosti v celé oblasti momentové charakteristily, zůstala dodnes nevyřeěena. Je zde nutno podotknout, že dosavadní elektrická hřídel byla koncipována jen s chodera krokových motorů v otevřená smyčce.

Výše uvedené nevýhody odstraňuje vynález, jehož podstete spočívá v tom, že první výstupy čidel krokových motorů jsou připojeny na vstupy první paměti. Druhé výstupy čidel krokových motorů jsou spojeny se vstupy druhé paměti. Vstupy pro rozběh a chod motoru a vstupy pro brzdění motoru do první a druhé paměti jsou nevzájem propojeny a připojeny na odpovídající výstupy režimu krokového motoru. Výstupy první a druhé paměti jsou přes obvod logiky uzevřené smyčky připojené na koncový stupeň, na jehož výstup jsou připojeny vstupy krokových motorů.

Příklad zapojení pro synchronní rozběh, chod a brzdění dvou krokových motorů je déle popsán s pomocí výkresů, kde na obr. 1 je konkrétní schéma zapojení nově koncipované elektrické hřídele, na obr, 2 je znázorněn průběh signálu z čidel krokových motorů.

Koncepce elektrické hřídele je založena na chodu krokových motorů v uzavřené smyčce, a to v celém rozsahu rychlostí momentové charakteristiky. To znamená, že umožňuje synchronní chod dvou a více krokových motorů až do jejich maximálně dosažitelných rychlostí. Navíc tato koncepce zaručuje naprosto synchronní chod, i kdyby jeden z motorů se náhle zastavil, totéž se stene i s druhým krokovým motorem.

Jak je znázorněno na obr. 1. první výstupy VI čidel ČI . Cg krokovým motorů Ml . HJ2 jsou připojeny na vstupy první paměti P1. Druhé výstupy V2 čidel Cl. Č2 krokových motorů M1. M2 jsou spojeny se vstupy druhé paměti P2. Vstupy j. pro rozběh a chod motoru a vstupy g pro brzděni motoru do první e druhé paměti P1 . P2 jsou navzájem propojeny e připojeny na odpovídající výstupy režimu krokového motoru. Výstupy první a druhé paměti Pí . P2 jsou přes logiku uzevřené smyčky WS připojené na koncový stupeň Kg,, na jehož výstup jsou připojeny vstupy krokových motorů Mt. M2.

Signály SI krokových motorů Ml. M2 se porovnávají v první paměti Pí a signály Sg v druhé paměti P2. Při rozběhu a chodu krokových motorů má přednost průchodu zpožděný signál pomalejšího motoru. Jestliže při rozběhu krokových motorů přijde jako první signál SI z čidla Cl krokového motoru Ml. tJ< S1M1. první paměl Pí nepropustí tento signál do obvodu logiky uzavřené smyčky HJS - viz obr. 2. Teprve když přijde signál SI zpožděného krokového motoru Mg, tj. S1M2. propustí první paměl P2 tento signál do obvodu logiky uzavřené smyčky LUS. Tím se dosáhne toho, že je jeden krokový qotor Ml brzděn do okamžiku, kdy ho dožene druhý krokový motor M2. Regulace je prováděna v každém kroku, a to pro oba signály S1 S2 obou krokových motorů M1 . M2. tedy 8 první a druhou pamětí £1., Pg.

Je-li v režimu brzdění na vstupech £ pamětí Pí. P2 log. 1, pozmění se přednost průchodnosti signálů S1 S2 z čidel Cl . Cg. V tomto případě má přednost průchodnosti první a druhou pamětí Pí., P2 signál, který dojde z čidel Cl . Cg dříve. To znamená, jak je * znázorněno na obr, 2, že jakmile se objeví signál S1M1 na vstupu první paměti Pí., objeví se i na jejím výstupu, tj. na vstupu obvodu logiky uzavřené smyčky WS. V tomto případě tento signál S1M1 způsobí zabrzdění jednoho krokového motoru Ml a zrychlení zpožďujícího se druhého krokového motoru Mg.

Claims (1)

1. Zapojeni pro synchronní rozběh, chod a brzdění krokových motorů, sestávající z čidel, paměti, obvodu logiky uzavřené smyčky a koncového stupně, vyznačené tím, že první výstupy (VI) čidel (Cl, Č2) krokových motorů (Ml, M2), jsou připojeny na vstupy první paměti (Pl), druhé výstupy (V2) čidel (Č1, Č2) krokových motorů (M1, M2) jsou spojeny se vstupy druhé paměti (P2), přičemž vstupy (1) pro rozběh a chod motoru a vstupy (2) pro brzdění motoru do první a druhé mepěti (Pí, P2) jsou vzájemně propojeny a připojeny na odpovídající výstupy režimu krokového motoru, výstupy první a druhé paměti (Pí, P2) jsou přes obvod logiky uzavřené smyčky (LUS) připojené na koncový stupeň (KS), na jehož výstup jsou připojeny vstupy krokových motorů (Ml, M2).