DE102015208097A1 - Herstellen einer Halbleitervorrichtung durch Epitaxie - Google Patents

Herstellen einer Halbleitervorrichtung durch Epitaxie Download PDF

Info

Publication number
DE102015208097A1
DE102015208097A1 DE102015208097.8A DE102015208097A DE102015208097A1 DE 102015208097 A1 DE102015208097 A1 DE 102015208097A1 DE 102015208097 A DE102015208097 A DE 102015208097A DE 102015208097 A1 DE102015208097 A1 DE 102015208097A1
Authority
DE
Germany
Prior art keywords
layer
dopant concentration
dopants
conductivity type
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015208097.8A
Other languages
English (en)
Other versions
DE102015208097B4 (de
Inventor
Daniel Schlögl
Matthias Künle
Erwin Lercher
Johannes Baumgartl
Hans-Joachim Schulze
Christoph Weiss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015208097.8A priority Critical patent/DE102015208097B4/de
Priority to CN201610247808.9A priority patent/CN106098553A/zh
Priority to JP2016090310A priority patent/JP6721401B2/ja
Priority to US15/142,992 priority patent/US9647083B2/en
Publication of DE102015208097A1 publication Critical patent/DE102015208097A1/de
Priority to US15/589,352 priority patent/US10243066B2/en
Application granted granted Critical
Publication of DE102015208097B4 publication Critical patent/DE102015208097B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/043—Manufacture or treatment of planar diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks

Landscapes

  • Recrystallisation Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zur Herstellung einer Halbleitervorrichtung (1) wird vorgestellt. Das Verfahren (2) umfasst: Bereitstellen (20) eines Halbleitersubstrats (4), das eine Oberfläche (40) aufweist; epitaxiales Wachsenlassen (21) einer Rückseiten-Emitter-Schicht (125) auf der Oberseite der Oberfläche (40) entlang einer zur Oberfläche (40) senkrechten, vertikalen Richtung (Z), wobei die Rückseiten-Emitter-Schicht (125) Dotierstoffe eines ersten Leitfähigkeitstyps oder Dotierstoffe eines zweiten Leitfähigkeitstyps, der zu dem ersten Leitfähigkeitstyp komplementär ist, aufweist; epitaxiales Wachsenlassen (23) einer Drift-Schicht (123), die Dotierstoffe des ersten Leitfähigkeitstyps oberhalb der Rückseiten-Emitter-Schicht (125) aufweist, entlang einer vertikalen Richtung (Z), wobei eine Dotierstoffkonzentration der Rückseiten-Emitter-Schicht (125) höher als eine Dotierstoffkonzentration der Drift-Schicht (123) ist; und Erzeugen (24) entweder innerhalb oder auf der Oberseite der Drift-Schicht (123) einer Body-Region (124), die Dotierstoffe des zweiten Leitfähigkeitstyps aufweist, wobei ein Übergang zwischen der Body-Region (124) und der Drift-Schicht (123) eine pn-Sperrschicht (Zpn) bildet. Epitaxiales Wachsenlassen (23) der Drift-Schicht (123) umfasst das Erzeugen eines Dotierstoffkonzentrationsprofils (P) von Dotierstoffen des ersten Leitfähigkeitstyps entlang der vertikalen Richtung (Z) innerhalb der Drift-Schicht (123), wobei das Dotierstoffkonzentrationsprofil (P) in der Drift-Schicht (123) eine Variation einer Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps entlang der vertikalen Richtung (Z) aufweist.

Description

  • TECHNISCHES GEBIET
  • Diese Beschreibung bezieht sich auf Ausführungsformen eines Verfahrens zur Herstellung einer Halbleitervorrichtung und auf Ausführungsformen einer Halbleitervorrichtung. Diese Beschreibung bezieht sich insbesondere auf Ausführungsformen eines Verfahrens zur Herstellung einer Halbleitervorrichtung durch Epitaxialwachstum von Halbleiterschichten.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Verbraucher- und Industrie-Anwendungen, wie beispielsweise das Umwandeln elektrischer Energie und das Antreiben eines elektrischen Motors oder einer elektrischen Maschine, sind auf Halbleitervorrichtungen angewiesen. Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs), Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs) und Dioden sind beispielsweise für verschiedene Anwendungen, die Schalter in Leistungsversorgungen und Leistungswandler umfassen, jedoch nicht darauf beschränkt sind, eingesetzt worden.
  • Oft ist es wünschenswert, derartige Leistungshalbleitervorrichtungen mit einem sanften Ausschalt-Verhalten zu versehen, um beispielsweise einen zu frühen oder zu plötzlichen Abfall des Sperrverzögerungsstroms während des Ausschaltens einer Leistungshalbleiterdiode zu vermeiden. Gleichzeitig ist es allgemein wünschenswert, die Schaltverluste der Leistungshalbleitervorrichtungen zu minimieren. Derartige Charakteristiken einer Leistungshalbleitervorrichtung können beispielsweise für hart-schaltende Anwendungen relevant sein, die bei hohen Schaltfrequenzen in betrieben werden.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform wird ein Verfahren zur Herstellung einer Halbleitervorrichtung vorgestellt. Das Verfahren umfasst: das Bereitstellen eines Halbleitersubstrats, das eine Oberfläche aufweist; das epitaxiale Wachsenlassen einer Rückseiten-Emitter-Schicht auf der Oberseite der Oberfläche entlang einer, zur Oberfläche senkrechten, vertikalen Richtung, wobei die Rückseiten-Emitter-Schicht Dotierstoffe eines ersten Leitfähigkeitstyps oder Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der zum ersten Leitfähigkeitstyp komplementär ist; das epitaxiale Wachsenlassen einer Drift-Schicht, die Dotierstoffe des ersten Leitfähigkeitstyps aufweist, oberhalb der Rückseiten-Emitter-Schicht entlang der vertikalen Richtung, wobei eine Dotierstoffkonzentration der Rückseiten-Emitter-Schicht höher als eine Dotierstoffkonzentration der Drift-Schicht ist; und das Erzeugen entweder innerhalb oder auf der Oberseite der Drift-Schicht einer Body-Region, die Dotierstoffe des zweiten Leitfähigkeitstyps aufweist, wobei ein Übergang zwischen der Body-Region und der Drift-Schicht eine pn-Sperrschicht bildet. Epitaxiales Wachsenlassen der Drift-Schicht umfasst das Erzeugen eines Dotierstoffkonzentrationsprofils von Dotierstoffen des ersten Leitfähigkeitstyps entlang der vertikalen Richtung innerhalb der Drift-Schicht, wobei das Dotierstoffkonzentrationsprofil in der Drift-Schicht eine Variation einer Dotierstoffkonzentration des ersten Leitfähigkeitstyps entlang der vertikalen Richtung aufweist.
  • Gemäß einer weiteren Ausführungsform wird ein weiteres Verfahren zur Herstellung einer Halbleitervorrichtung vorgestellt. Das weitere Verfahren umfasst: das Bereitstellen eines Halbleitersubstrats, das eine Oberfläche aufweist; das epitaxiale Wachsenlassen einer Rückseiten-Emitter-Schicht auf der Oberseite der Oberfläche entlang einer, zur Oberfläche senkrechten, vertikalen Richtung, wobei die Rückseiten-Emitter-Schicht Dotierstoffe eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps aufweist, der zum ersten Leitfähigkeitstyp komplementär ist; das epitaxiale Wachsenlassen einer Pufferschicht auf der Oberseite der Rückseiten-Emitter-Schicht entlang einer vertikalen Richtung, wobei die Pufferschicht Dotierstoffe des ersten Leitfähigkeitstyps aufweist; das epitaxiale Wachsenlassen einer Drift-Schicht in vertikaler Richtung, die Dotierstoffe des ersten Leitfähigkeitstyps aufweist, auf der Oberseite der Pufferschicht, wobei jede einer Dotierstoffkonzentration der Rückseiten-Emitter-Schicht und einer Dotierstoffkonzentration der Pufferschicht höher als eine Dotierstoffkonzentration der Drift-Schicht ist; und das Erzeugen entweder innerhalb oder auf der Oberseite der Drift-Schicht einer Body-Region, die Dotierstoffe des zweiten Leitfähigkeitstyps aufweist, wobei ein Übergang zwischen der Body-Region und der Drift-Schicht eine pn-Sperrschicht bildet. Epitaxiales Wachsenlassen der Pufferschicht umfasst das Erzeugen, innerhalb der Pufferschicht, eines Dotierstoffkonzentrationsprofils von Dotierstoffen des ersten Leitfähigkeitstyps entlang der vertikalen Richtung, wobei das Dotierstoffkonzentrationsprofil in der Pufferschicht eine Variation einer Dotierstoffkonzentration von Dotierstoffen des ersten Leitfähigkeitstyps entlang der vertikalen Richtung aufweist.
  • Gemäß noch einer weiteren Ausführungsform wird eine Halbleitervorrichtung vorgestellt. Die Halbleitervorrichtung umfasst einen Halbleiterkörper, der eine Vorderseite und eine Rückseite aufweist, wobei der Halbleiterkörper in eine vertikale Richtung von der Rückseite zur Vorderseite gerichtet ist und Folgendes umfasst: eine epitaxial gewachsene Drift-Schicht, die Dotierstoffe eines ersten Leitfähigkeitstyps aufweist; eine Body-Region, die entweder innerhalb oder auf der Oberfläche der Drift-Schicht angeordnet ist, und Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der zum ersten Leitfähigkeitstyp komplementär ist, wobei ein Übergang zwischen der Body-Region und der Drift-Schicht eine pn-Sperrschicht bildet; und eine epitaxial gewachsene Rückseiten-Emitter-Schicht, die zwischen der Drift-Schicht und der Rückseite angeordnet ist, wobei die Rückseiten-Emitter-Schicht Dotierstoffe des ersten oder des zweiten Leitfähigkeitstyps und eine höhere Dotierstoffkonzentration als die Drift-Schicht aufweist. In der Drift-Schicht weist ein Dotierstoffkonzentrationsprofil entlang der vertikalen Richtung eine Variation einer Dotierstoffkonzentration des ersten Leitfähigkeitstyps entlang der vertikalen Richtung auf.
  • Der Fachmann wird beim Lesen der folgenden detaillierten Beschreibung und beim Ansehen der begleitenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Teile in den Figuren stellen nicht notwendigerweise eine maßstabgetreue Wiedergabe dar, sondern heben vielmehr eine Veranschaulichung von Prinzipien der Erfindung hervor. Überdies kennzeichnen in den Figuren ähnliche Bezugszahlen entsprechende Teile. In den Zeichnungen veranschaulicht:
  • 1A schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 1B schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 1C schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 1D schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 1E schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 1F schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 1G schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 2 schematisch einen Teilbereich eines vertikalen Dotierstoffkonzentrationsprofils einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 3A schematisch einen Teilbereich eines vertikalen Dotierstoffkonzentrationsprofils einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 3B schematisch einen Teilbereich eines vertikalen Dotierstoffkonzentrationsprofils einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 3C schematisch einen Teilbereich eines vertikalen Dotierstoffkonzentrationsprofils einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 3D schematisch einen Teilbereich eines vertikalen Dotierstoffkonzentrationsprofils einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 4A schematisch einen Teilbereich eines vertikalen Querschnitts einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen; und
  • 4B schematisch einen Teilbereich eines vertikalen Querschnitts einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die dazugehören und in denen durch die Veranschaulichung spezifischer Ausführungsformen gezeigt wird, wie die Erfindung in die Praxis umgesetzt werden kann.
  • In diesem Zusammenhang kann richtungsangebende Terminologie, wie beispielsweise “Ober-“, “Unter-“, “Rück-“, “Vorder-“, “Hinter-“ etc., mit Bezug auf die Ausrichtung der Figuren, die beschrieben werden, verwendet werden. Da Teile von Ausführungsformen in einer Reihe von unterschiedlichen Ausrichtungen positioniert sein können, kann die richtungsangebende Terminologie zu Zwecken der Veranschaulichung verwendet werden und ist keinesfalls einschränkend. Es wird darauf hingewiesen, dass andere Ausführungsformen angewandt werden können und strukturelle oder logische Veränderungen ausgeführt werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in einem einschränkenden Sinn zu verstehen, und der Schutzumfang der vorliegenden Erfindung ist durch die angefügten Ansprüche definiert.
  • Bezug wird nunmehr im Detail auf verschiedene Ausführungsformen, auf ein oder mehrere Beispiele, die in den Figuren veranschaulicht sind, genommen. Jedes Beispiel wird in erläuternder Art und Weise präsentiert und ist nicht als eine Einschränkung der Erfindung zu deuten. Beispielsweise können veranschaulichte oder als Teil einer Ausführungsform beschriebene Merkmale auf oder im Zusammenhang mit anderen Ausführungsformen angewandt werden, um noch eine weitere Ausführungsform hervorzubringen. Dass die vorliegende Erfindung derartige Modifizierungen und Variationen umfasst, ist beabsichtigt. Die Beispiele werden unter Anwendung einer spezifischen Sprache beschrieben, die nicht als den Schutzumfang der angefügten Ansprüche einschränkend ausgelegt werden sollte. Die Zeichnungen sind keine maßstabgetreue Wiedergabe und dienen lediglich der Veranschaulichung. Zum besseren Verständnis sind, wenn nicht anders angegeben, dieselben Elemente oder Herstellungsschritte durch dieselben Referenzen in den verschiedenen Zeichnungen gekennzeichnet worden.
  • Der wie in dieser Beschreibung verwendete Begriff „horizontal“ zielt darauf ab, eine zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterregion im Wesentlichen parallele Ausrichtung zu beschreiben. Das kann beispielsweise die Oberfläche eines Wafers oder eines Nacktchips sein.
  • Der wie in dieser Beschreibung verwendete Begriff “vertikal” zielt darauf ab, eine zur horizontalen Oberfläche im Wesentlichen senkrecht angeordnete Ausrichtung d.h. parallel zur normalen Ausrichtung der Oberfläche des Halbleitersubstrats oder der Halbleiterregion zu beschreiben.
  • In dieser Beschreibung kann n-dotiert als “erster Leitfähigkeitstyp” bezeichnet werden, während p-dotiert als “zweiter Leitfähigkeitstyp” bezeichnet werden kann. Alternativ dazu können entgegengesetzte Dotierungsverhältnisse eingesetzt werden, sodass der erste Leitfähigkeitstyp p-dotiert sein kann, und der zweite Leitfähigkeitstyp n-dotiert sein kann. Eine n-dotierte Halbleiterregion kann beispielsweise durch das Einbringen von Donatoren in eine Halbleiterregion hergestellt werden. Ferner kann eine p-dotierte Halbleiterregion durch das Einbringen von Akzeptoren in eine Halbleiterregion hergestellt werden.
  • Im Kontext der vorliegenden Beschreibung zielen die Begriffe “in ohmschem Kontakt”, “in elektrischem Kontakt”, “in ohmscher Verbindung” und “elektrisch verbunden” darauf ab, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Regionen, Teilbereichen, Abschnitten oder Teilen einer Halbleiteranordnung oder zwischen verschiedenen Anschlüssen von einer oder mehreren Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Abschnitt oder einem Teil einer Halbleiteranordnung vorliegt. Ferner zielt im Kontext der vorliegenden Erfindung der Begriff “in Kontakt” darauf ab, zu beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der entsprechenden Halbleiteranordnung besteht; beispielsweise umfasst ein Übergang zwischen zwei Elementen, die miteinander in Kontakt sind, vielleicht kein weiteres dazwischenliegendes Element oder ähnliches.
  • Die in dieser Beschreibung beschriebenen spezifischen Ausführungsformen beziehen sich auf monolithisch integrierte Halbleiteranordnungen mit einer IGBT-, MOSFET- oder Dioden-Struktur, ohne darauf eingeschränkt zu sein.
  • Der in dieser Beschreibung verwendete Begriff “Leistungshalbleitervorrichtung” zielt darauf ab, eine Halbleitervorrichtung auf einem Einzel-Chip mit einer hohen Spannungssperrung und/oder hohen Stromführungsfähigkeiten zu beschreiben. Eine solche Halbleitervorrichtung kann Teil einer Halbleiteranordnung sein. Mit anderen Worten, die Leistungshalbleitervorrichtungen sind für hohen Strom, wie beispielsweise im Ampere-Bereich, beispielsweise bis zu mehreren hundert Ampere, und/oder hohe Spannungen, wie beispielsweise über 40 V, 100 V und darüber, bestimmt.
  • Ferner kann sich der Begriff “Dotierstoffkonzentration” in dieser Beschreibung auf eine integrale Dotierstoffkonzentration beziehungsweise eine mittlere Dotierstoffkonzentration oder auf eine Lagenladungsträgerkonzentration einer spezifischen Halbleiterregion oder einer Halbleiterschicht beziehen. Somit kann eine Aussage, die behauptet, dass eine Dotierstoffkonzentration einer spezifischen Halbleiterregion höher oder niedriger als im Vergleich zu einer Dotierstoffkonzentration einer anderen Halbleiterregion ist, darauf hinweisen, dass sich die jeweiligen mittleren Dotierstoffkonzentrationen der Halbleiterregionen voneinander unterscheiden.
  • Ferner ist der Begriff “Body-Region” in dieser Beschreibung nicht notwendigerweise auf eine Body-Region in einer Transistorzelle, wie beispielsweise eine Body-Region eines MOSFET oder eines IGBT, beschränkt, sondern kann sich auch auf eine Emitter-Region einer Diode beziehen, die eine pn-Sperrschicht mit einer Drift-Region der Diode bilden kann. Beispielsweise kann der nachstehend verwendete Begriff „Body-Region“ eine p-dotierte (Anoden-)Emitter-Region einer pin-Diode kennzeichnen.
  • 1 veranschaulicht schematisch ein Verfahren 2 zur Herstellung einer Halbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen. Das Verfahren 2 umfasst in einem ersten Schritt 20 das Bereitstellen eines Halbleitersubstrats 4, das eine Oberfläche 40 aufweist. Beispielsweise ist das Halbleitersubstrat 4 ein Halbleiter-Wafer. Der Halbleiter-Wafer kann beispielsweise durch ein Czochralski-Verfahren, ein Magnetisches Czochralski-Verfahren oder ein Zonenschmelzverfahren hergestellt werden. Ein derartiger Halbleiter-Wafer weist beispielsweise einen Durchmesser von 200 mm, 300 mm, oder 450 mm auf.
  • Als einen weiteren Schritt 21 kann das Verfahren 2 das epitaxiale Wachsenlassen einer Rückseiten-Emitter-Schicht 125 auf der Oberseite der Oberfläche 40 entlang einer, zur Oberfläche 40 senkrechten, vertikalen Richtung Z umfassen. Epitaxiales Wachsenlassen der Rückseiten-Emitter-Schicht 125 kann beispielsweise ein chemisches-Gasphasenabscheidungs(CVD)-Verfahren umfassen. Die epitaxial gewachsene Rückseiten-Emitter-Schicht 125 weist Dotierstoffe eines ersten Leitfähigkeitstyps oder Dotierstoffe eines zweiten Leitfähigkeitstyps auf, der komplementär zum ersten Leitfähigkeitstyp ist.
  • In einigen Ausführungsformen kann die Rückseiten-Emitter-Schicht 125 ferner eine oder mehrere Inselregionen umfassen, die Dotierstoffe eines Typs aufweisen können, der zum Typ der Dotierstoffe, die im verbleibenden Teilbereich der Rückseiten-Emitter-Schicht 125 vorhanden sind, komplementär ist, was ausführlich mit Bezug auf 1E und 4B erläutert werden wird.
  • Die Rückseiten-Emitter-Schicht 125 kann eine Rückseiten-Emitter-Region einer Diode oder eine Drain-Region eines durch das Verfahren 2 herzustellenden MOSFET umfassen, die beispielsweise n+-dotiert sein kann. In weiteren Ausgestaltungen umfasst die Rückseiten-Emitter-Schicht 125 eine Rückseiten-Emitter-Region eines durch das Verfahren 2 herzustellenden IGBT, wobei die Rückseiten-Emitter-Schicht 125 beispielsweise p+-dotiert sein kann.
  • Eine Dotierstoffkonzentration der Rückseiten-Emitter-Schicht 125 ist beispielsweise im Bereich von 1017 cm–3 bis 1×1020 cm–3. Ein Dotieren der Rückseiten-Emitter-Schicht 125 kann während des epitaxialen Wachstums 21 der Rückseiten-Emitter-Schicht 125, beispielsweise durch das Anwenden von Dotierungsgasen, wie beispielsweise Phospin, Wasserstoffselenid oder Arsin für ein n-Typ-Dotieren oder Diboran für ein p-Typ-Dotieren innerhalb eines Trägergases, wie beispielsweise Wasserstoff, erzielt werden.
  • Eine Dicke der epitaxial gewachsenen Rückseiten-Emitter-Schicht 125 ist beispielsweise im Bereich von 0.3 µm bis 20 µm, von 0.5 µm bis 5 µm, oder von 1 µm bis 3 µm.
  • Das Substrat 4 umfasst beispielsweise Magnetisches Czochralski-Silizium. In einer Ausführungsform wird vor dem epitaxialen Wachsenlassen (Schritt 21) der Rückseiten-Emitter-Schicht 125 auf der Oberseite des Substrats 4 die Oberfläche 40 mit mindestens einem von einem Nassoxidationsverfahren und einer Phosphorylchlorid(das gemeinhin als Phosphoroxidchlorid bezeichnet wird)-Anwendung vorbehandelt. Eine daraus sich ergebende Oxidschicht auf der Oberfläche 40 kann im Nachhinein, beispielsweise durch ein dem Stand der Technik gemäß bekanntes Verfahren, entfernt werden. Auf diese Art und Weise kann eine Reduzierung der Anzahl von Sauerstoff Abscheidungen und/oder Kristall-entstandenen Partikel erzielt werden, die die Diffusion von Dotierstoffen innerhalb der epitaxial gewachsenen Rückseiten-Emitter-Schicht 125 beeinflussen.
  • In einer weiteren Ausführungsform folgt auf das epitaxiale Wachstum 21 der Rückseiten-Emitter-Schicht 125 eine Implantation von Dotierstoffen in der Rückseiten-Emitter-Schicht 125. Beispielsweise sind die implantierten Dotierstoffe in der Rückseiten-Emitter-Schicht 125 des Leitfähigkeitstyps der Dotierstoffe, die innerhalb der epitaxial gewachsenen Emitter-Schicht 125 vorhanden sind.
  • In einer Variante umfasst das Verfahren 2 ferner, vor dem epitaxialen Wachsenlassen (Schritte 22, 23) einer darauffolgenden Halbleiterschicht 123, 126 auf der Oberseite der Rückseiten-Emitter-Schicht 125, das Implantieren von Dotierstoffen in die Rückseiten-Emitter-Schicht 125, wobei eine seitliche Variation einer Dotierstoffkonzentration der Rückseiten-Emitter-Schicht 125 durch mindestens ein maskiertes Implantationsverfahren realisiert wird.
  • Beispielsweise kann, als ein Ergebnis der mindestens einen maskierten Implantation, eine Dotierstoffkonzentration in der Rückseiten-Emitter-Schicht 125 innerhalb einer, zur Oberfläche 40 parallelen, horizontalen Ebene zwischen einer im Wesentlichen zentralen Position innerhalb der herzustellenden Halbleitervorrichtung 1 und einer äußeren Position nahe an einer Kante der Halbleitervorrichtung 1 um einen Faktor von mindestens 1,5 oder 2 oder von sogar mehr als 5 variieren.
  • Eine solche seitliche Variation der Dotierstoffkonzentration aufgrund der implantierten Dotierstoffe innerhalb der Rückseiten-Emitter-Schicht 125 kann auf verschiedene Art und Weise konfiguriert sein:
    Beispielsweise kann die Dotierstoffkonzentration der Rückseiten-Emitter-Schicht 125 allmählich oder nicht kontinuierlich innerhalb der horizontalen Ebene in der Rückseiten-Emitter-Schicht 125 in eine Richtung von der im Wesentlichen zentralen Position innerhalb der herzustellenden Halbleitervorrichtung 1 bis zur äußeren Position nahe der Kante der Halbleitervorrichtung 1 zunehmen. Beispielsweise kann innerhalb der horizontalen Ebene in der Rückseiten-Emitter-Schicht 125 eine Dotierstoffkonzentration an der äußeren Position nahe der Kante der herzustellenden Halbleitervorrichtung 1 höher als eine Dotierstoffkonzentration an der im Wesentlichen zentralen Position innerhalb der herzustellenden Halbleitervorrichtung 1 um einen Faktor von mindestens 1,5 oder 2 oder von sogar mehr als 5 sein.
  • Alternativ dazu kann eine Dotierstoffkonzentration der Rückseiten-Emitter-Schicht 125 allmählich oder nicht kontinuierlich innerhalb der horizontalen Ebene in der Rückseiten-Emitter-Schicht 125 in eine Richtung von der im Wesentlichen zentralen Position innerhalb der herzustellenden Halbleitervorrichtung 1 zur äußeren Position nahe der Kante der herzustellenden Halbleitervorrichtung 1 abnehmen. Beispielsweise kann innerhalb der horizontalen Ebene in der Rückseiten-Emitter-Schicht 125 eine Dotierstoffkonzentration an der äußeren Position nahe der Kante der herzustellenden Halbleitervorrichtung 1 um einen Faktor von mindestens 1,5 oder 2 oder von sogar mehr als 5 niedriger als eine Dotierstoffkonzentration an der im Wesentlichen zentralen Position innerhalb der herzustellenden Halbleitervorrichtung 1 sein. Beispielsweise kann eine solche Reduktion der Rückseiten-Emitter 125 -Dotierstoffkonzentration in einer Region unter einem auf der Vorderseite 121 des Chips 12 zu realisierenden Blockier-Sperrschicht-Endbereich und zusätzlich oder alternativ dazu in einer Region innerhalb des Übergangsbereichs zwischen dieser Fläche unterhalb des Blockier-Sperrschicht-Endbereichs und einer aktiven Fläche der herzustellenden Halbleitervorrichtung 1 bereitgestellt sein. Beispielsweise entspricht eine seitliche Ausdehnung einer solchen Region einer reduzierten Dotierstoffkonzentration innerhalb der Rückseiten-Emitter-Schicht 125 mehr als 20% einer Diffusionslänge L von Minoritätsladungsträgern oder sogar mehr als 50% oder sogar mehr als 100% oder sogar mehr als 200% der Diffusionslänge L.
  • Eine seitliche Variation (d.h. eine Variation in eine zur Oberfläche 40 parallele Richtung) einer Dotierstoffkonzentration im Inneren der Rückseiten-Emitter-Schicht 125 wird beispielsweise über eine erste Dotierstoffimplantation, gefolgt von einer zweiten Dotierstoffimplantation, erzielt, wobei, während der ersten Dotierstoffimplantation, Abschnitte der Rückseiten-Emitter-Schicht 125 durch eine (in 1A nicht veranschaulichte) Maske abgedeckt sein können.
  • Beispielsweise ist die herzustellende Halbleitervorrichtung 1 ein IGBT, wobei die Rückseiten-Emitter-Region 125 p-dotiert sein kann und eine reduzierte Dotierstoffkonzentration unterhalb eines Kanten-Endbereichs im Vergleich zu einer Dotierstoffkonzentration einer aktiven Fläche aufweisen kann, um so eine dynamische Robustheit des IGBT zu erhöhen. Alternativ oder zusätzlich können kleine hoch p-dotierte Regionen in der Rückseiten-Emitter-Schicht 125 in der aktiven Fläche des IGBT mittels einer solchen maskierten Implantation implantiert sein. Die kleinen hoch p-dotierten Regionen können die Kurzschlussrobustheit des IGBT erhöhen. Darüber hinaus können große hoch p-dotierte Gebiete in der Rückseiten-Emitter-Schicht 125 in der aktiven Fläche des IGBT implantiert sein, beispielsweise um die Softness des Ausschaltvorgangs zu verbessern.
  • Als ein weiterer Schritt 23 kann das Verfahren 2 gemäß der in 1 veranschaulichten Ausführungsform ein epitaxiales Wachsenlassen einer Drift-Schicht 123, die Dotierstoffe des ersten Leitfähigkeitstyps aufweist, auf der Oberseite der Rückseiten-Emitter-Schicht 125 entlang der vertikalen Richtung Z umfassen, wobei eine Dotierstoffkonzentration der Rückseiten-Emitter-Schicht 125 höher als eine Dotierstoffkonzentration der Drift-Schicht 123 ist.
  • Beispielsweise umfasst die Drift-Schicht 123 eine Drift-Region, wie beispielsweise eine n–-dotierte Drift-Region einer pin-Diode, eines IGBT oder eines durch das Verfahren 2 herzustellenden MOSFET.
  • Beispielsweise ist die Drift-Region 123 konfiguriert, einen Laststrom während eines leitenden Zustands (Ein-Zustandes) der herzustellenden Halbleitervorrichtung 1 zu leiten.
  • Ein solcher Laststrom kann in eine zur vertikalen Richtung Z im Wesentlichen parallele Richtung fließen.
  • Gemäß einer Ausführungsform kann eine Dotierstoffkonzentration der Rückseiten-Emitter-Schicht 125 um einen Faktor von mindestens 100 höher als eine Dotierstoffkonzentration der Drift-Schicht 123 sein. Dieser Faktor kann sogar größer als 100, beispielsweise größer als 500 oder größer als 1000, sein. Beispielsweise kann das epitaxiale Wachsenlassen (Schritt 23) der Drift-Schicht 123 ein CVD-Verfahren umfassen.
  • Epitaxiales Wachsenlassen (Schritt 23) der Drift-Schicht 123 kann das Erzeugen eines Dotierstoffkonzentrationsprofils P von Dotierstoffen des ersten Leitfähigkeitstyps entlang der vertikalen Richtung Z umfassen, wobei das Dotierstoffkonzentrationsprofil P eine Variation einer Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps entlang der vertikalen Richtung Z aufweist. Ein Beispiel eines solchen Dotierstoffkonzentrationsprofils P wird schematisch in 2 veranschaulicht, auf die auch nachstehend Bezug genommen wird.
  • Das Dotierstoffkonzentrationsprofil P in der Drift-Schicht 123 weist beispielsweise eine Variation der Dotierstoffkonzentration um einen Faktor von mindestens 2 auf. Dieser Faktor kann sogar größer als 2, beispielsweise größer als 5 oder größer als 10, sein. In einer Ausführungsform weist das Dotierstoffkonzentrationsprofil P in der Drift-Schicht 123 ein Maximum 400 auf. Wie in 2 abgebildet, kann das Maximum 400 des Dotierstoffkonzentrationsprofils P im Inneren der Drift-Schicht 123 angeordnet sein. Das Konzentrationsprofil P kann einen allmählich zunehmenden und einen allmählich abnehmenden Teilbereich umfassen, wobei das Maximum 400 an einem Übergang von dem allmählich zunehmenden Teilbereich zu dem allmählich abnehmenden Teilbereich angeordnet sein kann. Wie durch 2 veranschaulicht, kann das Dotierstoffkonzentrationsprofil P einen Teilbereich umfassen, der einem Profil eines Schildkrötenpanzers ähnelt. In einer weiteren Ausführungsform kann das Dotierstoffkonzentrationsprofil P einen im Wesentlichen gaußförmigen Teilbereich umfassen, der ein Maximum 400 aufweist.
  • In einer Ausführungsform umfasst das Erzeugen des Dotierstoffkonzentrationsprofils P durch epitaxiales Wachsenlassen (Schritt 23) der Drift-Schicht 123 eine zeitabhängige Beimischung von Dotierstoffen während des epitaxialen Verfahrens. Beispielsweise kann mindestens einer von Phosphor-, Arsen- und Antimon-Dotierstoffen von der Gasphase in einer zeitabhängigen Art und Weise während des epitaxialen Verfahrens beigemischt werden.
  • Als einen weiteren Schritt 24 umfasst das Verfahren 2 in Übereinstimmung mit der in 1A veranschaulichten Ausführungsform das Erzeugen einer Body-Region 124, die Dotierstoffe des zweiten Leitfähigkeitstyps aufweist, auf der Oberseite der Drift-Schicht 123. Die Body-Region 124 umfasst beispielsweise eine p-dotierte Anoden-Region 124 einer pin-Diode oder eine p-Body-Region 124 eines n-Kanal-IGBT oder eines n-Kanal-MOSFET, die durch das Verfahren 2 hergestellt werden sollen. Ein Übergang zwischen der Body-Region 124 und der Drift-Schicht 123 kann eine pn-Sperrschicht Zpn bilden (siehe auch 2). Beispielsweise ist in der herzustellenden Halbleitervorrichtung 1 die pn-Sperrschicht Zpn konfiguriert, eine Spannung mit einer Raumladungsregion zu sperren, die sich in die Body-Region 124 und in die Drift-Region 123 hinein erstreckt. Die Spannung kann beispielsweise mindestens 40 V bis mindestens 100 V, bis mindestens 1200 V betragen oder sogar über 1200 V sein.
  • Das Erzeugen (Schritt 24) der Body-Region 124 kann beispielsweise das epitaxiale Wachsenlassen der Body-Region 124 auf der Oberseite der Drift-Schicht 123 entlang der vertikalen Richtung Z umfassen. Beispielsweise kann die herzustellende Halbleitervorrichtung 1 einen (nicht veranschaulichten) vertikalen Kanten-Endbereich umfassen, der vielleicht kein horizontales Strukturieren der Body-Region 124 erfordert, und somit ein Herstellen der Body-Region 124 durch epitaxiales Wachstum ermöglicht. Die Body-Region 124 kann beispielsweise eine Akzeptorkonzentration von beispielsweise mindestens 1016 cm–3 zur Ausbildung eines niederohmigen Vorderseitenkontakts und gleichzeitig zur Gewährleistung einer angemessenen Schwellenwertspannung eines IGBT oder zur Anwendung der Body-Region 124 als einen Emitter einer Diode mit einem angemessenen Dotierungspegel aufweisen. Beispielsweise ist eine Dotierstoffkonzentration (beispielsweise Akzeptorkonzentration) der Body-Region 124 in einem Bereich von 5×1016 cm–3 bis 2×1017 cm–3.
  • Alternativ dazu kann, wie in 1C veranschaulicht, das Erzeugen (Schritt 24) der Body-Region 124 mindestens eine aus einer maskierten Implantation und einer Dotierstoffdiffusion des zweiten Leitfähigkeitstyps in die Drift-Schicht 123 hinein umfassen. Auf diese Art und Weise kann eine Body-Region 124 in der Form eines Topfes im Inneren der Drift-Schicht 123 ausgebildet sein. Die Body-Region 124 kann beispielsweise eine p-Topf-Region 124 einer pin-Diode eines n-Kanal-IGBT oder eines n-Kanal-MOSFET, die durch das Verfahren 2 herzustellen sind, umfassen.
  • In einer Ausführungsform ist ein Maximum des Dotierstoffkonzentrationsprofils P in der Drift-Region 123 um einen Faktor von mindestens 2 höher als eine Dotierstoffkonzentration des ersten Leitfähigkeitstyps an der pn-Sperrschicht Zpn.
  • In einer weiteren Ausführungsform ist ein Maximum des Dotierstoffkonzentrationsprofils P näher zur zentralen Position Z1 zwischen der pn-Sperrschicht Zpn und einem Übergang Zt zwischen der Rückseiten-Emitter-Schicht 125 und der Drift-Schicht 123 als zur pn-Sperrschicht Zpn und dem Übergang Zt angeordnet. Das Maximum des Dotierstoffkonzentrationsprofils P kann in der Nähe des Gesamtausdehnungsmittelpunkts der Drift-Schicht 123 entlang der vertikalen Richtung Z angeordnet sein. Mit anderen Worten, sowohl der Abstand zwischen Z1 und Zpn als auch der Abstand zwischen Z1 und Zt können jeweils größer als ein Abstand zwischen Z1 und dem Mittelpunkt der Drift-Schicht 123 sein.
  • In noch einer weiteren Ausführungsform beträgt eine volle Halbwertsbreite (FWHM) des Dotierstoffkonzentrationsprofils P in der Drift-Region 123 mindestens 20% eines Abstands Zt-Zpn zwischen der pn-Sperrschicht Zpn und dem Übergang Zt zwischen der Rückseiten-Emitter-Schicht 125 und der Drift-Schicht 123.
  • In einer Ausführungsform kann das Verfahren 2 ferner einen Schritt 25 betreffend das Entfernen des Halbleitersubstrats 4, beispielsweise unter Anwendung eines dem Stand der Technik gemäßen Verfahrens, umfassen. Dadurch kann zumindest teilweise eine Rückseite 122 des Halbeiterkörpers 12 freigelegt werden. Das wird in 1A veranschaulicht. Das Halbleitersubstrat 4 kann beispielsweise unter Anwendung mindestens eines von einem Schleifverfahren, einem Polierverfahren und einem chemisch-mechanischen Planarisierungsverfahren entfernt werden. In einer Variante kann das Entfernen (Schritt 25) des Halbleitersubstrats 4 das Entfernen eines Abschnitts der Rückseiten-Emitter-Schicht 125 umfassen.
  • In einer weiteren Ausführungsform umfasst das Verfahren 2 im Anschluss an das Entfernen des Halbleitersubstrats 4 das Implantieren (Schritt 26) von Dotierstoffen in der Rückseiten-Emitter-Schicht 125 (siehe strichlierte Pfeile in 1A). Die implantierten Dotierstoffe sind beispielsweise von demjenigen Leitfähigkeitstyp der Dotierstoffe, die innerhalb der epitaxial gewachsenen Rückseiten-Emitter-Schicht 125 vorhanden sind. Die Implantation 26 von Dotierstoffen wird beispielsweise so ausgeführt, dass ein verbesserter ohmscher Kontakt bei einem Übergang zwischen der Rückseiten-Emitter-Schicht 125 und einer (nicht veranschaulichten) Rückseiten-Metallisierung der herzustellenden Halbleitervorrichtung 1 ermöglicht wird.
  • In einer weiteren Ausführungsform umfasst das Verfahren 2 das Erzeugen (Schritt 26) einer Schadensregion 125-3 innerhalb der Rückseiten-Emitter-Region 125, wobei eine Leitfähigkeit der Schadensregion 125-3 niedriger als eine Leitfähigkeit des Teilbereichs der Rückseiten-Emitter-Region 125 außerhalb der Schadensregion 125-3 ist. Mit anderen Worten, die erzeugte Schadensregion 125-3 kann konfiguriert sein, eine Lebensdauer und/oder eine Beweglichkeit von Ladungsträgern in der Schadensregion 125-3 im Vergleich zu einer Lebensdauer und/oder einer Beweglichkeit von Ladungsträgern in dem Teilbereich der Rückseiten-Emitter-Region 125 außerhalb der Schadensregion 125-3 herabzusetzen. Dadurch kann eine Emitter-Effizienz der Rückseiten-Emitter-Region 125 herabgesetzt sein. Das Erzeugen der Schadensregion 125-3 kann ein Implantationsverfahren, beispielsweise von der Rückseite 122, umfassen. Beispielsweise wird mindestens eines von Argon, Phosphor, Antimon und Arsen in die Rückseiten-Emitter-Region 125 implantiert, um die Schadensregion 125-3 zu erzeugen.
  • Somit kann das Verfahren 2 zur Herstellung einer Halbleitervorrichtung 1 ferner, im Anschluss an das Entfernen (Schritt 25) des Halbleitersubstrats 4, mindestens einen der folgenden Schritte umfassen: Implantieren (Schritt 26) von Dotierstoffen in der Rückseiten-Emitter-Schicht 125 von der Rückseite 122 und Erzeugen (Schritt 26) einer Schadensregion 125-3 innerhalb der Rückseiten-Emitter-Region 125, wobei eine Leitfähigkeit der Schadensregion 125-3 niedriger als eine Leitfähigkeit des Teilbereichs der Rückseiten-Emitter-Region 125 außerhalb der Schadensregion 125-3 ist.
  • In einer Variante des Verfahrens 2 zur Herstellung einer Halbleitervorrichtung, wie in 1B veranschaulicht, umfasst das Verfahren 2 ferner das epitaxiale Wachsenlassen (Schritt 22) einer Pufferschicht 126 auf der Oberseite der Rückseiten-Emitter-Schicht 125 entlang der vertikalen Richtung Z, bevor die Drift-Schicht 123 auf der Oberseite der Pufferschicht 126 epitaxial wachsen gelassen wird. Die Pufferschicht 126 kann Dotierstoffe des ersten Leitfähigkeitstyps aufweisen, und eine Dotierstoffkonzentration der Pufferschicht 126 ist höher als eine Dotierstoffkonzentration der Drift-Schicht 123. In einer Ausführungsform ist eine maximale Dotierstoffkonzentration der Pufferschicht 126 um einen Faktor von mindestens 2 höher als eine maximale Dotierstoffkonzentration der Drift-Schicht 123. Mit Ausnahme der Pufferschicht 126 kann die Ausführungsform des Verfahrens 2 in Übereinstimmung mit 1B in einer Art und Weise durchgeführt werden, die mit der Art und Weise, in der die Ausführungsform des beispielhaft in 1A veranschaulichten Verfahrens 2 durchgeführt wird, im Wesentlichen ident ist.
  • Ferner kann, ähnlich wie bei der bereits mit Bezug auf 1A und 2 erläuterten Ausführungsform ein Maximum 400 des Dotierstoffkonzentrationsprofils P näher zur zentralen Position Z1 zwischen der pn-Sperrschicht Zpn und einem Übergang Zb zwischen der Pufferschicht 126 und der Drift-Schicht 123 als zur pn-Sperrschicht Zpn und zum Übergang Zb zwischen der Rückseiten-Pufferschicht 126 und der Drift-Schicht 123, wie in 2 veranschaulicht, angeordnet sein. Das Maximum 400 des Dotierstoffkonzentrationsprofils P kann beispielsweise in der Nähe des Gesamtausdehnungsmittelpunkts die Drift-Schicht 123 entlang der vertikalen Richtung Z angeordnet sein. Mit anderen Worten, sowohl der Abstand zwischen Z1 und Zpn als auch der Abstand zwischen Z1 und Zb können jeweils größer als ein Abstand zwischen Z1 und dem Mittelpunkt der Drift-Schicht sein.
  • In noch einer weiteren Ausführungsform beträgt eine volle Halbwertsbreite (FWHM) des Dotierstoffkonzentrationsprofils P in der Drift-Region 123 mindestens 20% eines Abstands Zb-Zpn zwischen der pn-Sperrschicht Zpn und einem Übergang Zb zwischen der Pufferschicht 126 und der Drift-Schicht 123, siehe 2.
  • In Übereinstimmung mit der Ausführungsform des in 1B schematisch veranschaulichten Verfahrens 2 kann jede einer Dotierstoffkonzentration der Rückseiten-Emitter-Schicht 125 und einer Dotierstoffkonzentration der Pufferschicht 126 höher als eine Dotierstoffkonzentration der Drift-Schicht 123 sein. Ferner kann das epitaxiale Wachsenlassen (Schritt 22) der Pufferschicht 126 das Erzeugen eines Dotierstoffkonzentrationsprofils Q von Dotierstoffen des ersten Leitfähigkeitstyps entlang der vertikalen Richtung Z umfassen, wobei das Dotierstoffkonzentrationsprofil Q eine Variation einer Dotierstoffkonzentration des ersten Leitfähigkeitstyps entlang der vertikalen Richtung Z aufweist.
  • Die Pufferschicht 126 kann konfiguriert sein, einen Durchgreifeffekt eines elektrischen Feldes zur Rückseiten-Emitter-Region 123 in einem Sperrzustand der herzustellenden Halbleitervorrichtung 1 zu vermeiden.
  • In einer Ausführungsform kann das Erzeugen des Dotierstoffkonzentrationsprofils Q durch epitaxiales Wachsenlassen (Schritt 22) der Pufferschicht 126 eine zeitabhängige Beimischung von Dotierstoffen während des Epitaxialverfahrens umfassen, wie beispielsweise mindestens einen von Phosphor-, Arsen- und Antimon-Dotierstoffen.
  • Beispielsweise können, in Übereinstimmung mit der Ausführungsform des mit Bezug auf 1B oben erläuterten Verfahrens 2, zumindest die Verfahrensschritte 21, 22, 23, 24 des epitaxialen Wachsenlassens der Rückseiten-Emitter-Schicht 125, der Pufferschicht 126 und der Body-Region 124 der Reihe nach innerhalb eines einzigen Abscheidungsprozesses durchgeführt werden. Variationen in Dotierstofftypen und/oder Dotierstoffkonzentrationen zwischen den jeweiligen Schichten 123, 124, 125, 126 können beispielsweise durch die zeitabhängige Beimischung von Dotierstoffen während des epitaxialen Wachstums der Schichten 123, 124, 125, 126 realisiert werden.
  • In einer Variante des Verfahrens 2 können zumindest die Verfahrensschritte 21, 22, 23 des epitaxialen Wachsenlassens der Rückseiten-Emitter-Schicht 125, der Pufferschicht 126 und der Drift-Schicht 123 der Reihe nach innerhalb eines einzigen Abscheidungsprozesses durchgeführt werden.
  • In einer weiteren Variante des Verfahrens 2 können zumindest die Verfahrensschritte 22, 23 eines epitaxialen Wachsenlassens der Pufferschicht 126 und der Drift-Schicht 123 der Reihe nach innerhalb eines einzigen Abscheidung Abscheidungsprozesses durchgeführt werden.
  • In einer Ausführungsform kann das Dotierstoffkonzentrationsprofil Q in der Pufferschicht 126 ein Maximum 410, wie in 2 veranschaulicht, aufweisen, die beispielhaft und schematisch einen Teilbereich eines Dotierstoffkonzentrationsprofils in einem vertikalen Querschnitt einer, in einem, wie in 1B abgebildeten Verfahren hergestellten Halbleitervorrichtung 1 veranschaulicht. Das Maximum 410 kann beispielsweise in der Nähe eines Gesamtausdehnungsmittelpunkts der Pufferschicht 126 entlang der vertikalen Richtung Z angeordnet sein. Das Dotierstoffkonzentrationsprofil Q in der Pufferschicht 126 kann eine Variation der Dotierstoffkonzentration um einen Faktor von mindestens 2 aufweisen.
  • Wie in 3A abgebildet, die ebenfalls einen Teilbereich eines Dotierstoffkonzentrationsprofils in einem vertikalen Querschnitt einer Halbleitervorrichtung 1 veranschaulicht, kann das Dotierstoffkonzentrationsprofil Q in der Pufferschicht 126 eine Vielzahl an lokalen Maxima 411, 412, 413 aufweisen. In der in 3A abgebildeten beispielhaften Ausführungsform umfasst die Vielzahl an lokalen Maxima drei lokale Maxima 411, 412, 413. In anderen Ausführungsformen kann die Anzahl von lokalen Maxima 411, 412, 413 zwei oder vier, oder sogar fünf, oder mehr als fünf sein. Die lokalen Maxima 411, 412, 413 können beispielsweise Feldstoppspitzen bilden. Somit kann das Dotierstoffkonzentrationsprofil Q einen Verlauf aufweisen, der den durch Implantation hergestellten Konzentrationsprofilen ähnlich ist. Die lokalen Maxima 411, 412 und 413 können jeweils ein Teil von im Wesentlichen gaußförmigen Teilbereichen des Dotierstoffkonzentrationsprofils Q sein. Wie ferner in 3A abgebildet, können die lokalen Maxima 411, 412 und 413 dem Wert (Höhe) nach unterschiedlich sein. Ein Abstand d zwischen zwei aneinander angrenzend angeordneten der lokalen Maxima 411 bis 413 ist beispielsweise im Bereich von 2 µm bis 20 µm oder im Bereich von 3 µm bis 10 µm.
  • Das Dotierstoffkonzentrationsprofil Q in der Pufferschicht 126 kann beispielsweise ein lokales Minimum 421 aufweisen, das zwischen den angrenzenden lokalen Maxima 411 und 412 ist, und ein weiteres lokales Minimum 422, das zwischen den angrenzenden lokalen Maxima 412 und 413 angeordnet ist, wobei eine Dotierstoffkonzentration bei dem lokalen Minimum 421 um einen Faktor von mindestens 2 niedriger als die Dotierstoffkonzentration der angrenzenden lokalen Maxima ist. Dieser Faktor kann sogar größer als 2, beispielsweise größer als 5, oder größer als 10, sein.
  • Gemäß einer weiteren Ausführungsform weist das Dotierstoffkonzentrationsprofil Q in der Pufferschicht 126 mindestens eine einer stufenartigen Zunahme und einer stufenartigen Abnahme der Dotierstoffkonzentration entlang der vertikalen Richtung Z auf. In Übereinstimmung mit der in 3C abgebildeten Ausführungsform umfasst das Dotierstoffkonzentrationsprofil Q beispielsweise einen Treppenbereich, der mindestens drei stufenartige Zunahmen und mindestens eine stufenartige Abnahme entlang der vertikalen Richtung Z umfasst.
  • Im Kontext der vorliegenden Beschreibung können sich die Begriffe “stufenartige Abnahme” beziehungsweise “stufenartige Zunahme” auf einen Verlauf einer Dotierstoffkonzentration entlang der vertikalen Richtung Z beziehen, wobei sich die Dotierstoffkonzentration bei einem Teilbereich des Verlaufs um einen Faktor von mindestens 2 innerhalb eines Abstands von 1 µm verändert und innerhalb eines darauffolgenden Abstands von mindestens 2 µm im Wesentlichen konstant bleibt. Der Faktor kann sogar größer als 2, beispielsweise größer als 5 oder größer als 10, sein.
  • Gemäß noch einer weiteren, in 3B schematisch veranschaulichten Ausführungsform kann das Dotierstoffkonzentrationsprofil Q in der Pufferschicht 126 mindestens einen kastenförmigen Teilbereich B umfassen, wobei eine erste Kante E1 des mindestens einen kastenförmigen Teilbereichs B durch eine stufenartige Zunahme der Dotierstoffkonzentration entlang der vertikalen Richtung Z ausgebildet ist, und wobei eine zweite Kante E2 des kastenförmigen Teilbereichs durch eine stufenartige Abnahme der Dotierstoffkonzentration entlang der vertikalen Richtung Z ausgebildet ist.
  • In einer Ausführungsform variiert die Dotierstoffkonzentration entlang der vertikalen Richtung Z um einen Faktor von mindestens 2 über einen Abstand von 1 µm an der stufenartigen Zunahme und/oder an der stufenartigen Abnahme des Dotierstoffkonzentrationsprofils Q. Dieser Faktor kann sogar größer als 2, beispielsweise größer als 5 oder größer als 10, sein.
  • In einer Variante umfasst das Dotierstoffkonzentrationsprofil Q in der Pufferschicht 126 mindestens einen kastenförmigen Teilbereich B. In der beispielhaften, in 3B abgebildeten Ausführungsform umfasst das Dotierstoffkonzentrationsprofil Q in der Pufferschicht 126 drei kastenförmige Teilbereiche B. Innerhalb des Dotierstoffkonzentrationsprofils Q in der Pufferregion 126 kann eine Vielzahl an kastenförmigen Teilbereichen B verschiedenartig aneinander angrenzend angeordnet sein. Somit ist es möglich, eine Vielfalt an kontinuierlichen Dotierstoffkonzentrationsprofilen einander anzunähern.
  • In Übereinstimmung mit einer Ausführungsform des Verfahrens 2 können die Kanten E1, E2 des kastenförmigen Teilbereichs B und/oder die stufenartigen Zunahmen oder Abnahmen innerhalb des Dotierstoffkonzentrationsprofils Q durch eine Diffusion von Dotierstoffen während des epitaxialen Wachstums 22 der Pufferschicht 126 und/oder während eines darauffolgenden Hochtemperaturverfahrensschritts abgeschwächt werden. Mit anderen Worten, die Konturen eines Dotierstoffkonzentrationsprofils Q können durch Diffusion von Dotierstoffen bis zu einem gewissen Grad ausgewaschen werden. Beispielsweise kann ein Dotierstoffkonzentrationsprofil Q, das eine Vielzahl an, wie in 3A veranschaulicht, im Wesentlichen gaußförmigen Spitzen aufweist, das Ergebnis eines solchen Abschwächens der Konturen eines Dotierstoffkonzentrationsprofils Q, wie in 3B abgebildet, durch Diffusion von Dotierstoffen sein.
  • In Übereinstimmung mit einer weiteren, in 3D schematisch veranschaulichten Ausführungsform kann das Dotierstoffkonzentrationsprofil Q in der Pufferschicht 126 mindestens einen im Wesentlichen linearen Teilbereich L umfassen, der eine einer im Wesentlichen linearen Zunahme und einer im Wesentlichen linearen Abnahme der Dotierstoffkonzentration entlang der vertikalen Richtung Z über einen Abstand von mindestens 50% der Gesamtausdehnung der Pufferschicht 126 entlang der vertikalen Richtung (Z), beispielsweise für mindestens 10 µm, aufweist. Beispielsweise weist das Dotierstoffkonzentrationsprofil Q in der Pufferschicht Q, in der in 3D abgebildeten Ausführungsform, einen im Wesentlichen linearen Teilbereich L auf, der eine lineare Abnahme der Dotierstoffkonzentration entlang von mindestens 95% der Gesamtausdehnung der Pufferschicht 126 entlang der vertikalen Richtung Z aufweist. Der lineare Teilbereich L kann an einer steil zunehmenden Kante S, die sich am Übergang Zb zwischen der Pufferschicht 126 befindet, seinen Ausgang nehmen, wobei die Teilbereiche S und L zwei Seiten eines virtuellen Dreiecks bilden können.
  • In einer weiteren Ausführungsform folgt auf das epitaxiale Wachstum 22 der Pufferschicht 126 eine Implantation von Dotierstoffen in der Pufferschicht 126. Beispielsweise sind die implantierten Dotierstoffe in der Pufferschicht 126 des ersten Leitfähigkeitstyps.
  • In einer Variante umfasst das Verfahren 2 ferner, vor dem epitaxialen Wachsenlassen (Schritt 23) der Drift-Schicht 123 auf der Oberfläche der Pufferschicht 126, das Implantieren von Dotierstoffen in der Pufferschicht 126, wobei eine seitliche Variation einer Dotierstoffkonzentration der Pufferschicht 126 durch mindestens ein maskiertes Implantationsverfahren realisiert wird.
  • Beispielsweise kann, als ein Ergebnis der mindestens einen maskierten Implantation, eine Dotierstoffkonzentration in der Pufferschicht 126 innerhalb einer, zur Oberfläche 40 parallelen, horizontalen Ebene zwischen einer im Wesentlichen zentralen Position innerhalb der herzustellenden Halbleitervorrichtung 1 und einer äußeren Position, die nahe einer Kante der herzustellenden Halbleitervorrichtung 1 liegt, um einen Faktor von mindestens 2, mindestens 5 oder von sogar mehr als 5, variieren.
  • Eine solche seitliche Variation der Dotierstoffkonzentration aufgrund der implantierten Dotierstoffe innerhalb der Pufferschicht 126 kann verschiedenartig konfiguriert sein.
  • Die Dotierstoffkonzentration der Pufferschicht 126 kann beispielsweise innerhalb der horizontalen Ebene in der Pufferschicht 126 in eine Richtung von der im Wesentlichen zentralen Position innerhalb der herzustellenden Halbleitervorrichtung 1 zur äußeren, nahe an der Kante der herzustellenden Halbleitervorrichtung 1 liegenden Position allmählich ansteigen. Beispielsweise kann die Dotierstoffkonzentration, innerhalb der horizontalen Ebene in der Pufferschicht 126, an der äußeren, nahe der Kante der herzustellenden Halbleitervorrichtung 1 liegenden Position um einen Faktor von mindestens 2, 5 oder sogar von mehr als 5 höher als die Dotierstoffkonzentration an der im Wesentlichen zentralen Position innerhalb der herzustellenden Halbleitervorrichtung 1 sein. Eine solche Erhöhung der Feldstopp 126 -Dotierstoffkonzentration kann in einer Region unterhalb eines Blockier-Sperrschicht-Endes, das auf der Vorderseite 121 des Halbleiterkörpers 12 zu realisieren ist, und zusätzlich oder alternativ dazu in einer Region innerhalb eines Übergangbereichs zwischen dieser Fläche unterhalb des Blockier-Sperrschicht-Endes und einer aktiven Fläche der herzustellenden Halbleitervorrichtung 1, bereitgestellt sein. Eine seitliche Ausdehnung einer solchen Region von erhöhter Dotierstoffkonzentration innerhalb der Pufferschicht 156 entspricht mehr als 20% einer Diffusionslänge L von Minoritätsladungsträgern oder mehr als 50% oder sogar noch mehr als 50% oder sogar noch mehr als 100% oder sogar mehr als 200% der Diffusionslänge L.
  • Alternativ dazu kann eine Dotierstoffkonzentration der Pufferschicht 126 innerhalb der horizontalen Ebene in der Pufferschicht 126 in eine Richtung von der im Wesentlichen zentralen Position innerhalb der herzustellenden Halbleitervorrichtung 1 zur äußeren, nahe an der Kante der herzustellenden Halbleitervorrichtung 1 liegenden Position allmählich abnehmen. Beispielsweise kann die Dotierstoffkonzentration, innerhalb der horizontalen Ebene in der Pufferschicht 126, an der äußeren, nahe an einer Kante der herzustellenden Halbleitervorrichtung 1 liegenden Position um einen Faktor von mindestens 2 oder 5 oder sogar von mehr als 5 niedriger als die Dotierstoffkonzentration an der im Wesentlichen zentralen Position innerhalb der herzustellenden Halbleitervorrichtung 1 sein.
  • Eine weitere Variante des Verfahrens 2 zur Herstellung einer oben beschriebenen Halbleitervorrichtung 1 ist schematisch und beispielhaft in 1D veranschaulicht. Das Verfahren 2 zur Herstellung einer Halbleitervorrichtung 1 kann ferner mindestens eines von Folgendem umfassen: epitaxiales Wachsenlassen (Schritt 21-1) einer im Wesentlichen undotierten oder niedrig dotierten Deckschicht 127 auf der Oberseite der mindestens einen der epitaxial gewachsenen (Schritte 21, 22, 23, 24) Halbleiterschichten 123, 124, 125, 126 vor einem epitaxialen Wachsenlassen (Schritte 22, 23, 24) einer darauffolgenden Halbleiterschicht 123, 124, 126 auf der Oberseite der Deckschicht 127; und Unterbrechen des epitaxialen Wachstums (Schritte 21, 22, 23, 24) von mindestens einer der Halbleiterschichten 123, 124, 125, 126 an einem Punkt und epitaxiales Wachsenlassen (Schritt 21-1) einer solchen im Wesentlichen undotierten oder niedrig dotierten Deckschicht 127 auf der Oberseite eines Abschnitts der Halbleiterschicht 123, 124, 125, 126, der bis zu diesem Punkt wachsen gelassen worden ist, vor einem Fortsetzen des epitaxialen Wachstums (Schritte 21, 22, 23, 24) der Halbleiterschichten 123, 124, 125, 126.
  • Beispielsweise kann, wie in 1D abgebildet, die Variante nach dem epitaxialen Wachsenlassen (Schritt 21) der Rückseiten-Emitter-Schicht 125 das epitaxiale Wachsenlassen (Schritt 21-1) einer solchen undotierten oder niedrig dotierten Deckschicht auf der Oberseite der Rückseiten-Emitter-Schicht 125 umfassen. In der Folge kann die Drift-Schicht 123 oder die Pufferschicht 126 auf der Oberseite der Deckschicht 127 epitaxial wachsen gelassen werden (Schritt 23). Die Deckschicht 127 kann beispielsweise eines von Silizium und Siliziumgermanium umfassen.
  • Eine solche im Wesentlichen undotierte oder niedrig dotierte Deckschicht 127 kann beispielsweise durch epitaxiales Wachstum nach einer oder zwei Unterbrechungen des epitaxialen Wachstums (Schritte 21, 22, 23, 24) der Halbleiterschichten 123, 124, 125, 126 bereitgestellt sein.
  • In einer Ausführungsform umfasst die Deckschicht 127 amorphes Silizium, das beispielsweise in einem darauffolgenden Temper-Schritt bei relativ niedrigen Temperaturen im Bereich zwischen 400 °C und 700 °C oder zwischen 450 °C und 600 °C umkristallisiert werden kann.
  • Die Deckschicht 127 kann konfiguriert sein, Dotierstoffe aus der relativ hoch dotierten Rückseiten-Emitter-Schicht 125 daran zu hindern, in die Drift-Schicht 123 beziehungsweise in die Pufferschicht 126 einzudringen.
  • In Übereinstimmung mit noch einer weiteren Ausführungsform des Verfahrens 2, das schematisch und beispielhaft in 1E veranschaulicht ist, wird das epitaxiale Wachsenlassen (Schritt 21) der Rückseiten-Emitter-Schicht 125, die Dotierstoffe entweder des ersten oder des zweiten Leitfähigkeitstyps aufweist, an einem Punkt unterbrochen (Schritt 21-2). Eine Maske 150 wird dann auf der Oberseite eines Abschnitts der Rückseiten-Emitter-Schicht 125 erzeugt (Schritt 21-3), die bis zu diesem Punkt wachsen gelassen worden ist. Ein Erzeugen der Maske 150 kann durch, dem Stand der Technik gemäße, lithographische Verfahren erzielt werden. Die Ausführungsform des Verfahrens 2 kann ferner das Erzeugen (Schritt 21-4) über eine (durch strichlierte Pfeile in 1E veranschaulichte) Implantation von Dotierstoffen eines Leitfähigkeitstyps, der komplementär zu dem Leitfähigkeitstyp der Dotierstoffe ist, die innerhalb der epitaxial gewachsenen Rückseiten-Emitter-Schicht 125 vorhanden sind, einer Vielzahl an Inselregionen 125-1 innerhalb der Rückseiten-Emitter-Schicht 125 umfassen, wobei eine Position, Form und Ausdehnung der Inselregionen 125-1 in einer horizontalen Ebene durch die Maske 150 festgelegt sein kann. Beispielsweise können die Inselregionen 125-1 in einem horizontalen Querschnitt der Rückseiten-Emitter-Schicht 125 eine quadratische Form, eine rechteckige Form oder eine Streifenform aufweisen.
  • In einer Ausführungsform kann epitaxiales Wachsenlassen (Schritt 21) der Rückseiten-Emitter-Schicht 125 somit Folgendes umfassen: das Unterbrechen (Schritt 21-2) des epitaxialen Wachstums der Rückseiten-Emitter-Schicht 125 an einem Punkt; das Erzeugen (Schritt 21-3) einer Maske 150 auf der Oberseite eines Abschnitts der Rückseiten-Emitter-Schicht 125, die bis zu diesem Punkt wachsen gelassen worden ist; und das Erzeugen (Schritt 21-4) einer Vielzahl an Inselregionen 125-1 innerhalb der Rückseiten-Emitter-Schicht 125 über eine Implantation von Dotierstoffen eines Typs, der zu dem Leitfähigkeitstyp derjenigen Dotierstoffe komplementär ist, die innerhalb der epitaxial gewachsenen Emitter-Schicht 125 vorhandenen sind.
  • Anschließend an die Implantation (Schritt 21-4) kann die Maske 150 entfernt werden (Schritt 21-5), und das epitaxiale Wachstum (Schritt 21) der Rückseiten-Emitter-Schicht 125 kann fortgesetzt werden (Schritt 21-6).
  • Beispielsweise kann eines von Bor, Aluminium und Indium als Dotierstoffmaterial für die Implantation 21-4 von p-dotierten Inselregionen 125-1, beispielsweise in einer n-dotierten Rückseiten-Emitter-Schicht 125 einer Diodenzelle verwendet werden.
  • In einer Ausführungsform erstrecken sich die Inselregionen 125-1 durch die ganze Rückseiten-Emitter-Schicht 125 in die vertikale Richtung Z hindurch, wodurch sie in Kontakt mit der Rückseite 122 des Halbleiterkörpers 12 sind. Um beispielsweise einen rückwärts leitenden IGBT herzustellen, können Donatoren-artige Dotierstoffatome, wie beispielsweise Phosphor, Arsen oder Antimon, implantiert werden. Die daraus sich ergebenden n-dotierten Inselregionen 125-1 können sich durch die ganze p-dotierte Rückseiten-Emitter-Schicht 125 in die vertikale Richtung Z erstrecken. Somit können die n-dotierten Inselregionen 125-1 in Kontakt mit der Rückseite 122 (und möglicherweise einer darauf anzuordnenden Rückseiten-Metallisierung) sein, und dadurch als n-kurzschließende Gebiete des herzustellenden rückwärts leitenden IGBT funktionieren.
  • Wie oben erläutert, kann die Rückseiten-Emitter-Schicht 125 beispielsweise eine n-dotierte Region sein. In diesem Fall sind die Inselregionen 125-1 p-dotiert. Die Dotierstoffkonzentration der Inselregionen 125-1 ist beispielsweise um einen Faktor von mindestens 2 höher als die Dotierstoffkonzentration der Rückseiten-Emitter-Schicht 125 außerhalb der Inselregionen 125-1. In einer Variante ist die Dotierstoffkonzentration der Inselregionen 125-1 um einen Faktor von mindestens 5 oder sogar 10 höher als die Dotierstoffkonzentration der Rückseiten-Emitter-Schicht 125 außerhalb der Inselregionen 125-1.
  • Die Inselregionen 125-1 sind beispielsweise konfiguriert, während des Ausschaltens der Halbleitervorrichtung Löcher zu injizieren. Die Inselregionen 125-1 können dadurch einem zu frühen oder zu plötzlichen Ausfall eines Sperrverzögerungsstroms entgegenwirken.
  • In einer weiteren Ausführungsform, die in 1F schematisch und beispielhaft veranschaulicht ist, wird das epitaxiale Wachsenlassen (Schritt 22) der Pufferschicht 126 an einem Punkt unterbrochen (Schritt 22-2), und eine Vielzahl an Inselregionen 126-1 im Inneren der Pufferschicht 126 werden über eine maskierte Implantation gemäß Verfahrensschritten 22-2 bis 22-6 erzeugt, die analog zu den oben mit Bezug auf 1E beschriebenen Schritten 21-2 bis 21-6 sind.
  • Somit kann, in der weiteren Ausführungsform des Verfahrens 2, epitaxiales Wachsenlassen (Schritt 22) der Pufferschicht 126 an einem Punkt unterbrochen werden (Schritt 22-2). Eine Maske 151 kann dann auf der Oberseite eines Abschnitts der Pufferschicht 126 erzeugt werden (Schritt 22-3), die bis zu diesem Punkt wachsen gelassen worden ist. Das Erzeugen der Maske 151 kann durch, dem Stand der Technik gemäße lithographische Verfahren erzielt werden. Die Ausführungsform des Verfahrens 2 kann ferner das Erzeugen (Schritt 22-4), über eine (durch strichlierte Pfeile in 1F veranschaulichte) Implantation von Dotierstoffen eines Leitfähigkeitstyps, der komplementär zu dem Leitfähigkeitstyp derjenigen Dotierstoffe ist, die innerhalb der epitaxial gewachsenen Pufferschicht 126 vorhanden sind, einer Vielzahl an Inselregionen 126-1 innerhalb der Pufferschicht 126, wobei eine Position, Form und Ausdehnung der Inselregionen 126-1 in einer horizontalen Ebene durch die Maske 151 festgelegt sein kann, umfassen. Beispielsweise können die Inselregionen 126-1 in einem horizontalen Querschnitt der Pufferschicht 126 eine quadratische Form, eine rechteckige Form oder eine Streifenform aufweisen.
  • Im Anschluss an die Implantation (Schritt 22-4) kann die Maske 151 entfernt werden (Schritt 22-5), und das epitaxiale Wachstum (Schritt 22) der Pufferschicht 126 kann fortgesetzt werden (Schritt 22-6).
  • Die Inselregionen 126-1 in der auf diese Art und Weise hergestellten Pufferschicht 126 können Dotierstoffe des zweiten Leitfähigkeitstyps umfassen. Die Inselregionen 126-1 innerhalb der Pufferschicht 126 können beispielsweise p-dotierte Inselregionen 126-1 sein, die innerhalb einer n-dotierten Pufferschicht 126 einer Diode oder eines herzustellenden IGBT schweben.
  • Die Dotierstoffkonzentration der Inselregionen 126-1 innerhalb der Pufferschicht 126 ist beispielsweise um einen Faktor von mindestens 2 höher als die Dotierstoffkonzentration der Pufferschicht 126 außerhalb der Inselregionen 126-1. In einer Variante ist die Dotierstoffkonzentration der Inselregionen 126-1 innerhalb der Pufferschicht 126 um einen Faktor von mindestens 5 oder sogar 10 höher als die Dotierstoffkonzentration der Pufferschicht 126 außerhalb der Inselregionen 126-1.
  • Die Inselregionen 126-1 innerhalb der Pufferschicht 126 sind konfiguriert, während des Ausschaltens der Halbleitervorrichtung Löcher zu injizieren. Beispielsweise können die Inselregionen 126-1 innerhalb der Pufferschicht 126 dadurch einem zu frühen oder zu plötzlichen Ausfall eines Sperrverzögerungsstroms entgegenwirken.
  • 1G veranschaulicht noch weitere mögliche Schritte der Verfahren 2 zur Herstellung einer, wie oben erläuterten Halbleitervorrichtung 1. In dieser Ausführungsform umfasst das Verfahren 2 ferner das Unterbrechen (Schritt 23-1) des epitaxialen Wachsenlassens der Drift-Schicht 123 an einem Punkt, das Implantieren (Schritt 23-2) von Dotierstoffen des ersten Leitfähigkeitstyps in dem Abschnitt der Drift-Schicht 123, die bis zu diesem Punkt epitaxial wachsen gelassen worden ist, und in der Folge das Fortsetzen (Schritt 23-3) des epitaxialen Wachsenlassens 23 der Drift-Schicht 123.
  • Epitaxiales Wachsenlassen (Schritt 23) der Drift-Schicht wird beispielsweise für die Dotierstoffimplantation 23-1 unterbrochen, nachdem ungefähr die Hälfte einer endgültigen (Gesamt-)Dicke der Drift-Schicht 123 erreicht worden ist. Das Implantieren von Dotierstoffen kann das Erzeugen, durch Implantation, eines Dotierstoffkonzentrationsprofils umfassen, das ein oder mehrere oben mit Bezug auf das Erzeugen eines Dotierstoffkonzentrationsprofils während des epitaxialen Wachstums 23 der Drift-Schicht (siehe beispielsweise 2) beschriebene Merkmale aufweist. Ein gaußförmiges Dotierstoffkonzentrationsprofil kann beispielsweise in der Drift-Region 123 durch Implantation erzeugt werden. Das Erzeugen eines gaußförmigen Profils kann ferner eine Diffusion der implantierten Dotierstoffe während eines anschließenden Temper-Schrittes umfassen. Beispielsweise kann eines von Selen, Phosphor, Arsen und Antimon als Dotierstoffmaterial für die Implantation 23-2 verwendet werden.
  • Alternativ oder zusätzlich zum Erzeugen eines Dotierstoffkonzentrationsprofils von Dotierstoffen des ersten Leitfähigkeitstyps innerhalb der Drift-Schicht 123 können während des Implantationsschritts 23-2 Dotierstoffe des zweiten Leitfähigkeitstyps implantiert werden, um beispielsweise Kompensationsstrukturen gemäß dem Super-Sperrschicht-Prinzip zu realisieren. Ein solcher Implantationsschritt 23-2 kann als eine maskierte Implantation oder als eine unmaskierte Implantation durchgeführt werden.
  • Die oben, mit Bezug auf 1A bis 1G erläuterten wahlweisen Verfahrensschritte können zur Ausbildung weiterer Ausführungsformen des Verfahrens 2 insoweit kombiniert werden, als die jeweiligen Verfahrensschritte nicht als zueinander alternativ beschrieben werden.
  • 4A und 4B veranschaulichen jeweils einen Teilbereich eines vertikalen Querschnitts einer Halbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen. Eine solche Halbleitervorrichtung 1 kann durch das Durchführen einer Ausführungsform der oben erläuterten Verfahren 2 hergestellt werden.
  • Wie in 4A und in 4B veranschaulicht, umfasst die Halbleitervorrichtung 1 einen Halbleiterkörper 12, der eine Vorderseite 121 und eine Rückseite 122 aufweist, wobei sich der Halbleiterkörper 12 in eine vertikale Richtung Z von der Rückseite 122 zur Vorderseite 121 erstreckt.
  • Die Halbleitervorrichtung 1 ist beispielsweise eine vertikale Leistungshalbleitervorrichtung 1 und konfiguriert, einen Laststrom zu führen und/oder eine Spannung zwischen einem ersten und einem zweiten Lastkontakt der Halbleitervorrichtung 1 zu sperren, wobei der erste Lastkontakt mit der Vorderseite 121 des Halbleiterkörpers 12 elektrisch verbunden sein kann, und der zweite Lastkontakt mit der Rückseite 122 des Halbleiterkörpers 12 elektrisch verbunden ist.
  • In einer Ausführungsform ist die Halbleitervorrichtung 1 eine einer Diode, eines IGBT und eines MOSFET.
  • Der Halbleiterkörper 12 kann gemäß den oben, mit Bezug auf 1A bis 1G beschriebenen Prinzipien epitaxial wachsen gelassen werden. Der Halbleiterkörper 12 kann somit eine epitaxial gewachsene Drift-Schicht 123, die Dotierstoffe eines ersten Leitfähigkeitstyps aufweist, umfassen. Beispielsweise umfasst die Drift-Schicht 123 eine Drift-Region, wie beispielsweise eine n–-dotierte Drift-Region einer pin-Diode, eines IGBT oder eines MOSFET, die konfiguriert ist, einen Strom zwischen der Vorderseite 121 und der Rückseite 122 des Halbleiterkörpers 12 durchzuführen. Die Drift-Schicht 123 kann gemäß den oben, mit Bezug auf 2 beschriebenen Prinzipien epitaxial wachsen gelassen worden sein. Somit trifft die obige Beschreibung von Beispielen des Dotierstoffkonzentrationsprofils P in der Drift-Region 123 (siehe auch 2) auf die Ausführungsformen der in 4A und 4B veranschaulichten Halbleitervorrichtung 1 ebenso zu. Beispielsweise kann ein Dotierstoffkonzentrationsprofil P in der Drift-Schicht 123 entlang einer vertikalen Richtung Z eine Dotierstoffkonzentrationsvariation um einen Faktor von mindestens 2 aufweisen. Dieser Faktor kann sogar größer als 2, beispielsweise größer als 5 oder größer als 10, sein. In einer weiteren Ausführungsform ist ein Maximum 400 des Dotierstoffkonzentrationsprofils P in der Drift-Schicht 123 um einen Faktor von mindestens 2 höher als eine Dotierstoffkonzentration des ersten Leitfähigkeitstyps bei der pn-Sperrschicht Zpn.
  • Eine Body-Region 124, die Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der komplementär zum ersten Leitfähigkeitstyp 124 ist, kann entweder innerhalb oder auf der Oberseite der Drift-Schicht 123 angeordnet sein. Beispielsweise umfasst die Body-Region 124 eine p-dotierte Anodenregion einer pin-Diode oder eine p-Body-Region eines n-Kanal-IGBT oder eines n-Kanal-MOSFET. Ein Übergang zwischen der Body-Region 124 und der Drift-Schicht 123 kann eine pn-Sperrschicht Zpn bilden. Beispielsweise ist die pn-Sperrschicht Zpn konfiguriert, eine Spannung zwischen den externen Lastkontakten der Halbleitervorrichtung 12 mit einer Raumladungsregion, die sich in die Body-Region 124 und in die Drift-Region 123 hineinerstreckt, zu sperren.
  • In einer Ausführungsform umfasst die Body-Region 124 eine epitaxial gewachsene Halbleiterschicht. Die Body-Region 124 ist beispielsweise durch epitaxiales Wachstum wachsen gelassen worden, wie oben, mit Bezug auf 1A erläutert wird. Die Halbleitervorrichtung 1 kann beispielsweise ein vertikales Kanten-Ende umfassen, das vielleicht kein horizontales Strukturieren der Body-Region 124 erfordert, und somit ein Herstellen der Body-Region 124 durch epitaxiales Wachstum ermöglicht. Alternativ dazu kann die Body-Region 124 durch eine Implantation oder eine Diffusion von Dotierstoffen des zweiten Leitfähigkeitstyps in die, wie in 1C veranschaulicht, Drift-Schicht 123 hergestellt worden sein. Auf diese Art und Weise kann eine Body-Region 124 in der Form eines Topfes im Inneren der Drift-Schicht 123 hergestellt sein. Die Body-Region 124 kann beispielsweise eine p-Topf-Region 124 einer pin-Diode, eines n-Kanal-IGBT oder eines n-Kanal-MOSFET umfassen.
  • Der Halbleiterkörper 12 kann ferner eine epitaxial gewachsene Rückseiten-Emitter-Schicht 125 umfassen, die zwischen der Drift-Schicht 123 und der Rückseite 122 angeordnet ist. Die Rückseiten-Emitter-Schicht 125 weist Dotierstoffe des ersten und/oder des zweiten Leitfähigkeitstyps auf, wobei eine Dotierstoffkonzentration der Rückseiten-Emitter-Schicht 125 höher als eine Dotierstoffkonzentration der Drift-Schicht 123 ist. In einer Ausführungsform ist eine maximale Dotierstoffkonzentration in der Pufferschicht 126 um einen Faktor von mindestens 2 höher als eine maximale Dotierstoffkonzentration in der Drift-Schicht 123. Beispielsweise ist die Rückseiten-Emitter-Schicht durch epitaxiales Wachstum 21 gemäß den oben beschriebenen Verfahren 2 hergestellt worden.
  • Die Rückseiten-Emitter-Schicht 123 kann eine Rückseiten-Emitter-Region einer Diode oder einer Drain-Region eines MOSFET umfassen, die beispielsweise n+-dotiert sein kann. In weiteren Ausführungsformen umfasst die Rückseiten-Emitter-Schicht 123 eine Rückseiten-Emitter-Region eines IGBT, wobei die Rückseiten-Emitter-Schicht beispielsweise p+-dotiert sein kann. Wie oben angeführt, kann die Dotierstoffkonzentration der Rückseiten-Emitter-Schicht 125 eine seitliche Variation aufweisen. Beispielsweise kann in einer p-dotierten Rückseiten-Emitter-Schicht 125 eines IGBT eine Dotierstoffkonzentration unterhalb einer Kanten-Endbereich-Struktur niedriger als eine Dotierstoffkonzentration einer aktiven Fläche des IGBT sein. Auf diese Art und Weise kann eine erhöhte dynamische Robustheit des IGBT erzielt werden.
  • In einer Ausführungsform kann die Halbleitervorrichtung 1 ferner eine epitaxial gewachsene Pufferschicht 126 in Kontakt mit der, wie in 4A und 4B gezeigten, Drift-Schicht 123 umfassen. Die Pufferschicht 126 kann zwischen der Drift-Schicht 123 und der Rückseiten-Emitter-Schicht 125 angeordnet sein und kann Dotierstoffe des ersten Leitfähigkeitstyps bei einer höheren Dotierstoffkonzentration als die Drift-Schicht 123 aufweisen. Die Pufferschicht 126 kann ein oder mehrere Dotierstoffkonzentrationsmaxima umfassen, die konfiguriert sind, einen Durchgreifeffekt eines elektrischen Feldes zur Rückseiten-Emitter-Region 123 in einem Sperrzustand der Halbleitervorrichtung 1 zu vermeiden. Eine maximale Dotierstoffkonzentration in der Pufferschicht 126 ist beispielsweise um einen Faktor von mindestens 2 höher als eine maximale Dotierstoffkonzentration in der Drift-Schicht 123.
  • Die Pufferschicht 126 kann gemäß den oben, mit Bezug auf 1B beschriebenen Prinzipien epitaxial gewachsen sein. Die obige Beschreibung von Beispielen eines Dotierstoffkonzentrationsprofils Q in der Pufferregion 126 (wie in 3A–3D beispielhaft veranschaulicht ist) trifft ebenso auf die Ausführungsformen der in 4A und 4B veranschaulichten Halbleitervorrichtung zu. Die Pufferschicht 126 umfasst beispielsweise ein Dotierstoffkonzentrationsprofil Q entlang der vertikalen Richtung Z, das eine Dotierstoffkonzentrationsvariation um einen Faktor von mindestens 2 aufweist. In einer weiteren Ausführungsform umfasst ein vertikales Dotierstoffkonzentrationsprofil Q in der Pufferschicht 126 mindestens einen eines stufenartigen Teilbereichs, eines kastenförmigen Teilbereichs, eines im Wesentlichen linearen Teilbereichs und einer Vielzahl an lokalen Maxima (siehe 3A–3D).
  • 4B veranschaulicht eine Ausführungsform der Halbleitervorrichtung 1, die eine Vielzahl an Inselregionen 125-1 im Inneren der Rückseiten-Emitter-Schicht 125 umfasst. Die Inselregionen 125-1 können Dotierstoffe eines Leitfähigkeitstyps umfassen, der zu dem Leitfähigkeitstyp derjenigen Dotierstoffe komplementär ist, die innerhalb der epitaxial gewachsenen Emitter-Schicht 125 vorhanden sind. Beispielsweise können die Inselregionen 125-1 in einem horizontalen Querschnitt der Rückseiten-Emitter-Schicht 125 eine quadratische Form, eine rechteckige Form, eine Streifenform oder irgendeine andere Form aufweisen. Beispielsweise ist die Halbleitervorrichtung 1 eine pin-Diode, und die Vielzahl an p-dotierten Inselregionen 125-1 im Inneren der Rückseiten-Emitter-Schicht 125 ist angeordnet und konfiguriert, während eines Ausschaltens der Diode Löcher zu injizieren, wodurch einem zu frühen oder zu plötzlichen Ausfall eines Sperrverzögerungsstroms entgegengewirkt wird. Die Inselregionen 125-1 können beispielsweise gemäß Schritten 21-2 bis 21-6, wie oben, mit Bezug auf 1E erläutert, hergestellt werden. In einer Variante können sich die Inselregionen 125-1 durch die ganze Rückseiten-Emitter-Schicht 125 in die vertikale Richtung Z hindurcherstrecken, und dadurch in Kontakt mit der Rückseite 122 und der Pufferschicht 126 sein. In einem rückwärts leitenden IGBT können die n-dotierten Inselregionen 125-1 beispielsweise in Kontakt mit der Pufferschicht 126 und mit einer Rückseiten-Metallisierung sein, die auf der Rückseite 122 angeordnet ist, und dadurch als n-kurzschließende Gebiete des rückwärts leitenden IGBT 1 funktionieren.
  • Alternativ oder zusätzlich können derartige Inselregionen in der Pufferschicht 126 implementiert sein, wie auch in 4B gezeigt ist. Die Inselregionen können beispielsweise p-dotierte Inselregionen 126-1 sein, die innerhalb einer n-dotierten Pufferschicht 126 einer Diode oder eines IGBT schweben. Die Inselregionen 126-1 in der Pufferschicht 126 können beispielsweise Dotierstoffe des ersten Leitfähigkeitstyps umfassen. In einem horizontalen Querschnitt der Pufferschicht 126 können die Inselregionen 126-1 beispielsweise eine quadratische Form, eine rechteckige Form, eine Streifenform oder irgendeine andere Form aufweisen. Die Halbleitervorrichtung 1 ist beispielsweise eine pin-Diode oder ein IGBT, und die Vielzahl an p-dotierten Inselregionen 126-1 innerhalb der Pufferschicht 126 ist angeordnet und konfiguriert, während eines Ausschaltens der Halbleitervorrichtung 1 Löcher zu injizieren, und dadurch einem zu frühen oder zu plötzlichen Ausfall eines Sperrverzögerungsstroms entgegenzuwirken. Die Inselregionen 126-1 können beispielsweise gemäß Schritten 22-2 bis 22-6 hergestellt werden, wie oben, mit Bezug auf 1F erläutert wurde.
  • Die oben beschriebenen Ausführungsformen umfassen die Erkenntnis, dass ein im Wesentlichen sanftes Ausschalt-Verhalten von Halbleitervorrichtungen, wie beispielsweise Dioden, IGBTs und MOSFETs, in einigen Anwendungen wünschenswert sein kann. Gleichzeitig werden Anforderungen bezüglich einer hohen Unempfindlichkeit und geringen Schaltverlusten, beispielsweise für hart-schaltende Anwendungen, die bei hohen Schaltfrequenzen in Betrieb sind, in Erwägung gezogen werden müssen.
  • In Übereinstimmung mit einer oder mehreren Ausführungsformen wird vorgeschlagen, sowohl eine Rückseiten-Emitter- als auch eine Drift-Schicht einer solchen Leistungshalbleitervorrichtung durch epitaxiales Wachstum herzustellen, wobei ein vertikales Dotierstoffkonzentrationsprofil im Inneren der Drift-Schicht eine definierte Dotierstoffkonzentrationsvariation aufweist. Das Dotierstoffkonzentrationsprofil umfasst beispielsweise ein Maximum nahe dem Zentrum der Drift-Region, wodurch ein im Wesentlichen sanftes Schaltverhalten der Halbleitervorrichtung ermöglicht wird.
  • In Übereinstimmung mit einer oder mehreren Ausführungsformen wird ferner vorgeschlagen, eine Pufferschicht auf der Oberseite der Rückseiten-Emitter-Schicht vor dem Wachsenlassen der Drift-Schicht auf der Oberseite der Pufferschicht epitaxial wachsen zu lassen. Epitaxiales Wachsenlassen der Pufferschicht kann das Erzeugen eines vertikalen Dotierstoffkonzentrationsprofils umfassen, das eine definierte Dotierstoffkonzentrationsvariation aufweist. Das Dotierstoffkonzentrationsprofil in der Pufferschicht umfasst beispielsweise einen von einem stufenartigen Teilbereich, einem kastenförmigen Teilbereich, einem im Wesentlichen linearen Teilbereich und einer Vielfalt von lokalen Maxima. In Übereinstimmung mit einer oder mehreren Ausführungsformen kann eine Vielfalt an definierten Dotierstoffkonzentrationsprofilen in der Pufferschicht auf diese Art und Weise hergestellt werden, wodurch eine Optimierung der Halbleitervorrichtung, beispielsweise mit Bezug auf Softnesssgrad, Schaltverluste und die Spannungssperrfähigkeit, ermöglicht wird.
  • In Übereinstimmung mit einer oder mehreren Ausführungsformen kann das Erzeugen eines Dotierstoffkonzentrationsprofils im Inneren der Drift-Schicht und/oder der Pufferschicht durch eine zeitabhängige Beimischung von Dotierstoffen während des epitaxialen Wachstums erzielt werden, was ein relativ genaues und wiederherstellbares Dotierstoffkonzentrationsprofil im Vergleich zu beispielsweise einer Dotierstoffimplantation ergibt. Ferner können durch das Erzeugen von angemessenen vertikalen Dotierstoffkonzentrationsprofilen in der Drift-Schicht und/oder der Pufferschicht elektrische Felder sowohl an der Vorderseite als auch an der Rückseite der Halbleitervorrichtung in Betrieb reduziert werden. Als Ergebnis davon kann die Unempfindlichkeit der Halbleitervorrichtung erheblich erhöht werden.
  • Das Herstellen von einigen oder allen funktionellen Regionen einer Halbleitervorrichtung durch epitaxiales Wachstum von jeweiligen Halbleiterschichten kann weitere Vorteile aufweisen, beispielsweise was eine reduzierte Gesamtdickenvariation des verarbeiteten Halbleiterkörpers, eine erhöhte Verfahrensflexibilität und -Kompatibilität (beispielsweise in der Auswahl von Substratmaterialien und Wafer-Durchmessern) und reduzierte Verarbeitungskosten betrifft.
  • Merkmale von weiteren Ausführungsformen sind in den abhängigen Ansprüchen definiert. Die Merkmale von weiteren Ausführungsformen und die Merkmale der oben beschriebenen Ausführungsformen können miteinander kombiniert werden, um zusätzliche Ausführungsformen auszubilden, sofern die Merkmale nicht ausdrücklich als zueinander alternativ beschrieben sind.
  • Oben wurden Ausführungsformen mit Bezug auf Verfahren zur Herstellung einer Halbleitervorrichtung und Ausführungsformen mit Bezug auf Halbleitervorrichtungen erläutert. Diese Halbleiteranordnungen und Halbleitervorrichtungen basieren beispielsweise auf Silizium (Si). Demgemäß sind eine monokristalline Halbleiterregion oder -Schicht, beispielsweise der Halbleiterkörper 12 und die Halbleiterregionen 123 bis 127 von beispielhaften Ausführungsformen, typischerweise eine monokristalline Si-Region oder Si-Schicht.
  • Es wird jedoch darauf hingewiesen, dass der Halbleiterkörper 12 und die Halbleiterregionen 123 bis 127 aus irgendeinem Halbleitermaterial gebildet sein können, das für die Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele solcher Materialien umfassen, ohne darauf eingeschränkt zu sein, elementare Halbleitermaterialien, wie beispielsweise Silizium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungshalbleitermaterialien, wie beispielsweise Siliziumkarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie beispielsweise Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminumgalliumnitrid (AlGaN), Aluminumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie beispielsweise Cadmiumtellurid (CdTe) und Quecksilber-Cadmium-Tellurid (HgCdTe), um einige anzuführen. Die zuvor angeführten Halbleitermaterialien werden auch als „Homoübergangs-Halbleitermaterialien“ bezeichnet. Werden zwei unterschiedliche Halbleitermaterialien kombiniert, bildet sich ein Heteroübergangs-Halbleitermaterial aus. Beispiele von Heteroübergangs-Halbleitermaterialien umfassen, ohne darauf beschränkt zu sein, Aluminiumgalliumnitrid-(AlGaN)-Aluminumgalliumindiumnitrid (AlGainN), Indiumgalliumnitrid(InGaN)-Aluminumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid(InGaN)-Galliumnitrid (GaN), Aluminumgalliumnitrid(AlGaN)-Galliumnitrid (GaN), Indiumgalliumnitrid(InGaN)-Aluminumgalliumnitrid (AlGaN), Silizium-Silizium-Karbid (SixC1-x) und Silizium-SiGe Heteroübergangs-Halbleitermaterialien. Für Leistungshalbleitervorrichtungsanwendungen werden derzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Räumlich lokale Begriffe, wie beispielsweise „unter“, „unterhalb“, „niedrig-„, „über“, „ober-„ und ähnliches, werden zur Beschreibungsvereinfachung verwendet, um die Positionierung der Stelle eines Elements gegenüber einem zweiten Element zu erklären. Diese Begriffe beabsichtigen das Einschließen unterschiedlicher Ausrichtungen der jeweiligen Vorrichtung in Ergänzung zu anderen, als in den Figuren abgebildeten Ausrichtungen. Ferner werden Begriffe, wie beispielsweise „erst-“, “zweit-“ und ähnliches, auch zur Beschreibung verschiedener Elemente, Regionen, Teilbereiche etc. verwendet und sind ebenso als nicht einschränkend zu verstehen. Ähnliche Begriffe beziehen sich auf ähnliche Elemente die ganze Beschreibung hindurch.
  • Wie hierin verwendet, sind die Begriffe “habend”, “enthaltend”, “einschließend”, “umfassend”, “aufweisend” und ähnliches offene Begriffe, welche das Vorhandensein von angeführten Elementen oder Merkmalen anzeigen, zusätzliche Elemente oder Merkmale jedoch nicht ausschließen. Die Artikel „ein/eine“ und „der/die/das“ sind dahingehend zu verstehen, dass sie den Plural als auch den Singular umfassen, sofern der Kontext nicht eindeutig etwas anderes anzeigt.
  • In Anbetracht des obigen Bereichs von Variationen und Anwendungen wird darauf hingewiesen, dass die vorliegende Erfindung nicht durch die vorangegangene Beschreibung eingeschränkt wird, und auch nicht durch die begleitenden Zeichnungen eingeschränkt wird. Die vorliegende Erfindung ist vielmehr lediglich durch die folgenden Ansprüche und deren legale Äquivalente eingeschränkt.

Claims (25)

  1. Verfahren (2) zur Herstellung einer Halbleitervorrichtung (1), umfassend: – Bereitstellen (20) eines Halbleitersubstrats (4), das eine Oberfläche (40) aufweist; – epitaxiales Wachsenlassen (21) einer Rückseiten-Emitter-Schicht (125) auf der Oberseite der Oberfläche (40) entlang einer zur Oberfläche (40) senkrechten, vertikalen Richtung (Z), wobei die Rückseiten-Emitter-Schicht (125) Dotierstoffe eines ersten Leitfähigkeitstyps oder Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der zum ersten Leitfähigkeitstyp komplementär ist; – epitaxiales Wachsenlassen (23) einer Drift-Schicht (123), die Dotierstoffe des ersten Leitfähigkeitstyps aufweist, oberhalb der Rückseiten-Emitter-Schicht (125) entlang der vertikalen Richtung (Z), wobei eine Dotierstoffkonzentration der Rückseiten-Emitter-Schicht (125) höher als eine Dotierstoffkonzentration der Drift-Schicht (123) ist; und – Erzeugen (24) entweder innerhalb oder auf der Oberseite der Drift-Schicht (123) einer Body-Region (124), die Dotierstoffe des zweiten Leitfähigkeitstyps aufweist, wobei ein Übergang zwischen der Body-Region (124) und der Drift-Schicht (123) eine pn-Sperrschicht (Zpn) bildet; wobei das epitaxiale Wachsenlassen (23) der Drift-Schicht (123) das Erzeugen eines Dotierstoffkonzentrationsprofils (P) von Dotierstoffen des ersten Leitfähigkeitstyps innerhalb der Drift-Schicht (123) entlang der vertikalen Richtung (Z) umfasst, wobei das Dotierstoffkonzentrationsprofil (P) eine Variation einer Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps entlang der vertikalen Richtung (Z) aufweist.
  2. Verfahren (2) nach Anspruch 1, wobei ein Maximum des Dotierstoffkonzentrationsprofils (P) in der Drift-Region (123) um einen Faktor von mindestens 2 höher als eine Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps an der pn-Sperrschicht (Zpn) ist.
  3. Verfahren (2) nach Anspruch 1 oder Anspruch 2, ferner umfassend das epitaxiale Wachsenlassen (22) einer Pufferschicht (126) auf der Oberseite der Rückseiten-Emitter-Schicht (125) entlang der vertikalen Richtung (Z) vor dem epitaxialen Wachsenlassen (23) der Drift-Schicht auf der Oberseite der Pufferschicht (126), wobei die Pufferschicht (126) Dotierstoffe des ersten Leitfähigkeitstyps mit einer höheren Dotierstoffkonzentration als die Drift-Schicht (123) aufweist.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung (1), umfassend: – Bereitstellen (20) eines Halbleitersubstrats (4), das eine Oberfläche (40) aufweist; – epitaxiales Wachsenlassen (21) einer Rückseiten-Emitter-Schicht (125) auf der Oberseite der Oberfläche (40) entlang einer zur Oberfläche (40) senkrechten, vertikalen Richtung (Z), wobei die Rückseiten-Emitter-Schicht (125) Dotierstoffe eines ersten Leitfähigkeitstyps oder Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der zum ersten Leitfähigkeitstyp komplementär ist; – epitaxiales Wachsenlassen (22) einer Pufferschicht (126) auf der Oberseite der Rückseiten-Emitter-Schicht (125) entlang der vertikalen Richtung (Z), wobei die Pufferschicht (126) Dotierstoffe des ersten Leitfähigkeitstyps aufweist; – epitaxiales Wachsenlassen (23) einer Drift-Schicht (123), die Dotierstoffe des ersten Leitfähigkeitstyps aufweist, auf der Oberseite der Pufferschicht (126) entlang der vertikalen Richtung (Z), wobei jede einer Dotierstoffkonzentration der Rückseiten-Emitter-Schicht (125) und einer Dotierstoffkonzentration der Pufferschicht (126) höher als eine Dotierstoffkonzentration der Drift-Schicht (123) ist; und – Erzeugen (24) entweder innerhalb oder auf der Oberseite der Drift-Schicht (123) einer Body-Region (124), die Dotierstoffe des zweiten Leitfähigkeitstyps aufweist, wobei ein Übergang zwischen der Body-Region (124) und der Drift-Schicht (123) eine pn-Sperrschicht (Zpn) bildet; wobei das epitaxiale Wachsenlassen (22) der Pufferschicht (126) das Erzeugen eines Dotierstoffkonzentrationsprofils (Q) von Dotierstoffen des ersten Leitfähigkeitstyps innerhalb der Pufferschicht (126) entlang der vertikalen Richtung (Z) umfasst, wobei das Dotierstoffkonzentrationsprofil (Q) eine Variation einer Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps entlang der vertikalen Richtung (Z) aufweist.
  5. Verfahren (2) nach Anspruch 4, wobei das Dotierstoffkonzentrationsprofil (Q) in der Pufferschicht (126) mindestens eine einer stufenartigen Zunahme und einer stufenartigen Abnahme der Dotierstoffkonzentration entlang der vertikalen Richtung (Z) aufweist.
  6. Verfahren (2) nach Anspruch 4 oder Anspruch 5, wobei das Dotierstoffkonzentrationsprofil (Q) in der Pufferschicht (126) mindestens einen kastenförmigen Teilbereich (B) umfasst, wobei eine erste Seitenkante (E1) des mindestens einen kastenförmigen Teilbereichs (B) eine stufenartige Zunahme der Dotierstoffkonzentration entlang der vertikalen Richtung (Z) umfasst, und wobei eine zweite Seitenkante (E2) des kastenförmigen Teilbereichs (B) eine stufenartige Abnahme der Dotierstoffkonzentration entlang der vertikalen Richtung (Z) umfasst.
  7. Verfahren (2) nach Anspruch 5 oder Anspruch 6, wobei die Dotierstoffkonzentration entlang der vertikalen Richtung (Z) um einen Faktor von mindestens 2 über einen Abstand von 1 µm bei der mindestens einen stufenartigen Zunahme und/oder der mindestens einen stufenartigen Abnahme des Dotierstoffkonzentrationsprofils (Q) variiert.
  8. Verfahren (2) nach einem der vorangegangenen Ansprüche 4 bis 7, wobei das Dotierstoffkonzentrationsprofil (Q) in der Pufferschicht (126) mindestens einen linearen Teilbereich umfasst, der eine aus einer linearen Zunahme und einer linearen Abnahme der Dotierstoffkonzentration entlang der vertikalen Richtung (Z) über einen Abstand von mindestens 10% der Gesamtausdehnung der Pufferschicht (126) entlang der vertikalen Richtung (Z) umfasst.
  9. Verfahren nach einem der vorangegangenen Ansprüche 4 bis 8, wobei das Dotierstoffkonzentrationsprofil (Q) in der Pufferschicht (126) eine Vielzahl an lokalen Maxima (411, 412, 413) aufweist.
  10. Verfahren nach Anspruch 9, wobei das Dotierstoffkonzentrationsprofil (Q) in der Pufferschicht (126) mindestens ein lokales Minimum (421) aufweist, das zwischen zwei aneinander angrenzenden lokalen Maxima (411, 412) aus der Vielzahl an lokalen Maxima angeordnet ist, und wobei eine Dotierstoffkonzentration an dem lokalen Minimum (421) um einen Faktor von mindestens 2 niedriger als die Dotierstoffkonzentration von jedem der aneinander angrenzenden lokalen Maxima (411, 412) ist.
  11. Verfahren (2) nach einem der vorangegangenen Ansprüche, wobei das Erzeugen eines Dotierstoffkonzentrationsprofils (P, Q) durch epitaxiales Wachsenlassen (22, 23), entlang der vertikalen Richtung (Z), einer Halbleiterschicht (123, 126), eine zeitabhängige Beimischung von Dotierstoffen umfasst.
  12. Verfahren (2) nach einem der vorangegangenen Ansprüche, wobei das Erzeugen (24) der Body-Region (124) ein epitaxiales Wachsenlassen (24) der Body-Region (124) auf der Oberseite der Drift-Schicht (123) entlang der vertikalen Richtung (Z) umfasst.
  13. Verfahren (2) nach einem der vorangegangenen Ansprüche, ferner umfassend mindestens einen von folgenden Schritten: – epitaxiales Wachsenlassen (21-1) einer im Wesentlichen undotierten oder niedrig dotierten Deckschicht (127) auf der Oberseite von mindestens einer der epitaxial gewachsenen (21, 22, 23, 24) Halbleiterschichten (123, 124, 125, 126) vor einem epitaxialen Wachsenlassen (22, 23, 24) einer darauffolgenden Halbleiterschicht (123, 124, 126) auf der Oberseite der Deckschicht (127) und – Unterbrechen des Epitaxialwachstums (21, 22, 23, 24) von mindestens einer der Halbleiterschichten (123, 124, 125, 126) an einem Punkt und epitaxiales Wachsenlassen (21-1) einer im Wesentlichen undotierten oder niedrig dotierten Deckschicht (127) auf der Oberseite eines Abschnitts der Halbleiterschicht (123, 124, 125, 126), der bis zu diesem Punkt wachsen gelassen worden ist, vor dem Fortsetzen des Epitaxialwachstums (21, 22, 23, 24) der Halbleiterschicht (123, 124, 125, 126).
  14. Verfahren (2) nach einem der vorangegangenen Ansprüche, ferner, vor dem epitaxialen Wachsenlassen (22, 23) einer darauffolgenden Halbleiterschicht (123, 126) auf der Oberseite der Rückseiten-Emitter-Schicht (125), umfassend das Implantieren von Dotierstoffen in der Rückseiten-Emitter-Schicht (125), wobei eine seitliche Variation einer Dotierstoffkonzentration der Rückseiten-Emitter-Schicht (125) durch mindestens ein maskiertes Implantationsverfahren realisiert wird.
  15. Verfahren (2) nach einem der vorangegangenen Ansprüche 3 bis 14, ferner, vor dem epitaxialen Wachsenlassen (23) der Drift-Schicht (123) auf der Oberseite der Pufferschicht (126), umfassend das Implantieren von Dotierstoffen in der Pufferschicht (126), wobei eine seitliche Variation einer Dotierstoffkonzentration der Pufferschicht (126) durch mindestens ein maskiertes Implantationsverfahren realisiert wird.
  16. Verfahren (2) nach einem der vorangegangenen Ansprüche, wobei epitaxiales Wachsenlassen (21) der Rückseiten-Emitter-Schicht (125) Folgendes umfasst: – Unterbrechen (21-2) des Epitaxialwachstums der Rückseiten-Emitter-Schicht (125) an einem Punkt; – Erzeugen (21-3) einer Maske (150) auf der Oberseite eines Abschnitts der Rückseiten-Emitter-Schicht (125), die bis zu diesem Punkt wachsen gelassen worden ist; und – Erzeugen (21-4) einer Vielzahl an Inselregionen (125-1) innerhalb der Rückseiten-Emitter-Schicht (125) über eine Implantation von Dotierstoffen eines Leitfähigkeitstyps, der zu dem Leitfähigkeitstyp derjenigen Dotierstoffe, die innerhalb der epitaxial gewachsenen Emitter-Schicht (125) vorhanden sind, komplementär ist.
  17. Verfahren (2) nach Anspruch 16, wobei sich die Inselregionen (125-1) durch die ganze Rückseiten-Emitter-Schicht (125) in die vertikale Richtung (Z) hindurcherstrecken, und dadurch in Kontakt mit der Rückseite (122) des Halbleiterkörpers (12) sind.
  18. Verfahren (2) nach einem der vorangegangenen Ansprüche 3 bis 17, wobei epitaxiales Wachsenlassen (22) der Pufferschicht (126) Folgendes umfasst: – Unterbrechen (22-2) des Epitaxialwachstums der Pufferschicht (126) an einem Punkt; – Erzeugen (22-3) einer Maske (151) auf der Oberseite eines Abschnitts der Pufferschicht (126), die bis zu diesem Punkt wachsen gelassen worden ist; und – Erzeugen (21-4) einer Vielzahl an Inselregionen (126-1) innerhalb der Pufferschicht (126) über eine Implantation von Dotierstoffen des zweiten Leitfähigkeitstyps.
  19. Verfahren (2) nach einem der vorangegangenen Ansprüche, ferner umfassend das Entfernen (25) des Halbleitersubstrats (4), wodurch eine Rückseite (122) des Halbleiterkörpers (12) zumindest teilweise freigelegt wird, und im Anschluss an das Entfernen (25) des Halbleitersubstrats (4) ferner mindestens einen von folgenden Schritten umfassend: – Implantieren (26) von Dotierstoffen in der Rückseiten-Emitter-Schicht (125) von der Rückseite (122) und – Erzeugen (26) einer Schadensregion (125-3) innerhalb der Rückseiten-Emitter-Region (125), wobei eine Leitfähigkeit der Schadensregion (125-3) niedriger als eine Leitfähigkeit des Teilbereichs der Rückseiten-Emitter-Region (125) außerhalb der Schadensregion (125-3) ist.
  20. Halbleitervorrichtung (1), umfassend einen Halbleiterkörper (12), der eine Vorderseite (121) und eine Rückseite (122) aufweist, wobei sich der Halbleiterkörper (12) in eine vertikale Richtung (Z) von der Rückseite (121) zur Vorderseite (122) erstreckt und Folgendes umfasst: – eine epitaxial gewachsene Drift-Schicht (123), die Dotierstoffe eines ersten Leitfähigkeitstyps aufweist; – eine Body-Region (124), die entweder innerhalb oder auf der Oberseite der Drift-Schicht (123) angeordnet ist, und Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der komplementär zum ersten Leitfähigkeitstyp ist, wobei ein Übergang zwischen der Body-Region (124) und der Drift-Schicht (123) eine pn-Sperrschicht (Zpn) bildet; und – eine epitaxial gewachsene Rückseiten-Emitter-Schicht (125), die zwischen der Drift-Schicht (123) und der Rückseite (122) angeordnet ist, wobei die Rückseiten-Emitter-Schicht (125) Dotierstoffe des ersten oder des zweiten Leitfähigkeitstyps aufweist und eine höhere Dotierstoffkonzentration als die Drift-Schicht (123) aufweist.
  21. Halbleitervorrichtung (1) nach Anspruch 20, wobei ein Maximum (400) des Dotierstoffkonzentrationsprofils (Q) in der Drift-Schicht (123) um einen Faktor von mindestens 2 höher als eine Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps an der pn-Sperrschicht (Zpn) ist.
  22. Halbleitervorrichtung (1) nach Anspruch 20 oder Anspruch 21, ferner umfassend eine epitaxial gewachsene Pufferschicht (126) in Kontakt mit der Drift-Schicht (123), wobei die Pufferschicht (126) zwischen der Drift-Schicht (123) und der Rückseiten-Emitter-Schicht (125) angeordnet ist und Dotierstoffe des ersten Leitfähigkeitstyps mit einer höheren Dotierstoffkonzentration als die Drift-Schicht (123) aufweist.
  23. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche 20 bis 22, wobei, in der Pufferschicht (126), ein Dotierstoffkonzentrationsprofil (Q) entlang der vertikalen Richtung (Z) eine Variation der Dotierstoffkonzentration um einen Faktor von mindestens 2 aufweist.
  24. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche 20 bis 23, wobei, in der Pufferschicht (126), ein Dotierstoffkonzentrationsprofil (Q) entlang der vertikalen Richtung (Z) mindestens einen von einem stufenartigen Teilbereich, einem kastenförmigen Teilbereich, einem im Wesentlichen linearen Teilbereich und einer Vielzahl an lokalen Maxima umfasst.
  25. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche 20 bis 24, wobei die Body-Region (124) eine epitaxial gewachsene Halbleiterschicht umfasst.
DE102015208097.8A 2015-04-30 2015-04-30 Herstellen einer Halbleitervorrichtung durch Epitaxie Active DE102015208097B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102015208097.8A DE102015208097B4 (de) 2015-04-30 2015-04-30 Herstellen einer Halbleitervorrichtung durch Epitaxie
CN201610247808.9A CN106098553A (zh) 2015-04-30 2016-04-20 通过外延生长制造半导体装置
JP2016090310A JP6721401B2 (ja) 2015-04-30 2016-04-28 エピタキシャル成長による半導体デバイスの製作
US15/142,992 US9647083B2 (en) 2015-04-30 2016-04-29 Producing a semiconductor device by epitaxial growth
US15/589,352 US10243066B2 (en) 2015-04-30 2017-05-08 Producing a semiconductor device by epitaxial growth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015208097.8A DE102015208097B4 (de) 2015-04-30 2015-04-30 Herstellen einer Halbleitervorrichtung durch Epitaxie

Publications (2)

Publication Number Publication Date
DE102015208097A1 true DE102015208097A1 (de) 2016-11-03
DE102015208097B4 DE102015208097B4 (de) 2022-03-31

Family

ID=57135611

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015208097.8A Active DE102015208097B4 (de) 2015-04-30 2015-04-30 Herstellen einer Halbleitervorrichtung durch Epitaxie

Country Status (4)

Country Link
US (2) US9647083B2 (de)
JP (1) JP6721401B2 (de)
CN (1) CN106098553A (de)
DE (1) DE102015208097B4 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3321971A1 (de) * 2016-11-14 2018-05-16 3-5 Power Electronics GmbH Iii-v-halbleiterdiode
EP3321970A1 (de) * 2016-11-14 2018-05-16 3-5 Power Electronics GmbH Iii-v-halbleiterdiode
EP3343636A1 (de) * 2016-12-28 2018-07-04 3-5 Power Electronics GmbH Igbt halbleiterstruktur
DE102018000395A1 (de) * 2018-01-18 2019-07-18 3-5 Power Electronics GmbH Stapelförmige lll-V-Halbleiterdiode
DE102018002895A1 (de) * 2018-04-09 2019-10-10 3-5 Power Electronics GmbH Stapelförmiges III-V-Halbleiterbauelement
DE102024209087B3 (de) 2024-09-23 2025-09-11 Infineon Technologies Ag Siliziumkarbid-halbleiterbauelement mit einer bufferschicht und herstellungsverfahren

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825128B2 (en) * 2015-10-20 2017-11-21 Maxpower Semiconductor, Inc. Vertical power transistor with thin bottom emitter layer and dopants implanted in trenches in shield area and termination rings
JP6706786B2 (ja) * 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
JP6904774B2 (ja) * 2017-04-28 2021-07-21 富士電機株式会社 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
US20190006461A1 (en) * 2017-06-29 2019-01-03 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device incorporating epitaxial layer field stop zone
US10833021B2 (en) 2017-06-29 2020-11-10 Alpha And Omega Semiconductor (Cayman) Ltd. Method for precisely aligning backside pattern to frontside pattern of a semiconductor wafer
US10170559B1 (en) 2017-06-29 2019-01-01 Alpha And Omega Semiconductor (Cayman) Ltd. Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method
JP6946783B2 (ja) * 2017-06-30 2021-10-06 富士電機株式会社 半導体装置および半導体モジュール
DE102017011878A1 (de) * 2017-12-21 2019-06-27 3-5 Power Electronics GmbH Stapelförmiges III-V-Halbleiterbauelement
JP7126361B2 (ja) * 2018-03-08 2022-08-26 三菱電機株式会社 半導体装置、電力変換装置、及び、半導体装置の製造方法
DE102018111939B4 (de) * 2018-05-17 2019-12-05 Infineon Technologies Ag Leistungshalbleiterbauelement
DE102018132236B4 (de) * 2018-12-14 2023-04-27 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE102019003069B4 (de) * 2019-04-30 2023-06-01 Azur Space Solar Power Gmbh Stapelförmige hochsperrende lll-V-Halbleiterleistungsdioden
DE102019003068A1 (de) * 2019-04-30 2020-11-05 3-5 Power Electronics GmbH Stapelförmige hochsperrende lnGaAS-Halbleiterleistungsdiode
KR102777182B1 (ko) * 2020-07-24 2025-03-10 울프스피드, 인크. 견고성이 향상된 수직형 sic 반도체 디바이스
CN113644137B (zh) * 2020-11-30 2024-01-30 湖南大学 一种大功率快恢复二极管结构
CN112599587B (zh) * 2020-12-08 2022-04-29 清华大学 一种具有缓冲层结构的半导体器件
CN114628530B (zh) * 2020-12-14 2025-10-31 株洲中车时代半导体有限公司 一种快恢复二极管、芯片及其制作方法
CN113224164B (zh) * 2021-04-21 2022-03-29 电子科技大学 一种超结mos器件
DE102021118315A1 (de) 2021-07-15 2023-01-19 mi2-factory GmbH Verfahren zur Herstellung eines elektronischen Halbleiterbauelements
WO2023032455A1 (ja) * 2021-09-03 2023-03-09 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体基板
EP4258364A1 (de) * 2022-04-04 2023-10-11 Infineon Technologies AG Halbleiteranordnung mit breitem bandabstand und herstellungsverfahren
CN116072702A (zh) * 2022-12-21 2023-05-05 深圳市威兆半导体股份有限公司 高压二极管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120088353A1 (en) * 2008-04-29 2012-04-12 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure in a semiconductor body and method for its production
DE112012000609T5 (de) * 2011-09-22 2014-12-11 Denso Corporation Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung
DE112013002178T5 (de) * 2012-04-24 2014-12-31 Fuji Electric Co., Ltd. Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren davon
DE112013005837T5 (de) * 2012-12-07 2015-08-20 Denso Corporation Halbleitervorrichtung mit einem vertikalen Mosfet mit Super-Junction-Struktur und Verfahren zur Herstellung davon

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526653B2 (ja) * 1989-01-25 1996-08-21 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
EP0725446A1 (de) * 1995-02-02 1996-08-07 Motorola, Inc. Bipolare Halbleiteranordnung mit isolierter Gateelektrode und Verfahren zur Herstellung
KR970054363A (ko) * 1995-12-30 1997-07-31 김광호 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
DE19839970C2 (de) * 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
US6239466B1 (en) * 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
US6285060B1 (en) * 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
US6642558B1 (en) * 2000-03-20 2003-11-04 Koninklijke Philips Electronics N.V. Method and apparatus of terminating a high voltage solid state device
DE10117483A1 (de) 2001-04-07 2002-10-17 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
JP4566470B2 (ja) * 2001-07-17 2010-10-20 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
JP4093042B2 (ja) * 2002-12-09 2008-05-28 富士電機デバイステクノロジー株式会社 半導体装置
JP2006173297A (ja) * 2004-12-15 2006-06-29 Denso Corp Ｉｇｂｔ
US20060194400A1 (en) 2005-01-21 2006-08-31 Cooper James A Method for fabricating a semiconductor device
US8183666B2 (en) 2009-10-29 2012-05-22 Infineon Technologies Ag Semiconductor device including semiconductor zones and manufacturing method
US8766413B2 (en) 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20120053824A (ko) * 2010-11-18 2012-05-29 (주) 트리노테크놀로지 전력 반도체 소자 및 그 제조 방법
JP5737102B2 (ja) * 2011-09-19 2015-06-17 株式会社デンソー 半導体装置
CN104103682A (zh) * 2013-04-09 2014-10-15 比亚迪股份有限公司 一种具有新型缓冲层结构的igbt及其制造方法
EP2930741B1 (de) * 2013-06-26 2022-06-01 Fuji Electric Co., Ltd. Verfahren zur herstellung eines halbleiterbauelements
JP6139312B2 (ja) * 2013-07-18 2017-05-31 株式会社東芝 半導体装置
WO2015037101A1 (ja) * 2013-09-12 2015-03-19 トヨタ自動車株式会社 半導体装置とその製造方法
WO2015049788A1 (ja) * 2013-10-04 2015-04-09 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120088353A1 (en) * 2008-04-29 2012-04-12 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure in a semiconductor body and method for its production
DE112012000609T5 (de) * 2011-09-22 2014-12-11 Denso Corporation Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung
DE112013002178T5 (de) * 2012-04-24 2014-12-31 Fuji Electric Co., Ltd. Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren davon
DE112013005837T5 (de) * 2012-12-07 2015-08-20 Denso Corporation Halbleitervorrichtung mit einem vertikalen Mosfet mit Super-Junction-Struktur und Verfahren zur Herstellung davon

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3514837A1 (de) 2016-11-14 2019-07-24 3-5 Power Electronics GmbH Iii-v-halbleiterdiode
EP3321970A1 (de) * 2016-11-14 2018-05-16 3-5 Power Electronics GmbH Iii-v-halbleiterdiode
US10074540B2 (en) 2016-11-14 2018-09-11 3-5 Power Electronics GmbH III-V semiconductor diode
US10263124B2 (en) 2016-11-14 2019-04-16 3-5 Power Electronics GmbH III-V semiconductor diode
EP3321971A1 (de) * 2016-11-14 2018-05-16 3-5 Power Electronics GmbH Iii-v-halbleiterdiode
EP3611766A1 (de) * 2016-11-14 2020-02-19 3-5 Power Electronics GmbH Iii-v-halbleiterdiode
EP3343636A1 (de) * 2016-12-28 2018-07-04 3-5 Power Electronics GmbH Igbt halbleiterstruktur
US11171226B2 (en) 2016-12-28 2021-11-09 3-5 Power Electronics GmbH GaAS based IGBT semiconductor structure
DE102018000395A1 (de) * 2018-01-18 2019-07-18 3-5 Power Electronics GmbH Stapelförmige lll-V-Halbleiterdiode
US10854760B2 (en) 2018-01-18 2020-12-01 3-5 Power Electronics GmbH Stacked III-V semiconductor diode
DE102018002895A1 (de) * 2018-04-09 2019-10-10 3-5 Power Electronics GmbH Stapelförmiges III-V-Halbleiterbauelement
US10784381B2 (en) 2018-04-09 2020-09-22 3-5 Power Electronics GmbH Stacked III-V semiconductor component
DE102024209087B3 (de) 2024-09-23 2025-09-11 Infineon Technologies Ag Siliziumkarbid-halbleiterbauelement mit einer bufferschicht und herstellungsverfahren

Also Published As

Publication number Publication date
JP6721401B2 (ja) 2020-07-15
DE102015208097B4 (de) 2022-03-31
JP2017028249A (ja) 2017-02-02
CN106098553A (zh) 2016-11-09
US20170243963A1 (en) 2017-08-24
US20160322472A1 (en) 2016-11-03
US9647083B2 (en) 2017-05-09
US10243066B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102008024464B4 (de) Halbleitervorrichtung
DE102012109902B4 (de) Leistungshalbleiterdiode und Verfahren für ihre Herstellung
DE102011052731B4 (de) Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung und Feldeffekt-Halbleitervorrichtung mit einer integrierten Polydiode
DE102014101239B4 (de) Bipolarer halbleiterschalter und ein herstellungsverfahren dafür
DE102015110112B4 (de) Ladungskompensationsstruktur
DE102014107172B4 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102011054825B4 (de) Halbleiterbauelemente und ein Verfahren zum Herstellen von Halbleiterbauelementen
DE102015210923B4 (de) Halbleitervorrichtung mit reduzierter Emitter-Effizienz und Verfahren zur Herstellung
DE102010036743A1 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102012100349A1 (de) Halbleiterbauelement und Reverse Conducting IGBT
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102018132236A1 (de) Leistungshalbleiterbauelement
DE102014103325A1 (de) Leistungsschaltmodul mit verringerter Oszillation und Verfahren zur Herstellung einer Leistungsschaltmodulschaltung
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102015118550B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016108125A1 (de) Halbleitervorrichtung und Herstellung davon
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102014111211A1 (de) Vertikales halbleiterbauelement und herstellungsverfahren davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102015017423

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021205000

Ipc: H10P0014240000