DE1952843C

DE1952843C - Arrangement in a process computer to reduce the work of the central unit in connection with the scanning of test points belonging to the process

Info

Publication number: DE1952843C
Authority: DE
Inventors: Nils Herbert Dipl.-Ing. Vällingby; Hemdal Göran Anders Henrik Dipl.-Ing. Tyresö; Edström (Schweden). G06k 15-20
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Publication date: 1972-08-31

Description

952 843952 843

^{Recording of} the status display unit SCP, which is provided by a clock generator IC

Rechner.! · rf j* Datenspeicherwortes des gesteuert wird und eine Wähleranordnung V vorwärts wtalvrai A 7 Prüfpunktzustand gespeichert schaltet. Diese Wähleranordnung wird dadurch nach-J ρ κ ~f" ¹I¹¹¹⁶'¹ ^rechnet wird. Die einander mit den Speichergerätgruppen verbunden, und α ^ftnd"ⁿ8 ^soU deshalb eine Anordnung 5 die Information wird von dem Wähler über eine Anzahl -λ Abtastarbeit der Zentraleinheit paralleler Leiter erhalten. Die Information besagt ob ^VemV^{ndert ist un}d die obengenannten die Geräte in den entsprechenden Gruppen aktiviert t^USh^8e? ⁵^ ^Sind· ^; sind oder nicht In der Zeichnung werden dieseLeiterComputer.! · Rf j * data storage word that is controlled and a selector arrangement V switches forward wtalvrai A 7 checkpoint status stored. ^{This voter arrangement is calculated according to -J} ρ κ ~ f " ¹ I ¹¹¹⁶ ' ¹ ^. Those connected to each other with the storage device groups, and α ^ftnd " ⁿ 8 soU an arrangement 5, the information is obtained from the voter via a number -λ Preserved scanning work of the central processing unit of parallel conductors. The information says whether ^Vem ^{is changed and} the above-mentioned devices in the corresponding groups are activated t ^US h ^8e ? ⁵ ^ ^are · ^; are or not In the drawing, these are the ladder

T * · Invention becomes available upon arrival through a single line departing from the voter

eingangs genannten Art gelöst durch. io symbolisiert. Die Ausgangssignale des Wählers werden a) eine Abtast- und Anzeigeanordnung die zu ieder ^auf ^^£ Flipflopschaltung* in der Abtastanordnung Hauptgruppe gehört S S line Wähler ^{Über eme nkht gCZCigfe 0DER}-^SchaUun6 «egeben, anordnung mit jeder Untergruppe in der Haupt- ^w^^{urch die} F«pflopschaltung auf Eins geschaltet gruppe verbunden werden kann um Unt^troe ^wird'^{wenn emes der} Speichergerate in der abgetasteten nach Untergruppe der Speichereeräte, d£TE2? ¹⁵ ^GmPP^e ^*™« ^{isL Das &1ζεη der} Hipflopedialhmg gruppe abzutasten ^{P auf Eins} bewirkt, daß zwei UND-Schaltungen 01type mentioned above solved by. symbolizes io. The outputs of the voter a) a sample and display assembly to ieder ^on ^ ^£ flip * on the pickup main group belongs SS line voters ^{About eme nkht gCZCigfe 0R} - ^SchaUun ESpecify 6 "arrangement with each sub-group in the main ^w ^ ^{hrough F} "pflopschaltung connected to one group can be connected to Unt ^ troe ^is' ^{if emes the} memory devices in the sampled according subgroup of Speichereeräte, d £ TE2? ¹⁵ ^Gm PP ^e ^ * ™ « ^{isL Scanning the & 1ζεη of the} Hipflopedialhmg group ^{P to one} causes two AND circuits 01

M »η α t D · ^or · ° 2, which are opened with the flip-flop circuit

ΛΑ/αΜ *^egIster' ^dessen Eingänge über die verbunden sind. Ober die obengenannten parallelen w5r^aK⁰ "^{g mit der} Untergruppe der Leiter vom Wähler werden dadurch Signale über die jeweils abgetasteten Speicherelemente verbunden ao UND-SchaltungO2(die in Wirklichkeit aus einer Anzahl weraen können, um die Ziffernstellen in dem paralleler Schaltungen besteht) von den abgetasteten register auf Eins zu setzen, die aktivierten Speichergeräten zu einem Register REGA geliefert, bpeichergeraten entsprechen, dessen Anzahl von Ziffernstellen der Anzahl derΛΑ / αΜ * ^egIster ' ^whose inputs are connected via the. Via the above-mentioned parallel w5r ^a K ⁰ " ^{g with the} subgroup of conductors from the selector, signals are connected via the respective scanned memory elements ao AND circuit O2 (which can actually consist of a number to the digits in the parallel circuits consists) of to set the scanned register to one, the activated storage devices are supplied to a register REGA , bspeichergeraten correspond to the number of digits of the number of

c) einen Decodierer, der mit der Abtast- und Speichergeräte in jeder Gruppe entspricht, wobei Anzeigeanordnung verbunden werden kann, wo- ^9S Stellen, die aktivierten Geräten entsprechen, auf Eins bei der Decodierer, wenn mindestens ein Speicher- ^{in dera} Register gesetzt werden. Über die UND-gerät in der abgetasteten Untergruppe aktiviert Schaltung 01 wird die Information über die Wählerworden ist, die von der Abtastanordnung emp- einstellung an einen Decodierer A VK von der Abtastfangene Zustandsinformation des Wählers in die anordnung 5CP geliefert. In dem Decodierer wird die Adresse im Datenspeicher übersetzt, unter der ³° empfangene Information in die Adresse BA im Datendie Information hinsichtlich des Zustands der speicher DS des Prozeßrechners übersetzt, wo die Prüfpunktgruppo aufgezeichnet ist, die der Wähler- Zustände der Prüf punkte, deren Speichergeräte abgeeinstellung entspricht, tastet wurden, gespeichert sind. Diese Adresse wirdc) a decoder that corresponds to the sample and storage devices in each group, said display device can be connected, WO ^9S sites which enabled devices correspond to one at the decoder, if at least one memory are set ^{in dera} register. Via the AND device in the scanned subgroup activated circuit 01, the information about the voter has been received from the scanning arrangement to a decoder A VK from the scanning-caught status information of the selector in the arrangement 5CP. In the decoder, the address in the data memory is translated, under which ³ ° received information is translated into the address BA in the data, the information regarding the status of the memory DS of the process computer, where the checkpoint group is recorded, that of the voter statuses of the checkpoints, their storage devices the setting corresponds to, scanned, are saved. This address will

<n ein 7un>it»c d» · * it. _ι· , * . dann vom Decodierer angewählt Dies wird durch den<n a 7un> it »cd» · * it. _ι · , *. then selected by the decoder. This is done by the

iÄ' "J??* ^d!\ ^Informai^ion 35 Pfeil (1) angezeigt Das Ergebnis der Anwahl ist daßiÄ '"J ?? * ^d ! \ ^Informa i ^ion 35 arrow (1) displayed The result of the selection is that

_ . uann vom Decodierer angewanii. uks wira aurcn aen_. can be used by the decoder. uks wira aurcn aen

ein zweites Register, welches die Information _{35 P}f_eii (i) angezeigt. Das Ergebnis der Anwahl ist, daß unter der Adresse in dem Datenspeicher registriert, _ein Markierungsbit MB auf Eins gesetzt wird, welchesa second register which _{displays the information 35 P} f _e ii (i). The result of the selection is that registered under the address in the data memory, _e in marker bit MB is set to one, which

zu der Adresse gehört, und daß das unter dieser €) eine logische Schaltung, die mit den beiden Adresse stehende Wort in ein Register REG B (Pfeil 2) Registern verbunden und so angeordnet ist, daß gelesen wird. Die Register REG A und REG B sind in dem zweiten Register solche auf Null gesetzte 4° dabei mit einer logischen Schaltung LC verbunden, Ziffernstellen auf Eins gesetzt werden und solche deren Ausgang mit dem Register REG B verbunden auf Eins gesetzte Ziffein,teilen auf Null gesetzt ist. Die logische Schaltung ist dabei so angeordnet, werden, die einer auf Eins gesetzten Ziffernstelle daß in den Ziffernpositionen, die im Register REG A im ersten Register entsprechen, damit das in dem auf Eins gesetzt sind, die Zifferninformation im zweiten Register empfangene Wort das Wort 45 Register REG B invertiert wird, d. h. Einsen werden unter der Adresse in dem Datenspeicher ersetzen zu Nullen und umgekehrt. Dadurch werden Ziffernkann, wobei der Decodierer weiterhin das Positionen im Register REG B, die zu den Prüfpunkten Markieningsbit, welches zu der Adresse gehört, gehören, bei denen eine Zustandsänderung stattgeinvertiert funden hat, invertiert. Dieser Vorgang wird durch diebelongs to the address, and that the under this €) a logic circuit, the word standing with the two addresses in a register REG B (arrow 2) registers connected and arranged so that it is read. The registers REG A and REG B are in the second register those set to zero 4 ° connected to a logic circuit LC , digits are set to one and those whose output connected to the register REG B are set to digits, share set to zero is. The logic circuit is arranged in such a way that the digit position set to one is word 45 in the digit positions that correspond to the first register in register REG A , so that the word received in the is set to one, the digit information in the second register Register REG B is inverted, ie ones will replace zeros at the address in the data memory and vice versa. As a result, digits can be used, the decoder still inverting the positions in the register REG B that belong to the checkpoints marking bits that belong to the address at which a change of state has taken place. This process is facilitated by the

50 Pfeile (3 bis 5) angezeigt. Das auf diese Weise im50 arrows (3 to 5) are displayed. That in this way im

Ein Ausführungsbeispiel der Erfindung wird genauer Register REG B erhaltene Wort wird üanach unter unter Bezugnahme auf die Zeichnung beschrieben. seiner ursprünglichen Adresse BA im Datenspeicher In der Zeichnung ist TE eine rechnergesteuerte DS eingeschrieben (Pfeil 6). Jetzt durchläuft die Prozeßeinrichtung, die z. B. eine Fernverbindungs- Zentraleinheit CPU des Rechners den Datenspeicher einrichtung sein kann. Eine Anzahl von Prüfpunkten 55 DS auf Grund von Befehlen aus dem Programm-Γ11 ... Tmn, die in die Gruppen Gl, Gl ... Gm speicher PS. Es braucht jedoch nur genau der Inhalt unterteilt sind, gehört zu der Prozeßeinrichtung, wobei bei den Adressen überprüft zu werden, deren Mardie Zustände dieser Prüfpunkte die Zustände in ver- kierungsbits auf Eins gesetzt sind, um festzustellen, schiedenen Teilen der Einrichtung darstellen. Ein welche Zustandsänderungen von Prüfpunkten statt-Speichergerät M11 ... Mmn gehört zu jedem Prüf- 60 gefunden haben, wodurch eine, beträchtliche Verpunkt, wobei diese Speichergeräte aktiviert werden, ringerung der Arbeit der Zentraleinheit erreicht wurde, wenn der zugehörige Prüfpunkt seinen Zustand ändert. In der Zeichnung wird nur eine Abtasteinheit SCP An embodiment of the invention will be described in more detail with register REG B word obtained with reference to the drawing. its original address BA in the data memory. In the drawing, TE is a computer-controlled DS inscribed (arrow 6). Now goes through the process device, the z. B. a remote connection central processing unit CPU of the computer can be the data storage device. A number of test points 55 DS on the basis of commands from the program-Γ11 ... Tmn, which are stored in the groups Gl, Gl ... Gm PS. However, it is only necessary to subdivide precisely the content that belongs to the process device, with the addresses being checked, the states of which are the states of these checkpoints and the states in the mapping bits are set to one in order to determine which parts of the device represent. A memory device M 11 ... Mmn has found which state changes of test points instead of each test 60, whereby a considerable reduction in the work of the central unit was achieved, whereby these memory devices are activated, if the associated test point changes its state . In the drawing there is only one scanning unit SCP

Die Speichergeräte können dabei z. B. durch Kapazi- gezeigt, es ist jedoch für einen Decodierer möglich, täten gebildet werden, die in der Polarität umgedreht eine Anzahl von solchen Abtasteinheiten zu bedienen, werden, wenn Zustandsänderungen eintreten. Die 65 vorausgesetzt, daß ausreichend viele Pufferregister Anordnung enthält weiterhin eine Abtast- und um Eingang des Decodierer* vorgesehen sind.The storage devices can be, for. B. shown by capaci-, but it is possible for a decoder to activities are formed which, reversed in polarity, serve a number of such scanning units, when changes of state occur. The 65 assumes that there are enough buffer registers Arrangement also contains a sampling and around the input of the decoder * are provided.

For this 1 Rlatt 7.eirhniinirpn

Claims

memory can replace the decoder

^ i Patent claim: furthermore the marker bit (MB), which

'ι belongs to the address, inverted.

Arrangement for reducing the scanning work

the central unit in a process computer ,, the 5th

a program control unit, a central processing unit. The present invention relates to an arrangement controlled by the program control unit to reduce the scanning work of the central unit is, and contains a data memory, wherein one in a process computer, which a program control information exchange between the named is called a central unit, which is controlled by the program control units can happen and the process unit is controlled and contains a data memory, Computer comprises a process device and one wherein an exchange of information between the geNumber of test points that can take place in the units mentioned below and the groups form divided main groups and includes a process device in the process computer and Connected to the process facility, includes a number of test points that are in subordinate A storage device belongs to each test point and is divided into main groups and divided into and the number of checkpoints associated with the process connection with the process facility, where belong, is scanned cyclically and, depending on each test point, a storage device belongs and the ability of status changes of the checkpoints number of earlypoints that belong to the process, certain programs are run through, is scanned non-cyclically and depending on by various measures in the process ao changes in the state of the checkpoints, certain processes are taken the storage devices are each traversed to grams, whereby different belong to a checkpoint and are activated when action is taken in the process, with the the checkpoint changes state, and the storage devices each belong to a checkpoint Binary states of the test points in groups with and are activated when the test point is assigned addresses in the data memory of the as state changes, and the binary states of the Calculator can be recorded and each test points in groups with assigned addresses Group recorded with a special marking bit in the data memory of the computer is provided, can be identified by and each group with a special one

a) a scanning and display arrangement (SCP), Marking bit is provided.

which belongs to each main group and has a ³ °. ^In , ^the magazine »Enrasoη Rev«: w «No. 3/1968, st voter order (K) with each subgroup ^{in the} article» The telephone exchange with srjcher- (Gl ... Gm) in the main group connected to programmed control in Tumba « the pages can be 92 to sub ^ oup to Umer- £ ^»1 J« ⁿ example of such a process computer described group of storage devices of the main group in this process computer finds a scan ³⁵ cyclic sampling of current to the process

associated checkpoints instead, which, if

b) a first register (REG A), the inputs of _{which have} _{changed their state, the computer determined via the selector} arrangement (K) with the sub-programs runs, on the basis of which in the group of the respectively scanned memory p rO process with the help of a Operating unit will know certain elements connected to the ₄₀ measures to be taken. This is e.g. B. the case digits in the register to one in a computer-controlled telephone system, where the set, the activated storage devices ent- subscriber multiple is scanned and certain promises, connections are established or interrupted when

c) a decoder (A VK) which is changed with the sampling a subscriber state. The self and display arrangement must be connected, understandably, that the scans can be performed, whereby the decoder has been activated if at least subscriber statuses occur often enough to insert a storage device in the scanned subordinate group so that every change in status is detected, the high sampling has however translated result, sensing assembly received Zustandsinfor- ^d 's indicates sampling in most cases that no mation of the voter is entered <> state change in the address in the data 5, and thus the memory , under which the information central unit of the computer with the uncomplicated with regard to the state of the checkpoint work occupied, which represents the scanning. It was recorded that the electoral group suggested that at least for a certain position, test points correspond to the scans by a certain group

...., ". . , _nr " _D ,., .. 55 scanning device should be carried out from which the

d) a second register (REGB), which the _inform ^g _{ation is received about} ⁸ _{) whether the state} .

Information is registered under the address in which data changes have taken place _{at the} _{checkpoints, and Dabd must,} _{however, both} _{the address and the}

e) a logic circuit (LC), which is connected to the status of the test points to be scanned from the two registers and is transmitted to the scanning unit in such a way that the second register (REG B) is used to display an indication of this, whether the digit digit set to zero has changed to state, as a result of which a very large one is set and those set to one are set to zero im 65, or the scanning unit must correspond to the first register (REG A) for recording so that the states and, for comparison with the earlier, the word states received in the second register are provided with a complete memory, the word at the address in the data . In the latter case it continues to be