DE2155437A1 - Logischer Frequenzteiler - Google Patents

Description

Patentanwälte
Dipl. Ing. C. Wallach
Dipl. Ing. G. Koch
Dr. T. Haibach 8. HOV. 197t

8 München 2 Kauflngerstr. 8, Tel. 24 02 75 ¹^ ^92 - Fk/Ne

Centre Electronique Horloger S.A. NeuchÄtel / Schweiz

Logischer Frequenzteiler

Die Erfindung besieht sich ftuf eines logischen Fr-equensteiler.

Die Anwendung von vollständig loglgöli^it- ^rl^ swel Sp&nnung zuständen (die mit O und I bezeichnet werden) Frequenzteilersehaltungen ohne Verwendung vor?. zipie^ wie z.B. die Ableitung des» Wlmmn ^oa nalen_{ ergibt den Torteil eiae^ s&m? g"utcn mit der Techtiiir d€j? integriertes

Um den Betrieb mit einer sehr "Kleinen Speisespannung zu ermöglichen, ist es weiterhin vorteilhaft auf bestimriite Sch&^ tungstechniken, wie z.B. dis BOTL-^eofeil-: (direkt gekoppelte Tranaistorlogik) zurückzug^ifen* die Isöiglicfe di© Realisation von Gattern mit eincoi Pegel (NOE- oder NAND-Gatter) ermöglicht.

209822/0872

Es sind bereits derartige logische Frequenzteiler bekannt, und zwar insbesondere ein Teller» dessen durch zwei teilende Stufe sechs Gatter mit einer Gesamtzahl von 13 Eingängen umfaßt.

Der Erfindung liegt die Aufgabe zugrunde, derartige logische Frequenzteiler zu vereinfachen, und zwar insbesondere durch Verringerung der Anzahl der Gatter.

Diese Aufgabe wird bei einem logischen Frequenzteiler erfindungsgemäß dadurch gelöst, daß dieser Frequenzteiler zumindest eine durch zwei teilende Teilerstufe umfaßt, die aus einem ersten (A), einem zweiten (B), einem dritten (C) und einem vierten (D) logischen Gatter gebildet ist, daß ferner der Ausgang des ersten Gatters einen ersten Eingang des zweiten Oatters steuert, daß der Ausgang des zweiten Gatters einen ersten Eingang des ersten Gatters und einen ersten Ein« gang des dritten Gatters steuert, daß der Ausgang des dritten Gatters einem zweiten Eingang des ersten Gatters, einen zweiten Eingang des zweiten Gatters und einen ersten Eingang des vierten Gatters steuert, daß der Ausgang des vierten Gatters einen dritten Eingang des zweiten Gatters und einen zweiten Eingang des dritten Gatters steuert und daß das Eingangs« signal Jeweils einen dritten Eingang des dritten Gatter® und einen zweiten Eingang des vierten Gatters steuert,

Weitere Einzelheiten und Vorteile ergeben sich aas den Unte?» anSprüchen.

Die Erfindung wird im folgenden anhand der Zeichnung noete weiter erläutert.

In der Zeichnung zeigen:

209822/087

Fig. 1 ein Schaltbild eines bekannten Teilers,

Pig. 2 ein Schaltbild einer AusfUhrungsform eines erfindungsgemäßen Frequenzteilers«

Fig. 5 ein die verschiedenen Zustände des Teilers darstellendes Diagramm,

Fig. 4 ein die Ausgangspegel der Gatter in Abhängigkeit von der Zelt zeigendes Diagramm.

In der folgenden Beschreibung sind die Gatter in einfacher Welse durch den Buchstaben bezeichnet, der die Ausgangs-Veränderliche darstellt.

Der bekannte, in Fig. 1 dargestellte Frequenzteller umfaßt 6 NOR-Gatter R, S, T, U, V, W mit einer Gesamtzahl von 13 Eingängen. Die in Flg. 1 gezeigte Schaltung stellt eine durch 2 teilende Teilerstufe dar, deren Eingang mit E und deren Ausgang mit X bezeichnet ist.

Die in Fig. 2 dargestellte erfindungsgemäße Ausführungsform eines Frequenzteilers bildet eine durch 2 teilende Teilerstufe, die vier NOR-Gatter A, B, C und D umfaßt. Die Gatter A und D weisen zwei Eingänge auf, während die Gatter B und C drei Eingänge haben. Der Ausgang des Gatters A 1st mit einem Eingang des Gatters B, der Ausgang des Gatters B mit einem Eingang des Gatters A und einem Eingang des Gatters C, der Ausgang des Gatters C mit einem Eingang des Gatters A, einem Eingang des Gatters B und einem Eingang des Gatters D verbunden und der Ausgang des Gatters D 1st mit einem Eingang des Gatters C und einem Eingang des Gatters B verbunden. Der Eingang I 1st mit einem Eingang des Gatters C und mit einem Eingang des Gatters D verbunden. Weiterhin ist zu erkennen,

daß die Ausgänge A und D über Kondensatoren a bzw. d mit Erde

209822/0872

verbunden sind.

Der Ausgang der Teilerstufen kann durch einen der Ausgänge A, B, C oder D gebildet werden.

Bei einem Vergleich des in Fig. 1 dargestellten Teilers mit dem nach Fig. 2 ist zu erkennen, daß der letztere zwei Gatter und drei Eingänge weniger aufweist als der Teiler nach Fig.

Die logischen Funktionsgleichungen des Teilers nach Fig. 2 sind folgende:

A	= B	+	Ö
B	= A	+	D H
C		•fr	B H
γ b
ι- b

I ist die logische Eingangs-Veränderliche. Wie weiter oben erwähnt, zeigt die Erläuterung, daß eine der vier internen Veränderlichen A, B, C oder D als Ausgangs-Veränderliche gewählt werden kann.

Jede dieser Gleichungen entspricht einem der NOR-Gatter und zeigt, daß der Wert der Veränderliehen des ersten Gliedes von dem Wert abhängt, der von der Funktion des zweiten Gliedes eingenommen wird.

Die vier internen Veränderlichen A, B, C und D und die Eingangs -Veränderliehe I ermöglichen die Unterscheidung von 2^J = 22 unterschiedlichen Zuständen der Anordnung.

Zur Erleichterung der Erklärung werden diese 32 Zustände
durch eine Dezimalziffer kodiert, die dadurch erzielt wird, daß jeder Veränderlichen eine unterschiedliche Binärwertigkeit

209822/0872

zugeordnet wird, beispielsweise:

Veränderliche

Binärwertigkeit 16 8 4 2 1

Beispielsweise ist der Zustand« für den;

I = I A - 0 B-I C = I D = O

kodiert wird, gleich:

Ix 16 +0x8+1x4+1x2*0x1

= 22

Die Untersuchung der Gleichungen zeigt, daß sie gleichzeitig für die folgenden vier Zustände erfüllt sind?

Code	I	A	B	-JL	D «ag»
9	0	1	0	0	X
24	1	£	0	0	0
2	0	0	0	1	0
20	1	0	1	0	0

Diese vier Zustände sind die stabilen Zustände der Anordnung=,

Die Gleichungen der Anordnung ermöglichen es,, das Diagramm nach Pig. 3 zu konstruieren, das zur Untersuchung der übergänge zwischen den stabilen Zuständen dient« Bs sind alle 32 möglichen Zustände dargestellt. Ausgehend von jedem der vier (schraffierten) stabilen Zustände wird der Wert der Eingangs-Veränderlichen I geändert und man untersucht, welche der Gleichungen nicht mehr erfüllt ist? die entsprechende Veränderliche wird dann die Neigung zu einem Übergang (In-

209822/0872

stabiler Zustand) haben, was das System in einen neuen Zustand bringt j für den eine andere Veränderliche eine Neigung zum Übergang hat, und so weiter, bis zum Erreichen eines neuen stabilen Zustandes.

Es ist zu erkennen, daß für die Zustände 8 und 16 zwei Gleichungen nicht gleichzeitig erfüllt sind, so daß zwei Veränderliche eine Neigung zum Übergang aufweisen. Bin absolut gleichzeitiger Übergang der beiden Veränderlichen ist unmöglich. Die Veränderliche, die von dem logischen Gatter gegeben ist, das einen schnelleren Übergang ergibt, bringt J) das System in einen neuen Zustand, für den die andere Veränderliche gegebenenfalls nicht mehr eine Neigung zum Übergang aufweist,

Im Zustand 16 haben die Veränderlichen A (Binärwertigkeit 8) und B (Binärwertigkeit 4) die Neigung zum Übergang. Wenn k schneller ist, gelangt man zum stabilen Zustand 24 und B geht nloht über. Wenn B schneller 1st, gelangt man zum stabilen Zustand 20 und A geht nicht über.

Xm Zustand 8 haben die Veränderlichen C (Binärwertigkeit 2) und D (Binärwertigkeit l) eine Neigung zum Übergang. Wenn ^ D schneller ist, erzielt man den stabilen Zustand 9 und! 0 geht nloht über. Wenn C schneller 1st, erzielt man den unstabilen Zustand 10 und dann den stabilen Zustand 2 und D geht nicht über.

Es ist zu erkennen, daß zur aufeinanderfolgenden Erreichung der vier stabilen Zustände 9, 24, 22 die Übergänge von 8 auf 9 und von 16 auf 24 verhindert werden müssen. Dies wird iaduroh erreicht, daß das Oatter D in Bezug auf das Setter ? und das Gatter A in Bezug auf das Gatter B verlangsamt wird ο

209822/0872

Dies wird beispielsweise dadurch erreicht, daß die Ausgänge A und D durch die weiter oben erwähnten Kapazitäten a und b kapazitiv verändert werden.

Man erzielt somit einen durch 2 teilenden Frequenzteiler. In Fig. 4 ist die Entwicklung der stabilen Zustände der vier Veränderlichen in der Zeit dargestellt. Die Frequenz der übergänge der Veränderlichen A, B, C und D ist gegenüber der Singangsveränderlichen I halbiert.

Eine Kaskadenschaltung einer beliebigen Anzahl der identischen Stufen ergibt sich dadurch, daß eine der Veränderlichen k, B, C oder D mit dem Eingang I der folgenden Stufe verbunden wird.

Es ist zu erkennen, daß der In Fig. 2 dargestellte Teiler in gleicher Weise brauchbar ist, wenn alle NOR-Gatter durch NAND-Gatter ersetzt werden. Die vorstehenden Erläuterungen bleiben gültig, wenn man Jede "0" und Jede "1" miteinander vertauscht und wenn in den Gleichungen der Gatter die Rechenvorschrift ODER (Symbol +} durch die Rechenvorschrift UND (Symbol * ) ersetzt v/ird.

Patentansprüche;

209822/0872

Claims (5)

1. Patentansprüche j

   1/ Logischer Frequenzteiler, dadurch gekennzeichnet, daß er zumindest eine durch zwei teilende Stufe umfaßt, die aus einem ersten (A), einem zweiten (B), einem dritten (C) und einem vierten (D) logischen Gatter gebildet ist, wobei der Ausgang des ersten Gatters (A) einen ersten Eingang des zweiten Gatters (B) steuert, wobei der Ausgang des zweiten Gatters (B) einen' ersten Eingang des ersten Gatters (A) und einen ersten Eingang des dritten Oatters (C) steuert, wobei der Ausgang des dritten Gatters (C) einen zweiten Eingang des ersten Gatters (A) einen zweiten Eingang des zweiten Gatters (B) und einen ersten Eingang des vierten Gatters (D) steuert, wobei der Ausgang des vierten Gatters (D) einen dritten Eingang des zweiten Gatters (E) und einen zweiten Eingang des dritten Oatters (C) steuert und wobei das Eingangssignal jeweils einen dritten Eingang des dritten Gatters (C) und einen zweiten Eingang des vierten Gatters (D) steuert.
2. 2. Teiler nach Anspruch 1 dadurch gekennzeichnet, daß die Gatter NOR-Gatter sind.
3. 3. Teiler nach Anspruch 1, dadurch gekennzeichnet, daß die Gatter NAND-Gatter sind.
4. 4. Teller nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß Mittel zur Erhöhung der Umschaltzelt des'ersten und vierten Gatters vorgesehen sind.

   209822/0872
5. 5. Teller nach Anspruch 4, dadurch gekennzeichnet« daß die Schaltung in integrierter Schaltungstechnik ausgeführt ist.

   209822/0872