DE2826847C2 - Hochintegrierte Halbleiterschaltungsanordnung - Google Patents

Hochintegrierte Halbleiterschaltungsanordnung

Info

Publication number
DE2826847C2
DE2826847C2 DE2826847A DE2826847A DE2826847C2 DE 2826847 C2 DE2826847 C2 DE 2826847C2 DE 2826847 A DE2826847 A DE 2826847A DE 2826847 A DE2826847 A DE 2826847A DE 2826847 C2 DE2826847 C2 DE 2826847C2
Authority
DE
Germany
Prior art keywords
groups
logic circuits
circuit
circuits
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2826847A
Other languages
English (en)
Other versions
DE2826847A1 (de
Inventor
Tohru Dipl.-Ing. Hosomizu
Rokutaro Yokohama Ogawa
Kenichi Dipl.-Ing. Tokio/Tokyo Ohno
Mitsuhisa Kawasaki Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2826847A1 publication Critical patent/DE2826847A1/de
Application granted granted Critical
Publication of DE2826847C2 publication Critical patent/DE2826847C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/901—Masterslice integrated circuits comprising bipolar technology

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

35 Halbleiterschaltungsanordnung zu schaffen, die trotz
hohem Integrationsgrad eine günstigere Verteilung der Verlustleistung über das Halbleitersubstrat ermöglicht.
Die vorliegende Erfindung betrifft eine hochinte- Diese Aufgabe wird bei einer gattungsgemäßen
grierte Halbleiterschaltungsanordnung der im Oberbe- Halbleiterschaltungsanordnung durch die im kennzeich-
griff des Anspruchs 1 angegebenen Art. Eine solche ist 40 nenden Teil des Anspruchs 1 angegebenen Merkmale
aus der US-PS 38 08 475 bekannt. gelöst. Eine vorteilhafte Ausgestaltung der Erfindung ist
Mit der schnellen Weiterentwicklung der Elektronik- im Anspruch 2 angegeben.
geräte als auch der elektronischen Computersysteme Die Erfindung wird beispielhaft anhand der Zeich-
mit ihrer hohen Leistung wächst der Bedarf für einen nung beschrieben, in der sind
hohen Integrationsgrad und eine hohe Operationsge- 45 Fig. 1 eine Draufsicht der hochintegrierten Halblei-
schwindigkeit bei integrierten Halbleiterschaltungsan- terschaltungsanordnung (LSI-Chip) gemäß der Erfin-
Ordnungen, wie sie in solchen elektronischen Geräten dung,
verwendet werden. Fig. 2 bis 4 Schaltbilder der elektronischen Schalt-
AIs ein Mittel zur Realisierung eines hohen Integra- kreise, die bei der Halbleiterschaltungsanordnung ge-
tionsgrads und einer hohen Operationsgeschwindigkeit 50 maß der Erfindung verwendet werden,
bei der bekannten hochintegrierten Halbleiterschal- Fig.5 eine Draufsicht des Diffusionsmusters einer
tungsanordnung sowie für die universelle Verwendbar- Gruppe von logischen Schaltkreisen, die eine geringe
keit der diffundierten Halbleiterscheiben wird typi- Leistung verarbeiten,
scherweise ein Verfahren zur Ausbildung integrierter Fig.6 eine Draufsicht des Diffusionsmusters einer Schaltkreise verwendet, welches Master-Slice-Technik 55 Gruppe von logischen Schaltkreisen, die eine hohe Leigenannt wird. Dabei wird, ausgehend von einer univer- stung verarbeiten, und
seilen, diffundierten Halbleiterscheibe je nach der ge- F i g. 7 eine Draufsicht der Verdrahtung der Gruppen
wünschten logischen Funktion, eine individuelle Ver- von logischen Schaltkreisen mit Ausgangsanschlußstük-
drahtung der Schaltkreise vorgenommen. Auf einem ken.
Halbleitersubstrat werden nämlich Gruppen von logi- 60 In F ig. 1 werden die Gruppen logischer Schaltkreise,
sehen Schaltkreisen separat in den Zeilen- und Spalten- größere Transistoren für den Ausgang, Eingangs-/Aus-
richtungen auf der Oberfläche des Halbleitersubstrats gangsanschlußflächen und die Anordnung der An-
angeordnet, ein Verdrahtungskanal wird zwischen die- schlußflächen für die Spannungsversorgung (Vn) und
sen Gruppen freigehalten, die Verdrahtung zwischen der Anschlußflächen für das Grundpotential (V(i) für
den Gruppen wird innerhalb dieses Verdrahtungskanals 65 eine erfindungsgemäße hochintegrierte Halbleiterschal-
hergestellt, außerdem werden darin auch die Verbin- tungsanordnung (nachfolgend als LSI-Chip bezeichnet)
düngen zu externen Schaltkreisen hergestellt. dargestellt.
Entsprechend dieser Master-Slice-Technik führt eine In dieser Figur bezeichnet 11 ein Siliziumhalbleiier-
substrat, 12 (von der gebrochenen Linie umrahmt) ist der Schaltkreisbereich, 13 sind größere Ausgangstransistoren, 14 sind Eingangs-AAusgangsanschlußflächen, 15 sind Anschlußflächen für die Spannungsversorgung (Vf£), und 16 sind Anschlußfiächen für das Erdpotential (Vcc).
Hier im Schaltkreisbereich 12 sind in den Zeilen- und Spaltenrichtungen jeweils zehn Gruppen logischer Schaltkreise 17, also insgesamt 100 solche Gruppen angeordnet, wie durch die gebrochene Linie angezeigt ist 28 Gruppen logischer Schaltkreise hoher Leistung 17-H (in der Figur sind schräg verlaufende Schrcrffuren eingesetzt) sind an der Poskion in der Nähe der vier Ecken in der äußersten Zeile und Spalte angeordnet Die übrigen 72 Gruppen 17L sind für geringe Leistung ausgelegt und besitzen nur einen Schaltkreis, welcher innerhalb des LSI-Chips endet Im Detail wird die Ausbildung dieser Gruppen weiter unten beschrieben.
Außerdem sind außerhalb des Schaltkre'sbereichs 12 an jeder Ecke des LSI-Chips jeweils 38 größere Ausgangstransistoren 13 angeordnet.
Außerhalb dieser größeren Ausgangstransistoren sind an jeder Ecke des LSI-Chips jeweils 21 Anschlußflächen angeordnet. Dabei bilden größere Anschlußflächen, etwa in der Mitte zwischen den genannten 21 Anschlußfiächen, die Anschlußflächen 15 für die Spannungsversorgung (Vee) oder die Anschlußflächen 16 für das Grundpotential (Vcc\ Außerdem ist die dritte Anschlußfläche an beiden Seiten der Anschlußflächenspalten auch als Anschlußfläche 16 für das Erdpotential (Vex) vorgesehen. Die übrigen 76 Elektrodenflächen sind als Eingangs-/Ausgangsanschlußflächen 14 vorgesehen.
Wie weiter unten beschrieben wird, sind die Gruppen logischer Schaltkreise 17, die größeren Transistoren 13, die Spannungsversorgungsanschlußfläche 15, die Erdpotentialanschlußfläche 16, die Eingangs-/Ausgangsanschlußfläche 14 mittels einer doppellagigen metallischen Verdrahtungsschicht verbunden, damit kann das genannte LSI-Chip bis zu 400 logische Gatterschaltungen aufnehmen.
Zusätzlich ist ein Verdrahtungskanal 18 zwischen der Anordnung der größeren Transistoren 13 und den Anschlußflächen 14, 15 und 16 vorgesehen, dadurch können wechselseitige Verdrahtungen zwischen den Gruppen logischer Schaltkreise oder Verdrahtungen, die eine solche Gruppe und eine Anschlußfläche verbinden, sowie wechselseitige Verdrahtungen zwischen den größeren Transistoren ausgebildet werden. Hier sind die Gruppen logischer Schaltkreise 17Wfür hohe Leistung im Falle einer Anordnung der Gruppen in der Form einer Matrix nicht in der Nähe der Anschlußfläche für die Spannungsversorgung (Vee) und der Anschlußfläche für das Erdpotential (Vcc) angeordnet, um ein Anwachsen der verbrauchten Leistung aufgrund einer Erhöhung in der Zahl der Gruppen 17A/für hohe Leistung zu vermeiden, und um die elektrischen Eigenschaften dadurch zu verbessern, daß diese Gruppen 17Wfür hohe Leistung und die zugehörigen großen Transistoren 13 und die Eingangs-/Ausgangsanschlußflächen 14 so nahe wie möglich zueinander angeordnet sind. Außerdem muß die Zahl der Ausgänge dieser Gruppen logischer Schaltkreise 17H für hohe Leistung der Zahl der größeren Transistoren 13 und der Eingangs-/Ausgangsanschlußfiächen 14 entsprechen, und insbesondere wird die Zahl dieser Gruppen \7H für hohe Leistung durch die Zahl der Eingangs-VAusgangsanschlußflächen 14 be-Es ist auch möglich, die Gruppen hoher Leistung und die Gruppen geringer Leistung abwechselnd entlang der Außenseite des Schaltkreisbereichs anzuordnen.
Fig.2 zeigt eine emittergekoppelte Logik, welche maximal drei Eingänge erlaubt, diese Logik bildet den grundlegenden logischen Schaltkreis im LSl-Chip.
Diese emittergekoppelte Logik (ECL) ist aus sechs NPN-Transistoren Ti bis T6 und fünf Widerständen Rx ■bis Äs aufgebaut Hier sind die Transistoren 7Ί bis Tj Eingangstransistoren für die ECL, und der Transistor F4 ist ein Referenztransistor, wobei die Emitter der Transistoren T\ bis T3 und Ti miteinander verbunden sind und einen Stromschalter bilden. Der Transistor Γ5 ist ein Ausgangstransistor, der mit dem Kollektor des Eingangstransistors verbunden ist und den Emitterfolgerausgangskreis bildet, zusammen mit dem Widerstand A4, damit wird ein NOR-Ausgang möglich. Außerdem ist der Transistor T^ ein Ausgangstransistor, der mit dem Kollektor des Referenztransistors Ta verbunden ist und zusammen mit dem Widerstand R$ den Emitterfolgerausgangskreis bildet, damit wird ein ODER-Ausgang möglich. Der Widerstand R1 ist ein Lastwiderstand der genannten Eingangstransistoren, während der Widerstand /?2 ein Lastwiderstand des Referenztransistors Ta ist. Außerdem ist der Widerstand /?3 ein Strom-Vorspannungswiderstand des Stromschalters.
Die emiuergekoppelte Logik in einer solchen Schaltungsanordnung ist in bis zu vier Schaltkreisen in einer Gruppe angeordnet.
F i g. 3 ist eine Vorspannungstreiberstufe der emittergekoppelten Logik.
Diese Vorspannungstreiberstufe ist aus zwei NPN-Transistoren T7, Ts und drei Widerständen Rb bis Rg aufgebaut. Der Ausgangsanschluß Vref der Vorspannungstreiberstufe ist mit der Basis des Referenztransistors Ta der emittergekoppelten Logik verbunden.
Eine derartige Vorspannungstreiberstufe ist für jede Gruppe logischer Schaltkreise einmal vorgesehen, und treibt damit die vier emittergekoppelten Logikkreise gemeinsam.
Fig.4 zeigt einen größeren Transistor, der einen Emitterfolgerkreis für eine externe Verbindung bildet und der zwischen einer Gruppe logischer Schaltkreise und einer Eingangs-/Ausgangsansehlußfläche des LSI-Chips angeordnet werden soll. Solche größeren Transistoren sind auf jeder Seite des LSl-Chip 38mal angeordnet, wie oben beschrieben wurde.
Die Transistoren und Widerstände sind zur Ausbildung der oben genannten Schaltkreisfunktionen in einer Gruppe angeordnet. Obwohl es im Schaltbild nicht dargestellt ist, werden die Anschlußwiderstände Ra und Λ5 in der Gruppe als ein oder zwei Widerstandsmuster wiedergegeben. Damit erlaubt die Ausführung eine Auswahl, wenn erwünscht, um die beiden Widerstands-
5;; muster parallel zu verbinden, oder um nur einen Widerstand individuell zu benutzen. Außerdem ist in der entsprechenden Gruppe ein Strom-Vorspannungswiderstand /?3 in drei oder zwei Widerstandsmustern vorgegeben, und damit ermöglicht die Ausführungsform eine Auswahl von entweder zwei Widerständen oder einem Widerstand, wenn gewünscht, um diese parallel oder individuell zu verbinden, so daß die Emitterspannung und der Strom des Transistors, der einen Stromschalter biiuet, eingestellt werden kann.
In den F i g. 5 und 6 wird das Diffusionsmuster einer Gruppe logischer Schaltkreise gezeigt, welche aus den vier emittergekoppelten Logikschaltungen und der Vorspannungstreiberstufe besteht.
F i g. 5 zeigt das Diffusionsmuster und das zugehörige Elektrodenfenstermuster einer Gruppe für geringe Leistung (17Z. in Fig. 1), welche nur die innerhalb des LSI-Chips wirksame Schaltung enthält. Die Bezugszeichen des Transistormusters und des Widerstandsmusters, welches in der gleichen Figur dargestellt ist, sind die gleichen wie in den Schaltungen der F i g. 2 bis 4.
Wie aus der F i g. 5 hervorgeht, sind die Schaltelementtransistoren Ti und Ts, die die Vorspannungstreiberstufe bilden, und die Widerstände Re bis Rs im Mittelbereich der Gruppe angeordnet. Außerdem sind vier Paare von Schaltelementtransistoren Ti bis Te und Widerständen R\ bis Ri jeweils etwa symmetrisch auf beiden Seiten der Elemente für die Vorspannungstreiberstufe angeordnet, so daß jeweils zwei emittergekoppelte Logikschaltungen ausgebildet werden.
Hier sind die Widerstände in einer bandartigen Form ausgebildet und bestehen aus einem P-Ieitenden Bereich, oder sie sind mit einer entsprechenden Kurvenform ausgebildet, wenn ein hoher Widerstandswert notwendig ist. In dem Bereich in der Nähe beider Seiten ist ein Elektrodenfenster angeordnet, welches durch eine quadratische Markierung (G) dargestellt ist.
Die Transistoren Ti und Tj sind gegenseitig von dem N-Ieitenden Gebiet isoliert, in welchem die Widerstände zugleich mit dem P-Ieitenden Isolationsbereich /soi ausgebildet sind.
Die Transistoren Ti bis Ta sind gegenseitig von dem N-Ieitenden Bereich isoliert, in welchem die Widerstände durch den P-leitenden Isolationsbereich Ism ausgebildet sind. Hier haben die Transistoren Ti und Ti die gemeinsame Kollektorausbildung, während die Transistoren Tj und T4 gegenseitig unabhängig sind. Wie für den Transistor Tj ist der Kollektor direkt geerdet, und die Basis besitzt den P-Leitungstyp, während der Lastwiderstand R\ mit der Basis verbunden ist und ebenfalls den P-Leitungstyp besitzt. Deshalb sind der Basisbereich und der Lastwiderstand Rt im N-leitenden Bereich, in welchem die Widerstände ausgebildet sind, mit einem gleichmäßig fortlaufenden Diffusionsmuster ausgeführt.
Der Transistor T^ ist ebenfalls an seinem Kollektor wie im Falle des Transistors T5 direkt geerdet. Deshalb ist er innerhalb des N-Ieitenden Bereichs ausgebildet, in welchem die Widerstände ausgebildet sind. Somit ist im N-Ieitenden Bereich ein N'■-leitender Bereich 51 ausgebildet, um die Massespannung (VCc) an den N-leitenden Bereich zu geben, in welchem der Kollektor der Transistoren T5 und T6 ausgebildet ist, und der Widerstand wird ebenfalls ausgebildet. Außerdem ist der Widerstand R; in den zwei Schaltelementen für die emittergekoppelte Logik, welche in der oberen und der unteren Seite angeordnet ist, aus einem gemeinsamen und fortlaufenden Widerstandsmuster aufgebaut In diesem Widerstandsmuster sind zwei Elektrodenfenster separat etwa in der Mitte des Widerstandsmusters angeordnet Damit können die zwei Eiektrodenfenster gemeinsam verbunden werden, oder das gewünschte eine Elektrodenfenster kann in freier Wahl benutzt werden.
Für die oben genannten Anschlußwiderstände Ra und R-, sind jeweils zwei Widerstandsmuster angeordnet, damit können die beiden Widerstandsmuster in Parallelverbindung benutzt werden, oder es wird ein einzelnes Muster individuell in freier Auswahl, wenn erforderlich, benutzt.
Als Strom-Vorspannungswiderstand Ri des Stromschalters sind drei Widerstandsmuster angeordnet damit können zwei gewünschte Muster ausgewählt und parallel verbunden werden. Damit können die Emitterspannung und der Strom des Transistors, der den Stromschalter bildet, bestimmt werden.
Da zusätzlich die Widerstände Ri, Ra, Rs, Ri und Rg gemeinsam verbunden sind und auch mit der Spannungsversorgung (Vee) verbunden werden können, werden sie als die Widerstandsmuster vorgesehen, welche auf der Versorgungsspannung (Vue) gehalten werden, wie im obigen Fall, und die mit dem P-leitenden lsolationsbereich /so3 verbunden sind.
Der Isolationsbereich ho j wird auf dem gleichen Potential (Vee) gehalten wie die Isolationsbereiche lst>\ und Jso2, dazu dient das Halbleitersubstrat vom P-Leitungstyp.
Obwohl nicht dargestellt, erstreckt sich der Isolationsbereich Iso2 symmetrisch in die seitlich angrenzenden Gruppen logischer Schaltkreise und nimmt die Transistoren T, bis T4 in diesen Gruppen logischer Schaltkreise auf.
Obwohl nicht dargestellt, erstreckt sich der Isolationsbereich Iso 3 in gleicher Weise auch in die seitlich angrenzenden Gruppen logischer Schaltkreise und ist gemeinsam für die oben und unten angrenzenden Gruppen logischer Schaltkreise angeordnet.
F i g. 6 zeigt das Diffusionsmuster und das zugehörige Elektrodenfenstermuster für die Gruppen logischer Schaltkreise mit hoher Leistung (17H in Fig. 1), diese Gruppen können mit einem externen Schaltkreis des entsprechenden LSI-Chips verbunden sein. Die Bezugszeichen des Transistormusters und des Widerstandsmusters, die in dieser Figur gezeigt werden, entsprechen den Bezugszeichen für die Schaltungen, die in den F i g. 2 bis 4 jeweils gezeigt sind.
Wie aus Fig.6 hervorgeht, sind die Schaltungselemente, die Transistoren Ti, Tg und die Widerstände /?b bis Rs, die die Vorspannungstreiberstufe bilden, im mittleren Bereich der Gruppe angeordnet. Vier Paare von Schaltelementtransistoren Ti bis T6 und die Widerstände Ri bis /?5 sind jeweils symmetrisch auf beiden Seiten der Schaltelemente für die Vorspannungstreiberstufe angeordnet, und zwar in der Weise, daß jeweils zwei emittergekoppelte Logikkreise gebildet werden.
Die Widerstände sind hier mit einem bandförmigen Muster ausgebildet und bestehen aus dem P-leitenden Bereich. Etwa an beiden Enden eines solchen Widerstands ist ein Elektrodenfenster angeordnet, welches durch das Quadratsymbol (D) dargestellt ist. Außerdem besteht ein zusätzliches Merkmal darin, daß die notwendige Breite dieses streifenförmigen Musters größer ist als bei den Widerständen in den Gruppen logischer Schaltkreise für geringe Leistung, der notwendige Widerstandswert wird ebenfalls geringer gehalten.
Es ist eine Besonderheit der erfindungsgemäßen Halbleiterschaltungsanordnung, daß die Größe der Transistoren in einer Gruppe logischer Schaltkreise für hohe Leistung größer gehalten wird als die der Transistoren in einer Gruppe logischer Schaltkreise für geringe Leistung, und insbesondere wird auch der Emitterbereich größer ausgeführt damit kann ein großer Strom zugeführt werden. Ein Transistor mit einer solchen Ausbildung kann nämlich eine beträchtliche Leistung aufnehmen.
Für die obige Ausführungsform der Gruppen logischer Schaltkreise können als Widerstandswerte für die Widerstände Ri und Ri beispielsweise die in der Tabelle 1 aufgeführten Werte jeweils als Standardwerte für die Gruppen geringer Leistung und die Gruppen hoher Leistung benutzt werden.
Tabelle 1
Gruppe logischer Gruppe logischer
Schaltkreise mit Schaltkreise mit
geringer Leistung hoher Leistung
R> Ri
3600 Ohm
3090 Ohm
950 Ohm
1650 0hm
Die Verdrahtung in Zeilenrichtung, welche zur Verbindung zwischen den Gruppen logischer Schaltkreise oder zur Verbindung dieser Gruppen und der Eingangs-/ Ausgangsanschlußflächen dient, wird hauptsächlich durch eine erste Verdrahtung auf dem Bereich gebildet, in welchem die Widerstände R\, Ri, /??. Ri und Rx ausgebildet sind.
Die Verdrahtung in Spaltenrichtung, welche zur Verbindung zwischen den Gruppen logischer Schaltkreise oder zur Verbindung dieser Gruppen und der Eingangs-/ Ausgangsanschlußflächen dient, wird hauptsächlich durch eine zweite Verdrahtung auf dem Schaltkreisbereich zwischen der Erdpotential (Vcc)-Verdrahtung und der SpannungsversorgungsfVffJ-Verdrahtung gebildet.
F i g. 7 zeigt ein praktisches Beispiel der Verbindung zwischen einem großen Emitterfolgertransistor und einer Ausgangsanschlußfläche.
In dieser Figur ist der Peripheriebereich des LSI-Chips teilweise gezeigt, zusammen mit vier größeren (Leistungs-)Emitterfolgertransistoren, zwei Anschlußflächen, der mit diesen verbundenen Verdrahtung, der Verdrahtung von den Gruppen logischer Schaltkreise und der Verdrahtung für die Erde usw.
Bei der in Fig.7 dargestellten Ausführungsform ist der Eingang des Emitterfolgerkreises, der sich vom Kollektor der Transistoren 7Ί bis Tz oder T*, die in der Gruppe logischer Schaltkreise mit hoher Leistung den Stromschalter bilden, fortgesetzt, mit der Basis der großen Emitterfolgertransistoren Tn, Tjb und Tjd über die Verdrahtungen 71, 72 und 73 jeweils verbunden. Die Emitter dieser Transistoren Tj^ Tit* Tj d sind wechselseitig im Verdrahtungskanal WR, der zwischen diesen Transistoren und der Anschlußfläche vorgesehen ist, mittels der ersten Verdrahtungsschicht 74 und einer zweiten Verdrahtungsschicht 75 verbunden, die in diesem Verdrahtungskanal IVT? ausgebildet sind. Diese erste Verdrahtungsschicht setzt sich fort und bildet die Anschlußfläche P7a.
Eine aus der Gruppe logischer Schaltkreise herausgeführte Verdrahtung 76 ist weiter zur zweiten Verdrahtungsschicht in dem Verdrahtungskanal herausgeführt und überkreuzt sich mit der ersten Verdrahtungsschicht, welche die Emitter der großen Emitterfolgertransistoren verbindet, damit setzt sich die zweite Verdrahtungsschicht fort und bildet die Anschlußfläche Pn,- Außerdem nimmt der Verdrahtungskanal WR auch die Verdrahtung für die wechselseitigen Verbindungen zwischen den Gruppen logischer Schaltkreise zusätzlich zu den Verdrahtungen für die wechselseitigen Verbindungen der Emitter der genannten großen Emitterfolgertransistoren und der Verdrahtung für die Anschlußfläche auf. Die Kollektoren der Transistoren Ty3 bis ^und die ErdpotentialfV(x)-Verdrahtung 78 sind über das Fenster verbunden, das auf dem Kollektorbereich des Transistors vorgesehen ist. Der Abschlußwiderstand, der mit dem Emitter des größeren Transistors verbunden ist, der einen Emitterfolgerkreis für den in F i g. 7 gezeigten Ausgang bildet, ist im Bereich nahe des abgeschlossenen Teils der Ausgangsleitung eingesetzt und angeschlossen, die sich vom größeren Transistor zu einem externen Kreis (nicht dargestellt) des entsprechenden LSl-Chips erstreckt.
Bei der obigen Erläuterung ist das Grundschema des emittergekoppelten logischen Kreises innerhalb einer Gruppe logischer Schaltkreise beschrieben. Die Ausführungsform der Logik in einer solchen Gruppe des erfindungsgemäßen LSl-Chips ist nicht nur auf das oben beschriebene Beispiel der Grundschaltung beschränkt.
ίο Um den benötigten logischen Funktionen zu genügen, mehrfaches Eingangsgatter, verdrahtete ODER-Schaltung oder Flip-Flop usw., werden die logischen Schaltkreise, die in der Gruppe ausgebildet sind, wie benötigi bestimmt. Außerdem werden die Verdrahtungen, die zwischen den 100 Gruppen logischer Schaltkreise in dem LSI-Chip ausgebildet sind, ebenfalls so bestimmt, wie sie benötigt werden, um den erforderlichen logischen Funktionen für das LSI-Chip zu genügen. Unter dem Gesichtspunkt der Master-Slice-Technik gesehen. besteht außerdem keine solche Beschränkung, daß ein LSI-Chip so ausgebildet wird, daß alle 100 Gruppen benutzt werden.
Hierzu 5 Blatt Zeichnungen

Claims (2)

1 2 Erhöhung in der Zahl der logischen Schaltkreise, die in Patentansprüche: diesen Gruppen enthalten sind, und der Gruppen von Schaltkreisen, die im Halbleitersubstrat ausgebildet
1. Hochintegrierte Halbleiterschaltungsanord- sind, zu einem integrierten Halbleiterschaltkreis mit hönung (LSI-Chip) mit einem Halbleitersubstrat (11), 5 htrer Integrationsdichte.
das eine planare Oberfläche besitzt, mit einem auf Die aus der US-PS 38 08 475 bekannte hochintegrier-
dem Halbleitersubstrat angeordneten Schaltkreis- te Halbleiterschaltungsanordnung besitzt 100 emitter-
bereich (12), der für unterschiedliche Lasten ausge- gekoppelte logische Schaltkreise (ECL) innerhalb eines
legte Gruppen von logischen Sehaltkreisen, die einzigen Halbleitersubstrats und garantiert für diese
durch Transistoren, Widerstände und diese verbin- io ECL's eine Signalübertragungsverzögerungszeit von
dende Metallschichten gebildet sind, enthält, mit Ein- 2 ns oder weniger.
gangS'/AusgangsanschluBstucken, die auf dem Jeweils vier der oben genannten ECL's bilden eine
Halbleitersubstrat außerhalb des Schaltkreisbe- Gruppe und sind in der Form einer Matrix mit hinrei-
reichs angeordnet sind, und mit Ausgangstransisto- chendem Abstand in der Zeilen- und Spaltenrichtung
ren, die außerhalb des Schaltkreisbereichs zwischen is auf einer einzigen Halbleitersubstratoberfläche ange-
diesem und den Eingangs-/Ausgangsanschlußstük- ordnet Zwischen diesen Gruppen logischer Schaltkrei-
ken vorgesehen sind, dadurchgekennzeich- se werden die wechselseitigen Verdrahtungen in der
net, daß in dem Schaltkreisbereich (12) mehrere Zeilenrhhtung, d\z Verdrahtung für die Spannungsver-
Gruppen(17H^von logischen Schaltkreisen, die eine sorgung VEe und die Verdrahtungen innerhalb der
hohe Leistung verarbeiten und hierfür größere 20 Gruppe durch die erste Verdrahtungsschicht gebildet.
Transistoren und breitere Widerstände aufweisen, während die wechselseitigen Verdrahtungen zwischen
und mehrere Gruppen (ML) von logischen Schalt- diesen Gruppen in der Spaltenrichtung und die Ver-
kreisen. die eine geringe Leistung verarbeiten und drahtung für die Erdung (Vcc) durch die zweite Ver-
hierfür kleinere Transistoren und schmälere Wider- drahtungsschicht gebildet werden. Ein größerer Transi-
stände aufweisen, angeordnet sind, und daß die 25 stör ist zwischen jeweils den Gruppen logischer Schalt-
Gruppen (17A/J von logischen Schaltkreisen, die eine kreise und der Ausgangsanschlußfläche angeordnet und
hohe Leistung verarbeiten, am Umfangsteil des bildet damit den Emitterfolgerkreis für den Ausgang.
Schaltkreisbereichs vorgesehen sind. Bei der Schaltungsanordnung der US-PS 38 08 475
2. Halbleiterschaltungsanordnung nach An- sind alle Schaltkreise in gleicher Weise aufgebaut, so spruch 1, dadurch gekennzeichnet, daß die Gruppen 30 daß sie mit denselben Diffusionsmasken hergestellt wer- (\7H)von logischen Schaltkreisen, die eine hohe Lei- den können. Auch ist keine bestimmte Verteilung derjestung verarbeiten, in der Nähe der vier Ecken des nigen Gruppen logischer Schaltkreise, die für hohe La-Schaltbereichs (12) angeordnet sind. sten verschaltet sind, vorgesehen.
Aufgabe der Erfindung ist es. eine hochintegrierte
DE2826847A 1977-12-30 1978-06-19 Hochintegrierte Halbleiterschaltungsanordnung Expired DE2826847C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52158444A JPS60953B2 (ja) 1977-12-30 1977-12-30 半導体集積回路装置

Publications (2)

Publication Number Publication Date
DE2826847A1 DE2826847A1 (de) 1979-07-05
DE2826847C2 true DE2826847C2 (de) 1985-05-30

Family

ID=15671889

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2857467A Expired DE2857467C2 (de) 1977-12-30 1978-06-19
DE2826847A Expired DE2826847C2 (de) 1977-12-30 1978-06-19 Hochintegrierte Halbleiterschaltungsanordnung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2857467A Expired DE2857467C2 (de) 1977-12-30 1978-06-19

Country Status (6)

Country Link
US (1) US4255672A (de)
JP (1) JPS60953B2 (de)
DE (2) DE2857467C2 (de)
FR (2) FR2413786A1 (de)
GB (2) GB2067015B (de)
NL (1) NL189889C (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5591853A (en) * 1978-12-29 1980-07-11 Fujitsu Ltd Semiconductor device
US4399520A (en) * 1980-02-22 1983-08-16 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device
JPS56140648A (en) * 1980-04-04 1981-11-04 Hitachi Ltd Semiconductor integrated circuit device
JPS56156026A (en) 1980-05-02 1981-12-02 Hitachi Ltd Composite logical circuit
GB2083929B (en) * 1980-08-21 1984-03-07 Burroughs Corp Branched labyrinth wafer scale integrated circuit
GB2082354B (en) * 1980-08-21 1984-04-11 Burroughs Corp Improvements in or relating to wafer-scale integrated circuits
US4528647A (en) * 1981-01-07 1985-07-09 Burroughs Corp. Wafer scale integrated circuit memories
US4417265A (en) * 1981-03-26 1983-11-22 National Semiconductor Corporation Lateral PNP power transistor
US4475119A (en) * 1981-04-14 1984-10-02 Fairchild Camera & Instrument Corporation Integrated circuit power transmission array
JPS57211248A (en) * 1981-06-22 1982-12-25 Hitachi Ltd Semiconductor integrated circuit device
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
DE3382727D1 (de) * 1982-06-30 1994-01-27 Fujitsu Ltd Integrierte Halbleiterschaltungsanordnung.
KR910008521B1 (ko) * 1983-01-31 1991-10-18 가부시기가이샤 히다찌세이사꾸쇼 반도체집적회로
US4584653A (en) * 1983-03-22 1986-04-22 Fujitsu Limited Method for manufacturing a gate array integrated circuit device
US4607339A (en) * 1983-06-27 1986-08-19 International Business Machines Corporation Differential cascode current switch (DCCS) master slice for high efficiency/custom density physical design
US4615010A (en) * 1983-06-27 1986-09-30 International Business Machines Corporation Field effect transistor (FET) cascode current switch (FCCS)
US4608649A (en) * 1983-06-27 1986-08-26 International Business Machines Corporation Differential cascode voltage switch (DCVS) master slice for high efficiency/custom density physical design
JPS6017932A (ja) * 1983-07-09 1985-01-29 Fujitsu Ltd ゲ−ト・アレイ
JPS6027145A (ja) * 1983-07-25 1985-02-12 Hitachi Ltd 半導体集積回路装置
US4583111A (en) * 1983-09-09 1986-04-15 Fairchild Semiconductor Corporation Integrated circuit chip wiring arrangement providing reduced circuit inductance and controlled voltage gradients
JPS6065557A (ja) * 1983-09-21 1985-04-15 Fujitsu Ltd 集積回路装置
JPS6068721A (ja) * 1983-09-22 1985-04-19 Fujitsu Ltd Ｅｃｌ回路
US4649417A (en) * 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate
US4631572A (en) * 1983-09-27 1986-12-23 Trw Inc. Multiple path signal distribution to large scale integration chips
JPS6074455A (ja) * 1983-09-29 1985-04-26 Fujitsu Ltd マスタスライス集積回路
JP2564787B2 (ja) * 1983-12-23 1996-12-18 富士通株式会社 ゲートアレー大規模集積回路装置及びその製造方法
US4737836A (en) * 1983-12-30 1988-04-12 International Business Machines Corporation VLSI integrated circuit having parallel bonding areas
DE3585756D1 (de) * 1984-07-02 1992-05-07 Fujitsu Ltd Halbleiterschaltungsanordnung in hauptscheibentechnik.
US4774559A (en) * 1984-12-03 1988-09-27 International Business Machines Corporation Integrated circuit chip structure wiring and circuitry for driving highly capacitive on chip wiring nets
US4999519A (en) * 1987-12-04 1991-03-12 Hitachi Vlsi Engineering Corporation Semiconductor circuit with low power consumption having emitter-coupled logic or differential amplifier
US5029280A (en) * 1988-04-13 1991-07-02 National Semiconductor Corp. ECL circuit for resistance and temperature bus drop compensation
JPH01278041A (ja) * 1988-04-30 1989-11-08 Hitachi Ltd 半導体集積回路装置
US4933576A (en) * 1988-05-13 1990-06-12 Fujitsu Limited Gate array device having macro cells for forming master and slave cells of master-slave flip-flop circuit
US5001362A (en) * 1989-02-14 1991-03-19 Texas Instruments Incorporated BiCMOS reference network
JPH03218668A (ja) * 1989-11-24 1991-09-26 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH04138720A (ja) * 1990-09-28 1992-05-13 Toshiba Corp 半導体装置
WO1993012540A1 (en) * 1991-12-10 1993-06-24 Vlsi Technology, Inc. Integrated circuit with variable pad pitch
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
US5648661A (en) * 1992-07-02 1997-07-15 Lsi Logic Corporation Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies
US5389556A (en) * 1992-07-02 1995-02-14 Lsi Logic Corporation Individually powering-up unsingulated dies on a wafer
US5532174A (en) * 1994-04-22 1996-07-02 Lsi Logic Corporation Wafer level integrated circuit testing with a sacrificial metal layer
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
US6111310A (en) * 1998-09-30 2000-08-29 Lsi Logic Corporation Radially-increasing core power bus grid architecture
US6137181A (en) * 1999-09-24 2000-10-24 Nguyen; Dzung Method for locating active support circuitry on an integrated circuit fabrication die
US6993447B2 (en) * 2003-08-26 2006-01-31 Oki Electric Industry Co., Ltd. System LSI
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
US7772920B1 (en) * 2009-05-29 2010-08-10 Linear Technology Corporation Low thermal hysteresis bandgap voltage reference

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1001908A (en) * 1962-08-31 1965-08-18 Texas Instruments Inc Semiconductor devices
US3225261A (en) * 1963-11-19 1965-12-21 Fairchild Camera Instr Co High frequency power transistor
FR1064185A (fr) * 1967-05-23 1954-05-11 Philips Nv Procédé de fabrication d'un système d'électrodes
JPS4913912B1 (de) * 1967-11-29 1974-04-03
US3817797A (en) * 1969-05-12 1974-06-18 Ibm Construction of monolithic chip and method of distributing power there-in for individaul electronic devices constructed thereon
US3638202A (en) * 1970-03-19 1972-01-25 Bell Telephone Labor Inc Access circuit arrangement for equalized loading in integrated circuit arrays
US3621562A (en) * 1970-04-29 1971-11-23 Sylvania Electric Prod Method of manufacturing integrated circuit arrays
US3689803A (en) * 1971-03-30 1972-09-05 Ibm Integrated circuit structure having a unique surface metallization layout
US3747078A (en) * 1972-06-28 1973-07-17 Ibm Compensation technique for variations in bit line impedance
US3808475A (en) * 1972-07-10 1974-04-30 Amdahl Corp Lsi chip construction and method
JPS5435474B2 (de) * 1973-03-26 1979-11-02
US3866066A (en) * 1973-07-16 1975-02-11 Bell Telephone Labor Inc Power supply distribution for integrated circuits
JPS5250181A (en) * 1975-10-21 1977-04-21 Oki Electric Ind Co Ltd Semiconductor integrated circuit device

Also Published As

Publication number Publication date
DE2857467C2 (de) 1988-02-18
GB2067015B (en) 1982-11-10
JPS5493374A (en) 1979-07-24
NL7806653A (nl) 1979-07-03
US4255672A (en) 1981-03-10
DE2826847A1 (de) 1979-07-05
FR2413784A1 (fr) 1979-07-27
NL189889B (nl) 1993-03-16
FR2413784B1 (de) 1983-11-18
FR2413786B1 (de) 1983-09-16
GB2067015A (en) 1981-07-15
GB2011706A (en) 1979-07-11
GB2011706B (en) 1982-08-25
FR2413786A1 (fr) 1979-07-27
NL189889C (nl) 1993-08-16
JPS60953B2 (ja) 1985-01-11

Similar Documents

Publication Publication Date Title
DE2826847C2 (de) Hochintegrierte Halbleiterschaltungsanordnung
DE69031603T2 (de) Integrierter Torschaltungs-Schaltkreis
DE2542518C3 (de)
DE2021824C3 (de) Monolithische Halbleiterschaltung
DE69228135T2 (de) Auf einem ausgewogenen Baum basierendes Taktverteilungsnetzwerk für integrierte Schaltungen sowie Verfahren dessen Aufbaus
DE69016462T2 (de) Elektronisches system mit änderungsfähigkeit durch direktes schreiben.
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE3781469T2 (de) Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur.
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3423211C2 (de) Halbleiterbauteil
DE3408747A1 (de) Universell verwendbare anordnung von bauelementen fuer variable beschaltung
DE19519796C2 (de) Halbleiterschaltung mit einem Überspannungsschutzkreis
DE10313926A1 (de) Halbleiterbauelement mit einem auf Zellen beruhenden Grundelementaggregat, welches ein vorspringendes Teil in einem aktiven Gebiet aufweist
DE69517693T2 (de) Standardzellenbibliothek für den Entwurf von integrierten Schaltungen
DE3879333T2 (de) Halbleiteranordnung mit mehrschichtleiter.
DE2655575A1 (de) Kompakte monolithische halbleiterstruktur
DE102019117376B4 (de) Schirmung in einem Einheitskondensatorarray
DE3486077T2 (de) Integrierte halbleiterschaltungsanordnung.
DE1943302C3 (de) Integrierte, sich selbst isolierende Transistoranordnung
DE10164606A1 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE3927143C2 (de) Gate-Array
DE3751607T2 (de) Stromversorgungsleitungen in einer integrierten Halbleiterschaltung.
EP0001209A1 (de) Integrierte Halbleiterschaltung
DE2514012B1 (de) Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen
DE2531367C2 (de)

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
OI Miscellaneous see part 1
OI Miscellaneous see part 1
8125 Change of the main classification

Ipc: H01L 27/04

8181 Inventor (new situation)

Free format text: OHNO, KENICHI, DIPL.-ING., TOKIO/TOKYO, JP HOSOMIZU, TOHRU, DIPL.-ING. OGAWA, ROKUTARO, YOKOHAMA, JP SHIMIZU, MITSUHISA, KAWASAKI, JP

D2 Grant after examination
8363 Opposition against the patent
AH Division in

Ref country code: DE

Ref document number: 2857467

Format of ref document f/p: P

8365 Fully valid after opposition proceedings
8339 Ceased/non-payment of the annual fee