DE3901288A1 - Verfahren zur herstellung von gate-elektroden - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Gate-Elektroden nach dem Oberbegriff des Patentanspruchs 1.

Die Erfindung findet Verwendung bei der Herstellung von Hochfrequenz-Feldeffekttransistoren.

In der nicht vorveröffentlichten deutschen Patentanmeldung P 38 39 770 ist ein Verfahren zur Herstellung von Gate- Elektroden mit einer 5- bzw. 4-Lagen Technik beschrieben. Mit einem derartig vielschichtigen Schichtaufbau können Gate-Elektroden mit sehr unterschiedlichen Profilen und insbesondere Gate-Längen hergestellt werden. Der Verfah­ rensablauf beinhaltet mehrere unterschiedliche Ätzschritte zur Herstellung der Gate-Struktur.

In einer Arbeit von Chao et al. in IEEE Trans. Electr. Dev. Vol. ED-32, No. 6, 1042 (1985) wird ebenfalls eine 3- Lagen-Technik beschrieben, bei der drei verschiedene elek­ tronenempfindliche Lacke (PMMA und Copolymere) direkt übereinander geschichtet sind. Die Schichten unterscheiden sich in ihrer Sensitivität bezüglich der Elektronenstrahl­ belichtung. Als Folge davon ergibt sich ein unterschied­ lich ausgeprägtes Verhalten beim Entwicklungsvorgang der verschiedenen Lackschichten, so daß sich eine im Quer­ schnitt ähnliche Grabenstruktur, wie in der nachfolgenden Erfindung beschrieben ergibt.

Nachteile dieses Verfahrens sind die kritische Dimensio­ nierung des Fußes der Gatestruktur wegen der vom GaAs-Sub­ strat rückgestreuten Elektronen, außerdem der sehr kriti­ sche Entwicklungsschritt, sowie die problematische Haftung des Lackes auf der Halbleiteroberfläche.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren dahingehend zu verbessern, daß mit wenigen technisch ein­ fach realisierbaren Verfahrensschritten Gate-Strukturen mit sehr kleinen Gate-Längen und geringen Gate-Widerstän­ den hergestellt werden können.

Die Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst. Vorteil­ hafte Ausgestaltungen und Weiterbildungen sind den Unter­ ansprüchen zu entnehmen.

Die Erfindung wird im folgenden anhand von Ausführungsbei­ spielen unter Bezugnahme auf schematische Zeichnungen näher erläutert.

In den Fig. 1 bis 14 sind die einzelnen Verfahrens­ schritte zur Herstellung einer pilzförmigen Gate-Elektrode aufgezeigt.

Erfindungsgemäß wird vermittels des nachstehend beschrie­ benen Verfahrens ein im Querschnitt pilzförmiges Gate, also mit kleiner Standfläche und ausgedehntem Überhang, erzeugt.

Im Unterschied zu dem Verfahren, das in der nicht vorver­ öffentlichten Patentanmeldung P 38 39 770 beschrieben ist, zeichnet sich dieses Verfahren durch einen weniger kompli­ zierten Schichtenaufbau zur Herstellung der Gate-Struktur aus. Außerdem ist es mit wenigen Arbeitsschritten für die Strukturerzeugung verbunden. Allerdings stehen bei diesem einfacheren Verfahren auch weniger Freiheitgrade bezüglich der Dimensionierung des Gate-Profils zur Verfügung. Das Verfahren wird insbesondere bei sehr feinen Strukturen (Gate-Länge kleiner 0,5 µm) vorteilhaft eingesetzt, weil hier einerseits mit möglichst dünnen Schichten gearbeitet werden soll und andererseits wegen des größeren aspect ratio (Verhältnis der Tiefenätzung zur Gate-Länge) ein besserer Effekt erzielbar ist.

Die Erfindung benutzt eine 3-Lagen Technik, deren Aufbau in Fig. 1 dargestellt ist. Auf einem Halbleitersubstrat 1, z.B. aus GaAs, wird eine etwa 600 bis 1500 nm dicke erste Polymerschicht, z.B. Fotolack AZ4110, aufgebracht. An­ stelle der ersten Polymerschicht kann auch eine Isolator- oder Metallschicht auf das Halbleitersubstrat abgeschieden werden. Darüber wird eine dünne Zwischenschicht 3, z.B. SiO₂, Si₃N₄ oder Ge, von ca. 20 bis 50 nm Dicke und zuletzt eine dünne, obere Polymerschicht 4 mit einer Schichtdicke von ca. 50 bis 250 nm abgeschieden. Die obere Polymerschicht besteht entweder aus Fotolack für die lichtoptische Litho­ grafie, z.B. AZ4040, oder aus elektronenempfindlichem Fotolack für die elektronenoptische Belichtung, z.B. PMMA, zur Erzielung feinster Strukturen. Die Erfindung benutzt zur Erzeugung der Tiefenprofile Ätzverfahren, z.B. Plasma­ ätzen. Für die exakte Übertragung der Strukturen der obe­ ren Polymerschicht 4 in die erste Polymerschicht 2 müssen die einzelnen Ätzprozesse eine möglichst hohe Selektivität zwischen den Polymerschichten 2, 4 und der Zwischenschicht 3 aufweisen.

Zunächst wird lithografisch in der oberen Polymerschicht 4 die Sockelstruktur 5 des Gate-Kontaktes abgebildet (Fig. 2). Danach wird über einen Trockenätzschritt die Sockel­ struktur 5 in die Zwischenschicht 3 übertragen. Anschlie­ ßend wird mittels eines isotropen Plasmaätzschrittes die erste Polymerschicht 2 etwa bis zu 2/3 der Schichtdicke in die Tiefe geätzt. Gleichzeitig ergibt sich eine laterale Ätzung und damit eine Unterätzung der Zwischenschicht 3. Es entsteht ein erweiterter Graben 6 in der Zwischenschicht 3 (Fig. 3). Ein nachfolgender anisotroper RIE (reactive ion etching)-Ätzprozeß überträgt die Sockelstruktur 5 des Gate-Kontaktes bis auf die Substratoberfläche 7 (Fig. 4).

Der Überhang 8 der Zwischenschicht 3 dient dabei als Ätz­ maske, da bei diesem Ätzschritt im wesentlichen die ver­ tikal auf die Oberfläche gerichteten reaktiven Ionen 9 die Ätzung bewirken. Nach dem Abätzen der Zwischenschicht ist die gewünschte, pilzförmige Struktur 10 in der Schichten­ folge hergestellt (Fig. 5). Beim anschließenden Aufdampfen des Gate-Metalles belegen sich die Seitenwände des erwei­ terten Grabens 10 in der Polymerschicht 2 nicht mit Gate- Metall. Es bildet sich eine pilzförmige Gate-Elektrode 11 im pilzförmigen Graben 10 aus (Fig. 6). Ein anschließender lift-off-Prozeß der Polymerschicht 2 beseitigt gleichzei­ tig die unerwünschte Metallschicht 12 über der Polymer­ schicht 2. Die pilzförmige Gate-Elektrode 11 hat einen schmalen Gate-Sockel 13 entsprechend der vorgegebenen Sockelstruktur 5 und einen breiten Kopf 14 (Fig. 7).

Die Schichtdicken der Schichten 2, 3, 4 sollten so gestal­ tet sein, daß für Justierzwecke bei Elektronenstrahlbe­ lichtung die Schichten genügend transparent sind.

Durch zwei Verfahrensvarianten zum oben angegebenen Ver­ fahren erhöhen sich die Freiheitsgrade bezüglich der Di­ mensionierung des Querschnitts der Gate-Elektrode, da die Tiefenätzung beim isotropen Ätzschritt behindert wird:

• a) Vor dem isotropen Ätzen der Polymerschicht 2 wird zunächst durch anisotropes RIE-Ätzen die Polymer­ schicht 2 zu etwa 1/3 bis 1/2 der Schichtdicke ge­ ätzt. Der Boden dieses Ätzgrabens 15 wird mit einer dünnen Schicht 16, z.B. durch Aufdampfen einer Iso­ lator- oder Metallschicht abgedeckt (Fig. 8). Danach wird durch isotropes Ätzen eine Aufweitung 17 in der oberen Region der Polymerschicht 2 erzeugt (Fig. 9). Nach dem Entfernen der dünnen Schicht 16, z.B. durch Abätzen dieser Schicht, wird durch anisotropes Ätzen die Sockelstruktur 18 bis auf die Substratoberfläche übertragen. Der Überhang 8 der Zwischenschicht 3 dient dabei als Ätzmaske (Fig. 10).
• b) Wie beim Verfahren nach a) erfolgt hier zunächst ein anisotroper Ätzschritt, der die Sockelstruktur der Gate-Elektrode bis auf die Substratoberfläche über­ trägt. Gemäß Fig. 11 entsteht ein tiefer Graben 19. In einem nachfolgenden Abscheideschritt, z.B. durch Aufdampfen von Metall- oder Isolatormaterial 20 wird der Graben zu etwa 1/2 bis 2/3 der Schichtdicke auf­ gefüllt (Fig. 12). Anschließend wird durch isotropes Ätzen eine Aufweitung 21 des Grabens 19 im oberen Bereich der Polymerschicht 2 erzielt (Fig. 13). Zu­ letzt werden das Füllmaterial 20 und die Zwischen­ schicht 3 z.B. durch Abätzen entfernt, und die ge­ wünschte pilzförmige Gate-Struktur 22 ist hergestellt (Fig. 14).

Nachdem in den Verfahrensvarianten a, b die pilzförmige Gate-Elektroden-Struktur in der Schichtenfolge ausgebildet ist, wird wie oben beschrieben und in Fig. 6 und 7 darge­ stellt die Gate-Elektrode hergestellt.

Claims (10)

1. Verfahren zur Herstellung einer Gate-Elektrode, bei der durch Ätzen einer Schichtenfolge die Gate-Struktur ausgebildet wird, dadurch gekennzeichnet,

• - daß die Schichtenfolge aus drei Schichten hergestellt wird,
• - daß eine Zwischenschicht (3) zwischen zwei Polymer­ schichten (2,4) eingebracht wird und
• - daß die Zwischenschicht (3) als Ätzmaske zur Ausbil­ dung einer pilzförmigen Gate-Struktur in einer ersten auf einem Substrat (1) aufgebrachten Polymerschicht (2) verwendet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,

• - daß in die obere Polymerschicht (4) lithographisch die Gate-Kontaktstruktur abgebildet wird und
• - daß durch einen Trockenätzschritt die Gate-Kontakt­ struktur in die Zwischenschicht (3) übertragen wird (Fig. 2).

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,

• - daß durch einen isotropen Ätzprozeß in der ersten Polymerschicht (2) ein erweiterter Graben (6) erzeugt wird, der eine Tiefe von wenigstens 2/3 der Schicht­ dicke der Polymerschicht (2) besitzt, und
• - daß durch einen anisotropen RIE-Ätzprozeß die Sockel­ struktur (5) des Gate-Kontaktes hergestellt wird (Fig. 4).

4. Verfahren nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet,

• - daß durch einen anisotropen RIE-Ätzprozeß ein Graben (15) etwa bis zur Schichtmitte der ersten Polymer­ schicht (2) eingebracht wird,
• - daß der Graben mit einer dünnen Metall- oder Isola­ torschicht (16) bedeckt wird (Fig. 8),
• - daß durch einen isotropen Ätzprozeß der Graben (15) in der ersten Polymerschicht (2) erweitert wird (Fig. 9),
• - daß die Metall- oder Isolatorschicht (16) entfernt wird und
• - daß anschließend durch einen anisotropen Ätzprozeß die Sockelstruktur (18) für die Gate-Elektrode herge­ stellt wird (Fig. 10).

5. Verfahren nach Anspruch 2, dadurch gekennzeichnet,

• - daß die Sockelstruktur der Gate-Elektrode durch einen anisotropen Ätzschritt bis auf die Substratoberfläche übertragen wird und ein tiefer Graben (19) in der Polymerschicht (2) entsteht,
• - daß eine Metall- oder Isolatorschicht (20) auf der Zwischenschicht (3) und im Graben (19) abgeschieden wird (Fig. 12),
• - daß durch isotropes Ätzen im oberen Bereich der er­ sten Polymerschicht (2) ein erweiterter Graben (21) hergestellt wird (Fig. 13) und
• - daß anschließend die Metall- oder Isolatorschicht (20) entfernt wird (Fig. 14).

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,

• - daß ein Gate-Metall ganzflächig aufgedampft wird, derart, daß sich im pilzförmigen Graben (10) eine pilzförmige Gate-Elektrode (11) ausbildet, ­ - daß durch einen lift-off-Prozeß die erste Polymer­ schicht (2) und die darauf abgeschiedene Gate-Metall­ schicht (12) entfernt werden (Fig. 6 und 7).

7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß anstelle der ersten Polymer­ schicht (2) eine Metall- oder Isolatorschicht auf das Substrat (1) aufgebracht wird.

8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Polymermaterial Fotolack verwendet wird.

9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Zwischenschicht (3) aus SiO₂, Si₃N₄ oder Germanium aufgebaut wird.

10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Plasmaätzverfahren verwendet werden.