DE4133764C1 - - Google Patents

Info

Publication number
DE4133764C1
DE4133764C1 DE4133764A DE4133764A DE4133764C1 DE 4133764 C1 DE4133764 C1 DE 4133764C1 DE 4133764 A DE4133764 A DE 4133764A DE 4133764 A DE4133764 A DE 4133764A DE 4133764 C1 DE4133764 C1 DE 4133764C1
Authority
DE
Germany
Prior art keywords
transistor
collector
output
base
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4133764A
Other languages
English (en)
Inventor
Werner 8052 Moosburg De Elmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE4133764A priority Critical patent/DE4133764C1/de
Priority to DE69216036T priority patent/DE69216036T2/de
Priority to EP92116675A priority patent/EP0536627B1/de
Priority to JP27317592A priority patent/JP3290715B2/ja
Application granted granted Critical
Publication of DE4133764C1 publication Critical patent/DE4133764C1/de
Priority to US08/134,513 priority patent/US5374858A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/018Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806Interface arrangements
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00376Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

Die vorliegende Erfindung betrifft eine Bus-Treiberschaltung zum Anlegen eines binären Signals an eine Bus-Leitung mit einem Eingangstransistor für den Empfang des an die Buslei­ tung anzulegenden Signals und einem Ausgangstransistor, der das Signal vom Emitter des Eingangstransistors abgreift und als sein Ausgangssignal an seinem Kollektor über eine Schottky-Diode abgibt.
Die Treiberschaltung soll insbesondere für ein Bus-System eingesetzt werden, das für Personal-Computer und Workstations mit hohen Taktfrequenzen (50 MHz und mehr) geeignet ist und einen hohen Datendurchsatz zuläßt. Dieses Bus-System arbeitet mit anderen Logik-Pegeln als den bisher üblichen TTL- oder CMOS-Pegeln. Es wird in der Fachliteratur als BTL-Bus-System bezeichnet (BTL = Backplan-Tranceiver-Logic).
Beim BTL-Bus-System liegen die Logik-Pegel für "L" und "H" anders als bei der TTL- oder MOS-Logik sehr eng beieinander. Der L-Pegel liegt bei 1 V, der H-Pegel bei 2 V; die Schalt­ schwelle ist auf 1,5 V festgelegt.
Die in Bus-Treiberschaltungen verwendeten Ausgangstransisto­ ren zeigen die bekannte Temperaturabhängigkeit ihrer Basis- Emitterspannung von 2 mV/°C, so daß es bei einem möglichen Betriebstemperaturbereich von 70° schwierig ist, die Bedin­ gungen einzuhalten, die bei einem BTL-Bus-System vorgegeben sind. Herkömmliche BTL-Bus-Treiberschaltungen, beispielsweise die Interface-Schaltung 75 ALS 056 der Firma Texas Intruments, die im Handbuch "Bus Interface Circuits" dieser Firma von 1988 beschrieben ist, zeigen diese unerwünschte Temperaturab­ hängigkeit. Diese Spannungsdrift engt den Spannungs-Störab­ stand am Bus erheblich ein, was natürlich die Betriebssicher­ heit des Bus-Systems beeinträchtigt.
Eine Bus-Treiberschaltung der obigen Art ist auch aus "INTERFACE Databook, National Semiconductor Corp., Santa Clara, Calif., 1988, Seiten 2-76 bis 2-80" bekannt. Auch bei dieser Bus-Treiberschaltung liegen die Logik-Pegel für "L" und "H" sehr eng beieinander, nämlich im Abstand von 1 V. Das Problem der Temperaturabhängigkeit der Schaltschwelle ist dabei jedoch ebenso wenig angesprochen wie Möglichkeiten zur Kompensation einer temperaturabhängigen Drift.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Bus- Treiberschaltung der eingangs angegebenen Art so auszugestal­ ten, daß in einem BTL-Bus-System ein größerer Spannungsstör­ abstand und damit eine erhöhte Betriebssicherheit erreicht werden.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß zwi­ schen die Basis und den Kollektor des Ausgangstransistors die Kollektor-Emitter-Strecke eines Transistors eingefügt ist, an dessen Basis eine Referenzspannung zur Festlegung des niedri­ gen Werts des an die Busleitung anzulegenden binären Signals über eine Schottky-Diode angelegt ist. Eine vorteilhafte Wei­ terbildung der Erfindung ist im Patentanspruch 2 gekennzeich­ net.
Ein Ausführungsbeispiel der Erfindung wird im folgenden an­ hand der Zeichnungen beschrieben. Es zeigen:
Fig. 1 eine herkömmliche Bus-Treiberschaltung,
Fig. 2 eine erfindungsgemäß ausgebildete Bus-Treiberschal­ tung.
Die in Fig. 1 abgebildete, herkömmliche Treiberschaltung 10 enthält im wesentlichen eine Eingangsstufe mit einem Eingang 12 zur Aufnahme eines Eingangssignals und mit einem Anschluß 14 zum Anlegen einer Versorgungsspannung Uv und eine Aus­ gangsstufe mit einem Ausgang 16 zur Abgabe eines Ausgangs­ signals mit dem Spannungswert Ua. Die Eingangsstufe weist einen Eingangstransistor Q1 auf, dessen Kollektor über einen Widerstand R1 mit dem Versorgungsspannungsanschluß 14 verbun­ den ist und dessen Emitter über einen Widerstand R2 an Masse liegt.
Die Ausgangsstufe weist einen Ausgangstransistor Q2 auf, des­ sen Basis mit dem Emitter des Transistors Q1 verbunden ist, der somit als Emitterfolger betrieben wird. Der Emitter des Transistors Q2 liegt an Masse, und der Kollektor ist mit der Katode einer Schottky-Diode D1 verbunden, an deren Anode das Ausgangssignal abgegeben wird.
Zwischen dem Kollektor und der Basis des Transistors Q2 liegt ebenfalls eine Schottky-Diode D2, die verhindert, daß der Transistor Q2 in den Sättigungszustand übergehen kann. Die Diode D1 hat den Zweck, die Ausgangsspannung am Ausgang 16 herabzusetzen.
Die Ausgangsspannung bei durchgeschaltetem Transistor Q2, die den L-Pegel darstellt, berechnet sich nach folgender Formel:
Ua=UD1-UD2+UBE2
Dabei sind UD₁ und UD₂ die Spannungen an den Dioden D1 und D2, während UBE2 die Basis-Emitter-Spannung des Transistors Q2 ist. Die Temperaturdrift der Schottky-Dioden D1 und D2 ist identisch. Werden die Schottky-Dioden D1 und D2 mit der glei­ chen Stromdichte betrieben, so vereinfacht sich die Formel, und es gilt:
Ua=UBE2
Folglich driftet die Ausgangsspannung Ua genau wie die Basis- Emitter-Spannung UBE2 des Transistors Q2 mit 2 mV/°C. In einem Temperaturbereich von 0 bis 70°C ergibt sich daraus eine Spannungsdrift von mehr als 140 mV.
Dieser Nachteil wird durch die in Fig. 2 dargestellte Trei­ berschaltung beseitigt. Wie aus Fig. 2 ersichtlich ist, stimmt die Eingangsstufe der Treiberschaltung mit der Ein­ gangsstufe der in Fig. 1 dargestellten Treiberschaltung über­ ein. Die Ausgangsstufe ist jedoch so verändert, daß sich eine Kompensation der temperaturabhängigen Spannungsdrift ergibt, wie aus den folgenden Erläuterungen ersichtlich wird.
Die temperaturkompensierte Ausgangsstufe enthält zusätzlich zum Ausgangstransistor Q2 einen Transistor Q3, dessen Kollek­ tor mit der Basis des Transistors Q2 und dessen Emitter mit dem Kollektor des Transistors Q2 verbunden ist; seine Basis ist über eine Schottky-Diode D3 mit einer Klemme einer Re­ ferenzspannungsquelle 18 verbunden, deren andere Klemme an der Basis des Transistors Q2 liegt und die eine Referenzspan­ nung Uref abgibt. Als Referenzspannungsquelle 18 kann bei­ spielsweise eine hochgenaue Band-Gap-Referenz-Schaltung die­ nen, wie sie in "BIPOLAR AND MOS ANALOG INTEGRATED CIRCUIT DESIGN" von Alan B. Grebene, 1984, S. 206, beschrieben ist. Diese Band-Gap-Referenz-Schaltung ist in jedem BTL-Baustein vorhanden, um den Schwellwert der Empfängerschaltung festzu­ legen. Aus dieser Band-Gap-Referenz-Schaltung kann die Refe­ renzspannung leicht erzeugt werden. Den Ausgang 16 der Aus­ gangsstufe bildet wie in Fig. 1 die Anode der Schottky-Diode D1, deren Katode mit dem Kollektor des Ausgangstransistors Q2 verbunden ist.
Die Treiberschaltung von Fig. 2 arbeitet ähnlich wie die in Fig. 1 dargestellte, herkömmliche Treiberschaltung. Eine Ein­ gangsspannung mit H-Pegel versetzt den Ausgangstransistor Q2 in den leitenden Zustand. Dadurch nimmt die Ausgangsspannung Ua den niedrigen L-Pegel an.
Die Ausgangsspannung Ua errechnet sich, wie aus Fig. 2 leicht herzuleiten ist, nach folgender Formel:
Ua=UD1-UBE3-UD3+Uref+UBE2 (1)
Die Temperaturdrift der beiden Schottky-Dioden D1 und D3 und der Transistoren Q2 und Q3 ist identisch. Werden die Schott­ ky-Dioden D1 und D2 und die Transistoren Q2 und Q3 mit glei­ cher Stromdichte betrieben, wie dies bei einer richtig dimen­ sionierten Schaltung der Fall ist, so vereinfacht sich Glei­ chung (1) zu:
Ua=Uref (2)
Dies bedeutet, daß die Ausgangsspannung Ua unabhängig von der Temperatur ist. Außerdem hat die Ausgangsspannung den Wert der hochgenauen Referenzspannung Uref, so daß der L-Pegel exakt und sehr konstant festgelegt ist.

Claims (2)

1. Bus-Treiberschaltung zum Anlegen eines binären Signals an eine Bus-Leitung mit einem Eingangstransistor für den Empfang des an die Busleitung anzulegenden Signals und einem Aus­ gangstransistor, der das Signal vom Emitter des Eingangstran­ sistors abgreift und als sein Ausgangssignal an seinem Kol­ lektor über eine Schottky-Diode abgibt, dadurch gekennzeich­ net, daß zwischen die Basis und den Kollektor des Ausgangs­ transistors (Q2) die Kollektor-Emitter-Strecke eines Tran­ sistors (Q3) eingefügt ist, an dessen Basis eine Referenz­ spannung (Uref) zur Festlegung des niedrigen Werts (L) des an die Busleitung anzulegenden binären Signals über eine Schottky-Diode (D3) angelegt ist.
2. Bus-Treiberschaltung nach Anspruch 1, dadurch gekennzeich­ net, daß der eingefügte Transistor (Q3) mit seinem Emitter an den Kollektor des Ausgangstransistors (Q2) und mit seinem Kollektor an dessen Basis angeschlossen ist, daß die Schott­ ky-Diode (D3) über die die Referenzspannung (Uref) an die Basis des eingefügten Transistors (Q3) angelegt wird, mit ihrer Katode an die Basis dieses Transistors (Q3) angeschlos­ sen ist, daß der Kollektor des Ausgangstransistors (Q2) mit der Katode der Schottky-Diode (D1) verbunden ist, über die das an die Busleitung anzulegende Signal abgegeben wird, und daß die Referenzspannung (Uref) von einer Band-Gab-Spannungs­ quelle (18) geliefert wird.
DE4133764A 1991-10-10 1991-10-11 Expired - Fee Related DE4133764C1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE4133764A DE4133764C1 (de) 1991-10-11 1991-10-11
DE69216036T DE69216036T2 (de) 1991-10-11 1992-09-29 Bussteuerungsschaltung
EP92116675A EP0536627B1 (de) 1991-10-11 1992-09-29 Bussteuerungsschaltung
JP27317592A JP3290715B2 (ja) 1991-10-10 1992-10-12 温度補償バスドライバ回路
US08/134,513 US5374858A (en) 1991-10-10 1993-10-08 Bus driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4133764A DE4133764C1 (de) 1991-10-11 1991-10-11

Publications (1)

Publication Number Publication Date
DE4133764C1 true DE4133764C1 (de) 1993-02-18

Family

ID=6442524

Family Applications (2)

Application Number Title Priority Date Filing Date
DE4133764A Expired - Fee Related DE4133764C1 (de) 1991-10-10 1991-10-11
DE69216036T Expired - Fee Related DE69216036T2 (de) 1991-10-11 1992-09-29 Bussteuerungsschaltung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69216036T Expired - Fee Related DE69216036T2 (de) 1991-10-11 1992-09-29 Bussteuerungsschaltung

Country Status (4)

Country Link
US (1) US5374858A (de)
EP (1) EP0536627B1 (de)
JP (1) JP3290715B2 (de)
DE (2) DE4133764C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0618681A3 (de) * 1993-04-01 1995-12-06 Ford Motor Co Treiberschaltung für die Bus-Schaltung eines Kraftfahrzeug-Multiplex-Kommunikationssystems.

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667772A (ja) * 1992-08-14 1994-03-11 Ricoh Co Ltd データ伝送装置
US5970255A (en) 1995-10-16 1999-10-19 Altera Corporation System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly
US6836151B1 (en) * 1999-03-24 2004-12-28 Altera Corporation I/O cell configuration for multiple I/O standards
US6271679B1 (en) 1999-03-24 2001-08-07 Altera Corporation I/O cell configuration for multiple I/O standards
US6650137B2 (en) * 2002-04-11 2003-11-18 Daimlerchrysler Corporation Circuit for monitoring an open collector output circuit with a significant offset
US8310796B2 (en) * 2011-07-13 2012-11-13 General Electric Company Methods and systems for operating power converters

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676713A (en) * 1971-04-23 1972-07-11 Ibm Saturation control scheme for ttl circuit
US3987310A (en) * 1975-06-19 1976-10-19 Motorola, Inc. Schottky diode - complementary transistor logic
US4246510A (en) * 1976-01-07 1981-01-20 The United States Of America As Represented By The Secretary Of The Army Retina for pyroelectric vidicon
US4085359A (en) * 1976-02-03 1978-04-18 Rca Corporation Self-starting amplifier circuit
DE3003849C2 (de) * 1980-02-02 1984-07-05 Robert Bosch Gmbh, 7000 Stuttgart Anordnung zur Ansteuerung eines Leistungstransistors
US4415817A (en) * 1981-10-08 1983-11-15 Signetics Corporation Bipolar logic gate including circuitry to prevent turn-off and deep saturation of pull-down transistor
JPS59126325A (ja) * 1983-01-06 1984-07-20 Totoku Electric Co Ltd 選択駆動回路
JPS59126324A (ja) * 1983-01-06 1984-07-20 Totoku Electric Co Ltd 選択駆動回路
US4593206A (en) * 1984-01-16 1986-06-03 Motorola, Inc. Fixed slew rate bus driver circuit
JPS60160725A (ja) * 1984-02-01 1985-08-22 Hitachi Ltd 論理回路
JPS60254823A (ja) * 1984-05-30 1985-12-16 Mitsubishi Electric Corp 半導体集積回路装置
JPS61112421A (ja) * 1984-11-06 1986-05-30 Mitsubishi Electric Corp バイポ−ラ・ダ−リントン・パワ−トランジスタの駆動回路
US4675548A (en) * 1984-11-13 1987-06-23 Harris Corporation Antisaturation circuit for TTL circuits having TTL input and output compatibility
US4754158A (en) * 1985-05-28 1988-06-28 Texas Instruments Incorporated Dual threshold sensitive transistor turn-off circuit
US4794281A (en) * 1986-01-24 1988-12-27 National Semiconductor Corporation Speed-up circuit for transistor logic output device
US4851715A (en) * 1986-04-11 1989-07-25 Texas Instruments Incorporated Schottky-clamped transistor logic buffer circuit
JPS63115420A (ja) * 1986-10-31 1988-05-20 Mitsubishi Electric Corp バイポ−ラ論理回路
US4868424A (en) * 1987-11-24 1989-09-19 Fairchild Semiconductor Corp. TTL circuit with increased transient drive
US5126593A (en) * 1988-01-29 1992-06-30 Texas Instruments Incorporated Method and circuitry for reducing output transients resulting from internal ground instabilities
JPH02191012A (ja) * 1989-01-20 1990-07-26 Nec Corp 電圧発生回路
US4970620A (en) * 1989-08-23 1990-11-13 General Motors Corporation FET bridge protection circuit
GB2238437A (en) * 1989-11-22 1991-05-29 Plessey Co Plc Transistor driver circuits
US5247207A (en) * 1989-12-20 1993-09-21 National Semiconductor Corporation Signal bus line driver circuit
US5132564A (en) * 1990-07-27 1992-07-21 North American Philips Corp. Bus driver circuit with low on-chip dissipation and/or pre-biasing of output terminal during live insertion

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-Firmenschrift: Bus Interface Circuits, Texas Instruments, 1988 *
US-Firmenschrift: INTERFACE Databook, National Semiconductor Corp., Santa Clara, Californien, 1988, S. 2-76 bis 2-80 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0618681A3 (de) * 1993-04-01 1995-12-06 Ford Motor Co Treiberschaltung für die Bus-Schaltung eines Kraftfahrzeug-Multiplex-Kommunikationssystems.

Also Published As

Publication number Publication date
US5374858A (en) 1994-12-20
JPH05265612A (ja) 1993-10-15
DE69216036T2 (de) 1997-04-03
EP0536627A3 (en) 1993-05-12
DE69216036D1 (de) 1997-01-30
JP3290715B2 (ja) 2002-06-10
EP0536627B1 (de) 1996-12-18
EP0536627A2 (de) 1993-04-14

Similar Documents

Publication Publication Date Title
DE69017869T2 (de) Gegen Gleichtaktströme unempfindliche Halbbrücken-Treiberstufe.
DE69508720T2 (de) Treiberschaltung für brückenschaltung mit einem bootstrap-diodenemulator
DE69412414T2 (de) Halbbrücken treiberschaltung
DE69224833T2 (de) Leistungs-mosfet-treiber mit reduzierung des querstroms
DE3782067T2 (de) Digital-zu-zeit-umwandler.
DE68924394T2 (de) Vorrichtung zum Erzeugen einer Referenzspannung für einen eine kapazitive Bootstrapschaltung enthaltenden Schalter.
DE69210087T2 (de) Vorspannungseinschaltschaltkreis
EP0275941B1 (de) ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik
DE4133764C1 (de)
DE112014002021T5 (de) Schaltelement-Ansteuerkreis
DE68912739T2 (de) Befehlschaltung.
DE10106486A1 (de) Oszillatorschaltung
DE3781919T2 (de) Eingangsschaltung.
DE68920089T2 (de) Schaltung zur Verarbeitung eines sich zeitlich ändernden Signals.
DE102021113011A1 (de) STEUERUNG EINER SiC-GATE-ANSTEUERUNG MIT GRABEN-FETS MIT HOHER dV/dT AN DRAIN-SOURCE
DE69412657T2 (de) Differentiale Bustreiber
EP0057351A2 (de) Schaltung zum Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterschaltungen
DE2614781A1 (de) Integrierte schaltung
DE69113414T2 (de) Integrierte Konstantstromversorgung.
DE69019244T2 (de) Ladungspumpe.
DE69410436T2 (de) Stromteiler und Rampengenerator mit relativ langer Zeitkonstante mit einem solchen Stromteiler
DE3303117A1 (de) Integrierbarer digital/analog-wandler
DE2908065A1 (de) Monostabiler multivibrator
DE112022007234T5 (de) Treiberschaltung und Ansteuerverfahren für ein Leistungshalbleiterelement und Leistungsmodul
DE2055487A1 (de) Statisches mehrstufiges Schiebe register

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee