EP0345148A1 - Procédé d'adressage d'un écran matriciel fluorescent à micropointes - Google Patents

Procédé d'adressage d'un écran matriciel fluorescent à micropointes Download PDF

Info

Publication number
EP0345148A1
EP0345148A1 EP89401477A EP89401477A EP0345148A1 EP 0345148 A1 EP0345148 A1 EP 0345148A1 EP 89401477 A EP89401477 A EP 89401477A EP 89401477 A EP89401477 A EP 89401477A EP 0345148 A1 EP0345148 A1 EP 0345148A1
Authority
EP
European Patent Office
Prior art keywords
circuit
potential
input
state
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP89401477A
Other languages
German (de)
English (en)
Other versions
EP0345148B1 (fr
Inventor
Jean-Frédéric Clerc
Anne Ghis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP0345148A1 publication Critical patent/EP0345148A1/fr
Application granted granted Critical
Publication of EP0345148B1 publication Critical patent/EP0345148B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources

Definitions

  • the present invention relates to a method for addressing a fluorescent microtip screen and a device for implementing this method.
  • the invention is particularly applicable to the production of displays for viewing fixed or moving images.
  • Micropoint fluorescent screens are known and notably described in the report of the international congress "Japan Display 86", page 512. The main known characteristics are recalled here.
  • Such a screen shown diagrammatically in perspective in FIG. 1, comprises a vacuum cell comprising a lower support 1, transparent or not, on which are arranged conductive columns 3 (cathode conductors) supporting metallic microtips 6.
  • the columns cross perforated conductive lines 4 (grids). All microtips positioned at the intersection of a line and a column have their apex substantially opposite a perforation of the line.
  • the rows and the columns are separated by an insulating layer 5, made of silica for example, provided with openings allowing the passage of the microtips.
  • a layer of fluorescent material 7 is opposite the grids; this layer is deposited on a transparent conductive layer 8 (anode), itself resting on an upper support 2, transparent.
  • the fluorescent material is zinc sulfide, for example.
  • the supports are, for example, glass.
  • Each intersection of a grid and a cathode conductor corresponds to a pixel.
  • the microtips - there may be up to several thousand - placed at the intersection of the grid and the cathode conductor emit electrons which will excite the fluorescent material when a potential greater than or equal to the potential applied to the grid is applied to the anode.
  • FIG. 2 shows a typical evolution of the current I corresponding to the flow of electrons passing through the anode as a function of the variations in the potential difference between the cathode conductor and the grid Vgc.
  • the parasitic brightness obtained for potential differences Vgc ⁇ 40 volts is a function of the number of lines of the screen. For screens of the video screen type, this parasitic brightness is negligible.
  • the value of the current emitted for a given voltage Vgc depends for an isolated microtip: - geometry, i.e. grid-tip distance, - the tip metal, the electron extraction energy depending on this metal, - the tip profile and its surface condition.
  • the display is matrix; the lines are formed by the grids, the columns are formed by the cathode conductors.
  • the lines are brought sequentially to a potential Vg> 0 during a selection time T and the columns are brought to a potential corresponding to the information to be displayed.
  • Table 1 below gives an example of potentials applied to the rows and columns and the states of the pixels corresponding to the intersection of these rows and these columns, the anode being brought to a potential greater than or equal to Vg.
  • the values given in this example correspond to the characteristics of the screen mentioned above.
  • Vg 40 V (selected line)
  • the emission of electrons by the microtips depends essentially on the difference between the potentials applied to the grids and the cathode conductors.
  • the potential applied to the anode is fixed once and for all.
  • the gate potential Vg is zero while the cathode potential Vc for the column considered can be: either equal to 0V, or equal to -40V.
  • the potential difference Vgc Vg-Vc is then less than or equal to 40V, therefore less than or equal to the emission threshold Vmin ( Figure 2).
  • the gate potential Vg is equal to 40V.
  • the emission of electrons by the microtips takes place essentially during the time when, for a given cathode-gate-conductor pair, the potential difference Vgc is of the order of Vop.
  • FIG. 3 represents an example of the fluctuations in the current response passing through the anode - corresponding to the emission of electrons by the microtips - as a function of the difference in potentials Vgc.
  • Two curves are shown for two pixels A and B distinct from the screen and not having the same characteristics.
  • Vop 80V, the pixel A is very bright and the pixel B not very bright.
  • the brightness of all the lit pixels of the screen is identical despite the structural inhomogeneities of the screen. To do this, the total quantity of charges emitted by the microtips corresponding to lit pixels is equalized.
  • the subject of the invention is a method of addressing a micropoint fluorescent matrix screen for displaying a video image using pixels capable of assuming either the "on” state, either the “off” state, and standardization to a value adjustable at will, of the brightness of the pixels in the "on” state of this screen, said screen comprising a vacuum cell comprising a lower support on which are arranged along the two directions of the matrix of conductive columns (cathode conductors) supporting metallic microtips and, above the columns, perforated conductive lines (grids), each crossing of a line i and of a column j corresponding to a pixel , each microtip having its apex substantially opposite a perforation of the line, lines and columns being separated by an insulating layer provided with openings allowing the passage of the microtips, a layer of fluorescent material being opposite the grids, this layer being arranged on a transparent conductive layer (anode) itself resting on a transparent upper support, the display of a frame of the image being
  • the subject of the invention is also a device for implementing the method, comprising a control stage for each conductor, characterized in that each control stage comprises: - a "three-state" type circuit comprising: a first input E1 brought to a potential V1 by an external power supply; a second input E2 brought to a potential V2 by an external power supply; an output S delivering the potential Vc, Vc repeatedly taking a value depending on the state of the circuit during the selection time T of a line, for a first fixed duration t1 starting with the selection time T of each line, the circuit is in a state 1, Vc is brought to the potential V1 such that the difference Vg-V1 is sufficient to "light up" the pixel, for a second duration t2 depending on each pixel, the circuit is in a state 2 of high impedance, Vc varies spontaneously almost linearly from V1 to a potential Vd determined so as to obtain the brightness chosen for the "lit” pixels, for a third duration t3 corresponding to T- (t
  • the circuit of the "three states" type includes: two transistors T1 and T2 of the field effect transistor type, connected together by their drain, the output S of the "three state” type circuit being connected to the drain-drain connection of the transistors T1 and T2, the source of transistor T1 being connected to input E1, the source of transistor T2 being connected to input E2, a translation stage connected to the inputs E1, E2, Em1, Em2, to the gates of the transistors T1 and T2, and to two power supplies delivering potentials A1 and A2 respectively, said stage ensuring the translation of the potentials A1 and A2 to the potentials V2 and V2-Vs2 on the one hand and potentials A1 and A2 to the potentials V1 and V1 + Vs1 on the other hand, Vs1 and Vs2 being the threshold voltages of the transistors T1 and T2.
  • the comparator circuit comprises a resistive circuit connected to the input E9 and connected to the drain of a transistor T3 of the field effect transistor type; said transistor T3 is connected by its gate to input E8, and by its source to input E10.
  • the drain-resistive circuit connection is connected to the input of a translation stage, the output of which is connected to the output Sc.
  • This translation stage is also connected to two power supplies respectively delivering potentials A1, A2, this stage of translation ensures the translation of potentials V3 and V4 to potentials A2 and A1.
  • the shaping circuit comprises a circuit carrying out an "offset” function, and a circuit carrying out a “locking” function respectively delivering signals on the outputs Sm1 and Sm2.
  • This control stage comprises a circuit 10 of the "three-state" type, a shaping circuit 16 and a comparator circuit 24.
  • the various power supplies 12, 14, 18, 20, 22, 26, 28 are also shown. potentials used by circuits 10, 16, 24. These supplies are common to control stages of all columns.
  • the circuit 10 of the "three-state" type is, as can be seen in FIG. 5, composed for example of two field effect transistors T1 and T2 and a translation stage 30.
  • the transistors T1 and T2 are connected to each other by their drain. Their connection is connected to an output S of circuit 10 of the "three-state" type.
  • the output S delivers the control potential Vc of the cathode conductor assigned to the control stage.
  • the source of transistor T1 is connected to an input E1 of circuit 10.
  • the source of transistor T2 is connected to an input E2 of circuit 10.
  • the gates of transistors T1 and T2 are connected to translation stage 30; the translation stage 30 is connected to the inputs E1 and E2, and to the inputs Em1, Em2 of the circuit 10 of the "three states" type.
  • the translation stage 30 translates the potentials A1 and A2 delivered by the power supplies 18, 20 to the potentials V2 and V2-Vs2 on the one hand and to the potentials V1 and V1 + Vs1.
  • A1 can be equal to 0V and A2 to 5V for example.
  • Vs1 and Vs2 are threshold potentials of the transistors T1 and T2.
  • Vc takes on different values depending on the state of the circuit 10: - state 1: Vc varies from V2 to V1 (variation corresponding to the charge of the elementary capacitor formed by the insulating layer 5 between grid 4 and cathode conductor via the resistance of a cathode conductor 3), - state 2: Vc varies from V1 to Vd, circuit 10 is in a high impedance state, the cathode conductor which is connected to it is isolated, the elementary capacitor discharges on its internal impedance in an almost linear manner because the time constant of discharge is then very large; when Vc reaches the value Vd, circuit 10 goes into state 3, - state 3: Vc is brought (by discharge of the elementary capacitor on the resistance of the cathode conductor) from Vd to V2 and is maintained at this value until the return of circuit 10 to state 1.
  • V1 and V2 applied respectively to the inputs E1 and E2 are delivered by the power supplies 12 and 14 respectively.
  • the value of V1 can be - 40 V for example and the value of V2 can be 0V for example.
  • the passages from state 3 to state 1 and from state 1 to state 2 are controlled by means of the inputs Em1 and Em2 by the circuit 16 for shaping from a signal S1 delivered. on the input E6 of the circuit 16 by the power supply 22 common to all the control stages.
  • the signal S1 is a voltage slot of duration t1, periodic of period T (time for selecting a grid).
  • the rising edge of S1 corresponds to the transition from state 3 to state 1, the falling edge corresponds to the transition from state 1 to state 2.
  • the signal S1 is conventionally obtained from a circuit performing a line synchronization clock function and from a monostable type circuit.
  • the transition to state 3 is also controlled via the inputs Em1, Em2 by the shaping circuit 16 from a suitable signal delivered on its input E7 by the output Sc of the comparator circuit 24.
  • the output S therefore periodically delivers, at the period T, time for selecting a grid, the potential Vc which allows the "ignition” of the pixel corresponding to the crossing of the selected grid and of the cathode conductor attached to the control stage considered.
  • the "ignition” is validated by a switch 15 (Switch in English terminology) connected to the output S by an input Es.
  • the switch 15 delivers the potential Vc on an output Ss connected to the cathode conductor attached to this pixel, otherwise the switch 15 delivers the potential V2 for example on its output Ss and the pixel is "switched off” .
  • Such a switch is usually found in devices of this type.
  • the shaping circuit 16 includes circuits 17, 19 performing "shift” and "enable” functions. An output Sm1, Sm2 is assigned to each function. The output Sm1 is connected to the input Em1, of the circuit 10 of the "three-state” type and the output Sm2 is connected to the input Em2 of this circuit 10.
  • the shaping circuit 16 is supplied by potentials A1 and A2 delivered by the power supplies 18 and 20 connected respectively to the inputs E4 and E5.
  • the potential A1 is a zero potential for example, and the potential A2 is a potential of 5V for example.
  • Table 3 below is the logic table for circuit 10 "three states '' associated with the shaping circuit; this table 3 gives the signal delivered at output S of circuit 10 from the signals applied to the inputs Em1 and Em2. TABLE 3 Em1 Em2 S 0V 0V V2 5V 0V V1 0V 5V high state 5V 5V impedance
  • the shaping circuit controls the transistor T1 of the "three-state” circuit which has the same structure as the circuit shown in FIG. 5, by applying the signal S1 to the input Em1 and it controls the transistor T2 of the "three-state” circuit by applying to the input Em2 a signal resulting from a logical combination of the signal S1 and the signal delivered by the comparison circuit.
  • Tables 4 and 5 below are the logical tables respectively of the shaping circuit and of the associated "three states" circuit, corresponding to this variant.
  • Table 4 gives the potentials delivered on the outputs Sm1 and Sm2 of the shaping circuit from the potentials delivered on the inputs E6 and E7 of this circuit.
  • Table 5 gives the potentials delivered on the output S of the "three states" circuit from the potentials delivered by the shaping circuit, on the inputs Em1, Em2. TABLE 4 E6 E7 Sm1 Sm2 0V 0V 0V 5V 0V 5V 0V 0V 5V 0V 5V 0V 5V 5V 5V 0V Em1 Em2 S 0V 0V high impedance 5V 0V V1 0V 5V V2 5V 5V V1
  • FIG. 6 an exemplary embodiment of a comparator circuit 24 is seen.
  • This circuit 24 consists of a circuit 40 resistive, of a transistor T3, with field effect for example, and of a translation stage 42.
  • the circuit will deliver potentials A1 or A2 on its output Sc.
  • the output potentials applied to Sc as a function of the value of the potential applied to the input E8 are summarized in table 6 below: TABLE 6 Potential Vc applied to input E8 Potential applied to the Sc output Vc> Vd 0V Vc ⁇ Vd 5V
  • the source of transistor T3 is connected to an input E10 of the comparator circuit 24.
  • Vs3 is the threshold potential of the transistor T3.
  • the power supply 28 makes it possible to vary the value of the potential V4 thanks to an external adjustment 29.
  • the potential Vs3 being fixed, the variations of V4 correspond to variations of Vd. By playing on the value of Vd, the brightness can be obtained of the desired screen.
  • the resistive circuit 40 is connected on the one hand to the drain of the transistor T3 and on the other hand to an input E9 of the comparator circuit 24.
  • the input E9 is brought to a potential V3 via a power supply 26.
  • the value of the potential V3 is greater than Vd.
  • FIG. 7 An example of timing diagrams of the potentials applied to the inputs E6 (signal S1: timing diagram 50) and E7 (connected to the output Sc of the comparator circuit 24: timing diagram 52) of the shaping circuit, to the outputs Sm1 and Sm2 corresponding to the "shift" and “enable” functions of the shaping circuit (timing diagrams 54 and 56 respectively) and at output S (signal Vc: timing diagram 58) of the circuit of the "three states" type.
  • the timing diagrams shown in Figure 7 correspond to Tables 2 and 3.
  • the selection time T is divided into three durations.
  • the duration t1 which begins with the line selection time T, is fixed. This duration t1 is determined by the signal S1. It is chosen as short as possible but long enough to allow charging of the column capacitance (which corresponds to the capacitance created by a cathode conductor, the grid opposite and the insulator inserted) of the pixel considered. This charge is carried out via the column resistance (which corresponds to the resistance of a cathode conductor).
  • Vc varies from potential V2 to potential V1.
  • the comparator circuit 24 detects a first passage of Vc by the value Vd.
  • the potential delivered on the output Sc of the comparator circuit 24 then passes from the value A1 to the value A2, from 0 to 5V for example (rising edge).
  • the rising edge of the signal delivered on the output Sm1 of circuit 17 "shift” is triggered by the rising edge of the signal S1.
  • the falling edge of the signal delivered on the output Sm1 takes place for the duration t2.
  • the rising edge of the signal delivered on the output Sm2 of the 19 “enable” circuit is triggered by the falling edge of the signal S1.
  • the duration t2 begins at the end of t1.
  • the cathode conductor is isolated: its control stage is in a high impedance state.
  • the second detection of this potential by the comparator circuit 24 ends the duration t2 (falling edge of the signal delivered on the output Sc).
  • the falling edge of the signal delivered on the output Sm2 of circuit 19 "enable” is triggered by the falling edge of the signal delivered on the output Sc of comparator 24.
  • the duration t3 begins when t2 ends and ends with the time for selecting the line T.
  • the potential Vc varies from Vd to the value V2 according to the discharge curve of the column capacitance on the column resistance, then is maintained at this value throughout the end of duration t3.
  • the emission begins during the duration t1. However, the latter is chosen to be short enough so that the resulting emission is negligible.
  • the emission of electrons by the microtips therefore takes place mainly during t2.
  • the corresponding cathode conductor is at potential V2 during the time of selection of the corresponding line.
  • the quantity of charges emitted, during the selection time T of a line, by an associated lit pixel, is therefore controlled in accordance with the invention by the choice of the voltage Vd.
  • This control carried out for a duration t2 which may vary from one cathode conductor to another, overcomes the fluctuations of currents observed on the anode at the various pixels of the screen ( Figure 3). It is thus easy to obtain on the one hand a uniform brightness of the screen and on the other hand, to regulate the intensity of this brightness.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

Procédé de réglage de la brillance d'un écran fluorescent à micropointes et dispositif pour la mise en oeuvre de ce procédé. Ce type d'écran est matriciel et adressé par un balayage de lignes, un pixel est formé à chaque croisement ligne-colonne. Pour un pixel "allumé", pendant un temps de sélection T de la ligne correspondante, une quantité de charges est émise par les micropointes associées. Le réglage de la brillance s'effectue pendant le temps de sélection de chaque ligne, par le contrôle de la quantité de charges émises par les micropointes de chaque pixel à allumer, cette quantité de charges étant identique pour chaque pixel.
Application à l'affichage.

Description

  • La présente invention a pour objet un procédé d'adressage d'un écran fluorescent à micropointes et un dispositif pour la mise en oeuvre de ce procédé.
  • L'invention s'applique notamment à la réalisation d'afficheurs permettant la visualisation d'images fixes ou animées.
  • Les écrans fluorescents à micropointes sont connus et notamment décrits dans le rapport du congrès international "Japan Display 86", page 512. On en rappelle ici les principales caractéristiques connues.
  • Un tel écran, représenté schématiquement en perspective sur la figure 1, comporte une cellule sous vide comprenant un support inférieur 1, transparent ou non, sur lequel sont disposées des colonnes conductrices 3 (conducteurs cathodiques) supportant des micropointes métalliques 6. Les colonnes croisent des lignes conductrices perforées 4 (grilles). Toutes les micropointes positionnées à un croisement d'une ligne et d'une colonne ont leur sommet sensiblement en face d'une perforation de la ligne. Les lignes et les colonnes sont séparées par une couche isolante 5, en silice par exemple, pourvue d'ouvertures permettant le passage des micropointes. Une couche de matériau fluorescent 7 est en regard des grilles ; cette couche est déposée sur une couche conductrice transparente 8 (anode), elle-­même reposant sur un support supérieur 2, transparent.
  • Le matériau fluorescent est du sulfure de zinc, par exemple. Les supports sont, par exemple, en verre. Chaque intersection d'une grille et d'un conducteur cathodique correspond à un pixel. Pour des potentiels convenables appliqués à une grille et à un conducteur cathodique, les micropointes - il peut y en avoir jusqu'à plusieurs milliers - placées à l'intersection de la grille et du conducteur cathodique émettent des électrons qui vont exciter le matériau fluorescent lorsque sur l'anode est appliqué un potentiel supérieur ou égal au potentiel appliqué à la grille.
  • On a représenté, figure 2, une évolution typique du courant I correspondant au flux d'électrons traversant l'anode en fonction des variations de la différence de potentiel entre conducteur cathodique et grille Vgc. Cet exemple est donné pour une densité de micropointes de 10⁴mm⁻² et pour des perforations de la grille de 1,4 micron de diamètre. Pour une différence de potentiel inférieure à Vgc=Vmin=40V par exemple, l'émission est pratiquement nulle et la brillance de l'écran est négligeable. Au-delà de cette valeur limite Vmin, l'émission croît de manière non linéaire pour atteindre, à Vgc=Vop=80V par exemple, 1mA/mm², ce qui est suffisant pour obtenir une forte brillance sur l'écran.
  • La brillance parasite obtenue pour des différences de potentiels Vgc≦40 volts est fonction du nombre de lignes de l'écran. Pour des écrans de type écran vidéo, cette brillance parasite est négligeable.
  • La valeur du courant émis pour une tension Vgc donnée dépend pour une micropointe isolée :
    - de la géométrie, c'est-à-dire de la distance grille-pointe,
    - du métal de la pointe, l'énergie d'extraction des électrons dépendant de ce métal,
    - du profil de la pointe et de son état de surface.
  • Les écrans actuels présentent plusieurs milliers de micropointes par pixel. Cela permet de moyenner les écarts d'émission pointe à pointe. Toutefois de fortes inhomogénéités dans les valeurs de ces paramètres occasionnent des fluctuations de brillance sur l'écran.
  • Pour un tel écran, l'affichage est matriciel ; les lignes sont formées par les grilles, les colonnes le sont par les conducteurs cathodiques. Les lignes sont portées séquentiellement à un potentiel Vg>0 pendant un temps de sélection T et les colonnes sont portées à un potentiel correspondant à l'information à afficher. Le tableau 1 ci-dessous donne un exemple de potentiels appliqués aux lignes et aux colonnes et les états des pixels correspondant à l'intersection de ces lignes et de ces colonnes, l'anode étant portée à un potentiel supérieur ou égal à Vg. Les valeurs données dans cet exemple, correspondent aux caractéristiques de l'écran mentionnées ci-dessus. TABLEAU 1
    Lignes Colonnes Pixels
    Vg = 40 V (ligne sélectée) Vc = 0 V (Vg - Vc = 40 V) éteint
    Vc = - 40 V (Vg - Vc = 80 V) allumé
    Vg = 0 V (ligne non sélectée) Vc = 0 V (Vg - Vc = 0) éteint
    Vc = - 40 V (Vg - Vc = 40 V) éteint
  • On explicite comme suit cet exemple.
  • L'émission d'électrons par les micropointes dépend essentiellement de la différence entre les potentiels appliqués sur les grilles et les conducteurs cathodiques. Le potentiel appliqué sur l'anode est fixé une fois pour toutes.
  • Pour une ligne non sélectée, le potentiel de grille Vg est nul alors que le potentiel de cathode Vc pour la colonne considérée peut être : soit égal à 0V, soit égal à -40V. La différence de potentiels Vgc=Vg-Vc est alors inférieure ou égale à 40V, donc inférieure ou égale au seuil d'émission Vmin (figure 2).
  • Pour une ligne sélectée, le potentiel de grille Vg est égal à 40V. Le potentiel de cathode Vc pour la colonne considérée est : soit nul et dans ce cas Vgc=40V, Vgc=Vmin et il n'y a pratiquement pas d'émission d'électrons, soit égale à -40V et dans ce cas Vgc=80V, Vgc=Vop et il y a une forte émission d'électrons.
  • L'émission d'électrons par les micropointes a lieu essentiellement pendant le temps où, pour un couple grille-­conducteur cathodique donné, la différence de potentiel Vgc est de l'ordre de Vop.
  • Mais on a noté précédemment que de fortes inhomogénéités existaient dans la structure de l'écran. La figure 3 représente un exemple des fluctuations de la réponse en courant traversant l'anode - correspondant à l'émission des électrons par les micropointes - en fonction de la différence de potentiels Vgc. Deux courbes sont représentées pour deux pixels A et B distincts de l'écran et ne présentant pas les mêmes caractéristiques. On constate que pour la même différence de potentiels Vop=80V, le pixel A est très brillant et le pixel B peu lumineux.
  • C'est cet inconvénient majeur de ce type d'écran fluorescent à micropointes que pallie la présente invention.
  • Grâce à la présente invention, la brillance de tous les pixels allumés de l'écran est identique malgré les inhomogénéités de structure de l'écran. Pour ce faire, on égalise la quantité totale de charges émises par les micropointes correspondant à des pixels allumés.
  • De manière plus précise, l'invention a pour objet un procédé d'adressage d'un écran matriciel fluorescent à micropointes pour l'affichage d'une image vidéo à l'aide de pixels susceptibles de prendre soit l'état "allumé", soit l'état "éteint", et l'uniformisation à une valeur réglable à volonté, de la brillance des pixels à l'état "allumé" de cet écran, ledit écran comprenant une cellule sous vide comportant un support inférieur sur lequel sont disposées selon les deux directions de la matrice des colonnes conductrices (conducteurs cathodiques) supportant des micropointes métalliques et, par dessus les colonnes, des lignes conductrices perforées (grilles), chaque croisement d'une ligne i et d'une colonne j correspondant à un pixel, chaque micropointe ayant son sommet sensiblement en face d'une perforation de la ligne, lignes et colonnes étant séparées par une couche isolante pourvue d'ouvertures permettant le passage des micropointes, une couche de matériau fluorescent étant en regard des grilles, cette couche étant disposée sur une couche conductrice transparente (anode) elle-même reposant sur un support supérieur transparent, l'affichage d'une trame de l'image se faisant en adressant séquentiellement chaque ligne de conducteur grille pendant un temps de sélection T à l'intérieur duquel on adresse simultanément par un signal de données tous les pixels de la ligne en cours d'adressage pour "allumer" ceux des pixels de cette ligne qui doivent l'être, caractérisé en ce que :
    - on réalise l'adressage d'une ligne i en portant le conducteur grille correspondant à un potentiel Vg constant pendant le temps de sélection T,
    pendant le temps de sélection T de la ligne i, et dans cet ordre :
    - on porte tous les conducteurs cathodiques (colonnes) correspondant à un pixel de cette ligne i devant être allumé, à un potentiel Vc tel que la différence de potentiel Vg-Vc soit suffisante pour "allumer" les pixels en assurant une émission d'électrons significative par les micropointes ;
    - on isole les conducteurs cathodiques et on laisse chacun des condensateurs élémentaires formés par la couche isolante, par la grille et le conducteur cathodique de chaque pixel "allumé" se décharger librement sur son impédance interne, jusqu'à ce que la variation de différence de potentiel spontanée entre ses deux électrodes grille et ccnducteur cathodique atteigne pour chaque pixel un niveau correspondant à la brillance choisie pour tous les pixels "allumés" de l'écran ;
    - au moment où, pour chaque pixel "allumé", cette condition est réalisée, on agit à nouveau sur son potentiel Vc de conducteur cathodique en le portant à une valeur réalisant l'extinction du pixel.
  • L'invention a aussi pour objet un dispositif pour la mise en oeuvre du procédé, comprenant un étage de commande pour chaque conducteur, caractérisé en ce que chaque étage de commande comprend :
    - un circuit du type "trois états" comportant : une première entrée E1 portée à un potentiel V1 par une alimentation extérieure ; une seconde entrée E2 portée à un potentiel V2 par une alimentation extérieure ; une sortie S délivrant le potentiel Vc, Vc prenant de manière récurrente une valeur dépendant de l'état où se trouve le circuit pendant le temps de sélection T d'une ligne, pendant une première durée t1 fixe débutant avec le temps de sélection T de chaque ligne, le circuit est dans un état 1, Vc est porté au potentiel V1 tel que la différence Vg-V1 soit suffisante pour "allumer" le pixel, pendant une seconde durée t2 dépendant de chaque pixel, le circuit est dans un état 2 de haute impédance, Vc varie de façon spontanée quasi linéairement de V1 à un potentiel Vd déterminé de manière à obtenir la brillance choisie pour les pixels "allumés", pendant une troisième durée t3 correspondant à T-(t1+t2), le circuit est dans un état 3, Vc est porté et maintenu au potentiel V2 jusqu'au retour du circuit à l'état 1,
    - un circuit de mise en forme délivrant des signaux commandant des passages d'un état à un autre du circuit du type "trois états", lesdits signaux étant délivrés sur deux sorties Sm1 et Sm2 reliées respectivement à deux entrées Em1 et Em2 du circuit de type "trois états", le circuit de mise en forme ayant en outre une entrée E6 reliée à la sortie d'une alimentation commune à tous les étages de commande, délivrant un signal S1 de durée t1, périodique de période T (temps de sélection d'une grille),
    - un circuit comparateur ayant une entrée E8 reliée à la sortie S du circuit de type "trois états'', une entrée E9 reliée à une sortie d'une alimentation délivrant un potentiel V3>Vd, une entrée E10 reliée à une sortie d'une alimentation (28) délivrant un potentiel V4≦Vd, V4 étant réglable en fonction de la brillance de l'écran choisi, le circuit comparateur délivrant sur une sortie Sc un signal de commande sur une entrée E7 du circuit de mise en forme.
  • Selon un mode préféré de réalisation, le circuit du type "trois états" comprend : deux transistors T1 et T2 de type transistor à effet de champ, connectés entre eux par leur drain, la sortie S du circuit du type "trois états" étant reliée à la connexion drain-drain des transistors T1 et T2, la source du transistor T1 étant reliée à l'entrée E1, la source du transistor T2 étant reliée à l'entrée E2,
    - un étage de translation relié aux entrées E1, E2, Em1, Em2, aux grilles des transistors T1 et T2, et à deux alimentations délivrant respectivement des potentiels A1 et A2, ledit étage assurant la translation des potentiels A1 et A2 aux potentiels V2 et V2-Vs2 d'une part et des potentiels A1 et A2 aux potentiels V1 et V1+Vs1 d'autre part, Vs1 et Vs2 étant les tensions de seuil des transistors T1 et T2.
  • Selon un mode préféré de réalisation, le circuit comparateur comprend un circuit résistif relié à l'entrée E9 et connecté au drain d'un transistor T3 de type transistor à effet de champ ; ledit transistor T3 est relié par sa grille à l'entrée E8, et par sa source à l'entrée E10. La connexion drain-circuit résistif est reliée à l'entrée d'un étage de translation dont la sortie est reliée à la sortie Sc. Cet étage de translation est relié en outre à deux alimentations délivrant respectivement des potentiels A1, A2, cet étage de translation assure la translation des potentiels V3 et V4 aux potentiels A2 et A1.
  • Selon un mode préféré de réalisation, le circuit de mise en forme comprend un circuit réalisant une fonction "décalage", et un circuit réalisant une fonction ''verrouillage" délivrant respectivement des signaux sur les sorties Sm1 et Sm2.
  • Dans le reste de la description, on appellera respectivement les fonctions de décalage et de verrouillage par leur terminologie anglo-saxonne "Shift" et "enable".
  • D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnée à titre purement illustratif et nullement limitatif, en référence aux figures annexées dans lesquelles :
    • - la figure 1, déjà décrite et relative à l'art antérieur, représente schématiquement en perspective un écran fluorescent à micropointes,
    • - la figure 2, déjà décrite et relative à l'art antérieur, représente une courbe typique de la réponse en courant correspondant aux flux d'émission des micropointes en fonction des variations de la différence de potentiels entre conducteur cathodique et grille Vgc,
    • - la figure 3, déjà décrite et relative à l'art antérieur, représente un exemple de la réponse en courant correspondant aux flux d'émission d'électrons des micropointes associées à deux pixels distincts en fonction des variations de la différence de potentiels entre conducteur cathodique et grille Vgc,
    • - la figure 4 représente un schéma général d'un étage de commande d'une colonne (conducteur cathodique) conforme à l'invention,
    • - la figure 5 représente un exemple de circuit du type "trois états" utilisé dans le dispositif de commande conforme à l'invention,
    • - la figure 6 représente un exemple de circuit comparateur utilisé dans le dispositif de commande conforme à l'invention,
    • - la figure 7 représente un exemple de chronogrammes des potentiels appliqués aux entrées E6 et E7 du circuit de mise en forme, aux sorties Sm1 et Sm2 correspondant aux fonctions "shift" et "enable" du circuit de mise en forme, et en sortie S du circuit du type "trois états".
  • Sur la figure 4, on voit un étage de commande d'une colonne conductrice (conducteur cathodique non représenté) représenté de manière schématique.
  • Cet étage de commande comprend un circuit 10 du type "trois états", un circuit de mise en forme 16 et un circuit comparateur 24. On a aussi représenté les diverses alimentations 12, 14, 18, 20, 22, 26, 28 délivrant les potentiels utilisés par les circuits 10, 16, 24. Ces alimentations sont communes aux étages de commande de toutes les colonnes.
  • Le circuit 10 de type "trois états" est, comme on le voit sur la figure 5, composé par exemple de deux transistors à effet de champ T1 et T2 et d'un étage de translation 30.
  • Les transistors T1 et T2 sont connectés entre eux par leur drain. Leur connexion est reliée à une sortie S du circuit 10 du type à "trois états". La sortie S délivre le potentiel Vc de commande du conducteur cathodique affecté à l'étage de commande.
  • La source du transistor T1 est reliée à une entrée E1 du circuit 10. La source du transistor T2 est reliée à une entrée E2 du circuit 10. Les grilles des transistors T1 et T2 sont reliées à l'étage de translation 30 ; l'étage de translation 30 est relié aux entrées E1 et E2, et aux entrées Em1, Em2 du circuit 10 du type "trois états".
  • L'étage de translation 30 assure la translation des potentiels A1 et A2 délivrés par les alimentations 18, 20 aux potentiels V2 et V2-Vs2 d'une part et aux potentiels V1 et V1+Vs1. A1 peut être égal à 0V et A2 à 5V par exemple. Vs1 et Vs2 sont des potentiels de seuil des transistors T1 et T2.
  • Le potentiel Vc prend des valeurs différentes selon l'état du circuit 10 :
    - état 1 : Vc varie de V2 à V1 (variation correspondant à la charge du condensateur élémentaire formé par la couche isolante 5 entre grille 4 et conducteur cathodique par l'intermédiaire de la résistance d'un conducteur cathodique 3),
    - état 2 : Vc varie de V1 à Vd, le circuit 10 est en état de haute impédance, le conducteur cathodique qui lui est relié est isolé, le condensateur élémentaire se décharge sur son impédance interne de manière quasi linéaire car la constante de temps de décharge est alors très grande ; quand Vc atteint la valeur Vd le circuit 10 passe dans l'état 3,
    - état 3 : Vc est porté (par décharge du condensateur élémentaire sur la résistance du conducteur cathodique) de Vd à V2 et est maintenu à cette valeur jusqu'au retour du circuit 10 à l'état 1.
  • Les potentiels V1 et V2 appliqués respectivement sur les entrées E1 et E2 sont délivrés par les alimentations 12 et 14 respectivement. La valeur de V1 peut être - 40 V par exemple et la valeur de V2 peut être 0V par exemple.
  • Les passages de l'état 3 à l'état 1 et de l'état 1 à l'état 2 sont commandés par l'intermédiaire des entrées Em1 et Em2 par le circuit 16 de mise en forme à partir d'un signal S1 délivré sur l'entrée E6 du circuit 16 par l'alimentation 22 commune à tous les étages de commande. Le signal S1 est un créneau de tension de durée t1, périodique de période T (temps de sélection d'une grille). Le front montant de S1 correspond au passage de l'état 3 à l'état 1, le front descendant correspond au passage de l'état 1 à l'état 2.
  • Le signal S1 est obtenu de façon classique à partir d'un circuit réalisant une fonction horloge de synchronisation ligne et d'un circuit de type monostable.
  • Le passage à l'état 3 est commandé également par l'intermédiaire des entrées Em1, Em2 par le circuit 16 de mise en forme à partir d'un signal approprié délivré sur son entrée E7 par la sortie Sc du circuit 24 comparateur.
  • La sortie S délivre donc périodiquement à la période T temps de sélection d'une grille, le potentiel Vc qui permet l'"allumage" du pixel correspondant au croisement de la grille sélectée et du conducteur cathodique rattaché à l'étage de commande considéré. L'"allumage" est validé par un commutateur 15 (Switch en terminologie anglo-saxonne) relié à la sortie S par une entrée Es.
  • Si le pixel considéré doit être allumé, alors le commutateur 15 délivre le potentiel Vc sur une sortie Ss reliée au conducteur cathodique rattaché à ce pixel, sinon le commutateur 15 délivre le potentiel V2 par exemple sur sa sortie Ss et le pixel est "éteint". Un tel commutateur se trouve de manière usuelle dans les dispositifs de ce type.
  • Le circuit 16 de mise en forme comporte des circuits 17, 19 réalisant des fonctions "shift" et "enable". Une sortie Sm1, Sm2 est attribuée à chaque fonction. La sortie Sm1 est reliée à l'entrée Em1, du circuit 10 du type à "trois états" et la sortie Sm2 est reliée à l'entrée Em2 de ce circuit 10. Le circuit 16 de mise en forme est alimenté par des potentiels A1 et A2 délivrés par les alimentations 18 et 20 reliées respectivement aux entrées E4 et E5. Le potentiel A1 est un potentiel nul par exemple, et le potentiel A2 est un potentiel de 5V par exemple.
  • Le tableau 2 ci-dessous est la table logique du circuit de mise en forme réalisant les fonctions "shift" et "enable" en sortie Sm1 et Sm2, à partir des potentiels délivrés sur les entrées E6 et E7. TABLEAU 2
    E6 E7 Sm1:fonction "shift" Sm2:fonction "enable"
    0V 0V 0V 0V
    5V 0V 5V 0V
    0V 5V 0V 5V
    5V 5V 5V 0V
  • Les valeurs 0V et 5V des différents potentiels ne sont données qu'à titre indicatif.
  • Le tableau 3 ci-dessous est la table logique du circuit 10 "trois états'' associé au circuit de mise en forme ; ce tableau 3 donne le signal délivré en sortie S du circuit 10 à partir des signaux appliqués aux entrées Em1 et Em2. TABLEAU 3
    Em1 Em2 S
    0V 0V V2
    5V 0V V1
    0V 5V état de haute
    5V 5V impédance
  • Dans un autre mode de réalisation, le circuit de mise en forme commande le transistor T1 du circuit "trois états" qui a la même structure que le circuit représenté figure 5, en appliquant le signal S1 sur l'entrée Em1 et il commande le transistor T2 du circuit "trois états" en appliquant sur l'entrée Em2 un signal issu d'une combinaison logique du signal S1 et du signal délivré par le circuit de comparaison.
  • Les tableaux 4 et 5 ci-dessous sont les tables logiques respectivement du circuit de mise en forme et du circuit "trois états" associés, correspondant à cette variante.
  • Le tableau 4 donne les potentiels délivrés sur les sorties Sm1 et Sm2 du circuit de mise en forme à partir des potentiels délivrés sur les entrées E6 et E7 de ce circuit.
  • Le tableau 5 donne les potentiels délivrés sur la sortie S du circuit "trois états" à partir des potentiels délivrés par le circuit de mise en forme, sur les entrées Em1, Em2. TABLEAU 4
    E6 E7 Sm1 Sm2
    0V 0V 0V 5V
    0V 5V 0V 0V
    5V 0V 5V 0V
    5V 5V 5V 0V
    TABLEAU 5
    Em1 Em2 S
    0V 0V haute impédance
    5V 0V V1
    0V 5V V2
    5V 5V V1
  • Sur la figure 6, on voit un exemple de réalisation d'un circuit 24 comparateur. Ce circuit 24 est constitué d'un circuit 40 résistif, d'un transistor T3, à effet de champ par exemple, et d'un étage de translation 42.
  • Suivant la valeur du potentiel Vc appliqué à l'entrée E8 reliée à la grille du transistor T3, le circuit délivrera des potentiels A1 ou A2 sur sa sortie Sc.
  • Les potentiels de sortie appliqués à Sc en fonction de la valeur du potentiel appliqué à l'entrée E8 sont résumés sur le tableau 6 suivant : TABLEAU 6
    Potentiel Vc appliqué sur l'entrée E8 Potentiel appliqué sur la sortie Sc
    Vc > Vd 0V
    Vc < Vd 5V
    La source du transistor T3 est reliée à une entrée E10 du circuit 24 comparateur. L'entrée E10 est portée à un potentiel V4=Vd-Vs3 par l'intermédiaire d'une alimentation 28. Vs3 est le potentiel de seuil du transistor T3. L'alimentation 28 permet de faire varier la valeur du potentiel V4 grâce à un réglage externe 29. Le potentiel Vs3 étant fixe, les variations de V4 correspondent à des variations de Vd. En jouant sur la valeur de Vd, on peut obtenir la brillance de l'écran désirée. Le circuit 40 résistif est relié d'une part au drain du transistor T3 et d'autre part à une entrée E9 du circuit 24 comparateur. L'entrée E9 est portée à un potentiel V3 par l'intermédiaire d'une alimentation 26.
  • La valeur du potentiel V3 est supérieure à Vd.
  • Si le potentiel appliqué à l'entrée E8 est supérieur à (Vd - Vs3) + Vs3 alors le transistor T3 est passant et l'entrée de l'étage de translation 42 est portée au potentiel V4=Vd-Vs3.
  • Si le potentiel appliqué à l'entrée E8 est inférieur à (Vd - Vs3) + Vs3 alors le transistor T3 est bloqué et l'entrée de l'étage de translation 42 est portée au potentiel V3.
  • L'étage de translation 42 a pour fonction de délivrer sur la sortie Sc un potentiel égal à A1=0V, par exemple, si son entrée est portée au potentiel V4=Vd-Vs3 et un potentiel égal à A2=5V, par exemple, si son entrée est portée au potentiel V3.
  • On voit sur la figure 7 un exemple de chronogrammes des potentiels appliqués aux entrées E6 (signal S1 : chronogramme 50) et E7 (reliée à la sortie Sc du circuit 24 comparateur : chronogramme 52) du circuit de mise en forme, aux sorties Sm1 et Sm2 correspondant aux fonctions "shift" et "enable" du circuit de mise en forme (chronogrammes 54 et 56 respectivement) et en sortie S (signal Vc : chronogramme 58) du circuit du type "trois états". Les chronogrammes présentés sur la figure 7 correspondent aux tableaux 2 et 3.
  • Ces chronogrammes correspondent à un pixel allumé. Le temps de sélection T est divisé en trois durées.
  • La durée t1, qui débute avec le temps de sélection de ligne T, est fixe. Cette durée t1 est déterminée par le signal S1. Elle est choisie la plus courte possible mais suffisamment longue pour permettre la charge de la capacité colonne (qui correspond à la capacité créée par un conducteur cathodique, la grille en regard et l'isolant intercalé) du pixel considéré. Cette charge s'effectue par l'intermédiaire de la résistance colonne (qui correspond à la résistance d'un conducteur cathodique).
  • Pour les écrans considérés du type écran vidéo t1 = 1 µs convient.
  • Pendant la durée t1, Vc varie du potentiel V2 au potentiel V1. Le circuit comparateur 24 détecte un premier passage de Vc par la valeur Vd. Le potentiel délivré sur la sortie Sc du circuit comparateur 24 passe alors de la valeur A1 à la valeur A2, de 0 à 5V par exemple (front de montée).
  • Le front de montée du signal délivré sur la sortie Sm1 du circuit 17 "shift" est déclenché par le front de montée du signal S1. Le front de descente du signal délivré sur la sortie Sm1 a lieu pendant la durée t2. Le front de montée du signal délivré sur la sortie Sm2 du circuit 19 "enable'' est déclenché par le front de descente du signal S1.
  • La durée t2 débute à la fin de t1. Le conducteur cathodique est isolé : son étage de commande est en état de haute impédance. Les micropointes émettent des électrons, le potentiel du conducteur cathodique considéré croît de manière quasi linéaire à partir de V1 pour atteindre Vc=Vd. La deuxième détection de ce potentiel par le circuit 24 comparateur met fin à la durée t2 (front de descente du signal délivré sur la sortie Sc).
  • Le front de descente du signal délivré sur la sortie Sm2 du circuit 19 "enable" est déclenché par le front de descente du signal délivré sur la sortie Sc du comparateur 24.
  • La durée t3 débute lorsque t2 s'achève et se termine avec le temps de sélection de la ligne T. Le potentiel Vc varie de Vd à la valeur V2 suivant la courbe de décharge de la capacité colonne sur la résistance colonne, puis est maintenu à cette valeur pendant toute la fin de la durée t3.
  • On remarque sur la figure 7, que l'émission débute pendant la durée t1. Mais cette dernière est choisie suffisamment courte pour que l'émission résultante soit négligeable.
  • L'émission d'électrons par les micropointes a donc lieu principalement durant t2. La tension Vc du conducteur cathodique passe de V1 à Vd, ce qui correspond à l'émission d'une quantité de charges : q = C x (V1 - Vd).
  • C est la valeur de la capacité colonne définie plus haut, elle est pratiquement identique pour chaque colonne.
  • Pour avoir un pixel éteint, le conducteur cathodique correspondant est au potentiel V2 pendant le temps de sélection de la ligne correspondante.
  • La quantité de charges émises, pendant le temps de sélection T d'une ligne, par un pixel allumé associé, est donc contrôlée conformément à l'invention par le choix de la tension Vd. Ce contrôle, effectué pendant une durée t2 qui peut varier d'un conducteur cathodique à l'autre, permet de s'affranchir des fluctuations de courants observées sur l'anode aux différents pixels de l'écran (figure 3). Il est ainsi aisé d'obtenir d'une part une brillance uniforme de l'écran et d'autre part, de régler l'intensité de cette brillance.

Claims (5)

1. Procédé d'adressage d'un écran matriciel fluorescent à micropointes pour l'affichage d'une image vidéo à l'aide de pixels susceptibles de prendre soit l'état "allumé", soit l'état ''éteint", et l'uniformisation à une valeur réglable à volonté, de la brillance des pixels à l'état "allumé" de cet écran, ledit écran comprenant une cellule sous vide comportant un support inférieur (1) sur lequel sont disposées selon les deux directions de la matrice des colonnes conductrices (3) (conducteurs cathodiques) supportant des micropointes métalliques (6) et, par dessus les colonnes, des lignes conductrices perforées (4) (grilles), chaque croisement d'une ligne i et d'une colonne j correspondant à un pixel, chaque micropointe (6) ayant son sommet sensiblement en face d'une perforation de la ligne, lignes et colonnes étant séparées par une couche isolante (5) pourvue d'ouvertures permettant le passage des micropointes, une couche de matériau fluorescent (7) étant en regard des grilles (4), cette couche étant disposée sur une couche (8) conductrice transparente (anode) elle-même reposant sur un support supérieur transparent (2), l'affichage d'une trame de l'image se faisant en adressant séquentiellement chaque ligne de conducteur grille pendant un temps de sélection T à l'intérieur duquel on adresse simultanément par un signal de données tous les pixels de la ligne en cours d'adressage pour "allumer" ceux des pixels de cette ligne qui doivent l'être, caractérisé en ce que :
- on réalise l'adressage d'une ligne i en portant le conducteur grille correspondant à un potentiel Vg constant pendant le temps de sélection T,
pendant le temps de sélection T de la ligne i, et dans cet ordre :
- on porte tous les conducteurs cathodiques (colonnes) correspondant à un pixel de cette ligne i devant être allumé, à un potentiel Vc tel que la différence de potentiel Vg-Vc soit suffisante pour "allumer" les pixels en assurant une émission d'électrons significative par les micropointes ;
- on isole les conducteurs cathodiques et on laisse chacun des condensateurs élémentaires formés par la couche isolante (5), par la grille et le conducteur cathodique de chaque pixel "allumé'' se décharger librement sur son impédance interne, jusqu'à ce que la variation de différence de potentiel spontanée entre ses deux électrodes grille et conducteur catho­dique atteigne pour chaque pixel un niveau correspondant à la brillance choisie pour tous les pixels "allumés" de l'écran ;
- au moment où, pour chaque pixel "allumé'', cette condition est réalisée, on agit à nouveau sur son potentiel Vc de conducteur cathodique en le portant à une valeur réalisant l'extinction du pixel.
2. Dispositif pour la mise en oeuvre du procédé selon la revendication 1, comprenant un étage de commande pour chaque conducteur (3), caractérisé en ce que chaque étage de commande comprend :
- un circuit (10) du type "trois états" comportant : une première entrée E1 portée à un potentiel V1 par une alimentation (12) extérieure ; une seconde entrée E2 portée à un potentiel V2 par une alimentation (14) extérieure ; une sortie S délivrant le potentiel Vc, Vc prenant de manière récurrente une valeur dépendant de l'état où se trouve le circuit (10) pendant le temps de sélection T d'une ligne, pendant une première durée t1 fixe débutant avec le temps de sélection T de chaque ligne, le circuit (10) est dans un état 1, Vc est porté au potentiel V1 tel que la différence Vg-V1 soit suffisante pour "allumer" le pixel, pendant une seconde durée t2 dépendant de chaque pixel, le circuit (10) est dans un état 2 de haute impédance, Vc varie de façon spontanée quasi linéairement de V1 à un potentiel Vd déterminé de manière à obtenir la brillance choisie pour les pixels "allumés", pendant une troisième durée t3 correspondant à T-(t1+t2), le circuit (10) est dans un état 3, Vc est porté et maintenu au potentiel V2 jusqu'au retour du circuit (10) à l'état 1,
- un circuit (16) de mise en forme délivrant des signaux commandant des passages d'un état à un autre du circuit (10) du type "trois états", lesdits signaux étant délivrés sur deux sorties Sm1 et Sm2 reliées respectivement à deux entrées Em1 et Em2 du circuit (10) de type "trois états", le circuit (16) de mise en forme ayant en outre une entrée E6 reliée à la sortie d'une alimentation (22) commune à tous les étages de commande, délivrant un signal S1 de durée t1, périodique de période T (temps de sélection d'une grille),
- un circuit (24) comparateur ayant une entrée E8 reliée à la sortie S du circuit (10) de type "trois états", une entrée E9 reliée à une sortie d'une alimentation (26) délivrant un potentiel V3>Vd, une entrée E10 reliée à une sortie d'une alimentation (28) délivrant un potentiel V4≦Vd, V4 étant réglable en fonction de la brillance de l'écran choisi, le circuit (24) comparateur délivrant sur une sortie Sc un signal de commande sur une entrée E7 du circuit (16) de mise en forme.
3. Dispositif selon la revendication 2, caractérisé en ce que le circuit (10) du type à "trois états" comprend :
- deux transistors T1 et T2 de type transistor à effet de champ, connectés entre eux par leur drain, la sortie S du circuit (10) du type à "trois états'' étant reliée à la connexion drain-drain des transistors T1 et T2, la source du transistor T2 étant reliée à l'entrée E2, la source du transistor T1 étant reliée à l'entrée E1,
- un étage de translation (30) relié aux entrées E1, E2, Em1, Em2, aux grilles des transistors T1 et T2, et à deux alimentations (18, 20) délivrant respectivement des potentiels A1 et A2, ledit étage (30) assurant la translation des potentiels A1 et A2 aux potentiels V2 et V2-Vs2 d'une part et des potentiels A1 et A2 aux potentiels V1 et V1+Vs1 d'autre part, Vs1 et Vs2 étant les tensions de seuil des transistors T1 et T2.
4. Dispositif selon l'une quelconque des revendications 2 et 3, caractérisé en ce que le circuit (24) comparateur comprend un circuit (40) résistif relié à l'entrée E9 et connecté au drain d'un transistor T3 de type transistor à effet de champ, ledit transistor T3 étant relié par sa grille à l'entrée E8 et par sa source à l'entrée E10, la connexion drain-­circuit (40) résistif est reliée à l'entrée d'un étage de translation (42) dont la sortie est reliée à la sortie Sc, cet étage de translation (42) est relié en outre à deux alimentations (18, 20) délivrant respectivement des potentiels A1, A2, cet étage de translation (42) assure la translation des potentiels V3 et V4 aux potentiels A2 et A1.
5. Dispositif selon l'une quelconque des revendications 2 à 4, caractérisé en ce que le circuit (16) de mise en forme comprend un circuit (17) réalisant une fonction décalage et un circuit (19) réalisant une fonction verrouillage délivrant respectivement des signaux de mise en forme sur les sorties Sm1 et Sm2.
EP89401477A 1988-06-01 1989-05-30 Procédé d'adressage d'un écran matriciel fluorescent à micropointes Expired - Lifetime EP0345148B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8807288 1988-06-01
FR8807288A FR2632436B1 (fr) 1988-06-01 1988-06-01 Procede d'adressage d'un ecran matriciel fluorescent a micropointes

Publications (2)

Publication Number Publication Date
EP0345148A1 true EP0345148A1 (fr) 1989-12-06
EP0345148B1 EP0345148B1 (fr) 1993-09-29

Family

ID=9366822

Family Applications (1)

Application Number Title Priority Date Filing Date
EP89401477A Expired - Lifetime EP0345148B1 (fr) 1988-06-01 1989-05-30 Procédé d'adressage d'un écran matriciel fluorescent à micropointes

Country Status (7)

Country Link
US (1) US5138308A (fr)
EP (1) EP0345148B1 (fr)
JP (1) JP2642193B2 (fr)
KR (1) KR970006857B1 (fr)
CA (1) CA1324685C (fr)
DE (1) DE68909495T2 (fr)
FR (1) FR2632436B1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2683365A1 (fr) * 1991-10-31 1993-05-07 Raytheon Co Dispositif d'affichage a panneau plat a emission de champ et circuit de compensation d'irregulatites utilisable dans un tel dispositif d'affichage.
EP0573754A1 (fr) * 1992-06-11 1993-12-15 Motorola, Inc. Procédé d'adressage d'un dispositif d'affichage cathodoluminescent
FR2730843A1 (fr) * 1995-02-17 1996-08-23 Pixtech Sa Dispositif d'adressage d'une electrode d'ecran plat de visualisation a micropointes
EP0813180A1 (fr) * 1996-06-10 1997-12-17 Motorola, Inc. Circuit de commande intelligent pour une matrice de LED avec circuit de compensation de la luminosité

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2067418C (fr) * 1991-07-22 1998-05-19 Sung M. Choi Organisation et controle d'un tampon a images pour la decompression d'images en temps reel
US5686791A (en) 1992-03-16 1997-11-11 Microelectronics And Computer Technology Corp. Amorphic diamond film flat field emission cathode
FR2691568B1 (fr) * 1992-05-21 1996-12-13 Commissariat Energie Atomique Procede d'affichage de differents niveaux de gris et systeme de mise en óoeuvre de ce procede.
KR0156032B1 (ko) * 1993-05-28 1998-10-15 호소야 레이지 전자방출소자 및 그 전자방출소자를 이용한 화상표시장치, 화상표시 장치의 구동장치, 화상표시장치의 화상표시 구동회로
DE4427673B4 (de) * 1993-08-05 2007-07-19 Micron Technology, Inc. (N.D.Ges.D. Staates Delaware) Feldemissionsanzeige
US6204834B1 (en) 1994-08-17 2001-03-20 Si Diamond Technology, Inc. System and method for achieving uniform screen brightness within a matrix display
US5543691A (en) * 1995-05-11 1996-08-06 Raytheon Company Field emission display with focus grid and method of operating same
US6252347B1 (en) 1996-01-16 2001-06-26 Raytheon Company Field emission display with suspended focusing conductive sheet
US6067061A (en) * 1998-01-30 2000-05-23 Candescent Technologies Corporation Display column driver with chip-to-chip settling time matching means
US6169529B1 (en) 1998-03-30 2001-01-02 Candescent Technologies Corporation Circuit and method for controlling the color balance of a field emission display
FR2811799B1 (fr) * 2000-07-13 2003-06-13 Commissariat Energie Atomique Procede et dispositif de commande d'une source d'electrons a structure matricielle, avec regulation par la charge emise
US6542136B1 (en) 2000-09-08 2003-04-01 Motorola, Inc. Means for reducing crosstalk in a field emission display and structure therefor
US6600464B1 (en) 2000-09-08 2003-07-29 Motorola, Inc. Method for reducing cross-talk in a field emission display
FR2832537B1 (fr) 2001-11-16 2003-12-19 Commissariat Energie Atomique Procede et dispositif de commande en tension d'une source d'electrons a structure matricielle, avec regulation de la charge emise
US10483077B2 (en) 2003-04-25 2019-11-19 Rapiscan Systems, Inc. X-ray sources having reduced electron scattering
GB0525593D0 (en) 2005-12-16 2006-01-25 Cxr Ltd X-ray tomography inspection systems
US8243876B2 (en) 2003-04-25 2012-08-14 Rapiscan Systems, Inc. X-ray scanners
US9046465B2 (en) 2011-02-24 2015-06-02 Rapiscan Systems, Inc. Optimization of the source firing pattern for X-ray scanning systems
JP2010090231A (ja) * 2008-10-07 2010-04-22 Canon Inc 画像表示装置
GB0901338D0 (en) 2009-01-28 2009-03-11 Cxr Ltd X-Ray tube electron sources

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2536889A1 (fr) * 1982-11-25 1984-06-01 Maschf Augsburg Nuernberg Ag Procede et dispositif pour transmettre des images sur un ecran
EP0155895A1 (fr) * 1984-03-09 1985-09-25 Jean-Paul Biberian Procédé d'opération d'écrans de visualisation plats
EP0201609A1 (fr) * 1984-11-20 1986-11-20 Matsushita Electric Industrial Co., Ltd. Canon a electrons d'un dispositif d'affichage d'images

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225807A (en) * 1977-07-13 1980-09-30 Sharp Kabushiki Kaisha Readout scheme of a matrix type thin-film EL display panel
JPS5677891A (en) * 1979-11-29 1981-06-26 Tokyo Shibaura Electric Co Displayyunit drive circuit
US4707692A (en) * 1984-11-30 1987-11-17 Hewlett-Packard Company Electroluminescent display drive system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2536889A1 (fr) * 1982-11-25 1984-06-01 Maschf Augsburg Nuernberg Ag Procede et dispositif pour transmettre des images sur un ecran
EP0155895A1 (fr) * 1984-03-09 1985-09-25 Jean-Paul Biberian Procédé d'opération d'écrans de visualisation plats
EP0201609A1 (fr) * 1984-11-20 1986-11-20 Matsushita Electric Industrial Co., Ltd. Canon a electrons d'un dispositif d'affichage d'images

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ELECTRONICS, vol. 59, no. 24, 16 juin 1986, page 18, New York, US; R.T. GALLAGHER: "Flat-panel display built that could compete with CRTs" *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2683365A1 (fr) * 1991-10-31 1993-05-07 Raytheon Co Dispositif d'affichage a panneau plat a emission de champ et circuit de compensation d'irregulatites utilisable dans un tel dispositif d'affichage.
EP0573754A1 (fr) * 1992-06-11 1993-12-15 Motorola, Inc. Procédé d'adressage d'un dispositif d'affichage cathodoluminescent
FR2730843A1 (fr) * 1995-02-17 1996-08-23 Pixtech Sa Dispositif d'adressage d'une electrode d'ecran plat de visualisation a micropointes
EP0729128A3 (fr) * 1995-02-17 1996-09-11 Pixtech Sa
EP0813180A1 (fr) * 1996-06-10 1997-12-17 Motorola, Inc. Circuit de commande intelligent pour une matrice de LED avec circuit de compensation de la luminosité

Also Published As

Publication number Publication date
EP0345148B1 (fr) 1993-09-29
DE68909495T2 (de) 1994-04-14
FR2632436B1 (fr) 1991-02-15
DE68909495D1 (de) 1993-11-04
FR2632436A1 (fr) 1989-12-08
KR900000828A (ko) 1990-01-31
KR970006857B1 (ko) 1997-04-30
CA1324685C (fr) 1993-11-23
JP2642193B2 (ja) 1997-08-20
JPH0228693A (ja) 1990-01-30
US5138308A (en) 1992-08-11

Similar Documents

Publication Publication Date Title
EP0345148B1 (fr) Procédé d&#39;adressage d&#39;un écran matriciel fluorescent à micropointes
US6380913B1 (en) Controlling pixel brightness in a field emission display using circuits for sampling and discharging
US20020140659A1 (en) Display device and driving method thereof
FR2466834A1 (fr) Procede de programmation pour une memoire non volatile a semi-conducteur modifiable electriquement
FR2593343A1 (fr) Matrice d&#39;elements photosensibles et son procede de fabrication, procede de lecture associe, et application de cette matrice a la prise de vue d&#39;images
JP2006520490A (ja) エージングに対抗するためにタイミングに有効な光フィードバックを有する発光アクティブマトリクス表示装置
EP0597772B1 (fr) Ecran d&#39;affichage matriciel du type multiplexé et son procédé de commande
WO2000002183A1 (fr) Commande d&#39;un ecran a cathodes a faible affinite electronique
EP0596242B1 (fr) Dispositif d&#39;affichage à cathodes froides à intensité modulé
FR2738386A1 (fr) Procede et circuit de programmation et d&#39;effacement d&#39;une memoire
FR2714211A1 (fr) Dispositif du type à émission de champ.
FR2669124A1 (fr) Dispositif electrooptique bistable, ecran comportant un tel dispositif et procede de mise en óoeuvre de cet ecran.
FR2825504A1 (fr) Procede de reinitialisation d&#39;un ecran d&#39;affichage a plasma pour ameliorer le contraste, et disposiitf de pilotage d&#39;un tel ecran
EP1299876B1 (fr) Procede et dispositif de commande d&#39;une source d&#39;electrons a structure matricielle, avec regulation par la charge emise
US6862010B2 (en) Method and device for controlling the voltage of a matrix structure electron source, with regulation of the emitted charge
EP0907945B1 (fr) Procede d&#39;activation des cellules d&#39;un ecran de visualisation d&#39;image, et dispositif de visualisation d&#39;image mettant en oeuvre le procede
US6118417A (en) Field emission display with binary address line supplying emission current
EP0006794A1 (fr) Procédé de commande d&#39;une cellule d&#39;affichage électrolytique et dispositif de mise en oeuvre
EP0877999B1 (fr) Procede de commande d&#39;un panneau de visualisation et dispositif de visualisation utilsant ce procede
FR2738655A1 (fr) Procede pour commander un dispositif d&#39;affichage a plasma
WO2007122112A1 (fr) Procédé de commande d&#39;un dispositif de visualisation matriciel a source d&#39;électrons
WO2005071755A1 (fr) Ecran d&#39;affichage d&#39;images et procede de pilotage de cet ecran
EP0519835A1 (fr) Ecran plat matriciel avec son procédé de commande et son application à l&#39;affichage d&#39;images
FR2896610A1 (fr) Procede et dispositif de commande d&#39;un ecran a plasma matriciel
JPS581545B2 (ja) ハンドウタイソウサソウチ

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): CH DE GB IT LI NL

17P Request for examination filed

Effective date: 19900512

17Q First examination report despatched

Effective date: 19921218

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): CH DE GB IT LI NL

REF Corresponds to:

Ref document number: 68909495

Country of ref document: DE

Date of ref document: 19931104

ITF It: translation for a ep patent filed
GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19931207

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 19970507

Year of fee payment: 9

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19970531

Year of fee payment: 9

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19980531

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19980531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19981201

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 19981201

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20030523

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20030528

Year of fee payment: 15

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040530

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20041201

GBPC Gb: european patent ceased through non-payment of renewal fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050530