EP1760565A1 - Miroir de courant - Google Patents

Miroir de courant Download PDF

Info

Publication number
EP1760565A1
EP1760565A1 EP05291823A EP05291823A EP1760565A1 EP 1760565 A1 EP1760565 A1 EP 1760565A1 EP 05291823 A EP05291823 A EP 05291823A EP 05291823 A EP05291823 A EP 05291823A EP 1760565 A1 EP1760565 A1 EP 1760565A1
Authority
EP
European Patent Office
Prior art keywords
current
current mirror
transistors
mirror
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05291823A
Other languages
German (de)
English (en)
Inventor
Philippe Sirito-Olivier
Mario Chiricosta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics SRL
Original Assignee
STMicroelectronics SA
STMicroelectronics SRL
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics SRL, SGS Thomson Microelectronics SRL filed Critical STMicroelectronics SA
Priority to EP05291823A priority Critical patent/EP1760565A1/fr
Priority to US11/511,526 priority patent/US7595625B2/en
Publication of EP1760565A1 publication Critical patent/EP1760565A1/fr
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only

Definitions

  • the present invention refers to a current mirror.
  • the invention refers to a current mirror of the type comprising at least first and second mirror transistors inserted between a first and a second voltage reference and respectively connected to an input terminal and a terminal of output of the current mirror, the current mirror comprising a base current compensation block inserted between said input terminal and the common control terminals of the first and second mirror transistors and connected to a voltage reference.
  • the current mirror is substantially a circuit designed to copy a current flowing through an active device while controlling a current in another active device, keeping the output current of an output terminal of the current mirror independent of the values load applied to the same output terminal.
  • FIG. 1 A current mirror made using bipolar transistors is shown schematically in FIG.
  • the current mirror 1 comprises a first branch or input branch comprising a current generator G 1 emitting a reference current Iref, a first mirror transistor Q1 and a first emitter resistor R1, inserted, in sequence. relative to each other, between a first and a second voltage reference, in particular a reference of the supply voltage Vcc and ground GND.
  • the current mirror 1 comprises a second branch or output branch comprising a second mirror transistor Q2 and a second emitter resistor R2, inserted, in sequence with respect to each other, between an output terminal OUT of the mirror of the current 1 and a GND ground terminal .
  • the first and second mirror transistors, Q1 and Q2 are bipolar transistors whose base terminals are connected to each other.
  • a conventional solution is to use emitter resistors and a base current compensation block, as shown in FIG. 1 and generally indicated with the number 2.
  • the base current compensation block 2 is connected to the common base terminals of the mirror transistors, Q1 and Q2, and to the collector terminal of the first mirror transistor Q1.
  • the collector terminal of the first mirror transistor Q1 is also the input terminal IN of the current mirror 1.
  • the base current compensation block 2 is used to compensate the base currents of the first and second mirror transistors, Q1 and Q2.
  • a well-known embodiment of this block is described in Analysis and Design of Analog Integrated Circuits, Paul R. Gray, Robert G. Meyer, Third Edition, page 276, and shown schematically in FIG.
  • the base current compensation block 2 comprises a compensation transistor Q3, inserted between the reference of the supply voltage Vcc and the common control or base terminals of the mirror transistors, Q1 and Q2, and having a base terminal connected to the collector terminal of the first bipolar mirror transistor Q1.
  • the compensation transistor Q3 is a bipolar transistor.
  • first and second transmitter resistors, R1 and R2 improve matching [matching] of the current mirror 1, as explained in the above mentioned manual, pages 317 to 320.
  • the gate current of a MOS transistor being zero
  • the output current Iout is equal to the reference current Iref and the base currents of the first and second mirror bipolar transistors, Q1 and Q2, are powered by the MOS transistor M3.
  • Vbe 0.8V
  • Vgs 1V
  • R1xIref 0.2V (which are quantities common to these values) the minimum input voltage is about 1.8V or 2V, which increases to 2V or 2.3V with temperature and process variations.
  • the technical problem underlying the present invention consists in proposing a current mirror having structural and functional characteristics which make it possible to obtain a good accuracy and a low input voltage, independently of the output voltage, which makes possible to exceed the limits which still suffer the devices made according to the prior art.
  • the basic idea of the present invention is to provide a base current compensation block reducing the voltage value in the vicinity of the collector terminal of the first current mirror transistor.
  • the current mirror 10 comprises a first branch or input branch comprising in turn a current generator G1 emitting a reference current Iref, a first mirror transistor Q1 and a first transmitter resistor R1, inserted, in sequence with respect to each other, between a first and a second voltage reference, in particular a supply voltage reference Vcc and ground GND.
  • the current mirror 10 comprises a second branch or output branch comprising a second mirror transistor Q2 and a second emitter resistor R2, inserted, in sequence with respect to each other, between a terminal output OUT of the current mirror 10 and the mass GND.
  • the first and the second mirror transistors, Q1 and Q2 are bipolar transistors whose control or base terminals are connected to each other.
  • the current mirror 10 comprises a base current compensation block 12 connected to the common base terminals of the mirror transistors, Q1 and Q2, and to the collector terminal of the first mirror transistor Q1.
  • the collector terminal of the first mirror transistor Q1 is also the input terminal IN of the current mirror 10.
  • the base current compensation block 12 comprises a second current generator G2 of a polarization current Ipol and a first compensation transistor Q4 inserted, in sequence with respect to each other. between the supply voltage reference Vcc and the input terminal IN of the current mirror 10.
  • the base current compensation block 12 also comprises a second compensation transistor Q6 inserted between the supply voltage reference Vcc and the common base terminals of the mirror transistors, Q1 and Q2, and having a base terminal connected to a base terminal of the first compensation transistor Q4.
  • the base current compensation block 12 of the current mirror 10 comprises a third compensation transistor Q5 inserted between the reference of the supply voltage Vcc and the common base terminals of the first and second transistors. compensation, Q4 and Q6, and having a base terminal connected to a collector terminal of the first compensation transistor Q4 and thus to the second current generator G2.
  • the compensation transistors Q4, Q5 and Q6 are bipolar transistors.
  • the above voltage value is the minimum input voltage that can be achieved using a current mirror including the transmitter resistors.
  • the minimum input voltage of a bipolar current mirror using the emitter resistor R1 is obtained (referring to the prior art) when the block 2 of FIG. 1 is a simple short circuit between the collector and the base of Q1.
  • FIG. 5 shows a comparison of the output current error of the current mirror 10 made according to the invention and the known current mirror 1 as illustrated in FIG. 2.
  • the error of the current mirror can be kept low (1%) for a higher range of bipolar current gain ⁇ F if the polarization current Ipol does not exceed 10% of the current. current of reference Iref (diagram C).
  • the mirror transistors Q1 and Q2 are P-type transistors and the emitter resistors R1 and R2 are connected to the supply voltage reference Vcc.
  • the base current compensation block 12 is therefore connected to ground GND.
  • the block 12 for compensating the basic current of the current mirror 10 also has the same advantage (reduction of the input voltage) when the emitter resistors R1 and R2 do not are not used.
  • the current mirror 10 is a bipolar current mirror having a good degree of accuracy and a low input voltage, regardless of the output voltage.
  • base current compensation block 12 can also be realized by using MOS transistors as well as bipolar and MOS transistors.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

L'invention se réfère à un miroir de courant du type comprenant au moins un premier et un second transistors de miroir (Q1, Q2) insérés entre une première et une seconde référence de tension (Vcc, GND) et branchés respectivement à une borne d'entrée (IN) et à une borne de sortie (OUT) du miroir de courant (10), le miroir de courant comprenant un bloc de compensation du courant de base (12) inséré entre la borne d'entrée (IN) et les bornes de contrôle communes du premier et du second transistors de miroir (Q1, Q2) et branché à une référence de tension (Vcc, GND).
Avantageusement selon l'invention, le bloc de compensation du courant de base (12) comprend au moins:
- un générateur de courant de polarisation (G2) d'un courant de polarisation (Ipol) et un premier transistor de compensation (Q4) inséré, en séquence l'un par rapport à l'autre, entre la référence de tension (Vcc, GND) et la borne d'entrée (IN); et
- un second transistor de compensation (Q6) inséré entre la référence de tension (Vcc, GND) et les bornes de contrôle communes des transistors de miroir (Q1, Q2) et ayant une borne de contrôle branchée à une borne de contrôle du premier transistor de compensation (Q4).

Description

    Domaine d'application
  • La présente invention se réfère à un miroir de courant.
  • Plus spécifiquement, l'invention se réfère à un miroir de courant du type comprenant au moins un premier et un second transistors de miroir insérés entre une première et une seconde référence de tension et branchés respectivement à une borne d'entrée et à une borne de sortie du miroir de courant, le miroir de courant comprenant un bloc de compensation du courant de base inséré entre ladite borne d'entrée et les bornes de contrôle communes du premier et du second transistors de miroir et branché à une référence de tension.
    • Art antérieur
  • On connaît que les miroirs de courant sont largement utilisés dans toute sorte de circuits électroniques. Le miroir de courant est substantiellement un circuit conçu en vue de copier un courant passant par un dispositif actif tout en contrôlant un courant dans un autre dispositif actif, en gardant le courant de sortie d'une borne de sortie du miroir de courant indépendamment des valeurs de charge appliquées à la même borne de sortie.
  • Un miroir de courant réalisé en utilisant des transistors bipolaires est montré schématiquement dans la figure 1.
  • En particulier, le miroir de courant 1 comprend une première branche ou branche d'entrée comprenant un générateur de courant G 1 émettant un courant de référence Iref, un premier transistor de miroir Q1 et une première résistance d'émetteur R1, insérés, en séquence l'un par rapport à l'autre, entre une première et une seconde référence de tension, en particulier une référence de la tension d'alimentation Vcc et de masse GND.
  • En outre, le miroir de courant 1 comprend une seconde branche ou branche de sortie comprenant un second transistor de miroir Q2 et une seconde résistance d'émetteur R2, insérés, en séquence l'un par rapport à l'autre, entre une borne de sortie OUT du miroir du courant 1 et une borne de masse GND.
  • Le premier et le second transistors de miroir, Q1 et Q2, sont des transistors bipolaires dont les bornes de base sont branchées l'une à l'autre.
  • Pour améliorer la précision du miroir de courant, une solution classique consiste dans le fait d'utiliser des résistances d'émetteur et un bloc de compensation du courant de base, tel qu'il est montré dans la figure 1 et globalement indiqué avec le numéro 2.
  • En particulier, le bloc 2 de compensation du courant de base est branché aux bornes de base communes des transistors de miroir, Q1 et Q2, et à la borne de collecteur du premier transistor de miroir Q1. La borne de collecteur du premier transistor de miroir Q1 est aussi la borne d'entrée IN du miroir de courant 1.
  • Le bloc 2 de compensation du courant de base est utilisé pour compenser les courants de base du premier et du second transistors de miroir, Q1 et Q2. Une réalisation bien connue de ce bloc est décrite dans Analysis and Design of Analog Integrated Circuits, Paul R. Gray, Robert G. Meyer, Troisième édition, page 276, et montrée schématiquement dans la figure 2.
  • En particulier, le bloc 2 de compensation du courant de base comprend un transistor de compensation Q3, inséré entre la référence de la tension d'alimentation Vcc et les bornes de contrôle ou de base communes des transistors de miroir, Q1 et Q2, et ayant une borne de base branché à la borne de collecteur du premier transistor bipolaire de miroir Q1. Le transistor de compensation Q3 est un transistor bipolaire.
  • On peut vérifier que le transistor de compensation Q3 réduit l'erreur d'un courant de sortie de la borne de sortie OUT selon l'équation suivante: Iout = Iref 1 + 2 β F ⁢ β F + 1
    Figure imgb0001
    où Iout est le courant de sortie, Iref est le courant de référence et βF est le gain bipolaire de courant de Q1, Q2 et Q3 (qu'on suppose égal à une approximation du premier ordre).
  • En outre, la première et la seconde résistance d'émetteur, R1 et R2, améliorent l'adaptation [matching] du miroir de courant 1, comme on explique dans le manuel mentionné ci-dessus, pages 317 à 320.
  • On connaît aussi une réalisation alternative du bloc 2 de compensation du courant de base utilisant un transistor MOS M3, tel qu'il est montré dans la figure 3.
  • Dans ce cas-là, le courant de la gate d'un transistor MOS étant zéro, le courant de sortie Iout est égal au courant de référence Iref et les courants de base du premier et du second transistors bipolaires de miroir, Q1 et Q2, sont alimentés par le transistor MOS M3.
  • Même avantageuse sous de nombreux profils, la solution connue montre plusieurs inconvénients, parmi lesquels on trouve le fait que la tension d'entrée appliquée à la borne de collecteur du premier transistor de miroir Q1 devrait être supérieure à une valeur-seuil, qui s'avère être trop haute dans de nombreuses applications. En particulier, une telle tension de seuil est:
    • 2xVbe + R1xIref, pour le bloc 2 de compensation du courant de base réalisé par un transistor bipolaire et montré dans la figure 2
    • Vgs + Vbe + R1xIref, pour le bloc 2 de compensation du courant de base réalisé par un transistor MOS et montré dans la figure 3
    où:
    Vbe
    est la tension émetteur-base du premier transistor de miroir Q1; et
    Vgs
    est la tension d'alimentation de la gate du transistor MOS M3.
  • Par exemple, si Vbe=0.8V, Vgs=1V et R1xIref=0.2V (qui sont des quantités communes à ces valeurs) la tension d'entrée minimum est environ 1.8V ou 2V, qui augmente jusqu'à 2V ou 2.3V avec des variations de température et de processus.
  • Le problème technique à la base de la présente invention consiste dans le proposer un miroir de courant ayant des caractéristiques structurelles et fonctionnelles qui permettent d'obtenir une bonne précision et une basse tension d'entrée, indépendamment de la tension de sortie, ce qui rend possible de dépasser les limites dont souffrent encore les dispositifs réalisés selon l'art antérieur.
    • Résumé de l'invention
  • L'idée de solution à la base de la présente invention consiste dans le fait de proposer un bloc de compensation du courant de base réduisant la valeur de tension à proximité de la borne de collecteur du premier transistor de miroir de courant.
  • À partir d'une telle idée de solution, le problème technique est résolu par un miroir de courant comme indiqué au préalable et défini par la partie caractérisante de la revendication 1.
  • Les caractéristiques et les avantages du miroir de courant selon l'invention seront évidents à partir de la description suivante de ses réalisations donnée en façon d'un exemple indicatif et non limitant par rapport aux dessins ci-joints.
    • Description des dessins
  • Dans ces dessins:
    • Les figures 1 à 3 montrent schématiquement des miroirs de courant réalisés selon l'art antérieur;
    • La figure 4 montre schématiquement un miroir de courant réalisé selon la présente invention;
    • La figure 5 montre schématiquement les valeurs d'erreur de courant des miroirs de courant connus par rapport aux valeurs d'erreur de courant du miroir de courant selon la présente invention;
    • La figure 6 montre schématiquement une réalisation alternative du miroir de courant selon la présente invention.
    Description détaillée
  • En ce qui concerne lesdites figures, et notamment la figure 4, un miroir de courant réalisé selon la présente invention est montré schématiquement et globalement indiqué avec le numéro 10.
  • Pour des éléments structurellement et/ou fonctionnellement égaux par rapport aux circuits décrits dans la section consacrée à l'art antérieur, on appliquera les mêmes numéros de référence.
  • Comme on a déjà expliqué au sujet des miroirs de courant réalisés selon l'art antérieur, le miroir de courant 10 comprend une première branche ou branche d'entrée comprenant à son tour un générateur de courant G1 émettant un courant de référence Iref, un premier transistor de miroir Q1 et une première résistance d'émetteur R1, insérés, en séquence l'un par rapport à l'autre, entre une première et une seconde référence de tension, en particulier une référence de tension d'alimentation Vcc et de masse GND.
  • En outre, le miroir de courant 10 comprend une seconde branche ou branche de sortie comprenant un second transistor de miroir Q2 et une seconde résistance d'émetteur R2, insérés, en séquence l'un par rapport à l'autre, entre une borne de sortie OUT du miroir de courant 10 et la masse GND.
  • Le premier et le second transistors de miroir, Q1 et Q2, sont des transistors bipolaires dont les bornes de contrôle ou de base sont branchées l'une à l'autre.
  • En outre, le miroir de courant 10 comprend un bloc 12 de compensation du courant de base branché aux bornes de base communes des transistors de miroir, Q1 et Q2, et à la borne de collecteur du premier transistor de miroir Q1. La borne de collecteur du premier transistor de miroir Q1 est aussi la borne d'entrée IN du miroir de courant 10.
  • Avantageusement selon l'invention, le bloc 12 de compensation du courant de base comprend un second générateur de courant G2 d'un Ipol de courant de polarisation et un premier transistor de compensation Q4 inséré, en séquence l'un par rapport à l'autre, entre la référence de tension d'alimentation Vcc et la borne d'entrée IN du miroir de courant 10.
  • Le bloc 12 de compensation du courant de base comprend aussi un second transistor de compensation Q6 inséré entre la référence de tension d'alimentation Vcc et les bornes de base communes des transistors de miroir, Q1 et Q2, et ayant une borne de base branchée à une borne de base du premier transistor de compensation Q4.
  • Enfin, le bloc 12 de compensation du courant de base du miroir de courant 10 selon la présente invention comprend un troisième transistor de compensation Q5 inséré entre la référence de la tension d'alimentation Vcc et les bornes de base communes du premier et du second transistors de compensation, Q4 et Q6, et ayant une borne de base branchée à une borne de collecteur du premier transistor de compensation Q4 et, donc, au second générateur de courant G2.
  • Dans l'exemple montré par la figure 4, les transistors de compensation Q4, Q5 et Q6 sont des transistors bipolaires.
  • Avantageusement selon l'invention, le bloc 12 de compensation du courant de base réduit une tension sur la borne de collecteur du premier transistor de miroir Q1, par exemple la tension d'entrée, à une valeur égale à: Vbe + Iref + Ipol × R ⁢ 1
    Figure imgb0002
    où:
    • Vbe
    est la tension d'émetteur de base du premier transistor du miroir Q 1;
    Iref
    est le courant de référence émis par le premier générateur de courant G1;
    Ipol
    est le courant de polarisation émis par le second générateur de courant G2; et
    R1
    est la valeur de la première résistance d'émetteur branchée au premier transistor de miroir Q1.
  • Il faudrait remarquer que la valeur de tension ci-dessus est la tension d'entrée minimum qui peut être atteinte en utilisant un miroir de courant comprenant les résistances d'émetteur.
  • En particulier, la tension d'entrée minimum d'un miroir de courant bipolaire utilisant la résistance d'émetteur R1 est obtenue (en se référant à l'art antérieur) lorsque le bloc 2 de la figure 1 est un simple court-circuit entre le collecteur et la base de Q1. Cependant, dans ce cas-là, l'erreur de courant calculée selon l'équation 1 mentionnée ci-dessus est supérieure et égale à: Iout = Iref 1 + 2 β F
    Figure imgb0003
  • En utilisant les valeurs communes pour les transistors et les résistances comprises dans le miroir de courant 10, on peut obtenir une valeur de tension d'entrée de 1÷1.2V.
  • Le miroir de courant 10 montré dans la figure 4 a un courant de sortie Iout donné par l'équation suivante: Iout = Iref + β F + 1 2 β F ⁢ β F + 1 + 1 ⁢ Ipol 1 + 2 β F 2 ⁢ β F + 1 + 1
    Figure imgb0004
    où Iout est le courant de sortie, Iref est le courant de référence émis par le premier générateur de courant G1, Ipol est le courant de polarisation émis par le second générateur de courant G2, et βF est le gain bipolaire de courant de Q1, Q2, Q4, Q5 et Q6 (qu'on suppose égal à une approximation du premier ordre).
  • La figure 5 montre une comparaison de l'erreur de courant de sortie du miroir de courant 10 réalisée selon l'invention et le miroir de courant connu 1 tels qu'illustré dans la figure 2.
  • En particulier, l'erreur du miroir de courant tracé ici est définie comme:
    • pour le miroir de courant connu 1 illustré dans la figure 2 (diagramme Y) : Erreur = 1 - Iout Iref * 100
      Figure imgb0005
    • pour le miroir de courant 10 selon l'invention: Erreur = 1 - Iout Iref + Ipol * 100
      Figure imgb0006
       Ipol étant égal respectivement à 50%, 20% et 10% d'Iref pour les cas A, B, C.
  • À partir des diagrammes de la figure 5, on peut vérifier que, par rapport au miroir de courant classique, le courant de sortie du miroir de courant 10 selon la présente invention est supérieur par rapport à la référence plus des courants de polarisation (l'erreur est négative).
  • Il faudrait aussi souligner que, avantageusement selon la présente invention, l'erreur du miroir de courant peut être maintenue basse (1%) pour une gamme supérieure du gain bipolaire de courant βF si le courant de polarisation Ipol ne dépasse pas 10% du courant de référence Iref (diagramme C).
  • Cela peut être intéressant pour des transistors PNP avec un bas rendement comme montre la figure 6.
  • Dans ce cas, les transistors de miroir Q1 et Q2 sont des transistors du type P et les résistances d'émetteur R1 et R2 sont branchées à la référence de tension d'alimentation Vcc.
  • Le bloc 12 de compensation du courant de base est donc branché à la masse GND.
  • Il faudrait aussi remarquer que, avantageusement selon l'invention, le bloc 12 de compensation du courant de base du miroir de courant 10 présente aussi le même avantage (réduction de la tension d'entrée) lorsque les résistances d'émetteur R1 et R2 ne sont pas utilisées.
  • En résumé, le miroir de courant 10 selon la présente invention est un miroir de courant bipolaire ayant un bon degré de précision et une basse tension d'entrée, indépendamment de la tension de sortie.
  • Compte tenu de ce qu'on vient d'expliquer, on appréciera qu'en dépit du fait que des réalisations spécifiques de l'invention y ont été décrites en façon illustrative, plusieurs modifications peuvent être apportées sans sortir de l'esprit et du domaine de l'invention. En particulier, il est évident que le bloc 12 de compensation du courant de base peut être aussi réalisé en utilisant des transistors MOS ainsi que des transistors bipolaires et MOS.

Claims (7)

  1. Miroir de courant du type comprenant au moins un premier et un second transistors (Q1, Q2) insérés entre une première et une seconde références de tension (Vcc, GND) et branchés respectivement à une borne d'entrée (IN) et à une borne de sortie (OUT) du miroir de courant (10), le miroir de courant comprenant un bloc de compensation du courant de base (12) inséré entre ladite borne d'entrée (IN) et les bornes de contrôle communes du premier et du second transistors de miroir (Q1, Q2) et branché à une référence de tension (Vcc, GND), caractérisé en ce que ledit bloc de compensation du courant de base (12) comprend au moins:
    - un générateur de courant de polarisation (G2) d'un courant de polarisation (Ipol) et un premier transistor de compensation (Q4) inséré, en séquence l'un par rapport à l'autre, entre ladite référence de tension (Vcc, GND) et ladite borne d'entrée (IN); et
    - un second transistor de compensation (Q6) inséré entre ladite référence de tension (Vcc, GND) et lesdits bornes de contrôle communes desdits transistors de miroir (Q1, Q2) et ayant une borne de contrôle branché à une borne de contrôle dudit premier transistor de compensation (Q4).
  2. Miroir de courant selon la revendication 1, caractérisé en ce que ledit bloc de compensation du courant de base (12) comprend également:
    - un troisième transistor de compensation (Q5) inséré entre la référence de tension (Vcc, GND) et les bornes de contrôle communes dudit premier et second transistors de compensation (Q4, Q6), et ayant une borne de contrôle branchée à la borne d'entrée (IN) du miroir de courant (10).
  3. Miroir de courant selon la revendication 2, caractérisé en ce que lesdits transistors de compensation (Q4, Q5, Q6) sont des transistors bipolaires.
  4. Miroir de courant selon la revendication 2, caractérisé en ce que lesdits transistors de compensation (Q4, Q5, Q6) sont des transistors MOS.
  5. Miroir de courant selon la revendication 2, caractérisé en ce que lesdits transistors de compensation (Q4, Q5, Q6) comprennent des transistors bipolaires et MOS.
  6. Miroir de courant selon la revendication 1, caractérisé en ce que ladite référence de tension (Vcc, GND) est une référence d'alimentation de tension (Vcc).
  7. Miroir de courant selon la revendication 1, caractérisé en ce que ladite référence de tension (Vcc, GND) est une masse (GND).
EP05291823A 2005-09-01 2005-09-01 Miroir de courant Withdrawn EP1760565A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP05291823A EP1760565A1 (fr) 2005-09-01 2005-09-01 Miroir de courant
US11/511,526 US7595625B2 (en) 2005-09-01 2006-08-28 Current mirror

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP05291823A EP1760565A1 (fr) 2005-09-01 2005-09-01 Miroir de courant

Publications (1)

Publication Number Publication Date
EP1760565A1 true EP1760565A1 (fr) 2007-03-07

Family

ID=36565173

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05291823A Withdrawn EP1760565A1 (fr) 2005-09-01 2005-09-01 Miroir de courant

Country Status (2)

Country Link
US (1) US7595625B2 (fr)
EP (1) EP1760565A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108491021A (zh) * 2018-04-04 2018-09-04 浙江天狼半导体有限责任公司 一种具温抗的电流镜电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564272B2 (en) * 2008-01-04 2013-10-22 Integrated Memory Logic, Inc. Integrated soft start circuits
US9218015B2 (en) * 2009-03-31 2015-12-22 Analog Devices, Inc. Method and circuit for low power voltage reference and bias current generator
US10845839B1 (en) 2019-09-13 2020-11-24 Analog Devices, Inc. Current mirror arrangements with double-base current circulators
US11262782B2 (en) 2020-04-29 2022-03-01 Analog Devices, Inc. Current mirror arrangements with semi-cascoding
CN116048187B (zh) * 2023-01-09 2026-03-06 光梓信息科技(深圳)有限公司 一种电流镜电路及电流源

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031707A (ja) * 1989-05-30 1991-01-08 Sharp Corp ベース電流補償回路
JPH0435511A (ja) * 1990-05-31 1992-02-06 Fujitsu Ltd 増幅器
JPH07212141A (ja) * 1991-12-13 1995-08-11 Korea Electron Telecommun ベース電流相殺回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453134A (en) * 1981-08-24 1984-06-05 International Telephone And Telegraph Corporation High voltage operational amplifier
US5825167A (en) * 1992-09-23 1998-10-20 Sgs-Thomson Microelectronics, Inc. Linear transconductors
US5617056A (en) * 1995-07-05 1997-04-01 Motorola, Inc. Base current compensation circuit
US6586998B2 (en) * 2001-03-02 2003-07-01 Micrel, Incorporated Output stage and method of enhancing output gain

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031707A (ja) * 1989-05-30 1991-01-08 Sharp Corp ベース電流補償回路
JPH0435511A (ja) * 1990-05-31 1992-02-06 Fujitsu Ltd 増幅器
JPH07212141A (ja) * 1991-12-13 1995-08-11 Korea Electron Telecommun ベース電流相殺回路

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
"ANALYSIS AND DESIGN OF ANALOG INTEGRATED CIRCUITS", pages: 317 - 320
PATENT ABSTRACTS OF JAPAN vol. 015, no. 108 (E - 1045) 14 March 1991 (1991-03-14) *
PATENT ABSTRACTS OF JAPAN vol. 016, no. 215 (E - 1204) 20 May 1992 (1992-05-20) *
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 07 31 March 1999 (1999-03-31) *
PAUL R. GRAY; ROBERT G. MEYER: "ANALYSIS AND DESIGN OF ANALOG INTEGRATED CIRCUITS", pages: 276

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108491021A (zh) * 2018-04-04 2018-09-04 浙江天狼半导体有限责任公司 一种具温抗的电流镜电路

Also Published As

Publication number Publication date
US20070052402A1 (en) 2007-03-08
US7595625B2 (en) 2009-09-29

Similar Documents

Publication Publication Date Title
FR2912013A1 (fr) Dispositif de generation de courant de polarisation ayant un coefficient de temperature ajustable.
US6466595B2 (en) Laser diode driving method and circuit which provides an automatic power control capable of shortening the start-up period
EP1857906A1 (fr) Régulateur de tension linéaire et procédé de limitation de courant dans un tel régulateur
EP1326154B1 (fr) Pompe à charge à très large plage de tension de sortie
JPH11121852A (ja) 発光素子駆動回路
EP0619647B1 (fr) Architecture d'amplificateur et application à un générateur de tension de bande interdite
FR2546687A1 (fr) Circuit miroir de courant
EP1760565A1 (fr) Miroir de courant
FR2809833A1 (fr) Source de courant a faible dependance en temperature
EP1294095A2 (fr) Circuit d'interface logique limiteur de courant
FR3119250A1 (fr) Pilote côté bas pour diode laser
EP4451086A1 (fr) Circuit intégré comprenant une source de courant d'intensité modulée et procédé de génération correspondant
FR2634604A1 (fr)
FR2802315A1 (fr) Regulateur de tension a transistor ballast et a limiteur de courant
EP0533230B1 (fr) Amplificateur différentiel et mélangeur oscillateur l'incorportant
EP1102148B1 (fr) Dispositif générateur de tension corrigé à basse température.
EP3185650B1 (fr) Dispositif de commande d'une diode
FR2969328A1 (fr) Circuit de generation d'une tension de reference sous une faible tension d'alimentation
WO2023187291A1 (fr) Circuit integre comportant un circuit d'adaptation de la tension fournie a la grille d'un transistor de puissance
EP0536063B1 (fr) Générateur de courant précis
WO2022049344A1 (fr) Détecteur de polarite d'un signal alternatif
EP0130646B1 (fr) Comparateur synchronisé
EP1315062B1 (fr) Circuit de génération de courant pour applications haute-tension
WO2023118568A1 (fr) Commande d'un circuit integre a comportement d'hysteresis
FR2764714A1 (fr) Convertisseur analogique/numerique

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK YU

RIN1 Information on inventor provided before grant (corrected)

Inventor name: CHIRICOSTA, MARIO

Inventor name: SIRITO-OLIVIER, PHILIPPE

17P Request for examination filed

Effective date: 20070903

17Q First examination report despatched

Effective date: 20071010

AKX Designation fees paid

Designated state(s): DE FR GB IT

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: STMICROELECTRONICS SRL

Owner name: STMICROELECTRONICS SA

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: STMICROELECTRONICS SRL

Owner name: STMICROELECTRONICS SA

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20130403