FR2741193A1 - Dispositif de memoire a semiconducteurs a motifs fictifs - Google Patents
Dispositif de memoire a semiconducteurs a motifs fictifs Download PDFInfo
- Publication number
- FR2741193A1 FR2741193A1 FR9608094A FR9608094A FR2741193A1 FR 2741193 A1 FR2741193 A1 FR 2741193A1 FR 9608094 A FR9608094 A FR 9608094A FR 9608094 A FR9608094 A FR 9608094A FR 2741193 A1 FR2741193 A1 FR 2741193A1
- Authority
- FR
- France
- Prior art keywords
- memory device
- storage node
- semiconductor memory
- block
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4099—Dummy cell treatment; Reference voltage generators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Un dispositif de mémoire à semiconducteurs perfectionné comprend un bloc de cellules de mémoire d'une mémoire vive dynamique, formé sur un substrat semiconducteur (16). Un noeud de stockage fictif (8) est formé en plus des noeuds de stockage réels (2), près d'une partie de coin du bloc de cellules de mémoire. Une plaque de cellules fictive (7) est formée de façon à couvrir le noeud de stockage fictif (8), en étant électriquement isolée d'une plaque de cellules principale (1) de la mémoire.
Description
DISPOSITIF DE MEMOIRE A SEMICONDUCTEURS
A MOTIFS FICTIFS
La présente invention concerne un dispositif de mémoire à semiconducteurs. Elle concerne en particulier un dispositif de mémoire à semiconducteurs perfectionné dans le but d'éviter un court-circuit entre une interconnexion en AI et une plaque de cellules dans une partie d'ex-
trémité d'une cellule de mémoire.
Une mémoire à circuit intégré (ou CI) consiste en un réseau de
cellules de mémoire comprenant un certain nombre d'éléments de mé-
moire, et en circuits périphériques nécessaires pour les opérations d'en-
trée/sortie. Ils sont souvent formés sur le même substrat.
La figure 10 montre la structure fondamentale de la mémoire vive dynamique (ou DRAM) classique. Un signal d'adresse désignant la position de la cellule à adresser (c'est-à-dire une adresse de mémoire) est introduit à partir d'une adresse X et d'une adresse Y, et l'écriture ou
la lecture à l'adresse considérée est effectuée par un signal de com-
mande d'entrée/sortie.
Un décodeur est un circuit qui sélectionne une adresse en utili-
sant le signal d'adresse.
En se référant aux figures 10 et 11, on note qu'un signal de
sortie d'un décodeur X et un signal de sortie d'un décodeur Y sont res-
pectivement transmis par une ligne X (une ligne de mot) et par une ligne Y (une ligne de bit) à une cellule de mémoire se trouvant à chaque adresse. La figure 12 est une vue en plan d'un réseau de cellules de mémoire. En se référant à la figure 12, on note qu'un réseau de cellules
de mémoire 10 comprend un certain nombre de blocs de cellules de mé-
moire 11.
La figure 13 est une vue agrandie de la partie A de la figure 12.
Chaque bloc de cellules de mémoire 11 comprend un noeud de stockage 2 et une plaque de cellules 1 qui est établie de façon à couvrir
le noeud de stockage 2.
La figure 14 illustre en détail le noeud de stockage. Le noeud de stockage 2 est établi à proximité d'un point d'intersection d'une ligne de bit (BL) et d'une ligne de transfert (TG). Un contact de noeud de stockage 12 et un contact de ligne de bit 13 sont formés à l'intérieur
d'une région active 14.
La figure 15 est une coupe selon la ligne XV-XV de la figure 14.
En se référant à la figure 15, on note que la plaque de cellules 1 est for-
mée de façon à couvrir le noeud de stockage 2.
En se référant aux figures 12 et 13, on note que pour la mé-
moire DRAM classique, des parties de bord de noeuds de stockage 2 dé-
finis de façon répétitive, sont disposées longitudinalement et transversa-
lement dans une partie de coin du bloc de cellules de mémoire 11, et el-
les sont entièrement recouvertes par la plaque de cellules 1.
La figure 16 est une coupe selon la ligne XVI-XVI de la figure 13, illustrant une étape de formation d'un contact de plaque de cellules, 15. En se référant à la figure 16, on note que la plaque de cellules 1 est formée de façon à couvrir le noeud de stockage 2 qui est formé sur un substrat semiconducteur 16. Une pellicule inter-couche 3 est formée
de façon à couvrir la plaque de cellules 1. Une couche de matière de ré-
serve 4 est formée sur la pellicule inter-couche 3.
En se référant à la figure 16, on note que du fait qu'une diffé-
rence de niveau apparaît dans une partie d'extrémité du bloc de cellules de mémoire 11, à cause de l'épaisseur du noeud de stockage 2, une pente en résulte dans la pellicule inter-couche 3. Si la matière de réserve 4 est appliquée dans une condition dans laquelle la pellicule inter-couche 3 présente une pente, une partie 5 de la matière de réserve 4 ayant l'épaisseur de pellicule minimale est formée sur la pente de la pellicule inter-couche 3. Lorsqu'on fabrique réellement une mémoire DRAM de 16 M (2,5), l'épaisseur de la matière de réserve 4 qui est appliquée est de 1000 nm, tandis que la partie 5 de la matière de réserve 4, qui est la
plus mince, a une épaisseur de 360 nm.
Il en résulte que lorsqu'on attaque la pellicule inter-couche 3
pour former un contact 15 de la plaque de cellules 1, la matière de ré-
serve 4 est amincie et la pellicule inter-couche 3 est mise à nu dans la
partie 5 ayant l'épaisseur de matière de réserve minimale, comme repré-
sente sur la figure 17. Il en résulte que l'attaque de la pellicule intercouche 3 commence brusquement dans la partie 5 ayant l'épaisseur de matière de réserve minimale, ce qui fait que la pellicule inter- couche 3 est décapée, et une partie en creux 6 est formée. Par conséquent, dans
le processus de formation d'une interconnexion en AI sur la pellicule in-
ter-couche 3, un court-circuit se produira dans la partie en creux 6, entre l'interconnexion en AI et la plaque de cellules 1. La possibilité qu'un tel défaut se produise augmentera si la sélectivité d'attaque de la matière de
réserve 4 et de la pellicule inter-couche 3 n'est pas suffisamment élevée.
Il en résulte que l'on fabrique un dispositif de mémoire à semiconduc-
teurs dans lequel un circuit électrique ne fonctionne pas correctement.
La présente invention vise à résoudre les problèmes ci-dessus.
Un but de la présente invention est de procurer un dispositif de mémoire à semiconducteurs perfectionné, dans lequel un circuit électrique puisse
fonctionner normalement.
Un dispositif de mémoire à semiconducteurs conforme à un
premier aspect de la présente invention comporte un substrat semicon-
ducteur. Un bloc de cellules de mémoire d'une mémoire vive dynamique est formé sur le substrat semiconducteur. Un motif fictif d'un noeud de stockage (que l'on appelle ci-après "noeud de stockage fictif") est formé près d'une partie de coin du bloc de cellules de mémoire. Un motif fictif d'une plaque de cellules (que l'on appelle ci-après "plaque de cellules fictive") est formé de façon à couvrir le noeud de stockage fictif, et il est électriquement isolé d'une plaque de cellules principale de la mémoire
vive dynamique.
Dans le dispositif de mémoire à semiconducteurs conforme au premier aspect de la présente invention, le circuit électrique fonctionnera
normalement même si des courts-circuits se produisent entre l'intercon-
nexion en AI et la plaque de cellules fictive, du fait que la plaque fictive
est électriquement isolée de la plaque de cellules principale.
Un dispositif de mémoire à semiconducteurs conforme à un
second aspect de la présente invention comporte un substrat semicon-
ducteur. Un bloc de cellules de mémoire d'une mémoire vive dynamique est formé sur le substrat semiconducteur. Du fait qu'un coin du bloc de cellules de mémoire est coupé, la pente de la pellicule inter-couche est atténuée.
D'autres buts, caractéristiques et avantages de l'invention se-
ront mieux compris à la lecture de la description qui va suivre de modes
de réalisation, donnés à titre d'exemples non limitatifs. La suite de la
description se réfère aux dessins annexés, dans lesquels:
La figure 1 est une vue en plan d'une partie de coin d'un bloc de cellules de mémoire d'un dispositif de mémoire à semiconducteurs
conforme à un premier mode de réalisation de la présente invention.
La figure 2 est une coupe selon la ligne II-II de la figure 1.
La figure 3 est une coupe d'un dispositif de mémoire à semi-
conducteurs dans l'étape de formation d'un contact d'une plaque de cel-
lules, dans un procédé de fabrication d'un dispositif de mémoire à semi-
conducteurs conforme au premier mode de réalisation de la présente in-
vention. Les figures 4, 5, 6, 7 et 8 sont des vues en plan d'une partie de coin d'un bloc de cellules de mémoire d'un dispositif à semiconducteurs conforme respectivement à des second, troisième, quatrième, cinquième
et sixième modes de réalisation de la présente invention.
La figure 9 illustre la fonction et l'effet d'un procédé de fabrica-
tion d'un dispositif de mémoire à semiconducteurs conforme au quatrième
mode de réalisation de la présente invention.
La figure 10 montre la structure fondamentale de la mémoire
DRAM classique.
La figure 11 montre l'interconnexion classique d'une cellule de mémoire. La figure 12 est une vue en plan d'un réseau de cellules de
mémoire classique.
La figure 13 est une vue agrandie de la partie A de la figure 12.
La figure 14 est une vue de détail d'un noeud de stockage qui
est représenté sur la figure 13.
La figure 15 est une coupe selon la ligne XV-XV de la figure 14.
La figure 16 est une coupe selon la ligne XVI-XVI de la figure 13. La figure 17 montre un inconvénient du dispositif de mémoire à
semiconducteurs classique.
Premier mode de réalisation Dans un premier mode de réalisation de la présente invention, une vue en plan du réseau de cellules de mémoire est la même que celle
du réseau de cellules de mémoire classique représenté sur la figure 12.
La figure 1 montre une vue agrandie de la partie A conforme au premier mode de réalisation de la présente invention. Conformément au mode de réalisation présent, un noeud de stockage fictif 8 est formé près d'une
partie de coin d'un bloc de cellules de mémoire 11. Une plaque de cellu-
les fictive 7 est formée de façon à couvrir le noeud de stockage fictif 8, et elle est électriquement isolée d'une plaque de cellules principale 1
d'une mémoire vive dynamique.
La figure 2 est une coupe selon la ligne Il-lI de la figure 1.
Comme on le voit sur la figure 2, la plaque de cellules de mémoire 7 for-
mée sur un substrat semiconducteur 16 est électriquement isolée de la
plaque de cellules principale 1.
En se référant aux figures 2 et 3, on note que même si dans la
formation d'un contact 15 de la plaque de cellules, une pellicule inter-
couche 3 est décapée dans une partie 5 ayant l'épaisseur de matière de réserve minimale, ce qui entraîne l'apparition d'une partie en creux 6 et donc d'un court-circuit entre une interconnexion en AI (non représentée) formée sur la pellicule inter-couche 3, et la plaque de cellules fictive 7, un circuit électrique fonctionne normalement, du fait que la plaque de
cellules fictive 7 est électriquement isolée de la plaque de cellules princi-
pale 1.
Second mode de réalisation
Dans le dispositif de mémoire à semiconducteurs qui est repré-
senté sur la figure 1, on voit un cas dans lequel le noeud de stockage fictif 8 est formé de façon à entourer un coin d'un bloc de cellules de
mémoire. La présente invention n'est cependant pas limitée à cet exem-
ple. Ainsi, en se référant à la figure 4, on note que l'on obtient un effet similaire si le noeud de stockage fictif 8 est formé d'un côté seulement d'une partie de coin d'un bloc de cellules de mémoire, qui est formé par
le côté précité et l'autre côté.
Troisième mode de réalisation En se référant à la figure 5, on note que l'on obtient un effet similaire si le noeud de stockage fictif 8 est formé de façon à avoir une
forme carrée dans les deux dimensions.
Quatrième mode de réalisation En se référant à la figure 6, on note qu'un bloc de cellules de
mémoire 11 d'une mémoire vive dynamique est formé sur un substrat se-
miconducteur (non représenté). Une partie de coin du motif de noeud de
stockage 2 est coupée sous un angle de 45 . La partie de coin est cou-
pée de façon rectiligne. Du fait que le coin du motif de noeud de stock-
age 2 est formé de cette manière, la pente de la pellicule inter-couche 3
sera atténuée, et par conséquent l'épaisseur de la partie 5, ayant l'épais-
seur minimale de matière de réserve, peut être augmentée, comme re-
présenté sur la figure 9. Il en résulte que la pellicule inter-couche 3 ne sera pas décapée au moment de la formation du contact de la plaque de
cellules 1. En outre, un court-circuit ne se produira pas entre l'intercon-
nexion en AI et la plaque de cellules 1. Sur la figure 9, la pente de la
pellicule inter-couche classique représentée sur la figure 16, est égale-
ment représentée par la ligne en pointillés.
Cinquième mode de réalisation Le quatrième mode de réalisation illustre un cas dans lequel le coin du motif du noeud de stockage est coupé de façon rectiligne. La présente invention n'est cependant pas limitée à cet exemple. Ainsi, on obtient un effet similaire si le coin est coupé en escalier dans les deux
dimensions, comme représenté sur la figure 7.
Sixième mode de réalisation Dans les modes de réalisation ci-dessus, le coin du motif du
noeud de stockage est coupé de façon rectiligne ou en escalier. La pré-
sente invention n'est cependant pas limitée à ces exemples. Ainsi, on obtient un effet similaire si le coin est coupé avec une forme courbe,
comme représenté sur la figure 8.
Dans le dispositif de mémoire à semiconducteurs conforme au premier aspect de la présente invention, le circuit électrique fonctionnera normalement même si un court-circuit se produit entre l'interconnexion en
AI et la plaque de cellules fictive, du fait que la plaque fictive est électri-
quement isolée de la plaque de cellules principale.
Un dispositif de mémoire à semiconducteurs conforme à un se-
cond aspect de la présente invention comporte un substrat semiconducteur. Un bloc de cellules de mémoire d'une mémoire vive dynamique est
formé sur le substrat semiconducteur. Du fait qu'un coin du bloc de cel-
lules de mémoire est coupé, la pente de la pellicule inter-couche est at-
ténuée.
Il va de soi que de nombreuses modifications peuvent être ap-
portées au dispositif décrit et représenté, sans sortir du cadre de l'inven-
tion.
Claims (9)
1. Dispositif de mémoire à semiconducteurs, caractérisé en ce qu'il comprend: un substrat semiconducteur (16); un bloc (11) de cellules
de mémoire d'une mémoire vive dynamique, formé sur le substrat semi-
conducteur (16); un motif fictif (8) d'un noeud de stockage, formé au voisinage d'une partie de coin du bloc (11) de cellules de mémoire; et un motif fictif (7) d'une plaque de cellules couvrant le motif fictif (8) du
noeud de stockage, et électriquement isolé d'une plaque de cellules prin-
cipale (1) de la mémoire vive dynamique.
2. Dispositif de mémoire à semiconducteurs selon la revendica-
tion 1, caractérisé en ce que le motif fictif (8) du noeud de stockage est formé de façon à entourer la partie de coin du bloc (11) de cellules de mémoire.
3. Dispositif de mémoire à semiconducteurs selon la revendica-
tion 1, caractérisé en ce que: la partie de coin du bloc (11) de cellules de mémoire comporte un premier côté et un second côté; et le motif fictif
(8) du noeud de stockage est formé seulement du premier côté de la par-
tie de coin.
4. Dispositif de mémoire à semiconducteurs selon la revendica-
tion 1, caractérisé en ce que le motif fictif (8) du noeud de stockage est formé avec une configuration rectangulaire selon deux dimensions, dans
la partie de coin du bloc (11) de cellules de mémoire.
5. Dispositif de mémoire à semiconducteurs, caractérise en ce
qu'il comprend: un substrat semiconducteur (16); et un bloc (11) de cel-
lules de mémoire d'une mémoire vive dynamique, comprenant un motif d'un noeud de stockage (2), formé sur le substrat semiconducteur (16),
une partie de coin du motif du noeud de stockage (2) étant coupée.
6. Dispositif de mémoire à semiconducteurs selon la revendica-
tion 5, caractérisé en ce que la partie de coin du motif du noeud de
stockage (2) est coupée sous un angle de 45 .
7. Dispositif de mémoire à semiconducteurs selon la revendica-
tion 5, caractérisé en ce que la partie de coin du motif du noeud de
stockage (2) est coupée de façon rectiligne.
8. Dispositif de mémoire à semiconducteurs selon la revendica-
tion 5, caractérisé en ce que la partie de coin du motif du noeud de
stockage (2) est coupée en escalier, selon deux dimensions.
9. Dispositif de mémoire à semiconducteurs selon la revendica-
tion 5, caractérisé en ce que la partie de coin du motif du noeud de
stockage (2) est coupée avec une forme courbe.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29122395A JP3616179B2 (ja) | 1995-11-09 | 1995-11-09 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2741193A1 true FR2741193A1 (fr) | 1997-05-16 |
| FR2741193B1 FR2741193B1 (fr) | 1999-04-02 |
Family
ID=17766074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9608094A Expired - Fee Related FR2741193B1 (fr) | 1995-11-09 | 1996-06-28 | Dispositif de memoire a semiconducteurs a motifs fictifs |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5747843A (fr) |
| JP (1) | JP3616179B2 (fr) |
| KR (1) | KR100287826B1 (fr) |
| DE (1) | DE19625668C2 (fr) |
| FR (1) | FR2741193B1 (fr) |
| TW (1) | TW307041B (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3273001B2 (ja) * | 1997-11-25 | 2002-04-08 | 株式会社東芝 | 半導体記憶装置とその製造方法 |
| KR100305680B1 (ko) * | 1999-08-26 | 2001-11-01 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
| JP4973204B2 (ja) * | 2002-03-20 | 2012-07-11 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP2004047943A (ja) * | 2002-03-20 | 2004-02-12 | Fujitsu Ltd | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474465A (ja) * | 1990-07-17 | 1992-03-09 | Nec Corp | 半導体記憶装置 |
| JPH065803A (ja) * | 1992-06-16 | 1994-01-14 | Sony Corp | 半導体メモリ |
| JPH065812A (ja) * | 1992-06-19 | 1994-01-14 | Sharp Corp | 半導体記憶装置 |
| US5281555A (en) * | 1990-11-23 | 1994-01-25 | Hyundai Electronics Industries Co., Ltd. | Method for alleviating the step difference in a semiconductor and a semiconductor device |
| JPH0677429A (ja) * | 1992-08-28 | 1994-03-18 | Sharp Corp | 半導体記憶装置 |
| US5361234A (en) * | 1992-03-26 | 1994-11-01 | Nec Corporation | Semiconductor memory cell device having dummy capacitors reducing boundary level changes between a memory cell array area and a peripheral circuit area |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01128458A (ja) * | 1987-11-13 | 1989-05-22 | Fujitsu Ltd | 半導体記憶装置 |
| JPH0382077A (ja) * | 1989-08-24 | 1991-04-08 | Nec Corp | 半導体メモリ装置 |
| JP2932308B2 (ja) * | 1990-08-27 | 1999-08-09 | サンケン電気株式会社 | 半導体装置 |
| KR960003771B1 (ko) * | 1992-08-08 | 1996-03-22 | 삼성전자주식회사 | 반도체 메모리장치 |
| JPH0669449A (ja) * | 1992-08-18 | 1994-03-11 | Sony Corp | ダイナミックｒａｍの配線構造およびその製造方法 |
-
1995
- 1995-11-09 JP JP29122395A patent/JP3616179B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-05 TW TW085101387A patent/TW307041B/zh active
- 1996-06-21 US US08/667,684 patent/US5747843A/en not_active Expired - Fee Related
- 1996-06-26 DE DE19625668A patent/DE19625668C2/de not_active Expired - Fee Related
- 1996-06-28 FR FR9608094A patent/FR2741193B1/fr not_active Expired - Fee Related
- 1996-06-29 KR KR1019960026052A patent/KR100287826B1/ko not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474465A (ja) * | 1990-07-17 | 1992-03-09 | Nec Corp | 半導体記憶装置 |
| US5281555A (en) * | 1990-11-23 | 1994-01-25 | Hyundai Electronics Industries Co., Ltd. | Method for alleviating the step difference in a semiconductor and a semiconductor device |
| US5361234A (en) * | 1992-03-26 | 1994-11-01 | Nec Corporation | Semiconductor memory cell device having dummy capacitors reducing boundary level changes between a memory cell array area and a peripheral circuit area |
| JPH065803A (ja) * | 1992-06-16 | 1994-01-14 | Sony Corp | 半導体メモリ |
| JPH065812A (ja) * | 1992-06-19 | 1994-01-14 | Sharp Corp | 半導体記憶装置 |
| JPH0677429A (ja) * | 1992-08-28 | 1994-03-18 | Sharp Corp | 半導体記憶装置 |
Non-Patent Citations (3)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 16, no. 291 (E - 1224) 26 June 1992 (1992-06-26) * |
| PATENT ABSTRACTS OF JAPAN vol. 18, no. 199 (E - 1534) 7 April 1994 (1994-04-07) * |
| PATENT ABSTRACTS OF JAPAN vol. 18, no. 326 (E - 1565) 21 June 1904 (1904-06-21) * |
Also Published As
| Publication number | Publication date |
|---|---|
| US5747843A (en) | 1998-05-05 |
| KR100287826B1 (ko) | 2001-04-16 |
| JPH09135002A (ja) | 1997-05-20 |
| DE19625668C2 (de) | 1998-09-10 |
| JP3616179B2 (ja) | 2005-02-02 |
| TW307041B (fr) | 1997-06-01 |
| DE19625668A1 (de) | 1997-05-15 |
| KR970030836A (ko) | 1997-06-26 |
| FR2741193B1 (fr) | 1999-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2919112A1 (fr) | Circuit integre comprenant un transistor et un condensateur et procede de fabrication | |
| JPH0754809B2 (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| FR2685818A1 (fr) | Transistor a couches minces pour un dispositif formant memoire a semiconducteur et procede de fabrication de celui-ci. | |
| FR2843651A1 (fr) | Bobine d'induction pour circuit integre a semi-conducteur et procede de fabrication de celle-ci | |
| KR20010021337A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US5663102A (en) | Method for forming multi-layered metal wiring semiconductor element using cmp or etch back | |
| FR2776835A1 (fr) | Procede de fabrication d'un condensateur de cellule de memoire vive dynamique | |
| FR2741193A1 (fr) | Dispositif de memoire a semiconducteurs a motifs fictifs | |
| EP0433174B1 (fr) | Circuit intégré entièrement protégé des rayons ultra-violets | |
| US20040056353A1 (en) | Semiconductor device having cell plugs | |
| FR2591380A1 (fr) | Procede de fabrication et structure de dispositifs de memoire a semiconducteurs. | |
| JPH08288473A (ja) | 半導体記憶装置およびその製造方法 | |
| CN107611127B (zh) | 半导体结构及其形成方法 | |
| KR100471410B1 (ko) | 반도체소자의 비트라인 콘택 형성방법 | |
| US6033986A (en) | Semiconductor device having an anti- reflective film on an interconnect line and a method for manufacturing the same | |
| US6960520B2 (en) | Method for forming metal lines in a semiconductor device | |
| EP1187142B1 (fr) | Cellule cache à masquage avec un nombre égal de transistors à canal N et de transistors à canal P | |
| FR2782841A1 (fr) | Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres | |
| US6020642A (en) | Interconnection system in a semiconductor device | |
| FR2753005A1 (fr) | Dispositif a semiconducteurs comportant une structure d'interconnexion perfectionnee | |
| FR2787240A1 (fr) | Procede de realisation d'une resistance dans un circuit integre et dispositif integre correspondant de memoire vive statique a quatre transistors et deux resistances | |
| JPH04340271A (ja) | 半導体メモリおよびその製造方法 | |
| KR100359779B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JP3478961B2 (ja) | 半導体装置の製造方法 | |
| FR2880473A1 (fr) | Memoire vive magnetique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20060228 |