JP2000223441A - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法

Info

Publication number
JP2000223441A
JP2000223441A JP11018955A JP1895599A JP2000223441A JP 2000223441 A JP2000223441 A JP 2000223441A JP 11018955 A JP11018955 A JP 11018955A JP 1895599 A JP1895599 A JP 1895599A JP 2000223441 A JP2000223441 A JP 2000223441A
Authority
JP
Japan
Prior art keywords
film
wnx
substrate
forming
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11018955A
Other languages
English (en)
Inventor
Takaaki Miyamoto
孝章 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11018955A priority Critical patent/JP2000223441A/ja
Publication of JP2000223441A publication Critical patent/JP2000223441A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 Ｗ膜／ＷＮｘバリア膜／有機系層間絶縁膜の
積層膜構造を有する電子装置およびその製造方法におい
て、ＷＮｘバリア膜と層間絶縁膜との密着性を向上させ
るとともに、ＷＮｘバリア膜上でのＷ膜の成長を促進さ
せることが課題である。 【解決手段】 半導体基体１上に、下層配線を構成する
導電膜２と、導電膜２上に例えばポリアリールエーテル
膜などの層間絶縁膜３と二酸化シリコン膜などの酸化膜
４を有するとともに、導電膜２を臨んで酸化膜４と層間
絶縁膜に開口したビアホール５を有する被処理基体６の
ビアホール５内に、Ｗ密着膜７、ＷＮｘバリア膜８、Ｗ
核形成促進膜９、ビアホール５内に埋め込まれたＷ膜１
０をこの順に有するビアコンタクトプラグ１１を具備
し、さらに、ビアコンタクトプラグ１１上に上層配線を
構成する導電膜１２を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高集積度半導体装置
などの電子装置およびその製造方法に関し、さらに詳し
くは、コンタクトプラグ、ビアコンタクトプラグまたは
ゲート電極などの構成材料としてＷ膜を用いる電子装置
およびその製造方法に関する。
【０００２】
【従来の技術】ＵＬＳＩ(Ultra Large Scale Integrate
d Circuits) デバイスなどの高集積度半導体装置の高集
積化にともない、デバイスの配線の寸法ルールは微細化
し、配線間容量の増大により信号遅延がデバイス動作の
高速を妨げる大きな問題となっている。この問題を解決
するためには、ゲート領域の低抵抗化を図るとともに、
層間絶縁膜の比誘電率を下げる必要がある。このために
ゲート材料を従来のＷＳｉ2 からより低抵抗であるＷに
変更するとともに、層間絶縁膜に従来のシリコン酸化膜
系材料（比誘電率４．２）に比べて低い誘電率を有する
材料を適用することが検討されている。
【０００３】高集積度半導体装置の例について、高集積
度半導体装置のゲート電極部を示す概略断面図である図
７を用いて説明する。図７のように、高集積度半導体装
置は、ゲート電極１３を具備し、ゲート電極１３は、半
導体基体１上に、形成された熱酸化膜１４と、熱酸化膜
１４上に形成された多結晶シリコン膜１５とからなる被
処理基体６上に、ＷＮｘ膜バリア８と、ＷＮｘバリア膜
８上にＷ膜１０を有する。このように、ゲート電極１３
にＷ膜１０を採用する場合は、Ｗ膜１０と下層の多結晶
シリコン膜１５を含む被処理基体６との反応を抑制する
ためにＷＮｘ（窒化タングステン）バリア膜８を予め多
結晶シリコン膜１５上に形成し、その上層にＷ膜１０を
形成したＷ膜１０／ＷＮｘバリア膜８／多結晶シリコン
膜１５の積層膜構造のゲートとなっている。現在、Ｗ膜
１０およびＷＮｘバリア膜８はスパッタ法により多く形
成されているが、ＣＶＤ(Chemical Vapor Deposition)
法により形成したＷ膜１０の方がスパッタ膜よりもさら
に低い抵抗率を有しているため、ＣＶＤ法によるＷ膜／
ＷＮｘバリア膜の積層膜構造の形成が検討されている。
【０００４】一方、層間絶縁膜として導入が望まれてい
る低誘電率膜は、有機系膜と無機系膜に大別され、配線
間隔が０．１８〜０．１３μｍ以降のデバイスに要求さ
れる比誘電率は３以下を実現する材料には有機系の膜が
多い。
【０００５】高集積度半導体装置の他の例について、高
集積度半導体装置のビアコンタクトプラグ形成部を示す
概略断面図である図８を用いて説明する。図８のよう
に、高集積度半導体装置は、半導体基体１上に、下層配
線を構成する導電膜２と、導電膜２上に例えば有機系の
低誘電率膜のポリアリールエーテル膜などの層間絶縁膜
３と二酸化シリコン膜などの酸化膜４を有するととも
に、導電膜２を臨んで酸化膜４と層間絶縁膜３に開口し
たビアホール（接続孔）５を有する被処理基体６のビア
ホール５内に、ＷＮｘバリア膜８と、ＷＮｘバリア膜８
上にビアホール５内に埋め込まれたＷ膜１０を有するビ
アコンタクトプラグ１１を具備する。この場合、Ｗ膜の
代わりにＣｕ膜を採用することもできる。
【０００６】上記のような有機系の低誘電率膜を用いた
層間絶縁膜３中を水が拡散する速度は非常に速く、この
層間絶縁膜３上に形成した酸化膜４中に大気中の水分が
多量に取り込まれやすい。このため、上記のように、Ｗ
膜１０を埋め込む際に、層間絶縁膜３上層の酸化膜４中
から水が放出されることを防止するバリアメタルとして
プラズマＣＶＤ法でＷＮｘバリア膜８を形成し、その
後、ＣＶＤ法によりＷ膜１０を形成してビアホール５を
埋め込む方法も検討されている。
【０００７】
【発明が解決しようとする課題】しかしながら、ＷＮｘ
バリア膜８上にＣＶＤ法で均一にＷ膜１０を形成する場
合、Ｗ膜１０の核形成時に用いるＳｉＨ4 ガスがＷＮｘ
バリア膜８上では吸着解離しにくく、ＷＦ6 ガスの還元
種であるＳｉがＷＮｘバリア膜８上では析出せず、した
がってＷ膜１０の成長核の成長が困難であるという問題
点があった。そこで、ＳｉＨ4 ガスを高圧下で流すこと
によりガスの解離を促進させるなどの方法が検討されて
いるが、パーティクルが増大する虞があり、またこのＷ
Ｎｘバリア膜８は層間絶縁膜３との密着性が悪く、容易
に膜はがれする問題もあった。したがって、本発明は、
かかる問題点に鑑み、Ｗ膜／ＷＮｘバリア膜／有機系層
間絶縁膜の積層膜構造を有する電子装置およびその製造
方法において、ＷＮｘバリア膜と層間絶縁膜との密着性
を向上させるとともに、ＷＮｘバリア膜上でのＷ膜の成
長を促進させることが課題である。
【０００８】
【課題を解決するための手段】本発明の電子装置の製造
方法は、被処理基体上にＷＮｘバリア膜を形成する工程
と、ＷＮｘバリア膜上にＷ核形成促進膜を形成する工程
と、Ｗ核形成促進膜上にＷ膜を形成する工程を有するこ
とを特徴とする。ここで、ＷＮｘバリア膜において、ｘ
は０を超えて１以下であることが望ましい。
【０００９】被処理基体上に、ＷＮｘバリア膜を形成す
る工程の前に、Ｗ密着膜を形成することが望ましい。被
処理基体は、導電膜上の層間絶縁膜に開口した接続孔を
有するか、あるいは多結晶シリコン膜を含むことが望ま
しい。層間絶縁膜は、有機系の低誘電率膜であることが
望ましい。
【００１０】ＷＮｘ膜を形成する工程は、プラズマＣＶ
Ｄ法を用いることが望ましく、Ｗ核形成促進膜を形成す
る工程およびＷ密着膜を形成する工程は、スパッタ法ま
たはプラズマＣＶＤ法を用いることが望ましい。Ｗ膜を
形成する工程は、ＣＶＤ法を用いることが望ましい。
【００１１】ＷＮｘバリア膜を形成する工程、Ｗ核形成
促進膜を形成する工程、Ｗ膜を形成する工程は、被処理
基体を大気に曝すことなく連続的に施すことが望まし
い。
【００１２】本発明の電子装置は、被処理基体上に、Ｗ
Ｎｘバリア膜と、ＷＮｘバリア膜上にＷ核形成促進膜
と、Ｗ核形成促進膜上にＷ膜を有することを特徴とす
る。
【００１３】被処理基体とＷＮｘバリア膜との前に、Ｗ
密着膜を有することが望ましい。被処理基体は、導電膜
上の層間絶縁膜に開口した接続孔を有するか、多結晶シ
リコン膜を含むことが望ましい。層間絶縁膜は、有機系
の低誘電率膜であることが望ましい。
【００１４】本発明が対象とする電子装置は、低抵抗の
Ｗ膜を用いたゲート電極あるいは有機系低誘電率層間絶
縁膜の接続孔に埋め込まれたＷ膜を用いたコンタクトプ
ラグやビアコンタクトプラグを採用した高集積度半導体
装置をはじめ、薄膜磁気ヘッド装置、薄膜インダクタ、
薄膜コイルあるいはマイクロマシンなどが例示される。
【００１５】本発明の電子装置の製造方法によれば、有
機系層間絶縁膜に形成された接続孔内に埋め込まれたＷ
膜／ＷＮｘバリア膜の積層膜構造のコンタクトプラグや
ビアコンタクトプラグの形成において、層間絶縁膜上に
Ｗ密着膜を形成することにより、ＷＮｘバリア膜と層間
絶縁膜との密着性を向上させるとともに、ＷＮｘバリア
膜上にＷ核形成促進膜を形成することにより、Ｗ膜の核
形成が可能となりＷＮｘバリア膜上でのＣＶＤ法による
Ｗ膜の成長を容易に促進させることができる。Ｗ膜／Ｗ
Ｎｘバリア膜／多結晶シリコン膜の積層膜構造を有する
ゲート電極形成において、ＷＮｘバリア膜上にＷ核形成
促進膜を形成することにより、Ｗ膜の核形成が可能とな
りＷＮｘバリア膜上でのＣＶＤ法によるＷ膜の成長を容
易に促進させることができる。
【００１６】
【発明の実施の形態】以下、電子装置の一例として高集
積度半導体装置を採り上げ、半導体基体上に形成された
接続孔に埋め込まれて形成されるビアコンタクトプラグ
および半導体基体上に形成されたゲート電極およびその
製造方法を例にとり説明する。なお電子装置としては、
高集積度半導体装置に限らず、薄膜磁気ヘッド、磁気抵
抗効果型ヘッド、薄膜インダクタ、薄膜コイル、マイク
ロマシンなどの各種電子装置、特に、低抵抗のＷ膜を用
いたコンタクトプラグやビアコンタクトプラグまたはゲ
ート電極を具備するものに適用することができる。
【００１７】第１の実施の形態例 図１は、本発明の電子装置の一例として、高集積度半導
体装置のビアコンタクトプラグ形成部を示す概略断面
図、および図２〜図４は、高集積度半導体装置の製造方
法を示し、高集積度半導体装置のビアコンタクトプラグ
形成に適用した工程を示す概略断面図である。
【００１８】高集積度半導体装置の概略構成を説明す
る。図１のように、高集積度半導体装置は、半導体基体
１上に、例えばＡｌ−０．５％Ｃｕ膜２１とＴｉＮ２２
膜を有する下層配線を構成する導電膜２と、導電膜２上
に例えばポリアリールエーテル膜などの層間絶縁膜３と
二酸化シリコン膜などの酸化膜４を有するとともに、導
電膜２を臨んで酸化膜４と層間絶縁膜３に開口したビア
ホール（接続孔）５を有する被処理基体６のビアホール
５内に、Ｗ密着膜７と、Ｗ密着膜７上にＷＮｘバリア膜
８と、ＷＮｘバリア膜８上にＷ核形成促進膜９と、Ｗ核
形成促進膜９上にビアホール５内に埋め込まれたＷ膜１
０を有するビアコンタクトプラグ１１を具備し、さら
に、ビアコンタクトプラグ１１上に上層配線を構成する
導電膜１２を有する。
【００１９】次に、上記の高集積度半導体装置の製造方
法を説明する。まず、図２（ａ）のように、ウェーハ状
の半導体基体１上に不図示の所定の素子を形成し、Ａｌ
またはＣｕを主材料とする下層配線を構成する導電膜２
を形成する。導電膜２は、例えば、Ａｌ−０．５％Ｃｕ
膜２１とＴｉＮ膜２２との２層構造で形成される。
【００２０】次に、図２（ｂ）のように、導電膜２を形
成した半導体基体１上に層間絶縁膜３を形成する。すな
わち、不図示のスピンコータに上記の半導体基体１を載
置し、例えば、ポリアリールエーテル膜の原溶液をウェ
ーハの表面に３〜５ｃｃ滴下し、２５００〜３０００ｒ
ｐｍで均一に広げる。次に、例えば、窒素雰囲気中で、
１５０℃および２５０℃でそれぞれ１分間ベーキングを
行う。次に、キュア炉に半導体基体１を載置し、例え
ば、窒素雰囲気中で、４２５℃、１時間キュア処理を行
う。上記の処理を行うことで、層間絶縁膜３として、例
えばポリアリールエーテル膜を５００ｎｍ形成する。
【００２１】次に、図２（ｃ）のように、上記のポリア
リールエーテル膜の層間絶縁膜３上に、例えば、不図示
のプラズマＣＶＤ装置により、以下の条件で、二酸化シ
リコン膜などの酸化膜４を６００ｎｍ形成する。 温度 ４００ ℃ ＲＦ(13.56Hz) パワー ０．３５ ｋＷ 圧力 ５ Ｔｏｒｒ ＳｉＨ4 １００ ｓｃｃｍ Ｎ2 Ｏ ４００〜６００ ｓｃｃｍ
【００２２】次に、図３（ａ）のように、不図示の露光
装置に半導体基体１を載置し、ウェーハ表面にフォトレ
ジストを塗布し、ビアホールパターンを露光した後、不
図示のマグネトロンエッチャーに半導体基体１を載置
し、酸化膜４に層間絶縁膜３を臨んで開口するビアホー
ル５を、例えば以下の条件で形成する。 温度 ２０ ℃ 電源パワー １．６ ｋＷ 圧力 ５．３ Ｐａ Ｃ4Ｆ8 １４ ｓｃｃｍ ＣＯ ２５０ ｓｃｃｍ Ａｒ １００ ｓｃｃｍ Ｏ2 ２ ｓｃｃｍ
【００２３】引き続き、半導体基体１を不図示のＥＣＲ
エッチャーに載置し、層間絶縁膜３を貫通し、下層配線
の導電膜２を臨んで開口するビアホール５を、例えば以
下の条件で形成する。以上の工程により、被処理基体６
を完成する。 温度 ５０ ℃ μ波パワー ０．５ ｋＷ 圧力 ０．８ Ｐａ 基板バイアス(RF) ０．１ ｋＷ Ｎ2 ４０ ｓｃｃｍ Ｈｅ １６５ ｓｃｃｍ
【００２４】次に、図３（ｂ）のように、被処理基体６
を不図示の複数のチェンバを有するスパッタ装置に載置
する。まず、被処理基体６を加熱するためのチェンバに
載置し、被処理基体６を、例えば３５０℃で１０分間加
熱し、酸化膜４／層間絶縁膜３が吸着した水分（Ｈ
2Ｏ）を脱離させる。
【００２５】引き続き、上記のスパッタ装置内の逆スパ
ッタチェンバに上記の被処理基体６を載置し、逆スパッ
タにより例えば熱酸化膜換算にて３０ｎｍエッチングす
ることにより、ビアホール５底の導電膜２上の絶縁物を
除去する。
【００２６】次に、図３（ｃ）のように、被処理基体６
を上記のスパッタチェンバに載置し、Ｗ密着膜７を、例
えば、スパッタ法により、以下の条件で２０〜５０ｎｍ
形成する。この場合、遠距離スパッタ法で堆積すること
が好ましい。 温度 室温〜２５０ ℃ 圧力 ４ ｍＴｏｒｒ ターゲット印加パワー ２ ｋＷ
【００２７】次に、図４（ａ）のように、被処理基体６
を上記のスパッタ装置から取り出し、不図示のプラズマ
ＣＶＤ装置に載置し、例えば、以下の条件でＷＮｘバリ
ア膜８を４０〜１００ｎｍ形成する。 温度 ３００〜３５０ ℃ 圧力 １０〜８０ Ｔｏｒｒ ＲＦ(13.56MHz)パワー０．１〜１．０ ｋＷ ＷＦ6 ６ ｓｃｃｍ Ｈ2 ５００ ｓｃｃｍ Ｎ2 ５００ ｓｃｃｍ Ａｒ １０００ ｓｃｃｍ ここで、ＷＮｘバリア膜８のｘは０を超えて１以下の範
囲が望ましく、１を超えるとＷＮｘバリア膜８が過窒化
状態になり、抵抗値が急速に大となる。
【００２８】次に、図４（ｂ）のように、被処理基体６
を再び上記のスパッタ装置あるいは上記のプラズマＣＶ
Ｄ装置に載置し、例えば以下の条件で、Ｗ核形成促進膜
９を３０〜１００ｎｍ形成する。 温度 ３００〜３５０ ℃ 圧力 １０〜８０ Ｔｏｒｒ パワー(RF13.56MHz) ０．１〜１．０ ｋＷ ＷＦ6 ６ ｓｃｃｍ Ｈ2 ５００ ｓｃｃｍ Ａｒ １０００ ｓｃｃｍ
【００２９】次に、図４（ｃ）のように、半導体基体１
を不図示のＣＶＤ装置に載置し、Ｗ膜１０を堆積する
が、Ｗ膜１０の核形成と埋め込みの２段階の工程によ
り、例えば以下の条件で行う。 核形成条件 温度 ３２５ ℃ ＷＦ6 ３０ ｓｃｃｍ Ｈ2 １０００ ｓｃｃｍ ＳｉＨ4 １０ ｓｃｃｍ Ａｒ ２５００ ｓｃｃｍ 埋め込み条件 温度 ３２５ ℃ ＷＦ6 ７５ ｓｃｃｍ Ｈ2 ５００ ｓｃｃｍ Ａｒ ２５００ ｓｃｃｍ この場合、下層には予め同種金属であるＷ核形成促進膜
９を形成してあるため、容易に核形成が生じ、ビアホー
ル５をＷ膜１０により埋め込むことが可能となる。
【００３０】最後に、図１のように、Ｗ膜１０が埋め込
まれて形成されたビアコンタクトプラグ１１上に、例え
ばＡｌやＣｕを主成分とする上層配線である導電膜１２
をスパッタ法などにより形成して高集積度半導体装置を
完成する。
【００３１】上記の高集積度半導体装置によれば、ビア
ホール５内にＷＮｘバリア膜８が膜はがれすることなく
形成できるとともに、ＷＮｘバリア膜８上にＣＶＤ法に
よるＷ膜１０を容易に成長させることが可能となり、ビ
アホール５の埋め込みが実現できる。さらに、プラズマ
ＣＶＤ法によるＷＮｘバリア膜８は従来のスパッタ法よ
りもビアホール５側壁のカバレッジが良好であり、層間
絶縁膜３からの水分の放出を抑制することが可能とな
る。
【００３２】上記の被処理基体６としては、下層配線を
構成する導電膜２上にビアコンタクトプラグ１１を形成
する場合を説明したが、導電膜２が不図示の不純物拡散
層であるソース電極あるいはドレイン電極などの上にコ
ンタクトプラグを形成する場合にも適用することができ
る。
【００３３】上記の工程において、プラズマＣＶＤ装置
は、平行平板型プラズマＣＶＤ装置、マグネトロン型平
行平板型プラズマＣＶＤ装置や、さらに高密度プラズマ
が得られる装置として、ＥＣＲ(Electron Cyclotron Re
sonance)プラズマＣＶＤ装置、ＩＣＰ (Inductively Co
upled Plasma) ＣＶＤ装置、ヘリコン波プラズマＣＶＤ
装置などを用いることができる。また、いずれのプラズ
マＣＶＤ装置も、プラズマ生成電源の断続により、減圧
ＣＶＤ装置などのＣＶＤ装置と兼用できるように構成す
ることもできる。さらに、上記のスパッタ装置を用いる
工程においては、上記のプラズマＣＶＤ装置とゲートを
介して装置間を連結することにより、被処理基体６を大
気中に曝すことなく移動しながら連続的に処理すること
ができる。したがって、上記の各工程において、被処理
基体６上に、Ｗ密着膜７、ＷＮｘバリア膜８、Ｗ核形成
促進膜９、Ｗ膜１０をこの順に、大気に曝すことなく連
続的に形成することが可能となる。
【００３４】第２の実施の形態例 図５は、本発明の電子装置の一例として、高集積度半導
体装置のゲート電極形成部を示す概略断面図、および図
６（ａ）〜（ｄ）は、この高集積度半導体装置の製造方
法を示し、高集積度半導体装置のゲート電極形成に適用
した工程を示す概略断面図である。
【００３５】上記の高集積度半導体装置の構成について
説明する。図５のように、高集積度半導体装置は、ゲー
ト電極１３を具備し、ゲート電極１３は、半導体基体１
上に、形成された熱酸化膜１４と、熱酸化膜１４上に形
成された多結晶シリコン膜１５とからなる被処理基体６
上に、ＷＮｘ膜バリア８と、ＷＮｘバリア膜８上にＷ核
形成促進膜９と、Ｗ核形成促進膜９上にＷ膜１０とを有
する。
【００３６】次に、上記の高集積度半導体装置の製造方
法を説明する。不図示の被処理基体上の多結晶シリコン
膜上に、例えばスパッタ法で第１の実施の形態例のよう
なＷ密着膜を２〜１０ｎｍ堆積する。この工程は、後工
程のプラズマＣＶＤ法により形成されるＷＮｘバリア膜
の多結晶シリコン膜に対する密着性は確保できるので省
略することも可能である。以下、このＷ密着膜形成工程
を省略した場合について説明する。
【００３７】まず、図６（ａ）のように、半導体基体１
上に、熱酸化膜１４を形成し、熱酸化膜１４上に多結晶
シリコン膜１５を形成した被処理基体６を不図示のプラ
ズマＣＶＤ装置に載置し、多結晶シリコン膜１５上にＷ
Ｎｘバリア膜８を、例えば、第１の実施の形態例と同様
な条件で、２〜１０ｎｍ形成する。
【００３８】次に、図６（ｂ）のように、被処理基体６
を不図示のスパッタ装置あるいはプラズマＣＶＤ装置の
別チェンバに載置し、例えば、第１の実施の形態例と同
様な条件でＷ核形成促進膜９を、５〜３０ｎｍ形成す
る。
【００３９】次に、図６（ｃ）〜（ｄ）のように、被処
理基体６を不図示のＣＶＤ装置に載置し、例えば、以下
の条件でＷ膜１０を、５０〜１００ｎｍ堆積する。すな
わち、被処理基体６を不図示のＣＶＤ装置に載置し、Ｗ
膜１０の形成を、Ｗ膜１０の核形成と成膜の２段階の工
程により行い、例えば以下の条件で、５０〜１００ｎｍ
形成する。 核形成条件 温度 ４５０ ℃ ＷＦ6 ３０ ｓｃｃｍ Ｈ2 １０００ ｓｃｃｍ ＳｉＨ4 １０ ｓｃｃｍ Ａｒ ２５００ ｓｃｃｍ 成膜条件 温度 ４５０ ℃ ＷＦ6 ７５ ｓｃｃｍ Ｈ2 ５００ ｓｃｃｍ Ａｒ ２５００ ｓｃｃｍ温度 この場合、下層は同種金属であるＷ核形成促進膜９であ
るため、Ｗ核形成促進膜９上においてＳｉＨ4 ガスの吸
着解離が生じ、ＷＦ6 ガスの還元種であるＳｉが析出
し、被処理基体６上で均一にＷ膜１０が成長する。した
がって、多結晶シリコン膜１５上にＷ膜１０／Ｗ核形成
促進膜９／ＷＮｘバリア膜８の積層膜構造を形成するこ
とが可能となる。
【００４０】最後に、図５のように、上記のＷ膜１０／
Ｗ核形成促進膜９／ＷＮｘバリア膜８／多結晶シリコン
膜１５／熱酸化膜１４を、Ｃｌ2 、ＨＢｒ、Ｏ2 などの
混合ガスを用いて加工し、ゲート電極１３を形成する。
【００４１】この場合においても、Ｗ核形成促進膜９を
形成することにより、多結晶シリコン膜上のＷＮｘバリ
ア膜８上にＣＶＤ法によるＷ膜１０を容易に形成するこ
とが可能となり、低抵抗のＷ膜１０を用いたゲート電極
１３が形成できる。また、ゲート電極１３を形成する各
工程において、第１の実施の形態例と同様なプラズマＣ
ＶＤ装置を用いることが可能であり、さらに、第１の実
施の形態例と同様に、上記の各工程において、被処理基
体６上に、ＷＮｘバリア膜８、Ｗ核形成促進膜９、Ｗ膜
１０をこの順に、大気に曝すことなく連続的に形成する
ことも可能である。
【００４２】
【発明の効果】本発明の電子装置の製造方法によれば、
有機系層間絶縁膜に形成された接続孔内にＷ膜／ＷＮｘ
バリア膜の積層膜構造が埋め込まれたコンタクトプラグ
やビアコンタクトプラグなどにおいて、ＷＮｘバリア膜
と層間絶縁膜との密着性を向上させるとともに、ＷＮｘ
バリア膜上でのＣＶＤ法によるＷ膜の成長を容易に促進
させることができる。Ｗ膜／ＷＮｘバリア膜／多結晶シ
リコン膜の積層膜構造を有するゲート電極形成におい
て、ＷＮｘバリア膜上でのＣＶＤ法によるＷ膜の成長を
容易に促進させることができる。
【００４３】本発明の電子装置によれば、有機系層間絶
縁膜に形成された接続孔内にＷ膜／ＷＮｘバリア膜の積
層膜構造が埋め込まれたコンタクトプラグやビアコンタ
クトプラグなどにおいて、ＷＮｘバリア膜と層間絶縁膜
との密着性に優れ、ＷＮｘバリア膜上でのＷ膜の形成が
可能である。Ｗ膜／ＷＮｘバリア膜／多結晶シリコン膜
の積層膜構造を有するゲート電極において、ＷＮｘバリ
ア膜上でのＷ膜の形成が可能である。
【図面の簡単な説明】
【図１】 本発明の電子装置の一例である、高集積度半
導体装置のビアコンタクトプラグ形成部を示す概略断面
図である。
【図２】 （ａ）〜（ｃ） 本発明の電子装置の一例で
ある、高集積度半導体装置の製造方法を示し、高集積度
半導体装置の要部を示す概略断面図である。
【図３】 （ａ）〜（ｃ） 図２に続く高集積度半導体
装置の製造方法を示し、高集積度半導体装置のビアコン
タクトプラグ形成に適用した工程を示す概略断面図であ
る。
【図４】 （ａ）〜（ｃ） 図３に続く高集積度半導体
装置の製造方法を示し、高集積度半導体装置のビアコン
タクトプラグ形成に適用した工程を示す概略断面図であ
る。
【図５】 本発明の電子装置の一例である、高集積度半
導体装置のゲート電極部を示す概略断面図である。
【図６】 （ａ）〜（ｄ） 本発明の電子装置の一例で
ある、高集積度半導体装置の他の製造方法を示し、高集
積度半導体装置のゲート電極形成に適用した工程を示す
概略断面図である。
【図７】 従来の電子装置の一例である、高集積度半導
体装置のゲート電極部を示す概略断面図である。
【図８】 従来の他の電子装置の一例である、高集積度
半導体装置のビアコンタクトプラグ形成部を示す概略断
面図である。
【符号の説明】
１…半導体基体、２，１２…導電膜、２１…Ａｌ−０．
５％Ｃｕ膜、２２…ＴｉＮ膜、３…層間絶縁膜、４…酸
化膜、５…ビアホール、６…被処理基体、７…Ｗ密着
膜、８…ＷＮｘバリア膜、９…Ｗ核形成促進膜、１０…
Ｗ膜、１１…ビアコンタクトプラグ、１３…ゲート電
極、１４…熱酸化膜、１５…多結晶シリコン膜

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 被処理基体上にＷＮｘバリア膜を形成す
    る工程と、 前記ＷＮｘバリア膜上にＷ核形成促進膜を形成する工程
    と、 前記Ｗ核形成促進膜上にＷ膜を形成する工程を有するこ
    とを特徴とする電子装置の製造方法。
  2. 【請求項２】 前記被処理基体上に、前記ＷＮｘバリア
    膜を形成する工程の前に、Ｗ密着膜を形成することを特
    徴とする請求項１に記載の電子装置の製造方法。
  3. 【請求項３】 前記被処理基体は、導電膜上の層間絶縁
    膜に開口した接続孔を有することを特徴とする請求項１
    に記載の電子装置の製造方法。
  4. 【請求項４】 前記被処理基体は、多結晶シリコン膜を
    含むことを特徴とする請求項１に記載の電子装置の製造
    方法。
  5. 【請求項５】 前記層間絶縁膜は、有機系の低誘電率膜
    であることを特徴とする請求項３に記載の電子装置の製
    造方法。
  6. 【請求項６】 前記ＷＮｘ膜を形成する工程は、プラズ
    マＣＶＤ法を用いることを特徴とする請求項１に記載の
    電子装置の製造方法。
  7. 【請求項７】 前記Ｗ核形成促進膜を形成する工程は、
    スパッタ法またはプラズマＣＶＤ法を用いることを特徴
    とする請求項１に記載の電子装置の製造方法。
  8. 【請求項８】 前記Ｗ密着膜を形成する工程は、スパッ
    タ法またはプラズマＣＶＤ法を用いることを特徴とする
    請求項２に記載の電子装置の製造方法。
  9. 【請求項９】 前記Ｗ膜を形成する工程は、ＣＶＤ法を
    用いることを特徴とする請求項１に記載の電子装置の製
    造方法。
  10. 【請求項１０】 前記ＷＮｘバリア膜を形成する工程、 前記Ｗ核形成促進膜を形成する工程、 前記Ｗ膜を形成する工程を、前記被処理基体を大気に曝
    すことなく連続的に施すことを特徴とする請求項１に記
    載の電子装置の製造方法。
  11. 【請求項１１】 被処理基体上に、ＷＮｘバリア膜と、 前記ＷＮｘバリア膜上にＷ核形成促進膜と、 前記Ｗ核形成促進膜上にＷ膜を有することを特徴とする
    電子装置。
  12. 【請求項１２】 前記被処理基体と前記ＷＮｘバリア膜
    との間に、Ｗ密着膜を有することを特徴とする請求項１
    １に記載の電子装置。
  13. 【請求項１３】 前記被処理基体は、導電膜上の層間絶
    縁膜に開口した接続孔を有することを特徴とする請求項
    １１に記載の電子装置。
  14. 【請求項１４】 前記被処理基体は、多結晶シリコン膜
    を含むことを特徴とする請求項１１に記載の電子装置。
  15. 【請求項１５】 前記層間絶縁膜は、有機系の低誘電率
    膜であることを特徴とする請求項１３に記載の電子装
    置。
JP11018955A 1999-01-27 1999-01-27 電子装置およびその製造方法 Pending JP2000223441A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11018955A JP2000223441A (ja) 1999-01-27 1999-01-27 電子装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11018955A JP2000223441A (ja) 1999-01-27 1999-01-27 電子装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000223441A true JP2000223441A (ja) 2000-08-11

Family

ID=11986083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11018955A Pending JP2000223441A (ja) 1999-01-27 1999-01-27 電子装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000223441A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759248B2 (en) 2005-10-24 2010-07-20 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
WO2018061144A1 (ja) * 2016-09-29 2018-04-05 株式会社日立国際電気 半導体装置の製造方法
CN108122744A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759248B2 (en) 2005-10-24 2010-07-20 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
WO2018061144A1 (ja) * 2016-09-29 2018-04-05 株式会社日立国際電気 半導体装置の製造方法
CN108122744A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US10516034B2 (en) 2016-11-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US10522650B2 (en) 2016-11-29 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US11031486B2 (en) 2016-11-29 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US11616132B2 (en) 2016-11-29 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture

Similar Documents

Publication Publication Date Title
KR100442023B1 (ko) 좁은구멍의충전및결정상으로배열된라이너층을이용한금속상호연결부형성
JP3221025B2 (ja) プラズマプロセス装置
US6045666A (en) Aluminum hole filling method using ionized metal adhesion layer
US5356835A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
JP3216345B2 (ja) 半導体装置及びその作製方法
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
JPH08264530A (ja) 半導体装置の製造方法及び半導体装置の製造装置
TW200421542A (en) A method for depositing a metal layer on a semiconductor interconnect structure
US6268274B1 (en) Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
EP0818817A2 (en) Aluminium hole filling using ionized metal adhesion layer
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
US5462890A (en) Method for making a tungsten plug of a semiconductor device
JP2003243497A (ja) 配線構造及びその形成方法
JP2005129831A (ja) 半導体装置の製造方法
JP2000223441A (ja) 電子装置およびその製造方法
JP2000252359A (ja) 絶縁膜のエッチング方法および配線層の形成方法
US20020177297A1 (en) Method for forming wire in semiconductor device
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
KR20020057552A (ko) 반도체 집적 회로의 제조 방법
JP4032487B2 (ja) 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法
JPH05267219A (ja) メタルプラグの形成方法
KR100286253B1 (ko) 질소플라즈마를 이용한 선택적 금속박막 증착방법 및 그를 이용한 다층금속 연결배선 방법
US6316355B1 (en) Method for forming metal wire using titanium film in semiconductor device having contact holes