JP2000242237A - 電気光学装置の駆動回路、電気光学装置および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 サンプリング信号のオーバーラップを防止し
てゴーストやクロストークの発生を抑える。 【解決手段】 例えば、Ｒ方向転送の場合、複数のラ
ッチ回路１４３０は、クロック信号ＣＬＸおよび反転ク
ロック信号ＣＬＸINVに応じて転送開始パルスＤＸ−Ｒ
を順次シフトして出力し、これら単位回路１４３０のそ
れぞれに対応して設けられる各ＮＡＮＤ回路１４６４
は、対応するラッチ回路１４３０の出力信号と、その出
力信号のアクティブ期間を制限するイネーブル信号ＥＮ
Ｂ１またはＥＮＢ２と、イネーブル信号ＥＮＢ１、ＥＮ
Ｂ２の否定論理積信号との否定論理積を求める。これに
より、イネーブル信号ＥＮＢ１、ＥＮＢ２がオーバーラ
ップすると、ＮＡＮＤ回路１４６４の出力信号は強制的
にＨレベルとされるので、各ＮＡＮＤ回路１４６４の出
力を反転したサンプリング信号Ｓ１〜Ｓｎのオーバーラ
ップが防止されることとなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、いわゆるゴースト
やクロストークなどの発生を抑えて高品位な表示が可能
な電気光学装置、および、その駆動回路、並びに、この
電気光学装置を表示部に用いた電子機器に関する。

【０００２】

【従来の技術】従来の電気光学装置、例えば、液晶装置
の駆動回路は、画像表示領域に配線されたデータ線や走
査線などに、画像信号や走査信号などを所定タイミング
で供給するためのデータ線駆動回路や、走査線駆動回
路、サンプリング回路などから構成されている。

【０００３】このうち、データ線駆動回路は、一般に
は、複数のラッチ回路（シフトレジスタ回路）を備え、
水平走査期間の最初に供給される転送信号をクロック信
号に応じて順次シフトして、これをサンプリング信号と
して出力するものであり、同様に、走査線駆動回路は、
複数のラッチ回路を備え、垂直走査期間の最初に供給さ
れる転送信号をクロック信号に応じて順次シフトして、
これを走査信号として出力するものである。また、サン
プリング回路は、各データ線毎に設けられるサンプリン
グ用のスイッチを備え、外部から供給される画像信号
を、データ線駆動回路によるサンプリング信号にしたが
いサンプリングして、各データ線に供給するものであ
る。

【０００４】

【発明が解決しようとする課題】しかしながら、互いに
排他的となるべきサンプリング信号が、何らかの理由に
よりオーバーラップして出力されると、あるデータ線に
本来サンプリングされるべき画像信号は、これに隣接す
るデータ線にもサンプリングされてしまう。この結果、
いわゆるゴーストやクロストークなどが発生して、表示
品位が低下する、という問題が生じる。

【０００５】特に、最近では、ドットクロックの高周波
数化に対処すべく、１系統の画像信号を複数のｍ系統に
シリアル−パラレル変換（相展開）するとともに、これ
らｍ系統の画像信号をサンプリング信号にしたがって同
時にサンプリングして、ｍ本のデータ線に供給する技術
が開発されているが、このような技術において、サンプ
リング信号がオーバーラップして出力されると、ｍ本単
位にゴーストやクロストークなどが発生するので、表示
品位の低下は、より深刻な問題となる。

【０００６】本発明は、上述した事情に鑑みてなされた
もので、その目的とするところは、データ線駆動回路か
ら出力されるサンプリング信号のオーバーラップを防止
して、ゴーストやクロストークなどに起因する表示品位
の低下を抑えた電気光学装置の駆動回路、および、電気
光学装置、並びに、この電気光学装置を表示部に用いた
電子機器を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
本発明に係る電気光学装置の駆動回路にあっては、基板
に複数の走査線と、複数のデータ線と、前記各走査線と
前記各データ線に接続されたスイッチング素子と、前記
スイッチング素子に接続された画素電極とを有する電気
光学装置の駆動回路であって、クロック信号に応じて入
力信号を順次シフトして出力する複数の単位回路と、前
記複数の単位回路のそれぞれに対応して設けられ、各々
は、対応する単位回路から出力される信号のアクティブ
期間を、制限信号にしたがって制限し、サンプリング信
号として出力する一方、自段に対応してパルス幅を制限
した信号のアクティブ期間と、後段に対応してパルス幅
が制限された信号のアクティブ期間とがオーバーラップ
する第１の場合には、前記制限信号にかかわらず、自段
に対応する単位回路の出力信号を非アクティブにしてサ
ンプリング信号として出力するパルス幅制限回路と、前
記データ線にそれぞれ対応して設けられ、各々は、前記
パルス幅制限回路によるサンプリング信号にしたがって
画像信号をサンプリングして、対応するデータ線に供給
するスイッチとを具備することを特徴としている。

【０００８】本発明によれば、原則的には、各単位回路
から出力される信号のアクティブ期間が、制限信号にし
たがって制限され、これがサンプリング信号として出力
される。ただし、例外的に、自段に対応してパルス幅を
制限した信号のアクティブ期間と、後段に対応してパル
ス幅が制限された信号のアクティブ期間とがオーバーラ
ップする第１の場合には、パルス幅を制限する制限信号
にかかわらず、自段に対応する単位回路の出力信号が非
アクティブにされて、これがサンプリング信号として出
力される。このため、原則的にも、例外的にも、各サン
プリング信号におけるアクティブ期間のオーバーラップ
が未然に防止される。したがって、このようなサンプリ
ング信号にしたがって画像信号をサンプリングすれば、
同一画像信号が異なるデータ線にサンプリングされてし
まう事態が回避されるので、いわゆるゴーストやクロス
トークなどの発生が抑えられることとなる。

【０００９】ここで、本発明において、前記制限信号は
複数系列で供給され、そのうち、一の系列の制限信号
が、複数の単位回路のいずれかに対応するものであり、
自段に対応して供給される制限信号と、後段に対応して
供給される制限信号とのオーバーラップを検出する検出
回路を備え、前記パルス幅制限回路は、前記検出回路に
よってオーバーラップが検出された場合を、前記第１の
場合とすることが望ましい。この構成によれば、自段に
対応して供給される制限信号と、後段に対応して供給さ
れる制限信号とのオーバーラップが検出されると、自段
に対応する単位回路の出力信号が非アクティブ状態にさ
れて、これが自段に対応するサンプリング信号として出
力されるので、各サンプリング信号におけるアクティブ
期間のオーバーラップが防止されることとなる。

【００１０】このような具体的構成とすべく、本発明で
は、前記検出回路は、自段に対応して供給される制限信
号と、後段に対応して供給される制限信号との論理積ま
たはその否定を出力する第１のゲート回路を含み、前記
パルス幅制限回路は、自段の単位回路から出力される信
号と、自段に対応して供給される制限信号と、前記第１
のゲート回路による出力信号との論理積またはその否定
を出力する第２のゲート回路を含むことが望ましいと考
える。こうすれば、構成が比較的簡易となるので、第
１、第２ゲート回路の構成素子を、画像信号をサンプリ
ングするスイッチや、画素を駆動する素子と共通プロセ
スで形成することが容易となる。

【００１１】また、本発明において、前記制限信号は複
数系列で供給され、そのうち、一の系列の制限信号は、
複数の単位回路のいずれかに対応するものであり、自段
に対応するサンプリング信号と、後段に対応して供給さ
れる制限信号とのオーバーラップを検出する検出回路を
備え、前記パルス幅制限回路は、前記検出回路によって
オーバーラップが検出された場合を、前記第１の場合と
することが望ましい。この構成によれば、自段に対応す
るサンプリング信号と、後段に対応して供給される制限
信号とのオーバーラップが検出されると、自段に対応す
る単位回路の出力信号が非アクティブ状態にされて、こ
れが自段に対応するサンプリング信号として出力される
ので、各サンプリング信号におけるアクティブ期間のオ
ーバーラップが防止されることとなる。

【００１２】このような具体的構成とすべく、本発明で
は、前記検出回路は、自段に対応するサンプリング信号
と、後段に対応して供給される制限信号との論理積また
はその否定を出力する第１のゲート回路を含み、前記パ
ルス幅制限回路は、自段の単位回路から出力される信号
と、自段に対応して供給される制限信号と、前記第１の
ゲート回路による出力信号との論理積またはその否定を
出力する第２のゲート回路を含むことが望ましいと考え
る。こうすれば、構成が比較的簡易となるので、第１、
第２ゲート回路の構成素子を、画像信号をサンプリング
するスイッチや、画素を駆動する素子と共通プロセスで
形成することが容易となる。

【００１３】一方、本発明において、前記パルス幅制限
回路は、自段に対応してパルス幅を制限した信号のアク
ティブ期間と、後段に対応するサンプリング信号のアク
ティブ期間とのオーバーラップを検出する検出回路を備
え、前記パルス幅制限回路は、前記検出回路によってオ
ーバーラップが検出された場合を、前記第１の場合とす
ることが望ましい。この構成によれば、自段に対応して
パルス幅を制限した信号のアクティブ期間と、後段に対
応するサンプリング信号のアクティブ期間とのオーバー
ラップが検出されると、自段に対応する単位回路の出力
信号が非アクティブ状態にされて、これが自段に対応す
るサンプリング信号として出力されるので、制限信号を
監視することなく、各サンプリング信号におけるアクテ
ィブ期間のオーバーラップが防止されることとなる。

【００１４】このような具体的構成とすべく、本発明で
は、前記検出回路は、自段に対応してパルス幅を制限し
た信号のアクティブ期間と、後段に対応するサンプリン
グ信号との論理和またはその否定を出力するゲート回路
を含むことが望ましいと考える。こうすれば、構成が比
較的簡易となるので、第１、第２ゲート回路の構成素子
を、画素信号をサンプリングするスイッチや、画素を駆
動する素子と共通プロセスで形成することが容易とな
る。

【００１５】ところで、本発明において、前記パルス幅
制限回路は、さらに、自段に対応してパルス幅を制限し
た信号のアクティブ期間と、前段に対応してパルス幅が
制限された信号のアクティブ期間とがオーバーラップす
る第２の場合でも、前記制限信号にかかわらず、自段に
対応する単位回路の出力信号を非アクティブとすること
が望ましい。このような構成によっても、第１の場合と
同様に、各サンプリング信号におけるアクティブ期間の
オーバーラップを防止できるからである。

【００１６】また、本発明において、複数の単位回路
は、入力信号を、双方向にシフト可能であることも望ま
しい。これにより、電気光学装置の用途に応じてシフト
方向を変更して、正転像および反転像の表示が可能とな
る。

【００１７】さらに、本発明において、前記画像信号
は、時間軸に伸長されてｍ（ｍは２以上の整数とする）
本の系統に変換されたものであり、前記データ線は、ｍ
本毎にブロック化され、ブロック化されたｍ本のデータ
線に対応するスイッチが、１つのサンプリング信号によ
って同時に駆動されることが望ましい。これによれば、
画像信号をサンプリングするスイッチ等の性能を高める
ことなく、ドットクロックの高周波数化に対処できると
ともに、表示の高コントラスト化を図ることが可能とな
る。

【００１８】加えて、本発明において、前記スイッチは
相補型であり、前記パルス幅制限回路は、相補型のスイ
ッチに対して、それぞれ正転および反転のサンプリング
信号を供給することが望ましい。これによれば、サンプ
リング用のスイッチにおける入力インピーダンスが高め
られるので、１つのサンプリング信号によって同時にｍ
個のサンプリング用スイッチが駆動される場合であって
も、パルス幅制限回路に高い駆動能力を持たせないで済
む。

【００１９】また、上記目的を達成するために、本発明
に係る電気光学装置にあっては、上記電気光学装置の駆
動回路によって駆動されることを特徴としている。これ
によれば、ゴーストやクロストークのない高品位な表示
が可能となる。

【００２０】ここで、本発明において、前記一対の基板
のうち、一方の基板には、マトリクス状に配置された画
素電極と、前記画素電極および前記データ線の間に介挿
されるとともに、前記走査線に供給される走査信号にし
たがって開閉するトランジスタとをさらに備えることが
望ましい。これによれば、トランジスタによりオン画素
とオフ画素とを電気的に分離できるので、コントラスト
やレスポンスなどが良好であり、かつ、高精細な表示が
可能となる。

【００２１】さらに、上記目的を達成するために、本発
明に係る電気機器にあっては、上記電気光学装置を備え
ることを特徴としているので、ゴーストやクロストーク
のない高品位な表示が可能となる。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２３】＜第１実施形態＞まず、本発明の第１実施
形態に係る電気光学装置について、電気光学材料として
液晶を用いた液晶装置を例にとって説明する。

【００２４】＜液晶装置の全体構成＞図１は、この液晶
装置の電気的な構成を示すブロック図である。この図に
示されるように、液晶装置は、液晶パネル１００と、タ
イミングジェネレータ２００と、画像信号処理回路３０
０とを備える。このうち、タイミングジェネレータ２０
０は、各部で使用されるタイミング信号や制御信号など
（必要に応じて後述する）を出力するものである。ま
た、画像信号処理回路３００内部におけるＳ／Ｐ変換回
路３０２は、１系統の画像信号Ｖｉｄｅｏを入力する
と、これを６系統の画像信号にシリアル−パラレル変換
して出力するものである。ここで、画像信号を６系統に
シリアル−パラレル変換する理由は、サンプリング回路
１５０において、サンプリング用のスイッチ１５１を構
成する薄膜トランジスタ（Thin FilmTransistor:以下Ｔ
ＦＴと称する。）のソース領域への画像信号の印加時間
を長くして、サンプリング時間および充放電時間を十分
に確保するためである。

【００２５】一方、増幅・反転回路３０４は、シリアル
−パラレル変換された画像信号のうち、反転が必要とな
るものを反転させ、この後、適宜、増幅して画像信号Ｖ
ＩＤ１〜ＶＩＤ６として液晶パネル１００に対し並列的
に供給するものである。なお、反転するか否かについて
は、一般には、データ信号の印加方式が走査線１１２
単位の極性反転であるか、データ線１１４単位の極性
反転であるか、画素単位の極性反転であるかに応じて
定められ、その反転周期は、１水平走査期間またはドッ
トクロック周期に設定される。ただし、本実施形態にあ
っては説明の便宜上、走査線１１２単位の極性反転で
ある場合を例にとって説明するが、本発明をこれに限定
する趣旨ではない。ここで、本実施形態における極性反
転とは、画像信号の振幅中心電位を基準として正極性と
負極性に交互に電圧レベルを反転させることをいう。ま
た、６系統の画像信号ＶＩＤ１〜ＶＩＤ６を液晶パネル
１００への供給するタイミングは、図１に示される液晶
装置では同時とするが、ドットクロックに同期して順次
ずらしてもよく、この場合は後述するサンプリング回路
にて６系統の画像信号を順次サンプリングする構成とな
る。

【００２６】＜液晶パネルの構成＞次に、液晶パネル１
００の電気的な構成について説明する。液晶パネル１０
０は、後述するように、素子基板と対向基板とが互いに
電極形成面を対向して貼付された構成となっている。こ
のうち、素子基板にあっては、図においてＸ方向に沿っ
て平行に複数本の走査線１１２が配列して形成され、ま
た、これと直交するＹ方向に沿って平行に複数本のデー
タ線１１４が形成されている。そして、これらの走査線
１１２とデータ線１１４との各交点においては、各画素
を制御するためのスイッチたるＴＦＴ１１６のゲート電
極が走査線１１２に接続される一方、ＴＦＴ１１６のソ
ース電極がデータ線１１４に接続されるとともに、ＴＦ
Ｔ１１６のドレイン電極が画素電極１１８に接続されて
いる。そして、各画素は、画素電極１１８と、対向基板
に形成された共通電極（後述）と、これら両電極間に挟
持された液晶とによって構成される結果、走査線１１２
とデータ線１１４との各交点に対応して、マトリクス状
に配列することとなる。なお、このほかに、蓄積容量
（図示省略）が、各画素毎に、電気的にみて、画素電極
１１８と共通電極とに挟持された液晶に対して並列に形
成される構成としても良い。

【００２７】さて、駆動回路１２０は、少なくとも走査
線駆動回路１３０、データ線駆動回路１４０およびサン
プリング回路１５０からなり、後述するように、透明性
および絶縁性を有するガラス等からなる素子基板の対向
面にあって、表示領域の周辺部に形成されるものであ
る。ここで、駆動回路１２０の構成素子は、画素を駆動
するＴＦＴ１１６と共通の製造プロセスで形成されるＰ
チャネル型ＴＦＴおよびＮチャネル型ＴＦＴを組み合わ
せて構成されるため、製造効率の向上や、製造コストの
低下、素子特性の均一化などが図られている。

【００２８】＜データ線駆動回路の構成＞次に、本実施
形態に係るデータ線駆動回路１４０について説明する。
データ線駆動回路１４０は、水平走査期間の最初に供給
される転送開始パルスＤＸ−ＲまたはＤＸ−Ｌを、クロ
ック信号ＣＬＸおよびその反転クロック信号ＣＬＸINV
にしたがって順次シフトすることによって、サンプリン
グ信号Ｓ１〜Ｓｎを所定の順番で出力するものである。

【００２９】図２は、データ線駆動回路１４０の構成を
示すブロック図である。この図において、クロック信号
ＣＬＸ、その反転クロック信号ＣＬＸINV、転送開始パ
ルスＤＸ−Ｒ（ＤＸ−Ｌ）およびイネーブル信号（パル
ス幅制限信号）ＥＮＢ１、ＥＮＢ２は、いずれも図１に
おけるタイミングジェネレータ２００によって、画像信
号ＶＩＤ１〜ＶＩＤ６と同期して供給されるものであ
る。なお、実際には、これら信号には、タイミングジェ
ネレータ２００から供給される低論理振幅信号を、図示
しないレベルシフタによって高論理振幅信号に変換され
た信号が用いられる。このように論理振幅を変換する理
由は、液晶パネル１００に各種信号を供給するタイミン
グジェネレータ２００は、一般にＣＭＯＳ回路で構成さ
れるので、その出力電圧は３〜５Ｖ程度であるのに対
し、データ線駆動回路１４０の構成素子は、画素を駆動
するＴＦＴ１１６と同一プロセスで形成されるＴＦＴで
あるので、１２Ｖ程度の比較的高い動作電圧が要求され
るからである。

【００３０】さて、データ線駆動回路１４０は、（ｎ＋
１）段に接続されたラッチ回路１４３０を備えており、
１個のラッチ回路１４３０は、クロック信号ＣＬＸおよ
びその反転クロック信号のレベル遷移（立ち下がり、立
ち上がり）時において、その直前の入力レベルをラッチ
して出力するとともに、後段に位置するラッチ回路１４
３０の入力信号として供給するものである。

【００３１】ここで、各ラッチ回路１４３０は、図にお
いてＲ方向およびＬ方向の双方向に転送可能であり、Ｒ
方向転送の場合には、ラッチ回路１４３０の左側から転
送開始パルスＤＸ−Ｒが入力される一方、Ｌ方向の転送
の場合には、ラッチ回路１４３０の右側から転送開始パ
ルスＤＸ−Ｌが入力される構成となっている。このた
め、後段とは、Ｒ方向転送の場合には右側を意味し、Ｌ
方向転送の場合には左側を意味することになる。また、
データ線駆動回路１４０を双方向に駆動するには、ｎを
奇数で構成すれば、イネーブル信号ＥＮＢ１、ＥＮＢ２
を転送方向によって切り換える必要がなくなり、外部回
路の負荷を低減できる。

【００３２】ラッチ回路１４３０の具体的構成として
は、例えば、図３（ａ）に示される構成が考えられる。
この図において、転送制御信号Ｒは、Ｒ方向転送の場合
にアクティブとなって、クロックドインバータ１４４４
の動作を許可する信号であり、転送制御信号Ｌは、Ｌ方
向転送の場合にアクティブとなって、クロックドインバ
ータ１４５４の動作を許可する信号である。また、奇数
段のクロックドインバータ１４３２は、クロック信号Ｃ
ＬＸの立ち上がり（反転クロック信号ＣＬＸINVの立ち
下がり）において入力信号を取り込んで反転するととも
に、次の立ち上がりまで保持するものであり、同段のク
ロックドインバータ１４３６は、反対に、反転クロック
信号ＣＬＸINVの立ち上がり（クロック信号ＣＬＸの立
ち下がり）において入力信号を取り込んで反転するとと
もに、次の立ち上がりまで保持するものである。なお、
偶数段にあっては、入力されるクロック信号ＣＬＸおよ
び反転クロック信号ＣＬＸINVの関係が、奇数段のもの
とは入れ替わっているので、偶数段のクロックドインバ
ータ１４３２、１４３６の取り込み・保持のタイミング
についても、それぞれ奇数段のものと入れ替わったもの
となる。

【００３３】このような構成において、Ｒ方向転送の場
合、転送制御信号Ｒによってクロックドインバータ１４
４４の動作が許可されるが、クロックドインバータ１４
５４の動作は禁止されるので、クロックドインバータ１
４３２の出力は、クロックドインバータ１４４４により
反転されて、当該ラッチ回路１４３０の出力信号とされ
るとともに、この反転信号がクロックドインバータ１４
３６の入力に帰還されることになる。この際、奇数段の
クロックドインバータ１４３２には、クロック信号ＣＬ
Ｘの立ち上がりで入力信号を取り込む一方、これに続く
偶数段のクロックドインバータ１４３２は、反転クロッ
ク信号ＣＬＸINVの立ち上がりで入力信号を取り込むの
で、偶数段のクロックドインバータ１４４４から出力さ
れる信号Ｓ（ｉ＋１）’は、その前段のクロックドイン
バータ１４４４から出力される信号Ｓｉ’よりも、クロ
ック信号ＣＬＸ（反転クロック信号ＣＬＸINV）の半周
期だけ遅延したものとなる。したがって、第１段〜第ｎ
段のラッチ回路１４３０からそれぞれ出力される信号Ｓ
１’〜Ｓｎ’は、１番最初に入力される転送開始パルス
ＤＸ−Ｒを、クロック信号ＣＬＸの半周期ずつ順次シフ
トしたものとなる。

【００３４】一方、Ｌ方向転送の場合、転送制御信号Ｌ
によってクロックドインバータ１４５４の動作が許可さ
れるが、クロックドインバータ１４４４の動作は禁止さ
れるので、クロックドインバータ１４３６の出力は、ク
ロックドインバータ１４５４により反転されて、当該ラ
ッチ回路１４３０の出力信号とされるとともに、この反
転信号がクロックドインバータ１４３２の入力に帰還さ
れることになる。したがって、Ｌ方向転送におけるラッ
チ回路１４３０の等価回路は、Ｒ方向転送のものを左右
反転させたものとなるから、結局、第（ｎ＋１）段〜第
２段のラッチ回路１４３０からそれぞれ出力される信号
Ｓｎ’〜Ｓ１’は、１番最初に入力される転送開始パル
スＤＸ−Ｌを、クロック信号ＣＬＸの半周期ずつ順次シ
フトしたものとなる。

【００３５】なお、ｉは、第１段〜第（ｎ＋１）段のラ
ッチ回路１４３０を一般化して説明するためものであ
る。また、双方向に転送を行う必要がないのであれば、
例えば、Ｌ方向転送のみを行うのであれば、ラッチ回路
１４３０を、図３（ｂ）に示されるように、インバータ
１４３４により転送方向を固定化した構成としても良
い。さらに、ラッチ回路１４３０は、単位回路としての
一例であり、このほかに、フリップフロップや、容量回
路などを用いても良いし、これらを適宜組み合わせて用
いても良い。

【００３６】さて、説明を再び図２に戻すと、信号Ｓ
ｉ’（Ｒ方向転送の場合に第ｉ段のラッチ回路１４３０
から出力される信号、または、Ｌ方向転送の場合に第
（ｉ＋１）段のラッチ回路１４３０から出力される信
号）は、３入力型ＮＡＮＤ回路１４６４の第１入力端に
供給されている。また、ＮＡＮＤ回路１４６４の第２入
力端には、ｉが奇数であればイネーブル信号ＥＮＢ１が
供給される一方、ｉが偶数であればイネーブル信号ＥＮ
Ｂ２が供給されている。さらに、ＮＡＮＤ回路１４６４
の第３入力端には、ＮＡＮＤ回路１４６２の出力信号、
詳細には、イネーブル信号ＥＮＢ１およびＥＮＢ２の否
定論理積信号が供給されている。ここで、イネーブル信
号ＥＮＢ１、ＥＮＢ２は、信号Ｓ１’〜Ｓｎ’の隣接同
士において同時にＨレベルとなるのを避けるために用い
られる信号であって、それぞれクロック信号ＣＬＸ（反
転クロック信号ＣＬＸINV）の半周期よりも短いパルス
幅を有し、本来的には、互いにオーバーラップしないよ
うな信号である。

【００３７】各段に対応するＮＡＮＤ回路１４６４の出
力信号は、それぞれインバータ１４６６によって反転さ
れて、これが、データ線駆動回路１４０のサンプリング
信号Ｓ１〜Ｓｎとして出力される構成となっている。
尚、インバータ１４６６は、１段、３段、５段、という
ように複数段設けるようにしても良い。

【００３８】＜サンプリング回路＞説明を再び図１に戻
して、次に、サンプリング回路１５０について説明す
る。サンプリング回路１５０は、６本のデータ線１１４
を１群（ブロック）とし、これらの群に属するデータ線
１１４に対し、サンプリング信号Ｓ１〜Ｓｎにしたがっ
て、画像信号ＶＩＤ１〜ＶＩＤ６をそれぞれサンプリン
グして供給するものである。詳細には、サンプリング回
路１５０は、各データ線１１４毎に設けられるスイッチ
１５１からなり、各スイッチ１５１は、データ線１１４
の一端と、画像信号ＶＩＤ１〜ＶＩＤ６のいずれかが供
給される信号線との間に介挿されるとともに、そのゲー
トにサンプリング信号が供給される構成となっている。

【００３９】ここで、スイッチ１５１の具体的構成につ
いては、例えば、図４（ａ）に示されるように、Ｎチャ
ネル型ＴＦＴにより構成しても良いし、同図（ｂ）に示
されるように、Ｐチャネル型ＴＦＴにより構成しても良
いし、また、同図（ｃ）に示されるように、相補型ＴＦ
Ｔにより構成しても良い。なお、図２に示される構成に
あっては、図４（ａ）に示されるＮチャネル型ＴＦＴを
用いた場合を想定しているので、Ｐチャネル型ＴＦＴを
用いる場合には、サンプリング信号Ｓｉをレベル反転さ
せた信号ＳｉINVを生成する必要があり、さらに、相補
型ＴＦＴを用いる場合には、サンプリング信号Ｓｉおよ
びその反転信号ＳｉINVをそれぞれ供給する信号線も必
要となる。また、サンプリング回路１５０を構成するス
イッチ１５１としてのＴＦＴは、いずれの型を用いるに
しても、上述のように集積化や、製造コスト、素子の均
一性などの観点から、画素電極１１８を制御するＴＦＴ
１１６と共通の製造プロセスにより形成されることが望
ましい。

【００４０】＜走査線駆動回路＞次に、走査線駆動回路
１３０について説明するが、走査線駆動回路１３０の構
成は、出力信号の引き出し方向と、入力される信号とが
異なる以外、基本的にデータ線駆動回路１４０の構成と
同様である。すなわち、走査線駆動回路１３０は、デー
タ線駆動回路１５０を９０度左回転して配置したもので
あり、図１に示されるように、パルスＤＸ−Ｒ（ＤＸ−
Ｌ）および転送制御信号Ｒ（Ｌ）の替わりに、パルスＤ
Ｙ−Ｄ（ＤＹ−Ｕ）および転送制御信号Ｄ（Ｕ）を入力
するとともに、クロック信号ＣＬＸおよびその反転クロ
ック信号ＣＬＸINVの替わりに、水平走査期間毎に、ク
ロック信号ＣＬＹおよびその反転クロック信号ＣＬＹIN
Vを入力する構成となっている。

【００４１】ここで、垂直走査方向が下方向である場合
には、垂直走査期間の最初にパルスＤＹ−Ｄが供給され
るとともに、転送制御信号Ｄがアクティブとなる一方、
垂直走査方向が上方向である場合には、垂直走査期間の
最初にパルスＤＹ−Ｕが供給されるとともに、転送制御
信号Ｕがアクティブとなる。また、クロック信号ＣＬＹ
と、その反転信号ＣＬＹINVと、パルスＤＹ−Ｕ（また
はＤＹ−Ｄ）とは、図１におけるタイミングジェネレー
タ２００によって、画像信号ＶＩＤ１〜ＶＩＤ６と同期
して供給されるものであり、さらに、これらの信号と、
転送制御信号Ｒ（Ｌ）とは、いずれも、図示しないレベ
ルシフタによって高論理振幅の信号に変換されたもので
ある。

【００４２】また、これらのクロック信号の周波数を低
く設定することにより、相隣接した走査線に供給される
走査信号が実質的に重ならないようにすることが十分に
可能なので、走査線駆動回路１３０においてパルス幅を
狭めるためのＮＡＮＤ回路と、これに続くインバータと
によるシンプルな構成にしても問題はない。

【００４３】＜第１実施形態の動作＞次に、上述した構
成に係る液晶装置における動作について説明する。な
お、以下においては説明の便宜上、垂直走査方向を下方
向とし、水平走査方向を右（Ｒ）方向とする。

【００４４】この場合、走査線駆動回路１３０には、垂
直走査期間の最初にパルスＤＹ−Ｄが供給され、クロッ
ク信号ＣＬＹおよびその反転クロック信号ＣＬＹINVに
よって順次シフトされて、各走査線１１２に出力され
る。これにより、複数の走査線１１２が１本ずつ線順次
に下方向に選択されることとなる。

【００４５】また、１系統の画像信号Ｖｉｄｅｏは、画
像信号処理回路３００によって、図５に示されるよう
に、画像信号ＶＩＤ１〜ＶＩＤ６に分配されるととも
に、時間軸に対して６倍に伸長される。さらに、ある走
査線が選択される期間の最初、すなわち水平走査期間の
最初において、データ線駆動回路１４０には、同図に示
されるように、転送開始パルスＤＸ−Ｒが供給される。

【００４６】ここで、通常の動作において、イネーブル
信号ＥＮＢ１、ＥＮＢ２は、タイミングジェネレータ２
００から、図５に示されるようにＨレベル（アクティ
ブ）期間が互いにオーバーラップしないように供給され
るので、図２におけるＮＡＮＤ回路１４６２の出力信号
は、継続してＨレベルとなり、Ｌレベルに遷移しない。
このため、ＮＡＮＤ回路１４６４の出力は、ｉが奇数で
あれば、信号Ｓｉおよびイネーブル信号ＥＮＢ１のみに
依存し、また、ｉが偶数であれば、信号Ｓｉおよびイネ
ーブル信号ＥＮＢ２のみに依存することになる。

【００４７】このため、信号Ｓ１’〜Ｓｎ’は、すなわ
ち、第１段〜第ｎ段のラッチ回路１４３０によって、最
初に供給される転送開始パルスＤＸ−Ｒを、クロック信
号ＣＬＸおよびその反転クロック信号ＣＬＸINVの半周
期ずつ毎に順次シフトした信号Ｓ１’〜Ｓｎ’は、イネ
ーブル信号ＥＮＢ１、ＥＮＢ２のＨレベル期間ＳＭＰａ
に制限されて、これが図５に示されるように、サンプリ
ング信号Ｓ１〜Ｓｎとして順次出力されることとなる。

【００４８】ここで、サンプリング信号Ｓ１がＨレベル
となると、この群に属する６本のデータ線１１４に、そ
れぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ
て、これらの画像信号ＶＩＤ１〜ＶＩＤ６が現時点で選
択された走査線１１２と交差する６個の画素に、当該Ｔ
ＦＴ１１６によってそれぞれ書き込まれることとなる。
この後、サンプリング信号Ｓ２がＨレベルとなると、今
度は、次の６本のデータ線１１４にそれぞれ画像信号Ｖ
ＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信
号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線１
１２と交差する６個の画素に、当該ＴＦＴ１１６によっ
てそれぞれ書き込まれることとなる。

【００４９】以下同様にして、サンプリング信号Ｓ３、
Ｓ４、……、Ｓｎが順次Ｈレベルとなると、各サンプリ
ング信号に属する６本のデータ線１１４にそれぞれ画像
信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの
画像信号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走
査線１１２と交差する６個の画素にそれぞれ書き込まれ
ることとなる。そして、この後、次の走査線１１２が選
択され、再び、サンプリング信号Ｓ１〜Ｓｎが順次出力
されて、同様な書き込みが繰り返し実行されることとな
る。

【００５０】このような駆動方式では、データ線１１４
を１本毎に駆動する方式と比較すると、各スイッチ１５
１による画像信号のサンプリング時間が６倍となるの
で、各画素における充放電時間が十分に確保される。こ
のため、高コントラスト化が図られることになる。さら
に、データ線駆動回路１４０におけるラッチ回路１４３
０の段数、および、クロック信号ＣＬＸおよびその反転
クロック信号ＣＬＸINVの周波数が、それぞれ１／６に
低減されるので、段数の低減化と併せて低消費電力化も
図られることとなる。

【００５１】ところで、イネーブル信号ＥＮＢ１、ＥＮ
Ｂ２は、Ｈレベル期間が互いにオーバーラップしないよ
うにタイミングジェネレータ２００によって生成される
が、何らかの理由により、例えば、信号線の容量分・抵
抗分に起因する信号波形の鈍化・遅延や、レベルシフタ
の能力低下などの理由により、図６に示されるように、
期間ＯＶＬにおいて互いにオーバーラップしてしまう場
合がある。このような場合、単純に、イネーブル信号Ｅ
ＮＢ１、ＥＮＢ２によって信号Ｓ１’〜Ｓｎ’のパルス
幅を制限する構成であると、サンプリング信号Ｓ１〜Ｓ
ｎのＨレベル期間もオーバーラップして、ある１群に属
するデータ線１１４にサンプリングされるべき画像信号
ＶＩＤ１〜ＶＩＤ６が、その群に隣接する群に属するデ
ータ線１１４にもサンプリングされる結果、いわゆるゴ
ーストやクロストークなどが生じて表示品位の低下を招
くことになる。このことは、１群を構成するデータ線１
１４が多数であればある程、顕著となる。

【００５２】これに対し、本実施形態では、イネーブル
信号ＥＮＢ１、ＥＮＢ２のＨレベルが期間ＯＶＬにおい
て互いにオーバーラップすると、図２におけるＮＡＮＤ
回路１４６２の出力信号がＬレベルに遷移するため、こ
れを第３入力端に入力するＮＡＮＤ回路１４６４の出力
は、無条件にＨレベルとなる。したがって、ＮＡＮＤ回
路１４６４の出力をインバータ１４６６により反転した
サンプリング信号Ｓｉは、たとえ信号Ｓｉ’がＨレベル
であっても、強制的に非アクティブ状態たるＬレベルと
される。すなわち、サンプリング信号Ｓ１〜Ｓｎは、例
えば、隣接するサンプリング信号Ｓ１、Ｓ２は、図６に
示されるように、同時にＨレベルとはならない。このた
め、本実施形態によれば、イネーブル信号ＥＮＢ１、Ｅ
ＮＢ２が互いにオーバーラップしたとしても、サンプリ
ング信号はオーバーラップしないので、上記ゴーストや
クロストークなどが抑えられる結果、表示品位の低下が
防止されることとなる。

【００５３】さらに、設計時にイネーブル信号ＥＮＢ
１、ＥＮＢ２のオーバーラップを意識せずに、サンプリ
ング信号におけるＨレベル期間の拡大を図ることが可能
となる。すなわち、単純に、イネーブル信号ＥＮＢ１、
ＥＮＢ２によって信号Ｓ１’〜Ｓｎ’のパルス幅を制限
する構成において、イネーブル信号ＥＮＢ１、ＥＮＢ２
のＨレベル期間を拡大すると、それだけサンプリング信
号がオーバーラップする可能性が高くなるが、本実施形
態によれば、サンプリング信号のオーバーラップを防止
しつつ、イネーブル信号ＥＮＢ１、ＥＮＢ２におけるＨ
レベル期間を拡大することが可能である。このため、サ
ンプリング信号がＨレベルとなる期間を拡大することが
できるのである。実際、図６において、サンプリング信
号がＨレベルとなる期間ＳＭＰｂは、図５における期間
ＳＭＰａよりも拡大している。したがって、本実施形態
によれば、サンプリング信号のＨレベル期間が拡大する
のに伴い、各スイッチ１５１によるサンプリング時間も
拡大するので、各画素における充放電時間もさらに確保
されることになる。このため、さらなる高コントラスト
化も図られることになる。

【００５４】なお、第１実施形態においては、水平走査
方向を右（Ｒ）方向として説明したが、反対に、左
（Ｌ）方向とする場合には、各ラッチ回路１４３０が、
Ｒ方向転送時の構成を左右反転させたものとなる。この
ため、サンプリング信号が、Ｓｎ、Ｓ（ｎ−１）、…
…、Ｓ２、Ｓ１という順番で出力される点において相違
するのみであるから、その動作について説明は省略す
る。垂直走査期間を上方向とする場合も同様である。

【００５５】＜第２実施形態＞上述した第１実施形態に
あっては、通常、ラッチ回路から出力される信号のパル
ス幅を、イネーブル信号ＥＮＢ１またはＥＮＢ２のＨレ
ベル期間に制限して出力するが、イネーブル信号ＥＮＢ
１、ＥＮＢ２のＨレベル期間がオーバーラップする場合
には、ラッチ回路の出力信号を強制的にＬレベルとする
構成により、サンプリング信号のオーバーラップを未然
に防止して、ゴースト等の発生を抑えるものであった
が、本発明は、これ以外の構成でもゴーストの発生を抑
えることが可能である。そこで、第１実施形態とは異な
る第２実施形態について説明する。

【００５６】図７は、この第２実施形態に係るデータ線
駆動回路の構成を示すブロック図である。この図に示さ
れるデータ線駆動回路１４０が、図２に示される第１実
施形態と相違する点は、ＮＡＮＤ回路１４６４の第３入
力端に供給される信号が２入力型ＮＡＮＤ回路１４６８
の出力信号である点にある。ここで、ＮＡＮＤ回路１４
６８の一方の入力端には、ｉが奇数であればイネーブル
信号ＥＮＢ２が供給される一方、ｉが偶数であればイネ
ーブル信号ＥＮＢ１が供給されている。また、ＮＡＮＤ
回路１４６８の他方の入力端には、サンプリング信号Ｓ
ｉが帰還して供給されている。

【００５７】さて、ｉが奇数であるサンプリング信号Ｓ
ｉにとって、イネーブル信号ＥＮＢ２は、Ｒ方向転送で
あればサンプリング信号Ｓ（ｉ＋１）のＨレベル期間を
規定する信号であり、Ｌ方向転送であればサンプリング
信号Ｓ（ｉ−１）のＨレベル期間を規定する信号であ
る。すなわち、いずれの転送方向であっても、イネーブ
ル信号ＥＮＢ２は、当該サンプリング信号Ｓｉの前段及
び後段に相当するサンプリング信号においてＨレベル期
間を規定する信号である。同様に、ｉが偶数であるサン
プリング信号Ｓｉにとって、イネーブル信号ＥＮＢ１
は、当該サンプリング信号Ｓｉの前段及び後段に相当す
るサンプリング信号においてＨレベル期間を規定する信
号である。

【００５８】このため、単純に、イネーブル信号ＥＮＢ
１、ＥＮＢ２によって信号Ｓ１’〜Ｓｎ’のパルス幅を
制限する従来構成にとって、ｉが奇数であるサンプリン
グ信号ＳｉのＨレベル期間とイネーブル信号ＥＮＢ２の
Ｈレベル期間とがオーバーラップすること、および、ｉ
が偶数であるサンプリング信号ＳｉのＨレベル期間とイ
ネーブル信号ＥＮＢ１のＨレベル期間とがオーバーラッ
プすることは、サンプリング信号Ｓｉと、この前段ある
いは後段に相当するサンプリング信号とのＨレベル期間
がオーバーラップすることを意味することにほかならな
い。

【００５９】これに対し、本実施形態において、ｉが奇
数であるサンプリング信号ＳｉのＨレベル期間とイネー
ブル信号ＥＮＢ２のＨレベル期間とがオーバーラップす
ると、ｉが奇数に相当するＮＡＮＤ回路１４６８の出力
信号がＬレベルに遷移するため、これを第３入力端に入
力するＮＡＮＤ回路１４６４の出力は、無条件にＨレベ
ルとなる。同様に、ｉが偶数であるサンプリング信号Ｓ
ｉのＨレベル期間とイネーブル信号ＥＮＢ１のＨレベル
期間とがオーバーラップすると、ｉが偶数に相当するＮ
ＡＮＤ回路１４６８の出力信号がＬレベルに遷移するた
め、ＮＡＮＤ回路１４６４の出力は無条件にＨレベルと
なる。

【００６０】したがって、第２実施形態にあっても、第
１実施形態と同様に、ＮＡＮＤ回路１４６４の出力をイ
ンバータ１４６６により反転したサンプリング信号Ｓ１
〜Ｓｎは、同時にＨレベルとはならないので、ゴースト
やクロストークなどによる表示品位の低下を防止するこ
とが可能となる。

【００６１】＜第３実施形態＞上述した第１、第２実施
形態にあっては、イネーブル信号がオーバーラップする
場合や、あるサンプリング信号と、この後段に対応して
供給されるイネーブル信号とがオーバーラップする場合
に、当該サンプリング信号を強制的にＬレベルとする構
成であったが、イネーブル信号を監視しなくても、サン
プリング信号のオーバーラップを未然に防ぐことは可能
である。そこで、イネーブル信号を監視しないで、サン
プリング信号のオーバーラップを防止する第３実施形態
について説明する。

【００６２】図８は、この第３実施形態に係るデータ線
駆動回路の構成を示すブロック図である。この図に示さ
れるように、本実施形態に係るデータ線駆動回路１４０
には、ｉが奇数である信号Ｓｉ’のパルス幅をイネーブ
ル信号ＥＮＢ１にしたがって制限する一方、ｉが偶数で
ある信号Ｓｉ’のパルス幅をイネーブル信号ＥＮＢ２に
したがって制限するＮＡＮＤ回路１４７２に加え、３入
力型ＮＯＲ回路１４７４およびインバータ１４７６、１
４７８が、各ＮＡＮＤ回路１４７２に対応して備えられ
ている。

【００６３】ここで、ＮＯＲ回路１４７４の第１入力端
には、Ｒ方向転送の場合に前段となる（Ｌ方向転送の場
合に後段となる）サンプリング信号Ｓ（ｉ−１）が供給
され、第２入力端には、ＮＡＮＤ回路１４７２の出力信
号が供給され、さらに、第３入力端には、Ｒ方向転送の
場合に後段となる（Ｌ方向転送の場合に前段となる）サ
ンプリング信号Ｓ（ｉ＋１）が供給されている。ただ
し、図において、最左端に位置するＮＯＲ回路１４７４
の第１入力端、および、最右端に位置するＮＯＲ回路１
４７４の第３入力端には、それぞれ、対応する信号が存
在しないので、Ｌレベル信号が供給されている。

【００６４】そして、各ＮＯＲ回路１４７４による否定
論理和信号は、インバータ１４７６、１４７８を順次介
することにより正転されて、これが、サンプリング信号
Ｓ１〜Ｓｎとして出力される構成となっている。

【００６５】このような構成において、通常、各ラッチ
回路１４３０の出力信号Ｓｉ’〜Ｓｎ’のパルス幅は、
それぞれイネーブル信号ＥＮＢ１、ＥＮＢ２のＨレベル
期間に制限されるので、これによるサンプリング信号Ｓ
１〜ＳｎのＨレベル期間が同時にＨレベルになることは
ない。

【００６６】ただし、何らかの理由により、イネーブル
信号ＥＮＢ１、ＥＮＢ２のＨレベル期間がオーバーラッ
プすると、各ＮＡＮＤ回路１４７２の出力信号、特に、
隣接するＮＡＮＤ回路１４７２の出力信号同士において
も、オーバーラップが発生するが、第３実施形態によれ
ば、自段のＮＡＮＤ回路１４７２による出力信号が、後
段または前段のサンプリング信号とオーバーラップする
と、ＮＯＲ回路１４７４の出力は強制的にＬレベルとな
る。

【００６７】したがって、第３実施形態にあっても、各
インバータ１４７８による反転信号、すなわち、各ＮＯ
Ｒ回路１４７４の出力を正転したサンプリング信号Ｓ１
〜Ｓｎは、第１および第２実施形態と同様に、同時にＨ
レベルとはならないので、ゴーストやクロストークなど
による表示品位の低下を防止することが可能となる。

【００６８】なお、第３実施形態にあっては、オーバー
ラップを検出する際に、第１および第２実施形態のよう
に、イネーブル信号ＥＮＢ１、ＥＮＢ２を監視しないの
で、各ＮＯＲ回路１４７４への入力信号を生成する構成
についても、種々のものが適用可能である。例えば、図
９（ａ）に示されるように、各ラッチ回路１４３０への
入力信号および出力信号（すなわち、あるラッチ回路に
よる出力信号と、その後段のラッチ回路による出力信
号）の否定論理積を２入力型ＮＡＮＤ回路１４８２によ
り求めて、これを各ＮＯＲ回路１４７４への入力信号と
しても良い。また、同図（ｂ）に示されるように、各ラ
ッチ回路１４３０の入力信号と、出力信号と、１系列の
イネーブル信号ＥＮＢ３との否定論理積を３入力型ＮＡ
ＮＤ回路１４８４により求めて、これを各ＮＯＲ回路１
４７４への入力信号としても良い。さらに、同図（ｃ）
に示されるように、各ラッチ回路１４３０の出力信号を
ゲートとして開閉するアナログスイッチ１４８６を設け
るとともに、このアナログスイッチ１４８６を介したイ
ネーブル信号ＥＮＢ３を、各ＮＯＲ回路１４７４の入力
端に供給する構成としても良い。

【００６９】ここで、イネーブル信号ＥＮＢ３は、図１
０に示されるように、イネーブル信号ＥＮＢ１、ＥＮＢ
２の２系統による機能を１系統に負わせた信号に相当
し、通常では、ノッチ状のＬレベル期間を有するもので
ある。ただし、何らかの理由により、Ｌレベル期間が消
滅すると、実質的にＨレベル期間が継続することになる
ので、ラッチ回路１４３０から出力される信号のＨレベ
ル期間を狭めるという本来の機能が喪失するが、図８に
おけるＮＯＲ回路１４７４によって、サンプリング信号
Ｓ１〜Ｓｎのオーバーラップは未然に防止されることと
なる。また、イネーブル信号が１系統ですむため、周辺
回路の負荷低減できるばかりでなく、外部回路接続用端
子及びイネーブル信号線を削減でき、液晶装置の微細化
に有利である。

【００７０】＜液晶パネルの構成例＞次に、上述した各
実施形態に係るデータ線駆動回路１４０を有する液晶パ
ネル１００の全体構成について図１１および図１２を参
照して説明する。ここで、図１１は、液晶パネル１００
の構成を示す斜視図であり、図１２は、図１１における
Ａ−Ａ’線の断面図である。

【００７１】これらの図に示されるように、液晶パネル
１００は、画素電極１１８等が形成されたガラスや、半
導体、石英などの素子基板１０１と、共通電極１０８等
が形成されたガラスなどの透明な対向基板１０２とが、
スペーサ１０３の混入されたシール材１０４によって一
定の間隙を保って、互いに電極形成面が対向するように
貼り合わせられるとともに、この間隙に電気光学材料と
しての液晶１０５が封入された構造となっている。な
お、シール材１０４は、対向基板１０２の基板周辺に沿
って形成されるが、液晶１０５を封入するために一部が
開口している。このため、液晶１０５の封入後に、その
開口部分が封止材１０６によって封止されている。

【００７２】ここで、素子基板１０１の対向面であっ
て、シール材１０４の外側一辺においては、上述したデ
ータ線駆動回路１４０およびサンプリング回路１５０が
形成されて、Ｙ方向に延在するデータ線１１４を駆動す
る構成となっている。さらに、この一辺には複数の外部
回路接続端子１０７が形成されて、タイミングジェネレ
ータ２００および画像信号処理回路３００からの各種信
号を入力する構成となっている。また、この一辺に隣接
する２辺には、２個の走査線駆動回路１３０が形成され
て、Ｘ方向に延在する走査線１１２をそれぞれ両側から
駆動する構成となっている。なお、走査線１１２に供給
される走査信号の遅延が問題にならないのであれば、走
査線駆動回路１３０を片側１個だけに形成する構成でも
良い。ほかに、素子基板１０１において、データ線１１
４への画像信号の書込負荷を低減するため、各データ線
１１４を、画像信号に先行するタイミングにおいて所定
電位にプリチャージするプリチャージ回路を形成しても
良い。

【００７３】一方、対向基板１０２の共通電極１０８
は、素子基板１０１との貼合部分における４隅のうち、
少なくとも１箇所において設けられた導通材によって、
素子基板１０１との電気的導通が図られている。ほか
に、対向基板１０２には、液晶パネル１００の用途に応
じて、例えば、第１に、ストライプ状や、モザイク状、
トライアングル状等に配列したカラーフィルタが設けら
れ、第２に、例えば、クロムやニッケルなどの金属材料
や、カーボンやチタンなどをフォトレジストに分散した
樹脂ブラックなどの遮光膜が設けられる。なお、色光変
調の用途の場合には、カラーフィルタは形成されずに遮
光膜が対向基板１０２に設けられる。

【００７４】くわえて、素子基板１０１および対向基板
１０２の対向面には、それぞれ所定の方向にラビング処
理された配向膜（図示省略）などが設けられる一方、そ
の各背面側には配向方向に応じた偏光板（図示省略）が
それぞれ設けられる。ただし、液晶１０５として、高分
子中に微小粒として分散させた高分子分散型液晶を用い
れば、前述の配向膜や偏光板などが不要となる結果、光
利用効率が高まるので、高輝度化や低消費電力化などの
点において有利である。

【００７５】なお、駆動回路１２０等の周辺回路の一部
または全部を、素子基板１０１に形成する替わりに、例
えば、ＴＡＢ（Tape Automated Bonding）技術を用いて
フィルムに実装された駆動用ＩＣチップを、素子基板１
０１の所定位置に設けられる異方性導電フィルムを介し
て電気的および機械的に接続する構成としても良いし、
駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技
術を用いて、素子基板１０１の所定位置に異方性導電フ
ィルムを介して電気的および機械的に接続する構成とし
ても良い。

【００７６】＜変換数と１群を構成するデータ線数との
関係＞ところで、上述の説明では、サンプリング回路１
５０は、１群とする６本のデータ線１１４に対して、６
系統に変換された画像信号ＶＩＤ１〜ＶＩＤ６を同時に
サンプリングして供給するとともに、画像信号ＶＩＤ１
〜ＶＩＤ６の印加をデータ線群毎に順次行うように構成
したが、変換数および同時に印加するデータ線数（すな
わち、１群を構成するデータ線数）は、「６」に限られ
るものではない。例えば、サンプリング回路１５０にお
けるスイッチ１５１の応答速度が十分に高いのであれ
ば、画像信号をパラレルに変換することなく１本の信号
線にシリアル伝送して、各データ線１１４毎に順次サン
プリングするように構成しても良い。また、変換数およ
び同時に印加するデータ線の数を「３」や、「１２」、
「２４」等として、３本や、１２本、２４本等のデータ
線に対して、３系統変換や、１２系統変換、２４系統変
換等して並列供給させた画像信号を同時に供給する構成
としても良い。なお、変換数および同時に印加するデー
タ線数としては、カラーの画像信号が３つの原色に係る
信号からなることとの関係から、３の倍数であることが
制御や回路などを簡易化する上で好ましい。

【００７７】＜素子基板の構成など＞また、各実施形態
においては、液晶パネル１００の素子基板１０１をガラ
ス等の透明な絶縁性基板により構成して、当該基板上に
シリコン薄膜を形成するとともに、当該薄膜上にソー
ス、ドレイン、チャネルが形成されたＴＦＴによって、
画素のスイッチング素子（ＴＦＴ１１６）や駆動回路１
２０の素子を構成するものとして説明したが、本発明は
これに限られるものではない。

【００７８】例えば、素子基板１０１を半導体基板によ
り構成して、当該半導体基板の表面にソース、ドレイ
ン、チャネルが形成された絶縁ゲート型電界効果トラン
ジスタによって、画素のスイッチング素子や駆動回路１
２０の素子を構成しても良い。このように素子基板１０
１を半導体基板により構成する場合には、透過型の電気
光学装置として用いることができないため、画素電極１
１８をアルミニウムなどで形成して、反射型として用い
られることとなる。また、単に、素子基板１０１を透明
基板として、画素電極１１８を反射型にしても良い。

【００７９】さらに、上述した実施の形態にあっては、
画素のスイッチング素子を、ＴＦＴで代表される３端子
素子として説明したが、ダイオード等の２端子素子で構
成しても良い。ただし、画素のスイッチング素子として
２端子素子を用いる場合には、走査線１１２を一方の基
板に形成し、データ線１１４を他方の基板に形成すると
ともに、２端子素子を、走査線１１２またはデータ線１
１４のいずれか一方と、画素電極１１８との間に形成す
る必要がある。この場合、画素は、二端子素子が接続さ
れる画素電極１１８と、対向基板に形成される信号線
（データ線１１４または走査線１１２の一方）と、これ
らの間に挟持される液晶とから構成されることとなる。

【００８０】さらに、電気光学材料としては、液晶のほ
かに、エレクトロルミネッセンス素子などを用いて、そ
の電気光学効果により表示を行う表示装置にも適用可能
である。すなわち、本発明は、上述した液晶装置と類似
の構成を有するすべての電気光学装置に適用可能であ
る。

【００８１】＜電子機器＞次に、上述した液晶装置を各
種の電子機器に適用される場合について説明する。この
場合、電子機器は、図１３に示されるように、主に、表
示情報出力源１０００、表示情報処理回路１００２、電
源回路１００４、液晶パネル１００、駆動回路１２０、
および、タイミングジェネレータ２００により構成され
る。尚、駆動回路１２０は液晶パネル１００に内蔵され
ても良いことは言うまでもない。このうち、表示情報出
力源１０００は、ＲＯＭ（Read Only Memory）や、ＲＡ
Ｍ（Random Access Memory）などのメモリ、各種ディス
クなどのストレージユニット、画像信号を同調出力する
同調回路等を備え、タイミングジェネレータ２００によ
り生成される各種のクロック信号に基づいて、所定フォ
ーマットの画像信号などの表示情報を表示情報処理回路
１００２に供給するものである。次に、表示情報処理回
路１００２は、上述したＳ／Ｐ変換回路３０２や、増幅
・反転回路３０４のほか、ローテーション回路、ガンマ
補正回路、クランプ回路等の周知の各種回路を備え、入
力した表示情報の処理を実行して、その画像信号をクロ
ック信号ＣＬＫとともに、駆動回路１２０に供給するも
のである。また、電源回路１００４は、各構成要素に所
定の電源を供給するものである。なお、図１３におい
て、クロック信号ＣＬＫは、表示情報処理回路１００２
を介して供給されているが、図１に示されるように、タ
イミングジェネレータ２００から駆動回路１２０に直接
供給されて、画像処理回路３００の上位構成である表示
情報処理回路１００２が、タイミングジェネレータ２０
０によるクロック信号に同期して動作する構成としても
良いのは言うまでもない。

【００８２】次に、上述した液晶装置を具体的な電子機
器に用いた例のいくつかについて説明する。

【００８３】＜その１：プロジェクタ＞まず、この液晶
パネルをライトバルブとして用いたプロジェクタについ
て説明する。図１４は、このプロジェクタの構成を示す
平面図である。この図に示されるように、プロジェクタ
１１００内部には、ハロゲンランプ等の白色光源からな
るランプユニット１１０２が設けられている。このラン
プユニット１１０２から射出された投射光は、内部に配
置された３枚のミラー１１０６および２枚のダイクロイ
ックミラー１１０８によってＲＧＢの３原色に分離され
て、各原色に対応するライトバルブとしての液晶パネル
１００Ｒ、１００Ｂおよび１００Ｇにそれぞれ導かれ
る。ここで、Ｂ色の光は、他のＲ色やＧ色と比較する
と、光路が長いので、その損失を防ぐために、入射レン
ズ１１２２、リレーレンズ１１２３および出射レンズ１
１２４からなるリレーレンズ系１１２１を介して導かれ
る。

【００８４】さて、液晶パネル１００Ｒ、１００Ｂおよ
び１００Ｇの構成は、上述した液晶パネル１００と同等
であり、画像信号処理回路（図示省略）から供給される
Ｒ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものであ
る。そして、これらの液晶パネルによって変調された光
は、ダイクロイックプリズム１１１２に３方向から入射
される。このダイクロイックプリズム１１１２におい
て、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色
の光は直進する。したがって、各色の画像が合成される
結果、投射レンズ１１１４を介して、スクリーン１１２
０にカラー画像が投射されることとなる。

【００８５】ここで、各液晶パネル１００Ｒ、１００Ｂ
および１００Ｇによる表示像について着目すると、液晶
パネル１００Ｇによる表示像は、液晶パネル１００Ｒ、
１００Ｂによる表示像に対して左右反転していることが
必要となる。このため、水平走査方向は、液晶パネル１
００Ｇと、液晶パネル１００Ｒ、１００Ｂとでは互いに
逆方向の関係となる。なお、液晶パネル１００Ｒ、１０
０Ｂおよび１００Ｇには、ダイクロイックミラー１１０
８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射す
るので、カラーフィルタを設ける必要はない。

【００８６】＜その２：モバイル型コンピュータ＞次
に、この液晶パネルを、モバイル型のパーソナルコンピ
ュータに適用した例について説明する。図１５は、この
パーソナルコンピュータの構成を示す斜視図である。図
において、コンピュータ１２００は、キーボード１２０
２を備えた本体部１２０４と、液晶表示ユニット１２０
６とから構成されている。この液晶表示ユニット１２０
６は、先に述べた液晶パネル１００の背面にバックライ
トを付加することにより構成されている。

【００８７】＜その３：携帯電話＞さらに、この液晶パ
ネルを、携帯電話に適用した例について説明する。図１
６は、この携帯電話の構成を示す斜視図である。図にお
いて、携帯電話１３００は、複数の操作ボタン１３０２
のほか、受話口１３０４、送話口１３０６とともに、液
晶パネル１００を備えるものである。この液晶パネル１
００にも、必要に応じてその背面にバックライトが設け
られる。

【００８８】なお、電子機器としては、図１４〜図１６
を参照して説明した他にも、液晶テレビや、ビューファ
インダ型、モニタ直視型のビデオテープレコーダ、カー
ナビゲーション装置、ページャ、電子手帳、電卓、ワー
ドプロセッサ、ワークステーション、テレビ電話、ＰＯ
Ｓ端末、タッチパネルを備えた機器等などが挙げられ
る。そして、これらの各種電子機器に対して、各実施形
態の液晶装置、さらには電気光学装置が適用可能なのは
言うまでもない。

【００８９】

【発明の効果】以上説明したように本発明によれば、デ
ータ線駆動回路から出力されるサンプリング信号のオー
バーラップが未然に防止されるので、ゴーストやクロス
トークなどに起因する表示品位の低下を抑えることが可
能となる。

【図面の簡単な説明】

【図１】 本発明の第１実施形態に係る駆動回路を適用
した液晶装置の全体構成を示すブロック図である。

【図２】 同液晶装置におけるデータ線駆動回路の構成
を示すブロック図である。

【図３】 （ａ）、（ｂ）は、それぞれ同データ線駆動
回路のラッチ回路の構成例を示す回路図である。

【図４】 （ａ）〜（ｃ）は、それぞれ同液晶装置にお
けるサンプリング回路のスイッチ構成を示す回路図であ
る。

【図５】 同データ線駆動回路の動作を説明するための
タイミングチャートである。

【図６】 同データ線駆動回路の動作を説明するための
タイミングチャートである。

【図７】 本発明の第２実施形態に係るデータ線駆動回
路の構成を示すブロック図である。

【図８】 本発明の第３実施形態に係るデータ線駆動回
路の構成を示すブロック図である。

【図９】 本発明に適用可能なラッチ回路周辺の構成を
示すブロック図である。

【図１０】 信号ＥＮＢ３を用いた場合の動作を説明す
るためのタイミングチャートである。

【図１１】 同液晶パネルの構造を示す斜視図である。

【図１２】 同液晶パネルの構造を説明するための一部
断面図である。

【図１３】 同液晶装置が適用される電子機器の概略構
成を示すブロック図である。

【図１４】 同液晶装置を適用した電子機器の一例たる
プロジェクタの構成を示す断面図である。

【図１５】 同液晶装置を適用した電子機器の一例たる
パーソナルコンピュータの構成を示す斜視図である。

【図１６】 同液晶装置を適用した電子機器の一例たる
携帯電話の構成を示す斜視図である。

【符号の説明】

１００……液晶パネル １０１……素子基板 １０２……対向基板 １１６……ＴＦＴ １２０……駆動回路 １３０……走査線駆動回路 １４０……データ線駆動回路 １５０……サンプリング回路 １５１……スイッチ １４３０……ラッチ回路 １４６２、１４６８、１４７２、１４８２、１４８４…
…ＮＡＮＤ回路 １４７４……ＮＯＲ回路 １４８６……アナログスイッチ

フロントページの続き Ｆターム(参考） 2H093 NA16 NC21 NC22 NC34 ND15 ND34 NG02 5C006 AA01 AA22 AC27 AF42 AF51 BB16 BC03 BC12 BF02 BF03 BF04 BF08 BF11 BF26 BF27 BF46 EC02 EC11 FA22 FA24 FA47 FA51 FA54 5C080 AA10 BB05 DD05 DD06 EE28 FF11 JJ02 JJ03 JJ04 JJ06

Claims (14)

【特許請求の範囲】
1. 【請求項１】 基板に複数の走査線と、複数のデータ線
   と、前記各走査線と前記各データ線とに接続されたスイ
   ッチング素子と、前記スイッチング素子に接続された画
   素電極とを有する電気光学装置の駆動回路であって、 クロック信号に応じて入力信号を順次シフトして出力す
   る複数の単位回路と、 前記複数の単位回路のそれぞれに対応して設けられ、各
   々は、対応する単位回路から出力される信号のアクティ
   ブ期間を、制限信号にしたがって制限し、サンプリング
   信号として出力する一方、 自段に対応してパルス幅を制限した信号のアクティブ期
   間と、後段に対応してパルス幅が制限された信号のアク
   ティブ期間とがオーバーラップする第１の場合には、前
   記制限信号にかかわらず、自段に対応する単位回路の出
   力信号を非アクティブにしてサンプリング信号として出
   力するパルス幅制限回路と、 前記データ線にそれぞれ対応して設けられ、各々は、前
   記パルス幅制限回路によるサンプリング信号にしたがっ
   て画像信号をサンプリングして、対応するデータ線に供
   給するスイッチとを具備することを特徴とする電気光学
   装置の駆動回路。
2. 【請求項２】 前記制限信号は複数系列で供給され、そ
   のうち、一の系列の制限信号が、複数の単位回路のいず
   れかに対応するものであり、 自段に対応して供給される制限信号と、後段に対応して
   供給される制限信号とのオーバーラップを検出する検出
   回路を備え、 前記パルス幅制限回路は、前記検出回路によってオーバ
   ーラップが検出された場合を、前記第１の場合とするこ
   とを特徴とする請求項１記載の電気光学装置の駆動回
   路。
3. 【請求項３】 前記検出回路は、自段に対応して供給さ
   れる制限信号と、後段に対応して供給される制限信号と
   の論理積またはその否定を出力する第１のゲート回路を
   含み、 前記パルス幅制限回路は、自段の単位回路から出力され
   る信号と、自段に対応して供給される制限信号と、前記
   第１のゲート回路による出力信号との論理積またはその
   否定を出力する第２のゲート回路を含むことを特徴とす
   る請求項２記載の電気光学装置の駆動回路。
4. 【請求項４】 前記制限信号は複数系列で供給され、そ
   のうち、一の系列の制限信号は、複数の単位回路のいず
   れかに対応するものであり、 自段に対応するサンプリング信号と、後段に対応して供
   給される制限信号とのオーバーラップを検出する検出回
   路を備え、 前記パルス幅制限回路は、前記検出回路によってオーバ
   ーラップが検出された場合を、前記第１の場合とするこ
   とを特徴とする請求項１記載の電気光学装置の駆動回
   路。
5. 【請求項５】 前記検出回路は、自段に対応するサンプ
   リング信号と、後段に対応して供給される制限信号との
   論理積またはその否定を出力する第１のゲート回路を含
   み、 前記パルス幅制限回路は、自段の単位回路から出力され
   る信号と、自段に対応して供給される制限信号と、前記
   第１のゲート回路による出力信号との論理積またはその
   否定を出力する第２のゲート回路を含むことを特徴とす
   る請求項４記載の電気光学装置の駆動回路。
6. 【請求項６】 前記パルス幅制限回路は、 自段に対応してパルス幅を制限した信号のアクティブ期
   間と、後段に対応するサンプリング信号のアクティブ期
   間とのオーバーラップを検出する検出回路を備え、 前記パルス幅制限回路は、前記検出回路によってオーバ
   ーラップが検出された場合を、前記第１の場合とするこ
   とを特徴とする請求項１記載の電気光学装置の駆動回
   路。
7. 【請求項７】 前記検出回路は、 自段に対応してパルス幅を制限した信号のアクティブ期
   間と、後段に対応するサンプリング信号との論理和また
   はその否定を出力するゲート回路を含むことを特徴とす
   る請求項６記載の電気光学装置の駆動回路。
8. 【請求項８】 前記パルス幅制限回路は、さらに、 自段に対応してパルス幅を制限した信号のアクティブ期
   間と、前段に対応してパルス幅が制限された信号のアク
   ティブ期間とがオーバーラップする第２の場合でも、前
   記制限信号にかかわらず、自段に対応する単位回路の出
   力信号を非アクティブとすることを特徴とする請求項１
   記載の電気光学装置の駆動回路。
9. 【請求項９】 複数の単位回路は、入力信号を、双方向
   にシフト可能であることを特徴とする請求項１記載の電
   気光学装置の駆動回路。
10. 【請求項１０】 前記画像信号は、時間軸に伸長されて
    ｍ（ｍは２以上の整数とする）本の系統に変換されたも
    のであり、 前記データ線は、ｍ本毎にブロック化され、 ブロック化されたｍ本のデータ線に対応するスイッチ
    が、１つのサンプリング信号によって同時に駆動される
    ことを特徴とする請求項１記載の電気光学装置の駆動回
    路。
11. 【請求項１１】 前記スイッチは相補型であり、前記パ
    ルス幅制限回路は、相補型のスイッチに対して、それぞ
    れ正転および反転のサンプリング信号を供給することを
    特徴とする請求項１または１０記載の電気光学装置の駆
    動回路。
12. 【請求項１２】 請求項１乃至１１のいずれか記載の電
    気光学装置の駆動回路によって駆動されることを特徴と
    する電気光学装置。
13. 【請求項１３】 前記一対の基板のうち、一方の基板に
    は、 マトリクス状に配置された画素電極と、 前記画素電極および前記データ線の間に介挿されるとと
    もに、前記走査線に供給される走査信号にしたがって開
    閉するトランジスタとをさらに備えることを特徴とする
    請求項１２記載の電気光学装置。
14. 【請求項１４】 請求項１２または１３記載の電気光学
    装置を備えることを特徴とする電子機器。