JP2000260788A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000260788A
JP2000260788A JP11066273A JP6627399A JP2000260788A JP 2000260788 A JP2000260788 A JP 2000260788A JP 11066273 A JP11066273 A JP 11066273A JP 6627399 A JP6627399 A JP 6627399A JP 2000260788 A JP2000260788 A JP 2000260788A
Authority
JP
Japan
Prior art keywords
semiconductor element
die
adhesive
groove
die bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11066273A
Other languages
English (en)
Inventor
Shigehiro Yamada
茂博 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP11066273A priority Critical patent/JP2000260788A/ja
Publication of JP2000260788A publication Critical patent/JP2000260788A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07321—Aligning
    • H10W72/07327—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 ダイボンド後の半導体素子が位置変化や剥離
することが無い。 【解決手段】 ダイボンド部１２は、その表面に、一方
向に平行に配列された複数の溝１３が設けられている。
その結果、ダイボンド部１２の表面に半導体素子をダイ
ボンドする際に、半導体素子で押し潰された接着剤は溝
１３内あるいは溝１３を通って半導体素子の外に押し出
され、ダイボンド部１２と半導体素子との隙間の接着材
の層は極薄く形成される。さらに、溝１３を通ってＵＶ
光はダイボンド部１２と半導体素子との隙間内に入り込
んで接着剤の層を確実に硬化させる。そのため、ダイボ
ンド後における半導体素子の位置変化は非常に少なくな
る。さらに、半導体素子側面と接着剤との接着部分の剥
離も無くなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の改
良に関する。
【０００２】
【従来の技術】図５は、従来の半導体装置の形成時に行
われるダイボンド方法を示す。先ず、図５(a)に示すよ
うに、半導体装置用パッケージ内の放熱台(以下、単に
放熱台と言う)１上における平面状を成す半導体素子ダ
イボンド部(以下、単にダイボンド部と言う)２の表面
に、図５(b)に示すように、紫外線硬化型接着剤(以下、
単に接着剤と言う)３を塗布する。次に、図５(c)に示す
ように、半導体素子４を、接着剤３を押し潰す様にして
ダイボンド部２の表面にダイボンドする。そして、図５
(d)に示すように、上記接着剤３に紫外(ＵＶ)光５を照
射し接着剤３を硬化させる。そして、接着剤が硬化する
と、図５(e)に示すように、ダイボンドが終了する。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置では、ダイボンドに際して以下のような
問題がある。すなわち、図５(c)において、接着剤３を
半導体素子４で押し漬しても、半導体素子４とダイボン
ド部２との隙間から接着剤３が押し出され難く、図５
(e)に示すように、半導体素子４とダイボンド部２との
隙間に接着剤３が厚目の層６となって残留する。そのた
めに、図６に示すように、接着剤３の層６における層厚
が経時変化による目減りや温度による膨張によって変化
し、半導体素子４が破線７で示す元の位置から実線８で
示す位置に変動(沈下)する。また、その際に、ダイボン
ド部２や半導体素子４と接着剤３との接着部分９が剥離
し、半導体素子４のダイボンド部２からの剥離を引き起
こす場合もある。
【０００４】また、図５(d)においてＵＶ光５を照射す
る際に、図７に示すように、上記ダイボンド部２と半導
体素子４との隙間が狭いために、照射したＵＶ光５が上
記隙間に入り込み難く、ダイボンド部２の表面における
半導体素子４の周囲にはみ出した接着剤３(斜線で示す
部分)は硬化するのであるが、層６の硬化状態が不安定
となる。そのために、上述のように層６の層厚が経時変
化を起こし易い。
【０００５】そこで、この発明の目的は、ダイボンド後
の半導体素子が位置変化や剥離を起こすことが無い半導
体装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明の半導体装置は、半導体装置用
パッケージ内における半導体素子がダイボンドされる部
分であるダイボンド部、あるいは、上記半導体素子にお
けるダイボンドされる面の何れか一方に、溝を設けたこ
とを特徴としている。
【０００７】上記構成によれば、ダイボンド部あるいは
半導体素子の何れか一方に溝が設けられているために、
ダイボンド時に、上記ダイボンド部と半導体素子との間
の接着剤が上記溝内を通って容易に押し出され易くな
る。したがって、上記ダイボンド部と半導体素子との間
の隙間に形成される接着剤の層が薄くなって、ダイボン
ド部と半導体素子との密着性が向上する。 さらに、ダ
イボンド後に、上記ダイボンド部と半導体素子との間の
隙間の接着剤が目減りすることによって、上記半導体素
子が上記ダイボンド部に対して位置変化を起こすことが
無い。
【０００８】また、請求項２に係る発明は、請求項１に
係る発明の半導体装置において、上記半導体素子とダイ
ボンド部とは、光硬化型接着剤を用いてダイボンドされ
ていることを特徴としている。
【０００９】上記構成によれば、上記半導体素子とダイ
ボンド部とのダイボンドに際して、接着剤として光硬化
型接着剤が用いられている。したがって、ダイボンド時
において、上記半導体素子とダイボンド部との間の接着
剤に光を照射する際に、上記半導体素子とダイボンド部
との何れか一方に設けられた溝の延在方向に向かって光
を照射することによって、上記ダイボンド部と半導体素
子との隙間内に十分に光が入り込み、光硬化型接着剤の
硬化性が向上される。
【００１０】また、請求項３に係る発明は、請求項１に
係る発明の半導体装置において、上記溝の形状は、位置
合わせ用マーカとして使用可能な形状を有していること
を特徴としている。
【００１１】上記構成によれば、上記溝の形状は、通常
上記半導体素子をダイボンドする際の位置合せ用の目印
として使用される十字,円,カギ括弧等の形状を有してい
る。したがって、上記溝は、上記半導体素子をダイボン
ドする際の位置合せ用の目印としても機能する。
【００１２】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。図１は、本実施の形態の半導
体装置における半導体装置用パッケージ内の放熱台１１
および放熱台１１上における半導体素子ダイボンド部
(以下、単にダイボンド部と言う)１２を示す斜視図であ
る。
【００１３】本実施の形態においては、上記ダイボンド
部１２の表面に、一方向に平行に配列された複数の溝１
３を設けている。こうして、放熱台１１上のダイボンド
部１２上に半導体素子をダイボンドする際に、ダイボン
ド部１２と半導体素子とによって接着剤を押し潰す際
に、効率良く接着剤がダイボンド部１２外に押し出され
るようにするのである。
【００１４】以下、上記構成を有するダイボンド部１２
上に半導体素子をダイボンドする場合を、図２に従って
具体的に説明する。図２(a)に示すように、放熱台１１
上におけるダイボンド部１２の表面に、ＵＶ硬化型接着
剤(以下、単に接着剤と言う)１４を塗布する。そして、
半導体素子１５を、接着剤１４を押し潰す様にしてダイ
ボンド部１２の表面にダイボンドする。
【００１５】その際に、上記ダイボンド部１２の表面に
は、溝１３,１３,…が設けられている。そのために、半
導体素子１５で押し潰された接着剤１４は、図２(b)に
示すように、半導体素子１５とダイボンド部１２の隙間
から溝１３内、あるいは、溝１３を通って半導体素子１
５の外に押し出され、図２(d)に示すように、ダイボン
ド部１２と半導体素子１５との隙間には極薄い接着材１
４の層１６しか残留しない。
【００１６】このように、上記ダイボンド部１２と半導
体素子１５との隙間における接着材１４の層１６は極薄
いために、経時変化や温度による目減りや膨張による層
厚変化は少ない。したがって、ダイボンド終了後におけ
る半導体素子１５の位置変化を非常に少なくできる。さ
らに、半導体素子１５と接着剤１４との接着部分１７の
剥離も無くすことができる。
【００１７】また、上記接着剤１４にＵＶ光を照射して
硬化させる際には、照射するＵＶ光は溝１３の延在方向
に沿って接着剤１４に向かって照射するようにする。そ
うすることによって、照射されたＵＶ光は、溝１３を通
ってダイボンド部１２と半導体素子１５との隙間内に入
り込み易くなり、接着剤１４の層１６をも確実に硬化さ
せることができる。
【００１８】但し、上記接着剤１４は、溝１３の延在方
向(溝１３の長手方向)への硬化収縮が大きくなるので、
半導体素子１５は接着剤１４硬化時に溝１３の延在方向
に動き易い。そのために、溝１３の延在方向は、半導体
素子１５の位置精度が厳しくない方向とする。
【００１９】尚、上記実施の形態においては、上記ダイ
ボンド部１２の表面には溝１０を複数形成しているが、
１本のみ形成しても差し支えない。また、接着剤１４と
してＵＶ硬化型接着剤を用い、ＵＶ光を照射して硬化さ
せる場合を例に説明したが、この発明はこれに限定され
るものではない。例えば、ＵＶ硬化型接着剤を除く光硬
化型接着剤,熱硬化型接着剤,２液性(化学反応型)接着剤
であっても何ら差し支えない。
【００２０】図３および図４は、他の実施の形態におけ
る放熱台２１,３１およびダイボンド部２２,３２を示す
斜視図である。図３に示す実施の形態おいては、ダイボ
ンド部２２の表面に互いに直交する２方向の溝２３,２
４を格子状に設けている。こうすることによって、ダイ
ボンド時における接着剤(図示せず)の硬化収縮方向を互
いに直交する２方向にすることができ、ダイボンドされ
る半導体素子(図示せず)の位置ずれを小さくできるので
ある。
【００２１】また、図３に示す実施の形態おいては、ダ
イボンド部３２の表面に、３本の溝３３,３４,３５を放
射状に設けている。このように、溝３３,３４,３５をダ
イボンド部３２の中心に対して点対称な形状に設けるこ
とによって、ダイボンド時に半導体素子(図示せず)の中
心とダイボンド部３２の中心との位置を合せれば、接着
剤(図示せず)の硬化収縮方向を半導体素子の中心に対し
て点対称にすることができ、接着剤硬化時の半導体素子
の位置ずれを更に小さくできる。
【００２２】また、図２および図３に示すように、上記
ダイボンド部２２,３２の表面上に形成する溝を格子状
または放射状にすることによって、接着剤が押し出され
る際の通路を２方向から４方向以上にすることができ、
接着剤を押し潰す際の圧力を分散させることができ、更
に効率良く接着剤を押し出すことができる。これによっ
て半導体素子とダイボンド部２２,３２との隙間におけ
る接着剤の厚みを更に薄くすることができ、半導体素子
の位置変化を十分に抑制することができる。
【００２３】尚、上記溝の形状に対しては、図１に示す
ような一方向に平行な複数の直線溝１３や、図３に示す
ような格子状の溝２３,２４や、図４に示すような放射
状の溝３３,３４,３５に限定されるものではない。但
し、溝形状の決定に際しては、半導体素子１５の接着面
全体にできるだけ均一に接着剤を分布できるような形状
にすることを考慮すべきである。
【００２４】また、上記溝は、必ずしもダイボンド部１
２,２２,３２の表面に設ける必要は無く、半導体素子１
５の接着面に設けても差し支えない。その場合には、溝
を通常のホトリソグラフィ法と半導体エッチング技術と
を用いて形成できるので、ウェハ単位で(つまり、多数
の半導体素子を一括して)溝を形成できると言う利点が
ある。その場合におけるダイボンド部に対する半導体素
子のダイボンドの手順と作用と効果は、ダイボンド部１
２,２２,３２側に溝を設けた場合と何ら変わりは無い。
【００２５】また、上記溝の形状を、位置合わせ用マー
カ(十字,円,カギ括弧等が一般的)の形状にすれば、上記
溝を半導体素子１５搭載時の位置合わせマーカとしても
利用することができる。その場合には、半導体素子をダ
イボンドする際の位置合せ用のマーカを形成する必要が
無く、工程を簡略化してコストの低減を図ることができ
る。
【００２６】
【発明の効果】以上より明らかなように、請求項１に係
る発明の半導体装置は、半導体装置用パッケージ内にお
けるダイボンド部、あるいは、上記半導体素子における
ダイボンドされる面の何れか一方に溝を設けたので、半
導体装置用パッケージ内の上記ダイボンド部に半導体素
子をダイボンドする際に、上記ダイボンド部と半導体素
子との間の接着剤を上記溝内を通して容易に押し出すこ
とができ、上記ダイボンド部と半導体素子の間の隙間に
形成される接着剤の層を薄くすることができる。したが
って、ダイボンド後に、上記ダイボンド部と半導体素子
との間の隙間の接着剤が経時変化や温度による目減りや
膨張によって厚さ変化を起こし、上記半導体素子が上記
ダイボンド部に対して位置変化することを防止できる。
その結果、上記半導体素子がダイボンド部の側面から剥
離することを防止できる。
【００２７】また、請求項２に係る発明の半導体装置に
おける上記半導体素子とダイボンド部とは、光硬化型接
着剤を用いてダイボンドされているので、ダイボンド時
において、上記接着剤に光を照射する際に、上記溝の延
在方向に向かって光を照射することによって、上記ダイ
ボンド部と半導体素子との隙間内に十分に光を入り込ま
せることができる。したがって、この発明によれば、上
記ダイボンド部と半導体素子との隙間内の光硬化型接着
剤の硬化性を向上することができ、上記半導体素子とダ
イボンド部と接着性を向上できる。
【００２８】また、請求項３に係る発明の半導体装置に
おける上記溝の形状を、位置合わせ用マーカとして使用
可能な形状(十字,円,カギ括弧等)にしたので、上記溝を
上記半導体素子をダイボンドする際の位置合せ用の目印
として使用できる。したがって、この発明によれば、半
導体装置の形成に際して半導体素子をダイボンドする際
の位置合せ用のマーカを形成する必要が無く、工程を簡
略化してコストの低減を図ることができる。
【図面の簡単な説明】
【図１】 この発明の半導体装置における放熱台上のダ
イボンド部を示す斜視図である。
【図２】 図１に示すダイボンド部に対する半導体素子
のダイボンド方法の説明図である。
【図３】 図１とは異なる溝形状を示す図である。
【図４】 図１および図３とは異なる溝形状を示す図で
ある。
【図５】 従来の半導体装置に対するダイボンド方法を
示す図である。
【図６】 ダイボンドされた半導体素子の位置変動の説
明図である。
【図７】 ダイボンド部と半導体素子との隙間に対する
ＵＶ光の照射状態の説明図である。
【符号の説明】
１１…放熱台、 １２…ダイボンド部、１３,２３,２
４,３３,３４,３５…溝、１４…接着剤、
１５…半導体素子、１６…接着材の層、１７
…半導体素子側面と接着剤との接着部分。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置用パッケージ内における半導
    体素子がダイボンドされる部分であるダイボンド部、あ
    るいは、上記半導体素子におけるダイボンドされる面の
    何れか一方に、溝を設けたことを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 上記半導体素子とダイボンド部とは、光硬化型接着剤を
    用いてダイボンドされていることを特徴とする半導体装
    置。
  3. 【請求項３】 請求項１に記載の半導体装置において、 上記溝の形状は、位置合わせ用マーカとして使用可能な
    形状を有していることを特徴とする半導体装置。
JP11066273A 1999-03-12 1999-03-12 半導体装置 Pending JP2000260788A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11066273A JP2000260788A (ja) 1999-03-12 1999-03-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11066273A JP2000260788A (ja) 1999-03-12 1999-03-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2000260788A true JP2000260788A (ja) 2000-09-22

Family

ID=13311084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11066273A Pending JP2000260788A (ja) 1999-03-12 1999-03-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2000260788A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620653B2 (en) 2000-09-28 2003-09-16 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7665101B2 (en) * 2005-06-20 2010-02-16 Sanyo Electric Co., Ltd. Optical pickup apparatus
JP2012227436A (ja) * 2011-04-21 2012-11-15 Denso Corp 半導体装置の製造方法及び半導体装置
JP2016157861A (ja) * 2015-02-25 2016-09-01 住友電工デバイス・イノベーション株式会社 部品固定構造体及び部品固定構造体の製造方法
JP2017195290A (ja) * 2016-04-21 2017-10-26 スタンレー電気株式会社 基板構造
EP3308396A4 (en) * 2015-06-10 2019-02-06 Vishay General Semiconductor LLC LADDER FRAME WITH CONDUCTIVE CLIP FOR MOUNTING A SEMICONDUCTOR CHIP WITH REDUCED CLIP SHIFT
DE102012221988B4 (de) 2012-11-30 2020-07-09 Siemens Healthcare Gmbh Verfahren zur Herstellung eines sandwichartig aufgebauten elektronischen Bauteils, elektronisches Bauteil, Detektorelement und Strahlungsdetektor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620653B2 (en) 2000-09-28 2003-09-16 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6686613B2 (en) 2000-09-28 2004-02-03 Kabushiki Kaisha Toshiba Punch through type power device
US7665101B2 (en) * 2005-06-20 2010-02-16 Sanyo Electric Co., Ltd. Optical pickup apparatus
US7934226B2 (en) 2005-06-20 2011-04-26 Sanyo Electric Co., Ltd. Optical pickup apparatus
JP2012227436A (ja) * 2011-04-21 2012-11-15 Denso Corp 半導体装置の製造方法及び半導体装置
DE102012221988B4 (de) 2012-11-30 2020-07-09 Siemens Healthcare Gmbh Verfahren zur Herstellung eines sandwichartig aufgebauten elektronischen Bauteils, elektronisches Bauteil, Detektorelement und Strahlungsdetektor
JP2016157861A (ja) * 2015-02-25 2016-09-01 住友電工デバイス・イノベーション株式会社 部品固定構造体及び部品固定構造体の製造方法
EP3308396A4 (en) * 2015-06-10 2019-02-06 Vishay General Semiconductor LLC LADDER FRAME WITH CONDUCTIVE CLIP FOR MOUNTING A SEMICONDUCTOR CHIP WITH REDUCED CLIP SHIFT
JP2017195290A (ja) * 2016-04-21 2017-10-26 スタンレー電気株式会社 基板構造

Similar Documents

Publication Publication Date Title
KR102771848B1 (ko) 캐리어 기판을 구비하는 디스플레이를 제조하기 위한 방법, 이 방법에 따라 제조된 캐리어 기판, 그리고 유연한 디스플레이를 위해 의도된 커버 유리
US8101457B2 (en) Mounting method, mounted structure, manufacturing method for electronic equipment, electronic equipment, manufacturing method for light-emitting diode display, and light-emitting diode display
EP2904636B1 (en) Method and system for providing a releasable substrate on a carrier
TWI254964B (en) Stereolithographic seal and support structure for semiconductor wafer
TW202112198A (zh) 配線構造體及其製造方法、半導體裝置、多層配線構造體及其製造方法、半導體元件搭載用基板、圖案構造體的形成方法、壓印用的模具及其製造方法、壓印模具組、以及多層配線基板的製造方法
JP2011009641A (ja) 半導体装置の製造方法及びインプリント用テンプレート
US20070216004A1 (en) Blank including a composite panel with semiconductor chips and plastic package molding compound and method and mold for producing the same
US10656540B2 (en) Methods of forming imprint patterns
CN103531697A (zh) 覆有密封层的半导体元件、其制造方法及半导体装置
CN106030830A (zh) 用于制造光电子的半导体器件的方法和光电子的半导体器件
JP2000260788A (ja) 半導体装置
US20110012297A1 (en) Pattern transfer method
CN112970102A (zh) 通过微压印形成过孔的方法
KR20180024203A (ko) 나노임프린트 리소그래피를 이용한 패턴 형성 방법
KR101058637B1 (ko) 웨이퍼 레벨 패키지의 제조방법
JP4865356B2 (ja) パターン形成方法
JP6115300B2 (ja) インプリント用モールド、インプリント方法、パターン形成体
US8303291B2 (en) Imprint template, nanoimprint device and nanostructuring method
CN114787997A (zh) 形成多色磷光体转换led阵列
CN106505028B (zh) 掩模图案的形成方法、基板的加工方法及元件芯片的制法
KR100321955B1 (ko) 광결합기제조방법및그방법으로제조된광결합기
KR101284943B1 (ko) 몰드의 제조방법
US8142694B2 (en) Method for forming an imprint pattern
US20140166615A1 (en) Mold structure and method of imprint lithography using the same
US20050208738A1 (en) Semiconductor device and method of manufacturing the same