JP2001237107A - Laminated chip thermistor - Google Patents
Laminated chip thermistorInfo
- Publication number
- JP2001237107A JP2001237107A JP2000044491A JP2000044491A JP2001237107A JP 2001237107 A JP2001237107 A JP 2001237107A JP 2000044491 A JP2000044491 A JP 2000044491A JP 2000044491 A JP2000044491 A JP 2000044491A JP 2001237107 A JP2001237107 A JP 2001237107A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- electrodes
- internal electrodes
- layer
- chip thermistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003475 lamination Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 238000010304 firing Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、積層型チップサー
ミスタに係り、特に表面実装に好適な箱体状のチップ型
の構造を備え、サーミスタ素体層及び一対の内部電極層
を複数層積層して構成した積層型チップサーミスタに関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated chip thermistor, and more particularly, to a laminated chip thermistor having a box-shaped chip structure suitable for surface mounting, in which a plurality of thermistor element layers and a pair of internal electrode layers are laminated. The present invention relates to a multilayer chip thermistor configured as described above.
【0002】[0002]
【従来の技術】サーミスタは、正又は負の温度係数を有
する抵抗体素子であり、特に負の温度係数(NTC: Negati
ve Temperature Coefficient)を有するサーミスタは、
各種電子回路における温度補償用等の用途に、抵抗回路
素子として広く採用されている。係る回路素子として、
プリント基板上に表面実装が可能な構造として、例えば
図4(a)に示す積層型チップサーミスタが知られてい
る。尚、この積層型チップサーミスタは、表面実装に好
適な箱体状のチップ型の構造を備え、例えば長辺が1〜
3mm程度であり、短辺が0.5〜1.5mm程度であ
り、極めて微小な部品である。2. Description of the Related Art A thermistor is a resistor element having a positive or negative temperature coefficient, particularly a negative temperature coefficient (NTC: Negati).
ve Temperature Coefficient)
It is widely used as a resistance circuit element for applications such as temperature compensation in various electronic circuits. As such a circuit element,
As a structure that can be surface-mounted on a printed circuit board, for example, a multilayer chip thermistor shown in FIG. 4A is known. The laminated chip thermistor has a box-shaped chip structure suitable for surface mounting.
It is about 3 mm and the short side is about 0.5 to 1.5 mm, which is an extremely small component.
【0003】積層型チップサーミスタ10は、サーミス
タ素体11の内部に左右一対の電極からなる内部電極1
2A,12B,12Cが複数層上下方向に離間して層状
に配置されている。即ち、薄いシート状のサーミスタ素
体の表面に図中の左右一対の電極12A(a),12A
(b)が中央に空隙部Gを置いて配置され、これが複数
層積層されて構成されている。内部電極12A,12
B,12Cは、図中の箱体状のサーミスタ素体11の左
右両端部でそれぞれ外部電極13に接続されている。サ
ーミスタ素体11は、金属酸化物等の粉末を溶媒中に分
散させてドクタブレード法等によりセラミクスグリーン
シートとし、これを複数層積層して焼成して構成された
半導体セラミクスである。内部電極12A,12B,1
2CはAg−Pd等の厚膜ペーストを上述のサーミスタ
素体を構成するグリーンシート上にスクリーン印刷等に
より塗布して、これをサーミスタ素体と共に高温で焼成
することで形成する。外部電極13は、箱体状のサーミ
スタ素体11の側端面から上下面に回り込むように、例
えばAg−Pd等の厚膜ペーストを塗布し、箱体状のサ
ーミスタ素体11の側端面に露出した内部電極と接続
し、焼成した後に、Niメッキ、ハンダメッキもしくは
Snメッキを行なうことで形成されている。The multilayer chip thermistor 10 has an internal electrode 1 consisting of a pair of left and right electrodes inside a thermistor body 11.
A plurality of layers 2A, 12B, and 12C are arranged in layers separated from each other in the vertical direction. That is, a pair of left and right electrodes 12A (a), 12A shown in the figure is provided on the surface of a thin sheet-shaped thermistor body.
(B) is arranged with a gap G in the center, and is formed by laminating a plurality of layers. Internal electrodes 12A, 12
B and 12C are respectively connected to the external electrodes 13 at both left and right ends of the box-shaped thermistor element 11 in the figure. The thermistor element body 11 is a semiconductor ceramic formed by dispersing a powder of a metal oxide or the like in a solvent to form a ceramic green sheet by a doctor blade method or the like, and laminating and firing a plurality of layers. Internal electrodes 12A, 12B, 1
2C is formed by applying a thick film paste such as Ag-Pd on the green sheet constituting the thermistor body by screen printing or the like, and firing the green sheet together with the thermistor body at a high temperature. The external electrode 13 is coated with a thick-film paste such as Ag-Pd so as to extend from the side end surface of the box-shaped thermistor body 11 to the upper and lower surfaces, and is exposed on the side end face of the box-shaped thermistor body 11. It is formed by performing Ni plating, solder plating, or Sn plating after connecting to the internal electrode and firing.
【0004】このようなサーミスタ素子において、抵抗
値は、内部電極12A,12B,12C間に、例えば電
極12A(a)から電極12A(b)に電流がサーミス
タ素体11中を分布して流れるので、この電流の分布経
路及びサーミスタ素体の固有抵抗により決まってくる。
このため、内部電極12Aを設け、この電極間の空隙部
Gの寸法を小さくすることで、また、内部電極の積層数
を増加させることで低い抵抗値のサーミスタ素子が得ら
れる。In such a thermistor element, the resistance value is such that a current flows between the internal electrodes 12A, 12B and 12C, for example, from the electrode 12A (a) to the electrode 12A (b) in a distributed manner in the thermistor body 11. , The current distribution path and the specific resistance of the thermistor body.
For this reason, a thermistor element having a low resistance can be obtained by providing the internal electrodes 12A and reducing the size of the gap G between the electrodes and increasing the number of stacked internal electrodes.
【0005】即ち、このようなサーミスタ素子の抵抗値
精度は、内部電極の印刷精度、サーミスタ素体グリーン
シートの厚さ及び積層精度でその抵抗値精度が支配され
る。しかしながら、上述したようにこの積層型チップサ
ーミスタはそのサイズが大変微小なものであり、内部電
極をスクリーン印刷により印刷しグリーンシートを積層
して、焼成することで製造するのである。このため、内
部電極の印刷ずれ、及びサーミスタ素体のグリーンシー
トの積層合せずれにより、その抵抗値が大幅に変動す
る。That is, the resistance accuracy of such a thermistor element is governed by the printing accuracy of the internal electrode, the thickness of the thermistor element green sheet, and the lamination accuracy. However, as described above, the laminated chip thermistor has a very small size, and is manufactured by printing the internal electrodes by screen printing, laminating green sheets, and firing. For this reason, the printing resistance of the internal electrodes and the misalignment of the green sheets of the thermistor body greatly change the resistance value.
【0006】図4(b)は、内部電極印刷の位置ずれ、
及びグリーンシートの積層合せずれにより、内部電極1
2A,12Bが正規の位置(12C)からずれた場合を
示す。即ち、内部電極12Aは距離Bだけ左方にずれ、
内部電極12Bは距離Aだけ右方にずれた場合を示して
いる。また、内部電極12Aと12Bとの間がグリーン
シートの厚さが薄く、この間の厚さがCと接近している
場合を示している。このような場合、図示矢印Dの部分
で左右両側の内部電極12A,12Bが異常に接近し、
リーク状態となり抵抗値が減少する。又、電極間の間隔
が狭くなるため、負荷が集中する。そして、このように
抵抗値が変動すると、製造歩留りが低減するという問題
が生じる。FIG. 4 (b) shows the positional deviation of the internal electrode printing.
Internal electrode 1 due to misalignment of green sheets
The case where 2A and 12B deviate from the normal position (12C) is shown. That is, the internal electrode 12A is shifted to the left by the distance B,
The case where the internal electrode 12B is shifted to the right by the distance A is shown. Also, the case where the thickness of the green sheet is thin between the internal electrodes 12A and 12B and the thickness between them is close to C is shown. In such a case, the left and right inner electrodes 12A and 12B abnormally approach each other at the portion indicated by the arrow D in the drawing.
A leak state occurs and the resistance value decreases. Further, since the distance between the electrodes is reduced, the load is concentrated. When the resistance value fluctuates in this way, there is a problem that the manufacturing yield is reduced.
【0007】[0007]
【発明が解決しようとする課題】本発明は上述した事情
に鑑みて為されたもので、抵抗値のバラツキを小さく
し、これにより高い製造歩留を確保することができる積
層型チップサーミスタを提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and provides a multilayer chip thermistor capable of reducing variations in resistance and thereby ensuring a high production yield. The purpose is to do.
【0008】[0008]
【課題を解決するための手段】請求項1に記載の発明
は、箱体状のサーミスタ素体に、一対の電極が同一面に
空隙部を介して離隔して配置した内部電極を複数層積層
して配置し、該複数層の内部電極に接続する外部電極を
前記箱体状のサーミスタ素体の側面から上下面にまわり
込んで配置した積層型チップサーミスタにおいて、前記
複数層の内部電極間に、絶縁層もしくは前記サーミスタ
素体の比抵抗に対して高比抵抗の層を配置したことを特
徴とする積層型チップサーミスタである。According to a first aspect of the present invention, there is provided a box-shaped thermistor element comprising a plurality of internal electrodes in which a pair of electrodes are arranged on the same surface and separated by a gap. In a multilayer chip thermistor in which external electrodes connected to the internal electrodes of the plurality of layers are arranged around the upper and lower surfaces from the side surfaces of the box-shaped thermistor element, between the internal electrodes of the plural layers A multilayer chip thermistor, wherein an insulating layer or a layer having a higher specific resistance than the specific resistance of the thermistor element is disposed.
【0009】複数層の内部電極間に、絶縁層もしくは高
比抵抗層を配置したので、ある層の内部電極とそれに隣
接した層の内部電極との間が絶縁され、その間に電流が
殆ど流れなくなる。このため、ある層に対して隣接する
層の内部電極が位置ずれにより移動しても、互いに殆ど
電流が流通しないため、他の電極に電流が流れず内部電
極間で干渉することがない。従って、一対の内部電極間
の空隙の精度とサーミスタ素体の固有抵抗により抵抗値
が決まるので、抵抗値精度の良好なサーミスタを製造す
ることが可能となる。Since the insulating layer or the high resistivity layer is arranged between the internal electrodes of a plurality of layers, the internal electrode of one layer and the internal electrode of the layer adjacent thereto are insulated, and almost no current flows between them. . Therefore, even if an internal electrode of an adjacent layer moves with respect to a certain layer due to displacement, almost no current flows between the internal electrodes, so that no current flows to other electrodes and no interference occurs between the internal electrodes. Therefore, since the resistance value is determined by the accuracy of the gap between the pair of internal electrodes and the specific resistance of the thermistor element, it is possible to manufacture a thermistor with good resistance value accuracy.
【0010】[0010]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図1乃至3を参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.
【0011】図1は、本発明の実施形態の積層型チップ
サーミスタを示す。サーミスタ素体11の内部には、複
数層の内部電極(ここでは3層の内部電極)12A,1
2B,12Cが配置されていて、各電極12A,12
B,12Cの一対の電極はそれぞれ外部電極13,13
に接続されている構成は、図4に示したものと同様であ
る。本発明では内部電極12Aと内部電極12Bとの間
には絶縁層もしくはサーミスタ素体の比抵抗に対して高
比抵抗の層15aが配置され、内部電極12Bと内部電
極12Cとの間にも同様に絶縁層もしくは高比抵抗層1
5bが配置されている。ここで高比抵抗の層は、サーミ
スタ素体の比抵抗よりも、例えば一桁又は二桁、比抵抗
の高い層であり、実質的に殆ど電流が流れない層であ
る。FIG. 1 shows a laminated chip thermistor according to an embodiment of the present invention. Inside the thermistor body 11, a plurality of layers of internal electrodes (here, three layers of internal electrodes) 12A, 1
2B and 12C are arranged, and each electrode 12A, 12C
The pair of electrodes B and 12C are external electrodes 13 and 13 respectively.
Are the same as those shown in FIG. In the present invention, an insulating layer or a layer 15a having a high specific resistance to the specific resistance of the thermistor element is disposed between the internal electrode 12A and the internal electrode 12B, and similarly between the internal electrode 12B and the internal electrode 12C. Insulation layer or high resistivity layer 1
5b are arranged. Here, the layer having a high specific resistance is a layer having a specific resistance higher than the specific resistance of the thermistor body, for example, by one or two digits, and is a layer in which substantially no current flows.
【0012】この実施形態においては、絶縁層もしくは
高比抵抗層15a,15bは箱体状のサーミスタ素体1
1の積層面の全面に配置されている。即ち、シート状の
サーミスタ素体(グリーンシート)の間に絶縁層もしく
は高比抵抗層15が間挿され、これが積層して箱体状の
サーミスタ素体が構成されている。In this embodiment, the insulating layer or high resistivity layer 15a, 15b is a box-shaped thermistor element 1
1 are arranged on the entire surface of the lamination surface. That is, the insulating layer or the high specific resistance layer 15 is interposed between the sheet-shaped thermistor bodies (green sheets), and these are laminated to form a box-shaped thermistor body.
【0013】従って、内部電極12A、12B,12C
は、それぞれ左右一対の電極から構成されるが、その左
右一対の電極間の空隙をサーミスタ素体を介して流れる
電流は、絶縁層もしくは高比抵抗層15a,15bによ
り完全に分離される。即ち、外部電極13の一方から流
入する電流は、内部電極12A,12B,12Cに分流
し、それぞれ絶縁層もしくは高比抵抗層で分離されたサ
ーミスタ素体内の電極間の流路を流れ、他方の内部電極
に電流が流れることがない。このため、内部電極12
A,12B,12Cの相互間に左右方向のずれが生じて
も、これにより抵抗値が変動するという問題が解決され
る。Therefore, the internal electrodes 12A, 12B, 12C
Is composed of a pair of left and right electrodes, respectively, and the current flowing through the gap between the pair of left and right electrodes via the thermistor element is completely separated by the insulating layers or the high resistivity layers 15a and 15b. That is, the current flowing from one of the external electrodes 13 is shunted to the internal electrodes 12A, 12B, and 12C, flows through the channels between the electrodes in the thermistor element separated by the insulating layer or the high specific resistance layer, and the other. No current flows through the internal electrodes. Therefore, the internal electrodes 12
The problem that the resistance value fluctuates even if a deviation occurs in the left-right direction between A, 12B, and 12C is solved.
【0014】図2は、本発明の他の実施形態を示す。こ
の実施形態においても、複数層の内部電極間に絶縁層も
しくは高比抵抗層16a,16bを配置して、一対の内
部電極間に流れる電流を他の内部電極間に流れる電流と
干渉しないようにする点において共通する。即ち、箱体
状のサーミスタ素体11に複数層(ここでは3層)の内
部電極12A,12B,12Cを配置し、これらの内部
電極をサーミスタ素体11の側端面に配置された外部電
極13に接続した構造において、複数層の内部電極間の
絶縁層もしくは高比抵抗層16a,16bを配置する。
この実施形態においては、サーミスタ素体11の内部で
内部電極の間に配置された絶縁層もしくは高比抵抗層1
6a,16bは、図示するように全面ではなく一対の内
部電極間の空隙部をカバーするのに十分な程度の大きさ
となっている。これにより、一対の内部電極間の空隙部
に流れる電流経路が絶縁層もしくは高比抵抗層16a,
16bで分離された空間内に分布し、他の内部電極間の
空隙部に流れる電流経路と干渉することがない。内部電
極間の空隙部の近傍以外では殆ど電流経路が存在しない
ので、全面に絶縁層もしくは高比抵抗層を配置したのと
同様な抵抗値のバラツキの防止効果が得られる。そし
て、絶縁層もしくは高比抵抗層がサーミスタ素体中に部
分的に入るので、サーミスタ素体全体への絶縁層もしく
は高比抵抗層が入ることの影響を小さく留めることがで
きる。FIG. 2 shows another embodiment of the present invention. Also in this embodiment, insulating layers or high resistivity layers 16a and 16b are arranged between a plurality of internal electrodes so that a current flowing between a pair of internal electrodes does not interfere with a current flowing between other internal electrodes. Common in that That is, a plurality of (here, three layers) internal electrodes 12A, 12B, and 12C are arranged on the box-shaped thermistor element 11, and these internal electrodes are connected to the external electrodes 13 arranged on the side end surfaces of the thermistor element 11. In this structure, insulating layers or high resistivity layers 16a and 16b between a plurality of internal electrodes are arranged.
In this embodiment, the insulating layer or the high resistivity layer 1 disposed between the internal electrodes inside the thermistor body 11 is used.
6a and 16b are large enough to cover the gap between the pair of internal electrodes, not the entire surface as shown. As a result, the current path flowing in the gap between the pair of internal electrodes is formed by the insulating layer or the high resistivity layer 16a,
It is distributed in the space separated by 16b and does not interfere with the current path flowing in the gap between the other internal electrodes. Since there is almost no current path except in the vicinity of the gap between the internal electrodes, the same effect of preventing a variation in resistance value as when an insulating layer or a high resistivity layer is disposed on the entire surface can be obtained. Since the insulating layer or the high resistivity layer partially enters the thermistor body, the influence of the insulating layer or the high resistivity layer entering the entire thermistor body can be reduced.
【0015】次に、この積層型チップサーミスタの製造
方法の一例についてその概略を説明する。適当な温度係
数が得られる金属酸化物等の粉末を溶媒中に分散させ、
ドクターブレード法等によりサーミスタ素体のグリーン
シートを形成し、これに内部電極を例えばAg−Pdの
厚膜ペーストをスクリーン印刷にて塗布する。一方で、
サーミスタ素体のグリーンシートに絶縁被膜の厚膜ペー
スト、又は高抵抗体の厚膜ペーストを図1に示す実施形
態の場合には全面に、図2に示す実施形態の場合には一
対の内部電極間の空隙部の周辺を含めて部分的に同様に
スクリーン印刷等の方法で塗布する。ここで、絶縁被膜
又は高抵抗体の厚膜ペーストとしては、例えばアルミナ
を主成分としたペーストを用いることができる。また、
全面に絶縁被膜(又は高抵抗体膜)を形成する場合は、
絶縁性又は高抵抗のグリーンシートを積層するようにし
てもよい。そして、表面に内部電極を形成したグリーン
シートと、表面に絶縁膜もしくは高抵抗膜を形成したグ
リーンシートを交互に重ねて圧着する。それ以降は、通
常の積層型チップサーミスタの製造方法に従い、ダイシ
ング、端面(外部)電極の形成、焼成、外部電極のめっ
き処理により、本発明の積層型チップサーミスタが製造
される。Next, an outline of an example of a method of manufacturing the multilayer chip thermistor will be described. Disperse powders of metal oxides and the like that provide an appropriate temperature coefficient in a solvent,
A green sheet of a thermistor body is formed by a doctor blade method or the like, and an internal electrode is coated with a thick film paste of, for example, Ag-Pd by screen printing. On the other hand,
In the case of the embodiment shown in FIG. 1, a thick film paste of an insulating film or a thick film paste of a high-resistance body is applied to the entire green sheet of the thermistor body, and in the case of the embodiment shown in FIG. The coating is applied in a similar manner partially by using a method such as screen printing, including the periphery of the gap between them. Here, as the thick film paste of the insulating film or the high-resistance body, for example, a paste containing alumina as a main component can be used. Also,
When forming an insulating film (or high-resistance film) on the entire surface,
An insulating or high-resistance green sheet may be laminated. Then, a green sheet having an internal electrode formed on its surface and a green sheet having an insulating film or a high-resistance film formed on its surface are alternately stacked and pressed. Thereafter, the multilayer chip thermistor of the present invention is manufactured by dicing, formation of an end face (external) electrode, baking, and plating of the external electrode in accordance with a normal manufacturing method of a multilayer chip thermistor.
【0016】図3は、本発明の積層型チップサーミスタ
と、従来の積層型チップサーミスタの抵抗値ヒストグラ
ムを比較した結果を示す。(a)は従来の積層型チップ
サーミスタの抵抗値ヒストグラムを示し、例えば目標の
許容範囲である±1%に対して、許容範囲外に分布して
いることを示している。これに対して、(b)は本発明
の積層型チップサーミスタの抵抗値ヒストグラムを示
し、目標の許容値範囲である±1%以内に十分に収まる
ことを示している。FIG. 3 shows the results of comparison between the resistance histograms of the multilayer chip thermistor of the present invention and a conventional multilayer chip thermistor. (A) shows a resistance value histogram of the conventional multilayer chip thermistor, and shows that the distribution is outside the allowable range, for example, ± 1%, which is the target allowable range. On the other hand, (b) shows a resistance value histogram of the multilayer chip thermistor of the present invention, and shows that the resistance value falls well within a target allowable value range of ± 1%.
【0017】尚、上記実施形態においては、内部電極が
3層の場合の例について示したが、層数は何層であって
も本発明の趣旨を同様に適用できることは勿論である。In the above embodiment, an example in which the number of the internal electrodes is three has been described. However, it goes without saying that the gist of the present invention can be similarly applied to any number of layers.
【0018】[0018]
【発明の効果】以上説明したように本発明は、積層型チ
ップサーミスタにおいて複数の内部電極の層間に絶縁層
もしくは高比抵抗層を配置したものである。これによ
り、内部電極の印刷ずれやグリーンシートの合せずれが
生じても、空隙を介して対向する一対の内部電極間にの
み電流が流れ、他の層の内部電極と干渉しないので、抵
抗値のバラツキの発生を抑えることができる。それ故、
本発明によれば積層型チップサーミスタの製造歩留を向
上させることができる。As described above, according to the present invention, an insulating layer or a high resistivity layer is arranged between a plurality of internal electrodes in a multilayer chip thermistor. As a result, even if printing misalignment of the internal electrodes or misalignment of the green sheet occurs, current flows only between the pair of internal electrodes facing each other via the air gap and does not interfere with the internal electrodes of other layers. Variation can be suppressed. Therefore,
According to the present invention, the production yield of the multilayer chip thermistor can be improved.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の実施形態の積層型チップサーミスタの
断面図である。FIG. 1 is a sectional view of a multilayer chip thermistor according to an embodiment of the present invention.
【図2】本発明の他の実施形態の積層型チップサーミス
タの断面図である。FIG. 2 is a sectional view of a multilayer chip thermistor according to another embodiment of the present invention.
【図3】抵抗値の分布を示すヒストグラムであり、
(a)は従来例の積層型チップサーミスタの分布を示
し、(b)は本発明の積層型チップサーミスタの分布を
示す。FIG. 3 is a histogram showing a distribution of resistance values;
(A) shows the distribution of the conventional multilayer chip thermistor, and (b) shows the distribution of the multilayer chip thermistor of the present invention.
【図4】(a)は従来の積層型チップサーミスタの断面
図であり、(b)は内部電極の位置がずれた場合を示す
断面図である。4A is a cross-sectional view of a conventional multilayer chip thermistor, and FIG. 4B is a cross-sectional view showing a case where the position of an internal electrode is shifted.
10 積層型チップサーミスタ 11 サーミスタ素体 12A, 12B, 12C 一対の内部電極 13 外部電極 15a,15b 全面に配置した絶縁層もしくは高比抵
抗層 16a,16b 部分的に配置した絶縁層もしくは高比
抵抗層Reference Signs List 10 laminated chip thermistor 11 thermistor body 12A, 12B, 12C pair of internal electrodes 13 external electrode 15a, 15b insulating layer or high resistivity layer 16a, 16b partially disposed insulating layer or high resistivity layer
Claims (3)
が同一面に空隙部を介して離隔して配置した内部電極を
複数層積層して配置し、該複数層の内部電極に接続する
外部電極を前記箱体状のサーミスタ素体の側面から上下
面にまわり込んで配置した積層型チップサーミスタにお
いて、 前記複数層の内部電極間に、絶縁層もしくは前記サーミ
スタ素体の比抵抗に対して高比抵抗の層を配置したこと
を特徴とする積層型チップサーミスタ。1. A box-shaped thermistor body, a plurality of internal electrodes in which a pair of electrodes are spaced apart from each other via a gap on the same surface are stacked and arranged, and connected to the internal electrodes of the plurality of layers. A stacked chip thermistor in which external electrodes to be wrapped around the upper and lower surfaces from the side surfaces of the box-shaped thermistor element, between the internal electrodes of the plurality of layers, the insulating layer or the specific resistance of the thermistor element A multilayer chip thermistor characterized in that a layer having a high specific resistance is arranged.
記複数層の内部電極間の積層面の全面に配置されている
ことを特徴とする請求項1記載の積層型チップサーミス
タ。2. The multilayer chip thermistor according to claim 1, wherein the insulating layer or the layer having a high specific resistance is disposed on the entire surface of the lamination surface between the plurality of internal electrodes.
記同一面に配置された一対の内部電極間の空隙部を少な
くともカバーするように、部分的に配置されていること
を特徴とする請求項1記載の積層型チップサーミスタ。3. The semiconductor device according to claim 1, wherein the insulating layer or the high resistivity layer is partially disposed so as to cover at least a gap between the pair of internal electrodes disposed on the same surface. The multilayer chip thermistor according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044491A JP2001237107A (en) | 2000-02-22 | 2000-02-22 | Laminated chip thermistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044491A JP2001237107A (en) | 2000-02-22 | 2000-02-22 | Laminated chip thermistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237107A true JP2001237107A (en) | 2001-08-31 |
Family
ID=18567233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000044491A Pending JP2001237107A (en) | 2000-02-22 | 2000-02-22 | Laminated chip thermistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237107A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696677B2 (en) * | 2003-10-31 | 2010-04-13 | Murata Manufacturing Co., Ltd. | Lamination-type resistance element |
-
2000
- 2000-02-22 JP JP2000044491A patent/JP2001237107A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696677B2 (en) * | 2003-10-31 | 2010-04-13 | Murata Manufacturing Co., Ltd. | Lamination-type resistance element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10153079B2 (en) | Laminated coil component and method of manufacturing the same | |
| KR101471829B1 (en) | Chip thermistor and method of manufacturing same | |
| JP6870428B2 (en) | Electronic components | |
| CN108695051B (en) | Electronic component | |
| JPH10247601A (en) | Ntc thermistor element | |
| CN100511508C (en) | Stacked capacitor | |
| JP2013539605A (en) | Resistance element and manufacturing method thereof | |
| CN109215936B (en) | Laminated electronic component | |
| EP1679723B1 (en) | Multilayer resistive element | |
| JP2000353601A (en) | Chip-type electronic component | |
| JP2007317786A (en) | Multilayer capacitor | |
| US11791070B2 (en) | NTC thermistor element | |
| JP4335237B2 (en) | Feed-through multilayer capacitor | |
| JP6668913B2 (en) | Electronic components | |
| JP2003051424A (en) | Multilayered chip electronic component | |
| JP2001237107A (en) | Laminated chip thermistor | |
| JP2000106320A (en) | Multilayer ceramic capacitors | |
| JP2001044059A (en) | Multilayer ceramic capacitors | |
| JPH08250307A (en) | Chip thermistor | |
| JPH06267789A (en) | Laminated chip type c-r composite electronic component | |
| JP6537766B2 (en) | Chip-type electronic components | |
| JP2003124007A (en) | Ntc thermistor element | |
| JP2002151306A (en) | Electrical component and manufacturing method thereof | |
| JP3716596B2 (en) | Thermistor element | |
| JPH09326303A (en) | Chip component |