JP2003115457A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法

Info

Publication number
JP2003115457A
JP2003115457A JP2002199191A JP2002199191A JP2003115457A JP 2003115457 A JP2003115457 A JP 2003115457A JP 2002199191 A JP2002199191 A JP 2002199191A JP 2002199191 A JP2002199191 A JP 2002199191A JP 2003115457 A JP2003115457 A JP 2003115457A
Authority
JP
Japan
Prior art keywords
crystalline semiconductor
semiconductor film
film
semiconductor layer
crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002199191A
Other languages
English (en)
Other versions
JP2003115457A5 (ja
JP4267266B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Toru Mitsuki
亨 三津木
Kenji Kasahara
健司 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002199191A priority Critical patent/JP4267266B2/ja
Publication of JP2003115457A publication Critical patent/JP2003115457A/ja
Publication of JP2003115457A5 publication Critical patent/JP2003115457A5/ja
Application granted granted Critical
Publication of JP4267266B2 publication Critical patent/JP4267266B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3806—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation-enhancing elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3454—Amorphous

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 ガラスなどの耐熱性の低い材料を基板として
用いながらも、非晶質半導体膜を結晶化して得られる結
晶質半導体膜の配向率を高め、単結晶に匹敵する高品質
の結晶質半導体膜を用いた半導体装置を提供することを
目的とする。 【解決手段】 基板１０１上第１結晶質半導体膜１０３
と第２結晶質半導体膜１０４が積層形成されそれが一体
となって結晶質半導体層を構成している。第１及び第２
結晶質半導体膜は、複数の結晶粒が集合した多結晶体で
ある。しかしながら、それぞれの結晶粒の面方位は｛１
０１｝の方位に３０％以上、好ましくは８０％以上の割
合で揃っている。また、第１結晶質半導体膜の結晶粒の
面方位に依存して第２結晶質半導体膜の面方位も同じ方
向に揃っていて、その確率は６０％以上である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、結晶構造を有する
半導体膜とそれを用いた半導体装置及びそれら作製方法
に係り、特に結晶性が優れ、結晶の配向が単一方向に揃
った半導体膜とそれを用いた半導体装置及びそれら作製
方法に関する。
【０００２】
【従来の技術】ガラスなどの絶縁基板上に形成した非晶
質シリコン膜を結晶化させる方法として、レーザーアニ
ール方法と呼ばれる技術が開発されている。レーザーア
ニール方法は、１００〜５００mJ/cm2程度のエネルギー
を有するレーザー光を非晶質シリコン膜に照射すること
で結晶化を実現している。
【０００３】非晶質シリコンを結晶化するためには、通
常６００℃以上に加熱する必要があるが、レーザーアニ
ール方法は基板をほぼ室温に保ったままで、非晶質シリ
コン膜の結晶化が可能であるという極めて優れた特徴を
有している。レーザーにはエキシマレーザーやＹＡＧレ
ーザーに代表される固体レーザーが用いられるが、いず
れにしてもビームサイズが限定されるため、大面積基板
を処理するためには、ビームを走査して繋ぎ合わせて照
射する必要がある。よって繋ぎ合わせ部分で結晶性が変
化して、一様な結晶が得られないという欠点が指摘され
ている。また、レーザーアニールによる場合には、レー
ザー発振器の出力の不安定さのために、やはり均質な結
晶を得ることが困難である。このような結晶の品質のば
らつきは薄膜トランジスタ（以下、ＴＦＴと記す）の特
性ばらつきの原因となっている。
【０００４】一方、特開平７−２３１１００号公報、特
開平７−１３０６５２号公報、特開平８−７８３２９号
公報などには非晶質シリコン膜の結晶化を助長する触媒
元素を用い、４５０℃〜６５０℃に温度で加熱処理を行
って非晶質シリコン膜の一部又は全部を結晶化させ、さ
らに上記加熱温度よりも高い温度で加熱して大粒径の結
晶質シリコン膜を得る技術が開示されている。
【０００５】
【発明が解決しようとする課題】高品質の結晶質シリコ
ン膜を得るためには、結晶粒を大きくすることの他に、
結晶方位を揃えることが重要である。しかしながら、レ
ーザーアニール法では非晶質シリコン膜と基板との界面
に自然に発生する結晶核が基になり結晶化が進むと考え
られている。この方法で結晶化されたシリコン膜は、Ｘ
線回折でその結晶構造を解析すると、通常は（１１
１）、（２２０）、（３１１）などの回折ピークが観測
され、いろいろな方位をもって集合した多結晶体である
ことが確認されている。多結晶体における個々の結晶粒
は任意な結晶面が析出してしまうが、下地にある酸化シ
リコンとの界面エネルギーが最小となる（１１１）面の
結晶が析出する確率的に最も多くなっている。
【０００６】また、シリコンの結晶化を助長する触媒元
素を非晶質シリコン膜に導入して結晶化を行う場合に
は、自然核が発生するより低い温度で導入した元素のシ
リサイド化物が形成され、当該シリサイドを基にした結
晶成長が起こっている。例えば、形成されるＮｉＳｉ2
は特定の配向性を持たないが、非晶質半導体膜の厚さを
２００nm以下とすると、基板表面に対し平行な方向しか
ほとんど成長することが許されなくなる。この場合、Ｎ
ｉＳｉ2と結晶シリコンの（１１１）面とが接する界面
エネルギーが最も小さいので、結晶質シリコン膜の表面
と平行な面は（１１０）面となり、この格子面が優先的
に配向する。結晶成長方向が基板表面に対し平行な方向
に、柱状の結晶が成長する場合には、その柱状結晶を軸
とした回転方向には自由度が存在し、必ずしも（１１
０）面が配向するとは限らないため、その他の格子面も
析出して全体として見れば（１１０）面に配向する割合
はやはり２０％に満たない。
【０００７】配向率が低い場合、異なる方位の結晶がぶ
つかる結晶粒界で、格子の連続性を保持することが殆ど
不可能となり、不対結合手が多く形成されることが容易
に推定される。粒界にできる不対結合手は再結合中心又
は捕獲中心となり、キャリア（電子・ホール）の輸送特
性を低下させている。その結果、キャリアが再結合で消
滅したり欠陥にトラップされたりするため、このような
結晶質半導体膜を用いても高い移動度を期待することが
できないという問題がある。
【０００８】結晶の配向率を高めるために、シリコン膜
にゲルマニウムを適量添加して結晶化を行う技術が特開
２０００−１１４１７２号公報に開示されている。同公
報によれば、複数の結晶粒が集合して形成された半導体
膜でありながら、個々の結晶粒の面方位が揃っているよ
うな結晶性を示す実質的に単結晶と見なせる半導体膜が
得られることが示されている。しかし、それを得るため
には、ゲルマニウムの添加の他に、９００〜１２００℃
の熱処理を必要としている。
【０００９】このように、９００℃を越える高温で熱処
理をすることで結晶の品質を向上させることも可能であ
るが、耐熱性の低いガラス基板上に形成した結晶質シリ
コン膜に対してそのような熱処理を行うことはできな
い。また、ゲルマニウムを添加して配向率を高めたとし
ても、ゲルマニウムは水素との結合エネルギーが小さく
水素化が容易でないという問題もある。即ち、水素化処
理によってゲルマニウムに起因するダングリングボンド
を補償出来ないことになる。
【００１０】上記問題点に鑑み、本発明は、ガラスなど
の耐熱性の低い材料を基板として用いながらも、非晶質
半導体膜を結晶化して得られる結晶質半導体膜の配向率
を高め、単結晶に匹敵する高品質の結晶質半導体膜を用
いた半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、第１元素と第２元素を含む結晶の配向性
の高い第１結晶質半導体膜を形成し、その結晶方位に依
存して配向率の高い第１元素から成る第２結晶質半導体
膜を形成するものである。前記第２元素は配向率を向上
させるために用いるものであり、高品質の結晶質半導体
膜及びそれを用いる半導体装置を得るためには、本来第
１元素のみの結晶質半導体膜で良い。このことから本発
明は以下の構成を有している。
【００１２】本発明は、絶縁表面を有する基板上に形成
した第１非晶質半導体膜を結晶化した後、その上に第２
非晶質半導体膜を堆積し結晶化させる。第２非晶質半導
体膜は、下地に形成されている第１結晶質半導体膜の結
晶に依存してエピタキシャル的に結晶化させる。
【００１３】従って、第１結晶質半導体膜の結晶性は重
要な特性パラメータとなる。第１結晶質半導体膜の配向
性を高める手段としては、シリコンに対し０．１乃至１
０原子％の割合でゲルマニウムを含ませた非晶質半導体
膜を適用することと、当該非晶質半導体膜の結晶化を促
進する作用のある触媒元素を適用する。
【００１４】結晶化を助長する元素（触媒元素）として
はＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、
Ｐｔ、Ｃｕ、Ａｕから選ばれた一種又は複数種を用い
る。また、非晶質半導体膜の厚さは１０nm乃至２００nm
で形成する。非晶質シリコン膜に当該金属元素を添加し
て加熱処理を施すことにより、シリコンと当該金属元素
との化合物（シリサイド化物）を形成し、それが拡散す
ることにより結晶化が進行する。非晶質シリコン膜に添
加したゲルマニウムはこの化合物と反応せず、その周囲
に存在することにより局所的な歪みを生じさせる。この
歪みは核生成の臨界半径を大きくする方向に作用して、
核生成密度を低減させると共に、結晶の配向を制限する
効力を持つ。
【００１５】このような作用を発現させるのに必要なゲ
ルマニウムの濃度は、実験の結果シリコンに対し、０．
１原子％以上１０原子％以下、好ましくは１原子％以上
５原子％以下とすれば良いことが分かっている。ゲルマ
ニウムの濃度がこの上限値以上になるとシリコンとゲル
マニウムの合金材料として発生する自然核（添加する金
属元素との化合物によらず発生する核）の発生が顕著と
なり、得られる多結晶半導体膜の配向比率を高めること
ができない。また、下限値以下であると十分な歪を発生
させることができず、やはり配向比率を高めることがで
きない。
【００１６】ゲルマニウムが添加された非晶質シリコン
膜は、間欠放電又はパルス放電を用いたプラズマＣＶＤ
法により形成する。間欠放電又はパルス放電は、発振周
波数１〜１２０MHz、好ましくは１３．５６〜６０MHzの
高周波電力を、繰り返し周波数１０Hz〜１０kHzに変調
してカソードに供給することにより形成する。繰り返し
周波数の１周期において高周波電力が印加される時間の
割合をデューティ比とすると、その値は１〜５０％とす
る。
【００１７】このような間欠放電又はパルス放電は、非
晶質半導体膜の堆積過程におけるラジカル種（ここで
は、電気的に中性であり、化学的に活性な原子又は分子
を指していう）を選択して、比較的長寿命のラジカル種
による膜の成長を行うことができる。例えば、ＳｉＨ4
を放電空間中で分解するとき様々なラジカル種やイオン
種が生成される。ラジカル種は生成と消滅反応を繰り返
すが、定常的に持続する放電は、ラジカル種の存在比率
が一定の割合に保たれている。しかし、間欠放電又はパ
ルス放電のように放電がオフになる時間が存在する場合
には、ラジカル種やイオン種の寿命時間の違いにより、
長寿命のラジカル種のみが被膜の堆積表面に供給され成
膜に寄与することになる。
【００１８】長寿命ラジカルを選択する理由は、膜の成
長表面を不活性化するためであり、ゲルマニウムを非晶
質シリコン膜中に分散させて含ませるのに適している。
ゲルマニウムのソースであるＧｅＨ4はＳｉＨ4に比べ分
解エネルギーが小さいので、同じ供給電力で分解すると
原子状ゲルマニウムが生成され、気相反応又は表面反応
によりゲルマニウムクラスターが生成される。前述の結
晶成長モデルによればゲルマニウムは分散していた方が
良いので、クラスターの発生しない間欠放電が良いこと
になる。
【００１９】非晶質半導体膜を結晶化すると原子の再配
列により、膜の体積は減少する。その結果、基板上に形
成される多結晶半導体膜は引っ張り応力が内在すること
になる。しかし、シリコンに原子半径の大きいゲルマニ
ウムを０．１原子％以上１０原子％以下、好ましくは１
原子％以上５原子％以下の範囲で含有させることによ
り、結晶化に伴う体積収縮は抑制され、発生する内部応
力を小さくすることができる。この場合、被膜全体に渡
って均質な効果を得るためには、ゲルマニウムが分散し
た状態で存在するのが好ましい。
【００２０】しかしながら、ゲルマニウムはシリコンと
比較して原子半径が大きく、シリコンの中にあってはむ
しろ結晶を歪ませる要因となる。また、ゲルマニウムは
水素化による欠陥の補償が困難であるので、結晶化後は
極力その濃度を低減させておくことが望ましい。具体的
には、シリコンとゲルマニウムを含む半導体が溶融−固
化する際にゲルマニウムが偏析する現象を利用する。当
該半導体膜はレーザー光の照射により容易に溶融−固化
させることができる。ゲルマニウムが偏析した高濃度ゲ
ルマニウム領域は、化学エッチングや化学的機械研磨に
より除去して第１結晶質半導体膜を薄片化すれば良い。
第１結晶質半導体膜の表面は、フッ酸を含有する水溶液
で処理して清浄な表面を形成した後、第２非晶質半導体
膜を堆積することが望ましい。しかし、表面には吸着し
た酸素、炭素、窒素などの大気成分の元素が若干残って
いても良い。
【００２１】こうして、配向率の高い第１結晶質半導体
膜上に第２非晶質半導体膜を形成し、ファーネスアニー
ル又はＲＴＡ（瞬間熱アニール）などの加熱処理又はレ
ーザー光の照射により結晶化させる。結晶は下地の結晶
方位に従って同じ面方位に成長させることができる。
【００２２】以上の如く、本発明に係る半導体装置の作
製方法は、シリコンに対し、０．１乃至１０原子％の割
合でゲルマニウムを含む第１非晶質半導体膜を形成し、
第１非晶質半導体膜に結晶化の触媒作用を有する元素を
添加した後、不活性気体中にて加熱処理による第１結晶
化処理と、酸化雰囲気中でレーザー光の照射による第２
結晶化処理を行って第１結晶質半導体膜を形成し、第１
結晶質半導体膜を表面から所定の厚さ除去し、その後、
第１結晶質半導体膜上に、シリコンを主成分とする第２
非晶質半導体膜を形成し、不活性気体中で第２非晶質半
導体膜を結晶化して、第２結晶質半導体膜を形成するも
のである。
【００２３】また他の構成は、シリコンに対し、０．１
乃至１０原子％の割合でゲルマニウムを含む第１非晶質
半導体膜を形成し、第１非晶質半導体膜に結晶化の触媒
作用を有する元素を添加した後、不活性気体中にて加熱
処理による第１結晶化処理と、酸化雰囲気中でレーザー
光の照射による第２結晶化処理を行って第１結晶質半導
体膜を形成し、第１結晶質半導体膜を表面から所定の厚
さ除去し、第１結晶化処理と第２結晶化処理とエッチン
グ処理とを順次複数回繰り返した後、第１結晶質半導体
膜上に、シリコンを主成分とする第２非晶質半導体膜を
形成し、不活性気体中で第２非晶質半導体膜を結晶化し
て、第２結晶質半導体膜を形成するものである。
【００２４】第１結晶質半導体膜を所定の厚さ除去する
手段としては、ウエットエッチング又はドライエッチン
グ、及び化学的機械研磨を適用することができる。ウエ
ットエッチングで行う場合にはＨＮＯ3、ＨＦ、ＣＨ3Ｃ
ＯＯＨ、Ｂｒ2を含むエッチング液、又はＨＮＯ3、Ｈ
Ｆ、ＣＨ3ＣＯＯＨ、Ｉ2を含むエッチング液で行うこと
ができる。
【００２５】また、第１非晶質半導体膜の結晶化の際に
用いた触媒元素はゲッタリングにより除去する。上記第
２の結晶化処理の後、ゲッタリング処理を行うか、或い
は第２結晶質半導体膜を形成した後行えば良い。
【００２６】こうして得られる結晶質半導体層は、シリ
コンとゲルマニウムを含有する第１結晶質半導体膜に密
接して、シリコンを主成分とする第２結晶質半導体膜が
設けられ、第１結晶質半導体膜は｛１０１｝面の配向率
が３０％以上であり、第２結晶質半導体膜は｛１０１｝
面の配向率が２０％以上である。また、第１結晶質半導
体膜は、１×１０20/cm3以下の濃度でゲルマニウムを含
有し、第２結晶質半導体膜は、１×１０19/cm3以下の濃
度でゲルマニウムを含有している。また、第１結晶質半
導体膜と第２結晶質半導体膜との結晶方位は６０％以上
の割合で一致している結晶質半導体層が提供される。
【００２７】また本発明は、基板上に配向率の高い第１
結晶質半導体膜を形成し、その上に第２半導体層として
非晶質シリコン膜を形成し、結晶化のためのレーザー光
照射処理を施すことにより、第１結晶質半導体層の高い
配向率の影響を受け、高い配向率を有する半導体層を得
る。特に、好適には第１半導体層として、シリコンゲル
マニウム（Ｓｉ1-xＧｅx）膜を用いる。
【００２８】同一の面方位の配向性が高いＳｉ1-xＧｅx
膜は、プラズマＣＶＤ法により形成されたＳｉ1-xＧｅx
（ｘ＝０．００１〜０．０５）膜に触媒元素を添加して
加熱処理をすることにより得る。触媒元素を添加して加
熱処理をすることにより得られた第１結晶質半導体層
（結晶質Ｓｉ1-xＧｅx膜）は｛１１０｝面の配向性が高
い。
【００２９】第１結晶質半導体層上に第２半導体層とし
て、非晶質シリコン膜を形成し、レーザー光を照射す
る。この時、第１結晶質半導体層の配向性が第２半導体
層（非晶質シリコン）の結晶配向性に影響して、｛１１
０｝面の配向性が高い結晶質シリコン膜を得ることがで
きる。第１結晶質半導体層を第２半導体層の結晶化工程
における種（核）とすることにより、配向率の高い良好
な結晶質半導体層を形成することができる。
【００３０】第１結晶質半導体層を形成する際に用いた
触媒元素が、半導体層中に残留することで、この半導体
層を用いて作製されたＴＦＴの特性に悪影響を及ぼす可
能性があるため、半導体層から触媒元素を移動させるた
めの処理を行う。第２半導体層上に、ゲッタリング領域
を形成する。なお、ゲッタリング領域を形成する前に、
第２半導体層上にバリア層として、オゾン含有水溶液で
処理して形成されるケミカルオキサイド膜を用いればよ
い。このバリア層の上にゲッタリング領域として、スパ
ッタ法またはプラズマＣＶＤ法を用いて、半導体層を形
成する。なお、ゲッタリング領域は、後にエッチングに
より除去するため、結晶質半導体層との選択比の高い非
晶質シリコン膜等密度の低い膜を用いることが好まし
い。ゲッタリング領域に希ガス元素を添加する。希ガス
元素としてはＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれ
た一種または複数種を用いればよい。なお、ゲッタリン
グ領域の半導体層を形成する際に、半導体層中にこれら
の希ガス元素を取り込ませると、それによりゲッタリン
グ領域を形成することができる。
【００３１】触媒元素をゲッタリングに移動させるため
の加熱処理を行う。加熱処理は、光源の輻射熱を用いて
加熱を行う方法、加熱した不活性気体により加熱を行う
方法、電熱炉を用いて加熱を行う方法のどれを選択して
も良い。このようなゲッタリングのための加熱処理を行
うことにより、ゲッタリング領域に触媒元素が移動さ
れ、半導体層に残留する触媒元素の濃度を１×１０17/c
m3以下に低減することができる。ゲッタリング工程が終
了したら、ゲッタリング領域を除去する。
【００３２】このように、配向率の高い第１結晶質半導
体層を形成し、その上に第２半導体層を形成して結晶化
のためにレーザー光を照射することにより、第１結晶質
半導体層の配向性の影響を受け、第２半導体層も配向率
の高い結晶質半導体層とすることができる。
【００３３】
【発明の実施の形態】（実施形態１）本発明で得られる
｛１０１｝面の配向率が高い結晶質半導体層は、シリコ
ンを主成分とする複数の半導体膜から成ることを特徴と
している。このような結晶質半導体層の典型的な一実施
形態は、シリコンを主成分とし、ゲルマニウムを含む第
１結晶質半導体膜と、シリコンを主成分とする第２結晶
質半導体膜とから成っている。第１結晶質半導体膜は、
第１非晶質半導体膜を絶縁表面上に形成し、その後結晶
化を助長する触媒元素を添加して結晶化させることによ
り形成するものである。第２結晶質半導体膜は、第１結
晶質半導体膜上に第２非晶質半導体膜を形成し、その後
加熱処理又はレーザー光の照射により、エピタキシャル
的に結晶成長させるものである。
【００３４】図１は本発明の結晶質半導体層の構成を説
明する図である。基板１０１上にはブロッキング層１０
２が形成される。その上に第１結晶質半導体膜１０３と
第２結晶質半導体膜１０４が積層形成され、それが一体
となって結晶質半導体層を構成している。第１及び第２
結晶質半導体膜は、複数の結晶粒が集合した多結晶体で
ある。しかしながら、それぞれの結晶粒は｛１０１｝面
の方位に３０％以上、好ましくは８０％以上の割合で揃
っている。また、第１結晶質半導体膜の結晶粒の面方位
に依存して第２結晶質半導体膜の面方位も同じ方向に揃
っていて、その確率は６０％以上である。即ち、第１結
晶質半導体膜の結晶上に第２結晶質半導体膜の結晶がエ
ピタキシャル的に成長している。図１では、個々の結晶
粒をハッチングを異ならせて区別し、ハッチングの違い
として示し、第１結晶質半導体膜の結晶粒と第２結晶質
半導体膜の結晶粒が同じ方位をもって成長している様子
を模式的に示している。
【００３５】このような結晶質半導体層を形成するため
の基板は、アルミナホウケイ酸ガラスやバリウムホウケ
イ酸ガラスなどのガラス基板を適用する。その他にも石
英や、シリコン、ゲルマニウム、ガリウム・砒素などの
半導体基板の表面に絶縁膜を形成したものを基板とする
ことも可能である。
【００３６】上記ガラス基板を用いる場合には、半導体
膜とガラス基板との間に窒化シリコン、酸化シリコン、
又は酸化窒化シリコンなどでブロッキング層を形成す
る。こうして、ガラス基板中に含まれるアルカリ金属元
素などの不純物元素が半導体膜中に拡散することを防
ぐ。ブロッキング層の好適な一例は、プラズマＣＶＤ法
で形成されるＳｉＨ4、Ｎ2Ｏ、ＮＨ3を反応ガスとして
用いた酸化窒化シリコン膜であり、又はＳｉＨ4、Ｎ
Ｈ3、Ｎ2を反応ガスとして用いた窒化シリコン膜であ
る。ブロッキング層は２０〜２００nmの厚さで形成す
る。
【００３７】ブロッキング層の表面に形成する第１非晶
質半導体膜は、シリコンに０．１〜１０原子％、好まし
くは１〜５原子％のゲルマニウムを添加したものであ
る。ゲルマニウムの含有量は、代表的な反応ガスとして
用いられるＳｉＨ4とＧｅＨ4の混合比により調節するこ
とができる。その他にも適用される反応ガスはＳｉ
2Ｈ6、ＳｉＦ4、ＧｅＦ4などがあり、適宜組み合わせて
使うことができる。第１非晶質半導体中に含まれる窒素
及び炭素の濃度は５×１０18/cm3未満、酸素の濃度は１
×１０18/cm3未満とし、非晶質半導体膜の結晶化の過程
において、また作製される結晶質半導体膜の電気的特性
に悪影響が出ないようにする。
【００３８】第１非晶質半導体膜の形成は、プラズマＣ
ＶＤ法、減圧ＣＶＤ法、スパッタ法などの各種成膜方法
を適用することができる。代用的な成膜法としてプラズ
マＣＶＤ法を適用する場合にはＳｉＨ4とＧｅＨ4とから
成る反応ガス、或いはＳｉＨ 4と、Ｈ2で希釈したＧｅＨ
4から成る反応ガスを反応室に導入し、１〜２００MHzの
高周波放電を１０Hz〜１００kHzの繰り返し周波数で変
調した間欠放電により成膜することが好ましい。間欠放
電とすることにより、ラジカルを主体とした成長により
均質な被膜を形成することができる。堆積する非晶質半
導体膜の厚さは２０〜１００nmとする。
【００３９】減圧ＣＶＤ法を用いる場合にも同様な反応
ガスを適用することが可能であり、好ましくはＨｅで反
応ガスを希釈して、４００〜５００℃の温度で基板上に
非晶質半導体膜を堆積する。いずれにしても、本発明で
用いる上記ガスは、堆積される非晶質半導体膜に取り込
まれる酸素、窒素、炭素などの不純物元素の濃度を低減
するために高純度に精製されたものを用いる。
【００４０】結晶化に際しては、第１非晶質半導体膜の
表面に、該非晶質半導体膜の結晶化を助長する元素（触
媒元素）を導入する。当該元素としてはＦｅ、Ｎｉ、Ｃ
ｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ
から選ばれた一種又は複数種の元素を用いる。これらの
元素は、本明細書に記載する何れの発明においても非晶
質半導体膜の結晶化を助長する元素として使用すること
ができる。上記いずれの元素を用いても同様の効果を得
ることができるが、代表的にはＮｉを用いる。
【００４１】当該元素を導入する箇所は、第２非晶質半
導体膜の全面、又は第１非晶質半導体膜の全面とする。
或いは第２非晶質半導体膜における適宣箇所のスリット
状の面又は点状の面などとする。後者の場合には、好ま
しくは非晶質半導体膜上に絶縁膜が形成され、その絶縁
膜に設けられた開孔を利用して当該元素を導入すること
ができる。開孔の大きさに特に限定はないが、その幅は
１０〜４０μmとすることができる。また、その長手方
向の長さは任意に決めれば良く、数十μm〜数十cmの範
囲とすることができる。
【００４２】これらの当該元素を導入する方法は、当該
元素を含む薄膜を非晶質半導体膜の表面又は内部に存在
させる手法であれば特に限定はなく、例えば、スパッタ
法、蒸着法、プラズマ処理法（含むプラズマＣＶＤ
法）、吸着法、金属塩の溶液を塗布する方法などを使用
することができる。プラズマ処理法は、不活性ガスを用
いたグロー放電雰囲気において、陰極からスパッタされ
る元素を利用する。また、金属塩の溶液を塗布する方法
は簡易であり、当該元素の濃度調整が容易である点で有
用である。
【００４３】金属塩としては各種塩を用いることが可能
であり、溶媒としては水、アルコール類、アルヒデト
類、エーテル類その他の有機溶媒、又は水とこれらの有
機溶媒のいずれかの混合物を用いることができる。ま
た、金属塩が完全に溶解した溶液とは限らず、金属塩の
一部又は全部が懸濁状態で存在する溶液であっても良
い。いずれの方法を採用するにしても、当該元素は非晶
質半導体膜の表面又は内部に分散させて導入する。
【００４４】上記何れかの方法でシリコンの結晶化を助
長する元素を導入した後、当該元素を利用して非晶質半
導体膜の結晶化を行う。結晶化は電熱炉を用いた加熱処
理の他に、ＲＴＡ法を用いても良い。ＲＴＡ法における
加熱手段としては、ハロゲンランプ等を用いた輻射加熱
又は、加熱された気体をもって半導体膜を加熱する手段
を採用することができる。ＲＴＡ法の場合は短時間で加
熱処理が進むので、加熱温度は６００〜７５０℃とす
る。一方、電熱炉を用いる場合には、５００〜６００℃
で１〜１２時間の加熱処理が適している。以上の加熱処
理は空気中や水素雰囲気中でも良いが、好適には窒素或
いは不活性ガス雰囲気中にて行う。
【００４５】その後、さらにレーザー光又は紫外線、赤
外線などの強光の照射により結晶性を高める処理を行
う。加熱処理のみでも｛１０１｝に優先的に配向する結
晶質半導体膜を得ることができるが、好ましくは、加熱
処理を行いその後レーザー光などの強光の照射を行う。
加熱処理後のレーザーアニールは、結晶粒内に残される
結晶欠陥を修復し消滅させることができ、結晶の品質を
向上させる目的に対して有効な処置となる。
【００４６】レーザーアニールは、波長４００nm以下エ
キシマレーザーやアルゴンレーザーなどの気体レーザ
ー、又はＹＡＧ、ＹＶＯ4、ＹＡｌＯ3、ＹＬＦレーザー
に代表される固体レーザーの第２高調波〜第４高調波を
用いる。例えば、Ｎｄ:ＹＡＧレーザーの第２高調波は
５３２nmであり、半導体のバンド間遷移の吸収帯域の光
を適用する。レーザー自体はパルス発振又は連続発振の
いずれのレーザーを適用しても良い。これらのレーザー
光は光学系にて線状又はスポット状に集光し、そのエネ
ルギー密度を１００〜７００mJ/cm2として照射し、上記
のように集光したレーザー光を基板の所定の領域に渡っ
て走査させ処理を行う。レーザーの代わりに、ハロゲン
ランプ、キセノンランプ、水銀ランプ、メタルハライド
ランプ、エキシマ発光ランプなどを光源として強光を照
射しても同様の効果を得ることが出来る。
【００４７】連続発振レーザーを用いる場合の好適な一
例は、連続発振モードのＹＶＯ4レーザー発振器を用
い、その第２高調波（波長５３２nm）の出力５〜１０W
を、光学系にて短手方向に対する長手方向の比が１０以
上である線状レーザー光に集光し、且つ長手方向に均一
なエネルギー密度分布を有するように集光して１０〜２
００cm/secの速度で走査して結晶化させる。均一なエネ
ルギー密度分布とは、完全に一定であるもの以外を排除
することではなく、エネルギー密度分布において許容さ
れる範囲は±１０％である。
【００４８】以上のような工程により、｛１０１｝面の
配向率が高い第１結晶質半導体膜が得られるメカニズム
は、概略以下のように推測することができる。
【００４９】第１非晶質半導体膜に導入された触媒元素
は、脱水素処理中に速やかに非晶質半導体中に拡散す
る。そして、不均質な核形成が始まる。そして、当該元
素とシリコンが反応してシリサイドが形成され、これが
結晶核となりその後の結晶成長に寄与する。例えば、代
表的な元素としてＮｉを用いた場合、ニッケルシリサイ
ド（以下、ＮｉＳｉ2と記する）が形成される。第１非
晶質半導体膜においては、ＮｉＳｉ2中にゲルマニウム
が殆ど固溶されないため、第１非晶質半導体膜中のゲル
マニウムを周囲に排除しつつ核が形成する。
【００５０】ＮｉＳｉ2は特定の配向性を持たないが、
第１非晶質半導体膜の厚さを２０〜１００nmとすると基
板表面に対し平行な方向しか殆ど成長することが許され
なくなる。この場合、ＮｉＳｉ2と結晶半導体の（１１
１）面とが接する界面エネルギーが最も小さいので、結
晶質半導体膜の表面と平行な面は（１１０）面となり、
この格子面が優先的に配向する。結晶成長方向が基板表
面に対し平行な方向に、しかも柱状に成長する場合に
は、その柱状結晶を軸とした回転方向には自由度が存在
するため、必ずしも（１１０）面が配向するとは限らな
いため、その他の格子面も析出すると考えられる。
【００５１】ＮｉＳｉ2から見ると、周囲の非晶質領域
のみに原子半径の大きいゲルマニウムが存在しているた
め、大きな歪み（引っ張り応力）が発生していることが
予想される。この歪みエネルギーにより、核生成の臨界
半径を大きくする方向に働く。さらに、この歪み（引っ
張り応力）は、ＮｉＳｉ2による核の結晶方位に制限を
与え、特定の結晶面（具体的には、｛１０１｝面）の配
向率を高める作用があると推測される。
【００５２】ＮｉＳｉ2はホタル石型構造であり、ダイ
アモンド型構造のシリコン格子間にＮｉ原子を配置した
構造となっている。ＮｉＳｉ2からＮｉ原子が無くなる
とシリコンの結晶構造が残ることになる。数々の実験の
結果から、Ｎｉ原子は非晶質半導体側に移動していくこ
とが判明しており、この理由は非晶質半導体中の固溶度
の方が結晶半導体中のそれよりも高いためであると考え
られる。従って、恰もＮｉが非晶質半導体中を移動しな
がら結晶質半導体を形成するというモデルを立案するこ
とができる。以上の考察より、加熱処理によって、第１
非晶質半導体膜は｛１０１｝面の配向率が高い結晶が成
長する。
【００５３】非晶質シリコンに０．１〜１０原子％のゲ
ルマニウムを含有させると結晶核の発生密度が低下す
る。図２は結晶核の隣接間距離に対するＧｅＨ4の添加
量依存性について調べた結果であり、縦軸はその累積度
数を示している。図２（Ａ）はシリコンの結晶化を助長
する元素として、酢酸Ｎｉ塩が３ppmの水溶液を用いた
結果であり、図２（Ｂ）は１ppmの結果を示している。
ＧｅＨ4の添加量の増加は、非晶質半導体膜中に含まれ
るゲルマニウム濃度がそれに伴って増えることを意味す
る。図２（Ａ）、（Ｂ）の結果は、いずれもＧｅＨ4の
添加量が多い方が結晶核の隣接間距離が長くなることを
示している。図３はこの結果を基に、ＧｅＨ 4の添加量
に対する結晶核の密度を示している。ＧｅＨ4の量が増
加するに従い、結晶核密度が低下している傾向が示され
ている。この結果は、上記考察において、非晶質半導体
膜中にゲルマニウムが存在することにより核生成の臨界
半径を大きくする方向に働くことを裏付けている。
【００５４】ゲルマニウム濃度の妥当性は作製される結
晶質半導体膜の特性から推測することができる。図１４
は成膜時のＧｅＨ4流量を変化させた場合におけるラマ
ン分光分析のデータを示している。二次イオン質量分析
法（ＳＩＭＳ：Secondary Ion Mass Spectroscopy）に
よりＧｅＨ4流量が５SCCMの場合ゲルマニウム含有量は
１．５原子％、１０SCCMの場合は３原子％、３０SCCMの
場合は１１原子％となることが判明しているが、ラマン
スペクトルから見るとゲルマニウム濃度の増加に従い低
波数側にピーク位置がシフトしていることが示されてい
る。単結晶シリコンのピーク位置（５２０．７cm-1）か
らのシフトは結晶の歪みを示し、ゲルマニウム濃度の増
加に従い歪みが増大している。ＧｅＨ4を添加しない結
晶質半導体膜のピーク位置は５１６cm-1であり、ＧｅＨ
4流量が５SCCMの場合は５１５cm-1、１０SCCMの場合は
５１４cm-1であるのに対し、３０SCCMの場合は５０６cm
-1とシフト量が増大している。この結果はＧｅＨ4流量
の増加に従い結晶が歪んで行くことを示し、上記結晶質
半導体膜中のゲルマニウム含有量との関連から、ゲルマ
ニウムの好適な含有量は１０原子％以下、好ましくは５
原子％以下であることが解る。
【００５５】一旦溶融状態を経て固化するレーザーアニ
ールにより、結晶の配向率が向上すると共に、融点の低
いゲルマニウムは膜の表面側に偏析する。図４は固相成
長後とレーザーアニール後のゲルマニウム濃度分布をＳ
ＩＭＳにて測定した結果であり、レーザーアニール後に
おいてゲルマニウム濃度が表面側で高くなっていること
を示している。それに伴って、膜中ではゲルマニウム濃
度の低下が確認され、明らかに膜の表面側にゲルマニウ
ムが偏析していることが確認できる。
【００５６】ゲルマニウムは上述にように結晶化に対
し、シリコン結晶の配向率を高めるのに有効に作用する
と考えられる。しかし、ゲルマニウムの存在により、欠
陥が生成される。欠陥はシリコンネットワークの乱れに
起因するものであり、ゲルマニウム自身は水素で補償さ
れにくいという性質に起因するものである。従って、結
晶化後においてゲルマニウムは必ずしも必要ではない。
【００５７】図４で示すようにレーザーアニール後はゲ
ルマニウムが表面に偏析するので、高濃度となった層を
エッチング除去する手段を図ることができる。エッチン
グにはＨＮＯ3、ＨＦ、ＣＨ3ＣＯＯＨ、及びＢｒ2（Ｃ
Ｐ−４という）又はＨＮＯ3、ＨＦ、ＣＨ3ＣＯＯＨ、及
びＩ2（ＣＰ−８という）から成るエッチング液によっ
て行うことができる。その他にもセコ液、ダッシュ液な
どを用いても良い。
【００５８】また、レーザーアニールとエッチング処理
を複数回繰り返すことで、結晶の配向を保持したまま、
第１結晶質半導体膜のゲルマニウム濃度をさらに低減さ
せることができる。勿論、第１結晶質半導体膜の厚さは
減少するが、５０nmの膜厚に対し、５nmづつ３回のエッ
チング処理により残存するゲルマニウム濃度を１×１０
21/cm3以下に減少させることができる。
【００５９】その後、第１結晶質半導体膜上に第２非晶
質半導体膜をプラズマＣＶＤ法又は減圧ＣＶＤ法などの
堆積法で形成する。第２非晶質半導体膜はシリコンを主
成分とする半導体膜であり、代表的には非晶質シリコン
膜で形成する。第２非晶質半導体膜の厚さは１０〜１０
０nm、好ましくは３０〜６０nmの厚さで形成する。第１
結晶質半導体膜の表面はフッ酸で酸化膜の除去を行う
が、工程上膜表面に付着した空気により酸素、炭素等の
付着元素が残りそれが界面に保持されたまま残る。
【００６０】第２非晶質半導体膜は、加熱処理又はレー
ザーアニールにより結晶化させる。結晶化は下地の結晶
に依存してエピタキシャル的に成長する。即ち、下地の
配向性をそのまま残して、配向率の高い結晶質半導体層
を得ることができる。
【００６１】次に、本発明に基づいて作製される結晶質
半導体層について、その作製方法の一例を示す。第１非
晶質半導体膜を形成するための反応ガスはＳｉＨ4と水
素で１０％に希釈されたＧｅＨ4を用いる。これらの反
応ガスは、形成される非晶質半導体膜に含まれる酸素、
窒素、炭素の不純物濃度を低減させるために高純度に精
製されたものを用いる。ＳｉＨ4の純度は９９．９９９
９％以上のものを、またＧｅＨ4は窒素、炭化水素化合
物が１ppm以下、ＣＯ2が２ppm以下を適用する。第１非
晶質半導体膜において、シリコンに対するゲルマニウム
の含有量を変化させたい場合には、合計流量が一定にな
るようにして、ＳｉＨ4とＨ2で１０％に希釈したＧｅＨ
4のガス流量比を変化させる。その他、共通条件として
は、高周波電力が０．２〜０．５W/cm2、好ましくは
０．３５W/cm2（２７MHz）であり、繰り返し周波数１〜
１０kHz（デューティ比３０％）のパルス放電に変調し
て平行平板型のプラズマＣＶＤ装置の陰極に給電する。
反応圧力２０〜５０Pa、好ましくは３３．２５Pa、基板
温度３００℃、電極間隔３５mmとする。
【００６２】図５は第１及び第２非晶質半導体膜を形成
するために用いるプラズマＣＶＤ装置の構成の一例を示
している。プラズマＣＶＤ装置は反応室５０１に高周波
電源５０５が接続する陰極（カソード）５０２、陽極
（アノード）５０３が設けられた平行平板型である。陰
極５０２はシャワー板となっていて、ガス供給手段５０
６からの反応ガスは、このシャワー板を通して反応室中
に供給される。陽極５０３にはシーズヒーターなどによ
る加熱手段５０４が設けられ、基板５１５が設置されて
いる。ガス供給系の詳細は省略するが、ＳｉＨ4やＧｅ
Ｈ4などが充填されたシリンダー５１４、ガスの流量を
制御するマスフローコントローラー５１２、ストップバ
ルブ５１３などから構成されている。排気手段５０７
は、ゲートバルブ５０８、自動圧力制御弁５０９、ター
ボ分子ポンプ（又は複合分子ポンプ）５１０、ドライポ
ンプ５１１から成っている。ターボ分子ポンプ（又は複
合分子ポンプ）５１０、ドライポンプ５１１は潤滑油を
使用しないもので、油の拡散による反応室内の汚染を完
全に無くしている。反応室の容積１３リットルの反応室に対
し、一段目に排気速度３００リットル/secのターボ分子ポン
プ、二段目に排気速度４０m3/hrのドライポンプを設
け、排気系側から有機物の蒸気が逆拡散してくるのを防
ぐと共に、反応室の到達真空度を高め、非晶質半導体膜
の形成時に不純物元素が膜中に取り込まれることを極力
防いでいる。
【００６３】絶縁表面上に形成する第１非晶質半導体膜
の厚さは５〜３０nmとする。第１非晶質半導体膜にはシ
リコンに対して原子半径の大きなゲルマニウムを添加す
ることで、結晶核の生成密度を小さくする効果を得るこ
とができる。同様の効果は錫や、シリコンと結合しない
不活性気体であるＡｒ、Ｋｒ、Ｘｅなどで代用すること
もできる。この場合、シリコンの結晶化が困難となる
が、触媒元素を用いて結晶化することでその問題は解消
される。
【００６４】第１非晶質半導体膜の結晶化には、シリコ
ンの結晶化を助長する元素としてＮｉを用い、５００〜
６００℃の加熱処理とレーザーアニールを行う。代表的
な作製条件として、窒素雰囲気中５５０℃にて４時間の
加熱処理及びレーザーアニールを行う方法がある。Ｎｉ
は酢酸Ｎｉを１０ppmの濃度で含有する水溶液を用い、
スピナーで塗布する。また、レーザーアニールはＸｅＣ
ｌエキシマレーザー（波長３０８nm）を用い、照射エネ
ルギー密度３００〜６００mJ/cm2、重ね合わせ率９０〜
９５％で照射する。レーザーアニールは加熱処理により
結晶化した膜の未結晶化部分の結晶化や、結晶粒内に欠
陥を補修するために行っている。また、ゲルマニウムを
膜表面に偏析させるために行う。
【００６５】第１結晶質半導体膜は表面から１〜１０n
m、好ましくは５nm程度の厚さで除去して薄膜化する。
薄膜化の方法はウエットエッチング又はドライエッチン
グなどの化学エッチング又は化学的機械研磨による除去
等の方法で行う。こうして、ゲルマニウムが偏析した表
面層を除去することで第１結晶質半導体膜は薄くなる
が、ゲルマニウム濃度を低減することが可能となる。こ
のレーザーアニールとエッチング処理を繰り返し行うこ
とで第１結晶質半導体膜中に残るゲルマニウム濃度を低
減させることができる。
【００６６】第１結晶質半導体膜の表面に形成された酸
化膜の除去を行う。酸化膜の除去はフッ酸又は緩衝フッ
酸により行う。その後プラズマＣＶＤ法により第２非晶
質半導体膜の形成を行う。第２非晶質半導体膜はＳｉＨ
4又はＳｉＨ4と水素の混合ガス、或いはＳｉ2Ｈ6を用い
て行う。堆積する厚さは１０〜５０nmであり、その後、
レーザーアニール又は加熱処理による固相成長により結
晶化させる。この場合、下地に形成されている第１結晶
質半導体膜の結晶方位に従い、エピタキシャル的な結晶
成長を得ることができる。
【００６７】こうして、ガラスなどの耐熱性の低い材料
を基板として用いながらも、｛１０１｝面に対して高い
配向性を示す結晶質半導体層を得ることができる。この
半導体層は第１結晶質半導体膜、第２結晶質半導体膜か
ら成り、上記レーザーアニールとエッチング処理によ
り、この高い配向率を持ちながらもゲルマニウム濃度の
低い結晶質半導体層を得ることができ、単結晶に匹敵す
る高品質の結晶質半導体層を得ることができる。
【００６８】勿論、この結晶質半導体層は２層に限定さ
れるものではなく、３層又はそれ以上の積層構造として
も良い。その場合には基板側から徐徐にゲルマニウムの
含有量の少ない半導体膜を複数積層した形態とするのが
好ましい。そのような構成により、ゲルマニウム量が徐
徐に減少しつつ、｛１０１｝面の配向率の高い結晶質半
導体膜を形成することができる。このような｛１０１｝
面の配向率の高い結晶質半導体膜はＴＦＴのチャネル形
成領域、光起電力素子の光電変換層など素子の特性を決
定付ける部位に好適に用いることができる。
【００６９】（実施形態２）図２１で示すように基板１
０上に下地絶縁膜１１、該下地絶縁膜１１上に第１半導
体層として非晶質のシリコンゲルマニウム（Ｓｉ1-xＧ
ｅx：ｘ＝０．００１〜０．０５）膜１２を形成する。
下地絶縁膜１１としては、ＳｉＨ4、ＮＨ3およびＮ2Ｏ
を反応ガスとして形成される酸化窒化シリコン膜および
ＳｉＨ4およびＮ 2Ｏを反応ガスとして成膜される酸化窒
化シリコン膜を積層して用いる。
【００７０】第１半導体層１２は、実施形態１と同様に
して、非晶質シリコンゲルマニウム膜をプラズマＣＶＤ
法または減圧ＣＶＤ法により形成する。堆積される非晶
質半導体膜の厚さは２０〜１００nmの範囲とする。
【００７１】続いて、第１半導体層の結晶化処理を行
う。結晶化に際しては、第１半導体層１２の表面に実施
形態１と同様な触媒元素１３を添加する。上記いずれの
元素を用いても同質同様の効果を得ることができるが、
代表的にはＮｉを用いる。これら触媒元素を半導体層に
添加する方法は実施形態１と同様半導体層の表面または
内部に存在させる手法であれば特に限定はない（図２１
（Ａ））。
【００７２】上記いずれかの方法で半導体層に触媒元素
を添加した後、加熱処理を行い、第１結晶質半導体（Ｓ
ｉ1-xＧｅx：ｘ＝０．００１〜０．０５）層１４を形成
する。光源の輻射熱を用いて加熱処理を行う方法、加熱
した不活性気体により加熱処理を行う方法、電熱炉を用
いて加熱処理を行う方法のいずれかを用いればよい（図
２１（Ｃ））。
【００７３】次いで、酸素雰囲気中または大気雰囲気に
おいて、第１結晶質半導体層１４に第１のレーザー光の
照射を行う。ここまでの段階で｛１０１｝に優先的に配
向し、結晶粒の大きな第１結晶質半導体層１５を得るこ
とができる（図２１（Ｄ））。なお、酸素を含む雰囲気
中でのレーザー光照射工程により、第１結晶質半導体層
１５表面は、凹凸形状となる。また、酸化膜１６が形成
される。
【００７４】レーザー光としては、波長４００nm以下の
エキシマレーザーや、ＹＡＧレーザーまたはＹＶＯ4レ
ーザーの第２高調波（波長５３２nm）〜第４高調波（波
長２６６nm）を光源として用いて行う。これらのレーザ
ー光は光学系にて線状またはスポット状に集光し、その
エネルギー密度を２００〜５００mJ/cm2として照射し、
上記のように集光したレーザー光を基板の所定の領域に
渡って走査させ、９０〜９８％のオーバーラップ率をも
って結晶質半導体膜に照射する。
【００７５】レーザー光照射の後、第１結晶質半導体層
１５表面に形成された酸化膜１６を除去し、第１結晶質
半導体層上に第２半導体層１７を形成する。第２半導体
層１７として、プラズマＣＶＤ法により非晶質シリコン
膜を膜厚２０〜１００nmで形成する。
【００７６】続いて、図２２（Ａ）で示すように第２半
導体層にレーザー光を照射して、第１結晶質半導体層の
配向性を影響させた結晶化を行う。第２のレーザー光照
射の工程は、窒素雰囲気または真空において行う。第２
のレーザー光としては、波長４００nm以下のエキシマレ
ーザーや、ＹＡＧレーザーまたはＹＶＯ4レーザーの第
２高調波（波長５３２nm）〜第４高調波（波長２６６n
m）を光源として用いて行う。これらのレーザー光は光
学系にて線状またはスポット状に集光し、そのエネルギ
ー密度を４００〜８００mJ/cm2として照射し、上記のよ
うに集光したレーザー光を基板の所定の領域に渡って走
査させ、９０〜９８％のオーバーラップ率をもって結晶
質半導体膜に照射する。
【００７７】このようにして、第１結晶質半導体層（結
晶質シリコンゲルマニウム）および第２結晶質半導体層
１８（結晶質シリコン）の積層からなる結晶質半導体層
１９が形成される。なお、第２のレーザー光照射工程で
は、得られる結晶質半導体層の表面に凹凸が形成される
ことはない。
【００７８】続いて、図２２（Ｂ）で示すように半導体
層に含まれる触媒元素を除去するための工程を説明す
る。結晶質半導体層上にバリア層２０を形成する。バリ
ア層の厚さは特には限定されないが、簡便にはオゾン含
有水溶液で処理することにより形成されるケミカルオキ
サイド膜で代用してもよい。また、硫酸、塩酸、硝酸な
どと過酸化水素水とを混合させた水溶液で処理しても同
様にケミカルオキサイド膜を形成することができる。他
の方法としては、酸化雰囲気中でのプラズマ処理や、酸
素含有雰囲気中での紫外線照射によりオゾンを発生させ
て酸化処理を行ってもよい。また、クリーンオーブンを
用いて、２００〜３５０℃程度に加熱して薄い酸化膜を
形成しバリア層としてもよい。あるいは、プラズマＣＶ
Ｄ法やスパッタ法、蒸着法などで１〜５nm程度の酸化膜
を堆積してバリア層としてもよい。
【００７９】その上にプラズマＣＶＤ法やスパッタ法で
ゲッタリング領域２１となる半導体膜を形成する。代表
的にはスパッタ法でＡｒを０．０１〜２０原子％含む非
晶質シリコン膜で形成する。この半導体膜はゲッタリン
グ工程後に除去するため、結晶質半導体層とエッチング
の選択比を高くするため、密度の低い膜としておくこと
が望ましい。非晶質シリコン膜中に希ガス元素を添加さ
せて、膜中に希ガス元素を同時に取り込ませると、それ
によりゲッタリング領域を形成することができる。希ガ
ス元素としてはＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ば
れた一種または複数種を用いる。
【００８０】次いで、ゲッタリングのための加熱処理を
行う。加熱処理は、電熱炉を用いた方法（窒素雰囲気中
にて４５０〜６００℃で０．５〜１２時間）や、加熱用
の光源を用いたＲＴＡ法、加熱した不活性気体によるＲ
ＴＡ法（５５０〜７００℃で、１〜５分）などいずれか
の方法を用いればよい。この加熱処理により、触媒元素
が拡散によりゲッタリング領域に移動する。
【００８１】その後、半導体膜２１を選択的にエッチン
グして除去する。エッチングの方法としては、ＣｌＦ3
によるプラズマを用いないドライエッチング、或いはヒ
ドラジンや、テトラエチルアンモニウムハイドロオキサ
イド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などア
ルカリ溶液によるウエットエッチングで行うことができ
る。この時バリア層２０はエッチングストッパーとして
機能する。また、バリア層２０はその後フッ酸により除
去すれば良い。
【００８２】以上のように本発明を用いることにより、
結晶質半導体層に含まれる触媒元素の濃度を１×１０17
/cm3以下にまで低減することができる。また、得られた
結晶質半導体層は、高い配向率を有する第１結晶質半導
体層およびその第１結晶質半導体層の影響を受けて結晶
成長した第２結晶質半導体層の積層からなり、配向率が
高く粒径の大きな結晶粒が集まった良好な結晶質半導体
層である。
【００８３】このようにして得られた半導体膜を反射電
子回折パターン（ＥＢＳＰ：Electron Backscatter dif
fraction Pattern、以下ＥＢＳＰという）により観察し
た結果を図２３と図２４に示す。
【００８４】ＥＢＳＰは、走査型電子顕微鏡（ＳＥＭ：
Scanning Electron Microscopy）に専用の検出器を設
け、一次電子の後方散乱から結晶方位を分析する手段で
ある。試料の電子線の当たる位置を移動させつつ方位解
析を繰り返す（マッピング測定）ことにより、面状の試
料の結晶方位または配向の情報を得ることができる。そ
の一例として、本実施例で示すように各測定ポイントの
結晶粒が表面に向けている結晶方位を色別に表したりす
ることができる。また、ある測定ポイントに着目し、隣
接するポイントにおいて、測定者の設定した結晶方位の
ずれ角（許容ずれ角）の範囲内である領域を区別して表
すこともできる。
【００８５】許容ずれ角は測定者が自由に設定すること
が可能であるが、この許容ずれ角を１０°と設定し、あ
るポイントに着目したときに隣接するポイントの結晶方
位のずれ角が１０°以下の範囲内である領域を結晶粒と
呼び、結晶粒が複数集合して多結晶構造の結晶質半導体
膜が形成されている。図２３と図２４は同じ面方位の領
域を同じ色調で表したマッピング測定の結果であり、同
じ色調の塊を一つの結晶粒と見なすことができる。な
お、結晶粒は実際には複数の微小な結晶が集合したもの
であるが、結晶方位の許容ずれ角が小さいため、巨視的
には１つの結晶粒と見なすことができる。
【００８６】図２３は本発明を用いて作製された結晶質
半導体層を観察した結果を示す。以下に、作製方法を簡
単に説明する。まず、第１半導体層として、ゲルマニウ
ムを３．５原子％含んだシリコンゲルマニウム膜をＣＶ
Ｄ法により膜厚５５nmに形成する。次いで、第１半導体
層に触媒元素としてＮｉを添加する。第１半導体層表に
重量換算で１０ppmのＮｉを含む水溶液をスピンコート
法により塗布して添加する。第１半導体層を５００℃で
１時間加熱処理することにより水素を脱離させた後、電
熱炉を用いて、５８０℃で４時間の加熱処理を行う。こ
れにより、第１半導体層は結晶化され、｛１０１｝面の
配向率が高い第１結晶質半導体層が形成される。
【００８７】続いて、第１結晶質半導体層表面に形成さ
れた酸化膜を除去し、その表面を清浄にしたら、第１の
レーザー光を照射する。第１のレーザー光照射は、酸化
雰囲気において行う。この処理により、第１結晶質半導
体層の表面は凹凸形状となる。続いて、第１結晶質半導
体層表面に形成された酸化膜を再び除去し、表面を清浄
にしてから、第２半導体層として非晶質シリコン膜を膜
厚３０nmで形成する。次いで、第２半導体層に第２のレ
ーザー光を照射して、第２半導体層を結晶化させる。な
お、第２のレーザー光照射は窒素を含む雰囲気下で行え
ばよい。この処理では、第１結晶質半導体層の配向性の
影響を受けて、第２半導体層が結晶成長し、高い配向率
を有して、粒径の大きな結晶粒が集まった結晶成長をす
る。
【００８８】このような結晶質半導体層をＥＢＳＰによ
り観察したところ、図２３は｛１０１｝面を示す色調の
領域が多いことを示すデータであり、｛１０１｝面の配
向率は３０〜４０％となっている（面方位の区別は図中
に挿入した凡例図を参照されたい。扇形状の枠は標準三
角形と呼ばれ、この中の立方晶系における全ての指数が
含まれている。各頂点の結晶方位は｛００１｝、｛１０
１｝、｛１１１｝を表している。）。なお、図２４に
は、比較のために、第１半導体層に非晶質シリコン膜を
用いて、触媒元素を用いた結晶化方法（本発明と同様の
処理）により結晶化し、第２半導体層として再び非晶質
シリコン膜を形成して、以下、レーザー光照射を本発明
と同様に処理を施して作製された結晶質シリコン膜を観
察した結果を示している。
【００８９】図２３および図２４を比較しても明らかな
ように、本発明を用いて作製された結晶質半導体膜は、
｛１０１｝面の配向率が高く、また、粒径の大きな結晶
粒が得られており、このような粒径の大きな結晶粒が集
合した結晶性の高い結晶質半導体膜を得ることができ
る。
【００９０】
【実施例】（実施例１）本発明の一実施例を図６と図７
を参照して説明する。まず、図６（Ａ）で示すように、
基板１０上にブロッキング層１１として、ＳｉＨ4、Ｎ
Ｈ3およびＮ2Ｏを反応ガスとして形成される酸化窒化シ
リコン膜およびＳｉＨ4およびＮ2Ｏを反応ガスとして成
膜される酸化窒化シリコン膜を順次積層した絶縁層を形
成する。その上に第１非晶質半導体膜１２として、シリ
コンに３原子％のゲルマニウムが添加された膜を用い
る。この非晶質半導体膜は、プラズマＣＶＤ法でＳｉＨ
4と、Ｈ2で１０％に希釈されたＧｅＨ4を用い、その流
量比を９対１として形成する。基板加熱温度は３００
℃、反応室内の圧力は３３．２５Paとし、２７MHz、
０．３５W/cm2の高周波電力で反応ガスを分解し、非晶
質半導体膜を堆積する。この時、放電は繰り返し周波数
１０KHz、デューティ比（電力が供給されるオンとオフ
の時間比）３０％の間欠放電としている。
【００９１】いずれにしても、本発明で用いる上記ガス
は、堆積される非晶質シリコンゲルマニウム膜に取り込
まれる酸素、窒素、炭素などの不純物元素の濃度を低減
するために高純度に精製されたものを用いる。堆積され
る第１非晶質半導体膜１２の厚さは２０〜１００nmの範
囲とする。
【００９２】続いて、図６（Ｂ）に示すように第１非晶
質半導体膜１２の結晶化処理を行う。結晶化に際して
は、第１非晶質半導体膜の表面に触媒元素としてＮｉを
添加する。Ｎｉの添加方法は、Ｎｉ材で形成される陰極
を用い、Ａｒなどの不活性気体のグロー放電により、陰
極をスパッタリングして微量のＮｉを第１非晶質半導体
膜１２に付着させる。その他の手法として、金属塩の溶
液を塗布する方法を適用しても良い。
【００９３】触媒元素を添加した後、加熱処理を行い結
晶化する。加熱処理は光源の輻射熱を用いて加熱処理を
行う方法、加熱した不活性気体により加熱処理を行う方
法、電熱炉を用いて加熱処理を行う方法のいずれかを用
いれば良い。こうして図６（Ｃ）に示す様に第１結晶質
半導体膜１４が形成される。
【００９４】次いで、酸素雰囲気中又は大気雰囲気にお
いて、第１結晶質半導体膜１４にレーザー光の照射を行
う。レーザー光としては、波長４００nm以下のエキシマ
レーザーや、Ｎｄ：ＹＡＧレーザーの第２高調波（波長
５３２nm）〜第４高調波（波長２６６nm）から出力され
るパルスレーザー光又は連続発振レーザー光を用いる。
レーザー光は光学系にて線状又はスポット状に集光し、
そのエネルギー密度を２００〜５００mJ/cm2として照射
しする。上記のように集光したレーザー光を基板の所定
の領域に渡って走査させ、９０〜９８％のオーバーラッ
プ率をもって第１結晶質半導体膜に照射する。なお、酸
素を含む雰囲気中でのレーザー光の照射工程により、第
１結晶質結晶質半導体膜１５表面には、突起部（リッジ
とも呼ばれる）が形成される。また、大気雰囲気中にて
溶融固化を行うため表面には酸化膜が形成される（図６
（Ｄ））。
【００９５】レーザー光照射の後、第１結晶質半導体膜
１５表面に形成された酸化膜１６は緩衝フッ酸で除去す
る。その後、５ＨＮＯ3、３ＨＦ、３ＣＨ3ＣＯＯＨ、
０．１Ｂｒ2（ＣＰ−４という）を混合したエッチング
液で第１結晶質半導体膜１５の表面層を５nm程度の厚さ
で除去する。それにより、ゲルマニウムが偏析した高濃
度領域を除去することができ、残された第１結晶質半導
体膜のゲルマニウム濃度を低減することができる。以上
の工程により、図６（Ｅ）に示す様に｛１０１｝に優先
的に配向し、結晶粒の大きな第１結晶質シリコンゲルマ
ニウム膜１７を得ることができる。
【００９６】第１結晶質半導体膜１７上に第２非晶質半
導体膜を形成する。第２非晶質半導体膜１８はプラズマ
ＣＶＤ法で非晶質シリコン膜をもって形成する。その厚
さは５０nmとする（図６（Ｆ））。
【００９７】その後、前述と同様のレーザー光を照射し
て、第２非晶質半導体膜１８を結晶化する。結晶成長は
下地にある第１結晶質半導体膜からエピタキシャル的に
成長する。これにより、｛１０１｝の配向率が高い第２
結晶質半導体膜１９を得ることができる（図７
（Ａ））。
【００９８】結晶化に伴って、第１結晶質半導体膜に残
存するＮｉの一部は、第２結晶質半導体膜まで拡散する
可能性がある。いずれにしても、結晶質半導体層に残存
するＮｉは結晶化後ゲッタリング除去することが望まし
い。
【００９９】図７（Ｂ）はゲッタリング工程を説明する
図であり、第２結晶質半導体膜の表面に薄いバリア層２
０を形成する。薄いバリア層２０はケミカルオキサイド
のような酸化膜、オゾン雰囲気或いは大気中において精
製される酸化膜、蒸着やスパッタリング法などで形成さ
れる薄い酸化膜などにより形成する。その厚さは１〜５
nm程度とする。その上にはＡｒを１×１０20/cm3以上含
む非晶質シリコン膜２１を形成する。高濃度にＡｒを含
むことにより、非晶質シリコン膜に歪み場が形成されこ
れがゲッタリングサイトとして機能する。
【０１００】ゲッタリングの加熱処理はガス加熱型の熱
処理装置を用い、６５０℃、１０分の処理により行う。
電熱炉を用いる場合には５５０℃にて４時間の熱処理を
行う。結晶質半導体層に残存するＮｉはこの処理により
非晶質シリコン膜２１に偏析させせることができる（図
中矢印の方向）。Ｎｉの含有量は１×１０18/cm3以下と
することができる。
【０１０１】その後、非晶質シリコン膜２１を選択的に
エッチングにより除去する。エッチングの方法として
は、ＣｌＦ3によるプラズマを用いないドライエッチン
グ、或いはヒドラジンや、テトラエチルアンモニウムハ
イドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む
水溶液などアルカリ溶液によるウエットエッチングで行
うことができる。この時、薄い絶縁膜２０はエッチング
ストッパーとして機能する。この薄い絶縁膜２０はフッ
酸により除去すれば良く、これにより清浄な結晶質半導
体層の表面を得ることができる。
【０１０２】さらに、図７（Ｃ）に示す如く、結晶質半
導体層中に残存する歪みを緩和する熱処理を行うと良
い。熱処理温度は４００〜５００℃であり、この熱処理
は、ＲＴＡ法などにより行う。以上のようにして配向率
の高い結晶質半導体膜を得ることができる。
【０１０３】図１５（Ａ）は第１結晶質半導体膜として
ゲルマニウムを３．５原子％含んだ膜のＥＢＳＰ測定の
結果である。膜厚は５５nmであり、重量換算で１０ppm
のＮｉを含む水溶液を塗布して、スピンコート法により
添加し、５００℃で１時間加熱処理することにより水素
を脱離させた後、電熱炉を用いて、５８０℃で４時間の
加熱処理を行い、さらにレーザーアニールを行ったもの
である。この結晶質半導体膜をＥＢＳＰにより観察し
た。図１５（Ａ）は、｛１０１｝面を示す色調の領域が
多く、｛１０１｝面の配向率が６０％程度であることを
示している（面方位の区別は図中に挿入した凡例図を参
照されたい。）。
【０１０４】続いて、第１結晶質半導体膜表面に形成さ
れた酸化膜を再び除去し、表面を清浄にしてから、第２
非晶質半導体膜として非晶質シリコン膜を膜厚３０nmで
形成する。その後、５８０℃にて４時間の加熱処理によ
り結晶化させた膜のＥＢＳＰ測定の結果を図１５（Ｂ）
に示す。｛１０１｝の配向率は若干低下するものの、３
０〜４０％の配向率が得られている。第１結晶質半導体
膜の配向性の影響を受けて、第２結晶質半導体膜が結晶
成長し、高い配向率を有して、粒径の大きな結晶粒が集
まった結晶成長をすることができる。
【０１０５】図１５から明らかなように、本発明を用い
て作製された結晶質半導体膜は、｛１０１｝面の配向率
が高く、また、粒径の大きな結晶粒が得られており、こ
のような粒径の大きな結晶粒が集合した結晶性の高い結
晶質半導体膜を得ることができる。
【０１０６】（実施例２）実施例１と同様にして第１結
晶質半導体膜１５を形成した後にゲッタリングを行って
も良い。図８（Ａ）に示す様に、バリア層３０を介して
歪み場を有する非晶質シリコン膜３１から成るゲッタリ
ングサイトを形成する。バリア層３０は、レーザーアニ
ール時に形成される酸化膜を適用することも可能である
し、前述のようにケミカルオキサイドを用いても良い。
【０１０７】その後、不活性気体中にて６５０℃、３０
分の加熱処理をおこないゲッタリングを行う。非晶質シ
リコン膜３１、バリア層３０を除去した後、さらにＨＮ
Ｏ3、ＨＦ、ＣＨ3ＣＯＯＨ、Ｉ2（ＣＰ−８という）か
ら成るエッチング液を用い、第１結晶質半導体膜１５の
表面を５nm程度エッチングして表面を平坦化すると共に
ゲルマニウムが偏析した高濃度の層を除去する。それに
より、第１結晶質半導体膜のゲルマニウム濃度を低減す
ることができる。
【０１０８】第１結晶質半導体膜３２上に第２非晶質半
導体膜３３を形成する。第２非晶質半導体膜３３はプラ
ズマＣＶＤ法で非晶質シリコン膜をもって５０nmの厚さ
で形成する。
【０１０９】レーザー光を照射して第２非晶質半導体膜
３３を結晶化する。結晶成長は下地にある第１結晶質半
導体膜からエピタキシャル的に成長し、同じ配向をもっ
て結晶成長する。以上の工程を経ても｛１０１｝の配向
率が高い第２結晶質半導体膜３４を得ることができる。
【０１１０】（実施例３）実施例１と同様にして図９
（Ａ）に示すように、基板１０上に下地絶縁膜１１、第
１非晶質半導体膜１２を形成した後、１００nmのマスク
絶縁膜４０を形成し、開口４１を設ける。次に、重量換
算で１〜１００ppmの触媒元素（本実施例ではＮｉ）を
含む水溶液（酢酸Ｎｉ水溶液）をスピンコート法で塗布
して触媒元素（Ｎｉ）含有層４２を形成すると触媒元素
は開口４１で第１非晶質半導体膜１２と接することにな
る。
【０１１１】次いで、図９（Ｂ）に示す如く、第非晶質
半導体膜１２を結晶化するために加熱処理を行う。加熱
処理としては、光源の輻射熱を用いて加熱処理を行う方
法、加熱した不活性気体により加熱処理を行う方法、電
熱炉を用いて加熱処理を行う方法のいずれかを用いれば
よい。ここでは電熱炉を用いて５８０℃で４時間の加熱
処理を行い、第１結晶質半導体膜を形成する。加熱処理
後第１結晶質半導体膜４３上のマスク絶縁膜４０を除去
する。以降は実施例１又は実施例１に実施例２を組み合
わせて結晶質半導体層を得ることができる。
【０１１２】（実施例４）本実施例では、第１半導体層
に触媒元素を部分的に添加して本発明の結晶質半導体膜
を形成する一実施例を図３１と図３２を参照して説明す
る。
【０１１３】基板３００上に窒化酸化シリコン膜からな
る下地絶縁膜３０１とその上に第１半導体層３０２とし
てＳｉ1-xＧｅx（ｘ＝０．００１〜０．０５）膜を形成
する。なお、下地絶縁膜３０１として、１〜１０nmの窒
化シリコン膜を用いてもよい。次いで、第１半導体層３
０２上に開口部３０４を有し酸化シリコン膜からなるマ
スク絶縁膜３０３を形成する。
【０１１４】次に、重量換算で１〜１００ppmの触媒元
素（本実施例ではＮｉ）を含む水溶液（酢酸Ｎｉ水溶
液）をスピンコート法で塗布して触媒元素（Ｎｉ）含有
層３０５を添加する。触媒元素含有層３０５は、マスク
絶縁膜３０３の開口部３０４において、選択的に第１半
導体層３０２に形成される（図３１（Ａ））。
【０１１５】次いで、第１半導体層を結晶化するために
電熱炉を用いて、５８０℃で４時間の加熱処理を行い、
第１結晶質半導体層を形成する（図３１（Ｂ））。
【０１１６】加熱処理後、第１結晶質半導体層３０６上
のマスク絶縁膜３０３を除去する。続いて、第１結晶質
半導体層３０６に第１のレーザー光を照射する。第１の
レーザー光としては、パルス発振型または連続発振型の
エキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザー
等を用いればよい。これらのレーザーを用いる場合に
は、レーザー発振器から放射されたレーザー光を光学系
で線状に集光し、半導体膜に照射する方法を用いるとよ
い。レーザー光の照射条件は、実施者が適宜決定すれば
よいが、エキシマレーザーを用いる場合には、パルス発
振周波数３００Hzとし、レーザエネルギー密度を２００
〜５００mJ/cm2とする。また、ＹＡＧレーザーを用いる
場合には、その第２高調波を用い、パルス発振周波数１
０〜３００Hzとし、レーザエネルギー密度を２５０mJ/c
m2とする。第１のレーザー光照射により、第１結晶質半
導体層３０６は表面に凹凸を有する結晶質半導体層３０
７となり、さらに酸化膜３０８も形成される（図３１
（Ｄ））。
【０１１７】次いで、第１半導体層に添加された触媒元
素をゲッタリング領域に移動させるための処理を行う。
なお、第１のレーザー光照射の工程において、第１結晶
質半導体層上に酸化膜３０８が形成される。この酸化膜
３０８の形成は、バリア層３０９形成の前に除去して
も、酸化膜３０８上にバリア層３０９を形成した後でも
よい。
【０１１８】バリア層３０９上にゲッタリング領域３１
０となる半導体層を形成する。ゲッタリング領域として
は、プラズマＣＶＤ法やスパッタ法で半導体膜を２５〜
２５０nmの厚さで形成する。代表的にはスパッタ法でＡ
ｒを０．０１〜２０原子％含む非晶質シリコン膜で形成
する。この半導体膜は、後に除去するため、エッチング
で除去しやすいように結晶質半導体層と選択比を高くす
るため、密度の低い膜（例えば非晶質シリコン）として
おくことが望ましい。非晶質シリコン膜中に希ガス元素
を添加させて、膜中に希ガス元素としてＡｒを同時に取
り込ませることにより、ゲッタリング領域を形成するこ
とができる。
【０１１９】次いで、ゲッタリングのための加熱処理を
行う。加熱処理は、電熱炉を用いた方法（窒素雰囲気中
にて４５０〜６００℃で０．５〜１２時間）や、ハロゲ
ンランプを光源とするＲＴＡ法、加熱した不活性気体に
よるＲＴＡ法（５５０〜７００℃で、１〜５分）などい
ずれかの方法を用いればよい。この加熱処理により、触
媒元素をゲッタリング領域に移動させることができ、第
１結晶質半導体層に含まれる触媒元素の濃度を１×１０
17/cm3以下に低減することができる（図３１（Ｅ））。
【０１２０】その後、半導体膜３１０を選択的にエッチ
ングして除去する。エッチングはＣｌＦ3によるプラズ
マを用いないドライエッチング、或いはヒドラジンや、
テトラエチルアンモニウムハイドロオキサイド（化学式
（ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液に
よるウエットエッチングで行うことができる。この時バ
リア層３０９はエッチングストッパーとして機能する。
また、バリア層３０９はその後フッ酸により除去すれば
良い。
【０１２１】次いで、第１結晶質半導体層３０７上に第
２半導体層として、非晶質シリコン膜３１１を形成す
る。非晶質シリコン膜は、プラズマＣＶＤ法またはスパ
ッタ法等公知の方法で形成すればよく、２０〜１００nm
の膜厚で形成する（図３２（Ａ））。
【０１２２】続いて、第２半導体層３１１にレーザー光
を照射して、第１結晶質半導体層の配向性を影響させて
第２半導体層の結晶化を行う。第２のレーザー光照射の
工程は、窒素雰囲気または真空において、照射を行う。
第２のレーザー光としては、波長４００nm以下のエキシ
マレーザー光や、ＹＡＧレーザーの第２高調波、第３高
調波を用いる。また、エキシマレーザー光に代えて紫外
光ランプから発する光を用いてもよい。なお、第２のレ
ーザー光のエネルギー密度は、第１のレーザー光のエネ
ルギー密度より大きくし、４００〜８００mJ/cm2となる
ようにする。このようにして、第１結晶質半導体層３０
７（結晶質シリコンゲルマニウム）および第２結晶質半
導体層３１２（結晶質シリコン）の積層からなる結晶質
半導体層３１３が形成される（図３２（Ｂ））。
【０１２３】（実施例５）本実施例では、第１半導体層
に触媒元素を部分的に添加して本発明の結晶質半導体膜
を形成する他の一実施例を図３３を参照して説明する。
【０１２４】実施例４（図３１）にしたがい、第１半導
体層の形成から触媒元素の添加までの工程を行う。基板
４００上に窒化酸化シリコン膜からなる下地絶縁膜４０
１、該下地絶縁膜４０１上に第１半導体層４０２として
ＳｉxＧｅ1-x（ｘ＝０．００１〜０．０５）膜を形成す
る。なお、下地絶縁膜４０１として、１〜１０nmの窒化
シリコン膜を用いてもよい。
【０１２５】次いで、第１半導体層４０２上に開口部４
０４を有し酸化シリコン膜からなるマスク絶縁膜４０３
を形成する。そして、重量換算で１〜１００ppmの触媒
元素（本実施例ではＮｉ）を含む水溶液（酢酸Ｎｉ水溶
液）をスピンコート法で塗布して触媒元素（Ｎｉ）含有
層４０５を添加する。触媒元素含有層４０５は、マスク
絶縁膜４０３の開口部において、選択的に第１半導体層
４０２に形成される（図３３（Ａ））。
【０１２６】続いて、図３３（Ｂ）で示すように第１半
導体層を加熱処理し、第１結晶質半導体層を形成する。
加熱処理の方法としては、光源の輻射熱を用いて加熱処
理を行う方法、加熱した不活性気体により加熱処理を行
う方法、電熱炉を用いて加熱処理を行う方法のいずれか
を用いればよい。ここでは、電熱炉を用いて、５８０℃
で４時間の加熱処理を行い、第１結晶質半導体層４０６
を形成する（図３３（Ｃ））。
【０１２７】次いで、実施例４と同様にレーザー光を照
射して表面に凹凸を有する第１結晶質半導体層４０７と
該第１結晶質半導体層４０７の表面に酸化膜４０８が形
成する（図３３（Ｄ））。
【０１２８】次いで、第１結晶質半導体層表面に形成さ
れた酸化膜４０８を除去し、第１結晶質半導体層上に第
２半導体層４０９として非晶質シリコン膜を形成する。
非晶質シリコン膜は、プラズマＣＶＤ法により非晶質シ
リコン膜を膜厚２０〜１００nmで形成する（図３３
（Ｅ））。
【０１２９】続いて、第２半導体層４０９に対して第２
のレーザー光照射を行う。第２のレーザー光照射工程に
先立ち、第２半導体層（シリコン）中に含まれる水素を
除去するための加熱処理を行う。４００〜５００℃で１
時間程度の加熱処理を行い、非晶質シリコン膜中に含ま
れる水素を脱離させる。ただし、スパッタ法により形成
された非晶質半導体層は、水素含有率が低いため、水素
脱離の処理を行う必要はない。次いで、第２半導体層４
０９にレーザー光を照射して、第１結晶質半導体層の配
向性を影響させた結晶化を行う。第２のレーザー光照射
の工程は、実施例４と同様にして行えば良い。この第２
のレーザー光照射により、第２半導体層も結晶化され、
第１結晶質半導体（結晶質シリコンゲルマニウム）層お
よび第２結晶質半導体（結晶質シリコン）層４１０から
なる結晶質半導体層４１１が形成される（図３３
（Ｆ））。
【０１３０】続いて、第１半導体層の結晶化処理の際に
用いた触媒元素の濃度を低減させるため、結晶質半導体
層から移動させるための処理を行う。
【０１３１】まず、結晶質半導体層上にバリア層４１２
を形成する。バリア層４１２は、特に厚さは限定されな
いが、簡便に形成する方法としては、結晶質半導体層の
表面をオゾン水で処理する方法がある。また、硫酸、塩
酸、硝酸などと過酸化水素水とを混合させた水溶液で処
理しても同様にケミカルオキサイドを形成しても良い。
バリア層を形成する他の方法としては、酸化雰囲気中で
のプラズマ処理や、酸素含有雰囲気中での紫外線照射に
よりオゾンを発生させて酸化処理し形成する方法、クリ
ーンオーブンを用いて２００〜３５０℃程度に加熱し、
薄い酸化膜を形成する方法、プラズマＣＶＤ法やスパッ
タ法、蒸着法などで１〜５nm程度の酸化膜を堆積させる
方法などのいずれかを用いればよい。
【０１３２】次いで、そのバリア層上に、実施例４と同
様にしてゲッタリング領域４１３となる半導体層を形成
する。具体的には非晶質シリコン膜中にＡｒを添加させ
て、膜中に希ガス元素を同時に取り込ませることによ
り、ゲッタリング領域４１３を形成することができる
（図３３（Ｇ））。
【０１３３】この後、結晶質半導体層に残留する触媒元
素をゲッタリング領域に移動させるため加熱処理を行
う。この加熱処理により、触媒元素が拡散によりゲッタ
リング領域に移動して、結晶質半導体層に含まれる触媒
元素の濃度を１×１０17/cm3以下にすることができる。
なお、この加熱処理によっても、ゲッタリング領域は、
１×１０20/cm3以上の濃度で希ガス元素を含んでおり結
晶化することはない。
【０１３４】次いで、実施例４と同様にしてゲッタリン
グ領域４１３である半導体膜を選択的にエッチングして
除去する。この時、バリア層４１２は結晶質半導体層が
エッチングされないように保護するエッチングストッパ
ーとして機能する。ゲッタリング領域のエッチング処理
が終了した後、バリア層４１２は、フッ酸により除去す
ればよい。
【０１３５】こうして、触媒元素濃度が低減され、配向
率が高く粒径の大きな結晶粒が集まった良好な構造の第
１結晶質半導体層および第２結晶質半導体層の積層から
なる結晶質半導体層が形成される。
【０１３６】（実施例６）本実施例では、第１半導体層
に触媒元素を全面に添加して本発明の結晶質半導体膜を
形成する一実施例を図３４を参照して説明する。
【０１３７】基板１５５０上に下地絶縁膜１５５１、該
下地絶縁膜１５５１上に第１半導体層として非晶質のシ
リコンゲルマニウム（Ｓｉ1-xＧｅx：x＝０．００１〜
０．０５）膜１５５２を形成する。下地絶縁膜１５５１
としては、ＳｉＨ4、ＮＨ3およびＮ2Ｏを反応ガスとし
て形成される酸化窒化シリコン膜およびＳｉＨ4および
Ｎ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜
を積層して用いる。
【０１３８】非晶質シリコンゲルマニウム膜（第１半導
体層）１５５２は、プラズマＣＶＤ法または減圧ＣＶＤ
法、その他適宣の方法により形成すれば。堆積される非
晶質半導体層の厚さは２０〜１００nmの範囲とする。
【０１３９】続いて、第１半導体層１５５２の結晶化処
理を行う。結晶化に際しては、第１半導体層１５５２の
表面に、触媒元素としてＮｉを添加して触媒元素含有層
１５５３を形成する（図３４（Ａ））。
【０１４０】半導体層に触媒元素を添加した後、加熱処
理を行い、第１結晶質半導体（結晶質シリコンゲルマニ
ウム）層１５５４を形成する（図３４（Ｂ））。
【０１４１】次いで、実施例４と同様にして、酸素雰囲
気中または大気雰囲気において、第１結晶質半導体層１
５５４に第１のレーザー光の照射を行う。以上の工程に
より、｛１０１｝に優先的に配向して、結晶粒の大きな
第１結晶質半導体層１５５５を得ることができる。この
ようにして得られた第１結晶質半導体層１５５５の表面
は、凹凸を有しており、さらに、酸化膜１５５６が形成
されている。
【０１４２】次いで、第１結晶質半導体層１５５５に含
まれる触媒元素濃度を低減させるためのゲッタリング処
理を行う。第１結晶質半導体層上にバリア層１５５７を
形成する。バリア層１５５７として、第１結晶質半導体
層の表面にケミカルオキサイドを形成する。
【０１４３】次いで、バリア層１５５７上に、ゲッタリ
ング領域１５５８となる半導体膜を形成する。ゲッタリ
ング領域としては、プラズマＣＶＤ法やスパッタ法で半
導体膜を２５〜２５０nmの厚さで形成する。代表的には
スパッタ法でＡｒを０．０１〜２０原子％含む非晶質シ
リコン膜で形成する（図３４（Ｅ））。
【０１４４】この後、実施例５と同様にして、第１結晶
質半導体層に残留する触媒元素をゲッタリング領域に移
動させるため、加熱処理を行う。
【０１４５】次いで、ゲッタリング領域１５５８の半導
体膜を選択的にエッチングして除去し、ゲッタリング領
域のエッチング処理が終了した後、バリア層１５５７は
フッ酸により除去する。第１結晶質半導体層の表面に形
成された酸化膜を除去し、その表面を清浄にした後、第
１結晶質半導体層１５５５上に第２半導体層１５５９と
して非晶質シリコン膜をプラズマＣＶＤ法またはスパッ
タ法などにより形成する。
【０１４６】続いて、第２レーザー光照射工程に先立
ち、第２半導体層（非晶質シリコン）中に含まれる水素
を除去するための加熱処理を行う。４００〜５００℃で
１時間程度の加熱処理を行い、非晶質シリコン膜中に含
まれる水素を脱離させる。ただし、スパッタ法により形
成された非晶質半導体層は、水素含有率が低いため、水
素脱離の処理を行う必要はない。次いで、第２半導体層
にレーザー光を照射して、第１結晶質半導体層の配向性
を影響させた結晶化を行う。第２のレーザー光照射の工
程は、実施例４と同様に行えば良い。この第２のレーザ
ー光照射により、第２半導体層も結晶化され、第１結晶
質半導体層１５５５および第２結晶質半導体層１５６０
からなる結晶質半導体層１５６１が形成される。
【０１４７】第２のレーザー光の照射により、｛１０
１｝面の配向率の高い第１結晶質半導体層の影響を受け
て、第２半導体層を結晶化させることができ、結晶質半
導体層全体としての配向率が高く、その結果、粒径の大
きな結晶粒の集まった結晶質半導体層を形成することが
できる。
【０１４８】（実施例７）実施例１〜４により作製され
る結晶質半導体層を用いてＴＦＴを作製する一例を図１
０を用いて説明する。まず、図１０（Ａ）において、ア
ルミノシリケートガラス又はバリウムホウケイ酸ガラス
などによるガラス基板２００上に実施例２で作製された
半導体膜から、島状に分離された半導体層２０２、２０
３を形成する。また、基板２００と半導体層との間に
は、窒化酸化シリコンで成るブロッキング層２０１を２
００nmの厚さで形成する。半導体層２０２、２０３は実
施例１〜４で示す方法により形成される結晶質半導体層
をエッチングにより島状に分割したものが適用される。
【０１４９】さらに、ゲート絶縁膜２０４を８０nmの厚
さで形成する。ゲート絶縁膜２０４はプラズマＣＶＤ法
を用いて、ＳｉＨ4とＮ2ＯにＯ2を反応ガスとして用い
て酸化窒化シリコン膜で形成する。本実施例において適
用される結晶質半導体層は、｛１０１｝面の配向率が高
いため、その上に形成するゲート絶縁膜の膜質のバラツ
キを少なくすることができ、それ故にＴＦＴのしきい値
電圧のバラツキを小さくすることができる。
【０１５０】ゲート絶縁膜２０４上には、ゲート電極を
形成するための第１導電膜２０５、第２導電膜２０６を
形成する。第１導電膜は、窒化タンタル、又は窒化チタ
ンで３０nmの厚さで形成する。第２導電膜はＡｌ、Ｔ
ａ、Ｔｉ、Ｗ、Ｍｏなどの導電性材料又はこれらの合金
を適用し、３００nmの厚さで形成する。その後、図１０
（Ｂ）に示すようにレジストパターン２０７を形成し、
ドライエッチングにより第１形状のゲート電極２０８、
２０９を形成する。また、図示しないが、ゲート電極に
接続する配線も同時に形成することができる。
【０１５１】このゲート電極をマスクとして、自己整合
的にｎ型半導体領域を形成する。ドーピングではイオン
注入法又はイオンドーピング法（ここでは、質量分離し
ないイオンを注入する方法をいう）で燐を注入する。こ
の領域の燐濃度は１×１０20〜１×１０21/cm3の範囲と
なるようにする。こうして第１不純物領域２１０、２１
１を形成する。
【０１５２】次いで、図１０（Ｃ）で示すように、ドラ
イエッチングによりゲート電極の第２導電膜を選択的に
エッチングして第２形状のゲート電極２１２、２１３を
形成する。そして、第１導電膜の表面が露出した領域を
通過させて燐イオンを注入し、第２不純物領域２１４、
２１５を形成する。
【０１５３】続いて、図１０（Ｄ）に示すように一方の
半導体層２０３を覆うマスク２１６を形成し、半導体膜
２０３に硼素イオンを注入した第３不純物領域２１７を
形成する。添加する不純物は硼素を用い、燐よりも１．
５〜３倍の濃度で添加してｐ型に反転させる。この領域
の硼素濃度は１．５×１０20〜３×１０21/cm3の範囲と
なるようにする。
【０１５４】その後、図１０（Ｅ）に示すように窒化シ
リコン膜２１８、酸化シリコン膜２１９をプラズマＣＶ
Ｄ法で形成する。そして、第１乃至第３不純物領域の結
晶性の回復と、活性化のために熱処理を行う。活性化に
適した温度は４５０±５０℃であり、１〜１０分の熱処
理を行えば良い。加熱用のガスには窒素、Ａｒなどを用
いることができる。
【０１５５】次いで、各半導体層の不純物領域に達する
コンタクトホールを形成し、Ａｌ、Ｔｉ、Ｔａなどを用
いて配線２２０、２２１を形成する。こうしてｎチャネ
ル型ＴＦＴ２２２とｐチャネル型ＴＦＴ２２３を形成す
ることができる。ここではそれぞれのＴＦＴを単体とし
て示しているが、これらのＴＦＴを使ってＣＭＯＳ回路
やＮＭＯＳ回路、ＰＭＯＳ回路を形成することができ
る。
【０１５６】本実施例ではＬＤＤ構造のＴＦＴについて
説明したが、勿論、シングルドレイン構造を形成するこ
とも可能である。本発明により得られる結晶質半導体層
は｛１０１｝面の配向率が高いので、結晶粒界における
欠陥密度が低減し、高い電界効果移動度を得ることがで
きる。こうして作製されるＴＦＴは、アクティブマトリ
クス型の液晶表示装置や発光素子を用いた表示装置を作
製するためのＴＦＴとして、また、ガラス基板上にメモ
リやマイクロプロセッサを形成するためのＴＦＴとして
用いることができる。
【０１５７】このようなＴＦＴを用いてアクティブマト
リクス駆動型の表示装置を実現するためのＴＦＴ基板
（ＴＦＴが形成された基板）を形成する一例を図１１に
より説明する。図１１では、ｎチャネル型ＴＦＴ１５０
１、ｐチャネル型ＴＦＴ１５０２、ｎチャネル型ＴＦＴ
１５０３を有する駆動回路部１５０６と、ｎチャネル型
ＴＦＴ１５０４、容量素子１５０５とを有する画素部１
５０７が同一基板上に形成されている。
【０１５８】駆動回路部１５０６のｎチャネル型ＴＦＴ
１５０１はチャネル形成領域１２６２、ゲート電極１２
１０と一部が重なる第２不純物領域１２６３とソース領
域又はドレイン領域として機能する第１不純物領域１２
６４を有している。ｐチャネル型ＴＦＴ１５０２にはチ
ャネル形成領域１２６５、ゲート電極１２１１と一部が
重なる第４不純物領域１２６６とソース領域又はドレイ
ン領域として機能する第３不純物領域１２６７を有して
いる。ｎチャネル型ＴＦＴ１５０３にはチャネル形成領
域１２６８、ゲート電極１２１２と一部が重なる第２不
純物領域１２６９とソース領域又はドレイン領域として
機能する第１不純物領域１２７０を有している。このよ
うなｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴにより
シフトレジスタ回路、バッファ回路、レベルシフタ回
路、ラッチ回路などを形成することができる。特に、駆
動電圧が高いバッファ回路には、ホットキャリア効果に
よる劣化を防ぐ目的から、ｎチャネル型ＴＦＴ１５０１
又は１５０３の構造が適している。
【０１５９】画素部１５０７の画素ＴＦＴ１５０４には
チャネル形成領域１２７１、ゲート電極１２１３の外側
に形成される第２不純物領域１２７２とソース領域又は
ドレイン領域として機能する第１不純物領域１２７３を
有している。また、容量素子１２０５の一方の電極とし
て機能する半導体膜には硼素が添加された第３不純物領
域１２７６が形成されている。容量素子１５０５は、絶
縁膜（ゲート絶縁膜と同一膜）を誘電体として、電極１
２１４と半導体膜１２０６とで形成されている。なお、
１２５３〜１２６０は各種配線であり、１２６１は画素
電極に相当するものである。
【０１６０】これらのＴＦＴは、チャネル形成領域や不
純物領域を形成する半導体層の配向率が高く、｛１０
１｝面の配向比率が高いため、その上に形成するゲート
絶縁膜の膜質のバラツキを少なくすることができ、それ
故にＴＦＴのしきい値電圧のバラツキを小さくすること
ができる。それにより、低電圧でＴＦＴを駆動すること
が可能であり、消費電力を低減する利点がある。また、
表面が平滑化されている為、電界が凸部に集中しないこ
とにより、特にドレイン端において発生するホットキャ
リア効果に起因する劣化を抑制することが可能となる。
また、ソース・ドレイン間を流れるキャリアの濃度分布
はゲート絶縁膜との界面近傍において高くなるが、平滑
化されているためキャリアが散乱されることなくスムー
ズに移動することができ、電界効果移動度を高めること
ができる。
【０１６１】図１２はそのようなアクティブマトリクス
基板の回路構成を示している。画素部７０１のＴＦＴ７
００を駆動する駆動回路部はＸドライバ７０２、Ｙドラ
イバ７０３であり、必要に応じてシフトレジスタ回路、
バッファ回路、レベルシフタ回路、ラッチ回路などが配
置されている。この場合、Ｘドライバ７０２は映像信号
を送り出すものであり、コントローラ７０４からの映像
信号と、タイミングジェネレータ７０７からのＸドライ
バ用タイミング信号が入力される。Ｙドライバ７０３に
はタイミングジェネレータ７０７からのＹドライバ用タ
イミング信号が入力され、走査線に信号を出力する。マ
イクロプロセッサ７０６はコントローラ７０４の制御
や、メモリ７０５への映像信号などのデータの書き込
み、外部インターフェース７０８からの入出力、これら
システム全体の動作管理などを行う。
【０１６２】これらの回路を構成するためのＴＦＴは本
実施例で示すような構成のＴＦＴで形成することが可能
である。ＴＦＴのチャネル形成領域を形成する結晶質半
導体層の配向率を高めることにより、ＴＦＴの特性を向
上させ、様々な機能回路をガラスなどの基板上に形成す
ることができる。
【０１６３】（実施例８）実施例４〜６の結晶質半導体
層を用いて作製されるＴＦＴを配列させたアクティブマ
トリクス基板の一実施例を図２５〜図２８を用いて説明
する。ここでは、同一基板上に画素部と、画素部の周辺
に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐ
チャネル型ＴＦＴ）を同時に作製する方法について詳細
に説明する。
【０１６４】図２５（Ａ）において、基板１１０はアル
ミノホウケイ酸ガラスを用いる。この基板１１０上に下
地絶縁膜を形成する。本実施例では、ＳｉＨ4、ＮＨ3及
びＮ 2Ｏを反応ガスとして成膜される第１酸化窒化シリ
コン膜１１１ａを５０nm、ＳｉＨ4及びＮ2Ｏを反応ガス
として成膜される第２酸化窒化シリコン膜１１１ｂを１
００nmの厚さに積層形成する。
【０１６５】次いで、下地絶縁膜１１１上に非晶質半導
体膜を形成し、結晶化処理を行った後分割して、半導体
層１２０〜１２３（本実施例では、便宜上、第１半導体
層１２０、第２半導体層１２１、第３半導体層１２２お
よび第４半導体層１２３とする）を形成する。
【０１６６】結晶化方法は以下の通りである。下地絶縁
膜１１１上に第１半導体層１１２として非晶質シリコン
ゲルマニウム（Ｓｉ1-xＧｅx：ｘ＝０．００１〜０．０
５）膜を形成する。ゲルマニウムの含有量は、代表的な
反応ガスとして用いられるＳｉＨ4とＧｅＨ4の混合比に
より調節することができる。
【０１６７】上記第１半導体層１１２の形成は、プラズ
マＣＶＤ法または減圧ＣＶＤ法、その他適宣の方法によ
り行う。プラズマＣＶＤ法を適用する場合には、ＳｉＨ
4とＧｅＨ4とから成る反応ガス、或いは、ＳｉＨ4とＨ2
で希釈したＧｅＨ4成る反応ガスを加えて反応室に導入
し、１〜２００MHzの高周波放電により分解し基板上に
非晶質半導体膜を堆積させる。堆積される第１半導体層
１０２の厚さは２０〜１００nmの範囲とする（図２５
（Ａ））。
【０１６８】次いで、第１半導体層１１２に触媒元素と
してＮｉを添加する。その後、加熱処理を行い、第１半
導体層を結晶化させ第１結晶質半導体（結晶質シリコン
ゲルマニウム）層１１３を形成する。加熱処理は電熱炉
を用いて、５８０℃で４時間の加熱処理を行い、第１結
晶質半導体層を形成する（図２５（Ｂ））。
【０１６９】次いで、実施例４と同様にして第１結晶質
半導体層１１３に第１のレ−ザ光を照射する。この第１
のレーザー光照射工程において、第１結晶質半導体層１
１３の表面は凹凸形状となる。また、表面に酸化膜１１
４が形成される（図２５（Ｃ））。
【０１７０】上記第１のレーザー光照射後、第１結晶質
半導体層１１３表面に形成された酸化膜１１４を除去
し、第１結晶質半導体層上に第２半導体層１１５として
非晶質シリコン膜を形成する。非晶質シリコン膜は、プ
ラズマＣＶＤ法により非晶質シリコン膜を膜厚２０〜１
００nmで形成する。なお、第２半導体層１１５を形成す
る前に、ＴＭＡＨ（テトラメチルアンモニウムハイドロ
オキサイド）を用いたウエットエッチング法、ＣｌＦ3
を用いたドライエッチング法またはＣＭＰ法などを用い
て、第１結晶質半導体層１１３を薄膜化してもよい。こ
のようにすることで、半導体層全体の膜厚を抑えること
ができるため、ゲート絶縁膜を成膜する際に問題になる
段差を低減することができる。
【０１７１】続いて、第２のレーザー光照射工程に先立
ち、第２半導体層（シリコン）中に含まれる水素を除去
するための加熱処理を行う。４００〜５００℃で１時間
程度の加熱処理を行い、非晶質シリコン膜中に含まれる
水素を脱離させる。次いで、実施例４と同様にして第２
半導体層にレーザー光を照射して、第１結晶質半導体層
の配向性を影響させた結晶化を行う。この第２のレーザ
ー光照射により、第２半導体層も結晶化され、第１結晶
質半導体（結晶質シリコンゲルマニウム）層１１３およ
び第２結晶質半導体（結晶質シリコン）層１０６からな
る結晶質半導体層１１７が形成される（図２６
（Ａ））。
【０１７２】第１半導体層の結晶化処理の際に用いた触
媒元素の結晶質半導体層に含まれる濃度を低減させるた
め、結晶質半導体層から移動させるための処理を行う。
まず、結晶質半導体層上にバリア層１１８を形成する。
バリア層１１８は、特に厚さは限定されないが、簡便に
形成する方法としては、結晶質半導体層の表面をオゾン
水で処理する方法がある。この処理により結晶質半導体
層表面にケミカルオキサイドが形成される。
【０１７３】そのバリア層上に、ゲッタリング領域とな
る半導体層１１９を形成する。ゲッタリング領域１１９
としては、プラズマＣＶＤ法やスパッタ法で半導体膜を
２５〜２５０nmの厚さで形成する。代表的にはスパッタ
法でＡｒを０．０１〜２０原子％含む非晶質シリコン膜
で形成する。
【０１７４】この後、結晶質半導体層に残留する触媒元
素をゲッタリング領域に移動させるため、加熱処理を行
う。加熱処理は、電熱炉を用いた方法や、加熱用の光源
を用いたＲＴＡ法、加熱した不活性気体によるＲＴＡ法
（５５０〜７００℃で、１〜５分）などいずれかの方法
を用いればよい。この加熱処理により、触媒元素が拡散
によりゲッタリング領域に移動して、結晶質半導体層に
含まれる触媒元素の濃度を１×１０17/cm3以下にするこ
とができる。
【０１７５】ゲッタリング工程が終了したら、実施例５
と同様にしてゲッタリング領域１１９の半導体膜を選択
的にエッチングして除去する。ゲッタリング領域のエッ
チング処理が終了した後、バリア層１１８は、フッ酸に
より除去すればよい。
【０１７６】こうして、触媒元素濃度が低減され、配向
率が高く粒径の大きな結晶粒が集まった良好な構造の第
１結晶質半導体層および第２結晶質半導体層の積層から
なる結晶質半導体層が形成される。なお、結晶化後、Ｔ
ＦＴのしきい値電圧を制御するために、アクセプタ型の
不純物として硼素をイオンドープ法により半導体膜に添
加する。添加する濃度は実施者が適宣決定すれば良い。
【０１７７】こうして形成された多結晶シリコン膜をエ
ッチング処理により分割して、半導体膜１２０〜１２３
を形成する。その上に、ゲート絶縁膜１２４として、Ｓ
ｉＨ 4、Ｎ2Ｏを用いプラズマＣＶＤ法により作製される
酸化窒化シリコン膜を１１０nmの厚さに形成する（図２
６（Ｃ））。
【０１７８】さらに、ゲート絶縁膜１２４上に第１導電
膜１２５として窒化タンタル膜をスパッタ法で３０nmの
厚さに形成し、さらに第２導電膜１１６としてタングス
テンを３００nmの厚さに形成する（図２６（Ｄ））。
【０１７９】次に、図２７（Ａ）に示すように光感光性
のレジスト材料を用い、マスク１２７〜１３０を形成す
る。そして、第１導電膜１２５及び第２導電膜１２６に
対する第１のエッチング処理を行う。エッチングにはＩ
ＣＰ（Inductively CoupledPlasma：誘導結合型プラズ
マ）エッチング法を用いる。エッチング用ガスに限定は
ないがＷ膜や窒化タンタル膜のエッチングにはＣＦ4と
Ｃｌ2とＯ2とを用いる。それぞれのガス流量を２５：２
５：１０とし、１Paの圧力でコイル型の電極に５００W
のＲＦ（１３．５６MHz）電力を投入してエッチングを
行う。この場合、基板側（試料ステージ）にも１５０W
のＲＦ（１３．５６MHz）電力を投入し、実質的に負の
自己バイアス電圧を印加する。この第１のエッチング条
件により主にＷ膜を所定の形状にエッチングする。
【０１８０】この後、エッチング用ガスをＣＦ4とＣｌ2
に変更し、それぞれのガス流量比を３０：３０とし、１
Paの圧力でコイル型の電極に５００WのＲＦ（１３．５
６MHz）電力を投入してプラズマを生成して約３０秒程
度のエッチングを行う。基板側（試料ステージ）にも２
０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負
の自己バイアス電圧を印加する。ＣＦ4とＣｌ2との混合
ガスは窒化タンタル膜とＷ膜とを同程度の速度でエッチ
ングする。こうして、端部にテーパーを有する第１電極
１３１ａ〜１３４ａおよび第２電極１３１ｂ〜１３４ｂ
からなる第１形状のゲート電極１３１〜１３４を形成す
る。テーパーは４５〜７５°で形成する。なお、ゲート
絶縁膜１２４の第１形状のゲート電極１３１〜１３４で
覆われない領域の表面は２０〜５０nm程度エッチングさ
れ薄くなった領域が形成される（図２７（Ａ））。
【０１８１】次に、マスク１２７〜１３０を除去せずに
図２７（Ｂ）に示すように第２のエッチング処理を行
う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、
それぞれのガス流量比を２０：２０：２０とし、１Paの
圧力でコイル型の電極に５００WのＲＦ（１３．５６MH
z）電力を投入してプラズマを生成してエッチングを行
う。基板側（試料ステージ）には２０WのＲＦ（１３．
５６MHz）電力を投入し、第１のエッチング処理に比べ
低い自己バイアス電圧を印加する。このエッチング条件
により第２導電膜として用いたＷ膜をエッチングする。
こうして第３電極１３５ａ〜１３８ａと第４電極１３５
ｂ〜１３８ｂからなる第２形状のゲート電極１３５〜１
３８を形成する。ゲート絶縁膜１２４の第２形状のゲー
ト電極１３５〜１３８で覆われない領域表面は２０〜５
０nm程度エッチングされ薄くなる。この第３電極、第４
電極を便宜上電極（Ａ）、電極（Ｂ）とも称する。
【０１８２】続いてｎ型を付与する不純物元素（ｎ型不
純物元素）を半導体層に添加する第１のドーピング処理
を行う。ドーピングは第１形状の電極１３５〜１３８を
マスクとして用い、水素希釈のフォスフィン（ＰＨ3）
ガスまたは希ガスで希釈したフォスフィンガスを用い、
半導体膜１２０〜１２３に第１濃度のｎ型不純物元素を
含むｎ型不純物領域１３９〜１４２を形成する。このド
ーピングにより形成する第１濃度のｎ型不純物元素を含
むｎ型不純物領域の燐濃度は１×１０16〜１×１０17/c
m3となるようにする（図２７（Ｂ））。
【０１８３】その後、第２半導体層１２１を覆うマスク
１４３、第３半導体層１２２の一部を露出するマスク１
４４、第４半導体層１２３を覆うマスク１４５を形成
し、第２のドーピング処理を行う。第２のドーピング処
理では、第３電極（電極（Ａ））１３５ａを通して第１
半導体層１２０に第２濃度のｎ型不純物元素を含むｎ型
不純物領域１４６を形成する。このドーピングにより形
成する第２濃度のｎ型不純物元素を含むｎ型不純物領域
の燐濃度は１×１０17〜１×１０19/cm3となるようにす
る。
【０１８４】続いて、マスク１４３〜１４５をそのまま
に第３のドーピング処理を行う。第１半導体層１２０、
第３半導体層１２２にゲート絶縁膜１２４を通してｎ型
不純物元素を添加を行い、第３濃度のｎ型不純物元素を
含むｎ型不純物領域１４７、１４８を形成する。このド
ーピングにより形成する第３濃度のｎ型不純物元素を含
むｎ型不純物領域の燐濃度は１×１０20〜１×１０21/c
m3となるようにする（図２７（Ｃ））。
【０１８５】なお、本実施例では、以上のように２回に
わけて不純物元素を添加しているが、ゲート絶縁膜およ
びゲート電極を形成する第３電極の膜厚を制御したり、
ドーピングの際の加速電圧を調整したりすることによ
り、１回のドーピング工程で、第２濃度のｎ型不純物元
素を含むｎ型不純物領域および第３濃度のｎ型不純物元
素を含むｎ型不純物領域を形成することもできる。
【０１８６】次いで、図２８（Ａ）で示すように第１半
導体層１２０および第３半導体層１２２を覆うマスク１
４９、１５０を形成し第４のドーピング処理を行う。ド
ーピングは水素希釈のジボラン（Ｂ2Ｈ6）ガスまたは希
ガスで希釈したジボランガスを用い、第２半導体層１２
１に第１濃度のｐ型不純物領域１５２及び第２濃度のｐ
型不純物領域１５１を形成する。また、画素部において
保持容量を形成する第４半導体層１２３には、第１濃度
のｐ型不純物領域１５４及び第２濃度のｐ型不純物領域
１５３が形成される。第１濃度のｐ型不純物領域１５
２、１５４は電極（Ａ）１３６ａ、１３８ａと重なる領
域に形成されるものであり、１×１０18〜１×１０20/c
m3の濃度範囲で硼素を添加し、第２濃度のｐ型不純物領
域１５１、１５３には２×１０20〜３×１０21/cm3の濃
度範囲で硼素が添加されるようにする。
【０１８７】以上までの工程でそれぞれの半導体膜に燐
又は硼素が添加された領域が形成される。第２形状のゲ
ート電極１３５〜１３７はゲート電極となる。また、第
２形状の電極１３８は画素部において保持容量を形成す
る一方の容量電極となる。
【０１８８】次いで、図２８（Ｂ）に示すように、それ
ぞれの半導体膜に添加された不純物元素を活性化処理す
るために、ＹＡＧレーザーの第２高調波（５３２nm）の
光を半導体膜に照射する。
【０１８９】また、先のゲッタリング処理と活性化のた
めの加熱処理とを組み合わせることで半導体膜を結晶化
する際に用いた触媒元素を後のＴＦＴのソース領域また
はドレイン領域（高濃度に燐が添加されている領域）に
移動させてチャネル形成領域の触媒元素濃度をより低減
することができる。
【０１９０】その後、図２８（Ｂ）に示すように、プラ
ズマＣＶＤ法で窒化シリコン膜または窒化酸化シリコン
膜から成る第１層間絶縁膜１４５を５０nmの厚さに形成
し、クリーンオーブンを用いて４１０℃の加熱処理を行
い、窒化シリコン膜または窒化酸化シリコン膜から放出
される水素で半導体膜の水素化を行う。
【０１９１】次いで、第１層間絶縁膜１５５上に第２層
間絶縁膜１５６をアクリルで形成する。そしてコンタク
トホールを形成する。このエッチング処理においては外
部入力端子部の第１層間絶縁膜及び第３層間絶縁膜も除
去する。そして、チタン膜とアルミニウム膜を積層して
形成される配線１５７〜１６４を形成する（図２８
（Ｃ））。
【０１９２】以上のようにして、同一基板上にｎチャネ
ル型ＴＦＴ８１、ｐチャネル型ＴＦＴ８２を有する駆動
回路８５と、ＴＦＴ８３と保持容量８４を有する画素部
８６を形成することができる。保持容量８４は半導体１
２３、ゲート絶縁膜１２４、容量配線１６８で形成され
ている。
【０１９３】駆動回路２０５のｎチャネル型ＴＦＴ８１
はチャネル形成領域１６５、ゲート電極を形成する電極
（Ａ）１３５ａと重なる第２濃度のｎ型不純物元素を含
むｎ型不純物領域１４６（Ｌov領域）と、ソース領域ま
たはドレイン領域として機能する第３濃度のｎ型不純物
元素を含むｎ型不純物領域１４７を有している。Ｌov領
域のチャネル長方向の長さは０．５〜２．５μm、好ま
しくは１．５μmで形成する。このようなＬov領域の構
成は、主にホットキャリア効果によるＴＦＴの劣化を防
ぐことを目的としている。これらｎチャネル型ＴＦＴ及
びｐチャネル型ＴＦＴによりシフトレジスタ回路、バッ
ファ回路、レベルシフタ回路、ラッチ回路などを形成す
ることができる。
【０１９４】駆動回路８５のｐチャネル型ＴＦＴ８２に
はチャネル形成領域１６６、ゲート電極を形成する電極
（Ａ）１３６ａの外側に第２濃度のｐ型不純物元素を含
むｐ型不純物領域１５１（ソース領域またはドレイン領
域として機能する領域）と、電極（Ａ）１３６ａと重な
る第１濃度のｐ型不純物元素を含むｐ型不純物領域１５
２を有している。
【０１９５】画素部８６のＴＦＴ（画素ＴＦＴ）８３に
はチャネル形成領域１６７、該チャネル形成領域の外側
に形成される第１濃度のｎ型不純物元素を含むｎ型不純
物領域１４１と、ソース領域またはドレイン領域として
機能する第３濃度のｎ型不純物元素を含むｎ型不純物領
域１４８を有している。また、保持容量８４の一方の電
極として機能する半導体層１２３にはｐ型不純物領域１
５３、１５４が形成されている。
【０１９６】図２９はアクティブマトリクス基板の回路
構成の一例を示す回路ブロックである。ＴＦＴを組み込
まれて形成される画素部６０１、データ信号線駆動回路
６０２、走査信号線駆動回路６０６が形成されている。
データ信号線駆動回路６０２は、シフトレジスタ６０
３、ラッチ６０４、６０５、その他バッファ回路などか
ら構成される。シフトレジスタ６０３にはクロック信
号、スタート信号が入力し、ラッチにはデジタルデータ
信号やラッチ信号が入力する。また、走査信号線駆動回
路６０６もシフトレジスタ、バッファ回路などから構成
されている。画素部６０１の画素数は任意なものとする
が、ＸＧＡならば１０２４×７６８個の画素が設けられ
る。
【０１９７】このようなアクティブマトリクス基板を用
いて、アクティブマトリクス駆動をする表示装置を形成
することができる。本実施例では画素電極を光反射性の
材料で形成したため、液晶表示装置に適用すれば反射型
の表示装置を形成することができる。このような基板か
ら液晶表示装置や有機発光素子で画素部を形成する発光
装置を形成することができる。こうして反射型の表示装
置に対応したアクティブマトリクス基板を作製すること
ができる。
【０１９８】このアクティブマトリクス基板からアクテ
ィブマトリクス型液晶表示装置を作製する工程は以下の
通りである。
【０１９９】まず、図２８（Ｃ）の状態のアクティブマ
トリクス基板を作製した後、アクティブマトリクス基板
上に配向膜１８０を形成してラビング処理を行う。次い
で、対向基板１８１を用意し、対向基板１８１上に着色
層１８２、１８３、平坦化膜１８４を形成する。赤色着
色層１８２と青色着色層１８３とを一部重ねることによ
り、遮光膜として機能させている。なお、図３０では図
示しないが、赤色着色層と緑色着色層とを重ねて遮光膜
として機能させている領域もある。
【０２００】次いで、対向電極１８５を画素部に形成し
た後、全面に配向膜１８６を形成してラビング処理を行
う。そして、画素部と駆動回路とが形成されたアクティ
ブマトリクス基板と着色層と画素電極とが形成された対
向基板とをシール材１８７で貼り合わせる。シール材１
８７には、フィラーが混入されていて、このフィラーと
柱状スペーサとによって均一な間隔をもって２枚の基板
を貼り合わせることができる。その後、貼り合わせた基
板間に液晶材料１８８を注入して、封止材（図示せず）
によって完全に封止する。液晶材料１８８には、公知の
液晶材料を用いればよい。このようにして図３０に示す
アクティブマトリクス型液晶表示装置が完成する。
【０２０１】（実施例９）本発明は、ＴＦＴの形状に関
わらず適応することができる。本実施例では、図３８、
図３９を用いてボトムゲート型ＴＦＴの作製工程に本発
明を適応した例を説明する。
【０２０２】基板５０上に、酸化シリコン膜、窒化シリ
コン膜、酸化窒化シリコン膜等の絶縁膜を形成し（図示
せず）、ゲート電極を形成するために導電膜を形成し、
所望の形状にパターニングしてゲート電極５１を得る。
導電膜には、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、ＣｒまたはＡｌか
ら選ばれた元素または複数の元素を主成分とする導電膜
を用いればよい。
【０２０３】次いで、ゲート絶縁膜５２を形成する。ゲ
ート絶縁膜は、酸化シリコン膜、窒化シリコン膜または
酸化窒化シリコン膜の単層、もしくはいずれかの膜の積
層構造にしてもよい。非晶質半導体膜として第１半導体
層としてシリコンゲルマニウム膜５３を形成する。反応
ガスにＳｉＨ4とＧｅＨ4を用いて、プラズマＣＶＤ法ま
たは減圧ＣＶＤ法等により膜厚を２０〜１００nmで成膜
すればよい。
【０２０４】続いて、第１半導体層に触媒元素を添加し
て触媒元素含有層５４を形成し、加熱処理を行って、第
１結晶質半導体層を形成する。加熱処理としては、光源
の輻射熱を用いて加熱処理を行う方法、加熱した不活性
気体により加熱処理を行う方法、電熱炉を用いて加熱処
理を行う方法のいずれかを用いればよい（図３８
（Ｃ））。
【０２０５】次いで、第１結晶質半導体層に実施例４と
同様にして第１のレ−ザ光を照射する。第１のレーザー
光としては、波長４００nm以下のエキシマレーザーや、
ＹＡＧレーザーまたはＹＶＯ4レーザの第２高調波（波
長５３２nm）〜第４高調波（波長２６６nm）を光源とし
て用いて行う。これらのレーザー光は光学系にて線状ま
たはスポット状に集光し、そのエネルギー密度を４６０
mJ/cm2として照射し、上記のように集光したレーザー光
を基板の所定の領域に渡って走査させ、９０〜９８％の
オーバーラップ率をもって第１結晶質半導体層に照射
し、表面が凹凸形状となった第１結晶質半導体層５５を
形成する。また、第１結晶質半導体層５５表面には、酸
化膜５６が形成される（図３８（Ｄ））。
【０２０６】次いで、酸化膜５６を除去した後、第２半
導体層として、非晶質シリコン膜５７を形成する。プラ
ズマＣＶＤ法を用い、膜厚が、２０〜１００nmになるよ
うに形成すればよい（図３８（Ｅ））。
【０２０７】続いて、第２半導体層５７に実施例４と同
様にして第２のレーザー光を照射して、第２半導体層５
７を結晶化する。第２半導体層は、第１結晶質半導体層
５５の高い配向性の影響を受けて、高い配向性を有する
第２結晶質半導体層５８が形成される。なお、第２のレ
ーザー光のエネルギー密度は、第１のレーザー光のエネ
ルギー密度より大きくする。本実施例では、５５３mJ/c
m2としている。この第２のレーザー光照射により、第２
半導体層も結晶化され、第１結晶質半導体層５５および
第２結晶質半導体層５８からなる結晶質半導体層５９が
形成される（図３８（Ｆ））。
【０２０８】次いで、第１半導体層の結晶化の際に用い
た触媒元素をゲッタリング領域に移動させるための工程
を行う。結晶質半導体層５９上にバリア層６０を形成
し、バリア層６０上にゲッタリング領域６１を形成す
る。バリア層６０は、特に厚さは限定されないが、簡便
に形成する方法としては、結晶質半導体層の表面をオゾ
ン水で処理すればよい。この処理により、結晶質半導体
層表面にケミカルオキサイドが形成されるのでこの膜を
用いれば良い。ゲッタリング領域となる半導体層６１と
しては、プラズマＣＶＤ法やスパッタ法でＡｒを０．０
１〜２０原子％含む非晶質シリコン膜を２５〜２５０nm
の厚さで形成する。この半導体膜は、後に除去するた
め、エッチングで除去しやすいように結晶質半導体層と
選択比を高くするため、密度の低い膜（例えば非晶質シ
リコン膜）としておくことが望ましい。
【０２０９】この後、触媒元素をゲッタリング領域に移
動させるため、加熱処理を行う。光源の輻射熱を用いて
加熱処理を行う方法、加熱した不活性気体により加熱処
理を行う方法、電熱炉を用いて加熱処理を行う方法のい
ずれかを用いればよい。この加熱処理により、触媒元素
が拡散によりゲッタリング領域に移動して、結晶質半導
体層に含まれる触媒元素の濃度を１×１０17/cm3以下に
することができる（図３９（Ａ））。
【０２１０】ゲッタリング工程が終了したら、ゲッタリ
ング領域６１およびバリア層６０は、順に除去すればよ
い。こうして、触媒元素濃度が低減され、配向率が高く
粒径の大きな結晶粒が集まった良好な構造の第１結晶質
半導体層および第２結晶質半導体層の積層からなる結晶
質半導体層が形成される。
【０２１１】結晶化工程が終わったら、後の不純物添加
工程において結晶質シリコン膜（チャネル形成領域）を
保護する絶縁膜６２を１００〜４００nm厚で形成する。
次いで、レジストからなるマスクを用いて、後のｎチャ
ネル型ＴＦＴの活性層となる結晶質シリコン膜にｎ型を
付与する不純物元素を１×１０20〜１×１０21/cm3の濃
度で、後のｐチャネル型ＴＦＴの活性層となる結晶質シ
リコン膜にｐ型不純物元素を１×１０20〜５×１０21/c
m3の濃度で、さらに希ガス元素を１×１０19〜１×１０
22/cm3の濃度で添加して、ソース領域、ドレイン領域、
ＬＤＤ領域を形成する（図３９（Ｂ））。
【０２１２】次いで、結晶質シリコン膜上の絶縁膜を除
去し、結晶質シリコン膜を所望の形状にパターニングし
た後、層間絶縁膜６３を形成する。層間絶縁膜は、酸化
シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の
絶縁膜から５００〜１５００nm厚で形成する。その後、
それぞれのＴＦＴのソース領域またはドレイン領域に達
するコンタクトホールを形成して、各ＴＦＴを電気的に
接続するための配線６４〜６７を形成する。
【０２１３】なお、本実施例では、第１半導体層に含ま
れる触媒元素の濃度を低減するゲッタリング処理を行う
前に第２半導体層を形成したが、作製工程は、実施例４
〜６のいずれかを組み合わせて用いることができる。以
上のように本発明は、ＴＦＴの形状に関わることなく適
応することができる。
【０２１４】（実施例１０）本実施例では、図４０と図
４１を用いて半導体層を一対のゲート配線で挟んだＴＦ
Ｔの作製工程に本発明を適応した例を説明する。
【０２１５】基板１０００上に、実施例６と同様にして
酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜
等の絶縁膜を形成し（図示せず）、ゲート電極を形成す
るために導電膜を形成し、所望の形状にパターニングし
て第１ゲート配線１００１を得る。
【０２１６】次いで、下地絶縁膜１００２を形成する。
下地絶縁膜は、酸化シリコン膜、窒化シリコン膜または
酸化窒化シリコン膜の単層、もしくはこれらの膜の積層
構造にしてもよい。第１半導体層としてシリコンゲルマ
ニウム膜１００３を形成する。反応ガスにＳｉＨ4とＧ
ｅＨ4を用いて、プラズマＣＶＤ法または減圧ＣＶＤ法
等により膜厚を２０〜１００nmで成膜すればよい。
【０２１７】続いて、第１半導体層に触媒元素を添加し
て触媒元素含有層５４を形成し、加熱処理を行って、第
１結晶質半導体層を形成する。加熱処理としては、光源
の輻射熱を用いて加熱処理を行う方法、加熱した不活性
気体により加熱処理を行う方法、電熱炉を用いて加熱処
理を行う方法のいずれかを用いればよい（図４０
（Ｃ））。
【０２１８】第１結晶質半導体層に実施例６と同様に第
１のレ−ザ光を照射し、表面が凹凸形状となった第１結
晶質半導体層１００４を形成する。また、第１結晶質半
導体層１００４表面には、酸化膜１００５が形成される
（図４０（Ｄ））。
【０２１９】酸化膜１００５を除去した後、第２半導体
層として、非晶質シリコン膜１００６を形成する。プラ
ズマＣＶＤ法を用い、膜厚が、２０〜１００nmになるよ
うに形成すればよい（図４０（Ｅ））。
【０２２０】続いて、実施例６と同様にして第２半導体
層１００６に第２のレーザー光を照射して、第２半導体
層１００６を結晶化する。第２半導体層は、第１結晶質
半導体層１００４の高い配向性の影響を受けて、高い配
向性を有する第２結晶質半導体層１００７が形成され、
第１結晶質半導体層１００４および第２結晶質半導体層
１００７からなる結晶質半導体層１００８が形成される
（図３８（Ｆ））。
【０２２１】次いで、第１半導体層１００３の結晶化の
際に用いた触媒元素をゲッタリング領域に移動させるた
めの工程を行う。結晶質半導体層１００８上にバリア層
１００９を形成し、バリア層１００９上にゲッタリング
領域１０１０を形成する。ゲッタリング領域となる半導
体層１０１０としては、Ａｒを０．０１〜２０原子％含
む非晶質シリコン膜を２５〜２５０nmの厚さで形成す
る。この後、実施例６と同様に触媒元素をゲッタリング
領域に移動させるための加熱処理を行う（図４１
（Ａ））。
【０２２２】ゲッタリング工程が終了したら、ゲッタリ
ング領域１０１０およびバリア層１００９は、順に除去
すればよい。こうして、触媒元素濃度が低減され、配向
率が高く粒径の大きな結晶粒が集まった良好な構造の第
１結晶質半導体層および第２結晶質半導体層の積層から
なる結晶質半導体層が形成される。
【０２２３】続いて、結晶質半導体層１００８を覆うゲ
ート絶縁膜１０１１を形成する。ゲート絶縁膜１０１１
は、プラズマＣＶＤ法やスパッタ法でシリコンを含む絶
縁物で形成する。その厚さは４０〜１５０nmとする。そ
の上には第２ゲート配線１０１２、１０１３を形成す
る。第２ゲート配線を形成する材料に限定はないが、モ
リブデン、タングステンなどの高融点金属の窒化物で形
成する第１層と、その上に形成する高融点金属又はアル
ミニウムや銅などの低抵抗金属、或いは多結晶シリコン
などの積層構造にしてもよい。
【０２２４】その後、イオンドーピング法により各半導
体膜に導電型を付与する不純物元素を添加して、後のソ
ース領域またはドレイン領域、ＬＤＤ領域となる不純物
領域を形成する。さらに活性化や水素化の加熱処理を行
う。次いで、アクリル、ポリイミド、ポリアミド、ポリ
イミドアミドから選ばれる有機樹脂材料から成る層間絶
縁膜１０１４を形成する。層間絶縁膜の表面はＣＭＰに
より平坦化処理することが望ましい。その後、結晶質半
導体層１００８に達するコンタクトホールを形成し、配
線１０１５〜１０１８を形成する。
【０２２５】なお、本実施例では、第１半導体層に含ま
れる触媒元素の濃度を低減するゲッタリング処理を行う
前に第２半導体層を形成したが、作製工程は、実施例４
〜６のいずれかを組み合わせて用いることができる。
【０２２６】（実施例１１）図３５は本発明に適用可能
なレーザー処理装置の一態様を示す図である。この装置
はレーザー１４００、光学系１４０１、基板ステージ１
４０２、基板搬送手段１４０４、ブロワー１４１０など
から構成されている。また、付随するものとして、基板
１４１１を保管するカセット１４０８、カセットを保持
する１４０７、基板上のレーザー光照射領域をブロワー
から供給する気体で置換するノズル１４０９などが備え
られている。
【０２２７】レーザーは波長４００nm以下の光を発振す
るエキシマレーザーなどの気体レーザーや、ＹＡＧレー
ザー、ＹＬＦレーザーなどの固体レーザーを用いる。Ｙ
ＡＧレーザーでは基本波（１０６０nm）の他に、第２高
調波（５３２nm）や第３高調波（３５３．３nm）などを
用いることができる。これらのレーザーはパルス発振す
るものを用い、発振周波数は５〜３００Hz程度のものが
採用される。
【０２２８】光学系１４１０はレーザー１４００から放
出されるレーザー光を集光及び伸張して、被照射面に断
面形状が細い線状のレーザー光を照射するためのもので
ある。その構成は任意なものとして良いが、シリンドリ
カルレンズアレイ１４１２、シリンドリカルレンズ１４
１３、ミラー１４１４、ダブレットシリンドリカルレン
ズ１４１５などを用いて構成する。レンズの大きさにも
よるが、長手方向は１００〜４００mm程度、短手方向は
１００〜５００μm程度の線状レーザー光を照射するこ
とが可能である。
【０２２９】ステージ１４０２は処理する基板１４１１
を保持し、レーザーと同期して移動させるためのもので
ある。基板１４１１のカセット１４０８からの取り出
し、及びレーザー処理に伴う移動は搬送手段１４０４に
より行う。搬送手段１４０４にはアーム１４０５が備え
られている。アーム１４０５は基板１４１１の一端を掴
み一軸方向に動かすことにより、前述の線状レーザー光
を基板の全面に照射することが可能となる。
【０２３０】このようなレーザー照射装置の構成は、レ
ーザー光の照射時の雰囲気制御をするためのチャンバー
を必要とせず、基板が大型化してもレーザー照射装置の
小型化を図ることができる。本実施例は、実施例１〜１
０に適応することができる。
【０２３１】（実施例１２）ＴＦＴ基板を用いた他の実
施例として、発光素子を用いた表示装置の一例を図面を
参照して説明する。図１３は各画素毎にＴＦＴを配置し
て形成される表示装置の画素構造を上面図で示してい
る。なお、図１３において示すｎチャネル型ＴＦＴ１６
００、１６０２及びｐチャネル型ＴＦＴ７０１は実施例
５と同様の構成であり、本実施例では詳細な説明は省略
する。
【０２３２】図１３（Ａ）は基板６０１上にブロッキン
グ層６０２を介してｎチャネル型ＴＦＴ７００とｐチャ
ネル型ＴＦＴ７０１が画素に形成された構成を示してい
る。この場合、ｎチャネル型ＴＦＴ７００はスイッチン
グ用ＴＦＴであり、ｐチャネル型ＴＦＴ７０１は電流制
御用ＴＦＴであり、そのドレイン側は発光素子７０５の
一方の電極と接続している。ｐチャネル型ＴＦＴ７０２
は発光素子に流す電流を制御する動作を目的としてい
る。勿論、一つの画素に設けるＴＦＴの数に限定はな
く、表示装置の駆動方式に従い適切な回路構成とするこ
とが可能である。
【０２３３】図１３（Ａ）に示す発光素子１１０５は、
陽極層１１１１、発光体を含む有機化合物層１１１２、
陰極層１１１３から成り、その上にパッシベーション層
１１１４が形成されている。有機化合物層は、発光層、
正孔注入層、電子注入層、正孔輸送層、電子輸送層等が
含まれる。また、有機化合物におけるルミネッセンスに
は、一重項励起状態から基底状態に戻る際の発光（蛍
光）と三重項励起状態から基底状態に戻る際の発光（リ
ン光）があり、これらのうちどちらか、あるいは両方の
発光を含んでいる。
【０２３４】陽極は酸化インジウムや酸化スズ、酸化亜
鉛などの仕事関数の高い材料を用い、陰極にはＭｇＡ
ｇ、ＡｌＭｇ、Ｃａ、Ｍｇ、Ｌｉ、ＡｌＬｉ、ＡｌＬｉ
Ａｇなどのアルカリ金属又はアルカリ土類金属、代表的
にはマグネシウム化合物で形成される仕事関数の低い材
料を用いる。また、１〜２０nmの薄いフッ化リチウム層
とＡｌ層との組み合わせ、薄いセシウム層とＡｌ層との
組み合わせによって陰極を構成しても良い。陽極はｐチ
ャネル型ＴＦＴ１６０２のドレイン側の配線１１１０と
接続しており、陽極１１１１の端部を覆うように隔壁層
１１０３が形成されている。
【０２３５】発光素子１６０５上にはパッシベーション
膜１１１４が形成されている。パッシベーション層１１
１４には窒化シリコン、酸窒化シリコン、ダイヤモンド
ライクカーボン（ＤＬＣ）など酸素や水蒸気に対しバリ
ア性の高い材料を用いて形成する。このような構成によ
り発光素子の発する光は陽極側から放射される構成とな
る。
【０２３６】一方、図１３（Ｂ）は基板１１０１上にブ
ロッキング層１１０２を介してｎチャネル型ＴＦＴ１６
００とｎチャネル型ＴＦＴ１６０２が画素に形成された
構成を示している。この場合、ｎチャネル型ＴＦＴ１６
００はスイッチング用ＴＦＴであり、ｎチャネル型ＴＦ
Ｔ１６０２は電流制御用ＴＦＴであり、そのドレイン側
は発光素子７０６の一方の電極と接続している。
【０２３７】発光素子１６０６は、ｎチャネル型ＴＦＴ
１６０２のドレイン側に接続する配線１１１５上に陽極
材料として酸化インジウムや酸化スズ、酸化亜鉛などの
仕事関数の高い材料の膜を形成している。その上に形成
する有機化合物層は図１３（Ａ）の有機化合物層１１１
２と同様な構成が適用される。
【０２３８】陰極の構成は、１〜２nmの低仕事関数の材
料で形成される第１陰極層１１１９と、その上に形成さ
れて陰極の低抵抗化を図るために設ける第２陰極層１１
１７とで形成される。第１陰極層１１１９はセシウム、
セシウムと銀の合金、フッ化リチウムの他にＭｇＡｇ、
ＡｌＭｇ、Ｃａ、Ｍｇ、Ｌｉ、ＡｌＬｉ、ＡｌＬｉＡｇ
などのアルカリ金属又はアルカリ土類金属、代表的には
マグネシウム化合物で形成される。第２陰極層１１１７
は、１０〜２０nmのＡｌ、Ａｇなどの金属材料又は、１
０〜１００nmの酸化インジウムや酸化スズ、酸化亜鉛な
どの透明導電膜で形成される。発光素子１６０６上には
パッシベーション膜１１２０が形成されている。このよ
うな構成により発光素子の発する光は陰極側から放射さ
れる構成となる。
【０２３９】また、図１３（Ｂ）における発光素子１６
０６の他の形態として、ｎチャネル型ＴＦＴ１６０２の
ドレイン側に接続する配線１１１５上に陰極材料として
セシウム、セシウムと銀の合金、フッ化リチウムの他に
ＭｇＡｇ、ＡｌＭｇ、Ｃａ、Ｍｇ、Ｌｉ、ＡｌＬｉ、Ａ
ｌＬｉＡｇなどのアルカリ金属又はアルカリ土類金属、
代表的にはマグネシウム化合物から成る陰極層１１１
６、有機化合物層１１１８、１〜２nm程度の薄い第１陽
極層１１１９、透明導電膜で形成される第２陽極層１１
１７とした構成とすることもできる。第１陽極層はＮ
ｉ、Ｐｔ、Ｐｂなどの仕事関数の高い材料を真空蒸着法
で形成する。
【０２４０】以上のようにしてアクティブマトリクス駆
動の発光素子を用いた表示装置を作製することができ
る。本発明により得られる結晶質半導体層は｛１０１｝
面の配向率が高いので、結晶粒界における欠陥密度が低
減し、高い電界効果移動度を得ることができる。この表
示装置においては、発光素子に接続する電流制御用にＴ
ＦＴに高い電流駆動能力が要求されるので、その用途に
適している。また、ここでは示さないが、画素部の周辺
に駆動回路部を設ける構成は、実施例６と同様にすれば
良い。
【０２４１】（実施例１３）図１６に電圧補償回路を有
する発光素子を用いた表示装置の画素の構成について示
す。図１６(Ａ)に示すとおり、スイッチング用ＴＦＴ１
３０１、駆動用ＴＦＴ１３０２、発光素子１３０４、ソ
ース信号線(Ｓ)、ゲート信号線(Ｇ)、電流供給線(Curre
nt)については従来と同様に有している。この画素の構
成は、スイッチング用ＴＦＴ１３０１の出力電極と、駆
動用ＴＦＴ１３０２のゲート電極との間に、電圧補償回
路１３１０を有している点を特徴としている。
【０２４２】図１６(Ｂ)は、電圧補償回路１３１０の構
成を含む回路図である。電圧補償回路１３１０は、第１
ＴのＦＴ１３５１、第２ＴＦＴ１３５２、第３ＴＦＴ１
３５３、第１容量１３５４および第２容量１３５５を有
する。また、Ｇ(ｍ)はｍ行目に走査されるゲート信号
線、Ｇ(ｍ−１)は、ｍ−１行目に走査されるゲート信号
線である。
【０２４３】第１容量１３５４と、第２容量１３５５と
は、直列に配置される。第１容量１３５４の第１電極
は、スイッチング用ＴＦＴ１３０１の出力電極と接続さ
れ、第１容量１３５４の第２電極は、第２容量１３５５
の第１電極と接続され、第２容量１３５５の第２電極
は、電流供給線と接続されている。
【０２４４】第１ＴＦＴ１３５１のゲート電極は、ゲー
ト信号線Ｇ(ｍ−１)と接続され、入力電極は、ゲート信
号線Ｇ(ｍ)と接続され、出力電極は、スイッチング用Ｔ
ＦＴ１３０１の出力電極と接続されている。第２ＴＦＴ
１３５２のゲート電極は、ゲート信号線Ｇ(ｍ−１)と接
続され、入力電極は、ゲート信号線Ｇ(ｍ)と接続され、
出力電極は、第１容量１３５４の第２電極および、第２
容量１３５５の第１電極と接続されている。第３ＴＦＴ
１３５３のゲート電極は。スイッチング用ＴＦＴ１３５
１の出力電極と接続され、入力電極は、電流供給線と接
続され、出力電極は、第１容量１３５４の第２電極およ
び、第２容量１３５５の第１電極と接続されている。
【０２４５】なお、画素を構成するＴＦＴ１３０１、１
３０２、１３５１〜１３５３は全て同一極性のＴＦＴを
用いており、その極性はｎチャネル型でもｐチャネル型
でも良い。これらのＴＦＴを本発明の結晶質半導体層で
形成すると、｛１０１｝面の配向率が高いので、結晶粒
界における欠陥密度が低減し、高い電界効果移動度を得
ることができ、高速に動作させることができると共に、
高い電流駆動能力を有し余裕を持って発光素子を駆動さ
せることができる。
【０２４６】また、第１容量１３５４は、第３ＴＦＴ１
３５３の出力電極とゲート電極間に配置され、その容量
結合を利用して駆動用ＴＦＴ１３０２のゲート電極電位
を上昇させるために用いられる容量であり、第２容量１
３５５は、第１容量１３５４と直列配置され、電位が安
定している電流供給線と、駆動用ＴＦＴ１３０２の間を
容量結合して、駆動用ＴＦＴ１３０２のゲート電極の電
位を保持するために用いられる容量である。
【０２４７】ここで、第２容量１３５５のもう１つの機
能として、電圧補償回路のブートストラップを正常に機
能させるための負荷として用いている点を付記してお
く。この負荷がない場合、第３ＴＦＴ１３５３のゲート
電極の電位が、ソース信号線からのデジタル映像信号の
入力によって上昇をはじめると、容量結合によって直ち
に第３ＴＦＴ１３５３の出力電極の電位が上昇する。こ
の動作が起こった場合、先に述べたブートストラップが
正常に働かなくなることがあるため、第２容量１３５５
を配置することによって、第３ＴＦＴ１３５３のゲート
電極の電位の上昇に対し、第３ＴＦＴ１３５３の出力電
極の、容量結合による電位上昇を遅延させる。このよう
にすると、第３ＴＦＴの出力電極の電位上昇は、第３Ｔ
ＦＴ１３５３自身がＯＮして流れるドレイン電流による
ものが支配的となり、ブートストラップを正常に働かせ
ることが出来る。
【０２４８】以上の方法により、通常、ソース信号線に
入力されるデジタル映像信号の電圧振幅よりも大きい電
圧振幅が必要であったゲート信号線選択パルスを、デジ
タル映像信号と同等の電圧振幅にすることが可能とな
る。よって、ゲート信号線駆動回路側の消費電力を低減
することが可能となる。なお、ここで示した動作の場
合、電流供給線の電位は高くしておくことが動作上望ま
しいため、発光素子１３０４の電極の向きは、１３０５
を陽極、１３０６を陰極とするのが望ましい。この場
合、従来例にて述べたのとは逆に、ｎチャネル型ＴＦＴ
によって構成した場合には下面出射、ｐチャネル型ＴＦ
Ｔによって構成した場合には上面出射となる。
【０２４９】（実施例１４）本実施例では、実施例６又
は実施例７における有機発光素子を備えた表示装置の形
態を図１７に示す。図１７（Ａ）は、表示装置を示す上
面図であり、そのＡ−Ａ'線の断面図を図１７（Ｂ）に
示す。絶縁表面を有する基板２５０（例えば、ガラス基
板、結晶化ガラス基板、もしくはプラスチック基板等）
に、画素領域２５２、ソース側駆動回路２５１、及びゲ
ート側駆動回路２５３を形成する。
【０２５０】２６８はシール材、２６９はＤＬＣ膜であ
り、画素領域および駆動回路部はシール材２６８で覆わ
れ、そのシール材は保護膜２６９で覆われている。さら
に、接着材を用いてカバー材２７０で封止されている。
熱や外力などによる変形に耐えるためカバー材２７０は
基板２５０と同じ材質のもの、例えばガラス基板を用い
ることが望ましく、サンドブラスト法などにより図１７
に示す凹部形状（深さ３〜１０μm）に加工する。さら
に加工して乾燥剤２７１が設置できる凹部（深さ５０〜
２００μm）を形成することが望ましい。なお、２５８
はソース側駆動回路２５１及びゲート側駆動回路２５３
に入力される信号を伝送するための配線であり、外部入
力端子となるＦＰＣ（フレキシブルプリントサーキッ
ト）１７０９からビデオ信号やクロック信号を受け取
る。
【０２５１】次に、断面構造について図１７（Ｂ）を用
いて説明する。基板２５０上に絶縁膜２６０が設けら
れ、絶縁膜２６０の上方には画素領域２５２、ゲート側
駆動回路２５３が形成されており、画素領域２５２は電
流制御用ＴＦＴ２６１とそのドレインに電気的に接続さ
れた発光素子の一方の電極２６２を含む複数の画素によ
り形成される。また、ゲート側駆動回路２５３はｎチャ
ネル型ＴＦＴ２６３とｐチャネル型ＴＦＴ２６４とを組
み合わせたＣＭＯＳ回路を用いて形成される。これらの
ＴＦＴ（２６１、２６３、２６４を含む）は、公知の技
術に従い作製すればよい。
【０２５２】画素電極２６２は有機発光素子の陽極とし
て機能する。また、画素電極２６２の両端には隔壁２６
５が形成され、発光素子の電極２６２上には有機化合物
層２６６および有機発光素子の陰極２６７が形成され
る。有機化合物層２６６は正孔注入層や発光層、電子注
入層などを適宜組み合わせて形成する。その全てをイン
クジェット方式の印刷技術で形成しても良いし、スピン
塗布法とインクジェット方式を組み合わせて形成しても
良い。
【０２５３】例えば、正孔注入層としてＰＥＤＯＴから
成る第１有機化合物層を形成し、その上にインクジェッ
ト方式による印刷装置を用いて線状又はストライプ状の
第２有機化合物層を形成することができる。この場合、
第２有機化合物層が発光層となる。適用する有機化合物
材料は、高分子系又は中分子系のものが可能である。
【０２５４】陰極２６７は全画素に共通の配線としても
機能し、接続配線２５８を経由してＦＰＣ２５９に電気
的に接続されている。さらに、画素領域２５２及びゲー
ト側駆動回路２５３に含まれる素子は全て陰極２６７、
シール材２６８、及び保護膜２６９で覆われている。ま
た、シール材２６８を用いて有機発光素子を完全に覆っ
た後、すくなくとも図１７に示すようにＤＬＣ膜などか
らなる保護膜２６９をシール材２６８の表面（露呈面）
に設けることが好ましい。また、基板の裏面を含む全面
に保護膜を設けてもよい。ここで、外部入力端子（ＦＰ
Ｃ）が設けられる部分に保護膜が成膜されないように注
意することが必要である。マスクを用いて保護膜が成膜
されないようにしてもよいし、マスキングテープで外部
入力端子部分を覆うことで保護膜が成膜されないように
してもよい。
【０２５５】以上のような構造で有機発光素子をシール
材２６８及び保護膜で封入することにより、有機発光素
子を外部から完全に遮断することができ、外部から水分
や酸素等の有機化合物層の酸化による劣化を促す物質が
侵入することを防ぐことができる。従って、信頼性の高
い表示装置を得ることができる。また、画素電極を陰極
とし、有機化合物層と陽極を積層して図１７とは逆方向
に発光する構成としてもよい。
【０２５６】（実施例１５）本実施例では、実施例８の
アクティブマトリクス基板を用いて発光装置を作製した
例について説明する。発光装置とは基板上に形成された
発光素子を該基板とカバー材の間に封入した表示用パネ
ルおよび該表示用パネルにＩＣを実装した表示用モジュ
ールを総称したものである。なお、発光素子は、電場を
加えることで発生するルミネッセンス（Electro Lumine
scence）が得られる有機化合物を含む層（ＥＬ層）と陽
極層と、陰極層とを有する。
【０２５７】ＥＬ層には具体的に発光層、正孔注入層、
電子注入層、正孔輸送層、電子輸送層等が含まれる。基
本的に発光素子は、陽極層、発光層、陰極層が順に積層
された構造を有しており、この構造に加えて、陽極層、
正孔注入層、発光層、陰極層、陽極層、正孔注入層、発
光層、電子輸送層、陰極層の順に積層した構造を有して
いても良い。
【０２５８】図３６は本実施例の発光装置の断面図であ
る。図３６において、基板上に設けられたスイッチング
ＴＦＴ７３は図２８（Ｃ）の画素ＴＦＴ８３を用いて形
成される。したがって、構造の説明は画素ＴＦＴ８３の
説明を参照すれば良い。基板１６５０上に設けられた駆
動回路は図２８（Ｃ）の駆動回路を用いて形成される。
従って、ｎチャネル型ＴＦＴ８１およびｐチャネル型Ｔ
ＦＴ８２の構造の説明は図２８（Ｃ）のｎチャネル型Ｔ
ＦＴ２０１とｐチャネル型ＴＦＴ２０２の説明を参照す
れば良い。電流制御ＴＦＴ７４は図２８（Ｃ）のｐチャ
ネル型ＴＦＴ２０２を用いて形成される。
【０２５９】また、配線１６５８は電流制御ＴＦＴのソ
ース配線（電流供給線に相当する）であり、１６５７は
電流制御ＴＦＴの画素電極１６６０上に重ねることで画
素電極１６６０と電気的に接続する配線である。なお、
画素電極１６６０は、透明導電膜からなる画素電極（発
光素子の陽極）である。透明導電膜としては、酸化イン
ジウムと酸化スズとの化合物、酸化インジウムと酸化亜
鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウ
ムを用いることができる。また、前記透明導電膜にガリ
ウムを導入したものを用いても良い。画素電極１６６０
は、上記配線を形成する前に平坦な層間絶縁膜１６５９
上に形成する。
【０２６０】配線１６５１〜１６５８を形成後、図３６
に示すように隔壁層１６６１を形成する。隔壁層１６６
１は１００〜４００nmの絶縁膜もしくは有機樹脂膜をパ
ターニングして形成すれば良い。なお、隔壁層１６６１
は絶縁膜であるため、成膜時における素子の静電破壊に
は注意が必要である。本実施例では隔壁層１６６１の材
料となる絶縁膜中にカーボン粒子や金属粒子を導入して
抵抗率を下げ、静電気の発生を抑制する。この際、抵抗
率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8
〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒
子の導入量を調節すれば良い。
【０２６１】画素電極１６６０の上には発光層１６６２
が形成される。図３６では一画素しか図示していないが
Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層
を作り分けることは可能である。具体的には、正孔注入
層として２０nm厚の銅フタロシアニン（ＣｕＰｃ）膜を
設け、その上に発光層として７０nm厚のトリス−８−キ
ノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積
層構造としている。Ａｌｑ3にキナクリドン、ペリレン
もしくはＤＣＭ１といった蛍光色素を導入することで発
光色を制御することができる。
【０２６２】但し、以上の例は発光層として用いること
のできる有機発光材料の一例であって、これに限定する
必要はない。発光層、電荷輸送層または電荷注入層を自
由に組み合わせてＥＬ層（発光及びそのためのキャリア
の移動を行わせるための層）を形成すれば良い。例え
ば、本実施例では低分子系有機発光材料を発光層として
用いる例を示したが、中分子系有機発光材料や高分子系
有機発光材料を用いても良い。昇華性を有さず、かつ、
分子数が２０以下または連鎖する分子の長さが１０μm
以下の有機発光材料を中分子系有機発光材料とする。ま
た、高分子系有機発光材料を用いる例として、正孔注入
層として２０nmのポリチオフェン（ＰＥＤＯＴ）膜をス
ピン塗布法により設け、その上に発光層として１００nm
程度のパラフェニレンビニレン（ＰＰＶ）膜を設けた積
層構造としても良い。また、電荷輸送層や電荷注入層と
して炭化シリコン等の無機材料を用いることも可能であ
る。これらの有機発光材料や無機材料は公知の材料を用
いることができる。
【０２６３】次に、ＥＬ層１６６２の上にはアルミニウ
ムとリチウムとの合金膜からなる陰極１６６３が設けら
れる。この陰極１６６３まで形成された時点で発光素子
１６６４が完成する。発光素子１６６４は、画素電極
（陽極）１６６０、ＥＬ層１６６２及び陰極１６６３か
らなる。
【０２６４】発光素子１６６４を完全に覆うようにして
パッシベーション膜１６６５を設ける。パッシベーショ
ン膜１６６５としては、炭素膜、窒化シリコン膜もしく
は窒化酸化シリコン膜を含む絶縁膜からなり、該絶縁膜
を単層もしくは組み合わせた積層で用いる。特にＤＬＣ
（ダイヤモンドライクカーボン）膜を用いることは有効
である。ＤＬＣ膜は室温から１００℃以下の温度範囲で
成膜可能であるため、耐熱性の低いＥＬ層１６６２の上
方にも容易に成膜することができる。ＤＬＣ膜は酸素に
対するブロッキング効果が高く、ＥＬ層１６６２の酸化
を抑制することが可能である。そのため、この後に続く
封止工程を行う間にＥＬ層１６６２が酸化するといった
問題を防止できる。
【０２６５】さらに、パッシベーション膜１６６５上に
封止材１６６６を設け、カバー材１６６７を貼り合わせ
る。封止材１６６６としては紫外線硬化樹脂を用いれば
良く、内部に吸湿効果を有する物質もしくは酸化防止効
果を有する物質を設ける。カバー材１６６７はガラス基
板や合成石英ガラス基板やプラスチック基板（プラスチ
ックフィルムも含む）の両面に炭素膜（好ましくはダイ
ヤモンドライクカーボン膜）を形成したものを用いる。
【０２６６】こうして図３６に示すような構造の発光装
置が完成する。なお、隔壁層１６６１を形成した後、パ
ッシベーション膜１６６５を形成するまでの工程をマル
チチャンバー方式（またはインライン方式）の成膜装置
を用いて、大気解放せずに連続的に処理することは有効
である。また、さらに発展させてカバー材１６６７を貼
り合わせる工程までを大気解放せずに連続的に処理する
ことも可能である。こうして、基板にｎチャネル型ＴＦ
Ｔ７１、ｐチャネル型ＴＦＴ７２、スイッチングＴＦＴ
（ｎチャネル型ＴＦＴ）７３および電流制御ＴＦＴ（ｎ
チャネル型ＴＦＴ）７４が形成される。
【０２６７】本実施例では画素部と駆動回路の構成のみ
示しているが、その他にも信号分割回路、Ｄ／Ａコンバ
ータ、オペアンプ、γ補正回路などの論理回路を同一の
絶縁体上に形成可能であり、さらにはメモリやマイクロ
プロセッサをも形成しうる。
【０２６８】さらに、発光素子を保護するための封止
（または封入）工程まで行った後の本実施例の発光装置
について図３７を用いて説明する。なお、必要に応じて
図３６で用いた符号を引用する。
【０２６９】図３７（Ａ）は、発光素子の封止までを行
った状態を示す上面図、図３７（Ｂ）は図３７（Ａ）を
Ｃ−Ｃ'で切断した断面図である。点線で示された８０
１はソース側駆動回路、８０６は画素部、８０７はゲー
ト側駆動回路である。また、９０１はカバー材、９０２
は第１シール材、９０３は第２シール材であり、第１シ
ール材９０２で囲まれた内側には封止材９０７が設けら
れる。なお、９０４はソース側駆動回路８０１及びゲー
ト側駆動回路８０７に入力される信号を伝送するための
配線であり、外部入力端子となるＦＰＣ（フレキシブル
プリントサーキット）９０５からビデオ信号やクロック
信号を受け取る。なお、ここではＦＰＣしか図示されて
いないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）
が取り付けられていても良い。
【０２７０】次に、断面構造について図３７（Ｂ）を用
いて説明する。基板７００の上方には画素部８０６、ゲ
ート側駆動回路８０７が形成されており、画素部８０６
は電流制御ＴＦＴ１６０４とそのドレインに電気的に接
続された画素電極７１１を含む複数の画素により形成さ
れる。また、ゲート側駆動回路８０７はｎチャネル型Ｔ
ＦＴ１６０１とｐチャネル型ＴＦＴ１６０２とを組み合
わせたＣＭＯＳ回路（図３６参照）を用いて形成され
る。
【０２７１】画素電極７１０は発光素子の陽極として機
能する。また、画素電極７１０の両端には隔壁層７１１
が形成され、画素電極７１０上にはＥＬ層７１２および
発光素子の陰極７１３が形成される。陰極７１３は全画
素に共通の配線としても機能し、接続配線９０４を経由
してＦＰＣ９０５に電気的に接続されている。さらに、
画素部８０６及びゲート側駆動回路８０７に含まれる素
子は全て陰極７１３およびパッシベーション膜７１５で
覆われている。
【０２７２】また、第１シール材９０２によりカバー材
９０１が貼り合わされている。なお、カバー材９０１と
発光素子との間隔を確保するために樹脂膜からなるスペ
ーサを設けても良い。そして、第１シール材９０２の内
側には封止材７１６が充填されている。なお、第１シー
ル材９０２、封止材７１６としてはエポキシ系樹脂を用
いるのが好ましい。また、第１シール材９０２はできる
だけ水分や酸素を透過しない材料であることが望まし
い。さらに、封止材７１６の内部に吸湿効果をもつ物質
や酸化防止効果をもつ物質を含有させても良い。
【０２７３】発光素子を覆うようにして設けられた封止
材７１６はカバー材９０１を接着するための接着剤とし
ても機能する。また、本実施例ではカバー材９０１を構
成するプラスチック基板９０１aの材料としてＦＲＰ（F
iberglass-Reinforced Plastics）、ＰＶＦ（ポリビニ
ルフロライド）、マイラー、ポリエステルまたはアクリ
ルを用いることができる。また、封止材７１６を用いて
カバー材９０１を接着した後、封止材９０７の側面（露
呈面）を覆うように第２シール材９０３を設ける。第２
シール材９０３は第１シール材９０２と同じ材料を用い
ることができる。
【０２７４】以上のような構造で発光素子を封止材７１
６に封入することにより、発光素子を外部から完全に遮
断することができ、外部から水分や酸素等のＥＬ層の酸
化による劣化を促す物質が侵入することを防ぐことがで
きる。従って、信頼性の高い発光装置が得られる。この
ような発光装置は各種電気器具の表示部として用いるこ
とができる。本実施例は実施例１〜１３を組み合わせて
用いて作製することが可能である。
【０２７５】（実施例１６）本発明を実施して形成され
た半導体装置又は表示装置は様々な電子装置に組み込む
ことができる。その様な電子装置としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、パーソナルコンピュータ、携帯情報端
末（モバイルコンピュータ、携帯電話または電子書籍
等）などが挙げられる。それらの一例を図１８、図１９
及び図２０に示す。
【０２７６】図１８（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明により表示
部２００３をアクティブマトリクス駆動の表示装置によ
り構成してパーソナルコンピュータを完成させることが
できる。
【０２７７】図１８（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明により表示部２１０２をアクティブ
マトリクス駆動の表示装置により構成してビデオカメラ
を完成させることができる。
【０２７８】図１８（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明により表示部２２０５を
アクティブマトリクス駆動の表示装置により構成してモ
バイルコンピュータを完成させることができる。
【０２７９】図１８（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明により表示部２３０２をアクティブ
マトリクス駆動の表示装置により構成してゴーグル型デ
ィスプレイを完成させることができる。
【０２８０】図１８（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Di
gital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映
画鑑賞やゲームやインターネットを行うことができる。
本発明により表示部２４０２をアクティブマトリクス駆
動の表示装置により構成して当該プレーヤーを完成させ
ることができる。
【０２８１】図１８（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本発
明により表示部２５０２をアクティブマトリクス駆動の
表示装置により構成してデジタルカメラを完成させるこ
とができる。
【０２８２】図１９（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。図１９（Ｂ）はリア型プロジェクターであり、本体
２７０１、投射装置２７０２、ミラー２７０３、スクリ
ーン２７０４等を含む。
【０２８３】なお、図１９（Ｃ）は、図１９（Ａ）及び
図１９（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１９（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。
【０２８４】また、図１９（Ｄ）は、図１９（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１９（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。但し、図１９に示したプロジェク
ターにおいては、透過型の電気光学装置を用いた場合を
示しており、反射型の液晶表示装置の適用例は図示して
いない。
【０２８５】図２０（Ａ）は携帯電話であり、３００１
は表示用パネル、３００２は操作用パネルである。表示
用パネル３００１と操作用パネル３００２とは接続部３
００３において接続されている。接続部３００３におけ
る、表示用パネル３００１の表示部３００４が設けられ
ている面と操作用パネル３００２の操作キー３００６が
設けられている面との角度θは、任意に変えることがで
きる。さらに、音声出力部３００５、操作キー３００
６、電源スイッチ３００７、音声入力部３００８を有し
ている。本発明により表示部３００４をアクティブマト
リクス駆動の表示装置により構成して携帯電話を完成さ
せることができる。
【０２８６】図２０（Ｂ）は携帯書籍（電子書籍）であ
り、本体３１０１、表示部３１０２、３１０３、記憶媒
体３１０４、操作スイッチ３１０５、アンテナ３１０６
等を含む。本発明により表示部３１０２をアクティブマ
トリクス駆動の表示装置により構成して携帯書籍を完成
させることができる。
【０２８７】図２０（Ｃ）はテレビ受像器であり、本体
３２０１、支持台３２０２、表示部３２０３等を含む。
本発明のディスプレイは特に大画面化した場合において
有利であり、対角１０インチ以上（特に３０インチ以
上）のディスプレイには有利である。本発明により表示
部３２０３をアクティブマトリクス駆動の表示装置によ
り構成してテレビ受像器を完成させることができる。
【０２８８】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に適用することが可能であ
る。
【０２８９】
【発明の効果】本発明は、まず高い配向性を有する第１
結晶質半導体膜を形成するために、第１非晶質半導体膜
としてゲルマニウムを含有するシリコン膜を用いてい
る。そして、この第１非晶質半導体膜を触媒元素を用い
て結晶化させることにより、（１１０）面の配向性が高
い第１結晶質半導体膜を形成する。さらに、第１のレー
ザー光を照射することにより、結晶性を向上させ非晶質
領域をなくすと共に、高濃度ゲルマニウム含有領域を除
去している。
【０２９０】続いて、第１結晶質半導体層上に第２半導
体層として、シリコン膜を形成し、加熱処理又はレーザ
ー光の照射により第１結晶質半導体膜を結晶化の種
（核）として第２結晶質半導体膜を形成する。第２結晶
質半導体膜は、第１結晶質半導体膜の配向性の影響を受
け、高い配向率で結晶成長する。
【０２９１】このように、高い配向率で結晶成長するこ
とにより、隣接した異なる配向を有する核からの結晶成
長がぶつかることによって発生する結晶粒界が少なくな
り、ひとつひとつの結晶粒の粒径を大きくすることがで
きる。また、第１結晶質半導体層を形成する際に用いた
触媒元素は、ゲッタリング工程によりゲッタリング領域
に移動され、結晶質半導体層に含まれる触媒元素の濃度
を低減している。以上のように、本発明を用いると、触
媒元素濃度が低く、配向性が高く、粒径の大きな結晶粒
が集まった良好な結晶質半導体膜を得ることができる。
【０２９２】さらに、本発明によれば、まず高い配向性
を有する第１半導体層を形成するために、第１半導体層
として、シリコンゲルマニウム膜を用いる。そして、こ
のシリコンゲルマニウム膜を触媒元素を用いて結晶化さ
せることにより、｛１０１｝面の配向性が高い第１結晶
質半導体層を得ることができる。さらに、第１のレーザ
ー光を照射することにより、結晶性を向上させ非晶質領
域をなくし、第１結晶質半導体層上に第２半導体層とし
て、シリコン膜を形成し、レーザー光を照射することに
より、第１結晶質半導体層が結晶化の種（核）となって
第２半導体層が結晶成長する。なお、第２半導体層は、
第１結晶質半導体層の配向性の影響を受け、高い配向率
で結晶成長する。
【０２９３】このように、高い配向率で結晶成長するこ
とにより、隣接した、異なる配向を有する核からの結晶
成長がぶつかることによって発生する結晶粒界が少なく
なり、ひとつひとつの結晶粒の粒径を大きくすることが
できる。また、第１結晶質半導体層を形成する際に用い
た触媒元素は、ゲッタリング工程によりゲッタリング領
域に移動され、結晶質半導体層に含まれる触媒元素の濃
度を低減している。以上のように、本発明を用いると、
触媒元素濃度が低く、配向性が高く、粒径の大きな結晶
粒が集まった良好な結晶質半導体膜を得ることができ
る。
【図面の簡単な説明】
【図１】 本発明の一実施態様を説明する断面図。
【図２】 結晶核の隣接間距離を示す累積度数グラフ。
【図３】 ＧｅＨ4の添加量と結晶核発生密度との関係
を示すグラフ。
【図４】 レーザーアニール前後における第１結晶質半
導体膜のゲルマニウム濃度分布を示すグラフ。
【図５】 本発明に用いるプラズマＣＶＤ装置の構成を
示す図。
【図６】 本発明による結晶質半導体膜の作製工程を説
明する断面図。
【図７】 本発明による結晶質半導体膜の作製工程を説
明する断面図。
【図８】 本発明による結晶質半導体膜の作製工程を説
明する断面図。
【図９】 本発明による結晶質半導体膜の作製工程を説
明する断面図。
【図１０】 ＴＦＴの作製工程を説明する断面図。
【図１１】 アクティブマトリクス基板の構成を示す断
面図。
【図１２】 アクティブマトリクス基板の回路構成を示
すブロック図。
【図１３】 発光素子を用いたアクティブマトリクス型
の表示装置の画素の構成を示す断面図。
【図１４】 ゲルマニウムを含有させた結晶質半導体膜
のラマンスペクトルを示すグラフ。
【図１５】 ＥＢＳＰによる結晶質半導体膜の表面観察
の結果を示す図。
【図１６】 発光素子を用いたアクティブマトリクス型
の表示装置の画素の回路構成を示す回路図。
【図１７】 発光素子を用いたアクティブマトリクス型
の表示装置の構成を示す上面図及び断面図。
【図１８】 電子装置の一例を示す図。
【図１９】 プロジェクターの一例を示す図。
【図２０】 電子装置の一例を示す図。
【図２１】 本発明の実施の形態を示す図。
【図２２】 本発明の実施の形態を示す図。
【図２３】 ＥＢＳＰによる観察結果を示す図。
【図２４】 ＥＢＳＰによる観察結果を示す図。
【図２５】 本発明を用いてＴＦＴを作製する工程を示
す図。
【図２６】 本発明を用いてＴＦＴを作製する工程を示
す図。
【図２７】 本発明を用いてＴＦＴを作製する工程を示
す図。
【図２８】 本発明を用いてＴＦＴを作製する工程を示
す図。
【図２９】 本発明の実施の一例を示す図。
【図３０】 本発明の実施の一例を示す図。
【図３１】 本発明の実施の一例を示す図。
【図３２】 本発明の実施の一例を示す図。
【図３３】 本発明の実施の一例を示す図。
【図３４】 本発明の実施の一例を示す図。
【図３５】 本発明の実施の一例を示す図。
【図３６】 発光装置の一例を示す図。
【図３７】 発光装置の一例を示す図。
【図３８】 本発明の実施の一例を示す図。
【図３９】 本発明の実施の一例を示す図。
【図４０】 本発明の実施の一例を示す図。
【図４１】 本発明の実施の一例を示す図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６２７Ｇ ６２７Ｚ ６１８Ａ ６２０ ６１８Ｇ Ｆターム(参考） 2H092 JA28 KA05 KA07 MA18 MA29 MA30 NA21 5F052 AA02 AA11 AA17 AA24 BA02 BA07 BB01 BB02 BB07 CA02 CA04 CA08 DA02 DA03 DB02 DB03 DB07 EA15 EA16 FA06 FA19 GC10 HA03 HA08 JA01 JA02 5F110 AA01 AA09 AA30 BB02 BB04 BB05 CC02 CC08 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 EE03 EE04 EE06 EE14 EE23 FF02 FF03 FF04 FF09 FF30 GG01 GG02 GG13 GG17 GG19 GG25 GG33 GG34 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN35 NN72 NN73 PP01 PP02 PP03 PP04 PP05 PP06 PP13 PP22 PP29 PP34 PP35 PP38 QQ04 QQ11 QQ23 QQ28

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】シリコンに対し０．１乃至１０原子％の割
    合でゲルマニウムを含む第１非晶質半導体膜を形成し、
    前記第１非晶質半導体膜に結晶化の触媒作用を有する元
    素を添加した後、不活性気体中にて加熱処理による第１
    結晶化処理と、酸化雰囲気中でレーザー光の照射による
    第２結晶化処理を行って第１結晶質半導体膜を形成し、
    前記第１結晶質半導体膜をエッチング処理により薄片化
    し、その後、前記第１結晶質半導体膜上に、シリコンを
    主成分とする第２非晶質半導体膜を形成し、不活性気体
    中で前記第２非晶質半導体膜を結晶化して、第２結晶質
    半導体膜を形成するステップを含むことを特徴とする半
    導体装置の作製方法。
  2. 【請求項２】シリコンに対し０．１乃至１０原子％の割
    合でゲルマニウムを含む第１非晶質半導体膜を形成し、
    前記第１非晶質半導体膜に結晶化の触媒作用を有する元
    素を添加した後、不活性気体中にて加熱処理による第１
    結晶化処理と、酸化雰囲気中でレーザー光の照射による
    第２結晶化処理を行って第１結晶質半導体膜を形成し、
    前記第１結晶質半導体膜をエッチング処理により薄片化
    し、前記第１結晶化処理と第２結晶化処理とエッチング
    処理とを順次複数回繰り返した後、前記第１結晶質半導
    体膜上に、シリコンを主成分とする第２非晶質半導体膜
    を形成し、不活性気体中で前記第２非晶質半導体膜を結
    晶化して、第２結晶質半導体膜を形成するステップを含
    むことを特徴とする半導体装置の作製方法。
  3. 【請求項３】請求項１又は２において、前記エッチング
    処理をウエットエッチングで行うことを特徴とする半導
    体装置の作製方法。
  4. 【請求項４】請求項１又は２において、前記エッチング
    処理をドライエッチングで行うことを特徴とする半導体
    装置の作製方法。
  5. 【請求項５】請求項３において、ウエットエッチングを
    ＨＮＯ3、ＨＦ、ＣＨ3ＣＯＯＨ、及びＢｒ2を含むエッ
    チング液で行うことを特徴とする半導体装置の作製方
    法。
  6. 【請求項６】請求項３において、ウエットエッチングを
    ＨＮＯ3、ＨＦ、ＣＨ3ＣＯＯＨ、及びＩ2を含むエッチ
    ング液で行うことを特徴とする半導体装置の作製方法。
  7. 【請求項７】シリコンに対し０．１乃至１０原子％の割
    合でゲルマニウムを含む第１非晶質半導体膜を形成し、
    前記第１非晶質半導体膜に結晶化の触媒作用を有する元
    素を添加した後、不活性気体中にて加熱処理による第１
    結晶化処理と、酸化雰囲気中でレーザー光の照射による
    第２結晶化処理を行って第１結晶質半導体膜を形成し、
    前記第１結晶質半導体膜を化学的機械研磨により薄片化
    し、その後、前記第１結晶質半導体膜上に、シリコンを
    主成分とする第２非晶質半導体膜を形成し、不活性気体
    中で前記第２非晶質半導体膜を結晶化して、第２結晶質
    半導体膜を形成するステップを含むことを特徴とする半
    導体装置の作製方法。
  8. 【請求項８】シリコンに対し０．１乃至１０原子％の割
    合でゲルマニウムを含む第１非晶質半導体膜を形成し、
    前記第１非晶質半導体膜に結晶化の触媒作用を有する元
    素を添加した後、不活性気体中にて加熱処理による第１
    結晶化処理と、酸化雰囲気中でレーザー光の照射による
    第２結晶化処理を行って第１結晶質半導体膜を形成し、
    前記第１結晶質半導体膜を化学的機械研磨により薄片化
    し、前記第１結晶化処理と第２結晶化処理と化学的機械
    研磨とを順次複数回繰り返した後、前記第１結晶質半導
    体膜上に、シリコンを主成分とする第２非晶質半導体膜
    を形成し、不活性気体中で前記第２非晶質半導体膜を結
    晶化して、第２結晶質半導体膜を形成するステップを含
    むことを特徴とする半導体装置の作製方法。
  9. 【請求項９】請求項１乃至８のいずれか一項において、
    前記第２非晶質半導体膜の結晶化を、ファーネスアニー
    ル又はＲＴＡにより行うことを特徴とする半導体装置の
    作製方法。
  10. 【請求項１０】請求項１乃至８のいずれか一項におい
    て、前記第２非晶質半導体膜の結晶化を、レーザー光の
    照射により行うことを特徴とする半導体装置の作製方
    法。
  11. 【請求項１１】請求項１乃至１０のいずれか一項におい
    て、前記第２結晶化処理の後、ゲッタリング処理を行う
    ことを特徴とする半導体装置の作製方法。
  12. 【請求項１２】請求項１乃至１０のいずれか一項におい
    て、前記第２結晶質半導体膜を形成した後、ゲッタリン
    グ処理を行うことを特徴とする半導体装置の作製方法。
  13. 【請求項１３】請求項１乃至１２のいずれか一項におい
    て、前記第２非晶質半導体膜を形成する前に、前記第１
    結晶質半導体膜の表面をフッ酸を含有する水溶液で処理
    することを特徴とする半導体装置の作製方法。
  14. 【請求項１４】絶縁表面に第１半導体層を形成し、前記
    第１半導体層に触媒元素を添加した後、加熱処理により
    結晶化して第１結晶質半導体層を形成し、前記第１結晶
    質半導体層に第１のレーザー光を照射した後、前記第１
    結晶質半導体層表面に形成された酸化膜を除去して、前
    記第１結晶質半導体層上に第２半導体層を形成し、前記
    第２半導体層に第２のレーザー光を照射し、第２結晶質
    半導体層上にゲッタリング領域を形成した後、加熱処理
    を行い、前記第１結晶質半導体層に含まれる触媒元素を
    前記ゲッタリング領域に移動させ、その後前記ゲッタリ
    ング領域を除去する各段階を含むことを特徴とする半導
    体装置の作製方法。
  15. 【請求項１５】絶縁表面に第１半導体層を形成し、前記
    第１半導体層上に開口部を有するマスク絶縁膜を形成し
    た後、前記第１半導体層に選択的に触媒元素を添加し、
    加熱処理により結晶化して第１結晶質半導体層を形成
    し、前記第１結晶質半導体層に第１のレーザー光を照射
    した後、前記第１結晶質半導体層表面に形成された酸化
    膜を除去して、前記第１結晶質半導体層上に第２半導体
    層を形成し、前記第２半導体層に第２のレーザー光を照
    射した後、第２結晶質半導体層上にゲッタリング領域を
    形成して加熱処理を行い、前記第１結晶質半導体層に含
    まれる触媒元素を前記ゲッタリング領域に移動させ、そ
    の後、前記ゲッタリング領域を除去する各段階を含むこ
    とを特徴とする半導体装置の作製方法。
  16. 【請求項１６】絶縁表面に第１半導体層を形成し、前記
    第１半導体層に触媒元素を添加し、加熱処理によりを結
    晶化して第１結晶質半導体層を形成し、前記第１結晶質
    半導体層に第１のレーザー光を照射した後、前記第１結
    晶質半導体層上にゲッタリング領域を形成して加熱処理
    を行い、前記第１結晶質半導体層に含まれる触媒元素を
    前記ゲッタリング領域に移動させ、その後前記ゲッタリ
    ング領域を除去し、前記第１結晶質半導体層表面に形成
    された酸化膜を除去してから、前記第１結晶質半導体層
    上に第２半導体層を形成し、前記第２半導体層に第２の
    レーザー光を照射する各段階を含むことを特徴とする半
    導体装置の作製方法。
  17. 【請求項１７】絶縁表面に第１半導体層を形成し、前記
    第１半導体層上に開口部を有するマスク絶縁膜を形成し
    た後、前記第１半導体層に選択的に触媒元素を添加し、
    加熱処理により結晶化して第１結晶質半導体層を形成
    し、前記第１結晶質半導体層に第１のレーザー光を照射
    した後、前記第１結晶質半導体層上にゲッタリング領域
    を形成して加熱処理を行い、前記第１結晶質半導体層に
    含まれる触媒元素を前記ゲッタリング領域に移動させ、
    前記ゲッタリング領域を除去し、前記第１結晶質半導体
    層表面に形成された酸化膜を除去した後、前記第１結晶
    質半導体層上に第２半導体層を形成し、前記第２半導体
    層に第２のレーザー光を照射する各段階を含むことを特
    徴とする半導体装置の作製方法。
  18. 【請求項１８】請求項１４乃至請求項１７のいずれか一
    項において、前記第１のレーザー光照射の工程は、酸素
    を含む酸化雰囲気中または大気において行われることを
    特徴とする半導体装置の作製方法。
  19. 【請求項１９】請求項１４乃至請求項１７のいずれか一
    項において、前記第２のレーザー光照射の工程は、窒素
    雰囲気または真空雰囲気において行われることを特徴と
    する半導体装置の作製方法。
  20. 【請求項２０】シリコンと該シリコンよりも原子半径の
    大きな元素が添加された第１半導体層と、シリコンから
    成る第２半導体層と、を含む半導体装置であって、前記
    第２半導体層は、｛１０１｝面の配向比率が３０％以上
    である半導体領域を有することを特徴とする半導体装
    置。
  21. 【請求項２１】シリコンにゲルマニウムが添加された第
    １半導体層と、シリコンから成る第２半導体層とが積層
    された半導体層を含む半導体装置であって、前記第２半
    導体層は、｛１０１｝面の配向比率が３０％以上である
    半導体領域を有することを特徴とする半導体装置。
  22. 【請求項２２】シリコンとゲルマニウムを含有する第１
    結晶質半導体膜に密接して、シリコンを主成分とする第
    ２結晶質半導体膜が設けられ、前記第１結晶質半導体膜
    は｛１０１｝面の配向率が３０％以上であることを特徴
    とする半導体装置。
  23. 【請求項２３】シリコンとゲルマニウムを含有する第１
    結晶質半導体膜に密接して、シリコンを主成分とする第
    ２結晶質半導体膜が設けられ、前記第２結晶質半導体膜
    は｛１０１｝面の配向率が２０％以上であることを特徴
    とする半導体装置。
  24. 【請求項２４】シリコンとゲルマニウムを含有する第１
    結晶質半導体膜に密接して、シリコンを主成分とする第
    ２結晶質半導体膜が設けられ、前記第１結晶質半導体膜
    は｛１０１｝面の配向率が３０％以上であり、前記第２
    結晶質半導体膜は｛１０１｝面の配向率が２０％以上で
    あることを特徴とする半導体装置。
  25. 【請求項２５】シリコンとゲルマニウムを含有する第１
    結晶質半導体膜に密接して、シリコンを主成分とする第
    ２結晶質半導体膜が設けられ、前記第１結晶質半導体膜
    は、１×１０20/cm3以下の濃度でゲルマニウムを含有し
    ていることを特徴とする半導体装置。
  26. 【請求項２６】シリコンとゲルマニウムを含有する第１
    結晶質半導体膜に密接して、シリコンを主成分とする第
    ２結晶質半導体膜が設けられ、前記第２結晶質半導体膜
    は、１×１０19/cm3以下の濃度でゲルマニウムを含有し
    ていることを特徴とする半導体装置。
  27. 【請求項２７】シリコンとゲルマニウムを含有する第１
    結晶質半導体膜に密接して、シリコンを主成分とする第
    ２結晶質半導体膜が設けられ、前記第１結晶質半導体膜
    は、１×１０20/cm3以下の濃度でゲルマニウムを含有
    し、前記第２結晶質半導体膜は、１×１０19/cm3以下の
    濃度でゲルマニウムを含有していることを特徴とする半
    導体装置。
  28. 【請求項２８】シリコンとゲルマニウムを含有する第１
    結晶質半導体膜に密接して、シリコンを主成分とする第
    ２結晶質半導体膜が設けられ、前記第１結晶質半導体膜
    は｛１０１｝面の配向率が３０％以上であり、前記第１
    結晶質半導体膜は、１×１０20/cm3以下の濃度でゲルマ
    ニウムを含有し、前記第２結晶質半導体膜は｛１０１｝
    面の配向率が２０％以上であり、前記第２結晶質半導体
    膜は、１×１０19/cm3以下の濃度でゲルマニウムを含有
    していることを特徴とする半導体装置。
  29. 【請求項２９】請求項２２乃至２８のいずれか一におい
    て、前記第１結晶質半導体膜と第２結晶質半導体膜との
    間に、１×１０19/cm3以上の濃度で酸素、炭素、窒素の
    少なくとも一種が含まれていることを特徴とする半導体
    装置。
  30. 【請求項３０】請求項２２乃至２８のいずれか一におい
    て、前記第１結晶質半導体膜と第２結晶質半導体膜との
    結晶方位は６０％以上の割合で一致していることを特徴
    とする半導体装置。
JP2002199191A 2001-07-10 2002-07-08 半導体装置の作製方法 Expired - Fee Related JP4267266B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002199191A JP4267266B2 (ja) 2001-07-10 2002-07-08 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001-209877 2001-07-10
JP2001209877 2001-07-10
JP2001234302 2001-08-01
JP2001-234302 2001-08-01
JP2002199191A JP4267266B2 (ja) 2001-07-10 2002-07-08 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003115457A true JP2003115457A (ja) 2003-04-18
JP2003115457A5 JP2003115457A5 (ja) 2005-09-15
JP4267266B2 JP4267266B2 (ja) 2009-05-27

Family

ID=26618470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002199191A Expired - Fee Related JP4267266B2 (ja) 2001-07-10 2002-07-08 半導体装置の作製方法

Country Status (5)

Country Link
US (2) US6828179B2 (ja)
JP (1) JP4267266B2 (ja)
KR (1) KR100889509B1 (ja)
CN (1) CN1294619C (ja)
TW (1) TW579602B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235658A (ja) * 2007-03-22 2008-10-02 Hitachi Ltd 薄膜トランジスタ及びそれを用いた有機ｅｌ表示装置
US7662704B2 (en) 2005-10-07 2010-02-16 Seiko Epson Corporation Electro-optical device, method of manufacturing the same, electronic apparatus, and semiconductor device
JP2010206200A (ja) * 2009-03-03 2010-09-16 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
JP2011222933A (ja) * 2010-04-07 2011-11-04 Samsung Mobile Display Co Ltd 薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置
JP2013042097A (ja) * 2011-08-19 2013-02-28 Tokyo Institute Of Technology 半導体基材およびその製造方法
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW558861B (en) * 2001-06-15 2003-10-21 Semiconductor Energy Lab Laser irradiation stage, laser irradiation optical system, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
WO2003043070A1 (fr) * 2001-11-12 2003-05-22 Sony Corporation Dispositif de recuit laser et procede de fabrication d'un transistor a couches minces
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7936338B2 (en) * 2002-10-01 2011-05-03 Sony Corporation Display unit and its manufacturing method
US6709910B1 (en) * 2002-10-18 2004-03-23 Sharp Laboratories Of America, Inc. Method for reducing surface protrusions in the fabrication of lilac films
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
KR100947180B1 (ko) * 2003-06-03 2010-03-15 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
TWI290768B (en) * 2003-06-05 2007-12-01 Au Optronics Corp Method for manufacturing polysilicon film
US7348222B2 (en) * 2003-06-30 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device
KR100753568B1 (ko) * 2003-06-30 2007-08-30 엘지.필립스 엘시디 주식회사 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7396779B2 (en) 2003-09-24 2008-07-08 Micron Technology, Inc. Electronic apparatus, silicon-on-insulator integrated circuits, and fabrication methods
KR101054340B1 (ko) * 2003-12-30 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2005228819A (ja) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp 半導体装置
JP4082400B2 (ja) * 2004-02-19 2008-04-30 セイコーエプソン株式会社 電気光学装置の製造方法、電気光学装置および電子機器
EP1774562B1 (en) * 2004-06-08 2012-02-22 Dichroic cell s.r.l. System for low-energy plasma-enhanced chemical vapor deposition
KR100578787B1 (ko) 2004-06-12 2006-05-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7566602B2 (en) 2004-06-12 2009-07-28 Samsung Electronics Co., Ltd. Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers
US7504327B2 (en) * 2004-06-14 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film semiconductor device
US20060024870A1 (en) * 2004-07-27 2006-02-02 Wen-Chun Wang Manufacturing method for low temperature polycrystalline silicon cell
US7148122B2 (en) * 2004-08-24 2006-12-12 Intel Corporation Bonding of substrates
US7459406B2 (en) * 2004-09-01 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Laser processing unit, laser processing method, and method for manufacturing semiconductor device
KR101150996B1 (ko) * 2004-09-24 2012-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7041520B1 (en) * 2004-10-18 2006-05-09 Softpixel, Inc. Method for fabricating liquid crystal displays with plastic film substrate
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
US20060286004A1 (en) * 2005-06-15 2006-12-21 Jacobs Merrit N Containers for reducing or eliminating foaming
US8101430B2 (en) 2005-08-15 2012-01-24 Massachusetts Institute Of Technology Fluorescent sensor based on two fluorescent moieties one of which is a semiconductor nanocrystal and methods of using and making
DE102005047081B4 (de) * 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
JP4947954B2 (ja) * 2005-10-31 2012-06-06 スタンレー電気株式会社 発光素子
KR100721956B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100721957B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
TW200824003A (en) * 2006-11-17 2008-06-01 Chunghwa Picture Tubes Ltd Semiconductor device and manufacturing method thereof
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5346497B2 (ja) * 2007-06-12 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
US7851343B2 (en) * 2007-06-14 2010-12-14 Cree, Inc. Methods of forming ohmic layers through ablation capping layers
JP5395415B2 (ja) * 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TWI521712B (zh) * 2007-12-03 2016-02-11 半導體能源研究所股份有限公司 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
WO2009093462A1 (ja) * 2008-01-25 2009-07-30 Sharp Kabushiki Kaisha 半導体素子およびその製造方法
US20090189159A1 (en) * 2008-01-28 2009-07-30 Atmel Corporation Gettering layer on substrate
US8192806B1 (en) * 2008-02-19 2012-06-05 Novellus Systems, Inc. Plasma particle extraction process for PECVD
KR101282897B1 (ko) * 2008-07-08 2013-07-05 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터 및 그 제조방법
KR101000941B1 (ko) * 2008-10-27 2010-12-13 한국전자통신연구원 게르마늄 광 검출기 및 그 형성방법
KR101049806B1 (ko) 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR101049805B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR101926646B1 (ko) * 2010-04-16 2018-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치용 전극 및 그 제작 방법
US9546416B2 (en) 2010-09-13 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Method of forming crystalline oxide semiconductor film
KR20200052993A (ko) * 2010-12-03 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20120107762A (ko) 2011-03-22 2012-10-04 삼성전자주식회사 반도체 소자의 제조 방법
US8647439B2 (en) 2012-04-26 2014-02-11 Applied Materials, Inc. Method of epitaxial germanium tin alloy surface preparation
CN103219228B (zh) * 2013-03-11 2016-05-25 京东方科技集团股份有限公司 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法
CN104253026A (zh) * 2013-06-27 2014-12-31 上海和辉光电有限公司 制备多晶硅层的方法
KR102629466B1 (ko) * 2016-09-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR20180045964A (ko) * 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US10103280B1 (en) 2017-04-13 2018-10-16 International Business Machines Corporation Rapid melt growth photodetector
CN111564520A (zh) * 2019-07-18 2020-08-21 国家电投集团西安太阳能电力有限公司 一种用于太阳能电池制作的掺杂方法
KR20220033596A (ko) * 2020-09-08 2022-03-17 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 이의 제조 방법
JP7223941B2 (ja) * 2020-12-18 2023-02-17 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP2873669B2 (ja) 1993-12-24 1999-03-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3540012B2 (ja) 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
TW448584B (en) 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JPH08316485A (ja) * 1995-05-12 1996-11-29 Fuji Xerox Co Ltd 半導体結晶の形成方法及びこれを用いた半導体装置の製造方法
JP3204489B2 (ja) * 1995-09-19 2001-09-04 シャープ株式会社 半導体装置の製造方法
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3090201B2 (ja) * 1997-06-04 2000-09-18 日本電気株式会社 多結晶シリコン膜及び半導体装置
US6326226B1 (en) * 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO1999025029A1 (en) * 1997-11-10 1999-05-20 Kaneka Corporation Method of producing silicon thin-film photoelectric transducer and plasma cvd apparatus used for the method
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4115585B2 (ja) * 1998-03-27 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6388270B1 (en) 1998-03-27 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for producing same
JP2000114172A (ja) 1998-08-07 2000-04-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
EP1049167A3 (en) * 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4307635B2 (ja) * 1999-06-22 2009-08-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001318627A (ja) * 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US7503975B2 (en) 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6624051B1 (en) * 2000-08-25 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4045731B2 (ja) * 2000-09-25 2008-02-13 株式会社日立製作所 薄膜半導体素子の製造方法
US6815278B1 (en) * 2003-08-25 2004-11-09 International Business Machines Corporation Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7662704B2 (en) 2005-10-07 2010-02-16 Seiko Epson Corporation Electro-optical device, method of manufacturing the same, electronic apparatus, and semiconductor device
JP2008235658A (ja) * 2007-03-22 2008-10-02 Hitachi Ltd 薄膜トランジスタ及びそれを用いた有機ｅｌ表示装置
JP2010206200A (ja) * 2009-03-03 2010-09-16 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
US9035311B2 (en) 2009-03-03 2015-05-19 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same
JP2011222933A (ja) * 2010-04-07 2011-11-04 Samsung Mobile Display Co Ltd 薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置
US9142405B2 (en) 2010-04-07 2015-09-22 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing active layers of the thin film transistor, and display device
JP2013042097A (ja) * 2011-08-19 2013-02-28 Tokyo Institute Of Technology 半導体基材およびその製造方法

Also Published As

Publication number Publication date
KR20030007093A (ko) 2003-01-23
CN1396626A (zh) 2003-02-12
TW579602B (en) 2004-03-11
US6828179B2 (en) 2004-12-07
CN1294619C (zh) 2007-01-10
US20040201023A1 (en) 2004-10-14
KR100889509B1 (ko) 2009-03-19
US20030010980A1 (en) 2003-01-16
US7196400B2 (en) 2007-03-27
JP4267266B2 (ja) 2009-05-27

Similar Documents

Publication Publication Date Title
JP4267266B2 (ja) 半導体装置の作製方法
US7442592B2 (en) Manufacturing a semiconductor device
JP5393726B2 (ja) 半導体装置の作製方法
JP4092541B2 (ja) 半導体薄膜の形成方法及び半導体装置の製造方法
US7253032B2 (en) Method of flattening a crystallized semiconductor film surface by using a plate
US7098085B2 (en) Method and apparatus for forming a thin semiconductor film, method and apparatus for producing a semiconductor device, and electro-optical apparatus
US20020197785A1 (en) Process for manufacturing a semiconductor device
JP2003017411A (ja) レーザ照射装置、並びに半導体装置の作製方法
US7091110B2 (en) Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer
US6756608B2 (en) Semiconductor device and method of manufacturing the same
JP4841740B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4342843B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP2004022900A (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP2003297749A (ja) 半導体装置およびその作製方法
JP4267253B2 (ja) 半導体装置の作製方法
JP5127101B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees