JP2003273330A - 容量素子の製造方法 - Google Patents

容量素子の製造方法

Info

Publication number
JP2003273330A
JP2003273330A JP2002071509A JP2002071509A JP2003273330A JP 2003273330 A JP2003273330 A JP 2003273330A JP 2002071509 A JP2002071509 A JP 2002071509A JP 2002071509 A JP2002071509 A JP 2002071509A JP 2003273330 A JP2003273330 A JP 2003273330A
Authority
JP
Japan
Prior art keywords
film
lower electrode
capacitive element
manufacturing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002071509A
Other languages
English (en)
Inventor
Yoshihisa Nagano
能久 長野
Shinichiro Hayashi
慎一郎 林
Yuuji Soshiro
勇治 十代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002071509A priority Critical patent/JP2003273330A/ja
Priority to US10/322,526 priority patent/US20030175998A1/en
Priority to TW091137471A priority patent/TW200304156A/zh
Priority to KR10-2003-0015907A priority patent/KR20030074439A/ko
Publication of JP2003273330A publication Critical patent/JP2003273330A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
    • H10P70/273—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers the processing being a delineation of conductive layers, e.g. by RIE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/694—Electrodes comprising noble metals or noble metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures

Landscapes

  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】下部電極と容量絶縁膜との界面において不純物
が生成されないようにして、容量絶縁膜の特性劣化を防
止する。 【解決手段】 支持基板１０の上に、第１のＴｉＡｌＮ
膜１１、導電膜１２及び第２のＴｉＡｌＮ膜１３を堆積
した後、第２のＴｉＡｌＮ膜１３に対してレジストパタ
ーン１４をマスクにエッチングを行なってハードマスク
１３Ａを形成する。導電膜１２に対してハードマスク１
３Ａをマスクに塩素ガスを含むエッチングガスを用いる
エッチングを行なって、パターン化された導電膜１２Ａ
を形成した後、ハードマスク１３Ａ及び第１のＴｉＡｌ
Ｎ膜１１に対して、塩素を含むエッチングガスを用いる
エッチングを行なって、ハードマスク１３Ａを除去する
と共に導電性のバリア膜１１Ａを形成する。下部電極１
５に対してフッ素を含むガスよりなるプラズマを照射し
て、下部電極１５の表面に残留する塩素を除去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、容量絶縁膜とし
て、絶縁性金属酸化物よりなる高誘電体膜又は強誘電体
膜を有する容量素子の製造方法に関し、特に容量素子の
下部電極の加工に関する技術に関する。
【０００２】
【従来の技術】近年デジタル技術の進展に伴い、大容量
のデータを処理及び保存する傾向が推進される中で電子
機器が一段と高度化しており、該電子機器に使用される
半導体装置を構成する半導体素子の微細化が急速に進ん
できている。
【０００３】これに伴って、ダイナミックＲＡＭの高集
積化を実現するために、従来のシリコン酸化物又はシリ
コン窒化物に代えて、高誘電体膜を容量絶縁膜として用
いる技術が広く研究開発されている。
【０００４】さらに、動作電圧が低いと共に高速での書
き込み及び読み出しが可能な不揮発性ＲＡＭの実用化を
目指し、自発分極特性を有する強誘電体膜に関する研究
開発が盛んに行われている。
【０００５】これら高誘電体膜又は強誘電体膜を容量絶
縁膜として用いる半導体記憶装置において、メガビット
級の高集積メモリを実現する場合には、従来のプレーナ
型メモリセルに代えて、スタック型のメモリセルが用い
られる。
【０００６】スタック型のメモリセルを実現する際の最
重要技術の１つとして、容量素子の微細加工技術が挙げ
られる。特に、メガビット級の高集積メモリに採用され
るスタック型のメモリセルを構成する容量素子において
は、予め加工された下部電極の表面に接するように容量
絶縁膜を形成するので、加工された後の下部電極の表面
状態が容量絶縁膜の特性に及ぼす影響を十分に把握して
おく必要がある。
【０００７】以下、例えば特開平１１−３５４５０５号
公報に示されている従来の容量素子の製造方法につい
て、図９(a) 〜(d) を参照しながら説明する。
【０００８】まず、図９(a) に示すように、支持基板１
００上に形成された保護絶縁膜１０１の上に全面に亘っ
て、導電性で且つ酸素バリア性を有する膜、例えば第１
のＴａＳｉＮ膜１０２を堆積した後、該第１のＴａＳｉ
Ｎ膜１０２の上に、例えばＩｒ膜よりなる導電膜１０３
を堆積する。次に、導電膜１０３の上に、耐エッチング
性を有する膜、例えば第２のＴａＳｉＮ膜１０４を堆積
した後、該第２のＴａＳｉＮ膜１０４上にレジストパタ
ーン１０５を形成する。
【０００９】次に、図９(b) に示すように、第２のＴａ
ＳｉＮ膜１０４に対して、レジストパターン１０５をマ
スクにして塩素ガスよりなるエッチングガスを用いてド
ライエッチングを行なって、第２のＴａＳｉＮ膜１０４
よりなるハードマスク１０４Ａを形成した後、レジスト
パターン１０５を除去する。
【００１０】次に、図９(c) に示すように、導電膜１０
３に対して、ハードマスク１０４Ａをマスクにして塩素
ガスと酸素ガスとの混合ガスよりなるエッチングガスを
用いてドライエッチングを行なって、パターン化された
導電膜１０３Ａを形成する。
【００１１】次に、図９(d) に示すように、ハードマス
ク１０４Ａ及び第１のＴａＳｉＮ膜１０２に対して、塩
素ガスよりなるエッチングガスを用いるドライエッチン
グを行なって、ハードマスク１０４Ａを除去すると共
に、第１のＴａＳｉＮ膜１０２よりなる導電性の酸素バ
リア膜１０２Ａを形成する。これにより、パターン化さ
れた導電膜１０３Ａ及び導電性の酸素バリア膜１０２Ａ
よりなる下部電極１０６が得られる。
【００１２】
【発明が解決しようとする課題】しかしながら、我々
が、前記従来の方法により容量素子を製造したところ、
容量絶縁膜の特性が劣化してしまうことに気が付いた。
【００１３】そこで、容量絶縁膜の特性が劣化する原因
について種々の検討を加えた結果、図９(d) の工程が完
了した段階、つまりハードマスク１０４Ａを除去すると
共に第１のＴａＳｉＮ膜１０２よりなる酸素バリア膜１
０２Ａを形成した段階において、図１０に示すように、
エッチングガスに含まれていた塩素が下部電極１０６の
上面及び側面に残留し、この残留する塩素原子が容量絶
縁膜の特性を劣化させるということを見出した。
【００１４】図１１は、上層から順に積層されているＰ
ｔ／ＩｒＯ2 ／Ｉｒ／ＴｉＡｌＮよりなる積層膜に対し
て前記従来の方法によりパターニングを行なって下部電
極を形成した後、該下部電極の上に強誘電体膜例えばＳ
ｒＢｉ2（Ｔａ，Ｎｂ）2Ｏ9よりなる容量絶縁膜を形成
して得た容量素子（従来例）、及びパターニングされて
いない前記積層膜の上に前記強誘電体膜よりなる容量絶
縁膜を形成して得た容量素子（比較例）に対してそれぞ
れ１．８Ｖの電圧を印加したときの残留分極（Remnant
Polarization）を示している。図１１から分かるよう
に、従来例の残留分極は比較例の残留分極に比べて著し
く劣化している。
【００１５】図１２は、従来例に係る容量素子の容量絶
縁膜が劣化するメカニズムを示しており、下部電極１０
６と該下部電極１０６の上に設けられた容量絶縁膜１０
８との界面において不純物が生成されるメカニズムを示
している。尚、図１２において、１０７は下部電極１０
６の周囲に形成された絶縁膜を示している。
【００１６】下部電極１０６と容量絶縁膜１０８との界
面において、下部電極１０６の表面に残留している反応
性が高い塩素と、容量絶縁膜１０８を構成する元素とが
化学反応する結果、塩化物よりなる不純物が生成される
のである。例えば、容量絶縁膜１０８としてＳｒＢｉ2
（Ｔａ，Ｎｂ）2Ｏ9 を用いる場合には、塩化物（Ｓｒ
Ｃｌx 又はＴａＣｌx ）よりなる不純物が比較的容易に
生成される。
【００１７】前記に鑑み、本発明は、下部電極と容量絶
縁膜との界面において不純物が生成されないようにし
て、容量絶縁膜の特性劣化を防止することを目的とす
る。
【００１８】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第１の容量素子の製造方法は、支持基
板上に成膜された導電膜を、塩素を含むエッチングガス
によりパターニングして下部電極を形成する工程と、下
部電極にフッ素を含むガスよりなるプラズマを照射し
て、下部電極の表面に残留する塩素を除去する工程と、
下部電極の上に絶縁性金属酸化物よりなる容量絶縁膜を
形成する工程と、容量絶縁膜の上に上部電極を形成する
工程とを備えている。
【００１９】第１の容量素子の製造方法によると、下部
電極にフッ素を含むガスよりなるプラズマを照射するた
め、下部電極の表面に残留する塩素を化学的に安定なフ
ッ素と容易に置換することができる。このため、下部電
極の表面に残留する塩素と容量絶縁膜とが化学反応して
不純物が生成される事態を防止できるので、容量絶縁膜
の特性の劣化を防止することができる。
【００２０】第１の容量素子の製造方法において、フッ
素を含むガスは、ＣＦ4 を含むガスであることが好まし
い。
【００２１】このようにすると、ＣＨＦ3 等の水素を含
むガスを用いた場合に比べて活性な水素原子が発生しな
いため、導電膜を構成するＩｒＯ2 、ＲｕＯ2 等の導電
性酸化物が活性な水素原子により還元される事態を防止
できるので、残留する塩素を化学的に安定なフッ素に確
実に置換することができる。
【００２２】本発明に係る第２の容量素子の製造方法
は、支持基板上に成膜された導電膜を、塩素を含むエッ
チングガスによりパターニングして下部電極を形成する
工程と、支持基板を加熱して、下部電極の表面に残留す
る塩素を除去する工程と、下部電極の上に絶縁性金属酸
化物よりなる容量絶縁膜を形成する工程と、容量絶縁膜
の上に上部電極を形成する工程とを備えている。
【００２３】第２の容量素子の製造方法によると、支持
基板を加熱するため、下部電極に残留する塩素を熱エネ
ルギーにより容易に脱離させることができる。このた
め、下部電極の表面に残留する塩素と容量絶縁膜とが化
学反応して不純物が生成される事態を防止できるので、
容量絶縁膜の特性の劣化を防止することができる。
【００２４】第２の容量素子の製造方法において、支持
基板を加熱する温度は、１５０℃以上で且つ６５０℃以
下であることが好ましい。
【００２５】このようにすると、導電膜を構成するＩｒ
Ｏ2 、ＲｕＯ2 等を熱分解させることなく、塩素を十分
脱離させることができる。
【００２６】第２の容量素子の製造方法において、下部
電極の表面に残留する塩素を除去する工程は、下部電極
に酸素を含むガスよりなるプラズマを照射しながら、支
持基板を加熱する工程を含むことが好ましい。
【００２７】このようにすると、下部電極に活性な酸素
プラズマが照射されるため、塩素の除去が促進される。
【００２８】本発明に係る第３の容量素子の製造方法
は、支持基板上に成膜された導電膜を、塩素を含むエッ
チングガスによりパターニングして下部電極を形成する
工程と、下部電極を水洗して、下部電極の表面に残留す
る塩素を除去する工程と、下部電極の上に絶縁性金属酸
化物よりなる容量絶縁膜を形成する工程と、容量絶縁膜
の上に上部電極を形成する工程とを備えている。
【００２９】第３の容量素子の製造方法によると、下部
電極を水洗するため、下部電極に残留する塩素は水に溶
けて洗い流される。このため、下部電極の表面に残留す
る塩素と容量絶縁膜とが化学反応して不純物が生成され
る事態を防止できるので、容量絶縁膜の特性の劣化を防
止することができる。
【００３０】第１〜第３の容量素子の製造方法におい
て、下部電極を形成する工程は、導電膜の上に耐エッチ
ング膜を成膜する工程と、耐エッチング膜をパターニン
グしてハードマスクを形成する工程と、ハードマスク及
び導電膜に対してエッチングガスによりエッチングを行
なって、導電膜をパターニングすると共にハードマスク
を除去する工程を含むことが好ましい。
【００３１】このようにすると、エッチングマスクとし
て耐エッチング性膜よりなるハードマスクを用いるた
め、マスクの厚さを６００ｎｍ以下にまで薄くできるの
で、パターニングされた導電膜つまり下部電極の周端部
にフェンスが形成される事態を防止することができる。
また、下部電極を垂直に近い断面形状にパターニングで
きるので、下部電極を０．５μｍ程度の幅にまで微細化
することができる。
【００３２】この場合、耐エッチング膜は、Ｔｉ、Ｔｉ
Ｎ、ＴｉＡｌＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、ＴａＡｌ
Ｎ又はＴａＳｉＮよりなることが好ましい。
【００３３】このようにすると、導電膜に対して塩素を
含むエッチングガスによりパターニングする際に、耐エ
ッチング膜に対するエッチングレートを、導電膜に対す
るエッチングレートの１０分の１程度にできるので、耐
エッチング性を有するハードマスクを確実に形成するこ
とができる。
【００３４】第１〜第３の容量素子の製造方法におい
て、下部電極を形成する工程は、導電膜の上にレジスト
パターンを形成する工程と、導電膜に対してレジストパ
ターンをマスクにしてエッチングガスによりエッチング
する工程とを含むことが好ましい。
【００３５】このようにすると、導電膜を簡易な方法で
パターニングすることができる。
【００３６】第１〜第３の容量素子の製造方法におい
て、導電膜は、Ｐｔ、ＩｒＯ2 、Ｉｒ、ＲｕＯ2 又はＲ
ｕよりなる上層膜を有する積層膜であることが好まし
い。
【００３７】このようにすると、リーク電流の少ない優
れた電気特性を有する容量素子を実現することができ
る。
【００３８】第１〜第３の容量素子の製造方法におい
て、導電膜は、導電性で且つ酸素バリアを有する下層膜
を有する積層膜であることが好ましい。
【００３９】このようにすると、容量絶縁膜を構成する
絶縁性金属酸化物を結晶化するときに不可欠である酸素
雰囲気下での熱処理工程において、酸素が下部電極中を
拡散し下部電極の下側の層に達することを防止できる。
そのため、例えば、スタック型メモリセルを構成する下
部電極の下面に接続された導電性プラグの表面が酸化さ
れて、コンタクト不良が発生する事態を防止することが
できる。また、導電性プラグを構成するポリシリコン又
はタングステン等が下部電極中を拡散して、容量絶縁膜
に達することを防止できるので、容量絶縁膜の特性劣化
を防止することができる。
【００４０】この場合、下層膜は、ＴｉＡｌＮ、ＴｉＳ
ｉＮ、ＴａＡｌＮ又はＴａＳｉＮよりなることが好まし
い。
【００４１】このようにすると、酸素又は導電性プラグ
材料の拡散を確実に防止することができる。
【００４２】第１〜第３の容量素子の製造方法におい
て、絶縁性金属酸化物は、ＳｒＢｉ2（ＴａxＮｂ1-x）2
Ｏ9（０≦ｘ≦１）、（ＢｉxＬａ1-x）4Ｔｉ3 Ｏ12（０
≦ｘ≦１）、（ＰｂxＺｒ1-x）ＴｉＯ3（０≦ｘ≦１）
又は（ＢａxＳｒ1-x）ＴｉＯ3（０≦ｘ≦１）であるこ
とが好ましい。
【００４３】このようにすると、優れた電気特性を有す
る容量素子を実現することができる。
【００４４】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る容量素子の製造方法について、
図１(a)〜(e) 、図２(a) 、(b) 及び図３を参照しなが
ら説明する。
【００４５】まず、図１(a) に示すように、スパッタリ
ング法により、支持基板１０の上に全面に亘って、導電
性で且つ酸素バリア性を有する膜、例えば２０ｎｍ〜１
００ｎｍの厚さを持つ第１のＴｉＡｌＮ膜１１を堆積し
た後、スパッタリング法により、第１のＴｉＡｌＮ膜１
１の上に、上から順に積層されたＰｔ／ＩｒＯ2 ／Ｉｒ
よりなる積層膜からなる導電膜１２を堆積する。該導電
膜１２としては、５０ｎｍ〜１００ｎｍの厚さを持つＰ
ｔ膜１２ａと、５０ｎｍ〜１００ｎｍの厚さを持つＩｒ
Ｏ2 膜１２ｂと、５０ｎｍ〜１００ｎｍの厚さを持つＩ
ｒ膜１２ｃとの積層膜を用いることができる。
【００４６】次に、スパッタリング法により、導電膜１
２の上に全面に亘って、耐エッチング性を有する膜、例
えば２０ｎｍ〜１５０ｎｍの厚さを持つ第２のＴｉＡｌ
Ｎ膜１３を堆積した、該第２のＴｉＡｌＮ膜１３の上に
レジストパターン１４を形成する。
【００４７】次に、図１(b) に示すように、第２のＴｉ
ＡｌＮ膜１３に対して、レジストパターン１４をマスク
にして塩素を含むエッチングガスを用いてドライエッチ
ングを行なって、第２のＴｉＡｌＮ膜１３よりなるハー
ドマスク１３Ａを形成した後、レジストパターン１４を
除去する。
【００４８】次に、図１(c) に示すように、導電膜１２
に対して、ハードマスク１３Ａをマスクにして塩素ガス
と酸素ガスとの混合ガスよりなるエッチングガスを用い
てドライエッチングを行なって、パターン化された導電
膜１２Ａを形成する。このエッチング工程においては、
ハードマスク１３Ａは殆どエッチングされない。例え
ば、塩素ガスと酸素ガスとの流量比が２：１である場合
には、導電膜１２のエッチングレートに対するハードマ
スク１３Ａのエッチングレートは約１００分の１であ
る。
【００４９】次に、図１(d) に示すように、ハードマス
ク１３Ａ及び第１のＴｉＡｌＮ膜１１に対して、塩素を
含むエッチングガスを用いてドライエッチングを行なっ
て、ハードマスク１３Ａを除去すると共に、第１のＴｉ
ＡｌＮ膜１１よりなる導電性のバリア膜１１Ａを形成す
る。このようにして、パターン化された導電膜１２Ａ及
び導電性のバリア膜１１Ａよりなる下部電極１５を形成
すると、下部電極１５の表面にはエッチングガスに含ま
れている塩素が多量に残留する。
【００５０】次に、図１(e) に示すように、下部電極１
５に対してフッ素を含むガスよりなるプラズマを照射し
て、下部電極１５の表面に残留する塩素をフッ素に置換
することにより、残留する塩素を除去する。例えば、フ
ッ素を含むガスとしてＣＦ4ガスを放電させることによ
り生成されるプラズマを３０秒間以上照射すると、残留
する塩素を取り除くことができる。
【００５１】第１の実施形態によると、下部電極１５に
対してフッ素を含むガスよりなるプラズマを照射するこ
とにより、残留する塩素を化学的に安定なフッ素に容易
に置換できるため、残留する塩素と、下部電極１５の上
に形成される容量絶縁膜とが化学反応を起こして不純物
が生成される事態を防止できるので、容量絶縁膜の特性
が向上する。
【００５２】以下、第１の実施形態により得られる容量
素子の特性を評価するために行なった実験結果につい
て、図２(a) 、(b) 及び図３を参照しながら説明する。
【００５３】まず、フッ素を含むガスよりなるプラズマ
が照射された下部電極１５及び支持基板１０の上に全面
に亘ってシリコン酸化膜を堆積した後、該シリコン酸化
膜を、ＣＭＰ（Chemical Mechanical Polishinng )法に
より平坦化して、図２(a) に示すように、下部電極１５
の周囲に絶縁膜１６を形成する。
【００５４】次に、有機金属分解法（ＭＯＤ法：Metal
Organic Decomposition ）、有機金属化学的気相成膜法
（ＭＯＣＶＤ法：Metal Organic CVD ）又はスパッタリ
ング法により、下部電極１５及び絶縁膜１６の上に全面
に亘って、５０ｎｍ〜１５０ｎｍの厚さを持つＳｒＢｉ
2（ＴａxＮｂ1-x）2Ｏ9 （０≦ｘ≦１）よりなる強誘電
体膜を堆積した後、スパッタリング法により、強誘電体
膜の上に５０ｎｍ〜１００ｎｍの厚さを持つＰｔ膜を堆
積し、その後、Ｐｔ膜及び強誘電体膜をパターニングし
て、図２(b) に示すように、強誘電体膜よりなる容量絶
縁膜１７及びＰｔ膜よりなる上部電極１８を形成する。
このようにすると、下部電極１５、容量絶縁膜１７及び
上部電極１８よりなる容量素子が得られる。
【００５５】図３は、第１の実施形態の方法により得ら
れる容量素子及び従来例の方法により得られる容量素子
に対してそれぞれ１．８Ｖの電圧を印加したときの残留
分極を示しており、図３から分かるように、第１の実施
形態により得られる容量素子の残留分極は従来により得
られる容量素子の残留分極に比べて大きく向上してい
る。
【００５６】（第１の実施形態の変形例）以下、第１の
実施形態の変形例に係る容量素子の製造方法について、
図４(a)〜(d) を参照しながら説明する。
【００５７】まず、図４(a) に示すように、スパッタリ
ング法により、支持基板１０の上に全面に亘って、導電
性で且つ酸素バリア性を有する膜、例えば２０ｎｍ〜１
００ｎｍの厚さを持つＴｉＡｌＮ膜１１を堆積した後、
スパッタリング法により、ＴｉＡｌＮ膜１１の上に、上
から順に積層されたＰｔ／ＩｒＯ2 ／Ｉｒよりなる積層
膜からなる導電膜１２を堆積する。該導電膜１２として
は、５０ｎｍ〜１００ｎｍの厚さを持つＰｔ膜１２ａ
と、５０ｎｍ〜１００ｎｍの厚さを持つＩｒＯ2膜１２
ｂと、５０ｎｍ〜１００ｎｍの厚さを持つＩｒ膜１２ｃ
との積層膜を用いることができる。次に、導電膜１２の
上にレジストパターン１９を形成する。
【００５８】次に、図４(b) に示すように、導電膜１２
及びＴｉＡｌＮ膜１１に対して、レジストパターン１９
をマスクにして、塩素ガスとアルゴンガスとの混合ガス
よりなるエッチングガスを用いてドライエッチングを行
なって、パターン化された導電膜１２Ａと、ＴｉＡｌＮ
膜１１よりなる導電性のバリア膜１１Ａを形成する。こ
のようにして、パターン化された導電膜１２Ａ及び導電
性のバリア層１１Ａよりなる下部電極１５を形成する
と、下部電極１５の表面におけるレジストパターン１９
により覆われていない部分にはエッチングガスに含まれ
ている塩素が多量に残留する。
【００５９】次に、図４(c) に示すように、下部電極１
５に対してフッ素を含むガスよりなるプラズマを照射し
て、下部電極１５の表面に残留する塩素をフッ素に置換
することにより、残留する塩素を除去する。例えば、フ
ッ素を含むガスとしてＣＦ4ガスを放電させることによ
り生成されるプラズマを３０秒間以上照射すると、残留
する塩素を取り除くことができる。
【００６０】次に、図４(d) に示すように、レジストパ
ターン１９を除去する。
【００６１】第１の実施形態の変形例によると、第１の
実施形態と同様、下部電極１５に対してフッ素を含むガ
スよりなるプラズマを照射するため、残留する塩素と、
下部電極１５の上に形成される容量絶縁膜とが化学反応
を起こして不純物が生成される事態を防止できるので、
容量絶縁膜の特性が向上する。
【００６２】尚、第１の実施形態及びその変形例は、図
２(b) に示すような構造を持つ容量素子の製造方法であ
ったが、これに代えて、図５に示すような構造を持つ容
量素子であってもよい。すなわち、下部電極１５の周囲
に絶縁膜１６が形成されておらず、支持基板１０の上
に、下部電極１５の上面及び側面を覆うように容量絶縁
膜１７が形成され、該容量絶縁膜１７の上に上部電極１
８が形成されている。
【００６３】このような構造を有する容量素子において
は、下部電極１５と容量絶縁膜１７との接触面積が大き
くなるので、本発明を適用する効果が増大する。
【００６４】（第２の実施形態）以下、本発明の第２の
実施形態に係る容量素子の製造方法について、図６及び
図７を参照しながら説明する。
【００６５】図６に示すように、第１の実施形態と同様
にして、支持基板１０の上に、パターン化された導電膜
１２Ａ及び導電性のバリア膜１１Ａよりなる下部電極１
５を形成した後、支持基板１０をヒーター２０により加
熱して、下部電極１５の表面に残留する塩素を脱離させ
る。支持基板１０に対する加熱温度としては、１５０℃
以上で且つ６５０℃以下であることが好ましい。本件発
明者らが行なった実験によると、加熱温度が１５０℃未
満であれば、塩素を十分に脱離させることができなかっ
た。また、加熱温度が６５０℃を超えると、下部電極１
５を構成するＩｒＯ2 又はＲｕＯ2 等が熱分解するの
で、容量素子の特性が悪影響を受けてしまう。
【００６６】尚、図７に示すように、下部電極１５に対
して酸素を含むガスよりなるプラズマを照射しながら、
支持基板１０をヒーター２０により加熱してもよい。こ
のようにすると、下部電極１５の表面に活性な酸素プラ
ズマが照射されるため、下部電極１５の表面に残留する
塩素の脱離が促進される。
【００６７】この場合、下部電極１５に酸素を含むガス
よりなるプラズマを照射する方法を第１の実施形態の変
形例に係る容量素子の製造方法に適用し、レジストパタ
ーン１９を除去する工程と下部電極１５に酸素を含むガ
スよりなるプラズマを照射する工程とを同時に行なうこ
とができる。このようにすると、製造工程の削減を図る
ことができる。
【００６８】第２の実施形態によると、支持基板１０を
加熱することにより、下部電極１５の表面に残留する塩
素を脱離させるため、残留する塩素と、下部電極１５の
上に形成される容量絶縁膜とが化学反応を起こして不純
物が生成される事態を防止できるので、容量絶縁膜の特
性が向上する。
【００６９】また、支持基板１０に対する加熱と、下部
電極に対する酸素プラズマの照射とを同時に行なうと、
下部電極１５の表面に残留する塩素の脱離を促進するこ
とができる。
【００７０】（第３の実施形態）以下、本発明の第３の
実施形態に係る容量素子の製造方法について、図８を参
照しながら説明する。
【００７１】図８に示すように、第１の実施形態と同様
にして、支持基板１０の上に、パターン化された導電膜
１２Ａ及び導電性のバリア膜１１Ａよりなる下部電極１
５を形成した後、下部電極１５を水で洗って、下部電極
１５の表面に残留する塩素を除去する。このようにする
と、水が分解して生成された水素と、残留する塩素とが
化学反応して塩酸（ＨＣｌ）が生成され、塩酸は水と共
に除去されるので、下部電極１５の表面に残留する塩素
は容易に除去される。この場合、下部電極１５を洗うた
めの水の温度は高い方が好ましく、例えば６０℃以上の
温度の水つまり温水を用いると塩素の除去効果が向上す
る。
【００７２】第３の実施形態によると、下部電極１５を
水で洗うことにより、下部電極１５の表面に残留する塩
素を水に溶かして洗い流すことができるため、残留する
塩素と、下部電極１５の上に形成される容量絶縁膜とが
化学反応を起こして不純物が生成される事態を防止でき
るので、容量絶縁膜の特性が向上する。
【００７３】尚、第１、第２又は第３の実施形態におい
ては、導電性で且つ酸素バリア性を有する膜として、第
１のＴｉＡｌＮ膜１１を用いたが、これに代えて、Ｔｉ
ＳｉＮ膜、ＴａＡｌＮ膜又はＴａＳｉＮ膜を用いてもよ
い。
【００７４】また、第１、第２又は第３の実施形態にお
いては、導電膜１２として、上から順に積層されたＰｔ
／ＩｒＯ2 ／Ｉｒよりなる積層膜を用いたが、これに代
えて、Ｐｔ膜、ＩｒＯ2 膜、Ｉｒ膜、ＲｕＯ2 膜又はＲ
ｕ膜を単層膜として用いてもよいし、これらの膜が適宜
積層されてなる積層膜を用いてもよい。
【００７５】また、第１、第２又は第３の実施形態にお
いては、耐エッチング性を有する膜として、第２のＴｉ
ＡｌＮ膜１３を用いたが、これに代えて、Ｔｉ膜、Ｔｉ
Ｎ膜、ＴｉＳｉＮ膜、Ｔａ膜、ＴａＮ膜、ＴａＡｌＮ膜
又はＴａＳｉＮ膜を用いてもよい。
【００７６】また、第１、第２又は第３の実施形態にお
いては、容量絶縁膜１７を構成する強誘電体膜として、
ＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9 （０≦ｘ≦１）を用い
たが、これに代えて、（ＢｉxＬａ1-x）4Ｔｉ3 Ｏ
12（０≦ｘ≦１）、（ＰｂxＺｒ1- x）ＴｉＯ3（０≦ｘ
≦１）又は（ＢａxＳｒ1-x）ＴｉＯ3（０≦ｘ≦１）よ
りなる絶縁性金属酸化物を用いてもよい。
【００７７】
【発明の効果】本発明に係る第１〜第３の容量素子の製
造方法によると、下部電極の表面に残留する塩素を除去
できるため、下部電極の表面に残留する塩素と容量絶縁
膜とが化学反応して不純物が生成される事態を防止でき
るので、容量絶縁膜の特性の劣化を防止することができ
る。
【図面の簡単な説明】
【図１】(a) 〜(e) は、本発明の第１の実施形態に係る
容量素子の製造方法の各工程を示す断面図である。
【図２】(a) 、(b) は、本発明の第１の実施形態に係る
容量素子の製造方法の各工程を示す断面図である。
【図３】本発明の第１の実施形態に係る容量素子の製造
方法により得られる容量素子の特性を評価するために行
なった実験結果である。
【図４】(a) 〜(d) は、本発明の第１の実施形態の変形
例に係る容量素子の製造方法の各工程を示す断面図であ
る。
【図５】本発明の第１の実施形態に係る容量素子の製造
方法により得られる容量素子の他の例を示す断面図であ
る。
【図６】本発明の第２の実施形態に係る容量素子の製造
方法の一例を示す断面図である。
【図７】本発明の第２の実施形態に係る容量素子の製造
方法の他の例を示す断面図である。
【図８】本発明の第３の実施形態に係る容量素子の製造
方法を示す断面図である。
【図９】(a) 〜(d) は、従来の容量素子の製造方法の各
工程を示す断面図である。
【図１０】従来の容量素子の製造方法により得られる下
部電極の問題点を説明する断面図である。
【図１１】従来の容量素子の特性を評価するために行な
った実験結果である。
【図１２】従来の容量素子の製造方法において不純物が
生成されるメカニズムを説明する断面図である。
【符号の説明】
１０ 支持基板 １１ 第１のＴｉＡｌＮ膜 １１Ａ 導電性のバリア膜 １２ 導電膜 １２Ａ パターン化された導電膜 １２ａ Ｐｔ膜 １２ｂ ＩｒＯ2 膜 １２ｃ Ｉｒ膜 １３ 第２のＴｉＡｌＮ膜 １３Ａ ハードマスク １４ レジストパターン １５ 下部電極 １６ 絶縁膜 １７ 容量絶縁膜 １８ 上部電極 １９ レジストパターン ２０ ヒーター
フロントページの続き (72)発明者 十代 勇治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F004 AA14 BB18 DA00 DA26 DB08 EB02 5F083 FR00 FR01 GA25 GA27 JA14 JA15 JA17 JA38 JA39 JA40 JA43 PR03 PR33

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 支持基板上に成膜された導電膜を、塩素
    を含むエッチングガスによりパターニングして下部電極
    を形成する工程と、 前記下部電極にフッ素を含むガスよりなるプラズマを照
    射して、前記下部電極の表面に残留する塩素を除去する
    工程と、 前記下部電極の上に絶縁性金属酸化物よりなる容量絶縁
    膜を形成する工程と、 前記容量絶縁膜の上に上部電極を形成する工程とを備え
    ていることを特徴とする容量素子の製造方法。
  2. 【請求項２】 前記フッ素を含むガスは、ＣＦ4 を含む
    ガスであることを特徴とする請求項１に記載の容量素子
    の製造方法。
  3. 【請求項３】 支持基板上に成膜された導電膜を、塩素
    を含むエッチングガスによりパターニングして下部電極
    を形成する工程と、 前記支持基板を加熱して、前記下部電極の表面に残留す
    る塩素を除去する工程と、 前記下部電極の上に絶縁性金属酸化物よりなる容量絶縁
    膜を形成する工程と、 前記容量絶縁膜の上に上部電極を形成する工程とを備え
    ていることを特徴とする容量素子の製造方法。
  4. 【請求項４】 前記支持基板を加熱する温度は、１５０
    ℃以上で且つ６５０℃以下であることを特徴とする請求
    項３に記載の容量素子の製造方法。
  5. 【請求項５】 前記下部電極の表面に残留する塩素を除
    去する工程は、前記下部電極に酸素を含むガスよりなる
    プラズマを照射しながら、前記支持基板を加熱する工程
    を含むことを特徴とする請求項３に記載の容量素子の製
    造方法。
  6. 【請求項６】 支持基板上に成膜された導電膜を、塩素
    を含むエッチングガスによりパターニングして下部電極
    を形成する工程と、 前記下部電極を水洗して、前記下部電極の表面に残留す
    る塩素を除去する工程と、 前記下部電極の上に絶縁性金属酸化物よりなる容量絶縁
    膜を形成する工程と、 前記容量絶縁膜の上に上部電極を形成する工程とを備え
    ていることを特徴とする容量素子の製造方法。
  7. 【請求項７】 前記下部電極を形成する工程は、 前記導電膜の上に耐エッチング膜を成膜する工程と、前
    記耐エッチング膜をパターニングしてハードマスクを形
    成する工程と、前記ハードマスク及び前記導電膜に対し
    て前記エッチングガスによりエッチングを行なって、前
    記導電膜をパターニングすると共に前記ハードマスクを
    除去する工程を含むことを特徴とする請求項１、３又は
    ６に記載の容量素子の製造方法。
  8. 【請求項８】 前記耐エッチング膜は、Ｔｉ、ＴｉＮ、
    ＴｉＡｌＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、ＴａＡｌＮ又
    はＴａＳｉＮよりなることを特徴とする請求項７に記載
    の容量素子の製造方法。
  9. 【請求項９】 前記下部電極を形成する工程は、 前記導電膜の上にレジストパターンを形成する工程と、
    前記導電膜に対して前記レジストパターンをマスクにし
    て前記エッチングガスによりエッチングする工程とを含
    むことを特徴とする請求項１、３又は６に記載の容量素
    子の製造方法。
  10. 【請求項１０】 前記導電膜は、Ｐｔ、ＩｒＯ2 、Ｉ
    ｒ、ＲｕＯ2 又はＲｕよりなる上層膜を有する積層膜で
    あることを特徴とする請求項１、３又は６に記載の容量
    素子の製造方法。
  11. 【請求項１１】 前記導電膜は、導電性で且つ酸素バリ
    アを有する下層膜を有する積層膜であることを特徴とす
    る請求項１、３又は６に記載の容量素子の製造方法。
  12. 【請求項１２】 前記下層膜は、ＴｉＡｌＮ、ＴｉＳｉ
    Ｎ、ＴａＡｌＮ又はＴａＳｉＮよりなることを特徴とす
    る請求項１１に記載の容量素子の製造方法。
  13. 【請求項１３】 前記絶縁性金属酸化物は、ＳｒＢｉ2
    （ＴａxＮｂ1-x）2Ｏ9（０≦ｘ≦１）、（ＢｉxＬ
    ａ1-x）4Ｔｉ3 Ｏ12（０≦ｘ≦１）、（ＰｂxＺｒ1- x）
    ＴｉＯ3（０≦ｘ≦１）又は（ＢａxＳｒ1-x）ＴｉＯ
    3（０≦ｘ≦１）であることを特徴とする請求項１、３
    又は６に記載の容量素子の製造方法。
JP2002071509A 2002-03-15 2002-03-15 容量素子の製造方法 Pending JP2003273330A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002071509A JP2003273330A (ja) 2002-03-15 2002-03-15 容量素子の製造方法
US10/322,526 US20030175998A1 (en) 2002-03-15 2002-12-19 Method for fabricating capacitor device
TW091137471A TW200304156A (en) 2002-03-15 2002-12-26 Method for fabricating capacitor device
KR10-2003-0015907A KR20030074439A (ko) 2002-03-15 2003-03-14 용량소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002071509A JP2003273330A (ja) 2002-03-15 2002-03-15 容量素子の製造方法

Publications (1)

Publication Number Publication Date
JP2003273330A true JP2003273330A (ja) 2003-09-26

Family

ID=28035114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002071509A Pending JP2003273330A (ja) 2002-03-15 2002-03-15 容量素子の製造方法

Country Status (4)

Country Link
US (1) US20030175998A1 (ja)
JP (1) JP2003273330A (ja)
KR (1) KR20030074439A (ja)
TW (1) TW200304156A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313833A (ja) * 2005-05-09 2006-11-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
WO2009136493A1 (ja) * 2008-05-08 2009-11-12 パナソニック株式会社 不揮発性記憶素子、及び、不揮発性記憶素子又は不揮発性記憶装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158487A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100811271B1 (ko) * 2006-09-29 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100867633B1 (ko) * 2007-02-13 2008-11-10 삼성전자주식회사 티타늄 알루미늄 질화막의 형성 방법 및 이를 이용한상변화 메모리 소자의 형성 방법
KR101443063B1 (ko) 2008-07-17 2014-09-24 삼성전자주식회사 강유전체 박막의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
KR100968598B1 (ko) * 2008-09-30 2010-07-09 정광훈 싱크대 및 그의 부유물 여과기
CN108538835B (zh) * 2018-05-16 2024-02-06 长鑫存储技术有限公司 电容器阵列结构及其制备方法
CN111627812B (zh) * 2020-06-28 2022-10-25 华虹半导体(无锡)有限公司 应用于mim电容的刻蚀方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261138A (ja) * 1990-03-09 1991-11-21 Mitsubishi Electric Corp 半導体装置のクリーニング方法およびクリーニング装置
US6277760B1 (en) * 1998-06-26 2001-08-21 Lg Electronics Inc. Method for fabricating ferroelectric capacitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313833A (ja) * 2005-05-09 2006-11-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
WO2009136493A1 (ja) * 2008-05-08 2009-11-12 パナソニック株式会社 不揮発性記憶素子、及び、不揮発性記憶素子又は不揮発性記憶装置の製造方法
US7981760B2 (en) 2008-05-08 2011-07-19 Panasonic Corporation Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device
JP5074583B2 (ja) * 2008-05-08 2012-11-14 パナソニック株式会社 不揮発性記憶素子の製造方法、および不揮発性記憶装置の製造方法

Also Published As

Publication number Publication date
KR20030074439A (ko) 2003-09-19
TW200304156A (en) 2003-09-16
US20030175998A1 (en) 2003-09-18

Similar Documents

Publication Publication Date Title
JP3940176B2 (ja) 半導体記憶装置
US6744092B2 (en) Semiconductor memory device capable of preventing oxidation of plug and method for fabricating the same
US6815226B2 (en) Ferroelectric memory device and method of forming the same
JPH1154718A (ja) 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法
JPH11126881A (ja) 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法
JP2000138350A (ja) 半導体記憶装置の製造方法
US7776621B2 (en) Semiconductor device and manufacturing method thereof
JP2005057103A (ja) 半導体装置及びその製造方法
KR100382719B1 (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
JP2003273330A (ja) 容量素子の製造方法
JP2004356464A (ja) 強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ
JP2004193280A (ja) 半導体装置及びその製造方法
US20090029485A1 (en) Manufacturing method of semiconductor device
JP4445191B2 (ja) 半導体装置およびその製造方法
JP2002203948A (ja) 半導体装置
JP2010003741A (ja) 半導体装置及び半導体装置の製造方法
JP2004281965A (ja) 半導体装置及びその製造方法
JP2004193430A (ja) 半導体装置及びその製造方法
JP2003203991A (ja) 容量素子用電極の製造方法
JP4649899B2 (ja) 半導体記憶装置およびその製造方法
JP4500248B2 (ja) 半導体記憶装置
JP4749218B2 (ja) 強誘電体素子の製造方法
JP2004023079A (ja) 容量素子の製造方法
JP5493326B2 (ja) 半導体装置の製造方法
KR100846365B1 (ko) 노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법