JP2004015430A

JP2004015430A - ２ポート型非可逆回路素子および通信装置

Info

Publication number: JP2004015430A
Application number: JP2002166186A
Authority: JP
Inventors: Takashi Hasegawa; 長谷川　隆
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-06-06
Filing date: 2002-06-06
Publication date: 2004-01-15
Anticipated expiration: 2022-06-06
Also published as: JP3852373B2

Abstract

【課題】プリント基板等に実装した際にプリント基板のアースパターンとの間に生じる浮遊容量を抑えることができる２ポート型非可逆回路素子および通信装置を提供する。
【解決手段】２ポート型アイソレータ１は、概略、金属製上側ケース４と金属製下側ケース８とからなる金属ケースと、永久磁石９と、フェライト２０と中心電極２１，２２とからなる中心電極組立体１３と、積層基板３０を備えている。積層基板３０は金属製下側ケース８の底部８ａ上に載置され、積層基板３０の下面に配設されているグランド電極がはんだ８０によって底部８ａと接続固定される。これにより、アースポート１６が底部８ａに電気的に容易に接続される。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、２ポート型非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータなどの２ポート型非可逆回路素子および通信装置に関する。
【０００２】
【従来の技術】
一般に、アイソレータは、信号を伝送方向のみに通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
例えば、この種のアイソレータとして、特開平９−２３２８１８号公報記載のものが知られている。この２ポート型アイソレータの外観斜視図を図１２に示し、電気等価回路図を図１３に示す。このアイソレータ３００は、金属製下側ケース３０１および金属製上側ケース３０２を接合して構成した金属ケース内に、永久磁石（図示せず）と、フェライト３２０と、フェライト３２０の主面に配置された第１中心電極３２１および第２中心電極３２２と、整合用コンデンサＣ１，Ｃ２と、抵抗Ｒとを収容している。第１および第２中心電極３２１，３２２と整合用コンデンサＣ１，Ｃ２と抵抗Ｒは積層基板３３０に内蔵され、積層基板３３０の表面には入力ポート３１４、出力ポート３１５およびアースポート３１６が設けられている。
【０００４】
図示しないが、積層基板３３０の下面には、整合用コンデンサＣ１，Ｃ２の出力ポート３１５側共通コンデンサ電極が配設されている。この共通コンデンサ電極は金属製下側ケース３０１に電気的に接続されている。
【０００５】
また、この２ポート型アイソレータ３００を図１２に示すように、携帯電話などのプリント基板３５０に実装すると、金属製下側ケース３０１とプリント基板３５０のアースパターンＧとの間に若干の隙間が生じる。なぜなら、積層基板３３０に設けたポート３１４〜３１６を、プリント基板３５０の信号線路３４０，３４１やアースパターンＧに確実にはんだ付けできるように、積層基板３３０の両側の足部分の底面が、金属製下側ケース３０１の底面より若干突出するように設計されているからである。
【０００６】
【発明が解決しようとする課題】
ところが、従来の２ポート型アイソレータ３００において、金属ケース（金属製下側ケース３０１）は、アースポート３１６に接続されておらず、電気的に浮いた状態であった。このため、金属ケースとプリント基板のアースパターンＧとの間に浮遊容量が生じる。
【０００７】
この浮遊容量Ｃ３は、等価回路で図１３に示すように接続され、実質的には整合用コンデンサＣ２の静電容量が増えたことと等価である。このため、アイソレータ３００の特性がずれ、アースパターンＧの形状やアースパターンＧと金属ケースとの隙間寸法によって特性がばらつくという問題があった。
【０００８】
そこで、本発明の目的は、プリント基板等に実装した際にプリント基板のアースパターンとの間に生じる浮遊容量を抑えることができる２ポート型非可逆回路素子および通信装置を提供することにある。
【０００９】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る２ポート型非可逆回路素子は、
（ａ）永久磁石と、
（ｂ）永久磁石により直流磁界が印加されるフェライトと、
（ｃ）フェライトの主面に配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
（ｄ）第１中心電極と電気的絶縁状態で交差してフェライトの主面に配置され、一端が第２入出力ポートに電気的に接続され、他端がアースポートに電気的に接続されている第２中心電極と、
（ｅ）第１入出力ポートと第２入出力ポートの間に電気的に接続された、第１整合用コンデンサと抵抗からなる並列ＲＣ回路と、
（ｆ）第２入出力ポートとアースポートの間に電気的に接続された第２整合用コンデンサと、
（ｇ）永久磁石とフェライトと第１および第２中心電極とを囲む金属ケースとを備え、
（ｈ）金属ケースをアースポートに電気的に接続したこと、
を特徴とする。
【００１０】
より具体的には、第１および第２整合用コンデンサが、複数の誘電体層とコンデンサ電極を積み重ねて構成した積層基板に内蔵され、該積層基板の上面にフェライトが配置されている。そして、金属ケースを、積層基板の下面に配設した第２整合用コンデンサのアース側コンデンサ電極に接合し、金属ケースをアースポートに電気的に接続している。
【００１１】
以上の構成により、２ポート型非可逆回路素子をプリント基板等に実装すると、金属ケースは接地されて、第２整合用コンデンサのアース側コンデンサ電極やプリント基板のアースパターンと同電位になる。このため、金属ケースとプリント基板のアースパターンとの間に生じる浮遊容量が発生しにくくなる。さらに、アースポートを複数設けることにより、金属ケースをより一層確実かつ安定して接地できる。
【００１２】
また、第２整合用コンデンサのアース側コンデンサ電極を複数の層に配置したり、第１整合用コンデンサの第１入出力ポートに電気的に接続された側のコンデンサ電極を複数の層に配置したりすることにより、第２整合用コンデンサや第１整合用コンデンサの静電容量を大きくできる。さらに、第１整合用コンデンサと第２整合用コンデンサを、積層基板の積み重ね方向において、異なる位置に配置することにより、第１および第２整合用コンデンサが異なる層に形成される。従って、１層あたりに形成できるコンデンサ電極を広面積にでき、静電容量が大きく、かつ、積層基板面積を有効利用した第１および第２整合用コンデンサが得られる。
【００１３】
また、第１整合用コンデンサのコンデンサ電極の一つが積層基板の表層近傍に、第２整合用コンデンサのアース側コンデンサ電極の一つと同層に設けられている。これにより、第１および第２整合用コンデンサのトリミング調整が容易になる。
【００１４】
また、第１中心電極と第２中心電極のそれぞれの両端部がフェライトの下面に延在し、第１中心電極の第２入出力ポートに電気的に接続された側の一端と第２中心電極の第２入出力ポートに電気的に接続された側の一端とがフェライトの下面で電気的に接続し、かつ、第１および第２中心電極のそれぞれの他端が相互に分離している。以上の構成により、中心電極と積層基板の電気的接続箇所が低減され、低コスト、かつ、高信頼性を実現できる。
【００１５】
また、本発明に係る通信装置は、上述の２ポート型非可逆回路素子を備えることにより、性能や信頼性が向上する。
【００１６】
【発明の実施の形態】
以下に、本発明に係る２ポート型非可逆回路素子および通信装置の実施の形態について添付の図面を参照して説明する。
【００１７】
［第１実施形態、図１〜図８］
本発明に係る２ポート型非可逆回路素子の一実施形態の分解斜視図を図１に示す。該２ポート型非可逆回路素子１は、集中定数型アイソレータである。図１に示すように、２ポート型アイソレータ１は、概略、金属製上側ケース４と金属製下側ケース８とからなる金属ケースと、永久磁石９と、フェライト２０と中心電極２１，２２とからなる中心電極組立体１３と、積層基板３０を備えている。
【００１８】
金属製上側ケース４は略箱形状であり、上部４ａおよび四つの側部４ｂからなる。金属製下側ケース８は、左右の側部８ｂと底部８ａからなる。金属製上側ケース４および金属製下側ケース８は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にＡｇやＣｕがめっきされる。
【００１９】
中心電極組立体１３は、円板状のマイクロ波フェライト２０の上面に２組の第１および第２中心電極２１，２２を、絶縁層（図示せず）を介在させて直交して交差するように配置している。本第１実施形態では、中心電極２１，２２を二つのラインで構成した。第１中心電極２１と第２中心電極２２のそれぞれの両端部２１ａ，２１ｂ、２２ａ，２２ｂは、フェライト２０の下面に延在し、それぞれの端部２１ａ〜２２ｂが相互に分離している。
【００２０】
中心電極２１，２２は銅箔を用いてフェライト２０に巻きつけてもよいし、フェライト２０上あるいは内部に銀ペーストを印刷して形成してもよい。あるいは、特開平９−２３２８１８号公報記載のように積層基板で形成されていてもよい。ただし、印刷した方が中心電極２１，２２の位置精度が高いので、積層基板３０との接続が安定する。特に、今回のように微小な中心電極用接続電極５１〜５４（後述）で接続する場合には、中心電極２１，２２を印刷形成した方が信頼性、作業性が良い。
【００２１】
積層基板３０は、図２に示すように、中心電極用接続電極５１〜５４と、コンデンサ電極５５や中継電極５６や抵抗Ｒを裏面に設けた誘電体シート４１と、コンデンサ電極５７を裏面に設けた誘電体シート４２と、グランド電極５８を裏面に設けた誘電体シート４３と、入力ポート１４や出力ポート１５やアースポート１６を設けた誘電体シート４５などにて構成されている。
【００２２】
この積層基板３０は、以下のようにして作製される。すなわち、誘電体シート４１〜４５は、Ａｌ_２Ｏ_３を主成分とし、ＳｉＯ_２，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ_２Ｏ，Ｋ_２Ｏ，ＭｇＯ，ＢａＯ，ＣｅＯ_２，Ｂ_２Ｏ_３のうちの１種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。
【００２３】
さらに、積層基板３０の焼成条件（特に焼成温度１０００℃以下）では焼成せず、積層基板３０の基板平面方向（Ｘ−Ｙ方向）の焼成収縮を抑制する収縮抑制シート４６，４７を作製する。この収縮抑制シート４６，４７の材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。シート４１〜４７の厚みは１０μｍ〜２００μｍ程度である。
【００２４】
電極５１〜５８は、パターン印刷などの方法によりシート４１〜４３，４６の裏面に形成される。電極５１〜５８の材料としては、抵抗率が低く、誘電体シート４１〜４５と同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。この電極５１〜５８の表面には、Ｎｉめっきを下地としてＡｕめっきが施されている。Ｎｉめっきは、電極５１〜５８のＡｇとＡｕめっきの固着強度を強くする。Ａｕめっきは、はんだ濡れ性を良くするとともに、導電率が高いのでアイソレータ１を低損失にできる。電極５１〜５８の厚みは２μｍ〜２０μｍ程度である。通常、電極５１〜５８等の厚みは表皮厚の２倍以上に設定される。
【００２５】
抵抗Ｒは、パターン印刷等の方法により誘電体シート４１の裏面に形成される。抵抗Ｒの材料としては、サーメット、カーボン、ルテニウムなどが使用される。抵抗Ｒは積層基板３０の上面に印刷で形成してもよいし、チップ抵抗で形成してもよい。
【００２６】
ビアホール６０や側面ビアホール６５やポート１４〜１６は、誘電体シート４１〜４５にレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。
【００２７】
コンデンサ電極５７は、誘電体シート４２を間に挟んでコンデンサ電極５５に対向して整合用コンデンサＣ１を構成する。さらに、コンデンサ電極５７は、誘電体シート４３を間に挟んでグランド電極５８に対向して整合用コンデンサＣ２を構成する。これら整合用コンデンサＣ１，Ｃ２や抵抗Ｒは、電極５１〜５４やポート１４〜１６やビアホール６０，６５とともに、積層基板３０の内部に電気回路を構成する。
【００２８】
以上の誘電体シート４１〜４５は積層され、さらに、誘電体シート４１〜４５の積層体の上下両側から収縮抑制シート４６，４７で挟み込んだ後、焼成される。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制材料を除去し、図１に示すような積層基板３０とする。
【００２９】
積層基板３０の両端部には、それぞれ入力ポート１４、出力ポート１５およびアースポート１６が設けられている。入力ポート１４はコンデンサ電極５５に電気的に接続され、出力ポート１５はコンデンサ電極５７に電気的に接続されている。アースポート１６は、グランド電極５８に電気的に接続されている。
【００３０】
なお、この積層基板３０は、通常、マザーボード状態で作成される。このマザーボードに所定のピッチでハーフカット溝を形成し、ハーフカット溝に沿って折ることにより、マザーボードから所望のサイズの積層基板３０を得る。あるいは、マザーボードをダイサーやレーザなどで切断することにより、所望のサイズの積層基板３０を切り出してもよい。
【００３１】
こうして得られた積層基板３０は、内部に整合用コンデンサＣ１，Ｃ２および抵抗Ｒを有している。整合用コンデンサＣ１のトリミングは、整合用コンデンサＣ１，Ｃ２と中心電極２１，２２を接続する前に行なわれる。つまり、積層基板３０は、単体の状態で、内部（２層目）のコンデンサ電極５５を表層の誘電体とともにトリミング（削除）される。トリミングには、例えば、切削機やＹＡＧの基本波、２倍波、３倍波のレーザが用いられる。レーザを用いれば、早くかつ精度の良い加工が得られる。なお、トリミングは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３２】
このように、積層基板３０の上面に近いコンデンサ電極５５をトリミング用コンデンサ電極としているので、トリミング時に除去する誘電体層の厚みを最小限にできる。さらに、トリミングの障害となる電極が少なくなるので（本第１実施形態の場合は接続電極５１〜５４のみ）、トリミング可能なコンデンサ電極領域が広くなり、静電容量調整範囲を広くできる。
【００３３】
また、積層基板３０には抵抗Ｒも内蔵されており、整合用コンデンサＣ１と同様に抵抗Ｒも、表層の誘電体とともにトリミングすることにより、抵抗値を調整することができる。抵抗Ｒは１箇所でも幅が細くなると抵抗値が上がるので、幅方向の途中まで削る。
【００３４】
以上の構成部品は以下のようにして組み立てられる。すなわち、図１に示すように、永久磁石９は金属製上側ケース４の天井に接着剤によって固定される。中心電極組立体１３の中心電極２１，２２の各々の端部２１ａ〜２２ｂが積層基板３０の表面に形成された中心電極用接続電極５１〜５４にはんだ８０にて電気的に接続されることにより、積層基板３０上に中心電極組立体１３が実装される。なお、中心電極２１，２２と中心電極用接続電極５１〜５４のはんだ付けは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３５】
積層基板３０は金属製下側ケース８の底部８ａ上に載置され、積層基板３０の下面に配設されているグランド電極５８がはんだ８０によって底部８ａと接続固定される。これにより、アースポート１６が底部８ａに電気的に容易に接続される。
【００３６】
そして、金属製下側ケース８と金属製上側ケース４は、それぞれの側部８ｂと４ｂをはんだ等で接合することにより金属ケースを構成し、ヨークとしても機能する。つまり、この金属ケースは、永久磁石９と中心電極組立体１３と積層基板３０を囲む磁路を形成する。また、永久磁石９はフェライト２０に直流磁界を印加する。
【００３７】
こうして、図３に示す２ポート型アイソレータ１が得られる。図４はアイソレータ１の電気等価回路図である。第１中心電極２１の一端部２１ａは入力ポート１４に電気的に接続され、他端部２１ｂは出力ポート１５に電気的に接続されている。第２中心電極２２の一端部２２ａは出力ポート１５に電気的に接続され、他端部２２ｂはアースポート１６に電気的に接続されている。整合用コンデンサＣ１と抵抗Ｒからなる並列ＲＣ回路は、入力ポート１４と出力ポート１５の間に電気的に接続されている。整合用コンデンサＣ２は出力ポート１５とアースポート１６の間に電気的に接続されている。
【００３８】
以上の構成からなる２ポート型アイソレータ１は、金属製下側ケース８の底部８ａ（金属ケース）とアースポート１６が電気的に接続しているので、図３に示すように、携帯電話などのプリント基板３５０に実装すると、金属ケースは接地されて、プリント基板３５０のアースパターンＧと同電位になる。このため、金属ケースとアースパターンＧとの間に生じる浮遊容量を抑えることができ、プリント基板３５０に実装したときの特性ずれや特性ばらつきが小さい２ポート型アイソレータ１を得ることができる。
【００３９】
ここで、この２ポート型アイソレータ１を図３に示すように、携帯電話などのプリント基板３５０に実装すると、金属製下側ケース８とプリント基板３５０のアースパターンＧとの間に若干の隙間が生じる。なぜなら、積層基板３０に設けたポート１４〜１６を、プリント基板３５０の信号線路３４０，３４１やアースパターンＧに確実にはんだ付けできるように、積層基板３０の両側の足部分の底面が、金属製下側ケース８の底面より若干突出するように設計されているからである。また、はんだ付け部には、はんだ流れ防止のため、電極の上に絶縁層を設けてある。このため、例え端子部に突出がなくとも、プリント基板３５０のアースパターンＧとアイソレータ１の間には絶縁層分の隙間が生じる。
【００４０】
図５、図６、図７および図８はそれぞれ、縦４ｍｍ×横４ｍｍ×高さ１．７ｍｍのサイズの２ポート型アイソレータ１の入力反射損失特性、出力反射損失特性、アイソレーション特性および挿入損失特性を示すグラフである（実線参照）。この２ポート型アイソレータ１をプリント基板３５０に実装した後も、これらの特性は殆ど変化しなかった。一方、図１３に示す金属ケースとアースポート３１６が電気的に接続されていない従来の２ポート型アイソレータ３００（サイズ：縦４ｍｍ×横４ｍｍ×高さ１．７ｍｍ）をプリント基板３５０に実装した場合には、特性ずれが生じた（点線参照）。このとき、金属ケースとプリント基板３５０のアースパターンＧとの隙間寸法は０．１ｍｍであった。つまり、厚みが０．１ｍｍで、比誘電率１（空気）の浮遊容量（約１．４ｐＦ）が形成されている場合の特性である。
【００４１】
また、本第１実施形態では、アースポート１６を四つ設けている。これにより、金属ケースをより一層確実かつ安定して接地できるとともに、アイソレータ１の実装強度を向上できる。また、整合用コンデンサＣ１とＣ２を、積層基板３０の積み重ね方向に上下に配置しているので、１層あたりに形成できる電極５５，５７，５８を広面積にできる。従って、整合用コンデンサＣ１，Ｃ２のそれぞれの静電容量を大きくできる。
【００４２】
［第２実施形態、図９および図１０］
図９に示されている２ポート型アイソレータ１Ａは、中心電極組立体１３Ａと積層基板３０Ａの他は前記第１実施形態の２ポート型アイソレータ１と同様のものである。
【００４３】
中心電極組立体１３Ａは、フェライト２０の上面に第１および第２中心電極２１，２２を、絶縁層（図示せず）を介在させて交差するように配置している。中心電極２１，２２のそれぞれの両端部２１ａ〜２２ｂは、フェライト２０の下面に延在している。そして、第１中心電極２１の出力ポート１５に電気的に接続された側の端部２１ｂと、第２中心電極２２の入力ポート１４に電気的に接続された側の端部２２ａとが、フェライト２０の下面で電気的に接続している。中心電極２１，２２の残りの端部２１ａ，２２ｂは、相互に分離している。
【００４４】
積層基板３０Ａは、図１０に示すように、中心電極用接続電極５１〜５３と、コンデンサ電極５５ａやグランド電極５９ａや抵抗Ｒなどを裏面に設けた誘電体シート４１ａと、コンデンサ電極５７ａを裏面に設けた誘電体シート４２ａと、コンデンサ電極５５ｂやグランド電極５９ｂを裏面に設けた誘電体シート４１ｂと、コンデンサ電極５７ｂを裏面に設けた誘電体シート４２ｂと、グランド電極５８を裏面に設けた誘電体シート４３と、入力ポート１４や出力ポート１５やアースポート１６を設けた誘電体シート４５などにて構成されている。
【００４５】
コンデンサ電極５７ａ，５７ｂは、誘電体シート４２ａ，４１ｂ，４２ｂを間に挟んでコンデンサ電極５５ａ，５５ｂに対向して多段の整合用コンデンサＣ１を構成している。さらに、コンデンサ電極５７ａ，５７ｂは、誘電体シート４２ａ，４１ｂ，４２ｂ，４３を間に挟んでグランド電極５９ａ，５９ｂ，５８に対向して多段の整合用コンデンサＣ２を構成している。これにより、静電容量の大きい整合用コンデンサＣ１，Ｃ２を得ることができる。また、同じ静電容量であれば、電極面積を小さくできるので、コンデンサの導体損を低減でき、アイソレータ１Ａの損失を低減できる。
【００４６】
また、整合用コンデンサＣ２のグランド電極（アース側コンデンサ電極）５９ａは、積層基板３０Ａの表層近くに、整合用コンデンサＣ１のコンデンサ電極（入力ポート１４に電気的に接続された側のコンデンサ電極）５５ａと同じ層（２層目）に配置されている。従って、グランド電極５９ａを表層の誘電体とともにトリミングすることにより、整合用コンデンサＣ２の静電容量を調整することができる。
【００４７】
この積層基板３０Ａの上に中心電極組立体１３Ａが実装される。積層基板３０Ａは、表層に形成された中心電極用接続電極５１〜５３の数が少なく、積層基板３０Ａに形成するビアホール６０の数や接続箇所を削減することができ、製造コストを低減することができる。
【００４８】
［第３実施形態、図１１］
第３実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
【００４９】
図１１は携帯電話２２０のＲＦ部分の電気回路ブロック図である。図１１において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。
【００５０】
ここに、送信側アイソレータ２３１として、前記第１および第２実施形態の集中定数型アイソレータ１，１Ａを使用することができる。これらのアイソレータを実装することにより、電気的特性の向上した、かつ、信頼性の高い携帯電話を実現することができる。
【００５１】
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００５２】
【発明の効果】
以上の説明で明らかなように、本発明によれば、金属ケースをアースポートに電気的に接続したので、２ポート型非可逆回路素子をプリント基板等に実装すると、金属ケースは接地されて、第２整合用コンデンサのアース側コンデンサ電極やプリント基板のアースパターンと同電位になる。このため、金属ケースとプリント基板のアースパターンとの間に生じる浮遊容量を抑えることができ、プリント基板に実装したときの特性ずれや特性ばらつきを小さくできる。この結果、高性能で信頼性が高くかつ小型の２ポート型非可逆回路素子や通信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る２ポート型非可逆回路素子の一実施形態を示す分解斜視図。
【図２】図１に示した積層基板の分解斜視図。
【図３】図１に示した２ポート型非可逆回路素子の外観斜視図。
【図４】図１に示した２ポート型非可逆回路素子の電気等価回路図。
【図５】入力反射損失特性を示すグラフ。
【図６】出力反射損失特性を示すグラフ。
【図７】アイソレーション特性を示すグラフ。
【図８】挿入損失特性を示すグラフ。
【図９】本発明に係る２ポート型非可逆回路素子の別の実施形態を示す分解斜視図。
【図１０】図９に示した積層基板の分解斜視図。
【図１１】本発明に係る通信装置の電気回路ブロック図。
【図１２】従来の２ポート型非可逆回路素子を示す外観斜視図。
【図１３】図１２に示した２ポート型非可逆回路素子の電気等価回路図。
【符号の説明】
１，１Ａ…集中定数型アイソレータ
４…金属製上側ケース
８…金属製下側ケース
９…永久磁石
１３，１３Ａ…中心電極組立体
１４…入力ポート
１５…出力ポート
１６…アースポート
２０…フェライト
２１…第１中心電極
２２…第２中心電極
２１ａ，２１ｂ，２２ａ，２２ｂ…端部
３０，３０Ａ…積層基板
４１〜４５，４１ａ，４１ｂ，４２ａ，４２ｂ…誘電体シート
５５，５７，５５ａ，５５ｂ，５７ａ，５７ｂ…コンデンサ電極
５８，５９ａ，５９ｂ…グランド電極
２２０…携帯電話
Ｃ１，Ｃ２…整合用コンデンサ
Ｒ…抵抗

Claims

永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの主面に配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトの主面に配置され、一端が第２入出力ポートに電気的に接続され、他端がアースポートに電気的に接続されている第２中心電極と、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された、第１整合用コンデンサと抵抗からなる並列ＲＣ回路と、
前記第２入出力ポートと前記アースポートの間に電気的に接続された第２整合用コンデンサと、
前記永久磁石と前記フェライトと前記第１および第２中心電極とを囲む金属ケースとを備え、
前記金属ケースを前記アースポートに電気的に接続したこと、
を特徴とする２ポート型非可逆回路素子。
前記第１および第２整合用コンデンサが、複数の誘電体層とコンデンサ電極を積み重ねて構成した積層基板に内蔵され、該積層基板の上面に前記フェライトが配置されていることを特徴とする請求項１に記載の２ポート型非可逆回路素子。
前記金属ケースを、前記積層基板の下面に配設した前記第２整合用コンデンサのアース側コンデンサ電極に接合して電気的に接続したことを特徴とする請求項２に記載の２ポート型非可逆回路素子。
前記第２整合用コンデンサが複数のアース側コンデンサ電極を有していることを特徴とする請求項２または請求項３に記載の２ポート型非可逆回路素子。
前記第１整合用コンデンサが、第１入出力ポートに電気的に接続された側のコンデンサ電極を複数有していることを特徴とする請求項２〜請求項４のいずれかに記載の２ポート型非可逆回路素子。
前記第１整合用コンデンサと前記第２整合用コンデンサが、前記積層基板の積み重ね方向において、異なる位置に配置されていることを特徴とする請求項２〜請求項５のいずれかに記載の２ポート型非可逆回路素子。
前記第１整合用コンデンサのコンデンサ電極の一つが前記積層基板の表層近傍に、前記第２整合用コンデンサのアース側コンデンサ電極の一つと同層に設けられていることを特徴とする請求項２〜請求項５のいずれかに記載の２ポート型非可逆回路素子。
前記第１中心電極と前記第２中心電極のそれぞれの両端部が前記フェライトの下面に延在し、前記第１中心電極の第２入出力ポートに電気的に接続された側の一端と前記第２中心電極の第２入出力ポートに電気的に接続された側の一端とが前記フェライトの下面で電気的に接続し、かつ、前記第１および第２中心電極のそれぞれの他端が相互に分離していることを特徴とする請求項１〜請求項７のいずれかに記載の２ポート型非可逆回路素子。
前記アースポートを複数設けていることを特徴とする請求項１〜請求項８のいずれかに記載の２ポート型非可逆回路素子。
請求項１〜請求項９のいずれかに記載の２ポート型非可逆回路素子を備えたことを特徴とする通信装置。