JP2006245155A - 電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタ - Google Patents

電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタ Download PDF

Info

Publication number
JP2006245155A
JP2006245155A JP2005056803A JP2005056803A JP2006245155A JP 2006245155 A JP2006245155 A JP 2006245155A JP 2005056803 A JP2005056803 A JP 2005056803A JP 2005056803 A JP2005056803 A JP 2005056803A JP 2006245155 A JP2006245155 A JP 2006245155A
Authority
JP
Japan
Prior art keywords
layer
field effect
effect transistor
buffer layer
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005056803A
Other languages
English (en)
Inventor
Ryota Isono
僚多 磯野
Kazunari Fujikawa
一成 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005056803A priority Critical patent/JP2006245155A/ja
Publication of JP2006245155A publication Critical patent/JP2006245155A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】バッファ構造を適切にすることにより、低電圧印加時のリーク電流の低減(1×10-9A以下)を図り、高耐圧化と高性能化を実現した電界効果トランジスタを提供すること。
【解決手段】半絶縁性基板1上に、下層から順にバッファ層2、活性層、コンタクト層を有する電界効果トランジスタ用エピタキシャルウエハにおいて、バッファ層2が複数層から成り、その複数層のうちの最下層2aとしてp型AlxGa1-xAs(0.3≦x≦1)の層部分を有し、この最下層2aの膜厚と酸素もしくは遷移金属またはその両方のp型濃度との積が、1×1010〜1×1013/cm2の範囲にあるようにする。
【選択図】 図1

Description

本発明は、電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタに係り、特にそのバッファ層の改良に関するものである。
トランジスタの性能を向上させるためには、より多くの多数キャリアをより高速に伝達できる材質を用いることが重要である。ガリウム砒素(GaAs)やインジウムガリウム砒素(InGaAs)はシリコン(Si)に比べて、電子移動度が高いという特徴がある。この特徴を活かして、GaAsやInGaAsは高速デバイスに多く用いられている。代表例として高電子移動度トランジスタ(HEMT)が挙げられる。
FETやHEMTといった電界効果トランジスタは、現在、半絶縁性GaAs基板上にバッファ層、その上に活性層をエピタキシャル成長させたウエハを用いるのが一般的である。
HEMTのおおまかな構造を図4に示す。HEMTは、基板上に結晶成長されたバッファ層、チャネル層、スペーサ層、キャリア供給層、及びコンタクト層よりなる。コンタクト層は電極を形成するための層である。キャリア供給層は自由電子を発生しチャネル層へ供給するための層である。チャネル層は自由電子が流れる層であり、高純度である必要がある。
バッファ層は基板とエピタキシャル結晶との界面に生じる欠陥層の活性層への影響を防ぐために設けられるが、このバッファ層が低抵抗であると、バッファ層に活性層から電流がリークしてしまう。よってバッファ層は高抵抗なエピタキシャル結晶であることが必要とされる。バッファ層を高抵抗化するためにはバッファ層の不純物濃度を低くする、もしくはヘテロ障壁を高くしなければならない。
従来、バッファ層に電流が漏れると著しく素子特性が悪化するため、酸素あるいは遷移金属を添加したAlを含んだ高抵抗層をバッファ層に用いる発明が報告されている(例えば、特許文献1、2参照)。
また高抵抗層の上に活性化した不純物濃度の総和が1×1016cm-3以下の高純度層を成長する報告が特許第2560562号公報(特許文献3)によってなされている。
さらにまた、バッファ層が、基板側から酸素を添加した高抵抗AlGaAs層と、その上に活性化した不純物濃度の総和が、p型で、1×1016cm-3<p<1×1018cm-3の範囲にあるGaAs層又はAlGaAs層からなる構造とすることが提案されている(特許文献4参照)。
特開平1−261818号公報 特開平3−22519号公報 特許第2560562号公報 特開2001−44418号公報
しかしながら、従来、バッファ層の膜厚との関係においてp型濃度を論じたものはない。
携帯電話の発達につれて、ますますFET、HEMTの素子に対する仕様が厳しくなってきた。特に基地局用及び衛星用にはリーク電流の低減化を図った高耐圧・高出力のトランジスタが必要となっている。
これに対し、一般的なバッファ層の構造の従来技術では、わずかな電圧を印加した場合においても微弱なリーク電流が流れてしまう。また特許文献1〜4のバッファ層の構造の従来技術でも、更なるリーク電流の低減を図った、高耐圧の電界効果トランジスタの提供が望まれている。
そこで、本発明の目的は、上記課題を解決し、バッファ構造を適切にすることにより、低電圧印加時のリーク電流の低減(1×10-9A以下)を図り、高耐圧化と高性能化を実現した電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタを提供することにある。
上記目的を達成するため、本発明は、次のように構成したものである。
請求項1の発明に係る電界効果トランジスタ用エピタキシャルウエハは、半絶縁性基板上に、下層から順にバッファ層、活性層、コンタクト層を有する電界効果トランジスタ用エピタキシャルウエハにおいて、バッファ層が複数層からなり、その複数層のうちの最下層としてp型AlxGa1-xAs(0.3≦x≦1)の層部分を有し、この最下層の膜厚と酸素もしくは遷移金属またはその両方のp型濃度との積が、1×1010〜1×1013/cm2の範囲にあることを特徴とする。
請求項2の発明に係る電界効果トランジスタ用エピタキシャルウエハは、半絶縁性基板上に、下層から順にバッファ層、活性層、コンタクト層を有する電界効果トランジスタ用エピタキシャルウエハにおいて、バッファ層が、GaAs層もしくはAlxGa1-xAs層(0≦x≦1)またはその両方を成長した積層部分と、その積層部分の下にバッファ層の最下層として設けたp型AlxGa1-xAs(0.3≦x≦1)の層部分からなり、前記バッファ層における最下層の膜厚と酸素もしくは遷移金属またはその両方のp型濃度との積が、1×1010〜1×1013/cm2の範囲にあることを特徴とする。
請求項3の発明に係る電界効果トランジスタ用エピタキシャルウエハは、半絶縁性基板上に、下層から順にバッファ層、活性層、コンタクト層を有する電界効果トランジスタ用エピタキシャルウエハにおいて、バッファ層が、GaAs層およびAlxGa1-xAs層(0≦x≦1)を交互に積み重ねたGaAs/AlxGa1-xAsのヘテロ構造を2回以上成長した積層部分と、その積層部分の下にバッファ層の最下層として設けたp型AlxGa1-xAs(0.3≦x≦1)の層部分からなり、前記バッファ層における最下層の膜厚と酸素もしくは遷移金属またはその両方のp型濃度との積が、1×1010〜1×1013/cm2の範囲にあることを特徴とする。
請求項4の発明は、請求項1乃至3のいずれかに記載の電界効果トランジスタ用エピタキシャルウエハにおいて、前記バッファ層の厚さがトータルで100〜1000nmであることを特徴とする。
請求項5の発明は、請求項1乃至4のいずれかに記載の電界効果トランジスタ用エピタキシャルウエハにおいて、前記遷移金属が、チタン(Ti)、クロム(Cr)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、亜鉛(Zn)のいずれかであることを特徴とする。
請求項6の発明に係る電界効果トランジスタは、請求項1乃至5のいずれかに記載の電界効果トランジスタ用エピタキシャルウエハを用いて作成したことを特徴とする。
<発明の要点>
本発明は、FETやHEMTなどの電界効果トランジスタ用エピタキシャルウエハにおいて、バッファ層のうちの最下層としてp型AlxGa1-xAs(0.3≦x≦1)の層部分を設けるものであり、p型でバンドを持ち上げるために、よりバッファ層側に流れる漏れ電流を抑止することが可能となる。また本発明は、このバッファ層の最下層の膜厚と酸素もしくは遷移金属またはその両方のp型濃度との積が、1×1010〜1×1013/cm2の範囲にあるようにするものであり、このようにバッファ層の膜厚および最下層のp型濃度を規定することにより、電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタの高耐圧化、リーク電流の低減を図り、高性能化を実現することができる。特にリーク電流については、わずかな電圧を印加した場合のリーク電流を従来よりも低減(1×10-9A以下)し、且つ低電圧領域(5V以下)においてのリーク電流も抑えることができる。
本発明では、バッファ層の最下層のAlxGa1-xAs層の膜厚と不純物濃度の積の範囲を限定し、最下層の膜厚と酸素もしくは遷移金属またはその両方のp型濃度との積が、1×1010〜1×1013/cm2の範囲にあるようにしたので、低電圧印加時のリーク電流を低減することができる。すなわち、本発明によれば、電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタのバッファ層をより高抵抗化、高耐圧化することができ、電界効果トランジスタの高性能化を実現することができる。
以下、本発明を図示の実施の形態に基づいて説明する。
本発明の実施形態として、HEMTエピタキシャルウエハの構造を図1に示した。III族有機金属原料ガスとV族原料ガスを、高純度水素キャリアガスとの混合ガスとして反応炉内に送り込み、反応炉内で加熱された基板付近で原料が熱分解され、基板上にエピタキシャル成長する有機金属気相成長法(MOVPE法)によって、高抵抗で、高耐圧なIII−V族化合物半導体結晶を成長する。成長時の基板温度は650℃、成長炉内圧力は76Torr、希釈用ガスは水素である。基板にはGaAs基板を用いた。
MOVPE法により、半絶縁性GaAs基板(基板1)上に、バッファ層2を設け、その上に、チャネル層3としてi型In0.20Ga0.80As(厚さ20nm、キャリア濃度1×1016cm-3以下)を設ける。その上に更に、スペーサ層4として、i型Al0.25Ga0.75As層(厚さ3nm、キャリア濃度1×1016cm-3以下)、キャリア供給層5としてi型Al0.25Ga0.75As(厚さ250nm、キャリア濃度3×1018cm-3)、その上にゲートコンタクト層(ショットキー層)6としてi型Al0.25Ga0.75As(厚さ50nm、キャリア濃度1×1016cm-3以下)を設け、その上にコンタクト層7としてn型GaAs(厚さ100nm、キャリア濃度3×1018cm-3)を設けた。
上記バッファ層2は、GaAs層およびAlxGa1-xAs層(0≦x≦1)を交互に積み重ねたGaAs/AlxGa1-xAsのヘテロ構造を2回以上成長した積層部分2bと、その積層部分の下にバッファ層の最下層として設けたp型AlxGa1-xAs(0.3≦x≦1)の層部分2aからなる。ここでは、バッファ層2の最下層2aとして、p型Al0.50Ga0.50As(厚さ10nm、キャリア濃度2×1017cm-3)を設けた。そして、このバッファ層2における最下層2aの膜厚(10nm)と、酸素または遷移金属のp型濃度との積を1×1010〜1×1013/cm2の範囲に納めた。遷移金属としては、チタン(Ti)、クロム(Cr)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、亜鉛(Zn)のうちから任意のものを選択的に使用した。
上記において、バッファ層2の最下層2aであるp型Al0.50Ga0.50As層の成長には、トリメチルガリウム(Ga(CH33)、トリメチルアルミニウム(Al(CH33)及びアルシン(AsH3)を用い、それらの流量はそれぞれ5.3cm3/分、2.20cm3/分及び250cm3/分とした。
バッファ層2のi型GaAs層の成長には、Ga(CH33とAsH3を用いた。Ga(CH33の流量は10.5cm3/分である。AsH3の流量は315cm3/分である。
バッファ層2やスペーサ層4やゲートコンタクト層6のi型Al0.25Ga0.75As層の成長には、Ga(CH33、Al(CH33及びAsH3を用い、それらの流量はそれぞれ5.3cm3/分、1.43cm3/分及び630cm3/分である。
チャネル層3のi型In0.20Ga0.80As層の成長にはGa(CH33、In(CH33及びAsH3を用い、それらの流量はそれぞれ5.3cm3/分、2.09cm3/分及び500cm3/分である。
キャリア供給層5のn型Al0.25Ga0.75As層の成長には、i型Al0.25Ga0.75Asの成長に使用したGa(CH33、Al(CH33、AsH3に加えて、Si26を使用した。Si26の流量は7.78×10-3cm3/分である。Si26以外の流量はi型Al0.25Ga0.75As層の場合と同じである。
コンタクト層7のn型GaAs層の成長には、i型GaAsの成長に使用したGa(CH33、AsH3に加えてSi26を用いた。Si26の流量は1.47×10-4cm3/分である。
本発明の効果を確認する為に、上記図1の構造において、バッファ層2の最下層2aの膜厚と不純物濃度の積で1×1010〜1×1013/cm2の範囲で酸素または遷移金属をドープしたエピタキシャルウエハと、範囲外でドープしたエピタキシャルウエハのリーク電流を測定した。測定図を図2に、結果を図3、表1に示す。
Figure 2006245155
表1は本発明の一実施例を示すバッファ層膜厚と不純物濃度の積と各印加電圧を掛けたときのリーク電流値測定結果である。
この測定を行う為に、図2の通り、コンタクト層7、キャリア供給層5、スペーサ層4、チャネル層3の一部を除去し、コンタクト層7の表面に2箇所電極9を付けた。そして、この電極9の両端に電圧を印加したときに流れる電流値を測定した。
測定結果は図3、表1の通りであり、バッファ層内の最下層の膜厚と不純物濃度の積で1×108〜1×109/cm2の範囲(曲線a、b)においては、電圧を印加した途端、1×10-12A以上のリーク電流が流れる。さらに5V以上印加すると、1×10-9A以上のリーク電流が流れてしまう。
これと比較して、バッファ層2の最下層2aの膜厚と不純物濃度の積で1×1010〜1×1013/cm2の範囲(曲線c〜e)においては、1V以下の印加電圧では1×10-12A以下となる。また、この曲線a〜eのものは、10Vまで印加したときのリーク電流値も、今回規定した範囲外のものと比較して、リーク電流値は1/10以下となった。このようにバッファ層の最下層の膜厚と不純物濃度の積で1×1010〜1×1013/cm2の範囲(曲線c〜e)で酸素または遷移金属をドープしたものは、高抵抗で、高耐圧なエピタキシャル結晶となっていることが分かる。
よって本発明によれば、わずかな電圧を印加した場合のリーク電流を従来よりも低減(1×10-9A以下)し、且つ低電圧領域(5V以下)においてのリーク電流も抑えることができる。
<最適条件についての根拠>
ここでバッファ層の膜厚と不純物濃度の積で1×1013/cm2より大きくなると、酸素または遷移金属が活性層に拡散してしまい、活性層、バッファ層近傍において走行電子が酸素または遷移金属によって不純物散乱されてしまう恐れがある。またバッファ層は厚すぎると抵抗が下がってしまい、薄すぎると基板とエピタキシャル結晶との界面に生じる欠陥層の活性層への影響を防ぐという本来のバッファ層の機能を果たさなくなる。
このバッファ層の最下層のAlxGa1-xAsは、混晶比xを0.3〜1.0の範囲で決めるのがよい。また、酸素または遷移金属が活性層に拡散することによる、活性層、バッファ層近傍において走行電子が酸素または遷移金属によって不純物散乱を避ける為、バッファ層を構成する最上層は何もドープしないアンドープのエピタキシャル結晶とするのが望ましい。
<他の実施例、変形例>
電界効果トランジスタ用エピタキシャルウエハを構成するIII−V族化合物半導体結晶において、III族元素としてはガリウム(Ga)、Alの他に、Inがあり、V族元素としては砒素(As)の他に、リン(P)がある。これらの組み合わせにより、III−V族化合物半導体結晶はGaAs、AlxGa1-xAsの他に、InGaAs、AlInAs、AlGaInAs、GaP、AlP、InP、AlGaP、GaInP、AlGaIn等の2元系結晶から4元系結晶に応用して利用できる。
なお、HBTのバッファ層成長時にも膜厚と不純物濃度の積を規定することができる。
本発明は、FETやHEMTなどの電子デバイスだけでなく、それらを中心とした半導体集積回路に応用でき、また光発光・受光素子、レーザの埋め込みの抵抗層にも利用できる。
本発明の一実施形態に係るHEMTの断面構造を示す図である。 試作例に係る電圧印加時のバッファ層リーク電流の測定方法を示す図である。 試作例に係るHEMTのバッファ層の最下層の膜厚と不純物濃度の積と、リーク電流の関係を示す図である。 一般的なHEMTの断面構造を示す図である。
符号の説明
1 基板
2 バッファ層
2a 最下層
2b 積層部分
3 チャネル層
4 スペーサ層
5 キャリア供給層
6 ゲートコンタクト層
7 コンタクト層
9 電極

Claims (6)

  1. 半絶縁性基板上に、下層から順にバッファ層、活性層、コンタクト層を有する電界効果トランジスタ用エピタキシャルウエハにおいて、
    バッファ層が複数層からなり、その複数層のうちの最下層としてp型AlxGa1-xAs(0.3≦x≦1)の層部分を有し、
    この最下層の膜厚と酸素もしくは遷移金属またはその両方のp型濃度との積が、1×1010〜1×1013/cm2の範囲にあることを特徴とする電界効果トランジスタ用エピタキシャルウエハ。
  2. 半絶縁性基板上に、下層から順にバッファ層、活性層、コンタクト層を有する電界効果トランジスタ用エピタキシャルウエハにおいて、
    バッファ層が、GaAs層もしくはAlxGa1-xAs層(0≦x≦1)またはその両方を成長した積層部分と、その積層部分の下にバッファ層の最下層として設けたp型AlxGa1-xAs(0.3≦x≦1)の層部分からなり、
    前記バッファ層における最下層の膜厚と酸素もしくは遷移金属またはその両方のp型濃度との積が、1×1010〜1×1013/cm2の範囲にあることを特徴とする電界効果トランジスタ用エピタキシャルウエハ。
  3. 半絶縁性基板上に、下層から順にバッファ層、活性層、コンタクト層を有する電界効果トランジスタ用エピタキシャルウエハにおいて、
    バッファ層が、GaAs層およびAlxGa1-xAs層(0≦x≦1)を交互に積み重ねたGaAs/AlxGa1-xAsのヘテロ構造を2回以上成長した積層部分と、その積層部分の下にバッファ層の最下層として設けたp型AlxGa1-xAs(0.3≦x≦1)の層部分からなり、
    前記バッファ層における最下層の膜厚と酸素もしくは遷移金属またはその両方のp型濃度との積が、1×1010〜1×1013/cm2の範囲にあることを特徴とする電界効果トランジスタ用エピタキシャルウエハ。
  4. 請求項1乃至3のいずれかに記載の電界効果トランジスタ用エピタキシャルウエハにおいて、
    前記バッファ層の厚さがトータルで100〜1000nmであることを特徴とする電界効果トランジスタ用エピタキシャルウエハ。
  5. 請求項1乃至4のいずれかに記載の電界効果トランジスタ用エピタキシャルウエハにおいて、
    前記遷移金属が、チタン、クロム、鉄、コバルト、ニッケル、銅、亜鉛のいずれかであることを特徴とする電界効果トランジスタ用エピタキシャルウエハ。
  6. 請求項1乃至5のいずれかに記載の電界効果トランジスタ用エピタキシャルウエハを用いて作成したことを特徴とする電界効果トランジスタ。
JP2005056803A 2005-03-02 2005-03-02 電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタ Pending JP2006245155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005056803A JP2006245155A (ja) 2005-03-02 2005-03-02 電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005056803A JP2006245155A (ja) 2005-03-02 2005-03-02 電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JP2006245155A true JP2006245155A (ja) 2006-09-14

Family

ID=37051283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005056803A Pending JP2006245155A (ja) 2005-03-02 2005-03-02 電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JP2006245155A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322519A (ja) * 1989-06-20 1991-01-30 Fujitsu Ltd 化合物半導体混晶の製造方法
JPH08316243A (ja) * 1995-05-12 1996-11-29 Hitachi Cable Ltd 半導体ウェハ及び半導体装置
JPH0974106A (ja) * 1995-09-07 1997-03-18 Sumitomo Chem Co Ltd 電界効果トランジスタ用エピタキシャル基板
JP2000315787A (ja) * 1999-04-30 2000-11-14 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハの製造方法
JP2000323499A (ja) * 1999-05-10 2000-11-24 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハ
JP2001044418A (ja) * 1999-07-30 2001-02-16 Hitachi Cable Ltd 化合物半導体エピタキシャルウエハ
JP2001326345A (ja) * 2000-05-16 2001-11-22 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハ及びhemt
JP2002217208A (ja) * 2001-01-16 2002-08-02 Sony Corp 半導体製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322519A (ja) * 1989-06-20 1991-01-30 Fujitsu Ltd 化合物半導体混晶の製造方法
JPH08316243A (ja) * 1995-05-12 1996-11-29 Hitachi Cable Ltd 半導体ウェハ及び半導体装置
JPH0974106A (ja) * 1995-09-07 1997-03-18 Sumitomo Chem Co Ltd 電界効果トランジスタ用エピタキシャル基板
JP2000315787A (ja) * 1999-04-30 2000-11-14 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハの製造方法
JP2000323499A (ja) * 1999-05-10 2000-11-24 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハ
JP2001044418A (ja) * 1999-07-30 2001-02-16 Hitachi Cable Ltd 化合物半導体エピタキシャルウエハ
JP2001326345A (ja) * 2000-05-16 2001-11-22 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハ及びhemt
JP2002217208A (ja) * 2001-01-16 2002-08-02 Sony Corp 半導体製造方法

Similar Documents

Publication Publication Date Title
US10340375B2 (en) Epitaxial substrate for field effect transistor
US8860038B2 (en) Nitride semiconductor device and manufacturing method for the same
JP4631103B2 (ja) 半導体装置およびその製造方法
US6756615B2 (en) Heterojunction bipolar transistor and its manufacturing method
US8872231B2 (en) Semiconductor wafer, method of producing semiconductor wafer, and electronic device
WO2010116699A1 (ja) 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス
US9087890B2 (en) Semiconductor device
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
CN102369597A (zh) 半导体基板、半导体基板的制造方法、和电子器件
US7902571B2 (en) III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal
US20040169194A1 (en) Semiconductor device
JP2539268B2 (ja) 半導体装置
JP2013021024A (ja) トランジスタ素子
JP2004221363A (ja) 高速電子移動度トランジスタ用エピタキシャルウェハ
KR101083612B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
JP4984511B2 (ja) Iii−v族化合物半導体装置
JP2006245155A (ja) 電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタ
JP6765589B1 (ja) エピタキシャルウエハ、半導体装置およびエピタキシャルウエハの製造方法
JP5119644B2 (ja) Iii−v族化合物半導体エピタキシャルウェハ
JPH04340232A (ja) ヘテロ接合型半導体装置及びその製造方法
JP2006012915A (ja) Iii−v族化合物半導体装置及びその製造方法
JP2001111037A (ja) 半導体ウェハ及び電界効果トランジスタ
JPH09246529A (ja) 電界効果トランジスタ及びその製造方法
JP2004241463A (ja) 化合物半導体の気相成長方法
JP2008192830A (ja) Iii−v族化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070413

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101119

A131 Notification of reasons for refusal

Effective date: 20110215

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110810

A02 Decision of refusal

Effective date: 20120124

Free format text: JAPANESE INTERMEDIATE CODE: A02