JP2009032865A - 電子装置及び電子装置の製造方法 - Google Patents

電子装置及び電子装置の製造方法 Download PDF

Info

Publication number
JP2009032865A
JP2009032865A JP2007194621A JP2007194621A JP2009032865A JP 2009032865 A JP2009032865 A JP 2009032865A JP 2007194621 A JP2007194621 A JP 2007194621A JP 2007194621 A JP2007194621 A JP 2007194621A JP 2009032865 A JP2009032865 A JP 2009032865A
Authority
JP
Japan
Prior art keywords
substrate
electronic device
conductive adhesive
terminals
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007194621A
Other languages
English (en)
Inventor
Isamu Yoshida
勇 吉田
Masafumi Okubo
雅史 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007194621A priority Critical patent/JP2009032865A/ja
Publication of JP2009032865A publication Critical patent/JP2009032865A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H05K3/305Affixing by adhesive

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】基板の両面に表面実装部品をリフローにより実装する際に、先にリフローした面に搭載されている部品の落下を防止する電子装置およびその実装方法を実現する。
【解決手段】基板(1)のA面に表面実装部品(3、7)の一部の端子をリフローによりはんだ付けし、前記リフローではんだ付けされなかった端子に導電性接着剤(6)を塗布して基板を反転させ、基板(1)のB面に表面実装部品(3、7)の全端子をリフローによりはんだ付けする際、リフローの温度プロファイルの予備加熱温度を利用してはんだ(5)が溶融する前に基板のA面に塗布された導電性接着剤(6)を硬化させるものである。
【選択図】図1

Description

本発明は、電子装置およびその製造方法に係り、特に基板の両面にはんだリフローを用いて実装される表面実装部品を備えた電子装置およびその実装方法に関する。
近年、電子機器は小型化が進んでおり、その中に内蔵される基板は搭載部品の高密度化、小型化が図られており、これらを実現1つの方法として基板の両面に部品を搭載してきた。
基板の両面に部品を実装する方法としては下記に示す方法がある。まず、一方の基板面Aのランドに印刷などによりはんだを供給し、その上面に表面実装部品を搭載する。そして、赤外線や熱風などを用いたリフロー炉によりはんだを溶融させて基板のランドと部品の端子を接続させる。(1回目のリフロー工程)次に基板を反転させ、もう一方の基板面Bのランドに印刷などによりはんだを供給し、その上面に表面実装部品を搭載する。そして、リフロー炉によりはんだを溶融させて基板のランドと部品の端子を接続させる。(2回目のリフロー工程)
しかし、このような工程では2回目のリフロー工程時に基板面Aは下方向にあり、先に実装した部品を下方向にある状態ではんだが再溶融するので、はんだの表面張力より部品の自重の方が大きい部品は、基板より外れ落下するということがあった。この落下は、重量が大きい実装部品で確立が高くなることは当然である。
このため上記課題を解決する方法として下記に示す方法が知られている。即ち、特開平8−78837号公報(特許文献1)には、基板面Bに搭載される表面実装部品の底面にあたる位置の基板に孔を設け、基板面Bに部品を搭載しリフローした後に基板を反転させ、先に記載した孔に孔の側壁と搭載部品の底面を確実に接着する量の熱硬化性接着剤を塗布し、その上に部品を搭載し、リフロー工程においてリフロー加熱における温度カーブ特性を利用し、はんだの溶融温度に到達する以前に部品と基板を熱硬化性接着剤により結合、固定する方法が記載されている。
また、特開平6−85452号公報(特許文献2)には、基板と表面実装部品(QFP)とをはんだ付けした後で表面実装部品と基板とに跨って熱硬化性接着剤を塗布して、部品の落下を防止する方法が記載されている。
また、特開平4−245495号公報(特許文献3)には、先に部品を搭載する基板面に用いるはんだを高融点のものを使用し、後に部品を搭載する基板面に用いるはんだを低融点のものを使用して、先にはんだ付けしたはんだを溶融させないことにより部品の落下を防止する方法が記載されている。
さらに、特開2005−166903号公報(特許文献4)には、表面実装部品に回路機能を有しないダミーリードを設けて、そのダミーリードと基板を耐熱性の接着剤により接着、固定することにより部品の落下を防止する方法が記載されている。
特開平8−78837号公報 特開平6−85452号公報 特開平4−245495号公報 特開2005−166903号公報
しかし、特許文献1の方法では、基板に孔を設けるため基板の配線レイアウトに制約ができ高密度実装には不向きであり、また実装部品のモールド樹脂には離型剤が含有しているために部品裏面が接着剤に対してなじみが悪く、リフロー時に部品が落下することがある。
また、特許文献2の方法でもモールド樹脂に含有している離型剤によりモールド樹脂と接着剤とのなじみが悪く、リフロー時に部品が落下することがある。
また、特許文献3の方法では、2種類のはんだを用いるためリフローの温度プロファイルが2種類必要であり、設定の切り替えを行うので工程が煩雑になってしまう。
さらに、特許文献4の方法では、回路機能を有しないダミーリードが必要であり市販品の表面実装部品にこの技術を適用することが困難である。
本発明の目的は、上記した従来技術の課題を解決し、基板の両面に表面実装部品をリフローにより実装する際に、部品の落下を防止する実装構造を有する電子装置およびその製造方法を提供することにある。
上記目的を達成するために、本発明は、基板の両面に表面実装部品を搭載した電子装置において、前記基板の両面の内の少なくとも一方の面における、前記基板に設けられた複数のランドと前記表面実装部品の複数の端子との組合せにおいて、はんだを用いて電気的に接続して固定した組合せと導電性接着剤を用いて電気的に接続して固定した組合せとを有することを特徴とする。
また、本発明は、前記電子装置において、前記導電性接着剤を用いて接続して固定される前記ランドと前記端子との組合せは複数組であることを特徴とする。
また、本発明は、前記電子装置において、前記導電性接着剤を用いて電気的に接続して固定される前記複数組は、前記表面実装部品の少なくとも一つの対角する位置に配置された前記ランドと前記端子との2組の組合せを含むことを特徴とする。
また、本発明は、前記電子装置において、前記導電性接着剤を用いて電気的に接続して固定される前記複数組は、前記表面実装部品の少なくとも端部に位置する前記ランドと前記端子との2組の組合せを含むことを特徴とする。
また、本発明は、前記電子装置において、前記はんだを用いて前記端子を接続して固定する前記ランドと前記導電性接着剤を用いて前記端子を接続して固定する前記ランドとが異なった形状であることを特徴とする。
また、本発明は、前記電子装置において、前記はんだを用いて前記端子を接続して固定する前記ランドの表面積が、前記導電性接着剤を用いて前記端子を接続して固定する前記ランドの表面積よりも小さいことを特徴とする。
また、本発明は、前記電子装置において、前記基板の内層にはグランド層が内蔵され、前記表面実装部品のグランド端子は配線により前記グランド層と接続され、前記表面実装部品の共通の信号端子は他の配線により接続されていることを特徴とする。
また、本発明は、基板の両面に表面実装部品を搭載した電子装置において、前記基板の一方の面Aは、前記基板に設けられた複数のランドと前記表面実装部品の複数の端子との組合せにおいて、はんだを用いて電気的に接続して固定した組合せと導電性接着剤を用いて電気的に接続して固定した組合せとを有し、前記基板の他方の面Bは、前記基板に設けられた複数のランドと前記表面実装部品の複数の端子との組合せにおいて、はんだを用いて電気的に接続して固定したことを特徴とする。
また、本発明は、リフローにより基板の両面に表面実装部品を実装する製造方法において、前記基板の一方の面Aに対して前記表面実装部品の一部の端子をリフローによりはんだ付けする第1の工程と、該第1の工程により前記基板の一方の面Aに対してリフローによりはんだ付けされなかった表面実装部品の端子に導電性接着剤を塗布する第2の工程と、前記基板の他方の面Bに対して前記表面実装部品の端子をリフローによりはんだ付けする第3の工程とを有し、該第3の工程において、前記基板の他方の面Bに対して前記表面実装部品の端子をリフローによりはんだ付けする際、リフローの温度プロファイルの予備加熱温度を利用してはんだが溶融する前に、前記第2の工程により前記一方の面Aに塗布された導電性接着剤を硬化させて電気的に接続させることを特徴とする。
また、本発明は、リフローにより基板の両面に表面実装部品を実装する製造方法において、前記基板の一方の面Aに対して表面実装部品の一部の端子を除きはんだを供給し、残りの端子に導電性接着剤を塗布しリフローによりはんだ付けする第4の工程と、前記基板の他方の面Bに対して前記表面実装部品の端子をリフローによりはんだ付けする第5の工程とを有し、
該第4の工程において、前記基板の一方の面Aに対して前記表面実装部品の端子をリフローによりはんだ付けする際、リフローの温度プロファイルの予備加熱温度を利用してはんだが溶融する前に、前記第4の工程により前記一方の面Aに塗布された導電性接着剤を硬化させて電気的に接続させることを特徴とする。
本発明によれば、表面実装部品を基板の両面に実装する際に、当該表面実装部品の端子(例えばリードや電極)をはんだと導電性接着剤との組み合わせを用いて、基板(例えばその電極)へ電気的に接続して、接着、固定することにより当該はんだの2回目のリフロー時に基板の下面側に搭載されている表面実装部品の落下を、有効に防止することができる。
以下、本発明を実施するための最良の形態を、図を参照しながら説明する。
図1は本発明に係る基板の両面に半導体装置(表面実装部品)が実装されて構成される電子装置の実施例1の基板のA面の外観を示す斜視図である。図1において、1は基板、2a、2bは基板上に配設された複数のランド、3は基板1の両面に実装される半導体素子(図示せず)を内蔵した半導体装置(表面実装部品)、4は基板1の両面に実装される夫々の半導体装置3に形成された複数のリード(端子)、5は基板1の両面に形成された複数のランド2bと複数のリード4との組合せをそれぞれ接続するためのはんだ、6は基板1のA面に形成された複数のランド2aと複数のリード(端子)4との組合せをそれぞれ接続するための導電性接着剤である。図1及び図2に示すように、半導体装置(表面実装部品)3の少なくとも一つの対角する位置に配置された(設けられた)例えば2組のランド2aとリード(端子)4とはそれぞれ導電性接着剤6を用いて接続して固定され、他のランド2bとリード(端子)4とはそれぞれはんだを用いて接続して固定される。即ち、基板1のA面側においては、複数組のランド2aとリード(端子)4とは、導電性接着剤6を用いて接続して固定され、他のランド2bとリード(端子)4とはそれぞれはんだを用いて接続して固定される。他方、基板1のB面側においては、全てのランド2bとリード(端子)4とはそれぞれはんだを用いて接続して固定される。
図2は本発明の実施例1の基板のA面を示す平面図である。図2中には、図3で説明する実施例1の工程を説明するための断面の位置をあらわすA−Aラインが記載されている。この位置は、半導体装置(表面実装部品)3の端部に位置する、はんだ5で接続しているリード(端子)4と導電性接着剤6で接続しているリード4との中心を通る位置である。
図3は本発明の実施例1の実装方法(製造方法)の工程を表す断面図である。断面図は、半導体装置3の中にあるインナーリード、金線、半導体素子は省略した。図3(a)では、基板1のA面に配置されているランド2b上にはんだ5を印刷する。図3(b)では、基板1のA面に半導体装置(表面実装部品)3を搭載する。図3(c)では、リフロー炉によりはんだ5は、溶融され、基板1のA面のランド2bと基板1のA面に搭載された半導体装置3のリード4とは電気的に接続されて接着、固定される。図3(d)では、リード4と未接続であった複数組である例えば2組のランド2a上に導電性接着剤6を塗布する。塗布する方法としては、基板1のA面には部品が既に搭載されているので印刷方式は困難なため、ディスペンサを用いた方法が一般的である。図3(e)では、まず基板1を上下反転させる。そして、基板1のB面に配置されているランド2b上にはんだ5を印刷し、その上に半導体装置3を搭載する。図3(f)では、リフロー炉の温度プロファイルの予備加熱工程で基板1のA面に塗布した導電性接着剤6を硬化させ、基板1のA面のランド2aと基板1のA面に搭載された半導体装置3のリード4とが電気的に接続されて接着、固定される。そして、リフロー炉の温度プロファイルの本加熱工程で基板1のB面上に印刷したはんだ5は溶融され、ランド2bとリード4は電気的に接続されて接着、固定される。
図4は、リフロー炉内に投入された基板の温度プロファイルのイメージ図を示す。横軸は表面実装部品3を搭載した基板1がリフロー炉内に投入されてからの経過時間、縦軸は基板温度を示す。図4中に記載されている記号は、はんだの融点を表すT0、予備加熱温度T1、本加熱時の最高温度T2、予備加熱工程時間S1、本加熱工程時間S2である。導電性接着剤6はT1の温度でS1の時間で硬化させる。そして、温度がT0以上になりはんだが再溶融を開始しても、表面実装部品は導電性接着剤で基板に固定されているので基板1から落下するのを防止できる。
上記のように構成、実装することにより、2回目のリフローで、基板下面のA面のはんだ5も一斉に溶融するが、半導体装置3のリード4とランド2aは導電性接着剤6により接着、固定されているので部品落下を有効に防止することができる。
図10は本実施例1の断面構造を表す断面図である。基板1の内層にはグランド層9が内蔵され、基板1の両面には半導体装置(表面実装部品)3が搭載されている。半導体装置3のグランド端子はランドを介して配線10aによりグランド層9と接続され、共通の信号端子はランドを介して配線10bにより接続される。
上記のような構造にすることにより、配線を短くすることができノイズを低減する効果がある。また、配線の自由度が増えるため配線レイアウトが容易になるという効果もある。
ここで、導電性接着剤を使用する箇所、接続面積を決定する場合に考慮すべき点について述べる。図11は導電性接着剤の強度評価(シェア試験)をするための構成を表す断面図である。基板1のランド2aにはチップ部品(表面実装部品)を模擬したCuブロック11が導電性接着剤6を介して接続されており、ツール12を矢印の方向に移動させることによりCuブロック11を押して破壊したときのシェア強度を測定した。
図12は図11で測定したシェア強度の結果である。評価した導電性接着剤は、はんだ代替用として販売されているもので、樹脂Aはナミックス社製のH9626、樹脂Bはエマーソン&カミング社製のCE−3920である。この結果からシェア強度は、1kgf/mm以上あることがわかった。この値を利用して導電性接着剤を使用する箇所、接続面積を決定すればよい。
但し、半導体装置3のリード4の剛性が小さい場合は対角する位置に2本以上のリードを導電性接着剤を用いて固定する必要があるのは言うまでもない。また、新規に導電性接着剤を採用する場合は、同様な試験を行い基準となる値を測定する必要があることは言うまでもない。
上述した本実施例に用いられる導電性接着剤の主成分の接着剤は、2次リフロー時に溶けないことが前提であり、再軟化温度がリフロー温度より高い熱可塑性樹脂、もしくは熱硬化性樹脂を用いるのは言うまでもない。また、導電性接着剤はディスペンサなどで塗布するので、塗布する箇所が少ない方が工程時間を短縮することができる。故にはんだで接続された端子数(電極数)は、導電性接着剤を用いて接続された端子数(電極数)より同数以上であることは言うまでもない。
従って、本実施例1では導電性接着剤6で接続している箇所は2ヶ所であるが、それ以上でも良い。但し、前述したように、導電性接着剤はディスペンサなどで塗布するので、塗布する箇所が少ない方が工程時間を短縮することができる。このことから、塗布する箇所は少ない方が良いので落下する可能性がない半導体装置にはこの構造にする必要がなく、落下防止する半導体装置でも必要最低限にすることが重要である。また、8ピンのSOPで説明したが、多ピンのSOPや形状が異なるSOJ、QFPなどの半導体装置にも適用できることは言うまでもない。
図5は本発明に係る基板の両面にチップ部品(表面実装部品)が実装されて構成される電子装置の実施例2の基板のA面の外観を示す斜視図である。基板1にはランド2a、2bが設置されており、ランド2aには導電性接着剤6、ランド2bにははんだ5を介してチップ部品(表面実装部品)7の電極(端子)8のそれぞれと電気的に接続されている。
図6は本発明の実施例2の基板のA面を示す平面図である。図中には、図7で説明する実施例2の工程を説明するための断面の位置をあらわすB−Bラインが記載されている。この位置は、はんだ5で接続している一方の電極(端子)8の中心と導電性接着剤6で接続している他方の電極(端子)8の中心とを通る位置である。
図7は本発明の実施例2の実装方法(製造方法)の工程を表す断面図である。図7(a)では、基板1のA面に配置されているランド2b上にはんだ5を印刷し、ランド2a上に導電性接着剤6を塗布する。図7(b)では、基板1のA面にチップ部品(表面実装部品)7を搭載する。図7(c)では、リフロー炉の温度プロファイルの予備加熱工程で基板1のA面に塗布した導電性接着剤6を硬化させ、ランド2aと電極(端子)8とが導電性接着剤6により電気的に接続されて接着、固定される。そして、リフロー炉の温度プロファイルの本加熱工程で基板1のA面上に印刷したはんだ5は溶融され、ランド2bと電極(端子)8とがはんだ5により電気的に接続されて接着、固定される。図7(d)では、まず基板1を上下反転させる。そして、基板1のB面に配置されているランド2b上にはんだ5を印刷し、その上にチップ部品7を搭載する。図7(e)では、リフロー炉の温度プロファイルの本加熱工程で基板1のB面上に印刷したはんだ5は溶融され、ランド2bと電極(端子)8とがはんだ5により電気的に接続されて接着、固定される。
上記のように構成、実装することにより、2回目のリフローで、基板下面のA面のはんだ5も一斉に溶融するが、チップ部品7の電極(端子)8とランド2aとは導電性接着剤6により接着、固定されているので部品落下を有効に防止することができる。
本実施例2は、2電極であるチップ部品で説明したが、リードや電極などの端子が少ない表面実装部品に有効な方法であり、端子数(リード数)が少ない半導体装置や電解コンデンサ、コイルなどにも適用できるのは言うまでもない。その他の構成及び効果は実施例1と同じであるので、説明を省略する。
図8は本発明に係る基板の両面に半導体装置(表面実装部品)が実装されて構成される電子装置の実施例3の基板のA面の外観を示す斜視図である。本実施例3の特徴は、はんだが接続される基板のランドと導電性接着剤が接続される基板のランドが異なった形状に構成したことである。図8の構成では、導電性接着剤6が塗布されるランド2aは、はんだ5が印刷されるランド2bより例えば表面積が大きな形状になっている。
このような構造にすることにより、導電性接着剤6の塗布が容易になるという効果がある。また、導電性接着剤6の塗布量を多くすることができるので、重量が重い部品でも導電性接着剤の塗布する箇所を少なくでき塗布時間を短縮する効果もある。その他の構成及び効果は実施例1と同じであるので、説明を省略する。
図9は本発明に係る基板の両面に半導体装置(表面実装部品)が実装されて構成される電子装置の実施例4の基板のA面の外観を示す斜視図である。本実施例4の特徴は、半導体装置3の端部(角部)に設けられたリード(端子)4を導電性接着剤6によりランド2aに電気的に接続して固定する構成としたことである。即ち、半導体装置3に設けられたリード(端子)4のうち、最も外側である端部(角部)の4本は導電性接着剤6により電気的に接続してランド2aに固定され、それ以外のリード4ははんだ5によりランド2bに電気的に接続して固定される。
このような構造にすることにより、温度サイクル信頼性を考えたときに最大応力は、最も外側である端部(角部)の接続部に発生する。そのような箇所に一般的にはんだに比べヤング率の小さい(やわらかい)導電性接着剤を用いることにより応力を緩和し、接続寿命を長くする効果もある。その他の構成及び効果は実施例1と同じであるので、説明を省略する。
本発明に係る電子装置の実施例1の基板A面における外観を示す斜視図である。 図1に示す本発明に係る電子装置の実施例1の基板A面における平面図である。 本発明に係る電子装置の実施例1の実装方法(製造方法)の工程を表す断面図である。 本発明に係るリフロー炉内に投入された基板の温度プロファイルを表すイメージ図である。 本発明に係る電子装置の実施例2の基板A面における外観を示す斜視図である。 図5に示す本発明に係る電子装置の実施例2の基板A面における平面図である。 本発明に係る電子装置の実施例2の実装方法(製造方法)の工程を表す断面図である。 本発明に係る電子装置の実施例3の基板A面における外観を示す斜視図である。 本発明に係る電子装置の実施例4の基板A面における外観を示す斜視図である。 本発明に係る電子装置の実施例の断面構造を表す断面図である。 本発明に係る導電性接着剤の強度評価(シェア試験)をするための構成を表す断面図である。 本発明に係る導電性接着剤の強度を測定したシェア強度の結果を表す図である。
符号の説明
1…基板、2a、2b…ランド、3…半導体装置(表面実装部品)、4…リード(端子)、5…はんだ、6…導電性接着剤、7…チップ部品(表面実装部品)、8…電極(端子)、9…グランド層、10a、10b…配線、11…Cuブロック、12…ツール。

Claims (10)

  1. 基板の両面に表面実装部品を搭載した電子装置において、
    前記基板の両面の内の少なくとも一方の面における、前記基板に設けられた複数のランドと前記表面実装部品の複数の端子との組合せにおいて、はんだを用いて電気的に接続して固定した組合せと導電性接着剤を用いて電気的に接続して固定した組合せとを有することを特徴とする電子装置。
  2. 請求項1に記載の電子装置において、
    前記導電性接着剤を用いて接続して固定される前記ランドと前記端子との組合せは複数組であることを特徴とする電子装置。
  3. 請求項2に記載の電子装置において、
    前記導電性接着剤を用いて電気的に接続して固定される前記複数組は、前記表面実装部品の少なくとも一つの対角する位置に配置された前記ランドと前記端子との2組の組合せを含むことを特徴とする電子装置。
  4. 請求項2に記載の電子装置において、
    前記導電性接着剤を用いて電気的に接続して固定される前記複数組は、前記表面実装部品の少なくとも端部に位置する前記ランドと前記端子との2組の組合せを含むことを特徴とする電子装置。
  5. 請求項1に記載の電子装置において、
    前記はんだを用いて前記端子を接続して固定する前記ランドと前記導電性接着剤を用いて前記端子を接続して固定する前記ランドとが異なった形状であることを特徴とする電子装置。
  6. 請求項5に記載の電子装置において、
    前記はんだを用いて前記端子を接続して固定する前記ランドの表面積が、前記導電性接着剤を用いて前記端子を接続して固定する前記ランドの表面積よりも小さいことを特徴とする電子装置。
  7. 請求項1に記載の電子装置において、
    前記基板の内層にはグランド層が内蔵され、前記表面実装部品のグランド端子は配線により前記グランド層と接続され、前記表面実装部品の共通の信号端子は他の配線により接続されていることを特徴とする電子装置。
  8. 基板の両面に表面実装部品を搭載した電子装置において、
    前記基板の一方の面Aは、前記基板に設けられた複数のランドと前記表面実装部品の複数の端子との組合せにおいて、はんだを用いて電気的に接続して固定した組合せと導電性接着剤を用いて電気的に接続して固定した組合せとを有し、
    前記基板の他方の面Bは、前記基板に設けられた複数のランドと前記表面実装部品の複数の端子との組合せにおいて、はんだを用いて電気的に接続して固定したことを特徴とする電子装置。
  9. リフローにより基板の両面に表面実装部品を実装する製造方法において、
    前記基板の一方の面Aに対して前記表面実装部品の一部の端子をリフローによりはんだ付けする第1の工程と、
    該第1の工程により前記基板の一方の面Aに対してリフローによりはんだ付けされなかった表面実装部品の端子に導電性接着剤を塗布する第2の工程と、
    前記基板の他方の面Bに対して前記表面実装部品の端子をリフローによりはんだ付けする第3の工程とを有し、
    該第3の工程において、前記基板の他方の面Bに対して前記表面実装部品の端子をリフローによりはんだ付けする際、リフローの温度プロファイルの予備加熱温度を利用してはんだが溶融する前に、前記第2の工程により前記一方の面Aに塗布された導電性接着剤を硬化させて電気的に接続させることを特徴とする電子装置の製造方法。
  10. リフローにより基板の両面に表面実装部品を実装する製造方法において、
    前記基板の一方の面Aに対して表面実装部品の一部の端子を除きはんだを供給し、残りの端子に導電性接着剤を塗布しリフローによりはんだ付けする第4の工程と、
    前記基板の他方の面Bに対して前記表面実装部品の端子をリフローによりはんだ付けする第5の工程とを有し、
    該第4の工程において、前記基板の一方の面Aに対して前記表面実装部品の端子をリフローによりはんだ付けする際、リフローの温度プロファイルの予備加熱温度を利用してはんだが溶融する前に、前記第4の工程により前記一方の面Aに塗布された導電性接着剤を硬化させて電気的に接続させることを特徴とする電子装置の製造方法。
JP2007194621A 2007-07-26 2007-07-26 電子装置及び電子装置の製造方法 Pending JP2009032865A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007194621A JP2009032865A (ja) 2007-07-26 2007-07-26 電子装置及び電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007194621A JP2009032865A (ja) 2007-07-26 2007-07-26 電子装置及び電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009032865A true JP2009032865A (ja) 2009-02-12

Family

ID=40403078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007194621A Pending JP2009032865A (ja) 2007-07-26 2007-07-26 電子装置及び電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009032865A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038066A1 (ja) * 2012-09-07 2014-03-13 三菱電機株式会社 パワー半導体装置
CN109491111A (zh) * 2017-09-12 2019-03-19 松下知识产权经营株式会社 部件安装装置以及安装基板的制造方法
CN111954392A (zh) * 2019-05-15 2020-11-17 株式会社小糸制作所 电子部件安装基板及其制造方法
CN114271038A (zh) * 2019-08-23 2022-04-01 株式会社富士 电子电路装置及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038066A1 (ja) * 2012-09-07 2014-03-13 三菱電機株式会社 パワー半導体装置
CN104604344A (zh) * 2012-09-07 2015-05-06 三菱电机株式会社 功率半导体装置
US9620444B2 (en) 2012-09-07 2017-04-11 Mitsubishi Electric Corporation Power semiconductor device
CN109491111A (zh) * 2017-09-12 2019-03-19 松下知识产权经营株式会社 部件安装装置以及安装基板的制造方法
CN109491111B (zh) * 2017-09-12 2022-12-02 松下知识产权经营株式会社 部件安装装置以及安装基板的制造方法
CN111954392A (zh) * 2019-05-15 2020-11-17 株式会社小糸制作所 电子部件安装基板及其制造方法
JP2020188160A (ja) * 2019-05-15 2020-11-19 株式会社小糸製作所 電子部品実装基板およびその製造方法
JP7352377B2 (ja) 2019-05-15 2023-09-28 株式会社小糸製作所 電子部品実装基板およびその製造方法
CN111954392B (zh) * 2019-05-15 2024-10-25 株式会社小糸制作所 电子部件安装基板及其制造方法
CN114271038A (zh) * 2019-08-23 2022-04-01 株式会社富士 电子电路装置及其制造方法
CN114271038B (zh) * 2019-08-23 2024-05-03 株式会社富士 电子电路装置及其制造方法

Similar Documents

Publication Publication Date Title
JPH11330164A (ja) 複数の相互接続基板の組立方法
JP2008171879A (ja) プリント基板およびパッケージ実装構造
JPH04192596A (ja) 電子部品の表面実装構造
US7185799B2 (en) Method of creating solder bar connections on electronic packages
JP2009032865A (ja) 電子装置及び電子装置の製造方法
JP2004288820A (ja) 電子回路モジュールおよびその製造方法
US8218333B2 (en) Printed circuit board and mounting structure for surface mounted device
JP2008288490A (ja) チップ内蔵基板の製造方法
JP2006344789A (ja) 電子回路モジュール及び半導体パッケージ
CN100391318C (zh) 具有转接构造的电子装置及其转接方法
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JPH11345900A (ja) 半導体装置
JP2715945B2 (ja) ボールグリッドアレイパッケージの実装構造
JPH11163489A (ja) 電子部品の実装構造
JPH11186454A (ja) Bga型集積回路部品、その製造方法およびその実装方法
CN206231042U (zh) 金属掩模
JP2003249746A (ja) プリント基板
JPH1187907A (ja) 実装部品の半田付け実装方法
JPH1140918A (ja) セラミックス素子、部品実装基板及び配線基板
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
JP3136997U (ja) 電子部品の三次元実装構造
JP4381657B2 (ja) 回路基板および電子部品実装方法
JP2002329812A (ja) 半導体パッケージ装置および半導体パッケージ装置実装用基板
JP2007035870A (ja) 半導体装置
JP3604001B2 (ja) 半導体装置の製造方法