JP2009088545A - 固体撮像装置 - Google Patents

Abstract

【課題】ＣＭＯＳイメージセンサのフォトダイオード部において、感度向上を図るとともに、隣接画素への電荷のクロストーク（漏れ込み）を低減する。
【解決手段】高濃度のＰ型の半導体基板（例えばシリコン基板）である基板Ｐ+層２６上に、基板Ｐ+層２６よりも不純物濃度が低いＰ型層２７を形成し、Ｐ型層２７の上側位置にＮ型光電変換領域１４を設ける。これにより、Ｐ型層２７で発生した光電子のうち基板方向へ拡散した電子は、基板Ｐ+層２６において確実に捕捉され再結合により消滅するようにする。
【選択図】 図１

Description

本発明は、固体撮像装置や、フォトカプラの受光素子等の光電変換素子を有する半導体光電変換装置に関し、特に、ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor：相補性ＭＯＳ）製造プロセスと互換性のある固体撮像装置（いわゆる、ＣＭＯＳイメージセンサ）に関する。

最近、パーソナルコンピュータなどとともに使用される画像入力用カメラの開発が盛んになっている。これらのカメラに搭載されている固体撮像装置は、電荷結合素子（ＣＣＤ；Charge Coupled Device）を用いたＣＣＤイメージセンサや、ＣＭＯＳ製造プロセスと互換性のあるＣＭＯＳイメージセンサが用いられている。

ＣＣＤイメージセンサは、画素に対応する光電変換素子（フォトダイオード）を２次元的に配列させ、光電変換素子によって電荷となった各画素の信号を、垂直転送ＣＣＤと水平転送ＣＣＤとを用いて順次読み出していくタイプのイメージセンサである。一方、ＣＭＯＳイメージセンサは、画素に対応する光電変換素子を２次元的に配列させる点ではＣＣＤイメージセンサと同様であるが、信号の読み出しに垂直及び水平転送のＣＣＤを使用せず、メモリデバイスのようにアルミ線などで構成される選択線によって、画素ごとに蓄えられた信号を、選択された画素から読み出すものである。

ＣＣＤイメージセンサは、ＣＣＤの駆動のために正負の複数の電源電圧を必要とするが、これに対してＣＭＯＳイメージセンサは、単一電源で駆動が可能であり、ＣＣＤイメージセンサに比べ、低消費電力や低電圧化が可能である。さらに、ＣＣＤイメージセンサの製造には、ＣＣＤ独自の製造プロセスを用いているために、ＣＭＯＳ回路で一般的に用いられる製造プロセスをそのまま適用することが難しい。一方、ＣＭＯＳイメージセンサは、ＣＭＯＳ回路で一般的に用いられる製造プロセスを使用しているために、プロセッサ、ＤＲＡＭ(dynamic random access memory)等の半導体メモリ、論理回路等の製造で多用されているＣＭＯＳプロセスにより、論理回路やアナログ回路、アナログデジタル変換回路などを同時に形成してしまうことができる。つまり、ＣＭＯＳイメージセンサは、半導体メモリやプロセッサと同一の半導体チップ上に形成することが容易に可能であり、また、その製造に対しても、半導体メモリやプロセッサと生産ラインを共有することが容易に可能である、という利点を有している。

図７は、このようなＣＭＯＳイメージセンサの一例を示す模式平面図であり、ＣＭＯＳイメージセンサとして形成された半導体装置のフロアプランを示している。ＣＭＯＳイメージセンサ１には、各画素ごとの光電変換素子が２次元的に配列させたイメージ部２と、画素からの信号の読出しに必要なタイミング信号を発生するタイミング発生部３と、画素の出力を選択するための垂直走査部４及び水平走査部５と、選択された画素からの信号を増幅し処理するアナログ信号処理部６と、アナログ信号処理部６からのアナログ信号出力を処理してデジタル信号として出力するための論理回路部７と、を備えている。論理回路部７は、入力したアナログ信号をアナログ／デジタル変換するＡ／Ｄ変換部８と、デジタル化された信号をデジタル画像信号に変換するデジタル信号処理（ＤＳＰ）部９と、デジタル画像信号を外部に出力し、また、外部からのコマンドデータを受け取るインターフェース（ＩＦ）部１０と、を備えている。

次に、ＣＭＯＳイメージセンサ１のイメージ部２を構成する基本セルについて説明する。ここで基本セルとは、画素ごとに設けられるものであって、１画素分の光電変換素子（ＰＮ接合によるフォトダイオード）とこの光電変換素子を選択するためのスイッチとなるトランジスタから構成されたもののことである。図８は、ＣＭＯＳイメージセンサにおける従来の基本セルの構成を示す模式断面図である。

基本セル１１は、Ｐ-基板１２上にＰ型ウェル領域１３を設け、Ｐ型ウェル１３の表面に、Ｐ型ウェル領域１３と接合してフォトダイオードを形成するＮ型光電変換領域１４を設けた構成を基本とする。さらに、隣接する基本セルからこの基本セル１１を分離するために、Ｐ型ウェル領域１３に形成されたＰ+型素子分離領域１５と、Ｐ+素子分離領域１５上などに形成された素子分離酸化膜１６と、Ｐ型ウェル領域１３及びＮ型光電変換領域１４の表面（素子分離酸化膜１６の形成領域を除く）に設けられたゲート酸化膜１７と、素子分離酸化膜１６やゲート酸化膜１７上にこれら全体を覆うように形成された層間絶縁膜１８と、層間絶縁膜１８中に形成され不要な部分への光の入射を防ぐ遮光膜１９とが設けられている。

また、Ｐ型ウェル領域１３には、Ｎ型光電変換領域１４からやや離れた位置にＮ+リセットドレイン領域２０が形成されている。このＮ+リセットドレイン領域２０の表面にもゲート酸化膜１７が形成されており、Ｐ型ウェル領域１３内の領域であってＮ型光電変換領域１４とＮ+リセットドレイン領域２０との間にある領域をチャネル領域とし、Ｎ型光電変換領域１４をソース領域とし、Ｎ+リセットドレイン領域２０をドレイン領域とするリセットトランジスタ２１が形成されている。したがって、Ｎ型光電変換領域１４は、リセットトランジスタ２１を介して、Ｎ+型リセットドレイン領域２０に接続することになる。

さらに基本セル１１には、ソースフォロワのドライバトランジスタ２２と、水平選択スイッチであるトランジスタ２３が設けられ、Ｎ型光電変換領域１４は、入射光量に応じた出力変化を外部に出力するために、ドライバトランジスタ２２のゲートに接続されている。また、基本セル配列の各列ごとに、ソースフォロアのロードトランジスタ２４が形成されている。これら、ドライバトランジスタ２２、トランジスタ２３及びロードトランジスタ２４は、この順で電源電圧ＶDDからＶSSの間に直列に挿入されている。トランジスタ２３及びロードトランジスタ２４の接続点から、この基本セル１１の電圧出力Ｖoutが得られる。

このような構成のＣＭＯＳイメージセンサは、次のように動作する。

まず、リセットトランジスタ２１のゲートに加えるパルスをハイレベルにすることによって、Ｎ型光電変換領域１４の電位をＮ+型リセットドレイン領域２０に加えてある電源電圧ＶDDにし、Ｎ型光電変換領域１４の信号電荷をリセットする。リセットトランジスタ２１のゲートに加えるパルスをローレベルとすることによって、信号電荷の蓄積が開始される。信号電荷蓄積中は、入射した光によりＮ型光電変換領域１４下部の領域において電子・正孔対が発生すると、Ｎ型光電変換領域１４下の空乏層中にその電子が蓄積されていき、正孔はＰ型ウェル１３を通して排出される。続いて、蓄積された電子数に応じてＮ型光電変換領域１４の電位が変化し、この電位変化をソースフォロワ動作によってドライバトランジスタ２２のソースを介して水平選択スイッチのトランジスタ２３へ出力することにより、線型性の良い光電変換出力特性を得ることができる。

ここで、浮遊拡散層となるＮ型光電変換領域１４において、リセットトランジスタ２１のリセット時においてｋＴＣノイズ（ｋはボルツマン定数、Ｔは温度、Ｃは電気容量）が発生するが、このノイズは、信号電子転送前の暗時出力をサンブリングして蓄積しておき、明時出力との差を取ることにより、除去できる。

図９は、図８に示した基本セルにおける光電変換素子（フォトダイオード）よりもリークノイズを低減させたフォトダイオード構造を示す模式断面図である。
図９において、図８におけるものと同じ符号を付した部分は、図８におけるものと同じ構成要素である。図９に示したフォトダイオード構成は、図８におけるフォトダイオード（光電変換素子）部分の表面に表面Ｐ+層２５を形成したものであり、このような表面Ｐ+層２５を設けることによって、フォトダイオード部の表面でのリーク電流を低減させるものである。このような構造も、従来よりよく用いられている。

近年、イメージセンサ（固体撮像装置）に対しては、小型化の要求、画素数の多くすることの要求が高まっており、これによって、基本セルの高集積化が必要となり、そのために画素当たりの面積が縮小が余儀なくされている。画素が縮小されると、フォトダイオードの面積が縮小されるため、１つの画素あたりに入射する光量が減少する。入射光量の減少は、結果として、出力信号の低下を招くため、出力した画像のＳＮ比（信号／ノイズ比）が劣化し、画質の低下を招いてしまう。

このような課題を解決するためには、単位面積あたりの光電変換効率を向上させる必要がある。画素は縮小されているので、画素に入射する光量は減少している。それにも関わらず光電子を増加させるためには、フォトダイオードの深さ方向の光電変換効率を向上させる必要がある。すなわちフォトダイオードを深く形成することが必要になる。フォトダイオードを深く形成するということは、すなわち、フォトダイオードの空乏層を基板深くまで延ばすということである。そうすれば、従来は光電変換され電子になったとしても基板方向に流れ、そのためフォトダイオード部に蓄積されず、フォトダイオードの感度に寄与しなかった電子も、フォトダイオードに効率よく集積することが可能になる。

このような事情から、本願出願人は、既に、特願平１１−１７９００５において、フォトダイオード下のＰ型ウェル層のみの不純物濃度をその他のＰ型ウェルの不純物濃度よりも低くし、フォトダイオードの空乏層を奥深くのばし、光に対する感度を向上させ、かつ、基板との容量カップリングを小さくすることにより検出感度を向上させる方法を提案した。

しかし、これらによってもまだ解決ができない課題がある。それは、隣接するフォトダイオード（基本セル）間を電子が移動することにより、画素間のクロストークが発生し、解像度が実質的に低下するというものである。すなわち、光の発生している画素における光電子が拡散することにより、本来は光が入射していないはずの画素にも電子が漏れ込み、その光が入っていない画素にもあたかも信号が入っているかのようなノイズが発生する。このクロストーク成分は、遮光膜などを工夫しても、光電子が基板の比較的深い部分で発生することに起因するものなので、なかなか抑制することができない。なお、基板の比較的深い部分で光電子となるのは、赤から近赤外にかけての波長の光である。なぜならば、半導体基板として用いられているシリコンの吸光係数の波長依存性から、赤や近赤外の波長領域の光に対しては吸収長が長く、すなわち基板深くまで光が入射するためである。そして基板深くでこの光が吸収されて発生する光電子はＰ型基板中を拡散するため、図８や図９に示す断面図で横方向に拡散した場合、隣りの画素まで達する可能性があり、クロストークの原因となり得る。

一方の波長の短い可視光である青や緑の光の場合、フォトダイオードのＮ型光電変換領域あるいは空乏層が基板方向に広がっている部分までの間でほぼ吸収されてしまい、これらの光が基板深くまで入射することはない。すなわち、基板を通したクロストーク成分は少ない。

さらに、Ｐ型ウェルをあまり深く形成すると、近赤外光に対する感度が増大し、可視光を扱うべき固体撮像装置としては使いにくいものになってしまう。近赤外光に対する感度を抑えるためにＩＲ（赤外線）カットフィルタを用いることが多いが、近赤外光に対する感度が高すぎると、ＩＲカットフィルタを用いたとしても、そのフィルタを透過した光に対する感度を無視できなくなる。

このように、感度を向上させるために単にＰ型ウェルの深さを深くしただけでは、近赤外光に対する不必要な感度が増大してしまい、また、Ｐ型ウェルの深い部分で発生した電子が横方向に拡散して隣画素へのクロストークの原因となっていた。

結局、これまで、可視光に対する高感度と低クロストークを両立するようなフォトダイオード構造は、これまで提案されていなかった。

本発明は、上記の事情に鑑みてなされたもので、（ａ）検出感度を向上でき、（ｂ）出力変換効率を向上でき、（ｃ）光電変換効率を向上でき、（ｄ）空乏層の伸張を可能にでき、（ｅ）画素間の分離特性の保持を図ることができ、（ｆ）クロストーク発生の低減できる、固体撮像装置を提供することを目的とする。

本発明の固体撮像装置は、第１導電型の半導体からなる基板層と、基板層上に設けられた第１導電型の半導体層と、半導体層上に設けられた、第１導電型とは反対導電型である第２導電型の光電変換領域と、を有し、基板層の不純物濃度が半導体層の不純物濃度よりも高くなっている。ここで、基板層と半導体層との間に、半導体層よりも不純物濃度が低い第１導電型の低不純物濃度半導体層を設けるようにしてもよい。低不純物濃度半導体層を設ける場合、低不純物濃度半導体層の不純物濃度を光電変換領域の不純物濃度よりも低くすることが好ましい。

さらに本発明の固体撮像装置では、半導体層上に、少なくとも画素内のトランジスタ下に形成され、かつ不純物濃度が半導体層に比べ高い第１導電型の周辺回路半導体層を設けてもよい。また、近赤外光に対する感度抑制の観点から、半導体主面の表面から半導体層の基板層側の面までの距離が、２μｍ以上１０μｍ以下とすることが好ましい。

本発明では、半導体層及び低不純物濃度半導体層の少なくとも一方を、エピタキシャル成長により形成することが好ましい。また、半導体層における不純物濃度の深さ分布をレトログレードプロファイルとすることが好ましい。

次に、本発明の好ましい実施の形態について、図面を参照して説明する。

《第１の実施の形態》
図１は、本発明の第１の実施の形態の固体撮像装置における基本セルの構成を示す模式断面図である。この固体撮像装置は、上述の図７に示したようなＣＭＯＳイメージセンサとして形成されるものであり、基本セル以外の部分の構成や動作については、図７に示したＣＭＯＳイメージセンサと同等であり、ここではその説明を繰り返さない。また、図１において、図８におけるものと同じ符号を付した部分は、図８におけるものと同じ構成要素である。

図１において、高濃度のＰ型の半導体基板（例えばシリコンＰ+基板）である基板Ｐ+層２６上に、この基板Ｐ+層２６よりも不純物濃度が低いＰ型層２７が形成され、このＰ型層２７の上側位置にＮ型光電変換領域１４が設けられている。
基板Ｐ+層２６、Ｐ型層２７及びＮ型光電変換領域１４は、それぞれ、第１の導電型の基板層、第１導電型の半導体層、第２導電型の光電変換領域に対応する。
Ｎ型光電変換領域１４は、例えば、Ｐ型層２７に対するイオン打ち込みあるいはＮ型不純物の拡散によって形成される。Ｐ型層２７は、好ましくはエピタキシャル成長によって基板Ｐ+層２６上に形成されるものである。後述する第２の実施の形態のように、Ｐ型不純物のイオン打ち込みにより、不純物プロファイルが制御されるようにしてもよい。ここで、基板Ｐ+層２６の不純物濃度は例えば１×１０¹⁸個／ｃｍ³〜１×１０²²個／ｃｍ³であり、Ｐ型層２７の不純物濃度は例えば１×１０¹⁶個／ｃｍ³〜１×１０¹⁸個／ｃｍ³である。Ｎ型光電変換領域１４の不純物濃度は例えば１×１０¹⁸個／ｃｍ³〜１×１０²²個／ｃｍ³である。

Ｐ型層２７の上面の図示両端部分には、素子分離のために、Ｐ+型素子分離領域１５及び素子分離酸化膜１６が設けられており、また、図９に示した従来の例と同様に、フォトダイオード部の表面でのリークを防ぐために、Ｐ型層２７及びＮ型光電変換領域１４の表面（素子分離酸化膜１６の形成領域を除く）には、表面Ｐ+層２５が形成され、素子分離酸化膜１６及び表面Ｐ+層２５上には、この基本セルを含む固体撮像装置全体を覆うように層間絶縁膜１８が設けられている。
層間絶縁膜１８中には、不要部分への光の入射を防ぐための遮光膜１９が形成されている。

この基本セルにおいて、Ｐ型層２７の厚さはおよそ２μｍから１０μｍに設定される。すなわち、半導体主面の表面から、Ｐ型層２７と基板Ｐ+層２６との界面までの距離が２μｍ以上１０μｍ以下であるようにする。この２μｍから１０μｍというのは、シリコンにおける赤や近赤外領域の光の吸収長とほぼ同じである。Ｐ型層２７の厚さは、感度を必要とする光の波長により応じて変化させることができる。

入射光が、Ｎ型光電変換領域１４及びＰ型層２７からなるフォトダイオードに入ると、信号電荷蓄積期間中にあっては、入射した光により、Ｎ型光電変換領域１４及びその下側のＰ型層２７の領域において電子・正孔対が発生する。そして発生した電子は、Ｎ型光電変換領域１４及びその下側のＰ型層２７の部分に形成された空乏層中に蓄積されていく。この際、Ｐ型層２７の下側にＰ型層２７よりも不純物濃度が高い基板Ｐ+層２６が配置されているため、Ｐ型層２７内で発生した光電子について、基板方向へ拡散した電子は、基板Ｐ+層２６において確実に捕捉され、再結合して消滅する。したがって、図１に示す基本セルによれば、従来のものに比べ、横方向の電子拡散が抑制される。これにより、画素間のクロストークを低減することが可能となり、ひいては画像の解像度の低下を抑制することが可能になる。

《第２の実施の形態》
図２は、本発明の第２の実施の形態の固体撮像装置における基本セルの構成を示す模式断面図である。この固体撮像装置は、図１に示すものと同様に、上述の図７に示したようなＣＭＯＳイメージセンサとして形成されるものである。したがって、基本セル以外の部分の構成や動作については、ここではその説明を繰り返さない。また、図２において、図１におけるものと同じ符号を付した部分は、図１におけるものと同じ構成要素である。

この基本セルが図１に示したものと異なるところは、基板Ｐ+層２６とＰ型層２７の間に、Ｐ型層２７より（したがって基板Ｐ+層２６よりもかなり）不純物濃度が低いＰ-層２８が形成されていることである。Ｐ-層２８は、第１の導電型の低不純物濃度半導体層に対応するものであり、基板Ｐ+層２６上に、好ましくはエピタキシャル成長によって設けられる。また、Ｐ-層２８の不純物濃度は、Ｎ型光電変換領域１４での不純物濃度よりも低くすることが好ましい。基板Ｐ+層２６の不純物濃度は例えば１×１０¹⁸個／ｃｍ³〜１×１０²²個／ｃｍ³であり、Ｐ-層２８の不純物濃度は例えば１×１０¹⁴個／ｃｍ³〜１×１０¹⁶個／ｃｍ³であり、Ｐ型層２７の不純物濃度は例えば１×１０¹⁶個／ｃｍ³〜１×１０¹⁸個／ｃｍ³である。Ｎ型光電変換領域１４の不純物濃度は例えば１×１０¹⁸個／ｃｍ³〜１×１０²²個／ｃｍ³である。

この基本セルを形成する場合、実際には、Ｐ-層２８及びＰ型層２７を同一のエピタキシャル工程で基板Ｐ+層２６上に成長させたのち、イオン打ち込みによってＰ型層２７に該当する部分にのみＰ型不純物を注入するようにすることができる。この場合、Ｐ型層２７の厚さは、イオン打ち込み時の不純物の最大飛程によって決定することになる。この基本セルでもＰ型層２７の厚さは２μｍから１０μｍの間に設定することが好ましいから、所望の厚さに応じてイオン打ち込み時の注入エネルギーを調整することになる。また、後述するように、最大の不純物濃度となる位置はＰ型層２７の表面ではなく内部であることが好ましいから、比較的高いエネルギーでのイオン打ち込みを行い、不純物濃度の深さ方向分布（プロファイル）がいわゆるレトログレードプロファイルとなるようにすることが好ましい。

この基本セルにおいても、入射光が、Ｎ型光電変換領域１４及びＰ型層２７からなるフォトダイオードに入ると、信号電荷蓄積期間中にあっては、入射した光により、Ｎ型光電変換領域１４及びその下側のＰ型層２７の領域において電子・正孔対が発生する。そして発生した電子は、Ｎ型光電変換領域１４及びその下側のＰ型層２７の部分に形成された空乏層中に蓄積されていく。この際、Ｐ型層２７の下側にＰ型層２７よりも不純物濃度が低いＰ-層２８があるために、Ｐ型層２７内で発生した電子はポテンシャルが低いこのＰ-層２８に拡散しやすくなる。高濃度の基板Ｐ+層が形成されているため、いったんＰ-層２８にまで到達した電子は、その後、横方向（隣接する基本セルの方向）に拡散する前に基板Ｐ+層２６において確実に捕捉され、再結合して消滅する。したがって、図２に示す基本セルによれば、従来のものに比べ、横方向の電子拡散が抑制される。これにより、画素間のクロストークを低減することが可能となり、ひいては画像の解像度の低下を抑制することが可能になる。

図３に、上述した電子の動きを説明するために、図２に示した基本セルのフォトダイオード部の深さ方向の不純物濃度プロファイルを示す。ここで前述したように、基板Ｐ+層２６の不純物濃度は高く、Ｎ型光電変換領域１４及びＰ型層２７の濃度は中程度であり、Ｐ-層２８の濃度は低くなっている。光電変換領域となる空乏層は、その深さ方向がおよそＮ型光電変換領域１４とＰ型層２７の深さ部分の中間程度までの、矢印で示した部分である。Ｐ型層２７の中間よりも深い部分で発生した光電子は、効果的にＰ-層２８方向へ拡散するとともに、もし横方向に拡散したとしても、再び表面側の空乏層に達することはなく（電子の拡散の抑制）、感度には寄与しなくなる。さらに、Ｐ-層２８に到達した電子は基板Ｐ+層２６において再結合により消滅させられるため、こちらでも感度には寄与しなくなる。これにより、電子が横方向に拡散することが抑制され、画素間のクロストークが低減可能になる。

さらに、第２の実施の形態の基本セルには、フォトダイオードの分光特性を容易に制御することができるという利点がある。図４は、第２の実施の形態の基本セルと従来の基本セルの分光感度を示したグラフである。

従来の基本セルの場合、フォトダイオードの深い部分、すなわちＰ型ウェル１３の深い位置で発生した光電子も感度に寄与するため、近赤外の光に対しても比較的高い感度を示している。近赤外光に対する感度は、前述したように、可視光用の固体撮像装置においては不必要であり、クロストーク特性を劣化させる要因ともなるため、できるだけ小さくすることが好ましい。図２及び図３に示す基本セルの場合、分光感度、特に近赤外部分での感度を決めるのは、空乏層の深さ方向への延びであり、具体的にはＰ型層２７の深さ位置（及びプロファイル）である。このＰ型層２７の位置（特に最大不純物濃度となる位置）を適切に制御することにより、Ｐ型層２７よりも深い部分での感度への寄与を低減することが可能となる。図４に示したものでは、Ｐ型層２７の深さ方向への延びのみを制御して
いるため、可視光の短波長側（３５０ｎｍから５５０ｎｍ）では従来のものと比べて感度の低下はなく、近赤外の光のみが効果的に抑制されている。

《第３の実施の形態》
図５は、本発明の第２の実施の形態の固体撮像装置における基本セルの構成を示す模式断面図である。この固体撮像装置は、図１に示すものと同様に、上述の図７に示したようなＣＭＯＳイメージセンサとして形成されるものである。したがって、基本セル以外の部分の構成や動作については、ここではその説明を繰り返さない。また、図５において、図１におけるものと同じ符号を付した部分は、図１におけるものと同じ構成要素である。

図５に示す基本セルは、図１に示すものとほぼ同様の構成であるが、図１に示す基本セルにおけるＰ型層２７が、図示Ｐ_PDで示すフォトダイオードＰ型層２９と図示Ｐ_CIRで示す周辺回路Ｐ型層３０とによって構成されている点で相違する。フォトダイオードＰ型層２９は、少なくとも、Ｎ型光電変換領域１４の直下の領域においてＮ型光電変換領域１４と基板Ｐ+層２６の両方に接するように設けられている。また、周辺回路Ｐ型層３０は、フォトダイオードＰ型層２９内に形成されるウェル領域として設けられるものであり、画素内のトランジスタ（水平選択スイッチのトランジスタやドライバトランジスタ）を構成するために設けられるものである。フォトダイオードＰ型層２９及び周辺回路Ｐ型層３０は、それぞれ、第１の導電型の半導体層及び第１の導電型の周辺回路半導体層に対応する。周辺回路Ｐ型層３０自体は、基板Ｐ+層２６とは直接は接合していない。フォトダイオードＰ型層２９における不純物濃度は基板Ｐ+層２６よりも低くなっている。なお、Ｎ型光電変換領域１４は、例えば、フォトダイオードＰ型層２９に対するイオン打ち込みあるいはＮ型不純物の拡散によって形成される。

基板Ｐ+層２６の不純物濃度は例えば１×１０¹⁸個／ｃｍ³〜１×１０²²個／ｃｍ³であり、フォトダイオードＰ型層２９及び周辺回路Ｐ型層３０の不純物濃度は例えば１×１０¹⁶個／ｃｍ³〜１×１０¹⁸個／ｃｍ³である。ただし、フォトダイオードＰ型層２９の不純物濃度の方が、周辺回路Ｐ型層３０の不純物濃度よりも低くなっている。Ｎ型光電変換領域１４の不純物濃度は例えば１×１０¹⁸個／ｃｍ³〜１×１０²²個／ｃｍ³である。フォトダイオードＰ型層２９及び周辺回路Ｐ型層３０は、例えば、基板Ｐ+層２６上にエピタキシャル層を成長させ、所望のイオン注入を行うことで形成される。

この基本セルにおいても、入射光が、Ｎ型光電変換領域１４及びフォトダイオードＰ型層２９からなるフォトダイオードに入ると、信号電荷蓄積期間中にあっては、入射した光により、Ｎ型光電変換領域１４及びその下側のフォトダイオードＰ型層２９の領域において電子・正孔対が発生する。そして発生した電子は、Ｎ型光電変換領域１４及びその下側のフォトダイオードＰ型層２９の部分に形成された空乏層中に蓄積されていく。この際、フォトダイオードＰ型層２９の下側にフォトダイオードＰ型層２９よりも不純物濃度が高い基板Ｐ+層２６が配置されているため、フォトダイオードＰ型層２９内で発生した光電子について、基板方向へ拡散した電子は、基板Ｐ+層２６において確実に捕捉され、再結合して消滅する。したがって、図５に示す基本セルによれば、従来のものに比べ、横方向の電子拡散が抑制される。これにより、画素間のクロストークを低減することが可能となり、ひいては画像の解像度の低下を抑制することが可能になる。さらに、この基本セルは、図１に示したものと比較して、画素内のトランジスタの下には周辺回路Ｐ型層３０が形成され、こちらのＰ型不純物濃度の方がフォトダイオードＰ型層２９よりも高いので、より電子の拡散を抑制可能で、クロストークを低く押さえることが可能となる。

《第４の実施の形態》
図６は、本発明の第４の実施の形態の固体撮像装置における基本セルの構成を示す模式断面図である。この固体撮像装置は、図５に示すものと同様に、上述の図７に示したようなＣＭＯＳイメージセンサとして形成されるものである。したがって、基本セル以外の部分の構成や動作については、ここではその説明を繰り返さない。また、図６において、図５におけるものと同じ符号を付した部分は、図５におけるものと同じ構成要素である。

この基本セルが図５に示したものと異なるところは、基板Ｐ+層２６とフォトダイオードＰ型層２９の間に、第２の実施の形態の場合と同様に、フォトダイオードＰ型層２９より（したがって基板Ｐ+層２６よりもかなり）不純物濃度が低いＰ-層２８が形成されていることである。Ｐ-層２８は、基板Ｐ+層２６上に、好ましくはエピタキシャル成長によって設けられる。この実施の形態の場合、第２の実施の形態と同様に、Ｐ-層２８、フォトダイオードＰ型層２９及び周辺回路Ｐ型層３０を同一のエピタキシャル工程で形成し、イオン打ち込みにより、フォトダイオードＰ型層２９及び周辺回路Ｐ型層３０に該当する部分にのみＰ型不純物を注入するようにすることができる。また、フォトダイオードＰ型層２９に好ましい不純物プロファイルは、第２の実施の形態でのＰ型層２７の不純物プロファイルを同様である。ここで、基板Ｐ+層２６の不純物濃度は例えば１×１０¹⁸個／ｃｍ³〜１×１０²²個／ｃｍ³であり、Ｐ-層２８の不純物濃度は例えば１×１０¹⁴個／ｃｍ³〜１×１０¹⁶個／ｃｍ³であり、フォトダイオードＰ型層２９及び周辺回路Ｐ型層３０の不純物濃度は例えば１×１０¹⁶個／ｃｍ³〜１×１０¹⁸個／ｃｍ³である。ただし、フォトダイオードＰ型層２９の不純物濃度の方が、周辺回路Ｐ型層３０の不純物濃度よりも低くなっている。Ｎ型光電変換領域１４の不純物濃度は例えば１×１０¹⁸個／ｃｍ³〜１×１０²²個／ｃｍ³である。

この基本セルにおいても、入射光が、Ｎ型光電変換領域１４及びフォトダイオードＰ型層２９からなるフォトダイオードに入ると、信号電荷蓄積期間中にあっては、入射した光により、Ｎ型光電変換領域１４及びその下側のフォトダイオードＰ型層２９の領域において電子・正孔対が発生する。そして発生した電子は、Ｎ型光電変換領域１４及びその下側のフォトダイオードＰ型層２９の部分に形成された空乏層中に蓄積されていく。この際、フォトダイオードＰ型層２９の下側にフォトダイオードＰ型層２９よりも不純物濃度が低いＰ-層２８があるため、フォトダイオードＰ型層２９内で発生した電子はポテンシャルが低いこのＰ-層２８に拡散しやすくなる。高濃度の基板Ｐ+層２６が形成されているため、いったんＰ-層２８にまで到達した電子は、その後、横方向（隣接する基本セルの方向）に拡散する前に基板Ｐ+層２６において確実に捕捉され、再結合して消滅する。したがって、図５に示す基本セルによれば、従来のものに比べ、横方向の電子拡散が抑制される。これにより、画素間のクロストークを低減することが可能となり、ひいては画像の解像度の低下を抑制することが可能になる。さらに、この基本セルは、第２の実施の形態のものと比較して、画素内のトランジスタの下には周辺回路Ｐ型層３０が形成され、こちらのＰ型不純物濃度の方がフォトダイオードＰ型層２９よりも高いので、より電子の拡散を抑制可能で、クロストークを低く押さえることが可能となる。

以上本発明の好ましい実施の形態を説明したが、これらの実施の形態において、基板Ｐ+層２６のＰ型層２７あるいはフォトダイオードＰ型層３０との接合位置は、あまり浅いと感度を低下させたりトランジスタ特性を変えてしまうので好ましくなく、従来のＰ型ウェルよりも深い、およそ２μｍから１０μｍが好ましい。すなわち、（Ｎ型光電変換領域１４や表面Ｐ+層２５の厚みを含めて）Ｐ型層２７あるいはフォトダイオードＰ型層３０の厚さは２μｍから１０μｍとすることが好ましい。

また、基板Ｐ+層２６自体も、何らかのシリコン半導体基板上にエピタキシャル成長により形成したものとすることができる。このようなエピタキシャル成長による基板Ｐ+層を用いることにより、欠陥が少なくノイズが少ないなどのメリットがもたらされる。この場合、この基板Ｐ+層よりもさらに深い部分の基板濃度は、任意である。そのため、いわゆるＰオンＰ+基板を用いることによっても上記目的が達成可能である。

また、上述の実施の形態においては、フォトダイオード表面に表面Ｐ+層２５をもつ、低ノイズのいわゆるｐｉｎｎｅｄフォトダイオードを示したが、このフォトダイオード構造に限らず、フォトダイオード表面に表面Ｐ+層２５を持たないフォトダイオードにおいても、本発明が適用可能であることは明らかである。

さらに、本発明は、上記ＣＭＯＳイメージセンサに限定することなく、フォトダイオード構造をもつ１次元のＣＭＯＳセンサやフォトカップラなどに応用が可能であることも明らかである。また、上記の実施の形態における各層の導電型を反転させた場合（例えば、基板Ｐ+層、Ｐ型層、Ｎ型光電変換領域の代わりにそれぞれ基板Ｎ+層、Ｎ型層、Ｐ型光電変換領域を用い、空乏層に正孔を蓄積する構成）も、本発明の範疇に含まれるものである。

本発明に係る固体撮像装置は、以下の効果を奏する。

第１導電型の半導体層（例えばＰ型層あるいはフォトダイオードＰ型層）の下側に高濃度の第１導電型の基板層（例えば基板Ｐ+層）が形成されているため、半導体層内で発生した光電子のうち基板方向へ拡散した電子は、基板層において確実に捕捉され再結合によって消滅する。これにより、従来のものに比べ横方向の電子拡散が抑制され、画素間のクロストークを低減することが可能となり、ひいては画像の解像度の低下を抑制することが可能になる。

また、半導体層の下側に低濃度の第１導電型の低不純物濃度半導体層（例えばＰ-層）を設けた構成では、半導体層で発生した電子は、ポテンシャルが低い低不純物濃度半導体層方向へ拡散しやすくなる。いったん低不純物濃度半導体層にまで到達した電子はその後、横方向へ拡散する前に、基板層において確実に捕捉され再結合によって消滅する。これにより、従来のものに比べ横方向の電子拡散が抑制され、画素間のクロストークを低減することが可能となり、ひいては画像の解像度の低下を抑制することが可能になる。さらにこの場合、半導体層での不純物の深さ方向分布を制御することにより、可視光の短波長側（３５０ｎｍから５５０ｎｍ）では感度の低下はなく、近赤外の光のみを効果的に抑制することが可能になり、可視光用のものとして用いる場合により適用しやすい固体撮像装置を提供することができる。

このように本発明によれば、高感度を実現可能なフォトダイオードが実現でき、さらに分光特性を可視光の分光特性に近づけることが可能になり、一方で、画素間のクロストークを抑制した固体撮像装置を提供することができる。

本発明の第１の実施の形態の固体撮像装置における基本セルを示す模式断面図である。 本発明の第２の実施の形態の固体撮像装置における基本セルを示す模式断面図である。 図２に示す固体撮像装置におけるフォトダイオード部の深さ方向の不純物濃度プロファイルである。 図２に示す固体撮像装置と従来の固体撮像装置の分光感度特性を示すグラフである。 本発明の第３の実施の形態の固体撮像装置における基本セルを示す模式断面図である。 本発明の第４の実施の形態の固体撮像装置における基本セルを示す模式断面図である。 ＣＭＯＳイメージセンサの一例の構成を示す模式平面図である。 従来のＣＭＯＳイメージセンサにおける基本セル及びその周辺回路を示す模式断面図である。 フォトダイオードにおけるリークノイズを低減させた従来の基本セルを示す模式断面図である。

符号の説明

１ ＣＭＯＳイメージセンサ
２ イメージ部
３ タイミング発生部
４ 垂直走査部
５ 水平走査部
６ アナログ信号処理部
７ 論理回路部
８ Ａ／Ｄ変換部
９ デジタル信号処理部
１０ インターフェース（ＩＦ）部
１１ 基本セル
１２ Ｐ-型基板
１３ Ｐ型ウェル
１４ Ｎ型光電変換領域
１５ Ｐ+型素子分離領域
１６ 素子分離酸化膜
１７ ゲート酸化膜
１８ 層間絶縁膜
１９ 遮光膜
２０ Ｎ+型リセットドレイン領域
２１ リセットトランジスタ
２２ ドライバトランジスタ
２３ 水平選択スイッチ（トランジスタ）
２４ ロードトランジスタ
２５ 表面Ｐ+層
２６ 基板Ｐ+層
２７ Ｐ型層
２８ Ｐ-層
２９ フォトダイオードＰ型層
３０ 周辺回路Ｐ型層

Claims (4)

1. 第１導電型の半導体からなる基板層と、
   該基板層上に設けられた前記第１導電型の半導体層と、
   前記半導体層上に設けられた、前記第１導電型とは反対導電型である第２導電型の光電変換領域と、
   を有し、前記基板層の不純物濃度が前記半導体層の不純物濃度よりも高く、前記第１導電型の半導体層が、深さ方向の不純物プロファイルにおいて、フラットな部分を有している、固体撮像装置。
2. 半導体層上に、少なくとも画素内のトランジスタ下に形成される第１導電型の周辺回路半導体層を有し、該周辺回路半導体層の不純物濃度が前記半導体層に比べ高い、請求項１に記載の固体撮像装置。
3. 半導体層における不純物濃度の深さ分布がレトログレードプロファイルである請求項１または２に記載の固体撮像装置。
4. 半導体主面の表面から半導体層の基板層側の面までの距離が、２μｍ以上１０μｍ以下である請求項１乃至３いずれか１項に記載の固体撮像装置。

Images