JP2009135455A - 単結晶半導体層の形成方法、結晶性半導体層の形成方法、多結晶半導体層の形成方法、及び、半導体装置の作製方法 - Google Patents

単結晶半導体層の形成方法、結晶性半導体層の形成方法、多結晶半導体層の形成方法、及び、半導体装置の作製方法 Download PDF

Info

Publication number
JP2009135455A
JP2009135455A JP2008273420A JP2008273420A JP2009135455A JP 2009135455 A JP2009135455 A JP 2009135455A JP 2008273420 A JP2008273420 A JP 2008273420A JP 2008273420 A JP2008273420 A JP 2008273420A JP 2009135455 A JP2009135455 A JP 2009135455A
Authority
JP
Japan
Prior art keywords
insulating film
region
ingot
layer
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008273420A
Other languages
English (en)
Other versions
JP2009135455A5 (ja
Inventor
Koichiro Tanaka
幸一郎 田中
Satoru Okamoto
悟 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008273420A priority Critical patent/JP2009135455A/ja
Publication of JP2009135455A publication Critical patent/JP2009135455A/ja
Publication of JP2009135455A5 publication Critical patent/JP2009135455A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】大型の絶縁基板上に、大面積を有する単結晶半導体層を形成することを課題とする。
【解決手段】単結晶半導体インゴットの側面に第１の多孔層及び第２の多孔層を形成し、第２の多孔層上の一部に、溝と単結晶半導体層を形成し、大型絶縁基板上に、単結晶半導体インゴットを貼り合わせ、第１の多孔層と第２の多孔層の界面に、ウォータージェットを当て、単結晶半導体層を大型絶縁基板に貼り合わせる単結晶半導体層の形成方法、あるいは、結晶性半導体インゴットに水素イオンを照射し、結晶性半導体インゴット中に水素イオン照射領域を形成し、結晶性半導体インゴットを加熱しながら大型絶縁基板上で回転させ、水素イオン照射領域から結晶性半導体層を分離し、大型絶縁基板上に貼り合わせる結晶性半導体層の形成方法に関する。
【選択図】図１

Description

結晶性半導体基板から半導体層を薄片化して異種基板に接合するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ（シリコン・オン・インシュレータ））構造、特に貼り合わせＳＯＩ技術に関する。ガラス等の絶縁表面を有する基板に単結晶もしくは多結晶の半導体層を接合させたＳＯＩ基板の製造方法に関する。また、このようなＳＯＩ構造を有する基板を用いる半導体装置及びその作製方法に関する。
単結晶半導体のインゴットを薄く切断して作製されるシリコンウェハに代わり、絶縁層の上に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）と呼ばれる半導体基板（ＳＯＩ基板）が開発されており、マイクロプロセッサなどを製造する際の基板として普及しつつある。これは、ＳＯＩ基板を使った集積回路はトランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させ、低消費電力化を図るものとして注目されているからである。
一方、ガラスなどの絶縁基板にＳＯＩ層を形成しようとする試みもなされている。ガラス基板上にＳＯＩ層を形成したＳＯＩ基板の一例として、水素イオン注入分離法を用いて、コーティング膜を有するガラス基板上に薄い単結晶シリコン層を形成したものが知られている（特許文献１参照）。この場合にも、単結晶シリコン片に水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、ガラス基板と単結晶シリコン片を張り合わせ後に、微小気泡層を劈開面としてシリコン片を分離することで、ガラス基板上に薄いシリコン層（ＳＯＩ層）を形成している。
絶縁基板上にＳＯＩ層を形成する場合も、シリコンウェハから単結晶シリコン層を分離しているので、単結晶シリコン層の面積は、シリコンウェハに依存してしまう。
例えば、大型のディスプレイを、ガラス基板上に単結晶シリコン層を貼り合わせて作製する場合、多く使用されているのはφ３００ｍｍのシリコンウェハであり、シリコンウェハの大きさはガラス基板の大きさよりも小さい。そのため、１枚のシリコンウェハではガラス基板全面を覆うことができない。
従って、ガラス基板上に複数のシリコンウェハを貼り合わせなくてはならないが、複数のシリコンウェハをガラス基板上に隙間無く敷き詰めることは困難である。
隣り合うシリコンウェハの隙間部分にはシリコンが存在しないので、回路設計上の制約ができてしまい、デザインルールの自由度が大きく落ちることになる。
特開平１１−１６３３６３号公報
本発明では、大型の絶縁基板上に、大面積を有する単結晶半導体層を形成することを課題とする。
円柱状単結晶半導体インゴットを、上面の円と同心円状、あるいは、円周に沿って分離層を設け、中心軸に対して垂直な方向に分離してゆくと、大面積を有する単結晶半導体層を得られる。すなわち、円柱状単結晶半導体インゴットから桂剥きのように単結晶半導体層を分離する。
あるいは、単結晶半導体インゴットの代わりに、多結晶半導体インゴットを用い、多結晶半導体インゴットから多結晶半導体層を分離する。
本発明により、大型単結晶半導体層を形成することが可能である。本発明により得られた大型単結晶半導体層を用いることにより、ばらつきの小さい単結晶半導体層を活性層に用いた大型半導体装置を作製することが可能である。
本発明の大型単結晶半導体層では、結晶性不良領域が存在しないので、結晶性不良領域を回避して回路設計をしなくてはならないという制約がなくなる。従って、半導体装置のデザインルールの制限が極めて少なくなる。
また本発明により大型単結晶半導体層を形成することができるので、単結晶半導体層からより多くの活性層を形成することができ、半導体装置の量産が可能となる。
本発明は、単結晶半導体インゴットの側面に陽極化成を行い、第１の多孔層を形成し、前記陽極化成の条件を変えることにより、第２の多孔層を形成し、前記第２の多孔層上の一部に、溝を形成し、前記第２の多孔層上の前記溝以外の領域に、エピタキシャル成長した単結晶半導体層を形成し、大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、テトラエチルオルソシリケートを原料とした酸化珪素膜を用いて第３の絶縁膜を形成し、前記大型絶縁基板上の前記第３の絶縁膜上に、前記単結晶半導体インゴット上の前記溝を貼り合わせ、前記第１の多孔層と前記第２の多孔層の界面に、ウォータージェットを当て、前記単結晶半導体インゴットを回転させながら、前記単結晶半導体層及び前記第２の多孔層を、前記単結晶半導体インゴットから分離し、前記単結晶半導体層を前記第３の絶縁膜に貼り合わせ、前記大型絶縁基板上に、前記第１の絶縁膜、前記第２の絶縁膜、前記第３の絶縁膜、前記単結晶半導体層、前記第２の多孔層が形成され、前記第２の多孔層が除去されることを特徴とする単結晶半導体層の形成方法に関するものである。
また本発明は、結晶性半導体インゴットの側面から、前記結晶性半導体インゴットの中心軸に垂直な方向に水素イオンを照射し、前記結晶性半導体インゴット中に円状に水素イオン照射領域を形成し、前記結晶性半導体インゴットを円周に沿った方向に回転させ、前記結晶性半導体インゴットの中心軸に垂直な方向に移動させ、前記水素イオン照射領域から結晶性半導体層が分離され、大型絶縁基板上に貼り合わせられていくことを特徴とする結晶性半導体層の形成方法に関する。
また本発明は、円柱状の結晶性半導体インゴットを回転させながら、前記結晶性半導体インゴットに水素イオンを照射して、円状に水素イオン照射領域を形成し、前記結晶性半導体インゴットの前記水素イオン照射領域の外側の領域と、大型絶縁基板を接触させ、かつ、前記大型絶縁基板が前記結晶性半導体インゴットの前記水素イオン照射領域の外側の領域を包み込むように貼り合わせ、前記大型絶縁基板及び前記結晶性半導体インゴットを加熱しながら、前記水素イオン照射領域から、前記水素イオン照射領域の外側の領域である結晶性半導体層を分離し、前記結晶性半導体層を前記大型絶縁基板への貼り合わせることを特徴とする結晶性半導体層の形成方法に関する。
また本発明は、角形多結晶半導体インゴットに、水素イオンを照射して、前記角形多結晶半導体インゴット中に水素イオン照射領域を形成し、大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、テトラエチルオルソシリケートを原料とした酸化珪素膜を用いて第３の絶縁膜を形成し、前記第３の絶縁膜と、前記角形多結晶半導体インゴットの多結晶半導体層となる領域を向かい合わせ、加熱して、前記水素イオン照射領域から前記多結晶半導体層を分離し、前記大型絶縁基板上に前記多結晶半導体層を貼り合わせることを特徴とする多結晶半導体層の形成方法に関する。
また本発明は、単結晶半導体インゴットの側面に陽極化成を行い、第１の多孔層を形成し、前記陽極化成の条件を変えることにより、前記第１の多孔層上に第２の多孔層を形成し、前記第２の多孔層上の一部に、溝を形成し、前記第２の多孔層上の前記溝以外の領域に、エピタキシャル成長した単結晶半導体層を形成し、大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、テトラエチルオルソシリケートを原料とした酸化珪素膜を用いて第３の絶縁膜を形成し、前記大型絶縁基板上の前記第３の絶縁膜上に、前記単結晶半導体インゴット上の前記溝を貼り合わせ、前記第１の多孔層と前記第２の多孔層の界面に、ウォータージェットを当て、前記単結晶半導体インゴットを回転させながら、前記単結晶半導体層及び前記第２の多孔層を、前記単結晶半導体インゴットから分離し、前記単結晶半導体層を前記第３の絶縁膜に貼り合わせ、前記大型絶縁基板上に、前記第１の絶縁膜、前記第２の絶縁膜、前記第３の絶縁膜、前記単結晶半導体層、前記第２の多孔層が形成され、前記第２の多孔層が除去され、前記単結晶半導体層を、エッチングして島状半導体領域を形成し、前記島状半導体領域上に、ゲート絶縁膜を形成し、前記ゲート絶縁膜上に、ゲート電極を形成し、前記ゲート電極をマスクとして、前記島状半導体領域に一導電性を付与する不純物元素を添加し、前記島状半導体領域中に、ソース領域、ドレイン領域、チャネル形成領域を形成することを特徴とする半導体装置の作製方法に関する。
本発明において、前記単結晶半導体インゴットは、単結晶シリコンインゴットであり、前記単結晶半導体層は、単結晶シリコン層である。
また本発明において、結晶性半導体インゴットの側面から、前記結晶性半導体インゴットを回転させながら、前記結晶性半導体インゴットの中心軸に垂直な方向に水素イオンを照射し、前記結晶性半導体インゴット中に円状に水素イオン照射領域を形成し、前記結晶性半導体インゴットの中心軸に垂直な方向に移動させ、前記水素イオン照射領域から結晶性半導体層が分離され、大型絶縁基板上に貼り合わせられ、前記結晶性半導体層を、エッチングして島状半導体領域を形成し、前記島状半導体領域上に、ゲート絶縁膜を形成し、前記ゲート絶縁膜上に、ゲート電極を形成し、前記ゲート電極をマスクとして、前記島状半導体領域に一導電性を付与する不純物元素を添加し、前記島状半導体領域中に、ソース領域、ドレイン領域、チャネル形成領域を形成することを特徴とする半導体装置の作製方法に関する。
本発明において、前記結晶性半導体インゴットを、加熱しながら、円周に沿った方向に回転させる。
また本発明は、円柱状の結晶性半導体インゴットを回転させながら、前記結晶性半導体インゴットに水素イオンを照射して、円状に水素イオン照射領域を形成し、前記結晶性半導体インゴットの前記水素イオン照射領域の外側の領域と、大型絶縁基板を接触させ、かつ、前記大型絶縁基板が前記結晶性半導体インゴットの前記水素イオン照射領域の外側の領域を包み込むように貼り合わせ、前記大型絶縁基板及び前記結晶性半導体インゴットを加熱しながら、前記水素イオン照射領域から、前記水素イオン照射領域の外側の領域である結晶性半導体層を分離し、前記結晶性半導体層を前記大型絶縁基板へ貼り合わせ、前記結晶性半導体層を、エッチングして島状半導体領域を形成し、前記島状半導体領域上に、ゲート絶縁膜を形成し、前記ゲート絶縁膜上に、ゲート電極を形成し、前記ゲート電極をマスクとして、前記島状半導体領域に一導電性を付与する不純物元素を添加し、前記島状半導体領域中に、ソース領域、ドレイン領域、チャネル形成領域を形成することを特徴とする半導体装置の作製方法に関する。
本発明において、前記大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、テトラエチルオルソシリケートを原料とした酸化珪素膜を用いて第３の絶縁膜が形成されている。
本発明において、前記結晶性半導体インゴットは、結晶性シリコンインゴットであり、前記結晶性半導体層は、結晶性シリコン層である。
本発明において、前記結晶性半導体インゴットは、単結晶半導体インゴットまたは多結晶半導体インゴットであり、前記結晶性半導体層は、単結晶半導体層または多結晶半導体層である。
また本発明は、角形多結晶半導体インゴットに、水素イオンを照射して、前記角形多結晶半導体インゴット中に水素イオン照射領域を形成し、大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、テトラエチルオルソシリケートを原料とした酸化珪素膜を用いて第３の絶縁膜を形成し、前記第３の絶縁膜と、前記角形多結晶半導体インゴットの多結晶半導体層となる領域を向かい合わせ、加熱して、前記水素イオン照射領域から前記多結晶半導体層を分離し、前記大型絶縁基板上に前記多結晶半導体層を貼り合わせ、前記多結晶半導体層を、エッチングして島状半導体領域を形成し、前記島状半導体領域上に、ゲート絶縁膜を形成し、前記ゲート絶縁膜上に、ゲート電極を形成し、前記ゲート電極をマスクとして、前記島状半導体領域に一導電性を付与する不純物元素を添加し、前記島状半導体領域中に、ソース領域、ドレイン領域、チャネル形成領域を形成することを特徴とする半導体装置の作製方法に関する。
本発明において、前記角形多結晶半導体インゴットは、角形多結晶シリコンインゴットであり、前記多結晶半導体層は、多結晶シリコン層である。
本発明において、前記第１の絶縁膜は、酸素を含む窒化珪素膜を用いて形成され、前記第２の絶縁膜は、窒素を含む酸化珪素膜を用いて形成される。
なお本発明において、テトラエチルオルソシリケートを原料とした酸化珪素膜を用いる代わりに、珪素膜を熱酸化して得られた熱酸化膜（酸化珪素膜）を第３の絶縁膜としてもよい。
本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されない。本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を示し、液晶、エレクトロルミネセンス（ＥＬ）等を用いた表示装置、半導体回路及び電子機器は全て半導体装置とする。
［実施の形態１］
本実施の形態を、図１（Ａ）〜図１（Ｃ）、図２（Ａ）〜図２（Ｄ）、図７（Ａ）〜図７（Ｅ）を用いて説明する。
本実施の形態では、単結晶半導体インゴットとして、シリコンインゴットを用い、大面積を有する単結晶半導体層として、単結晶シリコン層を、シリコンインゴットから分離して、大型絶縁基板、例えば大型ガラス基板に貼り合わせる例について述べる。
まず、シリコンインゴット１００の側面全体に陽極化成を行い、第１の多孔層及び第２の多孔層として、第１のポーラスシリコン層１０１及び第２のポーラスシリコン層１０２を形成する。本実施の形態では、シリコンインゴット１００は直径３０ｃｍ、長さ１００ｃｍ以上のものを使用する。
ただし本発明では、半導体としてシリコンに限定されるものではなく、可能であれば他の半導体、例えばゲルマニウム、シリコンゲルマニウム等、並びに、酸化物半導体等を用いてもよい。このような、半導体インゴットを用いて、大面積を有する単結晶半導体層を形成すればよい。また多孔層もその半導体に応じた多孔層となる。
図１（Ｃ）に示すように、容器１１１中にフッ酸とエタノールの混合溶液１１３を満たし、その中にシリコンインゴット１００を設置する。シリコンインゴット１００を陽極、容器１１１の内側に設置された電極１１２を陰極として、電流源１１５につなげ電流を印加する。電極１１２は、白金（Ｐｔ）等を用いればよい。
電流を印加すると、シリコンインゴット１００の表面に、数ｎｍ径の微細孔が数十ｎｍの間隔でポーラスシリコン層が形成される。
ポーラスシリコン層形成の際に、形成条件、例えば電流密度を変えることにより、第１のポーラスシリコン層１０１と第２のポーラスシリコン層１０２を形成することができる。
第１のポーラスシリコン層１０１と第２のポーラスシリコン層１０２の界面にはひずみが局在する。第２のポーラスシリコン層１０２の孔の大きさが大きい程、ひずみが大きくなる。
その後、水素雰囲気中で１０００〜１１００℃程度で加熱する。この加熱工程によって、第１のポーラスシリコン層１０１と第２のポーラスシリコン層１０２それぞれの表面に形成された孔が封止され、平坦化される。
次いで、第２ポーラスシリコン層１０２上に、ＣＶＤ法等によりシリコンエピタキシャル層１０３（単結晶シリコン層）を成長させる。この時、第２ポーラスシリコン層１０２の側面に、溝１０４を形成してもよい。溝１０４を形成しなくても、後の工程でウォータージェット１３０を当てることにより、第１のポーラスシリコン層１０１と第２のポーラスシリコン層１０２を分離することができる。
溝１０４を形成する場合は、エピタキシャル層１０３を成長させる際に、第２ポーラスシリコン層１０２の一部にマスクを形成し、エピタキシャル成長させないことで形成してもよい。
また溝１０４を形成する場合は、エピタキシャル層１０３を第２ポーラスシリコン層１０２の全面に形成してから、レーザやブレード等のダイサーでエピタキシャル層１０３の一部を除去することにより形成してもよい。
以上のように、シリコンインゴット１００上に、第１のポーラスシリコン層１０１、第２のポーラスシリコン層１０２、シリコンエピタキシャル層１０３、溝１０４を形成し、これら全部を合わせたものをインゴット１０５とする。図１（Ａ）はインゴット１０５の断面図、図１（Ｂ）はインゴット１０５の斜視図である。
また、本実施の形態では、大型絶縁基板１２０としてガラス基板を用い、大型絶縁基板１２０上に、第１の絶縁膜１２１、第２の絶縁膜１２２、第３の絶縁膜１２３を形成する。本実施の形態では、プラズマＣＶＤ法により、第１の絶縁膜１２１として酸素を含む窒化珪素膜、第２の絶縁膜１２２として窒素を含む酸化珪素膜を形成する。さらに第３の絶縁膜１２３としては、プラズマＣＶＤ法により、ＴＥＯＳ（テトラエチルオルソシリケート）を原料として、５０〜１００ｎｍの膜厚になるように酸化珪素膜を形成する。また第３の絶縁膜１２３として、まず珪素膜を形成し、それを熱酸化して得られた熱酸化膜（酸化珪素膜）を用いてもよい。また、大型絶縁基板１２０、第１の絶縁膜１２１、第２の絶縁膜１２２、第３の絶縁膜１２３を合わせて、基板１２４と呼ぶ（図２（Ａ）参照）。
大型絶縁基板１２０としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのようなガラス基板、あるいはそのようなガラス基板以外にも、石英ガラスのような半導体基板の他、プラスチック基板等を適用することができる。
次いで、インゴット１０５の溝１０４を基板１２４に貼り合わせる。溝１０４を形成しない場合は、エピタキシャル層１０３の一部を基板１２４に接触させる。
さらに、第１のポーラスシリコン層１０１と第２のポーラスシリコン層１０２との界面の歪みの大きな場所に、ウォータージェット１３０を当てることにより、第１のポーラスシリコン層１０１と第２のポーラスシリコン層１０２との界面のゆがみの大きな箇所で分離する。
図２（Ｂ）は、基板１２４とインゴット１０５を、インゴット１０５の側面から見た側面図、図２（Ｃ）は、基板１２４とインゴット１０５を、インゴット１０５の断面から見た断面図である。
図２（Ｂ）に示すように、ウォータージェット１３０は、インゴット１０５の断面に対して当てられる。また、図２（Ｃ）においては図示されていないが、ウォータージェット１３０は、紙面の表面から裏面に向かう方向に当てられている。
インゴット１０５は、基板１２４上で、インゴット１０５の中心軸に対して垂直な方向に回転され、矢印１３５が示す移動方向に進みながら、溝１０４をきっかけとして、シリコンエピタキシャル層１０３及び第２のポーラスシリコン層１０２が分離される（図２（Ｄ）参照）。
本実施の形態では、シリコンインゴット１００として直径３０ｃｍ、長さ１００ｃｍ以上のものを用いているので、９４．２ｃｍ×１００ｃｍ以上という大面積を有するシリコンエピタキシャル層１０３を、基板１２４上に形成することができる。
さらに、基板１２４上のシリコンエピタキシャル層１０３と、第２のポーラスシリコン層１０２から、選択エッチングにより第２のポーラスシリコン層１０２を除去する（図７（Ａ）参照）。ポーラスシリコンは表面積が非常に大きいため（例えば、約１００ｍ２／ｃｍ３）、エッチング速度が速い。従って、第２のポーラスシリコン層１０２のみが選択的にエッチングされ、シリコンエピタキシャル層１０３のみが基板１２４上に残存する。
さらに、エッチング後は、水素アニール法により表面シリコン原子の移動を促進させて、シリコンエピタキシャル層１０３を、原子レベルで平坦化する。
以上の方法により大面積を有する基板１２４の全面に、シリコンエピタキシャル層１０３を形成することができる。
また、第２のポーラスシリコン層１０２とシリコンエピタキシャル層１０３を分離したシリコンインゴット１００及び第１のポーラスシリコン層１０１（図７（Ｂ）参照）は、第２のポーラスシリコン層１０２を形成するところから同様の手順をふむことにより、再利用可能である（図７（Ｃ）参照）。
あるいは、残存する第１のポーラスシリコン層１０１をシリコンインゴット１００から一度除去し（図７（Ｄ）参照）、新たに第１のポーラスシリコン層１０１及び第２のポーラスシリコン層１０２を形成してもよい（図７（Ｅ）参照）。
また、シリコンインゴット１００の直径が小さくなった場合、シリコンウェハとしての使用も可能である。
本実施の形態により、大面積を有する絶縁基板上に、大面積を有する単結晶シリコン層を形成することが可能となる。さらに、単結晶シリコン層を形成する材料であるシリコンインゴットを繰り返し用いることができ、大面積を有する単結晶シリコン層の量産が可能である。
［実施の形態２］
本実施の形態では、実施の形態１とは異なる方法で、大面積を有する単結晶シリコン層を得る方法、並びに、得られた単結晶シリコン層を用いて半導体装置を作製する方法について、図３（Ａ）〜図３（Ｂ）、図４（Ａ）〜図４（Ｄ）、図８（Ａ）〜図８（Ｃ）を用いて説明する。
また本実施の形態では、実施の形態１と同様に、単結晶半導体インゴットとして、シリコンインゴットを用い、大面積を有する単結晶半導体層として、単結晶シリコン層を、シリコンインゴットから分離して、大型絶縁基板、例えば大型ガラス基板に貼り合わせる例について述べる。
まず実施の形態１を基にして、大型絶縁基板１２０上に、第１の絶縁膜１２１、第２の絶縁膜１２２、第３の絶縁膜１２３を形成した、基板１２４を用意する。
本実施の形態では、大型絶縁基板１２０として、６８０ｍｍ×８８０ｍｍ、または、７３０ｍｍ×９２０ｍｍのガラス基板を用いる。
一方、シリコンインゴット１００は、例えば、直径３００ｍｍ（円周は約９４２ｍｍ）、長さ１０００ｍｍのものを用いる。
基板１２４にシリコンインゴット１００を設置し、基板１２４の、シリコンインゴット１００が設置されていない面に圧着用ローラ１４１を設置する。圧着用ローラ１４１とシリコンインゴット１００はそれぞれ点線の矢印１４２及び１４３の向きに回転する（図３（Ａ）参照）。なお、図３（Ａ）は、シリコンインゴット１００の断面方向から見た断面図であり、図３（Ｂ）はシリコンインゴット１００が設置されている基板１２４の面側から見た斜視図である。
シリコンインゴット１００の表面には、シリコンインゴット１００表面を平坦化する平坦化処理装置１４７が設置されている。
シリコンインゴット１００の表面から、シリコンインゴット１００の中心軸に垂直な方向に水素イオンを照射する。具体的には、シリコンインゴット１００に、水素イオン１４５のイオンドーピングまたはイオン注入を行う。これにより、シリコンインゴット１００の内部に螺旋状に水素イオン照射領域１４６が形成される。
シリコンインゴット１００を基板１２４に設置後、シリコンインゴット１００を、加熱しながら、シリコンインゴット１００の円周に沿った方向である点線の矢印１４３に沿って回転しながら、かつ、実線の矢印１４４に示す、シリコンインゴット１００の中心軸に垂直な方向である移動方向に進ませる。これにより、水素イオン照射領域１４６から単結晶シリコン層１５１が分離し、基板１２４上に貼り合わせられてゆく。
シリコンインゴット１００の半径方向に垂直な方向（中心軸方向）の結晶方位１６１、並びに、基板１２４上に形成された単結晶シリコン層１５１の結晶方位１６２は等しくなる（図４（Ａ）参照）。また、単結晶シリコン層１５１の結晶方位１６２は、シリコンインゴット１００の移動方向（実線の矢印１４４）に垂直、かつ、基板１２４の法線方向に垂直である。
従って、単結晶シリコン層１５１を基板１２４全面に形成後（図４（Ｂ）参照）、単結晶シリコン層１５１を用いて半導体装置、例えば、トランジスタを形成する場合、矢印１６３に示されるトランジスタのキャリアの流れる方向を、単結晶シリコン層１５１の結晶方位１６２と等しくなるように回路を設計すれば、バラツキが低減された半導体装置が作製できる（図４（Ｃ）及び図４（Ｄ）参照）。
なお図４（Ｃ）及び図４（Ｄ）に示すトランジスタは、単結晶シリコン層１５１から形成される活性層１７１と、ゲート電極１７２を有している。さらに活性層１７１中には、ソース領域またはドレイン領域の一方である領域１８１、ソース領域またはドレイン領域の他方である領域１８２、並びに、領域１８１及び領域１８２に挟まれ、ゲート絶縁膜を介してゲート電極１７２と重なっているチャネル形成領域１８３が形成されている。
図８（Ａ）に示すように、シリコンインゴット１００の半径をｒ、シリコンインゴット１００の長さをＷ、単結晶シリコン層１５１の長さをＬとする。シリコンインゴット１００の側面に水素イオンを注入して水素イオン照射領域１４６を形成後、基板１２４を貼り合わせると、Ｌの最大値は２πｒとなる。また単結晶シリコン層１５１の面積は、Ｗ×（２πｒ）となる（図８（Ｂ）参照）。ただし実施の形態１で述べたとおり、一度単結晶シリコン層１５１を分離したシリコンインゴット１００は、再使用可能であるので、新たな大面積を有する単結晶シリコン層を形成することができる。
一方、本実施の形態に示すように、水素イオン注入により水素イオン照射領域１４６形成と、貼り合わせを同時に行うと、単結晶シリコン層１５１の長さＬは、２πｒよりも長く、かつ、好きな長さにできる。シリコンインゴット１００がなくなるまでは、大面積を有する単結晶シリコン層を分離し続けることが可能である。
なお単結晶のシリコンインゴット１００の代わりに多結晶シリコンインゴットを用いて、単結晶シリコン層１５１の代わりに多結晶シリコン層を分離してもよい。すなわち、本実施の形態により、単結晶シリコンインゴットあるいは多結晶シリコンインゴットである結晶性シリコンインゴットから、単結晶シリコン層あるいは多結晶シリコン層である結晶性シリコン層を分離することが可能である。
本実施の形態では、実施の形態１と同様に、半導体としてシリコンに限定されるものではなく、可能であれば他の半導体、例えばゲルマニウム、シリコンゲルマニウム等、並びに、酸化物半導体等を用いてもよい。すなわち、実施の形態により、結晶性半導体インゴットから、結晶性半導体層を分離することが可能である。
［実施の形態３］
本実施の形態では、実施の形態１及び実施の形態２とは異なる方法で大面積を有する結晶性シリコン層を得る方法について、図５（Ａ）〜図５（Ｄ）、図６（Ａ）〜図６（Ｂ）を用いて説明する。
まず、円柱状の結晶性シリコンインゴット１１００を回転させながら、水素イオン１４５を照射する（図５（Ａ）及び図５（Ｂ）参照）。なお図５（Ａ）は、結晶性シリコンインゴット１１００の断面方向から見た断面図、図５（Ｂ）は、結晶性シリコンインゴット１１００の側面方向から見た斜視図である。
本実施の形態では、結晶性シリコンインゴット１１００として、直径８８０ｍｍ、長さ３００ｍｍのものを用いる。結晶性シリコンインゴット１１００としては、単結晶シリコンインゴットあるいは多結晶シリコンインゴットのいずれかを用いることができる。
結晶性シリコンインゴット１１００に水素イオン１４５を注入することにより、結晶性シリコンインゴット１１００内に、円状、より詳しくは同心円状に水素イオン照射領域１４６が形成される。また水素イオン照射領域１４６の外側の領域は、後の工程で分離されて、結晶性シリコン層１１５１となる。結晶性シリコン層１１５１は、結晶性シリコンインゴット１１００が単結晶シリコンインゴットの場合は単結晶シリコン層となり、結晶性シリコンインゴット１１００が多結晶シリコンインゴットの場合は多結晶シリコン層となる。
次いで、基板１２４を結晶性シリコン層１１５１となる領域を包み込むように貼り合わせる（図５（Ｃ）及び図５（Ｄ）参照）。なお図５（Ｃ）は、結晶性シリコンインゴット１１００の断面方向から見た断面図、図５（Ｄ）は、結晶性シリコンインゴット１１００の側面方向から見た斜視図である。
基板１２４は、実施の形態１の基板１２４と同じものであり、大型絶縁基板１２０、第１の絶縁膜１２１、第２の絶縁膜１２２、第３の絶縁膜１２３を有している。第３の絶縁膜１２３と結晶性シリコン層１１５１となる領域を接触させる。
大型絶縁基板１２０は、比較的曲げることの容易な薄いガラス基板を用いるとよい。
次いで、基板１２４及び結晶性シリコンインゴット１１００を加熱しながら、水素イオン照射領域１４６から、結晶性シリコン層１１５１の分離及び基板１２４への貼り合わせを行う（図６（Ａ）参照）。
以上により、基板１２４全面に結晶性シリコン層１１５１が形成される。本実施の形態では、結晶性シリコンインゴット１１００として、直径８８０ｍｍ、長さ３００ｍｍのものを用いているので、最大で（８８０π）×３００ｍｍ２の面積を有する結晶性シリコン層１１５１を得ることが可能である。
なお、本実施の形態では、図８（Ｂ）と同様に、結晶性シリコンインゴット１１００の半径をｒ、結晶性シリコンインゴット１１００の長さをＷ、結晶性シリコン層１１５１の長さをＬとすると、結晶性シリコン層１１５１の面積は、最大でＷ×（２πｒ）となる。
ただし実施の形態１と同様に、一度結晶性シリコン層１１５１を分離した結晶性シリコンインゴット１１００は、再使用可能であるので、新たな大面積を有する結晶性シリコン層を形成することができる。
［実施の形態４］
本実施の形態では、実施の形態１〜実施の形態３とは異なる方法で、大面積を有する結晶性シリコン層を、大面積を有する基板上に形成する方法について、図９（Ａ）〜図９（Ｅ）、図１０（Ａ）〜図１０（Ｄ）、図１１（Ａ）〜図１１（Ｂ）を用いて説明する。
るつぼ２０１に原材料２０２を入れ（図９（Ａ）参照）、加熱してシリコンの原材料２０２を溶解して、溶解液２０３とする（図９（Ｂ）参照）。その後、溶解液２０３を冷却し、るつぼ２０１の下部から上部に向かって結晶成長を開始させ、矢印２１１に示す一方向の結晶成長を有するシリコンインゴットを形成する（図９（Ｃ）参照）。るつぼ２０１が角形の場合、角形シリコンインゴット２０５が（図９（Ｄ）参照）、るつぼ２０１が円柱状の場合、円柱状シリコンインゴット２０６が形成される（図９（Ｅ）参照）。
なお、半導体としてシリコンではなく、その他の半導体例えばゲルマニウム、シリコンゲルマニウム等、並びに、酸化物半導体等を用いる場合は、それらの原材料を原材料２０２とする。
なお、溶解液２０３を冷却し、るつぼ２０１の下部から上部に向かって結晶成長を開始させる際に、るつぼ２０１に、矢印２１１に示す結晶成長方向に向かって、仕切り２０４を設置する（図９（Ｃ）参照）。溶解液２０３を冷却すると、るつぼ２０１の最下部にまず種結晶が発生するが、種結晶から仕切り２０４に沿って結晶成長が進み、多結晶シリコンインゴットが形成される。
このようにして形成された多結晶シリコンインゴットのうち、角形シリコンインゴット２０５は、縦の長さｂ、横の長さａ、高さｃを有し、また円柱状シリコンインゴット２０６は、直径ｄ、高さｅを有する。
角形シリコンインゴット２０５を用いて、大面積を有する多結晶シリコン層を形成する方法について、図１０（Ａ）〜図１０（Ｄ）を用いて説明する。
図１０（Ａ）に示すように、結晶成長方向である矢印２１１に対して垂直に、すなわち紙面の表面から裏面に向かう方向に、水素イオン１４５を注入し、角形シリコンインゴット２０５内に水素イオン照射領域１４６を形成する。
図２（Ａ）と同様に、大型絶縁基板１２０上に、第１の絶縁膜１２１、第２の絶縁膜１２２、第３の絶縁膜１２３を形成した基板１２４を、水素イオン照射領域１４６を形成した角形シリコンインゴット２０５に対向させる（図１０（Ｃ）参照）。
次いで加熱により水素イオン照射領域１４６から多結晶シリコン層１２５１を分離し、基板１２４に貼り合わせる（図１０（Ｄ）参照）。角形シリコンインゴット２０５は、再び水素イオンを照射し、多結晶シリコン層を分離するのに再利用される。
例えば、縦の長さｂが８８０ｍｍ、横の長さａが８８０ｍｍ、高さｃが２０５ｍｍの角形シリコンインゴット２０５が得られたとすると、結晶成長方向である矢印２１１に沿って切断すると、最大で８８０ｍｍ×２０５ｍｍの多結晶シリコン層１２５１を得ることができる。
また上記の多結晶シリコン層１２５１では、多結晶シリコン層１２５１の結晶成長方向と、半導体装置、例えばトランジスタの活性層のキャリア移動方向が同じ方向になるように、半導体装置を作製することができる。
また、図１０（Ｂ）に示すように、結晶成長方向である矢印２１１に沿って、水素イオン１４５を注入し、角形シリコンインゴット２０５内に水素イオン照射領域１４６を形成する。
第３の絶縁膜１２３と、多結晶シリコン層１２５１となる領域を向かい合わせ、加熱して、水素イオン照射領域１４６から多結晶シリコン層１２５１を、結晶成長方向である矢印２１１と垂直な方向に分離し、基板１２４上に多結晶シリコン層１２５１を貼り合わせる（図１０（Ｃ）及び図１０（Ｄ）参照）。
この場合は、縦の長さｂ×横の長さａの面積を有する多結晶シリコン層１２５１を得ることが可能である。例えば、縦の長さｂが８８０ｍｍ、横の長さａが８８０ｍｍ、高さｃが２０５ｍｍである場合、最大で８８０ｍｍ×８８０ｍｍの多結晶シリコン層１２５１を得ることができる。
さらに縦の長さｂが１２５０ｍｍ、横の長さａが１２５０ｍｍ、高さｃが５００ｍｍの角形シリコンインゴット２０５が得られた場合、結晶成長方向である矢印２１１に沿って分離すると、最大で１２５０ｍｍ×５００ｍｍの多結晶シリコン層１２５１、矢印２１１と垂直な方向に沿って分離すると、最大で１２５０ｍｍ×１２５０ｍｍの多結晶シリコン層１２５１を得ることが可能である。
また、図９（Ｃ）の工程において、仕切り２０４の代わりに、基板１２４を設置すると（図１１（Ａ）参照）、分離及び貼り合わせの工程なしで、大面積を有する多結晶シリコン層１２５１を、基板１２４上に形成することが可能である（図１１（Ｂ）参照）。また、矢印２１１に示す結晶成長方向に沿って、活性層のキャリア移動方向が同じ方向になるように、半導体装置を作製することができる。これにより半導体装置のバラツキを低減できる。
［実施の形態５］
本実施の形態では、実施の形態１〜実施の形態４により得られた、大面積を有する結晶性半導体層を用いて、半導体装置を作製する例を、図１２（Ａ）〜図１２（Ｅ）、図１３（Ａ）〜図１３（Ｄ）、図１４（Ａ）〜図１４（Ｂ）、図１５（Ａ）〜図１５（Ｃ）、図１６、図１７、図２７を用いて説明する。
まず、実施の形態１〜実施の形態４を基にして、基板３０１上に、結晶性半導体層として結晶性シリコン層３０２を形成する（図１２（Ａ）参照）。基板３０１は、基板１２４と同じものを用いてよく、結晶性シリコン層３０２は、シリコンエピタキシャル層１０３、単結晶シリコン層１５１、結晶性シリコン層１１５１、多結晶シリコン層１２５１を用いればよい。
次いで結晶性シリコン層３０２をエッチングして、島状半導体領域３０４、島状半導体領域３０５及び島状半導体領域３０６を形成する（図１２（Ｂ）参照）。
なお、実施の形態２でも述べたように、結晶性シリコン層３０２の結晶成長方向と、島状半導体領域３０６中のキャリアの流れる方向が等しくなるようにすると、バラツキが低減された半導体装置が作製できる。
次に、島状半導体領域３０４、島状半導体領域３０５及び島状半導体領域３０６上に、ゲート絶縁膜３０８を形成する。ゲート絶縁膜３０８は５ｎｍ以上５０ｎｍ以下の厚さに形成する。なお、ゲート絶縁膜３０８は、酸化シリコン膜もしくは酸素を含む窒化シリコン膜で形成することが好ましい。
本実施の形態では、気相成長法によりゲート絶縁膜３０８を形成する。なお、４５０℃以下の温度で良質なゲート絶縁膜３０８を形成する場合にはプラズマＣＶＤ法を適用することが好ましい。特にマイクロ波プラズマＣＶＤ法によるものであって、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であり、電子温度が０．２ｅＶ以上２．０ｅＶ以下（より好ましくは０．５ｅＶ以上１．５ｅＶ以下）程度であるものを用いることが好ましい。電子密度が高く、電子温度が低いと活性種の運動エネルギーが低いプラズマを利用するとプラズマダメージが少なく欠陥が少ない膜を形成することができる。
ゲート絶縁膜３０８形成後、島状半導体領域３０４、島状半導体領域３０５及び島状半導体領域３０６に、ｐ型を付与する不純物元素３２１を添加してもよい（図１２（Ｃ）参照）。なお本実施の形態では、ゲート絶縁膜３０８形成後に不純物元素３２１を添加しているが、ゲート絶縁膜３０８形成前でもよい。また、島状半導体領域３０４〜３０６を形成する前、結晶性シリコン層３０２に不純物元素３２１を添加してもよい。
ｐ型を付与する不純物元素３２１の添加は、後の工程で完成されるトランジスタのしきい値制御のためであるが、必要でなければｐ型を付与する不純物元素３２１を添加しなくてもよい。
ゲート絶縁膜３０８を形成した後、ゲート絶縁膜３０８上に導電膜を形成し、エッチングしてゲート電極を形成する。本実施の形態では、ゲート絶縁膜３０８上に第１の導電膜及び第２の導電膜を形成し、エッチングして積層構造を有するゲート電極を形成する。ゲート電極形成に用いる導電膜としては、例えば、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、ネオジム（Ｎｄ）等の金属元素、または前記金属元素を主成分とする合金材料、前記金属元素を含む金属窒化物等の化合物材料または、これらを複数用いた材料を用いることができる。
本実施の形態では、第１の導電膜としてモリブデン（Ｍｏ）、第２の導電膜として、タングステン（Ｗ）を用いる。
島状半導体領域３０４上にゲート絶縁膜３０８を介して、ゲート電極３１１及びゲート電極３１５を、島状半導体領域３０５上にゲート絶縁膜３０８を介して、ゲート電極３１２及びゲート電極３１６を、島状半導体領域３０６上にゲート絶縁膜３０８を介して、ゲート電極３１３及びゲート電極３１７を形成する（図１２（Ｄ）参照）。本実施の形態では、ゲート電極３１１〜ゲート電極３１３がモリブデンを用いて形成されており、ゲート電極３１５ゲート電極〜３１７はタングステンから形成されている。
なお、本実施の形態では、ゲート電極３１１及びゲート電極３１５、ゲート電極３１２及びゲート電極３１６、並びに、ゲート電極３１３及びゲート電極３１７と、二層の積層構造を有するゲート電極を形成したが、これに限定されるものではない。ゲート電極は、単層の導電膜を用いて形成してもよいし、また三層以上の積層構造を有していてもよい。
次に、島状半導体領域３０５の上にレジストマスク３３７を形成し、ｎ型を付与する不純物元素３２２、例えばリン（Ｐ）を第１の濃度で添加する。ｎ型を付与する不純物元素３２２は、島状半導体領域３０５には添加されない。また、島状半導体領域３０４においては、ゲート電極３１１及びゲート電極３１５がマスクとなり、ゲート電極３１１及びゲート電極３１５の下の領域にはｎ型を付与する不純物元素３２２が添加されない。さらに、島状半導体領域３０６においては、ゲート電極３１３及びゲート電極３１７がマスクとなり、ゲート電極３１３及びゲート電極３１７の下の領域にはｎ型を付与する不純物元素３２２が添加されない。
これにより島状半導体領域３０４中に、不純物領域３３２ａ及び不純物領域３３２ｂ、並びに、不純物領域３３２ａと不純物領域３３２ｂの間にチャネル形成領域３３１が形成され、また島状半導体領域３０６中に、不純物領域３３６ａ及び不純物領域３３６ｂ、並びに、不純物領域３３６ａと不純物領域３３６ｂの間にチャネル形成領域３３５が形成される（図１２（Ｅ）参照）。ｎ型を付与する不純物元素３２２としては、リン（Ｐ）以外にヒ素（Ａｓ）を用いてもよい。
次いで、島状半導体領域３０４上にレジストマスク３３８、島状半導体領域３０６上にレジストマスク３３９を形成し、島状半導体領域３０４及び島状半導体領域３０６にｐ型を付与する不純物元素３２４、例えばホウ素（Ｂ）を第２の濃度で添加する。ｐ型を付与する不純物元素３２４は、島状半導体領域３０４及び島状半導体領域３０６には添加されない。また、島状半導体領域３０５においては、ゲート電極３１２及びゲート電極３１６がマスクとなり、ゲート電極３１２及びゲート電極３１６の下の領域にはｐ型を付与する不純物元素３２４が添加されない。
これにより、島状半導体領域３０５中に、不純物領域３３４ａ及び不純物領域３３４ｂ、並びに、不純物領域３３４ａと不純物領域３３４ｂの間にチャネル形成領域３３３が形成される（図１３（Ａ）参照）。
次いで、ゲート絶縁膜３０８、ゲート電極３１１〜ゲート電極３１３、ゲート電極３１５〜ゲート電極３１７上に絶縁膜を成膜し、異方性エッチングにてエッチングし、ゲート電極３１１及びゲート電極３１５の側面にサイドウォール３８１ａ及びサイドウォール３８１ｂを、ゲート電極３１２及びゲート電極３１６の側面にサイドウォール３８２ａ及びサイドウォール３８２ｂを、ゲート電極３１３及びゲート電極３１７の側面にサイドウォール３８３ａ及びサイドウォール３８３ｂを形成する（図１３（Ｂ）参照）。サイドウォール３８１ａ、サイドウォール３８１ｂ、サイドウォール３８２ａ、サイドウォール３８２ｂ、サイドウォール３８３ａ、サイドウォール３８３ｂの材料となる絶縁膜は、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のうちのいずれか１つ、あるいは２つ以上の積層膜を用いればよい。
次いで、島状半導体領域３０５の上にレジストマスク３５５を形成し、ｎ型を付与する不純物元素３２５を第３の濃度で添加する。ｎ型を付与する不純物元素３２５は、島状半導体領域３０５には添加されない。また、島状半導体領域３０４においては、ゲート電極３１１及びゲート電極３１５、並びに、サイドウォール３８１ａ及びサイドウォール３８１ｂがマスクとなり、ゲート電極３１１及びゲート電極３１５、並びに、サイドウォール３８１ａ及びサイドウォール３８１ｂの下の領域には、ｎ型を付与する不純物元素３２５が添加されない。
不純物元素３２５は、不純物元素３２２と同じでも異なってもよいが、第３の濃度を第１の濃度より大きくして、不純物領域３３２ａ、不純物領域３３２ｂ、不純物領域３３６ａ、不純物領域３３６ｂのそれぞれの領域内に、より高濃度の不純物領域が形成されることとなる。
ｎ型を付与する不純物元素３２５の添加により、島状半導体領域３０４内に、高濃度不純物領域３４２ａ及び高濃度不純物領域３４２ｂ、低濃度不純物領域３４３ａ及び低濃度不純物領域３４３ｂ、チャネル形成領域３３１が形成される。また島状半導体領域３０６内に、高濃度不純物領域３４６ａ及び高濃度不純物領域３４６ｂ、低濃度不純物領域３４７ａ及び低濃度不純物領域３４７ｂ、チャネル形成領域３３５が形成される（図１３（Ｃ）参照）。
次いでレジストマスク３５５を除去し、島状半導体領域３０４上にレジストマスク３５６、島状半導体領域３０６上にレジストマスク３５７を形成する。ｐ型を付与する不純物元素３２６を、島状半導体領域３０５に第４の濃度で添加する。ｐ型を付与する不純物元素３２６は、ｐ型を付与する不純物元素３２４と同じであっても違っていてもよいが、第４の濃度は第２の濃度より大きくして、不純物領域３３４ａ及び不純物領域３３４ｂ内に、より高濃度の不純物領域を形成する。
島状半導体領域３０５において、ゲート電極３１２及びゲート電極３１６、サイドウォール３８２ａ及びサイドウォール３８２ｂをマスクにして、ｐ型を付与する不純物元素３２６を添加することにより、島状半導体領域３０５内に、高濃度不純物領域３４４ａ及び高濃度不純物領域３４４ｂ、低濃度不純物領域３４５ａ及び低濃度不純物領域３４５ｂ、チャネル形成領域３３３を形成する（図１３（Ｄ）参照）。
また、図１２（Ｅ）及び図１３（Ａ）〜図１３（Ｄ）に示す作製工程と別の方法で、不純物領域を形成する方法について、図１５（Ａ）〜図１５（Ｃ）を用いて説明する。
まず、図１２（Ｄ）に示す、ゲート電極３１１〜３１３及び３１５〜３１７を形成するまでの作製工程を行った後、図１３（Ｂ）の作製工程に基づいて、ゲート電極３１１及びゲート電極３１５の側面にサイドウォール３８１ａ及びサイドウォール３８１ｂを、ゲート電極３１２及びゲート電極３１６の側面にサイドウォール３８２ａ及びサイドウォール３８２ｂを、ゲート電極３１３及びゲート電極３１７の側面にサイドウォール３８３ａ及びサイドウォール３８３ｂを形成する（図１５（Ａ）参照）。
島状半導体領域３０５上にレジストマスク３５５を形成し、ｎ型を付与する不純物元素３２５を、島状半導体領域３０４及び島状半導体領域３０６に添加する。ｎ型を付与する不純物元素３２５は、サイドウォール３８１ａ及びサイドウォール３８１ｂを通過して島状半導体領域３０４に添加されるので、島状半導体領域３０４内のサイドウォール３８１ａ及びサイドウォール３８１ｂの下の領域は、サイドウォール３８１ａ及びサイドウォール３８１ｂが形成されていない領域よりも濃度が小さくなる。島状半導体領域３０６においても同様である。
ｎ型を付与する不純物元素３２５の添加により、島状半導体領域３０４内に、高濃度不純物領域３９２ａ及び高濃度不純物領域３９２ｂ、低濃度不純物領域３９３ａ及び低濃度不純物領域３９３ｂ、チャネル形成領域３３１が形成される。また島状半導体領域３０６内に、高濃度不純物領域３９６ａ及び高濃度不純物領域３９６ｂ、低濃度不純物領域３９７ａ及び低濃度不純物領域３９７ｂ、チャネル形成領域３３５が形成される（図１５（Ｂ）参照）。
次いで、レジストマスク３５５を除去し、島状半導体領域３０４上にレジストマスク３５６、島状半導体領域３０６上にレジストマスク３５７を形成し、ｐ型を付与する不純物元素３２６を島状半導体領域３０５に添加する。ｐ型を付与する不純物元素３２６は、サイドウォール３８２ａ及びサイドウォール３８２ｂを通過して島状半導体領域３０５に添加されるので、島状半導体領域３０５内のサイドウォール３８２ａ及びサイドウォール３８２ｂの下の領域は、サイドウォール３８２ａ及びサイドウォール３８２ｂが形成されていない領域よりも濃度が小さくなる。
ｐ型を付与する不純物元素３２６の添加により、島状半導体領域３０５内に、高濃度不純物領域３９４ａ及び高濃度不純物領域３９４ｂ、低濃度不純物領域３９５ａ及び低濃度不純物領域３９５ｂ、チャネル形成領域３３５が形成される（図１５（Ｃ）参照）。
図１３（Ｄ）あるいは図１５（Ｃ）に示す作製工程終了後、レジストマスク３５６及びレジストマスク３５７を除去する。島状半導体領域３０４〜島状半導体領域３０６、ゲート電極３１１〜ゲート電極３１３及びゲート電極３１５〜ゲート電極３１７、サイドウォール３８１ａ、サイドウォール３８１ｂ、サイドウォール３８２ａ、サイドウォール３８２ｂ、サイドウォール３８３ａ及びサイドウォール３８３ｂを覆って、保護膜３５１を形成する。
保護膜３５１には、窒化シリコン膜または酸素を含む窒化シリコン膜を用いることができる。保護膜３５１上には、層間絶縁膜３５２を形成する。層間絶縁膜３５２として、酸化シリコン膜、窒化シリコン膜、窒素を含む酸化シリコン膜、酸素を含む窒化シリコン膜などの無機絶縁膜や、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜やポリイミドに代表される有機樹脂膜の単層膜、あるいは２つ以上の層を積層した積層膜を用いることが可能である（図１４（Ａ）参照）。
層間絶縁膜３５２にはコンタクトホールを形成し、層間絶縁膜３５２及びコンタクトホールを覆って導電膜を形成し、導電膜をエッチングして、配線３６１〜配線３６５を形成する。
配線３６１〜配線３６５を形成するための導電膜として、下層にモリブデン、クロム、チタンなどの金属膜、中層にアルミニウム膜あるいはアルミニウム合金膜、上層にモリブデン、クロム、チタンなどの金属膜を積層した導電膜を用いてもよい。モリブデン、クロム、チタンなどの金属膜は、アルミニウム膜あるいはアルミニウム合金膜のバリアメタルとして機能する。
層間絶縁膜３５２及び保護膜３５１中に設けられたコントクトホールを介して、配線３６１は、高濃度不純物領域３４２ａあるいは高濃度不純物領域３９２ａに電気的に接続されている。配線３６２は、高濃度不純物領域３４２ｂあるいは高濃度不純物領域３９２ｂ、並びに、高濃度不純物領域３４４ａあるいは高濃度不純物領域３９４ａに電気的に接続されている。配線３６３は、高濃度不純物領域３４４ｂあるいは高濃度不純物領域３９４ｂに電気的に接続されている。配線３６４は、高濃度不純物領域３４６ａあるいは高濃度不純物領域３９６ａに電気的に接続されている。配線３６５は、高濃度不純物領域３４６ｂあるいは高濃度不純物領域３９６ｂに電気的に接続されている（図１４（Ｂ）参照）。
ソース領域及びドレイン領域である高濃度不純物領域３４２ａ及び高濃度不純物領域３４２ｂ、低濃度不純物領域３４３ａ及び低濃度不純物領域３４３ｂ、チャネル形成領域３３１を有する島状半導体領域３０４、ゲート絶縁膜３０８、ゲート電極３１１及びゲート電極３１５を有するトランジスタ３７１は、ｎチャネル型トランジスタである。ソース領域及びドレイン領域である高濃度不純物領域３４４ａ及び高濃度不純物領域３４４ｂ、低濃度不純物領域３４５ａ及び低濃度不純物領域３４５ｂ、チャネル形成領域３３３を有する島状半導体領域３０５、ゲート絶縁膜３０８、ゲート電極３１２及びゲート電極３１６を有するトランジスタ３７２は、ｐチャネル型トランジスタである。ソース領域及びドレイン領域である高濃度不純物領域３４６ａ及び高濃度不純物領域３４６ｂ、低濃度不純物領域３４７ａ及び低濃度不純物領域３４７ｂ、チャネル形成領域３３５を有する島状半導体領域３０６、ゲート絶縁膜３０８、ゲート電極３１３及びゲート電極３１７を有するトランジスタ３７４は、ｎチャネル型トランジスタである。トランジスタ３７１とトランジスタ３７２はＣＭＯＳ回路３７３を構成している。
同様に、ソース領域及びドレイン領域である高濃度不純物領域３９２ａ及び高濃度不純物領域３９２ｂ、低濃度不純物領域３９３ａ及び低濃度不純物領域３９３ｂ、チャネル形成領域３３１を有する島状半導体領域３０４、ゲート絶縁膜３０８、ゲート電極３１１及びゲート電極３１５を有するトランジスタ３７１は、ｎチャネル型トランジスタである。ソース領域及びドレイン領域である高濃度不純物領域３９４ａ及び高濃度不純物領域３９４ｂ、低濃度不純物領域３９５ａ及び低濃度不純物領域３９５ｂ、チャネル形成領域３３３を有する島状半導体領域３０５、ゲート絶縁膜３０８、ゲート電極３１２及びゲート電極３１６を有するトランジスタ３７２は、ｐチャネル型トランジスタである。ソース領域及びドレイン領域である高濃度不純物領域３９６ａ及び高濃度不純物領域３９６ｂ、低濃度不純物領域３９７ａ及び低濃度不純物領域３９７ｂ、チャネル形成領域３３５を有する島状半導体領域３０６、ゲート絶縁膜３０８、ゲート電極３１３及びゲート電極３１７を有するトランジスタ３７４は、ｎチャネル型トランジスタである。トランジスタ３７１とトランジスタ３７２はＣＭＯＳ回路３７３を構成している。
ただし、ｐチャネル型トランジスタであるトランジスタ３７２については、低濃度不純物領域３４５ａ及び低濃度不純物領域３４５ｂ、あるいは、低濃度不純物領域３９５ａ及び低濃度不純物領域３９５ｂを形成せず、ソース領域及びドレイン領域である高濃度不純物領域のみを形成してもよい。その場合には、島状半導体領域３０５内には、ゲート電極３１２及びゲート電極３１６の下の領域にチャネル形成領域３３３、それ以外の領域に高濃度不純物領域が形成される。このような構造を得るには、島状半導体領域３０５上にゲート電極３１２及びゲート電極３１６形成後、ｐ型を付与する不純物元素を高濃度で添加すればよい。
また、ｐチャネル型トランジスタを単独で用いる場合には、配線３６２をｎチャネル型トランジスタ３７２に接続しなければよい。
また、本実施の形態ではサイドウォールを形成したが、必要でなければサイドウォールを形成せず、ゲート電極のみを形成すればよい。その場合には、一導電性を付与する不純物を添加する際のマスクとして、ゲート電極、ゲート絶縁膜、または新たに形成するレジストマスクのうちのいずれか１つ、あるいはこれらを２つ以上組み合わせたものを用いればよい。
本実施の形態により形成されたＣＭＯＳ回路３７３及びトランジスタ３７４を、液晶表示装置に適用した例を、図１６、図１７、図２７を用いて説明する。
図１６に、液晶表示装置の画素部の断面を示す。画素トランジスタとして機能するトランジスタ３７４、層間絶縁膜３５２、画素電極４０１を覆うように、配向膜４０２を形成する。なお、配向膜４０２は、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜４０２の表面にラビング処理を行う。
そして、対向基板４１１には、遮光層４１２（ブラックマトリクスともいう）、着色層４１３、及びオーバーコート層４１４からなるカラーフィルタを設け、さらに透光性を有する電極からなる対向電極４１５と、その上に配向膜４１６を形成する。対向電極４１５が透光性を有する電極で形成されることにより、本実施の形態の液晶表示装置は透過型液晶表示装置となる。なお対向電極４１５を反射電極で形成すると、本実施の形態の液晶表示装置は反射型液晶表示装置となる。なお図２７は、図１６に示すトランジスタ３７４及び画素電極４０１の位置関係を示す上面図である。
図１７に、図１６に示す画素部を有する液晶表示装置を示す。図１７に示す液晶表示装置は、複数の画素が設けられた画素部４２２と、走査線駆動回路４２３、選択された画素にビデオ信号を供給する信号線駆動回路４２４を有する液晶表示パネル４２１、並びに、コントロール回路４３２や信号分割回路４３３などが形成された回路基板４３１を有している。液晶表示パネル４２１と回路基板４３１は、接続配線４３４によって電気的に接続されている。
以上により、大面積化された単結晶半導体膜を有するＳＯＩ基板を用いてトランジスタ、並びに、液晶表示装置を作製することができる。
本実施の形態では、実施の形態１〜実施の形態４に示した方法により形成される大面積の単結晶シリコン層を用いて形成されており、結晶方位が一定の単結晶シリコン層によって形成されているため、均一で高性能なトランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
［実施の形態６］
本実施の形態では、実施の形態１〜実施の形態４の結晶性半導体層及び実施の形態５のトランジスタを用いて作製される発光装置について、図２６（Ａ）〜図２６（Ｂ）を用いて説明する。
図２６（Ａ）は発光装置の画素の平面図であり、信号線８８２に接続する選択用トランジスタ８５１と、電流供給線８５２に接続する表示制御用トランジスタ８５３を有している。発光装置は、一対の電極間にエレクトロルミネセンス材料を含んで形成される発光層（ＥＬ層ともいう）を挟んでなる発光素子が各画素に設けられる構成となっている。発光素子を構成する一方の電極が画素電極８８３であり、画素電極８８３は表示制御用トランジスタ８５３に接続されている。図２６（Ｂ）はこのような画素の要部を示す断面図である。
図２６（Ｂ）において、基板８７１上に半導体膜８７９、ゲート絶縁膜８８４、ゲート電極８８５が積層して形成された部分があり、選択用トランジスタ８５１及び表示制御用トランジスタ８５３はそのような領域を含んで構成されている。半導体膜８７９を、実施の形態１〜実施の形態４の結晶性半導体層としてもよいし、選択用トランジスタ８５１と表示制御用トランジスタ８５３を、実施の形態５のトランジスタとしてもよい。
また、表示制御用トランジスタ８５３のゲート電極８８５を覆って、層間絶縁膜８８７が形成されている。層間絶縁膜８８７上に、信号線８８２、電流供給線８５２、電極８５９、８６０などが形成されている。また、層間絶縁膜８８７上には、電極８６０に電気的に接続されている画素電極８８３が形成されている。画素電極８８３は周辺部が絶縁性の隔壁層８５４で囲まれている。画素電極８８３上には発光層８５５が形成されている。発光層８５５上には対向電極８５６が形成されている。画素部は封止樹脂８５７が充填され、補強板として対向基板８５８が設けられている。
選択用トランジスタ８５１のソース領域及びドレイン領域の一方は、上述の通り信号線８８２と電気的に接続されている。また、選択用トランジスタ８５１のソース領域及びドレイン領域の他方は、電極８５９を介して、表示制御用トランジスタ８５３のゲート電極８８５と電気的に接続されている。また選択用トランジスタ８５１はゲート電極と連続してつながっているゲート配線８８０を有する。
本実施の形態の発光装置は、大面積の結晶性半導体層を用いて形成されており、結晶方位が一定の結晶性半導体層によって形成されているため、各トランジスタ間での特性バラツキを抑えることができる。なお、結晶性半導体層層で形成されるトランジスタは、例えばアモルファスシリコントランジスタよりも電流駆動能力など全ての動作特性が優れているので、トランジスタのサイズを小型化することができるため、表示パネルにおける画素部の開口率を向上させることができる。従って、高画質な表示を行うことができる。
［実施の形態７］
本実施の形態では、実施の形態１〜実施の形態４の結晶性半導体層及び実施の形態５のトランジスタを用いて作製される半導体装置の一例として、マイクロプロセッサについて、図２４を用いて説明する。
図２４に示すマイクロプロセッサ８００は、演算回路８０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ；ＡＬＵともいう）、演算回路制御部８０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部８０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部８０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部８０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ８０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部８０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース８０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ８０９、及びメモリインターフェース８１０（ＲＯＭ Ｉ／Ｆ）を有している。
実施の形態１〜実施の形態４の結晶性半導体層及び実施の形態５のトランジスタを用いて、演算回路８０１、演算回路制御部８０２、命令解析部８０３、割り込み制御部８０４、タイミング制御部８０５、レジスタ８０６、レジスタ制御部８０７、バスインターフェース８０８、読み出し専用メモリ８０９、メモリインターフェース８１０のそれぞれ、もしくは、少なくとも１つ、または２つ以上が形成される。
バスインターフェース８０８を介してマイクロプロセッサに入力された命令は命令解析部８０３に入力され、デコードされた後に演算回路制御部８０２、割り込み制御部８０４、レジスタ制御部８０７、タイミング制御部８０５に入力される。演算回路制御部８０２、割り込み制御部８０４、レジスタ制御部８０７、タイミング制御部８０５は、デコードされた命令に基づき各種制御を行う。
具体的に演算回路制御部８０２は、演算回路８０１の動作を制御するための信号を生成する。また、割り込み制御部８０４は、マイクロプロセッサのプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部８０７は、レジスタ８０６のアドレスを生成し、マイクロプロセッサの状態に応じてレジスタ８０６の読み出しや書き込みを行う。タイミング制御部８０５は、演算回路８０１、演算回路制御部８０２、命令解析部８０３、割り込み制御部８０４、レジスタ制御部８０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部８０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図２４に示すマイクロプロセッサ８００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
本実施の形態のマイクロプロセッサ８００は、実施の形態１〜実施の形態４に示した方法により形成される大面積の単結晶シリコン層を用いて作製されており、結晶方位が一定の単結晶シリコン層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
［実施の形態８］
本実施の形態では、実施の形態１〜実施の形態４の結晶性半導体層及び実施の形態５のトランジスタを用いて作製される半導体装置の一例として、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置について、図２５を用いて説明する。
図２５は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ８２１は、アナログ回路部８２２とデジタル回路部８２３を有している。アナログ回路部８２２として、共振容量を有する共振回路８２４、整流回路８２５、定電圧回路８２６、リセット回路８２７、発振回路８２８、復調回路８２９と、変調回路８３０を有している。デジタル回路部８２３は、ＲＦインターフェース８３１、制御レジスタ８３２、クロックコントローラ８３３、ＣＰＵインターフェース８３４、中央処理ユニット（ＣＰＵ）８３５、ランダムアクセスメモリ（ＲＡＭ）８３６、読み出し専用メモリ（ＲＯＭ）８３７を有している。
実施の形態１〜実施の形態４の結晶性半導体層及び実施の形態５のトランジスタを用いて、共振回路８２４、整流回路８２５、定電圧回路８２６、リセット回路８２７、発振回路８２８、復調回路８２９と、変調回路８３０、ＲＦインターフェース８３１、制御レジスタ８３２、クロックコントローラ８３３、ＣＰＵインターフェース８３４、ＣＰＵ８３５、ＲＡＭ８３６、ＲＯＭ８３７のそれぞれ、もしくは、少なくとも１つ、または２つ以上が形成される。
このような構成のＲＦＣＰＵ８２１の動作は以下の通りである。アンテナ８３８が受信した信号は共振回路８２４により誘導起電力を生じる。誘導起電力は整流回路８２５を経て容量部８３９に充電される。この容量部８３９はセラミックコンデンサや電気二重層コンデンサなどのキャパシタで形成されていることが好ましい。容量部８３９はＲＦＣＰＵ８２１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ８２１を構成する絶縁表面を有する基板に取り付けられていれば良い。
リセット回路８２７は、デジタル回路部８２３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路８２８は定電圧回路８２６により生成される制御信号に応じて、クロック信号の周波数とデューティ比を変更する。ローパスフィルタで形成される復調回路８２９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路８３０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路８３０は、共振回路８２４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ８３３は、電源電圧又はＣＰＵ８３５における消費電流に応じてクロック信号の周波数とデューティ比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路８４０が行っている。
アンテナ８３８からＲＦＣＰＵ８２１に入力された信号は復調回路８２９で復調された後、ＲＦインターフェース８３１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ８３２に格納される。制御コマンドには、ＲＯＭ８３７に記憶されているデータの読み出し、ＲＡＭ８３６へのデータの書き込み、ＣＰＵ８３５への演算命令などが含まれている。ＣＰＵ８３５は、ＣＰＵインターフェース８３４を介してＲＯＭ８３７、ＲＡＭ８３６、制御レジスタ８３２にアクセスする。ＣＰＵインターフェース８３４は、ＣＰＵ８３５が要求するアドレスより、ＲＯＭ８３７、ＲＡＭ８３６、制御レジスタ８３２のいずれかに対するアクセス信号を生成する機能を有している。
ＣＰＵ８３５の演算方式は、ＲＯＭ８３７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使ってＣＰＵ８３５が実行する方式を適用することができる。
本実施の形態のＲＦＣＰＵ８２１は、実施の形態１〜実施の形態４に示した方法により形成される大面積の結晶性半導体層を用いて作製されており、結晶方位が一定の結晶性半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部８３９を小型化しても長時間の動作を保証することができる。図２５ではＲＦＣＰＵの形態について示しているが、通信機能、演算処理機能、メモリ機能を備えたものであれば、ＩＣタグのようなものであっても良い。
［実施の形態９］
本実施の形態では、実施の形態１〜実施の形態４の結晶性半導体層及び実施の形態５の液晶表示装置を適用した電子機器について、図１８、図１９、図２０（Ａ）〜図２０（Ｂ）、図２１、図２２（Ａ）〜図２２（Ｅ）、図２３（Ａ）〜図２３（Ｂ）、図２８（Ａ）〜図２８（Ｃ）を用いて説明する。
図１８は、液晶テレビ受像機の主要な構成を示すブロック図である。図１８に示す液晶テレビ受像機は、画素部５０２、走査線駆動回路５０３、信号線駆動回路５０４を有する液晶表示パネル５０１を有している。液晶表示パネル５０１は、実施の形態４に基づいて作製すればよい。画素部５０２、走査線駆動回路５０３、信号線駆動回路５０４はそれぞれ、図１７に示す画素部４２２、走査線駆動回路４２３、信号線駆動回路４２４に基づいて作製すればよい。
液晶表示パネル５０１は、コントロール回路５１２及び信号分割回路５１３に電気的に接続されている。コントロール回路５１２及び信号分割回路５１３はそれぞれ、図１７に示すコントロール回路４３２や信号分割回路４３３に基づいて作製すればよい。また、液晶表示パネル５０１、並びに、コントロール回路５１２及び信号分割回路５１３との電気的接続は、接続配線４３４と同様の配線で行えばよい。
チューナ５２１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路５２２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路５２３と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路５１２により処理される。コントロール回路５１２は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路５１３を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
チューナ５２１で受信した信号のうち、音声信号は音声信号増幅回路５２５に送られ、その出力は音声信号処理回路５２６を経てスピーカ５２７に供給される。制御回路５２８は受信局（受信周波数）や音量の制御情報を入力部５２９から受け、チューナ５２１や音声信号処理回路５２６に信号を送出する。
図１９（Ａ）に示すように、図１８に示す液晶表示装置を筐体５３１に組みこんで、テレビ受像機を完成させることができる。図１８に示す液晶表示装置により、表示画面５３２が形成される。また、スピーカ５３３、操作スイッチ５３４などが適宜備えられている。
また図１９（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体５４２にはバッテリ及び信号受信器が内蔵されており、そのバッテリで表示部５４３やスピーカ部５４７を駆動させる。バッテリは充電器５４１で繰り返し充電が可能となっている。また、充電器５４１は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体５４２は操作キー５４６によって制御する。また、図１９（Ｂ）に示す装置は、操作キー５４６を操作することによって、筐体５４２から充電器５４１に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー５４６を操作することによって、筐体５４２から充電器５４１に信号を送り、さらに充電器５４１が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。
本発明を図１８、図１９（Ａ）〜図１９（Ｂ）に示すテレビ受像器に使用することにより、品質のよい表示装置を備えたテレビ受像器を得ることが可能となる。
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
図２０（Ａ）は本発明を用いて形成された液晶表示パネル６０１とプリント配線基板６０２を組み合わせたモジュールを示している。液晶表示パネル６０１は、複数の画素が設けられた画素部６０３と、第１の走査線駆動回路６０４、第２の走査線駆動回路６０５と、選択された画素にビデオ信号を供給する信号線駆動回路６０６を備えている。液晶表示パネル６０１は、実施の形態５に基づいて作製すればよい。
プリント配線基板６０２には、コントローラ６０７、中央処理装置（ＣＰＵ）６０８、メモリ６０９、電源回路６１０、音声処理回路６１１及び送受信回路６１２などが備えられている。プリント配線基板６０２と液晶表示パネル６０１は、フレキシブル・プリント・サーキット（ＦＰＣ）６１３により接続されている。プリント配線基板６０２には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ６０７、音声処理回路６１１、メモリ６０９、ＣＰＵ６０８、電源回路６１０などは、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式を用いて液晶表示パネル６０１に実装することもできる。ＣＯＧ方式により、プリント配線基板６０２の規模を縮小することができる。
プリント配線基板６０２に備えられたインターフェース６１４を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行うためのアンテナ用ポート６１５が、プリント配線基板６０２に設けられている。
図２０（Ｂ）は、図２０（Ａ）に示したモジュールのブロック図を示す。このモジュールは、メモリ６０９としてＶＲＡＭ６１６、ＤＲＡＭ６１７、フラッシュメモリ６１８などが含まれている。ＶＲＡＭ６１６にはパネルに表示する画像のデータが、ＤＲＡＭ６１７には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
電源回路６１０は、液晶表示パネル６０１、コントローラ６０７、ＣＰＵ６０８、音声処理回路６１１、メモリ６０９、送受信回路６１２を動作させる電力を供給する。またパネルの仕様によっては、電源回路６１０に電流源が備えられている場合もある。
ＣＰＵ６０８は、制御信号生成回路６２０、デコーダ６２１、レジスタ６２２、演算回路６２３、ＲＡＭ６２４、ＣＰＵ６０８用のインターフェース６１９などを有している。インターフェース６１９を介してＣＰＵ６０８に入力された各種信号は、一旦レジスタ６２２に保持された後、演算回路６２３、デコーダ６２１などに入力される。演算回路６２３では、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ６２１に入力された信号はデコードされ、制御信号生成回路６２０に入力される。制御信号生成回路６２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路６２３において指定された場所、具体的にはメモリ６０９、送受信回路６１２、音声処理回路６１１、コントローラ６０７などに送る。
メモリ６０９、送受信回路６１２、音声処理回路６１１、コントローラ６０７は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
入力手段６２５から入力された信号は、インターフェース６１４を介してプリント配線基板６０２に実装されたＣＰＵ６０８に送られる。制御信号生成回路６２０は、ポインティングデバイスやキーボードなどの入力手段６２５から送られてきた信号に従い、ＶＲＡＭ６１６に格納してある画像データを所定のフォーマットに変換し、コントローラ６０７に送付する。
コントローラ６０７は、パネルの仕様に合わせてＣＰＵ６０８から送られてきた画像データを含む信号にデータ処理を施し、液晶表示パネル６０１に供給する。またコントローラ６０７は、電源回路６１０から入力された電源電圧やＣＰＵ６０８から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、液晶表示パネル６０１に供給する。
送受信回路６１２では、アンテナ６２８において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路６１２において送受信される信号のうち音声情報を含む信号が、ＣＰＵ６０８からの命令に従って、音声処理回路６１１に送られる。
ＣＰＵ６０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路６１１において音声信号に復調され、スピーカ６２７に送られる。またマイク６２６から送られてきた音声信号は、音声処理回路６１１において変調され、ＣＰＵ６０８からの命令に従って、送受信回路６１２に送られる。
コントローラ６０７、ＣＰＵ６０８、電源回路６１０、音声処理回路６１１、メモリ６０９を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
図２１は、図２０（Ａ）〜図２０（Ｂ）に示すモジュールを含む携帯電話機の一態様を示している。液晶表示パネル６０１はハウジング６３０に脱着自在に組み込まれる。ハウジング６３０は液晶表示パネル６０１のサイズに合わせて、形状や寸法を適宜変更することができる。液晶表示パネル６０１を固定したハウジング６３０はプリント基板６３１に嵌着されモジュールとして組み立てられる。
液晶表示パネル６０１はＦＰＣ６１３を介してプリント基板６３１に接続される。プリント基板６３１には、スピーカ６３２、マイクロフォン６３３、送受信回路６３４、ＣＰＵ及びコントローラなどを含む信号処理回路６３５が形成されている。このようなモジュールと、入力手段６３６、バッテリ６３７、アンテナ６４０を組み合わせ、筐体６３９に収納する。液晶表示パネル６０１の画素部は筐体６３９に形成された開口窓から視認できるように配置する。
本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式とした構成としても、上記した作用効果を奏することができる。
本発明を図２０（Ａ）〜図２０（Ｂ）、図２１に示す携帯電話に使用することにより、品質のよい表示装置を備えた携帯電話を得ることが可能となる。
図２２（Ａ）は液晶ディスプレイであり、筐体７０１、支持台７０２、表示部７０３などによって構成されている。表示部７０３は、実施の形態５に述べた液晶表示装置を用いて作製される。本発明を使用することにより、品質のよい表示装置を備えた液晶ディスプレイを得ることが可能となる。
また実施の形態５で述べたトランジスタやＣＭＯＳ回路を、制御用回路部等に適用することができる。
図２２（Ｂ）はコンピュータであり、本体７１１、筐体７１２、表示部７１３、キーボード７１４、外部接続ポート７１５、ポインティングデバイス７１６等を含む。表示部７１３は、実施の形態５に述べた液晶表示装置を用いて作製される。本発明を使用することにより、品質のよい表示装置を備えたコンピュータを得ることが可能となる。
また実施の形態５で述べたトランジスタやＣＭＯＳ回路を、制御用回路部等に適用することができる。
図２２（Ｃ）は携帯可能なコンピュータであり、本体７２１、表示部７２２、スイッチ７２３、操作キー７２４、赤外線ポート７２５等を含む。表示部７２２は、実施の形態５に述べた液晶表示装置を用いて作製される。本発明を使用することにより、品質のよい表示装置を備えたコンピュータを得ることが可能となる。
また実施の形態５で述べたトランジスタやＣＭＯＳ回路を、制御用回路部等に適用することができる。
図２２（Ｄ）は携帯型のゲーム機であり、筐体７３１、表示部７３２、スピーカ部７３３、操作キー７３４、記録媒体挿入部７３５等を含む。表示部７３２は、実施の形態５に述べた液晶表示装置を用いて作製される。本発明を使用することにより、品質のよい表示装置を備えたゲーム機を得ることが可能となる。
また実施の形態５で述べたトランジスタやＣＭＯＳ回路を、制御用回路部等に適用することができる。
図２２（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体７４１、筐体７４２、表示部Ａ７４３、表示部Ｂ７４４、記録媒体読込部７４５、操作キー７４６、スピーカ部７４７等を含む。記録媒体とは、ＤＶＤ等を指す。表示部Ａ７４３は主として画像情報を表示し、表示部Ｂ７４４は主として文字情報を表示する。表示部Ａ７４３及び表示部Ｂ７４４は、実施の形態５に述べた液晶表示装置を用いて作製される。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明を使用することにより、品質のよい表示装置を備えた画像再生装置を得ることが可能となる。
また実施の形態５で述べたトランジスタやＣＭＯＳ回路を、制御用回路部等に適用することができる。
図２３（Ａ）及び図２３（Ｂ）は、本発明の液晶表示装置をカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図２３（Ａ）は、デジタルカメラの前面方向から見た斜視図、図２３（Ｂ）は、後面方向から見た斜視図である。図２３（Ａ）において、デジタルカメラには、リリースボタン７５１、メインスイッチ７５２、ファインダ窓７５３、フラッシュ７５４、レンズ７５５、鏡胴７５６、筺体７５７が備えられている。
また、図２３（Ｂ）において、ファインダ接眼窓７６１、モニタ７６２、操作ボタン７６３が備えられている。
リリースボタン７５１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ７５２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
ファインダ窓７５３は、デジタルカメラの前面のレンズ７５５の上部に配置されており、図２３（Ｂ）に示すファインダ接眼窓７６１から撮影する範囲やピントの位置を確認するための装置である。
フラッシュ７５４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタン７５１が押下されてシャッターが開くと同時に補助光を照射する。
レンズ７５５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の撮像素子が設けられている。
鏡胴７５６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ７５５を手前に移動させる。また、携帯時は、レンズ７５５を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体７５７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダ接眼窓７６１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン７６３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
図２３（Ａ）及び図２３（Ｂ）に示すカメラのモニタ７６２に、実施の形態５で述べた液晶表示装置を組み込むことができる。これにより品質のよい表示装置を備えたデジタルカメラを得ることが可能となる。
また実施の形態５で述べたトランジスタやＣＭＯＳ回路を、制御用回路部等に適用することができる。
図２８（Ａ）はビデオカメラであり、本体９０１、表示部９０２、筐体９０３、外部接続ポート９０４、リモコン受信部９０５、受像部９０６、バッテリ９０７、音声入力部９０８、操作キー９０９、接眼部９１０等を含む。
表示部９０２には、実施の形態５で説明した液晶表示装置や実施の形態６で説明した発光装置を適用することができ、高画質な表示を行うことができる。
また実施の形態５で述べたトランジスタやＣＭＯＳ回路を、制御用回路部等に適用することができる。
図２８（Ｂ）は、電子ブックであり、本体９１１、表示部９１２、筐体９１３、操作スイッチ９１４等を含む。またモデムが内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。なお、電子ブックのメモリ部は、記録容量が２０〜２００ギガバイト（ＧＢ）のＮＯＲ型不揮発性メモリを用い、映像や音声（音楽）を記録、再生することができる。
電子ブックの情報を記憶するメモリ部や、電子ブックを機能させるマイクロプロセッサに、実施の形態７で説明したマイクロプロセッサや、実施の形態８で説明したＲＦＣＰＵ等を適用することができる。また、表示部９１２には、実施の形態５で説明した液晶表示装置や実施の形態６で説明した発光装置を適用することができ、高画質な表示を行うことができる。
また実施の形態５で述べたトランジスタやＣＭＯＳ回路を、制御用回路部等に適用することができる。
図２８（Ｃ）は、デジタルプレーヤであり、オーディオ装置の１つの代表例である。本体９２１、表示部９２２、筐体９２３、操作スイッチ９２４、イヤホン９２５などを含んでいる。イヤホン９２５の代わりにヘッドホンや無線式イヤホンを用いることができる。
デジタルプレーヤの音楽情報を記憶するメモリ部や、デジタルプレーヤを機能させるマイクロプロセッサに、実施の形態７で説明したマイクロプロセッサや、実施の形態８で説明したＲＦＣＰＵ等を適用することができる。デジタルプレーヤは小型軽量化が可能であるが、表示部９２２において、実施の形態５で説明した液晶表示装置や実施の形態６で説明した発光装置を適用することで、画面サイズが０．３インチから２インチ程度の場合であっても高精細な画像若しくは文字情報を表示することができる。
本発明の結晶性半導体層を形成する工程を示す図。 本発明の結晶性半導体層を形成する工程を示す図。 本発明の結晶性半導体層を形成する工程を示す図。 本発明の結晶性半導体層を形成する工程を示す図。 本発明の結晶性半導体層を形成する工程を示す図。 本発明の結晶性半導体層を形成する工程を示す図。 本発明の結晶性半導体層を形成する工程を示す図。 本発明の結晶性半導体層を形成する工程を示す図。 本発明の結晶性半導体層を形成する工程を示す図。 本発明の結晶性半導体層を形成する工程を示す図。 本発明の結晶性半導体層を形成する工程を示す図。 本発明の結晶性半導体層を用いた半導体装置を作製する工程を示す図。 本発明の結晶性半導体層を用いた半導体装置を作製する工程を示す図。 本発明の結晶性半導体層を用いた半導体装置を作製する工程を示す図。 本発明の結晶性半導体層を用いた半導体装置を作製する工程を示す図。 本発明の結晶性半導体層を用いた半導体装置を作製する工程を示す図。 本発明の電子機器を示す図。 本発明の電子機器のブロック図。 本発明の電子機器を示す図。 本発明の電子機器及びそのブロック図。 本発明の電子機器を示す図。 本発明の電子機器を示す図。 本発明の電子機器を示す図。 本発明の電子機器のブロック図。 本発明の電子機器のブロック図。 本発明の結晶性半導体層を用いた半導体装置を作製する工程を示す図。 本発明の１画素の上面図。 本発明の電子機器を示す図。
符号の説明
１００ シリコンインゴット
１０１ ポーラスシリコン層
１０２ ポーラスシリコン層
１０３ エピタキシャル層
１０４ 溝
１０５ インゴット
１１１ 容器
１１２ 電極
１１３ 混合溶液
１１５ 電流源
１２０ 大型絶縁基板
１２１ 絶縁膜
１２２ 絶縁膜
１２３ 絶縁膜
１２４ 基板
１３０ ウォータージェット
１３５ 矢印
１４１ 圧着用ローラ
１４２ 矢印
１４３ 矢印
１４４ 矢印
１４５ 水素イオン
１４６ 水素イオン照射領域
１４７ 平坦化処理装置
１５１ 単結晶シリコン層
１６１ 結晶方位
１６２ 結晶方位
１６３ 矢印
１７１ 活性層
１７２ ゲート電極
１８１ 領域
１８２ 領域
１８３ チャネル形成領域
２０１ シリコン原材料
２０２ 原材料
２０３ 溶解液
２０４ 仕切り
２０５ 角形シリコンインゴット
２０６ 円柱状シリコンインゴット
２１１ 矢印
３０１ 基板
３０２ 結晶性シリコン層
３０４ 島状半導体領域
３０５ 島状半導体領域
３０６ 島状半導体領域
３０８ ゲート絶縁膜
３１１ ゲート電極
３１２ ゲート電極
３１３ ゲート電極
３１５ ゲート電極
３１６ ゲート電極
３１７ ゲート電極
３２１ 不純物元素
３２２ 不純物元素
３２４ 不純物元素
３２５ 不純物元素
３２６ 不純物元素
３２６ 不純物元素
３３１ チャネル形成領域
３３２ａ 不純物領域
３３２ｂ 不純物領域
３３３ チャネル形成領域
３３４ａ 不純物領域
３３４ｂ 不純物領域
３３５ チャネル形成領域
３３６ａ 不純物領域
３３６ｂ 不純物領域
３３７ レジストマスク
３３８ レジストマスク
３３９ レジストマスク
３４２ａ 高濃度不純物領域
３４２ｂ 高濃度不純物領域
３４３ａ 低濃度不純物領域
３４３ｂ 低濃度不純物領域
３４４ａ 高濃度不純物領域
３４４ｂ 高濃度不純物領域
３４５ａ 低濃度不純物領域
３４５ｂ 低濃度不純物領域
３４６ａ 高濃度不純物領域
３４６ｂ 高濃度不純物領域
３４７ａ 低濃度不純物領域
３４７ｂ 低濃度不純物領域
３５１ 保護膜
３５２ 層間絶縁膜
３５５ レジストマスク
３５６ レジストマスク
３５７ レジストマスク
３６１ 配線
３６２ 配線
３６３ 配線
３６４ 配線
３６５ 配線
３７１ トランジスタ
３７２ トランジスタ
３７３ ＣＭＯＳ回路
３７４ トランジスタ
３８１ａ サイドウォール
３８１ｂ サイドウォール
３８２ａ サイドウォール
３８２ｂ サイドウォール
３８３ａ サイドウォール
３８３ｂ サイドウォール
３９２ａ 高濃度不純物領域
３９２ｂ 高濃度不純物領域
３９３ａ 低濃度不純物領域
３９３ｂ 低濃度不純物領域
３９４ａ 高濃度不純物領域
３９４ｂ 高濃度不純物領域
３９５ａ 低濃度不純物領域
３９５ｂ 低濃度不純物領域
３９６ａ 高濃度不純物領域
３９６ｂ 高濃度不純物領域
３９７ａ 低濃度不純物領域
３９７ｂ 低濃度不純物領域
４０１ 画素電極
４０２ 配向膜
４１１ 対向基板
４１２ 遮光層
４１３ 着色層
４１４ オーバーコート層
４１５ 対向電極
４１６ 配向膜
４２１ 液晶表示パネル
４２２ 画素部
４２３ 走査線駆動回路
４２４ 信号線駆動回路
４３１ 回路基板
４３２ コントロール回路
４３３ 信号分割回路
４３４ 接続配線
５０１ 液晶表示パネル
５０２ 画素部
５０３ 走査線駆動回路
５０４ 信号線駆動回路
５１２ コントロール回路
５１３ 信号分割回路
５２１ チューナ
５２２ 映像信号増幅回路
５２３ 映像信号処理回路
５２５ 音声信号増幅回路
５２６ 音声信号処理回路
５２７ スピーカ
５２８ 制御回路
５２９ 入力部
５３１ 筐体
５３２ 表示画面
５３３ スピーカ
５３４ 操作スイッチ
５４１ 充電器
５４２ 筐体
５４３ 表示部
５４６ 操作キー
５４７ スピーカ部
６０１ 液晶表示パネル
６０２ プリント配線基板
６０３ 画素部
６０４ 走査線駆動回路
６０５ 走査線駆動回路
６０６ 信号線駆動回路
６０７ コントローラ
６０８ ＣＰＵ
６０９ メモリ
６１０ 電源回路
６１１ 音声処理回路
６１２ 送受信回路
６１３ ＦＰＣ
６１４ インターフェース
６１５ アンテナ用ポート
６１６ ＶＲＡＭ
６１７ ＤＲＡＭ
６１８ フラッシュメモリ
６１９ インターフェース
６２０ 制御信号生成回路
６２１ デコーダ
６２２ レジスタ
６２３ 演算回路
６２４ ＲＡＭ
６２５ 入力手段
６２６ マイク
６２７ スピーカ
６２８ アンテナ
６３０ ハウジング
６３１ プリント基板
６３２ スピーカ
６３３ マイクロフォン
６３４ 送受信回路
６３５ 信号処理回路
６３６ 入力手段
６３７ バッテリ
６３９ 筐体
６４０ アンテナ
７０１ 筐体
７０２ 支持台
７０３ 表示部
７１１ 本体
７１２ 筐体
７１３ 表示部
７１４ キーボード
７１５ 外部接続ポート
７１６ ポインティングデバイス
７２１ 本体
７２２ 表示部
７２３ スイッチ
７２４ 操作キー
７２５ 赤外線ポート
７３１ 筐体
７３２ 表示部
７３３ スピーカ部
７３４ 操作キー
７３５ 記録媒体挿入部
７４１ 本体
７４２ 筐体
７４３ 表示部Ａ
７４４ 表示部Ｂ
７４５ 記録媒体読込部
７４６ 操作キー
７４７ スピーカ部
７５１ リリースボタン
７５２ メインスイッチ
７５３ ファインダ窓
７５４ フラッシュ
７５５ レンズ
７５６ 鏡胴
７５７ 筺体
７６１ ファインダ接眼窓
７６２ モニタ
７６３ 操作ボタン
８００ マイクロプロセッサ
８０１ 演算回路
８０２ 演算回路制御部
８０３ 命令解析部
８０４ 制御部
８０５ タイミング制御部
８０６ レジスタ
８０７ レジスタ制御部
８０８ バスインターフェース
８０９ 専用メモリ
８１０ メモリインターフェース
８２１ ＲＦＣＰＵ
８２２ アナログ回路部
８２３ デジタル回路部
８２４ 共振回路
８２５ 整流回路
８２６ 定電圧回路
８２７ リセット回路
８２８ 発振回路
８２９ 復調回路
８３０ 変調回路
８３１ ＲＦインターフェース
８３２ 制御レジスタ
８３３ クロックコントローラ
８３４ ＣＰＵインターフェース
８３５ ＣＰＵ
８３６ ＲＡＭ
８３７ ＲＯＭ
８３８ アンテナ
８３９ 容量部
８４０ 電源管理回路
８５１ 選択用トランジスタ
８５２ 電流供給線
８５３ 表示制御用トランジスタ
８５４ 隔壁層
８５５ 発光層
８５６ 対向電極
８５７ 封止樹脂
８５８ 対向基板
８５９ 電極
８６０ 電極
８７１ 基板
８７９ 半導体膜
８８０ ゲート配線
８８２ 信号線
８８３ 画素電極
８８４ ゲート絶縁膜
８８５ ゲート電極
８８７ 層間絶縁膜
９０１ 本体
９０２ 表示部
９０３ 筐体
９０４ 外部接続ポート
９０５ リモコン受信部
９０６ 受像部
９０７ バッテリ
９０８ 音声入力部
９０９ 操作キー
９１０ 接眼部
９１１ 本体
９１２ 表示部
９１３ 筐体
９１４ 操作スイッチ
９２１ 本体
９２２ 表示部
９２３ 筐体
９２４ 操作スイッチ
９２５ イヤホン
１１００ 結晶性シリコンインゴット
１１５１ 結晶性シリコン層
１２５１ 多結晶シリコン層

Claims (29)

  1. 単結晶半導体インゴットの側面に陽極化成を行い、第１の多孔層を形成し、
    前記陽極化成の条件を変えることにより、前記第１の多孔層上に第２の多孔層を形成し、
    前記第２の多孔層上の一部に、溝を形成し、前記第２の多孔層上の前記溝以外の領域に、エピタキシャル成長した単結晶半導体層を形成し、
    大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、テトラエチルオルソシリケートを原料とした酸化珪素膜を用いて第３の絶縁膜を形成し、
    前記大型絶縁基板上の前記第３の絶縁膜上に、前記単結晶半導体インゴット上の前記溝を貼り合わせ、
    前記第１の多孔層と前記第２の多孔層の界面に、ウォータージェットを当て、前記単結晶半導体インゴットを回転させながら、前記単結晶半導体層及び前記第２の多孔層を、前記単結晶半導体インゴットから分離し、前記単結晶半導体層を前記第３の絶縁膜に貼り合わせ、
    前記大型絶縁基板上に、前記第１の絶縁膜、前記第２の絶縁膜、前記第３の絶縁膜、前記単結晶半導体層、前記第２の多孔層が形成され、
    前記第２の多孔層が除去されることを特徴とする単結晶半導体層の形成方法。
  2. 単結晶半導体インゴットの側面に陽極化成を行い、第１の多孔層を形成し、
    前記陽極化成の条件を変えることにより、前記第１の多孔層上に第２の多孔層を形成し、
    前記第２の多孔層上の一部に、溝を形成し、前記第２の多孔層上の前記溝以外の領域に、エピタキシャル成長した単結晶半導体層を形成し、
    大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、珪素膜を熱酸化することにより得られた酸化珪素膜を用いて第３の絶縁膜を形成し、
    前記大型絶縁基板上の前記第３の絶縁膜上に、前記単結晶半導体インゴット上の前記溝を貼り合わせ、
    前記第１の多孔層と前記第２の多孔層の界面に、ウォータージェットを当て、前記単結晶半導体インゴットを回転させながら、前記単結晶半導体層及び前記第２の多孔層を、前記単結晶半導体インゴットから分離し、前記単結晶半導体層を前記第３の絶縁膜に貼り合わせ、
    前記大型絶縁基板上に、前記第１の絶縁膜、前記第２の絶縁膜、前記第３の絶縁膜、前記単結晶半導体層、前記第２の多孔層が形成され、
    前記第２の多孔層が除去されることを特徴とする単結晶半導体層の形成方法。
  3. 請求項１または請求項２において、
    前記第１の絶縁膜は、酸素を含む窒化珪素膜を用いて形成され、
    前記第２の絶縁膜は、窒素を含む酸化珪素膜を用いて形成されることを特徴とする単結晶半導体層の形成方法。
  4. 請求項１乃至請求項３のいずれか１項において、
    前記単結晶半導体インゴットは、単結晶シリコンインゴットであり、
    前記単結晶半導体層は、単結晶シリコン層であることを特徴とする単結晶半導体層の形成方法。
  5. 結晶性半導体インゴットの側面から、前記結晶性半導体インゴットの中心軸に垂直な方向に水素イオンを照射し、前記結晶性半導体インゴット中に円状に水素イオン照射領域を形成し、
    前記結晶性半導体インゴットを円周に沿った方向に回転させ、前記結晶性半導体インゴットの中心軸に垂直な方向に移動させ、前記水素イオン照射領域から結晶性半導体層が分離され、大型絶縁基板上に貼り合わせられていくことを特徴とする結晶性半導体層の形成方法。
  6. 請求項５において、
    前記結晶性半導体インゴットを、加熱しながら、円周に沿った方向に回転させることを特徴とする結晶性半導体層の形成方法。
  7. 円柱状の結晶性半導体インゴットを回転させながら、前記結晶性半導体インゴットに水素イオンを照射して、円状に水素イオン照射領域を形成し、
    前記結晶性半導体インゴットの前記水素イオン照射領域の外側の領域と、大型絶縁基板を接触させ、かつ、前記大型絶縁基板が前記結晶性半導体インゴットの前記水素イオン照射領域の外側の領域を包み込むように貼り合わせ、
    前記大型絶縁基板及び前記結晶性半導体インゴットを加熱しながら、前記水素イオン照射領域から、前記水素イオン照射領域の外側の領域である結晶性半導体層を分離し、前記結晶性半導体層を前記大型絶縁基板への貼り合わせることを特徴とする結晶性半導体層の形成方法。
  8. 請求項５乃至請求項７のいずれか１項において、
    前記大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、テトラエチルオルソシリケートを原料とした酸化珪素膜を用いて第３の絶縁膜が形成されていることを特徴とする結晶性半導体層の形成方法。
  9. 請求項５乃至請求項７のいずれか１項において、
    前記大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、珪素膜を酸化することにより得られた酸化珪素膜を用いて第３の絶縁膜が形成されていることを特徴とする結晶性半導体層の形成方法。
  10. 請求項８または請求項９において、
    前記第１の絶縁膜は、酸素を含む窒化珪素膜を用いて形成され、
    前記第２の絶縁膜は、窒素を含む酸化珪素膜を用いて形成されることを特徴とする結晶性半導体層の形成方法。
  11. 請求項５乃至請求項１０のいずれか１項において、
    前記結晶性半導体インゴットは、結晶性シリコンインゴットであり、
    前記結晶性半導体層は、結晶性シリコン層であることを特徴とする結晶性半導体層の形成方法。
  12. 請求項５乃至請求項１１のいずれか１項において、
    前記結晶性半導体インゴットは、単結晶半導体インゴットまたは多結晶半導体インゴットであり、
    前記結晶性半導体層は、単結晶半導体層または多結晶半導体層であることを特徴とする結晶性半導体層の形成方法。
  13. 角形多結晶半導体インゴットに、水素イオンを照射して、前記角形多結晶半導体インゴット中に水素イオン照射領域を形成し、
    大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、テトラエチルオルソシリケートを原料とした酸化珪素膜を用いて第３の絶縁膜を形成し、
    前記第３の絶縁膜と、前記角形多結晶半導体インゴットの多結晶半導体層となる領域を向かい合わせ、加熱して、前記水素イオン照射領域から前記多結晶半導体層を分離し、前記大型絶縁基板上に前記多結晶半導体層を貼り合わせることを特徴とする多結晶半導体層の形成方法。
  14. 角形多結晶半導体インゴットに、水素イオンを照射して、前記角形多結晶半導体インゴット中に水素イオン照射領域を形成し、
    大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、珪素膜を熱酸化することにより得られた酸化珪素膜を用いて第３の絶縁膜を形成し、
    前記第３の絶縁膜と、前記角形多結晶半導体インゴットの多結晶半導体層となる領域を向かい合わせ、加熱して、前記水素イオン照射領域から前記多結晶半導体層を分離し、前記大型絶縁基板上に前記多結晶半導体層を貼り合わせることを特徴とする多結晶半導体層の形成方法。
  15. 請求項１３または請求項１４において、
    前記第１の絶縁膜は、酸素を含む窒化珪素膜を用いて形成され、
    前記第２の絶縁膜は、窒素を含む酸化珪素膜を用いて形成されることを特徴とする多結晶半導体層の形成方法。
  16. 請求項１３乃至請求項１５のいずれか１項において、
    前記角形多結晶半導体インゴットは、角形多結晶シリコンインゴットであり、
    前記多結晶半導体層は、多結晶シリコン層であることを特徴とする多結晶半導体層の形成方法。
  17. 単結晶半導体インゴットの側面に陽極化成を行い、第１の多孔層を形成し、
    前記陽極化成の条件を変えることにより、前記第１の多孔層上に第２の多孔層を形成し、
    前記第２の多孔層上の一部に、溝を形成し、前記第２の多孔層上の前記溝以外の領域に、エピタキシャル成長した単結晶半導体層を形成し、
    大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、テトラエチルオルソシリケートを原料とした酸化珪素膜を用いて第３の絶縁膜を形成し、
    前記大型絶縁基板上の前記第３の絶縁膜上に、前記単結晶半導体インゴット上の前記溝を貼り合わせ、
    前記第１の多孔層と前記第２の多孔層の界面に、ウォータージェットを当て、前記単結晶半導体インゴットを回転させながら、前記単結晶半導体層及び前記第２の多孔層を、前記単結晶半導体インゴットから分離し、前記単結晶半導体層を前記第３の絶縁膜に貼り合わせ、
    前記大型絶縁基板上に、前記第１の絶縁膜、前記第２の絶縁膜、前記第３の絶縁膜、前記単結晶半導体層、前記第２の多孔層が形成され、
    前記第２の多孔層が除去され、
    前記単結晶半導体層を、エッチングして島状半導体領域を形成し、
    前記島状半導体領域上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、ゲート電極を形成し、
    前記ゲート電極をマスクとして、前記島状半導体領域に一導電性を付与する不純物元素を添加し、前記島状半導体領域中に、ソース領域、ドレイン領域、チャネル形成領域を形成することを特徴とする半導体装置の作製方法。
  18. 単結晶半導体インゴットの側面に陽極化成を行い、第１の多孔層を形成し、
    前記陽極化成の条件を変えることにより、前記第１の多孔層上に第２の多孔層を形成し、
    前記第２の多孔層上の一部に、溝を形成し、前記第２の多孔層上の前記溝以外の領域に、エピタキシャル成長した単結晶半導体層を形成し、
    大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、珪素膜を熱酸化することにより得られた酸化珪素膜を用いて第３の絶縁膜を形成し、
    前記大型絶縁基板上の前記第３の絶縁膜上に、前記単結晶半導体インゴット上の前記溝を貼り合わせ、
    前記第１の多孔層と前記第２の多孔層の界面に、ウォータージェットを当て、前記単結晶半導体インゴットを回転させながら、前記単結晶半導体層及び前記第２の多孔層を、前記単結晶半導体インゴットから分離し、前記単結晶半導体層を前記第３の絶縁膜に貼り合わせ、
    前記大型絶縁基板上に、前記第１の絶縁膜、前記第２の絶縁膜、前記第３の絶縁膜、前記単結晶半導体層、前記第２の多孔層が形成され、
    前記第２の多孔層が除去され、
    前記単結晶半導体層を、エッチングして島状半導体領域を形成し、
    前記島状半導体領域上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、ゲート電極を形成し、
    前記ゲート電極をマスクとして、前記島状半導体領域に一導電性を付与する不純物元素を添加し、前記島状半導体領域中に、ソース領域、ドレイン領域、チャネル形成領域を形成することを特徴とする半導体装置の作製方法。
  19. 請求項１７または請求項１８において、
    前記単結晶半導体インゴットは、単結晶シリコンインゴットであり、
    前記単結晶半導体層は、単結晶シリコン層であることを特徴とする半導体装置の作製方法。
  20. 結晶性半導体インゴットの側面から、前記結晶性半導体インゴットの中心軸に垂直な方向に水素イオンを照射し、前記結晶性半導体インゴット中に円状に水素イオン照射領域を形成し、
    前記結晶性半導体インゴットを円周に沿った方向に回転させ、前記結晶性半導体インゴットの中心軸に垂直な方向に移動させ、前記水素イオン照射領域から結晶性半導体層が分離され、大型絶縁基板上に貼り合わせられ、
    前記結晶性半導体層を、エッチングして島状半導体領域を形成し、
    前記島状半導体領域上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、ゲート電極を形成し、
    前記ゲート電極をマスクとして、前記島状半導体領域に一導電性を付与する不純物元素を添加し、前記島状半導体領域中に、ソース領域、ドレイン領域、チャネル形成領域を形成することを特徴とする半導体装置の作製方法。
  21. 請求項２０において、
    前記結晶性半導体インゴットを、加熱しながら、円周に沿った方向に回転させることを特徴とする半導体装置の作製方法。
  22. 円柱状の結晶性半導体インゴットを回転させながら、前記結晶性半導体インゴットに水素イオンを照射して、円状に水素イオン照射領域を形成し、
    前記結晶性半導体インゴットの前記水素イオン照射領域の外側の領域と、大型絶縁基板を接触させ、かつ、前記大型絶縁基板が前記結晶性半導体インゴットの前記水素イオン照射領域の外側の領域を包み込むように貼り合わせ、
    前記大型絶縁基板及び前記結晶性半導体インゴットを加熱しながら、前記水素イオン照射領域から、前記水素イオン照射領域の外側の領域である結晶性半導体層を分離し、前記結晶性半導体層を前記大型絶縁基板への貼り合わせ、
    前記結晶性半導体層を、エッチングして島状半導体領域を形成し、
    前記島状半導体領域上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、ゲート電極を形成し、
    前記ゲート電極をマスクとして、前記島状半導体領域に一導電性を付与する不純物元素を添加し、前記島状半導体領域中に、ソース領域、ドレイン領域、チャネル形成領域を形成することを特徴とする半導体装置の作製方法。
  23. 請求項２０乃至請求項２２のいずれか１項において、
    前記大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、テトラエチルオルソシリケートを原料とした酸化珪素膜を用いて第３の絶縁膜が形成されていることを特徴とする半導体装置の作製方法。
  24. 請求項２０乃至請求項２３のいずれか１項において、
    前記結晶性半導体インゴットは、結晶性シリコンインゴットであり、
    前記結晶性半導体層は、結晶性シリコン層であることを特徴とする半導体装置の作製方法。
  25. 請求項２０乃至請求項２４のいずれか１項において、
    前記結晶性半導体インゴットは、単結晶半導体インゴットまたは多結晶半導体インゴットであり、
    前記結晶性半導体層は、単結晶半導体層または多結晶半導体層であることを特徴とする半導体装置の作製方法。
  26. 角形多結晶半導体インゴットに、水素イオンを照射して、前記角形多結晶半導体インゴット中に水素イオン照射領域を形成し、
    大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、テトラエチルオルソシリケートを原料とした酸化珪素膜を用いて第３の絶縁膜を形成し、
    前記第３の絶縁膜と、前記角形多結晶半導体インゴットの多結晶半導体層となる領域を向かい合わせ、加熱して、前記水素イオン照射領域から前記多結晶半導体層を分離し、前記大型絶縁基板上に前記多結晶半導体層を貼り合わせ、
    前記多結晶半導体層を、エッチングして島状半導体領域を形成し、
    前記島状半導体領域上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、ゲート電極を形成し、
    前記ゲート電極をマスクとして、前記島状半導体領域に一導電性を付与する不純物元素を添加し、前記島状半導体領域中に、ソース領域、ドレイン領域、チャネル形成領域を形成することを特徴とする半導体装置の作製方法。
  27. 角形多結晶半導体インゴットに、水素イオンを照射して、前記角形多結晶半導体インゴット中に水素イオン照射領域を形成し、
    大型絶縁基板上に、第１の絶縁膜、第２の絶縁膜、珪素膜を熱酸化することにより得られた酸化珪素膜を用いて第３の絶縁膜を形成し、
    前記第３の絶縁膜と、前記角形多結晶半導体インゴットの多結晶半導体層となる領域を向かい合わせ、加熱して、前記水素イオン照射領域から前記多結晶半導体層を分離し、前記大型絶縁基板上に前記多結晶半導体層を貼り合わせ、
    前記多結晶半導体層を、エッチングして島状半導体領域を形成し、
    前記島状半導体領域上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、ゲート電極を形成し、
    前記ゲート電極をマスクとして、前記島状半導体領域に一導電性を付与する不純物元素を添加し、前記島状半導体領域中に、ソース領域、ドレイン領域、チャネル形成領域を形成することを特徴とする半導体装置の作製方法。
  28. 請求項２６または請求項２７において、
    前記角形多結晶半導体インゴットは、角形多結晶シリコンインゴットであり、
    前記多結晶半導体層は、多結晶シリコン層であることを特徴とする半導体装置の作製方法。
  29. 請求項１７乃至請求項２８のいずれか１項において、
    前記第１の絶縁膜は、酸素を含む窒化珪素膜を用いて形成され、
    前記第２の絶縁膜は、窒素を含む酸化珪素膜を用いて形成されることを特徴とする半導体装置の作製方法。
JP2008273420A 2007-10-29 2008-10-23 単結晶半導体層の形成方法、結晶性半導体層の形成方法、多結晶半導体層の形成方法、及び、半導体装置の作製方法 Withdrawn JP2009135455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008273420A JP2009135455A (ja) 2007-10-29 2008-10-23 単結晶半導体層の形成方法、結晶性半導体層の形成方法、多結晶半導体層の形成方法、及び、半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007280115 2007-10-29
JP2008273420A JP2009135455A (ja) 2007-10-29 2008-10-23 単結晶半導体層の形成方法、結晶性半導体層の形成方法、多結晶半導体層の形成方法、及び、半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014122434A Division JP2014209644A (ja) 2007-10-29 2014-06-13 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2009135455A true JP2009135455A (ja) 2009-06-18
JP2009135455A5 JP2009135455A5 (ja) 2011-10-13

Family

ID=40583368

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008273420A Withdrawn JP2009135455A (ja) 2007-10-29 2008-10-23 単結晶半導体層の形成方法、結晶性半導体層の形成方法、多結晶半導体層の形成方法、及び、半導体装置の作製方法
JP2014122434A Withdrawn JP2014209644A (ja) 2007-10-29 2014-06-13 半導体装置の作製方法
JP2015177126A Withdrawn JP2016026388A (ja) 2007-10-29 2015-09-09 結晶性半導体層の作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2014122434A Withdrawn JP2014209644A (ja) 2007-10-29 2014-06-13 半導体装置の作製方法
JP2015177126A Withdrawn JP2016026388A (ja) 2007-10-29 2015-09-09 結晶性半導体層の作製方法

Country Status (5)

Country Link
US (1) US7888242B2 (ja)
JP (3) JP2009135455A (ja)
KR (1) KR101576447B1 (ja)
SG (1) SG170089A1 (ja)
WO (1) WO2009057667A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416525B2 (en) * 2003-09-18 2008-08-26 Myrakelle, Llc Rotary blood pump
JP2009532131A (ja) 2006-03-31 2009-09-10 オーキス メディカル コーポレイション 回転血液ポンプ
EP2292282B1 (en) 2008-06-23 2017-11-15 Thoratec Corporation Blood pump apparatus
CN102239334B (zh) 2008-12-08 2015-03-04 胸腔科技有限公司 离心式泵装置
JP5378010B2 (ja) 2009-03-05 2013-12-25 ソラテック コーポレーション 遠心式ポンプ装置
US8770945B2 (en) 2009-03-06 2014-07-08 Thoratec Corporation Centrifugal pump apparatus
EP3832861A1 (en) 2009-07-29 2021-06-09 Thoratec Corporation Rotation drive device and centrifugal pump device
JP5443197B2 (ja) 2010-02-16 2014-03-19 ソラテック コーポレーション 遠心式ポンプ装置
WO2011118325A1 (ja) 2010-03-26 2011-09-29 テルモ株式会社 遠心式血液ポンプ装置
JP5681403B2 (ja) 2010-07-12 2015-03-11 ソーラテック コーポレイション 遠心式ポンプ装置
JP5577506B2 (ja) 2010-09-14 2014-08-27 ソーラテック コーポレイション 遠心式ポンプ装置
EP2693609B1 (en) 2011-03-28 2017-05-03 Thoratec Corporation Rotation and drive device and centrifugal pump device using same
JP5778960B2 (ja) * 2011-03-29 2015-09-16 株式会社Ｊｏｌｅｄ 表示パネル、表示装置および電子機器
JP6083929B2 (ja) 2012-01-18 2017-02-22 ソーラテック コーポレイション 遠心式ポンプ装置
US9371826B2 (en) 2013-01-24 2016-06-21 Thoratec Corporation Impeller position compensation using field oriented control
CN103165529B (zh) * 2013-02-20 2015-04-29 京东方科技集团股份有限公司 一种阵列基板的制备方法
US9556873B2 (en) 2013-02-27 2017-01-31 Tc1 Llc Startup sequence for centrifugal pump with levitated impeller
US9713663B2 (en) 2013-04-30 2017-07-25 Tc1 Llc Cardiac pump with speed adapted for ventricle unloading
US10052420B2 (en) 2013-04-30 2018-08-21 Tc1 Llc Heart beat identification and pump speed synchronization
KR101983157B1 (ko) * 2013-11-19 2019-05-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9623161B2 (en) 2014-08-26 2017-04-18 Tc1 Llc Blood pump and method of suction detection
WO2016130846A1 (en) 2015-02-11 2016-08-18 Thoratec Corporation Heart beat identification and pump speed synchronization
US10166318B2 (en) 2015-02-12 2019-01-01 Tc1 Llc System and method for controlling the position of a levitated rotor
US10371152B2 (en) 2015-02-12 2019-08-06 Tc1 Llc Alternating pump gaps
WO2016130989A1 (en) 2015-02-13 2016-08-18 Thoratec Corporation Impeller suspension mechanism for heart pump
CN105097552A (zh) * 2015-08-14 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
US10117983B2 (en) 2015-11-16 2018-11-06 Tc1 Llc Pressure/flow characteristic modification of a centrifugal pump in a ventricular assist device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05310495A (ja) * 1992-04-28 1993-11-22 Nkk Corp シリコン単結晶の製造方法および製造装置
JPH07165488A (ja) * 1993-12-10 1995-06-27 Fujitsu Ltd 結晶成長装置及び結晶成長方法
JPH09175887A (ja) * 1995-12-27 1997-07-08 Mitsubishi Materials Shilicon Corp 単結晶引上装置
JPH1081998A (ja) * 1996-09-05 1998-03-31 Sony Corp インゴット表面の陽極化成方法と、これを用いた薄膜半導体および薄膜太陽電池の製造方法と、陽極化成装置
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
JP2003529526A (ja) * 2000-04-03 2003-10-07 エス オー イ テク シリコン オン インシュレータ テクノロジース 基板製作方法及び装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09255487A (ja) 1996-03-18 1997-09-30 Sony Corp 薄膜半導体の製造方法
ATE261612T1 (de) * 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
JP3754818B2 (ja) * 1997-03-27 2006-03-15 キヤノン株式会社 半導体基板の作製方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000349265A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
JP2007180196A (ja) * 2005-12-27 2007-07-12 Mitsumi Electric Co Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05310495A (ja) * 1992-04-28 1993-11-22 Nkk Corp シリコン単結晶の製造方法および製造装置
JPH07165488A (ja) * 1993-12-10 1995-06-27 Fujitsu Ltd 結晶成長装置及び結晶成長方法
JPH09175887A (ja) * 1995-12-27 1997-07-08 Mitsubishi Materials Shilicon Corp 単結晶引上装置
JPH1081998A (ja) * 1996-09-05 1998-03-31 Sony Corp インゴット表面の陽極化成方法と、これを用いた薄膜半導体および薄膜太陽電池の製造方法と、陽極化成装置
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
JP2003529526A (ja) * 2000-04-03 2003-10-07 エス オー イ テク シリコン オン インシュレータ テクノロジース 基板製作方法及び装置

Also Published As

Publication number Publication date
KR20100091993A (ko) 2010-08-19
SG170089A1 (en) 2011-04-29
US7888242B2 (en) 2011-02-15
JP2016026388A (ja) 2016-02-12
KR101576447B1 (ko) 2015-12-10
WO2009057667A1 (en) 2009-05-07
JP2014209644A (ja) 2014-11-06
US20090111247A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
KR101576447B1 (ko) 단결정 반도체층의 형성 방법, 결정성 반도체층의 형성 방법, 다결정층의 형성 방법, 및 반도체 장치 제작 방법
JP5292066B2 (ja) 表示装置
US7767547B2 (en) Manufacturing method of SOI substrate
JP5371144B2 (ja) 半導体装置及び半導体装置の作製方法、並びに電子機器
TWI437662B (zh) Ｓｏｉ基板的製作方法
TW201023366A (en) Semiconductor device and display device
JP2007165923A (ja) 半導体装置の作製方法
US7994023B2 (en) Manufacturing methods of SOI substrate and semiconductor device
US8143170B2 (en) Manufacturing method of semiconductor device
JP5394077B2 (ja) Ｓｏｉ基板の作製方法
JP4954498B2 (ja) 半導体装置の作製方法
JP5552237B2 (ja) 製造装置
JP5486781B2 (ja) 半導体装置の作製方法
JP2003023161A (ja) 半導体装置及びその作製方法
US8420504B2 (en) Method for manufacturing semiconductor device
JP2005301286A (ja) 発光装置
JP5593107B2 (ja) 半導体装置の作製方法
US20090223628A1 (en) Manufacturing apparatus of composite substrate and manufacturing method of composite substrate with use of the manufacturing apparatus
JP2010147313A (ja) Ｓｏｉ基板の作製方法
JP2003282435A (ja) 結晶質半導体膜の作製方法、薄膜トランジスタおよび半導体装置
JP2005268441A (ja) 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140408

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140618