JP2012110117A - スイッチング電源装置 - Google Patents

Abstract

【課題】コンパクトで安価に構成できる制御回路により、理想的なアクティブクランプ動作を行うことができるフライバック式のスイッチング電源装置を提供する。
【解決手段】フライバック式のインバータ回路３０を有する。ローサイドの主スイッチング素子１６にトランス１４の一次巻線１４ａが接続されている。クランプ素子３２とクランプコンデンサ３４，３６で成るクランプ回路４０を有する。主スイッチング素子１６を制御するインバータ動作制御回路１８を有する。クランプ素子３２を制御するクランプ動作制御回路４４を有する。クランプ動作制御回路４４は、クランプコンデンサ３４，３６の中点からクランプ素子３２のゲートに向かう第１ダイオード４６、クランプ素子３２のソース端子からクランプコンデンサ３４，３６の中点に向かう第２ダイオード４８、及びクランプ素子３２のゲートから主スイッチング素子１６のドレインに向かう第３ダイオードを備える。
【選択図】図１

Description

この発明は、アクティブクランプ回路を備えたフライバック式のスイッチング電源装置に関する。

従来から、主スイッチング素子がオフの期間、トランス巻線と並列にクランプコンデンサを導通させることによりトランス巻線の両端に発生する電圧のピーク値を制限し、主スイッチング素子等に加わる電圧ストレスを軽減するアクティブクランプ方式のスイッチング電源装置がある。

例えば、特許文献１に開示されているように、主スイッチング素子及びトランスを有するインバータ回路と、クランプコンデンサ及びクランプ素子で成るクランプ回路（アクティブクランプ回路）とを備え、さらに、主スイッチング素子のオン時間及びオフ時間を制御するオン／オフ制御回路と、主スイッチング素子がオンに転じるタイミングを決定するタイミング検出回路と、クランプ素子をオン・オフ制御するトランス回路とを備えたスイッチング電源回路がある。

このオン／オフ制御回路は、主スイッチング素子がオフに転じた後クランプ素子がオンに転じるまでの期間を確保する遅延回路と、クランプ素子がオフに転じた後主スイッチング素子がオンに転じるまでの期間を確保する遅延回路とを有し、主スイッチング素子用のオン／オフ制御信号及びクランプ素子用のクランプ制御信号の２つの信号を出力する。トランス回路は、このクランプ制御信号をハイサイドの位置にあるクランプ素子の駆動端子に伝達し、クランプ素子をオン・オフ制御する。従って、クランプ素子と主スイッチング素子とが同時にオンする不具合を防止し、２つの素子が相補的にオン・オフする適正な動作を実現することができる。

さらに、タイミング検出回路は、主スイッチング素子の両端電圧が共振により最小値をとるタイミングを検出し、オン／オフ制御回路は、そのタイミングで期間が終了するように主スイッチング素子をオン・オフ制御する。従って、主スイッチング素子がオンに反転したときのスイッチング損失を小さく抑えることができる。

また、特許文献２に開示されているように、フライバック方式のインバータ回路と、トランスに接続されたクランプコンデンサ及びクランプ素子で成るクランプ回路と、主スイッチング素子及びクランプ素子をオン・オフ制御するスイッチング駆動部とを備えたスイッチング電源回路がある。

このスイッチング駆動部は、特許文献１のスイッチング電源回路と同様に、クランプ素子が主スイッチング素子と同時にオンする不具合を防止し、さらにスイッチング損失が小さくなるタイミングで主スイッチング素子をオンに反転させる制御を行う。主スイッチング素子用の制御信号とクランプ素子用の制御信号の２つの制御信号は発振回路で生成され、クランプ素子用の制御信号は、レベルシフト回路とドライブ回路を通じてハイサイドの位置にあるクランプ素子に伝達される構成となっている。

特開２０００−９２８２９号公報 特開２００１−３１４０７９号公報

しかし、特許文献１，２のスイッチング電源回路は、クランプ素子用の制御信号をハイサイドの位置にあるクランプ素子に伝達するための回路ブロックをシンプルで安価に構成することが難しいという問題があった。

例えば、特許文献１のスイッチング電源回路の場合、クランプ素子用の制御信号をクランプ素子に伝達するトランス回路が設けられているが、このトランス回路は、バッファ回路、トランス、複数の抵抗やコンデンサといった多数の部品で構成され、かつトランスを介して電気的に分離された入力側回路と出力側回路との間に一定の絶縁距離を確保しなければならない。また、トランス自体も、所定の絶縁構造が必要なためあまり小形化することができない。従って、トランス回路をコンパクトに構成することが困難であった。

また、特許文献２のスイッチング電源回路の場合、クランプ素子用の制御信号がレベルシフト回路を通じてクランプ素子に伝達される。レベルシフト回路は、例えば、ブーストストラップ（チャージポンプ）動作によりフローティング電源を生じさせ、フローティング電源を断続することによってクランプ素子駆動用のパルス電圧を出力するハイサイド・ドライバＩＣを用いて構成する方法が考えられる。しかし、高速スイッチングが可能なドライバＩＣは比較的高価なため、スイッチング周波数が高めに設定されるスイッチング電源には採用しにくいものであった。

この発明は、上記背景技術に鑑みて成されたもので、コンパクトで安価に構成できる制御回路により、理想的なアクティブクランプ動作を行うことができるフライバック式のスイッチング電源装置を提供することを目的とする。

この発明は、入力直流電源と直列接続され自己のオン・オフ動作によって入力電圧を断続する主スイッチング素子と、前記断続電圧が印加される一次巻線及び前記一次巻線に磁気結合した二次巻線を有するトランスと、前記主スイッチング素子のオフ期間中に前記二次巻線に発生する電圧を整流する整流回路と、その整流電圧を平滑して直流の出力電圧を負荷に供給する平滑回路とで構成されたフライバック方式のインバータ回路と、前記一次巻線の両端に接続されたクランプ素子とクランプコンデンサとの直列回路であって、前記主スイッチング素子のオフ期間中に前記クランプ素子が導通することによって、前記トランスの各巻線に発生する電圧を制限するクランプ回路と、前記主スイッチング素子のオン時間及びオフ時間を制御するインバータ動作制御回路と、前記クランプ素子が前記スイッチング素子と相補的にオン・オフするよう制御するクランプ動作制御回路と、を備えたスイッチング電源装置であって、前記インバータ回路は、前記一次巻線の一端が前記直流入力電源のプラス側に接続され、前記主スイッチング素子が前記一次巻線の他端と前記直流入力電源のグランド側との間に接続され、前記クランプ回路の前記クランプ素子は、前記一次巻線の前記入力直流電源側の一端にドレイン端子が接続されたＮ−ｃｈのＭＯＳ型ＦＥＴであって、そのソース端子からドレイン端子の向きに並列ダイオードと並列コンデンサとが設けられ、前記クランプコンデンサは、前記一次巻線の主スイッチング素子側の一端と前記クランプ素子のソース端子との間に接続された第１及び第２クランプコンデンサの直列回路で構成され、前記クランプ動作制御回路は、前記第１及び第２クランプコンデンサの中点から前記クランプ素子のゲート端子に向けて順方向に接続された第１ダイオードと、前記第２クランプコンデンサと並列に設けられ前記クランプ素子のソース端子から前記第１及び第２クランプコンデンサの中点に向けて順方向に接続された第２ダイオードと、前記クランプ素子のゲート端子から前記一次巻線の主スイッチング素子側の一端に向けて順方向に接続された第３ダイオードと、前記クランプ素子のゲート・ソース端子間に設けられた駆動コンデンサとで構成され、前記主スイッチング素子のオン・オフによって変化する前記一次巻線の主スイッチング素子側の一端の電圧変化に応じて前記クランプ素子をオン・オフさせるスイッチング電源装置である。

前記クランプ回路の前記並列ダイオードは、前記クランプ素子であるＭＯＳ型ＦＥＴのドレイン・ソース間の寄生ダイオードに並列接続された個別ダイオード素子であってもよい。

前記インバータ動作制御回路は、前記主スイッチング素子の両端電圧が所定電圧以下に低下したときにオンに転じるよう前記主スイッチング素子のオン・オフを制御する。

前記クランプ回路の前記並列コンデンサは、前記クランプ素子であるＭＯＳ型ＦＥＴのドレイン・ソース間の寄生コンデンサ及び並列接続された個別コンデンサ素子であってもよい。また、前記クランプ動作制御回路の前記駆動コンデンサは、前記クランプ素子であるＭＯＳ型ＦＥＴのゲート・ソース間の寄生コンデンサ及び並列接続された個別コンデンサ素子であってもよい。また、前記トランスが有する何れかの巻線と並列に、又は前記主スイッチング素子と並列に、前記主スイッチング素子の両端電圧の変化を調整する調整コンデンサが接続されていてもよい。

この発明のスイッチング電源装置は、コンパクトかつ安価に構成可能なクランプ動作制御回路により、クランプ素子が主スイッチング素子と同時にオンするのを防止する理想的な動作を容易に実現することができる。

さらに、インバータ動作制御回路として、例えば、通常の擬似共振フライバック方式用の制御ＩＣを使用することによって、上記の理想的な動作を実現しつつ、主スイッチング素子のスイッチング損失を小さく抑えることができる。

この発明のスイッチング電源装置の一実施形態を示す回路図である。 この実施形態の動作を示すタイムチャートである。 図２の期間Ｔ１における各素子の状態や電流の流れを説明する等価回路である。 図２の期間Ｔ２における各素子の状態や電流の流れを説明する等価回路である。 図２の期間Ｔ３における各素子の状態や電流の流れを説明する等価回路である。 図２の期間Ｔ４における各素子の状態や電流の流れを説明する等価回路である。 図２の期間Ｔ５，Ｔ６における各素子の状態や電流の流れを説明する等価回路である。 図２の期間Ｔ７における各素子の状態や電流の流れを説明する等価回路である。

以下、この発明のスイッチング電源装置の一実施形態について、図面に基づいて説明する。この実施形態のスイッチング電源装置１０は、直流入力電源１２から入力された入力電圧Ｖｉを、直流の出力電圧Ｖｏに変換して出力する直流安定化電源である。

まず、スイッチング電源装置１０の構成を図１に基づいて説明する。スイッチング電源装置１０は、直流入力電源１２の両端に、トランス１４の一次巻線１４ａと主スイッチング素子１６との直列回路が接続されている。主スイッチング素子１６は、Ｎ−ｃｈのＭＯＳ型ＦＥＴであり、ドレイン端子が一次巻線１４ａ側に、ソース端子が入力電源１２のグランド側に各々接続されている。そして、後述するインバータ動作制御回路１８が出力する駆動パルスがゲート・ソース間に印加され、オン・オフする。

一次巻線１４ａの両端には、図示しない巻線容量と並列に個別のコンデンサ素子である調整コンデンサ２０が接続されている。また、主スイッチング素子１６のドレイン・ソース間には、図示しない寄生コンデンサと並列に個別のコンデンサ素子である調整コンデンサ２２が接続されている。調整コンデンサ２０，２２の容量については後で説明する。

トランス１４は、互いに磁気結合した一次巻線１４ａ、二次巻線１４ｂ及び補助巻線１４ｃを有し、巻数はそれぞれＮａ，Ｎｂ，Ｎｃである。図１の回路図に付してあるドットは各巻線の極性を示している。ここでは、一次巻線１４ａの入力電源１２のプラス側の一端に基準のドットを付し、他の巻線の極性を表わした。

二次巻線１４ｂには、二次巻線１４ｂに発生する交流電圧を整流する整流回路である整流ダイオード２４が設けられ、二次巻線１４ｂのドットが付してない一端にアノード端子が接続されている。整流ダイオード２４は、主スイッチング素子１６のオフ期間中に二次巻線１４ｂに発生する電圧を整流する。整流回路の出力には平滑回路である平滑コンデンサ２６が設けられ、整流ダイオード２４のカソード端子と二次巻線１４ｂのドットが付された一端との間に接続されている。平滑コンデンサ２６は、整流ダイオード２４が出力した整流電圧を平滑して直流の出力電圧Ｖｏを生成し、負荷２８に出力電圧Ｖｏと出力電流Ｉｏを供給する。

このように、スイッチング電源装置１０は、トランス１４、主スイッチング素子１６、整流ダイオード２４及び平滑コンデンサ２６で構成されたフライバック式のインバータ回路３０を有している。

一次巻線１４ａの両端には、クランプ素子３２、第１クランプコンデンサ３４、第２クランプコンデンサ３６、並列ダイオード３８で構成されたクランプ回路４０が接続されている。クランプ素子３２はＮ−ｃｈのＭＯＳ型ＦＥＴであり、ドレイン端子が一次巻線１４ａのドットが付された一端に接続され、ソース端子が第２クランプコンデンサ３６の一端に接続されている。クランプ素子３２内のドレイン・ソース端子間には、並列コンデンサ４２が寄生している。並列ダイオード３８は、クランプ素子３２内のドレイン端子からソース端子の向きにある寄生ダイオードを用いているが、クランプ素子３２に発熱が集中するのを防止するため、外部に別個のダイオード素子を設け発熱を分散させてもよい。第２クランプコンデンサ３６の他の一端には、第１クランプコンデンサ３４の一端が接続され、第１クランプコンデンサ３４の他の一端は、一次巻線１４ｂの主スイッチング素子１６側の一端に接続されている。

クランプ回路４０は、クランプ素子３２が後述するクランプ動作制御回路４４によってオン・オフ制御され、２つのクランプコンデンサ３４，３６を一次巻線１４ａと並列に接続し、また切り離す動作を繰り返す。

インバータ動作制御回路１８は、オン・オフ時間制御部１８ａ、オンタイミング制御部１８ｂ及び駆動回路１８ｃを備えている。オン・オフ時間制御部１８ａは、出力電圧Ｖｏに相当する信号Ｖｏ１が基準電圧Ｖａに近づくように、すなわち、出力電圧Ｖｏが基準電圧Ｖａに相当する一定の電圧になるようにパルス幅変調を行い、主スイッチング素子１６のオン時間及びオフ時間を決める。オンタイミング制御部１８ｂは、主スイッチング素子１６のオフ期間中に、補助巻線１４ｃの電圧Ｖ１４ｃ（ドットと逆向きに発生する電圧）が、基準電圧（−Ｖｋ）以下に低下したときに、主スイッチング素子１６をオンに反転させる指令を出す。駆動回路１８ｃは、オン・オフ時間制御部１８ａからのオン時間及びオフ時間の指令と、オンタイミング制御部１８ｂからの主スイッチング素子１６をオンに転じさせる指令とを受け、双方を充足する駆動パルスを主スイッチング素子１６のゲート・ソース端子間に向けて出力する。

前記クランプ動作制御回路４４は、第１〜第３ダイオード４６，４８，５０及び駆動コンデンサ５２で構成されている。第１ダイオード４６は、第１及び第２クランプコンデンサ３４，３６の中点からクランプ素子３２のゲート端子に向けて接続されている。第２ダイオード４８は、第２クランプコンデンサ３６と並列に設けられクランプ素子３２のソース端子から第１及び第２クランプコンデンサ３４，３６の中点に向けて接続されている。第３ダイオード５０は、クランプ素子３２のゲート端子から一次巻線１４ａの主スイッチング素子１６側の一端に向けて接続されている。駆動コンデンサ５２は、ここでは、クランプ素子３２のゲート・ソース端子間に寄生する寄生コンデンサを用いているが、容量調整のため外部に個別のコンデンサ素子を付加してもよい。

ここで、各部コンデンサの容量の大小関係について説明する。第１クランプコンデンサ３４の容量をＣ３４、第２クランプコンデンサ３６の容量をＣ３６、並列コンデンサ４２の容量をＣ４２、駆動コンデンサ５２の容量をＣ５２、平滑コンデンサ２６の容量をＣ２６とすると、容量Ｃ２６は容量Ｃ３４，Ｃ３６よりも十分大きな値であり、容量Ｃ３４，Ｃ３６は容量Ｃ４２よりも十分大きな値に設定されている。また、トランス１４の巻線容量と調整コンデンサ２０との並列合成容量をＣ２０、主スイッチング素子１６のドレイン・ソース間の寄生容量と調整コンデンサ２２との並列合成容量をＣ２２とすると、容量Ｃ３４，Ｃ３６及びＣ５２の直列合成容量は、容量Ｃ２０，Ｃ２２の並列合成容量よりも大きな値に設定されている。

次に、スイッチング電源装置１０の動作を、図２〜図７に基づいて説明する。スイッチング電源装置１０の動作は、図２のタイムチャートに示すように、スイッチングの一周期を期間Ｔ１〜Ｔ７に分けて説明することができる。図３〜図７の等価回路は、各期間ごとに、各素子の状態や電流の流れを説明したもので、主スイッチング素子１６及びクランプ素子３２は、オンかオフかの状態が分かりやすいようにスイッチの形で表わした。また、各部のダイオードが導通した時の順電圧は十分に小さく、ほぼゼロボルトと想定した。

期間Ｔ１では、インバータ動作制御回路１８の制御により、主スイッチング素子１６のゲート・ソース間の電圧Ｖｇ１６がハイレベルになっており、図３に示すように、主スイッチング素子１６がオンし、ドレイン・ソース間の電圧Ｖｄ１６がほぼゼロボルトになっている。従って、一次巻線１４ａにはドットの向きに入力電圧Ｖｉが印加され、二次巻線１４ｂに接続された整流ダイオード２４の両端が逆バイアスされ、整流ダイオード２４がオフしている。このとき、入力直流電源１２、一次巻線１４ａ、主スイッチング素子１６、入力直流電源１２の経路に、図２の電流Ｉｄ１６の波形に示すように、所定の傾きで単調増加する電流が流れ、トランス１４に励磁エネルギーを蓄積する。また、オフ状態の整流ダイオード２４の電流Ｉ２４はゼロアンペアであり、出力電流Ｉｏは平滑コンデンサ２６から負荷２８に向けて供給される。

クランプ動作制御回路４４は、期間Ｔ７から引き続き、第２ダイオード４８、第１ダイオード４６、第３ダイオード５０が導通して第１クランプコンデンサ３４、第２クランプコンデンサ３６及び駆動コンデンサ５２の両端を短絡し、電圧Ｖ３４，Ｖ３６、クランプ素子３２のゲート・ソース間の電圧Ｖｇ３２をほぼゼロボルトに保持している。また、クランプ回路４０のクランプ素子３２がオフになるので、第１、第２クランプコンデンサ３４，３６が一次巻線１４ａから切り離され、ドレイン・ソース間の電圧Ｖｄ３２が入力電圧Ｖｉに保持されている。

期間Ｔ１は、出力電圧信号Ｖｏ１と基準電圧Ｖａとが等しくなるようにするインバータ動作制御回路１８の制御により、主スイッチング素子１６の電圧Ｖｇ１６がローレベルに反転した時点で終了する。

期間Ｔ２になると、図４に示すように、主スイッチング素子１６がオフに転じ、トランス１４に蓄積された励磁エネルギーを放出するリセット動作が行われる。そのため、入力直流電源１２、トランス１４の一次巻線１４ａ及び巻線容量、調整コンデンサ２２の経路に調整コンデンサ２２を充電する電流（リセット電流）が流れ、ドレイン・ソース間の電圧Ｖｄ１６が上昇する。それに合わせて、調整コンデンサ２０を放電する電流（リセット電流）が流れ、一次巻線１４ａのドットの向きの電圧Ｖ１４ａが、入力電圧Ｖｉから低下する。

また、期間Ｔ２の間は電圧Ｖ１４ａが正電圧なので、二次巻線１４ｂに接続された整流ダイオード２４の両端の逆バイアス状態が維持され、整流ダイオード２４がオフしたまま、出力電流Ｉｏは、平滑コンデンサ２６から負荷２８に向けて供給される。

クランプ回路４０及びクランプ動作制御回路４４は、電圧Ｖｄ１６の上昇に伴い、第１ダイオード４６、第２ダイオード４８、第３ダイオード５０がオフに転じ、トランス１４の一次巻線１４ａ及び巻線容量から、第１クランプコンデンサ３４、第２クランプコンデンサ３６、並列コンデンサ４２に至る経路と、トランス１４の一次巻線１４ａ及び巻線容量から、第１クランプコンデンサ３４、第１ダイオード４６、駆動コンデンサ５２、並列コンデンサ４２に至る経路に、並列コンデンサ４２の電荷を放電する向きのリセット電流が流れ、クランプ素子３２の電圧Ｖｄ３２が低下する。このとき、並列コンデンサ４２の容量Ｃ４２は、第１及び第２クランプコンデンサ３４，３６の容量Ｃ３４，Ｃ３６よりも十分小さいので、第１及び第２クランプコンデンサの電圧Ｖ３４，Ｖ３６、及びクランプ素子３２の電圧Ｖｇ３２がほぼゼロボルトに保持され、クランプ素子３２がオフを継続する。

主スイッチング素子１６の電圧Ｖｄ１６が上昇する傾きは、互いに並列の関係にある容量Ｃ２０，Ｃ２２，Ｃ４２の合成容量と、トランス１４のインダクタンスとで定まる共振周波数によって決定される。すなわち、合成容量が小さいほど共振周波数が高くなり、電圧Ｖｄ１６の上昇の傾きが急峻になる。ここで、期間Ｔ２における合成容量Ｃ（Ｔ２）は、式（１）のように表わされる。

スイッチング電源装置１０は、容量Ｃ４２が小さな値なので合成容量Ｃ（Ｔ２）が非常に小さくなり、図２に示すように、電圧Ｖｄ１６の上昇の傾きが急峻になる。

期間Ｔ２は、一次巻線１４ａの電圧Ｖ１４ａとクランプ素子３２の電圧Ｖｄ３２がゼロボルトに達した時点で終了する。

期間Ｔ３になると、図５に示すように、一次巻線１４ａの電圧Ｖ１４ａが正電圧から負電圧に反転する。主スイッチング素子１６はオフを継続している。トランス１４のリセット動作は期間３においても継続し、入力直流電源１２、トランス１４の一次巻線１４ａ及び巻線容量、調整コンデンサ２２の経路に、調整コンデンサ２２を充電する電流（リセット電流）が流れ、ドレイン・ソース間の電圧Ｖｄ１６が入力電圧Ｖｉを超えて上昇する。それに合わせて、調整コンデンサ２０を逆向きに充電する電流（リセット電流）が流れ、一次巻線１４ａの電圧Ｖ１４ａがドットと逆向きに反転して上昇する。

また、期間Ｔ３の間は、二次巻線１４ｂの電圧がドットと逆向きに反転するものの電圧が低いので、整流ダイオード２４の両端は逆バイアスが維持され、整流ダイオード２４がオフしたまま、出力電流Ｉｏは平滑コンデンサ２６から負荷２８に向けて供給される。

クランプ回路４０及びクランプ動作制御回路４４には、クランプ素子３２の電圧Ｖｄ３２がゼロボルトに達した後もトランス１４からのリセット電流が流れる。リセット電流の経路は、図５に示すように、トランス１４の一次巻線１４ａ及び巻線容量から、第１クランプコンデンサ３４、第２クランプコンデンサ３６、並列ダイオード３８に至る経路と、一次巻線１４ａ及び巻線容量から、第１クランプコンデンサ３４、第１ダイオード４６、駆動コンデンサ５２、並列ダイオード３８に至る経路の二つの経路になる。従って、並列ダイオード３８が導通することによって電圧Ｖｄ３２がほぼゼロボルトで一定となり、第１及び第２クランプコンデンサの電圧Ｖ３４，Ｖ３６、が負方向に低下し、クランプ素子３２の電圧Ｖｇ３２が上昇する。電圧Ｖｇ３２がゲート閾値Ｖｔｈ３２よりも低い間は、上記のように、クランプ素子３２がオフしているのでリセット電流が並列ダイオード３８に流れるが、電圧Ｖｇ３２がゲート閾値Ｖｔｈ３２を超えた時点でクランプ素子３２がオンに転じ、並列ダイオード３８に流れていたリセット電流がクランプ素子３２に流れるようになる。

主スイッチング素子１６の電圧Ｖｄ１６が上昇する傾きは、互いに並列の関係にある容量Ｃ２０，Ｃ２２，Ｃ３４，Ｃ３６，Ｃ５２の合成容量と、トランス１４のインダクタンスとで定まる共振周波数によって決定される。ここで、期間Ｔ３における合成容量Ｃ（Ｔ３）は、式（２）のように表わされる。

スイッチング電源装置１０は、Ｃ３４，Ｃ３６，Ｃ５２の合成容量が、容量Ｃ２０，Ｃ２２，Ｃ４２よりも大きいので、合成容量Ｃ（Ｔ３）が合成容量Ｃ（Ｔ２）よりも大きくなり、図２に示すように、期間Ｔ３の電圧Ｖｄ１６の上昇の傾きが、期間Ｔ２の上昇の傾きよりも緩やかになる。

期間Ｔ３は、２次巻線１４ｂのドットと逆向きの電圧が上昇し、整流ダイオード２４の両端の逆バイアスが解除された時点で終了する。

期間Ｔ４になると、図６に示すように、整流ダイオード２４がオンに転じ、トランス１４の二次巻線１４ｂがドットと逆向きに出力電圧Ｖｏが印加される。主スイッチング素子１６はオフを継続している。この期間Ｔ４は、整流ダイオード２４が導通することによって二次巻線１４ｂが出力電圧Ｖｏに固定され、トランス１４のリセット電流が、整流ダイオード２４、大きな容量２６を有した平滑コンデンサ２６に流れ、図２のタイムチャートに示す電流Ｉ２４のように、所定の傾きで減少する波形となる。出力電流Ｉｏは、電流Ｉ２４のうちの直流成分が負荷２８に供給される。

二次巻線１４ｂが出力電圧Ｖｏに固定されるので、一次巻線１４ａの電圧Ｖ１４ａは、図２の波形（実線）に示すようにほぼ一定となり、式（３）で表わされる電圧に保持される。

このとき、クランプ回路４０とクランプ動作制御回路４４の各コンデンサ３４，３６，５２の電圧Ｖ３４，Ｖ３６，Ｖｇ３２は、電圧Ｖ１４ａに発生する電圧Ｖｒをそれぞれの容量比で分圧した電圧になり、その電圧は、式（４），（５）のように表わされる。このとき、電圧Ｖ３４，Ｖ３６，Ｖｇ３２が固定され電流はほとんど流れない。また、電圧Ｖｇ３２がオン閾値Ｖｔｈ以上に固定されるので、クランプ素子３２のオンが維持される。

なお、トランス１４の漏れインダクタンスが大きい場合や、第１及び第２コンデンサ３４，３６の容量が小さい場合などは、トランス１４の電圧Ｖ１４ａ，Ｖ１４ｃ、主スイッチング素子１６の電圧Ｖｄ１６に、図２の破線で示す波形のようなリンギングが発生する。その場合、第１ダイオード４６の逆流阻止動作により、電圧Ｖｇ３２がリンギングのピーク電圧に保持されることになり、上述した動作と若干の違いが生じる。しかし、この発明の動作や作用効果に対してほとんど影響がないので、ここでは説明を省略する。

期間Ｔ４は、整流ダイオード２４の電流Ｉ２４が減少してゼロアンペアに達し、トランス１４のリセット動作が終わった時点で終了する。

期間Ｔ５になると、トランス１４のリセット動作が終わり、整流ダイオード２４がオフに転じ、平滑コンデンサ２６から負荷２８に向けて出力電流Ｉｏが供給されるようになる。また、主スイッチング素子１６はオフを継続している。従って、トランス１４と、トランス１４の１次巻線１４ａの周囲のコンデンサとの間で自由共振が発生し、図２に示すように、スイッチング素子１６の電圧Ｖｄ１６が正弦波状のカーブを描いて緩やかに低下する。このとき、電圧Ｖｄ１６の低下に伴って第１及び第２クランプコンデンサ３４，３６の電圧Ｖ３４，Ｖ３６が負方向の電圧がゼロボルトに向けて上昇するが、クランプ素子３２の電圧Ｖｇ３２は、第１ダイオード４６の逆流阻止動作により、式（３）で表わされる電圧Ｖｇ３２のまま保持される。

自由共振における共振電流の経路は、図７に示すように、トランス１４の一次巻線１４ａ及び巻線容量から調整コンデンサ２０に至る経路と、一次巻線１４ａ及び巻線容量から、オン状態のクランプ素子３２、第２クランプコンデンサ３６、第１クランプコンデンサ３４に至る経路と、一次巻線１４ａ及び巻線容量から、入力直流電源１２、調整コンデンサ２２に至る経路の三つの経路になる。このとき、第１、第２及び第３ダイオード４６，４８，５０は、その両端に逆バイアスが印加されオフしている。

自由共振の周波数は、互いに並列の関係にある容量Ｃ２０，Ｃ２２，Ｃ３４，Ｃ３６の合成容量と、トランス１４のインダクタンスとで定まる共振周波数によってほぼ決定される。ここで、期間Ｔ５における合成容量Ｃ（Ｔ５）は、式（６）のように表わされる。

期間Ｔ５は、負方向の電圧Ｖ３６、Ｖ３４との合計電圧が低下して電圧Ｖｇ３２達し、第３ダイオード５０の逆バイアスが解除された時点で終了する。

期間Ｔ６になると、第３ダイオード５０がオンに転じる。主スイッチング素子１６はオフを継続し、整流ダイオード２４もオフを継続し、出力電流Ｉｏは平滑コンデンサ２６から負荷２８に向けて供給される。

この期間Ｔ６に移行すると、期間Ｔ５で説明した三つの共振電流の経路に加え、図７に示すように、一次巻線１４ａ及び巻線容量から、オン状態のクランプ素子３２、駆動コンデンサ５２、第３ダイオード５０に至る経路が発生する。自由共振の周波数は、互いに並列の関係にある容量Ｃ２０，Ｃ２２，Ｃ３４，Ｃ３６，Ｃ５２の合成容量と、トランス１４のインダクタンスとで定まる共振周波数によってほぼ決定される。期間Ｔ６における合成容量Ｃ（Ｔ６）は、式（７）のように表わされる。

ここでは、上記のように合成容量Ｃ（Ｔ６）が合成容量Ｃ（Ｔ５）よりも容量Ｃ５２分だけ大きくなるものの、共振周波数に大きな変化はなく、図２に示すように、期間Ｔ６の電圧Ｖｄ１６の低下のカーブは、期間Ｔ５のカーブを単に延長したようなカーブになる。

期間Ｔ６は、クランプ素子３２の電圧Ｖｇ３２が低下し、オン閾値Ｖｔｈ３２に達した時点で終了する。

期間Ｔ７になると、図８に示すように、クランプ素子３２がオフに転じる。主スイッチング素子１６はオフを継続し、整流ダイオード２４もオフを継続し、出力電流Ｉｏは平滑コンデンサ２６から負荷２８に向けて供給される。

この期間Ｔ７に移行すると、期間Ｔ６で説明した四つの共振電流の経路のうち、オン状態のクランプ素子３２を通っていた２つの経路に代わって、一次巻線１４ａ及び巻線容量から、並列コンデンサ４２、第２ダイオード４８、第１ダイオード４６、第３ダイオード５０に至る経路が発生する。従って、第１及び第２クランプコンデンサ３４及び駆動コンデンサ５２は、第１、第２及び第３ダイオード４８，４６，５０によってほぼ短絡され、電圧Ｖ３４，Ｖ３６，Ｖｇ３２がほぼゼロボルトに保持される。

自由共振の周波数は、互いに並列の関係にある容量Ｃ２０，Ｃ２２，Ｃ４２の合成容量と、トランス１４のインダクタンスとで定まる共振周波数によってほぼ決定される。ここで、期間Ｔ７における合成容量Ｃ（Ｔ７）は、式（８）のように表わされる。

このように、合成容量Ｃ（Ｔ７）は期間Ｔ６の合成容量Ｃ（Ｔ６）よりも十分に小さいので、共振周波数が非常に高くなり、図２に示すように、期間Ｔ７の電圧Ｖｄ１６の低下のカーブは、期間Ｔ６の低下のカーブに比べて非常に急峻になる。

期間Ｔ７は、インバータ動作制御回路１８の制御により、主スイッチング素子１６のゲート・ソース間の電圧Ｖｇ１６がハイレベルに転じた時点で終了する。オンタイミング制御部１８ｂは、補助巻線１４ｃのドットと逆向きの電圧Ｖ１４ｃが（−Ｖｋ）まで低下したことを検出すると、電圧Ｖｄ１６がゼロボルト付近まで低下した、と判断し、駆動回路１８ｃが主スイッチング素子１６のゲート・ソース間の電圧Ｖｇ１６をハイレベルに反転させ、主スイッチング１６をオンさせる。従って、電圧Ｖｄ１６がゼロボルト付近まで低下したタイミングで主スイッチング素子１６がオンするので、スイッチング損失を小さく抑えることができる。

スイッチング電源装置１０は、上記の期間Ｔ１〜Ｔ７の動作を繰り返し、直流入力電源１２から入力された入力電圧Ｖｉを直流の出力電圧Ｖｏに変換し、負荷２８に安定供給する。

以上説明したように、スイッチング電源装置１０は、ローサイドの位置にある主スイッチング素子１６とハイサイドの位置にあるクランプ素子３２を、コンパクトかつ安価に構成したクランプ動作制御回路４４により、同時にオンする不具合が生じない理想的なアクティブクランプ動作を行うことができる。また、クランプ動作制御回路４４は、トランス１４の一次巻線１４ａの主スイッチング素子１６側の一端の電圧変化に応じてクランプ素子３２をオン・オフさせるよう構成されているので、インバータ動作制御回路１８は、主スイッチング素子１６のオン・オフのみを制御できればよい。従って、インバータ動作制御回路１８を、上述した特許文献１，２のスイッチング電源回路におけるオン／オフ制御回路や発振回路に比べ、非常にシンプルに構成することができ、例えば、アクティブクランプ制御用の特別な機能を具備しない汎用制御ＩＣを使用することも可能である。

さらに、インバータ動作制御回路１８は、主スイッチング素子１６の電圧Ｖｄ１６が一定以下に低下したタイミングで主スイッチング素子１６をオンに転じさせる制御、すなわちゼロボルトスイッチングに近い制御を行うので、上記の理想的なアクティブクランプ動作を実現しつつ、容易に主スイッチング素子のスイッチング損失を小さく抑えることができる。しかも、このインバータ動作制御回路１８として、アクティブクランプ制御用の特別な機能を具備しない通常の擬似共振フライバック用の制御ＩＣを使用することも可能である。

また、半導体の寄生容量やコイル部品の巻線容量等は、部品個々の個体差や環境温度の変動の影響により、比較的大きくばらつくことが想定される。従って、従来のスイッチング電源装置の場合、主スイッチング素子のドレイン・ソース間電圧の自由共振（図２における電圧Ｖｄ１６波形の期間Ｔ５〜Ｔ７に相当）の共振周波数及び振幅が安定せず、主スイッチング素子のスイッチング損失を小さくできないケースがあり得る。しかし、スイッチング電源装置１０は、上記のアクティブクランプ動作が行われる範囲で、調整コンデンサ２０をトランス１４の巻線容量よりも十分大きな容量に設定し、調整コンデンサ２２を主スイッチング素子１６のドレイン・ソース間の寄生容量よりも十分大きな容量に設定し、第１及び第２クランプコンデンサ３４，３６を寄生コンデンサである並列コンデンサ４２及び駆動コンデンサ５２よりも十分大きな容量に設定すれば、上記の寄生容量等のばらつきを容易に吸収し、電圧Ｖｄ１６の自由共振の共振周波数や振幅を安定にすることができる。

なお、この発明は上記実施形態に限定されるものではない。例えば、スイッチングノイズの発生を防止する目的で、図１に示されていないノイズ対策部品を付加することができる。例えば、上述した本発明の動作を妨げない範囲で、二次巻線１４ｂ又は補助巻線１４ｃと並列に、または、整流ダイオード２４と並列にスナバ用コンデンサを付加してもよい。その場合、スナバ用コンデンサは、トランス１４の巻数比でインピーダンス変換した容量のコンデンサが調整コンデンサ２０と並列に接続された、とみなして取り扱うことができる。

また、インバータ動作制御回路は、主スイッチング素子１６のスイッチング周波数を一定に保持する周波数固定型の制御を行うものでもよいし、自励フライバック式のように周波数変動型の制御を行うものであってもよい。また、インバータ制御回路が上記のゼロボルトスイッチングに近い制御を行う場合、主スイッチング素子の両端電圧が一定以下に低下したことを検知する方法は、上記実施形態のスイッチング電源装置１０のように、トランス１４の補助巻線１４ｃの電圧変化をモニタすることによって間接的に検出する方法に限定するものではない。例えば、主スイッチング素子の両端を直接的にモニタすることによって検出する方法や、整流ダイオードの電流がゼロアンペアになったこと（期間Ｔ４が終了したこと）を検知し、その後一定時間が経過したときに電圧Ｖｄ１６が低下しているとみなす方法など、自由に選択することができる。

１０ スイッチング電源装置
１４ トランス
１４ａ 一次巻線
１４ｂ 二次巻線
１６ 主スイッチング素子
１８ インバータ動作制御回路
２０，２２ 調整コンデンサ
２４ 整流ダイオード
２６ 平滑コンデンサ
３０ インバータ回路
３２ クランプ素子
３４ 第１クランプコンデンサ
３６ 第２クランプコンデンサ
３８ 並列ダイオード
４０ クランプ回路
４２ 並列コンデンサ
４４ クランプ動作制御回路
４６ 第１ダイオード
４８ 第２ダイオード
５０ 第３ダイオード
Ｖａ，Ｖｋ 基準電圧
Ｖｏ１ 出力電圧信号

Claims (6)

1. 入力直流電源と直列接続され自己のオン・オフ動作によって入力電圧を断続する主スイッチング素子と、前記断続電圧が印加される一次巻線及び前記一次巻線に磁気結合した二次巻線を有するトランスと、前記主スイッチング素子のオフ期間中に前記二次巻線に発生する電圧を整流する整流回路と、その整流電圧を平滑して直流の出力電圧を負荷に供給する平滑回路とで構成されたフライバック方式のインバータ回路と、
   前記一次巻線の両端に接続されたクランプ素子とクランプコンデンサとの直列回路であって、前記主スイッチング素子のオフ期間中に前記クランプ素子が導通することによって、前記トランスの各巻線に発生する電圧を制限するクランプ回路と、
   前記主スイッチング素子のオン時間及びオフ時間を制御するインバータ動作制御回路と、
   前記クランプ素子が前記スイッチング素子と相補的にオン・オフするよう制御するクランプ動作制御回路と、を備えたスイッチング電源装置において、
   前記インバータ回路は、前記一次巻線の一端が前記直流入力電源のプラス側に接続され、前記主スイッチング素子が前記一次巻線の他端と前記直流入力電源のグランド側との間に接続され、
   前記クランプ回路の前記クランプ素子は、前記一次巻線の前記入力直流電源側の一端にドレイン端子が接続されたＮ−ｃｈのＭＯＳ型ＦＥＴであって、そのソース端子からドレイン端子の向きに並列ダイオードと並列コンデンサとが設けられ、前記クランプコンデンサは、前記一次巻線の主スイッチング素子側の一端と前記クランプ素子のソース端子との間に接続された第１及び第２クランプコンデンサの直列回路で構成され、
   前記クランプ動作制御回路は、前記第１及び第２クランプコンデンサの中点から前記クランプ素子のゲート端子に向けて順方向に接続された第１ダイオードと、前記第２クランプコンデンサと並列に設けられ前記クランプ素子のソース端子から前記第１及び第２クランプコンデンサの中点に向けて順方向に接続された第２ダイオードと、前記クランプ素子のゲート端子から前記一次巻線の主スイッチング素子側の一端に向けて順方向に接続された第３ダイオードと、前記クランプ素子のゲート・ソース端子間に設けられた駆動コンデンサとで構成され、前記主スイッチング素子のオン・オフによって変化する前記一次巻線の主スイッチング素子側の一端の電圧変化に応じて前記クランプ素子をオン・オフさせることを特徴とするスイッチング電源装置。
2. 前記クランプ回路の前記並列ダイオードは、前記クランプ素子であるＭＯＳ型ＦＥＴのドレイン・ソース間の寄生ダイオードに並列接続された個別ダイオード素子である請求項１記載のスイッチング電源装置。
3. 前記インバータ動作制御回路は、前記主スイッチング素子の両端電圧が所定電圧以下に低下したときにオンに転じるよう前記主スイッチング素子のオン・オフを制御する請求項１又は２記載のスイッチング電源装置。
4. 前記クランプ回路の前記並列コンデンサは、前記クランプ素子であるＭＯＳ型ＦＥＴのドレイン・ソース間の寄生コンデンサ及び並列接続された個別コンデンサ素子である請求項３記載のスイッチング電源装置。
5. 前記クランプ動作制御回路の前記駆動コンデンサは、前記クランプ素子であるＭＯＳ型ＦＥＴのゲート・ソース間の寄生コンデンサ及び並列接続された個別コンデンサ素子である請求項３記載のスイッチング電源装置。
6. 前記トランスが有する何れかの巻線と並列に、又は前記主スイッチング素子と並列に、前記主スイッチング素子の両端電圧の変化を調整する調整コンデンサが接続されている請求項３記載のスイッチング電源装置。
   

Images