JP2013016529A - 記憶素子およびその製造方法ならびに記憶装置 - Google Patents

Abstract

【課題】低電流動作に優れると共に良好な保持特性を有する記憶素子および記憶装置を提供する。
【解決手段】本開示の記憶素子は、第１電極、記憶層および第２電極をこの順に有し、記憶層は、第１電極側に設けられた抵抗変化層と、少なくとも１種の金属元素を含むと共に、第２電極側に設けられたイオン源層とを備え、イオン源層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むと共に、抵抗変化層側に設けられた第１イオン源層と、第１イオン源層とはカルコゲン元素の含有量が異なると共に、第２電極側に設けられた第２イオン源層とからなる。
【選択図】図１

Description

本開示は、イオン源層および抵抗変化層を含む記憶層の電気的特性の変化により情報を記憶する記憶素子およびその製造方法ならびに記憶装置に関する。

コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭ（Dynamic Random Access Memory）が広く使用されている。しかしながら、ＤＲＡＭは、電子機器に用いられる一般的な論理回路ＬＳＩ（Large Scale Integrated circuit）や信号処理回路と比較して、製造プロセスが複雑であるため、製造コストが高くなっている。また、ＤＲＡＭは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作、即ち書き込んだ情報（データ）を読み出し、増幅し直して、再度書き込み直す動作を行う必要がある。

そこで、従来、電源を切っても情報が消えない不揮発性のメモリとして、例えば、フラッシュメモリ、ＦｅＲＡＭ（Ferroelectric Random Access Memory）（強誘電体メモリ）やＭＲＡＭ（Magnetoresistive Random Access Memory ）（磁気記憶素子）等が提案されている。これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。しかしながら、これらのメモリはそれぞれ一長一短がある。すなわち、フラッシュメモリは、集積度が高いが動作速度の点で不利である。ＦｅＲＡＭは高集積度化のための微細加工に限界あり、また作製プロセスにおいて問題がある。ＭＲＡＭは消費電力の問題がある。

そこで、次世代不揮発メモリとして、ＲｅＲＡＭ（Resistive Random Access Memory）（抵抗変化型メモリ）やＰＣＭ（Phase Change Memory）（相変化型メモリ）といった新しいタイプの記憶素子が提案されている（例えば、特許文献１，２参照）。更に、メモリの大容量化を実現するために、低電流動作が可能な記憶素子も開発されている。

特願２００６−３２２１８８号公報 特開２００９−４３８７３号公報

しかしながら、上記記憶素子では、記録状態（低抵抗状態）あるいは消去状態（高抵抗状態）を長時間にわたって放置した場合や、室温よりも高い温度雰囲気で放置した場合には抵抗変化層の抵抗値が変化し、データが失われる虞があるという問題があった。

本開示はかかる問題点に鑑みてなされたもので、その目的は、耐熱性が向上した記憶素子およびその製造方法ならびに記憶装置を提供することにある。

本技術の記憶素子は、第１電極、記憶層および第２電極をこの順に有し、記憶層は、第１電極側に設けられた抵抗変化層と、少なくとも１種の金属元素を含むと共に、前記第２電極側に設けられたイオン源層とを備えたものであり、イオン源層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうち少なくとも１種の、カルコゲン元素を含むと共に、前記第抵抗変化層側に設けられた第１イオン源層と、第１イオン源層とはカルコゲン元素の含有量が異なると共に、第２電極側に設けられた第２イオン源層とを含む。

本技術の記憶装置は、第１電極、記憶層および第２電極をこの順に有する複数の記憶素子と、複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、記憶素子として本技術の記憶素子を用いたものである。

本技術による記憶素子の製造方法は、以下の（Ａ）〜（Ｅ）の工程を含むものである。
（Ａ）基板上に第１電極を形成する工程
（Ｂ）第１電極上に抵抗変化層を形成する工程
（Ｃ）抵抗変化層上に金属元素および、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含む第１イオン源層を形成する工程
（Ｄ）第１イオン源層の上に第２イオン源層とはカルコゲン元素の含有量が異なる第２イオン源層を形成する工程
（Ｅ）イオン源層上に第２電極を形成する工程

本技術の記憶素子（記憶装置）では、初期状態（高抵抗状態）の素子に対して「正方向」（例えば第１電極側を負電位、第２電極側を正電位）の電圧または電流パルスが印加されると、イオン源層に含まれる金属元素がイオン化して抵抗変化層中に拡散し、第１電極で電子と結合して析出し、あるいは抵抗変化層中に留まり不純物準位を形成する。これにより記憶層内に金属元素を含む低抵抗部（伝導パス）が形成され、抵抗変化層の抵抗が低くなる（記録状態）。この低抵抗な状態の素子に対して「負方向」（例えば第１電極側を正電位、第２電極側を負電位）へ電圧パルスが印加されると、第１電極に析出していた金属元素がイオン化してイオン源層中へ溶解する。これにより金属元素を含む伝導パスが消滅し、抵抗変化層の抵抗が高い状態となる（初期状態または消去状態）。

ここでは、イオン源層がテルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むと共に、抵抗変化層側に設けられた第１イオン源層と、第１イオン源層とはカルコゲン元素の含有量が異なると共に、第２電極側に設けられた第２イオン源層との積層構造により構成されていることにより、イオン源層の劣化が抑制される。

本技術の記憶素子およびその記憶素子の製造方法ならびに記憶装置によれば、イオン源層をそれぞれカルコゲン元素の含有量が異なる第１イオン源層および第２イオン源層の積層構造とした。これにより、イオン源層の劣化が抑制され、記憶素子の耐熱性が向上する。即ち、高い信頼性を有する記憶装置を提供することが可能となる。

本開示の第１の実施の形態に係る記憶素子の構成を表す断面図である。 図１の記憶素子を用いたメモリセルアレイの構成を表す断面図である。 同じくメモリセルアレイの平面図である。 本開示の変形例に係る記憶素子の構成を表す断面図である。 本開示の第２の実施の形態に係る記憶素子の構成を表す断面図である。 本開示の記憶素子の第１イオン源層内の濃度分布を説明する模式図である。 実施例１に係る繰り返し特性を表す図である。 同じく繰り返し特性を表す図である。 同じく繰り返し特性を表す図である。 同じく繰り返し特性を表す図である。 実施例２に係る繰り返し特性を表す図である。

以下、本開示の実施の形態について、以下の順に図面を参照しつつ説明する。
［第１の実施の形態］
（１）記憶素子（イオン源層が第１イオン源層および第２イオン源層からなる記憶素子）
（２）記憶素子の製造方法
（３）記憶装置
［変形例］
（抵抗変化層が２層積層された記憶素子）
［第２の実施の形態］
（第２イオン源層が積層構造を有する記憶素子）
［実施例］

［実施の形態］
（記憶素子）
図１は、本開示の第１の実施の形態に係る記憶素子１の断面構成図である。この記憶素子１は、下部電極１０（第１電極）、記憶層２０および上部電極３０（第２電極）をこの順に有するものである。

下部電極１０は、例えば、後述（図４）のようにＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路が形成されたシリコン基板４１上に設けられ、ＣＭＯＳ回路部分との接続部となっている。この下部電極１０は、半導体プロセスに用いられる配線材料、例えば、タングステン（Ｗ），窒化タングステン（ＷＮ），銅（Ｃｕ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），タンタル（Ｔａ）およびシリサイド等により構成されている。下部電極１０が電界でイオン伝導が生じる可能性のある材料（例えば、Ｃｕ等）により構成されている場合には、下部電極１０の表面を、Ｗ，ＷＮ，窒化チタン（ＴｉＮ），窒化タンタル（ＴａＮ）等のイオン伝導や熱拡散しにくい材料で被覆するようにしてもよい。また、後述のイオン源層２２にＡｌが含まれている場合には、Ａｌよりもイオン化しにくい材料、例えばクロム（Ｃｒ），Ｗ，コバルト（Ｃｏ），Ｓｉ，金（Ａｕ），パラジウム（Ｐｄ），Ｍｏ，イリジウム（Ｉｒ），チタン（Ｔｉ）等の少なくとも１種を含んだ金属膜や、これらの酸化膜または窒化膜を用いることが好ましい。

記憶層２０は抵抗変化層２１およびイオン源層２２により構成されている。抵抗変化層２１は下部電極１０側にあり、ここでは下部電極１０に接して設けられている。この抵抗変化層２１は電気伝導上のバリアとしての機能を有している。また、この抵抗変化層２１は、下部電極１０と上部電極３０との間に所定の電圧を印加した際にその抵抗値が変化する。抵抗変化層２１は、後述するイオン源層２２と接していても安定である絶縁体あるいは半導体であれば何れの物質でも用いることができる。具体的な材料としては、Ｇｄ（ガドリニウム）等の希土類元素、Ａｌ，Ｍｇ（マグネシウム），Ｔａ，Ｓｉ（シリコン）等を少なくとも１種含む酸化物、窒化物、あるいは弗化物等が挙げられる。この他、陰イオン成分として挙動する、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）等のカルコゲン元素を含む化合物を用いてもよい。具体的には、例えばＴｅを用いた場合にはＡｌＴｅ，ＭｇＴｅまたはＺｎＴｅ、あるいは更に窒素（Ｎ）を含んだＡｌＴｅＮ等が挙げられる。

抵抗変化層２１の初期抵抗値は１ＭΩ以上であることが好ましく、低抵抗状態における抵抗値は数１００ｋΩ以下であることが好ましい。微細化した抵抗変化型メモリの抵抗状態を高速に読み出すためには、できる限り低抵抗状態の抵抗値を低くすることが好ましい。しかし、例えば２０〜５０μＡ，２Ｖの条件で書き込んだ場合の抵抗値は４０〜１００ｋΩであるので、メモリの初期抵抗値はこの値より高いことが前提となる。

イオン源層２２は、抵抗変化層２１に拡散する可動イオン（陽イオンおよび陰イオン）となるイオン導電材料を含む層であり、イオン供給源としての役割を有し、主に非晶質構造を取る。イオン源層２２は、陰イオン化するイオン伝導材料として、Ｔｅ，ＳおよびセＳｅのうち少なくとも１種のカルコゲン元素を含んでいる。また、イオン源層２２は、消去時に下部電極１０上に酸化物を形成する元素として、Ａｌを含有しても良い。更に、イオン源層２２は、少なくとも１種の金属元素を含んでいる。イオン源層２２に含まれる金属元素としては、例えば、Ｃｕ，亜鉛（Ｚｎ），銀（Ａｇ），ニッケル（Ｎｉ），コバルト（Ｃｏ），マンガン（Ｍｎ），鉄（Ｆｅ），Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，ＭｏおよびＷからなる金属元素の群のうちの少なくとも１種が好ましい。Ａｌおよびこれらの金属元素のいくつかは、陽イオン化するイオン伝導材料としての機能を有するものである。

イオン源層２２は、非晶質化のため金属元素としてＺｒを含むことが好ましい。低抵抗状態（書き込み状態）または高抵抗状態（初期状態または消去状態）の抵抗値保持特性を向上させることが可能となるからである。ここでは、低抵抗状態を書き込み状態、高抵抗状態を消去状態と定義する。また、Ｃｕは、陽イオン化可能な金属元素であり、Ｚｒと組み合わせることにより、非晶質を形成しやすく、イオン源層２１の微細構造を均一に保つという機能を有する。

イオン源層２２には、必要に応じてその他の元素が添加されていてもよい。添加元素の例としては、Ｍｇ，ゲルマニウム（Ｇｅ），Ｓｉなどが挙げられる。Ｍｇは、陽イオン化しやすく、消去バイアスで酸化膜を形成し高抵抗化しやすくするためのものである。Ｇｅは、Ａｌと同様に、消去時に酸化物を形成することにより高抵抗状態（消去状態）を安定化させると共に、繰り返し回数の増加にも寄与するものである。Ｓｉは、記憶層２０の高温熱処理時の膜剥がれを抑止すると共に、保持特性の向上も同時に期待できる添加元素であり、イオン源層２１にＺｒと共に添加してもよい。

このようなイオン源層２２の具体的な材料としては、例えば、ＺｒＴｅＡｌ，ＺｒＴｅＡｌＧｅ，ＣｕＺｒＴｅＡｌ，ＣｕＺｒＴｅＡｌＧｅ，ＣｕＨｆＴｅＡｌ，ＣｕＴｉＴｅＡｌ，ＡｇＺｒＴｅＡｌ，ＮｉＺｒＴｅＡｌ，ＣｏＺｒＴｅＡｌ，ＭｎＺｒＴｅＡｌ，ＦｅＺｒＴｅＡｌの組成のイオン源層材料が挙げられる。

本実施の形態のイオン源層２２は、互いに組成の異なる第１イオン源層２２Ａおよび第２イオン源層２２Ｂを抵抗変化層２１側から順に積層した構成を有する。具体的には、第１イオン源層２２Ａに含まれるカルコゲン元素の含有量は、第２イオン源層２２Ｂよりも多いことが好ましい。また、第２イオン源層に含まれるＣｕ，Ａｌ，ＧｅおよびＺｎのうち少なくても1種類の金属元素の含有量は、前記第１イオン源層よりも多いことが好ましい。もしくは、第２イオン源層に含まれる、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，ＭｏおよびＷからなる遷移金属の群のうち少なくても1種類の金属元素の含有量が、前記第１イオン源層よりも多いことが好ましい。更に、第１イオン源層に含まれる酸素（Ｏ）もしくはＮの含有量は、第２イオン源層よりも少ないことが好ましい。第１イオン源層２２Ａおよび第２イオン源層２２Ｂを構成する元素の種類は、上述した含有量の違いがあれば同一でもよいし、異なっていてもよい。第１イオン源層２２Ａおよび第２イオン源層２２Ｂの膜厚は、それぞれ６ｎｍ以上であることが好ましい。その抵抗値は、第１イオン源層２２Ａよりも第２イオン源層２２Ｂのほうが低いことが好ましい。また、第１イオン源層２２Ａの融点は、第２イオン源層２２Ｂよりも低いことが好ましい。第１イオン源層２２Ａおよび第２イオン源層２２Ｂが上記のような構成をとることにより、イオン源層２２の熱による劣化が抑制され、記憶素子１の耐熱性が向上する。なお、第１イオン源層２２Ａおよび第２イオン源層２２Ｂは上記条件をすべて備えている必要はなく、少なくともカルコゲン元素の含有量が上記条件を満たしていればよい。

上部電極３０は、下部電極１０と同様に公知の半導体配線材料を用いることができるが、ポストアニールを経てもイオン源層２２と反応しない安定な材料が好ましい。

本実施の形態の記憶素子１では、図示しない電源回路（パルス印加手段）から下部電極１０および上部電極３０を介して電圧パルスあるいは電流パルスを印加すると、記憶層２０の電気的特性（抵抗値）が変化するものであり、これにより情報の書き込み，消去，更に読み出しが行われる。以下、その動作を具体的に説明する。

まず、上部電極３０が例えば正電位、下部電極１０側が負電位となるようにして記憶素子１に対して正電圧を印加する。これによりイオン源層２２に含まれる金属元素（特に、陽イオン化可能な金属元素）がイオン化して抵抗変化層２１に拡散し、下部電極１０側で電子と結合して析出する。その結果，下部電極１０と記憶層２０の界面に金属状態に還元された低抵抗な金属元素の伝導パス（フィラメント）が形成される。若しくは、イオン化した金属元素は、抵抗変化層２１中に留まり不純物準位を形成する。これにより抵抗変化層２１中にフィラメントが形成されて記憶層２０の抵抗値が低くなり、初期状態の抵抗値（高抵抗状態）よりも低い抵抗値（低抵抗状態）へ変化する。

その後、正電圧を除去して記憶素子１にかかる電圧をなくしても、低抵抗状態が保持される。これにより情報が書き込まれたことになる。一度だけ書き込みが可能な記憶装置、いわゆる、ＰＲＯＭ（Programmable Read Only Memory）に用いる場合には、前記の記録過程のみで記録は完結する。一方、消去が可能な記憶装置、すなわち、ＲＡＭ（Random Access Memory）あるいはＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）等への応用には消去過程が必要であるが、消去過程においては、上部電極３０が例えば負電位、下部電極１０側が正電位になるように記憶素子１に対して負電圧を印加する。これにより、記憶層２０内に形成されていたフィラメントの金属元素がイオン化し、イオン源層２２に溶解、若しくはＴｅ等と結合してＣｕ₂Ｔｅ、ＣｕＴｅ等の化合物を形成する。これにより、金属元素によるフィラメントが消滅、または減少して抵抗値が高くなる。

また、負電圧を除去して記憶素子１にかかる電圧をなくしても、抵抗値が高くなった状態で保持される。これにより書き込まれた情報を消去することが可能になる。このような過程を繰り返すことにより、記憶素子１に情報の書き込みと書き込まれた情報の消去を繰り返し行うことができる。

例えば、抵抗値の高い状態を「０」の情報に、抵抗値の低い状態を「１」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「０」から「１」に変え、負電圧の印加による情報の消去過程で「１」から「０」に変えることができる。なお、ここでは記憶素子を低抵抗化する動作および高抵抗化する動作をそれぞれ書き込み動作および消去動作に対応させたが、その対応関係は逆に定義してもよい。

次に、イオン源層２２に含まれる各元素の作用および好ましい含有量について説明する。なお、後述する各元素の含有量は、第１イオン源層２２Ａおよび第２イオン源層２２Ｂを合わせたイオン源層２２全体におけるものである。

イオン源層２２中にＺｒが含まれている場合には、上述したＣｕ等の金属元素と共に、Ｚｒがイオン化元素として働き、上記移動容易元素（例えば、Ｃｕ）と、移動困難元素（例えば、Ｚｒ）の混在したフィラメントを形成する。Ｚｒは、書き込み動作時にカソード電極上で還元されると共に、書き込み後の低抵抗状態では金属状態のフィラメントを形成すると考えられる。Ｚｒの還元によって形成されたフィラメントは、Ｓ，ＳｅおよびＴｅのカルコゲン元素を含むイオン源層２２中に比較的溶解しづらいため、一度書き込み状態、すなわち低抵抗状態になった場合には、Ｃｕなどの上述した金属元素単独のフィラメントよりも低抵抗状態を保持しやすい。例えばＣｕは書き込み動作によってフィラメントとして形成される。しかしながら、金属状態のＣｕはカルコゲン元素を含むイオン源層２２中において溶解しやすいため、書き込み電圧パルスが印加されていない状態（データ保持状態）では、再びイオン化し高抵抗状態へと遷移してしまう。そのため十分なデータ保持性能が得られない。一方、Ｚｒと適量のＣｕを組み合わせることは、非晶質化を促進すると共に、イオン源層２２の微細構造を均一に保つため、抵抗値の保持性能の向上に寄与する。

また、消去時の高抵抗状態の保持に関しても、Ｚｒを含むことによって以下の効果が得られる。例えばＺｒのフィラメントが形成され、再びイオン源層２２中にイオンとして溶解する場合には、Ｚｒは少なくともＣｕよりもイオンの移動度が低いので、温度が上昇してもあるいは長期間の放置でも動きづらい。そのためカソード極上で金属状態での析出が起こりにくく、室温よりも高温状態で保持した場合や長時間にわたり保持した場合でも高抵抗状態が維持される。

更に、イオン源層２２にＡｌが含まれている場合には、消去動作により上部電極が負の電位にバイアスされると、固体電解質的に振舞うイオン源層２２とアノード極との界面において安定な酸化膜を形成する。これにより高抵抗状態（消去状態）が安定化する。加えて、抵抗変化層の自己再生の観点から繰り返し回数の増加にも寄与する。なお、Ａｌの他に同様の働きを示すＧｅなどを含んでもよい。

このように、イオン源層２２にＺｒ，Ａｌ，Ｇｅなどが含まれている場合には、これら元素を含んでいない記憶素子と比較して広範囲の抵抗値保持性能、書き込み・消去の高速動作性能および低電流動作が向上すると共に繰り返し回数が増加する。更に、例えば低抵抗から高抵抗へと変化させる際の消去電圧を調整して高抵抗状態と低抵抗状態との間の中間的な状態を作り出せば、その状態を安定して保持することができる。よって、２値だけでなく多値のメモリを実現することが可能となる。なお、高抵抗から低抵抗へと変化させる際の書き込み電流を変更して析出する原子の量を調整することによっても中間的な状態を作り出すことが可能である。

ところで、このような電圧を印加する書き込み・消去動作特性と、抵抗値の保持特性と、繰り返し動作回数といったメモリ動作上の重要な諸特性は、Ａｌ，ＺｒおよびＣｕ、更にはＧｅの添加量によって異なる。

例えば、Ａｌの含有量が多過ぎると、Ａｌイオンの移動が生じやすくなり、Ａｌイオンの還元によって書き込み状態が作られてしまう。Ａｌはカルコゲナイドの固体電解質中で金属状態の安定性が低いので、低抵抗な書き込み状態の保持性能が低下する。一方、Ａｌ量が少な過ぎると、消去動作そのものや高抵抗領域の保持特性を向上させる効果が低くなり、繰り返し回数が減少する。従って、イオン源層２２中のＡｌの含有量は２７．７原子％以上であることが好ましく、更に好ましくは４７．４原子％以下である。

また、Ｚｒはその含有量が多過ぎると、イオン源層２２の抵抗値が下がり過ぎてイオン源層２２に有効な電圧が印加できない、若しくはカルコゲナイド層中にＺｒを溶解することが困難となる。そのため、特に消去がしづらくなり、Ｚｒ添加量に応じて消去の閾値電圧が上昇していき、更に多過ぎる場合には書き込み、つまり低抵抗化も困難となる。一方、Ｚｒ添加量が少な過ぎると、前述のような広範囲の抵抗値の保持特性を向上させる効果が少なくなる。

更に、Ｃｕは適量をイオン源層２２に添加することによって、非晶質化を促進するものの、多過ぎると金属状態のＣｕはカルコゲン元素を含むイオン源層２２中での安定性が十分でないことから書き込み保持特性が悪化したり、書き込み動作の高速性に悪影響が見られる。その一方で、ＣｕはＺｒと組み合わせることにより、非晶質を形成しやすく、イオン源層２２の微細構造を均一に保つという効果を有する。これにより、繰り返し動作によるイオン源層２２中の材料成分の不均一化が防止され、繰り返し回数が増加すると共に保持特性も向上する。また、適当なＺｒ量を含有している場合には、Ｃｕのフィラメントがイオン源層２２中に再溶解したとしても、抵抗変化層２１内には金属ジルコニウム（Ｚｒ）によるフィラメントが残存していると考えられるため低抵抗状態は維持される。従って、書き込み保持特性への影響はみられない。

上述のようなＺｒとＣｕとの効果を得るためには、イオン源層２２中のＺｒおよびＣｕの合計含有量が２３．５原子％以上３７原子％以下であることが好ましい。また、イオン源層２２中のＺｒ単独の含有量としては、９原子％以上であることが好ましく、更に好ましくは１８．５原子％以下である。

更に、Ｇｅは必ずしも含まれていなくともよいが、Ｇｅ含有量が多過ぎる場合には書き込み保持特性が劣化する。ことからＧｅの含有量としては１５原子％以下であることが好ましい。

また、記憶素子１の特性は実質的にはＺｒとＴｅ（カルコゲン元素）の組成比に依存している。そのため、ＺｒとＴｅの組成比は、
Ｚｒ組成比（原子％）／Ｔｅ組成比（原子％）＝０．３〜０．８４
の範囲にあることが望ましい。これについては必ずしも明らかではないが、Ｚｒに比べてＣｕの乖離度が低いこと、イオン源層２２の抵抗値がＺｒとＴｅの組成比によって決まることから、上記の範囲にある場合に限り好適な抵抗値が得られるため、記憶素子１に印加したバイアス電圧が抵抗変化層２１の部分に有効に印加されることによると考えられる。また、カルコゲン元素の単独での含有量は２０．７原子％以上４２．７原子％以下であることが好ましい。

上記の範囲からずれる場合、例えば、当量比が大き過ぎる場合には、陽イオンと陰イオンの釣り合いが取れずに、存在する金属元素のうち、イオン化しない元素の量が増大する。そのために消去動作の際に書き込み動作で生じたフィラメントが効率的に除去されにくいと考えられる。同様に、当量比が小さ過ぎて陰イオン元素が過剰に存在する場合には、書き込み動作で生じた金属状態のフィラメントが金属状態で存在しづらくなるために、書き込み状態の保持性能が低下すると考えられる。

なお、イオン源層２２に含まれる金属元素としては上記金属元素に限定されるものではなく、例えばＡｌの他にＭｇを用いたＺｒＴｅＭｇとしてもよい。イオン化する金属元素としては、Ｚｒの代わりに、ＴｉやＴａなどの他の遷移金属元素を選択した場合でも同様な添加元素を用いることは可能であり、例えばＴａＴｅＡｌＧｅなどとすることも可能である。更に、イオン導電材料としては、Ｔｅ以外に硫黄（Ｓ）やセレン（Ｓｅ）、あるいはヨウ素（Ｉ）を用いてもよく、具体的にはＺｒＳＡｌ，ＺｒＳｅＡｌ，ＺｅＩＡｌ，ＣｕＧｅＴｅＡｌ等を用いてもよい。また、必ずしもＡｌを含んでいる必要はなく、ＣｕＧｅＴｅＺｒ等を用いてもよい。

また、記憶層２０における高温熱処理時の膜剥がれは、例えばＳｉを添加することでも抑制することができる。Ｓｉは保持特性の向上も同時に期待できる添加元素であり、イオン源層２２にＺｒと共に添加することが好ましい。但し、Ｓｉ添加量が少な過ぎるとＳｉ添加による膜剥がれ防止効果を期待できなくなるのに対し、多過ぎると良好なメモリ動作特性が得られない。このため、膜剥がれの防止効果および良好なメモリ動作特性を得るためには、イオン源層２２中のＳｉの含有量は１０〜４５原子％程度の範囲内であることが好ましい。

更に、抵抗変化層２１にカルコゲン元素を用いる場合には、イオン源層２２にイオン源層２２にカルコゲン元素（例えばＴｅ）と反応しやすい金属元素（Ｍ）を用いてＴｅ／イオン源層（金属元素Ｍを含む）という積層構造にしておくと、成膜後の加熱処理により、ＭＴｅ／イオン源層２２という構造に安定化する。Ｔｅと反応しやすい元素としては、例えばＡｌやマグネシウム（Ｍｇ）が挙げられる。これにより、抵抗変化層２１とイオン源層２２との膜剥がれを防止することができる。

以下、本実施の形態の記憶素子１の製造方法について説明する。

まず、選択トランジスタ等のＣＭＯＳ回路が形成された基板上に、例えばＴｉＮよりなる下部電極１０を形成する。その後、必要であれば逆スパッタ等で、下部電極１０の表面上の酸化物等を除去する。続いて、抵抗変化層２１、イオン源層２２（第１イオン源層２２Ａおよび第２イオン源層２２Ｂ）および上電極３０までを各層の材料に適応した組成からなるターゲットを用いてスパッタリング装置内で、各ターゲットを交換することにより、各層を連続して成膜する。電極径は５０−３００ｎｍφである。合金膜は構成元素のターゲットを用いて同時成膜する。

上部電極３０まで成膜したのち、上部電極３０に接続する配線層（図示せず）を形成し、全ての記憶素子１と共通電位を得るためのコンタクト部を接続する。そののち、積層膜にポストアニール処理を施す。以上により図１に示した記憶素子１が完成する。

この記憶素子１では、上述のように上部電極３０および下部電極１０にそれぞれ正電位または負電位になるように電圧を印加することによって下部電極１０と抵抗変化層２１の界面にフィラメントが形成される。これにより抵抗変化層２１の抵抗値が低くなり、書き込みが行われる。次に、上部電極３０および下部電極１０の各々に書き込み時とは逆極性の電圧を印加する。これにより抵抗変化層２１内に形成されたフィラメントの金属元素が再びイオン化してイオン源層２２に溶解することによって抵抗変化層２１の抵抗値が上昇し、消去が行われる。

本実施の形態の記憶素子１と同様に、下部電極，記憶層（抵抗変化層およびイオン源層）および上部電極からなる従来の記憶素子では、イオン源層全体が単一組成で形成されている。このようなイオン源層は成膜時間が短く製造工程を短縮できる半面、室温よりも高い温度雰囲気での保存や動作時に発生するジュール熱によって抵抗値が変化し、データが失われるという問題があった。これは、イオン源層の劣化、具体的には熱によってイオン源層の結晶化が進み、アモルファス状態から結晶状態に変化するためと考えられる。

この問題を解決する方法としては、例えばイオン源層を構成する複数の元素を個別に成膜し、イオン源層全体をそれぞれ１種類の元素からなる層の積層構造とする方法が考えられる。しかしながら、所定の膜厚となるまで各元素の層を繰り返し積層するため、成膜時間が長くなり、生産性が低下するという問題が考えられる。

これに対して、本実施の形態では、イオン源層２２をそれぞれカルコゲン元素の含有量が異なる第１イオン源層２２Ａと第２イオン源層２２Ｂとの積層構造とすることにより、製造工程および成膜時間を抑えつつ、イオン源層２２の熱による劣化を抑制することができる。

以上のように本実施の形態の記憶素子１（およびその製造方法ならびに記憶装置）では、イオン源層２２がカルコゲン元素の含有量が異なる第１イオン源層２２Ａおよび第２イオン源層２２Ｂを下部電極１０側から順に積層するようにした。これにより、熱によるイオン源層の劣化（結晶化）が抑制され、記憶素子１の耐熱性が向上する。即ち、高い信頼性を有する記憶装置を提供することが可能となる。

（記憶装置）
上記記憶素子１を多数、例えば列状やマトリクス状に配列することにより、記憶装置（メモリ）を構成することができる。このとき、各記憶素子１に、必要に応じて、素子選択用のＭＯＳトランジスタ、或いはダイオードを接続してメモリセルを構成し、更に、配線を介して、センスアンプ、アドレスデコーダ、書き込み・消去・読み出し回路等に接続すればよい。

図２および図３は多数の記憶素子１をマトリクス状に配置した記憶装置（メモリセルアレイ）の一例を表したものであり、図２は断面構成、図５は平面構成をそれぞれ表している。このメモリセルアレイでは、各記憶素子１に対して、その下部電極１０側に接続される配線と、その上部電極３０側に接続される配線とを交差するよう設け、例えばこれら配線の交差点付近に各記憶素子１が配置されている。

各記憶素子１は、抵抗変化層２１、イオン源層２２および上部電極３０の各層を共有している。すなわち、抵抗変化層２１、イオン源層２２および上部電極３０それぞれは各記憶素子１に共通の層（同一層）により構成されている。上部電極３０は、隣接セルに対して共通のプレート電極ＰＬとなっている。

一方、下部電極１０は、メモリセル毎に個別に設けられることにより、隣接セル間で電気的に分離されており、各下部電極１０に対応した位置に各メモリセルの記憶素子１が規定される。下部電極１０は各々対応するセル選択用のＭＯＳトランジスタＴｒに接続されており、各記憶素子１はこのＭＯＳトランジスタＴｒの上方に設けられている。

ＭＯＳトランジスタＴｒは、基板４１内の素子分離層４２により分離された領域に形成されたソース／ドレイン領域４３とゲート電極４４とにより構成されている。ゲート電極４４の壁面にはサイドウォール絶縁層が形成されている。ゲート電極４４は、記憶素子１の一方のアドレス配線であるワード線ＷＬを兼ねている。ＭＯＳトランジスタＴｒのソース／ドレイン領域４３の一方と、記憶素子１の下部電極１０とが、プラグ層４５、金属配線層４６およびプラグ層４７を介して電気的に接続されている。ＭＯＳトランジスタＴｒのソース／ドレイン領域４３の他方は、プラグ層４５を介して金属配線層４６に接続されている。金属配線層４６は、記憶素子１の他方のアドレス配線であるビット線ＢＬ（図５参照）に接続されている。なお、図５においては、ＭＯＳトランジスタＴｒのアクティブ領域４８を鎖線で示しており、コンタクト部５１は記憶素子１の下部電極１０、コンタクト部５２はビット線ＢＬにそれぞれ接続されている。

このメモリセルアレイでは、ワード線ＷＬによりＭＯＳトランジスタＴｒのゲートをオン状態として、ビット線ＢＬに電圧を印加すると、ＭＯＳトランジスタＴｒのソース／ドレインを介して、選択されたメモリセルの下部電極１０に電圧が印加される。ここで、下部電極１０に印加された電圧の極性が、上部電極３０（プレート電極ＰＬ）の電位に比して負電位である場合には、上述のように記憶素子１の抵抗値が低抵抗状態へと遷移する。これにより選択されたメモリセルに情報が書き込まれる。次に、下部電極１０に、上部電極３０（プレート電極ＰＬ）の電位に比して正電位の電圧を印加すると、記憶素子１の抵抗値が再び高抵抗状態へと遷移する。これにより選択されたメモリセルに書き込まれた情報が消去される。書き込まれた情報の読み出しを行うには、例えば、ＭＯＳトランジスタＴｒによりメモリセルを選択し、そのセルに対して所定の電圧または電流を印加する。このときの記憶素子１の抵抗状態により異なる電流または電圧を、ビット線ＢＬあるいはプレート電極ＰＬの先に接続されたセンスアンプ等を介して検出する。なお、選択したメモリセルに対して印加する電圧または電流は、記憶素子１の抵抗値の状態が遷移する電圧等の閾値よりも小さくする。

本実施の形態の記憶装置では、上述のように各種のメモリ装置に適用することができる。例えば、一度だけ書き込みが可能なＰＲＯＭ、電気的に消去が可能なＥＥＰＲＯＭ、或いは、高速に書き込み・消去・再生が可能な、いわゆるＲＡＭ等、いずれのメモリ形態でも適用することが可能である。

以下に、上記第１の実施の形態の変形例および第２の実施の形態について説明する。異上記第１の実施の形態と同一構成部分については同一符号を付してその説明は省略する。

［変形例］
図４は本開示の変形例に係る記憶素子２の断面構成を表したものである。この記憶素子２は、下部電極１０（第１電極）、記憶層６０および上部電極３０（第２電極）をこの順に有している。本変形例における記憶素子２では、記憶層６０を構成する抵抗変化層６１が複数（ここでは２層）積層されている点が上記第１の実施の形態とは異なる。なお、本変形例におけるイオン源層６２については上記第１の実施の形態と同様の構成を有する。

抵抗変化層６１は第１抵抗変化層６１Ａおよび第２抵抗変化層６１Ｂの積層構造を有している。第１抵抗変化層６１Ａおよび第２抵抗変化層６１Ｂは共に、電気伝導上のバリアとしての機能を有するものであり、イオン源層６２よりも高い抵抗値を有すると共に、互いに組成が異なっている。これにより、記憶素子２では、複数の記憶素子２の初期状態もしくは消去状態の抵抗値のばらつきが低減される。また、複数回の書き込み・消去動作に対して書き込み・消去時の抵抗値の保持特性が向上する。

第１抵抗変化層６１Ａおよび第２抵抗変化層６１Ｂには上記第１の実施の形態で説明した抵抗変化層２１で挙げた材料を用いることができる。第１抵抗変化層６１Ａおよび第２抵抗変化層６１Ｂに用いる材料の組み合わせは、互いに異なる組成であれば特に問わないが、例えば、第１抵抗変化層６１Ａに酸化ガドリニウム（ＧｄＯｘ）等の酸化物または窒化物により構成されている場合には、第２抵抗変化層６１ＢにはＴｅを主成分とする化合物（例えばＡｌＴｅ）を用いることが好ましい。また、その逆でも構わない。

本変形例の記憶素子２における作用および効果は、上記第１の実施の形態の記憶素子１の作用および効果と同様であるが、特に、抵抗変化層が複数（ここでは２層）積層されているため、以下の効果を得ることができる。まず、消去時に酸化膜や窒化膜の形成が可能となるため、消去時の過剰な電圧印加による絶縁劣化を抑えることが可能となり、繰り返し特性の向上が期待される。また、使用できるテルル化合物膜の抵抗範囲を適宜調整することが可能であるため、材料選択の幅が広がる。更に、上述したように記憶素子２ごとのばらつきが低減されと共に、抵抗値の保持特性も向上する。これにより、このような記憶素子２を備えた記憶装置についても同様の効果が得られる。

［第２の実施の形態］
図５（Ａ），（Ｂ）は本開示の第２の実施の形態に係る記憶素子３Ａ，３Ｂの断面構成を表したものである。この記憶素子３Ａ，３Ｂは、上記第１の実施の形態と同様に下部電極１０（第１電極）、記憶層７０および上部電極３０（第２電極）をこの順に有し、記憶層７０は抵抗変化層７１と、第１イオン源層７２Ａおよび第２イオン源層７２Ｂからなるイオン源層７２とにより構成されている。本実施の形態における記憶素子３Ａ，３Ｂでは、第１イオン源層７２Ａが複数の層により構成されている点が上記第１の実施の形態とは異なる。

第１イオン源層７２Ａは、第２イオン源層７２Ｂと同様に、抵抗変化層７１に拡散する可動イオン（陽イオンおよび陰イオン）となる元素を含む層である。本実施の形態では、この第１イオン源層７２Ａは、第１層７２ａおよび第２層７２ｂを積層した構成を有する。第１層７２ａは、抵抗変化層２１に拡散しやすい、換言すると可動イオンになりやすい元素を含んでいる。一方、第２層７２ｂは、第１層７２ａおよび抵抗変化層２１に拡散しにくい、換言するとイオン源層７２中においてイオン化しにくい元素を含むものである。なお、ここでは、第１層７２ａおよび第２層７２ｂを１層ずつ積層した構成を有する（図５（Ａ））が、交互に２層以上の組を積層するようにしてもよい（図５（Ｂ））。

第１層７２ａは、陰イオン成分として，テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）等のカルコゲン元素を少なくとも１種以上含み、陽イオン成分として、電解質中（ここではイオン源層７２）中での移動が容易な元素（移動容易元素）を少なくとも１種含む層である。この移動容易元素とはカルコゲン元素と混ざりやすい元素、具体的にはＡｌまたは銅（Ｃｕ）が挙げられる。この他、ゲルマニウム（Ｇｅ）や亜鉛（Ｚｎ）等を含んでいてもよい。カルコゲン元素および移動容易元素は第１層７２ａ内で結合し、金属カルコゲナイド層を形成している。この金属カルコゲナイド層は、主に非晶質構造を有し、イオン供給源としての役割を果たすものである。また、第１層７２ａ内には、移動容易元素の濃度分布が存在するがその詳細については後述する。

第２層７２ｂは、電解質（イオン源層７２）中を移動しにくい元素（移動困難元素）を少なくとも１種含む層である。この移動困難元素とは抵抗変化層２１およびイオン源層７２を構成する元素、特にＴｅ等のカルコゲン元素と反応しにくい元素であり、例えば、長周期表にて４族〜６族に属する元素が挙げられる。具体的には、Ｔｉ，ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ），バナジウム（Ｖ），ニオブ（Ｎｂ），Ｔａ，Ｃｒ，ＭｏおよびＷが挙げられる。この他、Ｃｕや銀（Ａｇ），Ｓｉ等を添加元素として含んでいてもよい。

第１層７２ａおよび第２層７２ｂは、上述したように少なくとも１層ずつ積層されている。その積層順序は特に問わず、図５（Ａ）に示したように、抵抗変化層２１側から順に第１層７２ａから積層してもよいし、第２層７２ｂから積層してもよい。また、第１層７２ａおよび第２層７２ｂの積層数は、第１イオン源層７２Ａの膜厚が上記第１の実施の形態における第１イオン源層２２Ａと同様に６ｎｍ以上であれば特に問わないが、図５（Ｂ）のように例えばそれぞれ３層以上を交互に積層することが好ましい。第１層７２ａは上述したように、その層内に移動容易元素の濃度分布を有する。具体的には、移動容易元素の濃度は第２層７２ｂとの接合界面においてその他の領域における濃度よりも相対的に低くなっている。換言すると、厚み方向の中間部分よりも第２層７２ｂと接する上面あるいは下面の界面部分の方が低く、あるいは移動容易元素が存在しないようになっている。第１層７２ａに含まれるカルコゲン元素と未反応な金属状態の移動容易元素とは、第２層７２ｂに含まれる金属状態の移動困難元素との密着性が低い。このため、第１層７２ａと第２層７２ｂとの界面に金属状態の移動容易元素が多く含まれると膜浮きや膜剥がれが生じやすくなる。よって、本実施の形態のように金属状態の移動困難元素を含む第２層７２ｂと接する第１層７２ａの界面における移動容易元素の濃度を低くすることで層間における膜浮きや膜剥がれの発生が抑制される。これら濃度分布の調整方法は、後述するイオン源層７２の製造工程において説明する。

次に、第１イオン源層７２Ａの成膜工程について説明する。基板上に抵抗変化層２１まで形成したのち、抵抗変化層２１上に、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むカルコゲン層（Ａ層）、上述した移動容易元素を少なくとも１種含む移動層（Ｂ層）および上述した移動困難元素を少なくとも１種含む固定層（Ｃ層）を成膜する。具体的には、スパッタリング装置内において、対応する組成からなる各ターゲットを交換することにより各層を連続して成膜する。カルコゲン層（Ａ層），移動層（Ｂ層）および固定層（Ｃ層）の成膜順序としては、例えば、ＡＢＡＣ，ＢＡＣＡ，ＣＡＢＡ，ＡＣＡＢとし、これを１ユニットとして１ユニット以上、好ましくは３ユニット以上積層することが好ましい。これにより、図５（Ｂ）に示したように第１イオン源層７２Ａが周期積層構造を有するようになる。このように、第１イオン源層７２Ａを構成する元素を個別に積層することで、コスパッタを行うことのできない成膜装置であっても良好な動作特性を有する第１イオン源層７２Ａを成膜することが可能となる。また、第１イオン源層７２Ａには、合金ターゲットを用意する必要がないため、製造工程が簡略になると共に、コストを抑えることが可能となる。

続いて、第１イオン源層７２Ａ上に、スパッタリングによって、上述のように第１イオン源層７２Ａとは組成の異なる第２イオン層７２Ｂ、続いて上部電極３０を成膜する。このように、第１イオン源層７２Ａを積層によって成膜し、続いて第２イオン源層７２Ｂを成膜することで、すべてのイオン層７２を積層で成膜せずともよく、成膜時間が短縮される。

上部電極３０まで成膜したのち、上部電極３０に接続する配線層（図示せず）を形成し、全ての記憶素子１と共通電位を得るためのコンタクト部を接続する。そののち、積層膜にポストアニール処理を施す。

このポストアニール処理により、カルコゲン層（Ａ層），移動層（Ｂ層）および固定層（Ｃ層）を積層した第１イオン源層７２Ａでは、Ｂ層を構成する移動容易元素がＡ層内に拡散する。これにより、上記した第１層７２ａ中の移動容易元素の濃度分布が形成される。図６は、ＡＢＡＣの順に積層した積層膜を１ユニットとしてこれを２回繰り返した第１イオン源層７２Ａのポストアニール前およびポストアニール後における各層を模式的に表したものである。ポストアニール処理により、Ｂ層を構成する移動容易元素はＡ層中に拡散し、これにより第１層７２ａとなる。また、Ｃ層を構成する移動困難元素はほとんど拡散せず、イオン源層７２内で独立した層、即ち第２層７２ｂを形成する。以上により図５（Ａ），（Ｂ）に示した記憶素子３Ａ，３Ｂが完成する。

なお、第１層７２ａ内における移動容易元素の濃度勾配は、Ｂ層とその上下に成膜された層（Ａ層またはＣ層）によって変化する。例えば、図６（Ａ）に示したようにＢ層をＡ層で挟んだ場合には、移動容易元素が下部電極１０側および上部電極３０側両方のＡ層に拡散し、図６（Ｂ）に示したように第１層７２ａの中央部分から上下方向に徐々に濃度が低くなる。また、図示しないが、下部電極１０側からＡＢＣの順に積層した場合には、第１層７２ａ内の移動容易元素の濃度勾配は下部電極１０側から上部電極３０側に向かって徐々に高くなる。また、第１層７２ａ内の移動容易元素の濃度勾配を下部電極１０側から上部電極３０側に向かって徐々に低くする場合には、Ｂ層，Ａ層の順に積層すればよい。

以上のように本実施の形態の記憶素子３Ａ，３Ｂ（およびその製造方法ならびに記憶装置）では、カルコゲン元素を含むカルコゲン層（Ａ層）、移動容易元素を含む移動層（Ｂ層）および移動困難元素を含む固定層（Ｃ層）をそれぞれ成膜することにより、第１イオン源層７２Ａがそれぞれ異なる組成を有する第１層７２ａおよび第２層７２ｂをそれぞれ１層以上積層するようにした。この第１層７２ａは、カルコゲン元素および移動容易元素を含み、更に第１電極から第２電極に向かって陽イオン可能な金属元素の濃度勾配を有する。このように、イオン源層７２の一部を積層構造とすることにより、上記第１の実施の形態の記憶素子１の作用および効果に加えて、上記第１の実施の形態および変形例における記憶素子１，２のように互いに組成の異なる均一膜を積層するよりも、書き込みおよび消去の繰り返し動作によるイオン源層７２の組成の平均化が抑制される。即ち、繰り返し特性が更に向上する。

また、記憶素子３Ａ，３Ｂを構成する各層間の密着性が向上し、膜浮きおよび膜剥がれの発生が抑制される。即ち、歩留まりが向上すると共に、高い信頼性を有する記憶装置を製造することが可能となる。更に、イオン源層７２を構成する元素を個別に積層することで、容易に良好な動作特性を有する第１イオン源層７２Ａを成膜することが可能となる。また、第１イオン源層７２Ａの成膜には、合金ターゲットを用意する必要がないため、製造工程が簡略になると共に、コストを抑えることが可能となる。

なお、本実施の形態では、第１イオン源層７２Ａを積層構造とし、第２イオン源層７２Ｂを均一層としたが、第１イオン源層７２Ａを均一層とし、第２イオン源層７２Ｂを積層構造としてもよい。

その場合には、イオン源層７０上部電極３０との接面における移動容易元素の濃度は、上記第１層７２ａと第２層７２ｂとの界面と同様に、移動容易元素の濃度が低いか、あるいは金属状態の移動可能元素が存在しないことが好ましい。これは、第１層７２ａに含まれるＡｌ等の移動容易元素がカルコゲン元素と比較して上部電極３０を構成する元素と反応しにくいためである。第１層７２ａ中の移動容易元素が上部電極３０との接面に濃縮すると不安定なカルコゲン元素／移動容易元素の界面が形成されることになり、上部電極３０の膜浮きや膜剥がれが発生する。従って、上部電極３０と接する第１層７２ａも、上記の第２層２２Ｂと接する場合のように第１層７２ａ内の移動容易元素の濃度を調整することで、イオン源層２２と上部電極３０との密着性が向上し、層間における膜浮きや膜剥がれの発生が抑制される。

また、第２イオン源層７２Ｂを積層構造とする場合には、その製造工程においてカルコゲン層（Ａ層），移動層（Ｂ層）および固定層（Ｃ層）の成膜順序をＡＣＡＢとした場合、ＡＣＡＢユニットを積層したのち、その終端にＡ層を追加することが好ましい。これにより、上部電極３０とＢ層とが直接接しない、即ちイオン源層２２／上部電極３０の界面に移動容易元素が濃縮しないので、イオン源層２０と上部電極３０との密着性が向上し、膜浮きや膜剥がれの発生が抑制される。

以下に本開示の具体的な実施例について説明する。上述した実施の形態の記憶素子１，２，３Ａ，３Ｂの構成を有する各種サンプルを作製し、その特性を調べた。

（実施例１）
（サンプル１−１〜１−１５）
サンプル１−１〜１−１５として、図２，３に示したような記憶装置を形成した。まず、半導体基板１１にＭＯＳトランジスタＴｒを形成した。次いで、半導体基板１１の表面を覆うように絶縁層を形成し、この絶縁層にビアホールを形成した。続いて、ＣＶＤ（Chemical Vapor Deposition）法によりビアホールの内部を、ＴｉＮから成る電極材で充填し、その表面をＣＭＰ（Chemical Mechanical Polishing）法により平坦化した。そして、これらの工程を繰り返すことにより、プラグ層１５、金属配線層１６、プラグ層１７および下部電極１を形成して、更に下部電極１をメモリセル毎にパターニングした。

次に、ＴｉＮからなる下部電極１０上にスパッタリング装置を用いて記録層２０および上部電極３０を形成した。電極径は５０〜３００ｎｍφとした。続いて、上部電極３０の表面に対してエッチングを行い、中間電位（Ｖｄｄ／２）を与えるための外部回路接続用のコンタクト部分に接続されるように厚さ２００ｎｍの配線層（Ａｌ層）を形成した。次に、ポストアニール処理として真空熱処理炉において、２時間、３２０℃の加熱処理を施したのち、微細化加工プロセスを行ってメモリ素子（サンプル１−１〜１−１５）とした。なお、サンプル１−１〜１−１５における「下部電極／第１抵抗変化層／第２抵抗変化層／第１イオン源層／第２イオン源層／上部電極」の組成および膜厚は、「ＴｉＮ／ＴｉＯ₂（プラズマ酸化処理）／ＡｌＴｅＮ／第１イオン源層／第２イオン源層／Ｗ（３０ｎｍ）」とした。各サンプルにおける第１イオン源層および第２イオン源層の組成および膜厚は表１に示した。また、ＡｌＴｅＮは各サンプルにおける初期抵抗の大きさを同程度するために膜厚４ｎｍ〜６ｎｍの範囲で成膜した。なお、サンプル１−１〜１−１５は１トランジスタ１素子（１Ｔ１Ｒ）構造であり、トランジスタサイズはＷ／Ｌ＝０．３６／０．７μｍである。駆動電流が約７５μＡ，約５０μＡ（低電流）になるよう電圧を印加し繰り返し特性を調べた。その結果を図７〜図１０に示した。

（評価）
図７（Ａ）〜（Ｄ）は７５μＡ（左），５０μＡ（右）におけるサンプル１−１〜１−４の繰り返し特性を合わしたものである。イオン源層２２が単層構造であるサンプル１−１，１−２では、サンプル１−１が駆動電流７５μＡおよび５０μＡの両方で動作していたのに対し、サンプル１−２は繰り返し特性が劣化していることがわかる。これは、サンプル１−２のイオン源層におけるＴｅの割合がサンプル１−１よりも少なく、金属元素（ここではＺｒ）の割合が多いことよると考えられる。これにより、サンプル１−２のイオン源層の抵抗が低くなり、動作時にイオン源層に印加されにくいためイオン源層内の可動イオンが動きづらく、繰り返し特性が低下したものと考えられる。

これに対して、サンプル１−３，１−４は、上記実施の形態等で説明したようにイオン源層として互いにＴｅの含有量が異なる層（第１イオン源層および第２イオン源層）を積層したものである。サンプル１−３，１−４では、サンプル１−１のイオン源層と同様の組成を有する層をそれぞれ第１イオン源層に、サンプル１−２のイオン源層と同様の組成を有する層をそれぞれ第２イオン源層とした。このサンプル１−３，１−４における繰り返し特性（図６（Ｃ），（Ｄ））は共に十分な動作特性を示している。上記のような構成を有する記憶素子では、上述したように、イオン源層に電圧が印加されることによってイオン源層内の金属元素が抵抗変化層内に移動して導電パスを形成する。これにより、抵抗変化層の抵抗値が低下し、低抵抗状態になる。サンプル１−３，１−４ではイオン源層が２層構造であり、抵抗変化層側に設けられた第１イオン源層は金属元素よりも抵抗の高いカルコゲン元素を多く含んでいる。このため、抵抗変化層近傍のイオン源層の抵抗が高くなり、第１イオン源層よりも抵抗値の低い第２イオン源層が積層されていても可動イオンが非導しやすく、繰り返し特性が維持されたと考えられる。また、上記実施の形態等で説明した構成を有するサンプル１−３，１−４における記憶装置（記憶素子）の動作メカニズムは、電圧印加によって、まず抵抗変化層近傍（第１イオン源層）の可動イオンが抵抗変化層側へ移動したのち、更に上層（第２イオン源層）に含まれる可動イオンが抵抗変化層側へ移動するものと考えられる。

また、Ｚｒ等の金属元素はＴｅ等のカルコゲン元素と比較して融点が高い。このため、第１イオン源層よりもＺｒの含有量が多く、Ｔｅの含有量が少ない第２イオン源層の結晶化温度は上昇し、これにより、イオン源層全体が動作時に発生するジュール熱に対して安定になったと考えられる。更に、Ｚｒは多いことでアモルファスが安定化し、保持特性も向上すると考えられる。また、酸素雰囲気下で成膜することで、第２イオン源には酸素（Ｏ）が添加され、より融点が上がる。

次に、イオン源層の一部または全体が積層構造を有するサンプル１−５〜１−９について考察する。なお、サンプル１−５〜１−９の第１イオン源層は積層構造を有するが、第１イオン源層全体の組成はサンプル１−１のイオン源層の組成と同じである。図８（Ａ）〜（Ｅ）はサンプル１−５〜１−９の繰り返し特性を表したものである。これら図８（Ａ）〜（Ｃ）から第１イオン源層の構成は単層構造に限らず、積層構造であってもよいことがわかる。また、図８（Ｄ），（Ｅ）の結果から第１イオン源層の膜厚は５．３ｎｍ以上、好ましくは６ｎｍ以上、より好ましくは８ｎｍ以上とすることで、第２イオン源層の組成が変更されていても十分な動作特性が得られることがわかる。更に、一部に積層構造を有するサンプル１−６，１−７は、イオン源層全体が積層構造を有するサンプル１−５と同等の繰り返し動作特性を示している。このため、サンプル１−６，１−７のように、イオン源層を積層膜（第１イオン源層）と均一層（第２イオン源層）との組み合わせとすることにより、繰り返し動作特性を維持しつつ、成膜時間の大幅な短縮が可能となる。なお、第２イオン源層はＺｒの他にＧｅの含有量を多くすることでも結晶化温度が上昇し、記憶素子の耐熱性が向上することがわかる。

サンプル１−１０〜１−１２は第１イオン源層を構成する積層膜の積層順序を変更したものである。サンプル１−１０〜１−１２の繰り返し特性の結果を表した図９（Ａ）〜（Ｃ）から、積層膜の積層順序を変えても記憶素子の動作特性には影響しないことがわかる。

また、図１０（Ａ）〜（Ｃ）に示した繰り返し特性図からＺｒの代わりにＨｆを用いたサンプル１−１２〜１−１５においても、サンプル１−３，１−４，１−６等と同様の効果が得られていることがわかる。このことから、Ｔｅ以外の金属元素の種類および組成が変わっても、上記実施の形態等で説明した範囲内であれば、同様の効果が得られることがわかる。

（実験２）
次に、上記サンプルとは抵抗変化層の構成が異なる記憶装置（サンプル２−１〜２−３）を上記サンプル１−１〜１−１５と同様の方法を用いて作成し、その繰り返し特性を測定した。サンプル２−１〜２−３における「下部電極／第１抵抗変化層／第２抵抗変化層／第１イオン源層／第２イオン源層／上部電極」の組成および膜厚は、「ＴｉＮ／ＡｌＯｘ（１ｎｍ）（プラズマ酸化処理）／ＡｌＴｅＮ／第１イオン源層／第２イオン源層／Ｗ（３０ｎｍ）」とした。第１イオン源層および第２イオン源層の組成は表２に示す。

図１１（Ａ）〜（Ｃ）は、サンプル２−１〜２−３における繰り返し特性を表したものである。サンプル２−１〜２−３におけるＴｅの組成比はほぼ同等であり、サンプル２−２，２−３の第１イオン源層および第２イオン源層の組成は、第１イオン源層における積層数を除いて同一である。図１１（Ａ）（サンプル２−１），（Ｂ）（サンプル２−２）における繰り返し特性はほぼ同等、また、上記サンプル１−３等とも同等である。これに対し、図１１（Ｃ）（サンプル２−３）では、繰り返し特性が低下していることがわかる。このことから、抵抗変化層の材料およびその構成は任意であり、本実施の形態等で得られる効果は、あくまでもイオン源層の構成によるものであることがわかる。

以上、第１、第２の実施の形態，変形例および実施例を挙げて本開示を説明したが、本開示は、上記実施の形態等に限定されるものではなく、種々変形することが可能である。

例えば、上記実施の形態等では、記憶素子１，２およびメモリセルアレイの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。

更に、例えば、上記実施の形態等において説明した各層の材料、または成膜方法および成膜条件などは限定されるものではなく、他の材料としてもよく、または他の成膜方法としてもよい。例えば、イオン源層２２には、上記組成比率を崩さない範囲で、他の遷移金属元素、例えばＴｉ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗを添加してもよい。また、ＣμＡｇまたは亜鉛Ｚｎ以外にも、ニッケル（Ｎｉ）などを添加してもよい。

また、上記第２の実施の形態等では、積層構造を有する第１イオン源層７２Ａ（または第２イオン源層７２Ｂ）の製造工程において、第１層７２ａとなるＡ層およびＢ層と、第２層７２ｂとなるＣ層とが周期構造を有するように成膜するとしたが、必ずしも全ての積層順序が一定である必要はない。具体的には、少なくともＣ層とＢ層が直接接することなく、且つ積層の終端がＢ層以外であればよい。

更にまた、上記実施の形態等ではイオン源層２２を互いに異なる組成の層（第１イオン源層２２Ａ，第２イオン源層２２Ｂ）を積層するようにしたが、イオン源層２２を単層とし、このイオン源層内に下部電極１０から上部電極３０に向かって変化するＴｅ等の元素の濃度勾配を設けてもよい。これにより、上記実施の形態等には劣るが、熱によるイオン源層２２の劣化が抑制され、データの保持特性が向上すると考えられる。

なお、本技術は以下のような構成もとることができる。
（１）第１電極、記憶層および第２電極をこの順に有し、前記記憶層は、前記第１電極側に設けられた抵抗変化層と、少なくとも１種の金属元素を含むと共に、前記第２電極側に設けられたイオン源層とを備え、前記イオン源層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むと共に、前記抵抗変化層側に設けられた第１イオン源層と、前記第１イオン源層とはカルコゲン元素の含有量が異なると共に、前記第２電極側に設けられた第２イオン源層とからなる記憶素子。
（２）前記第１イオン源層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素および前記記憶層内の移動が容易な移動容易元素を含み、前記第１電極から第２電極に向かって前記移動容易元素の濃度勾配を有する第１層と、前記記憶層内を移動しにくい移動困難元素を含む第２層とが少なくとも１層ずつ積層されている、前記（１）に記載の記憶素子。
（３）前記金属元素は、銅（Ｃｕ），アルミニウム（Ａｌ），ゲルマニウム（Ｇｅ）および亜鉛（Ｚｎ）のうちの少なくとも１種類の金属元素である、前記（１）に記載の記憶素子。
（４）前記金属元素は、チタン（Ｔｉ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ），バナジウム（Ｖ），ニオブ（Ｎｂ），タンタル（Ｔａ），クロム（Ｃｒ），モリブデン（Ｍｏ）およびタングステン（Ｗ）からなる遷移金属の群のうちの少なくとも１種類である、前記（１）に記載の記憶素子。
（５）前記第２イオン源層に含まれるカルコゲン元素の含有量は前記第１イオン源層よりも少ない、前記（１）乃至（４）のいずれか１つに記載の記憶素子。
（６）前記第２イオン源層に含まれる銅（Ｃｕ），アルミニウム（Ａｌ），ゲルマニウム（Ｇｅ）および亜鉛（Ｚｎ）のうち少なくても1種類の金属元素の含有量は、前記第１イオン源層よりも多い、前記（１）乃至（５）のいずれか１つに記載の記憶素子。
（７）前記第２イオン源層に含まれる、チタン（Ｔｉ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ），バナジウム（Ｖ），ニオブ（Ｎｂ），タンタル（Ｔａ），クロム（Ｃｒ），モリブデン（Ｍｏ）およびタングステン（Ｗ）からなる遷移金属の群のうち少なくとも1種類の金属元素の含有量は、前記第１イオン源層よりも多い、前記（１）乃至（６）のいずれか１つに記載の記憶素子。
（８）前記第２イオン源層の融点は前記第１イオン源層よりも高い、前記（１）乃至（７）のいずれか１つに記載の記憶素子。
（９）前記第２イオン源層の抵抗値は前記第１イオン源層よりも低い、前記（１）乃至（８）のいずれか１つに記載の記憶素子。
（１０）前記第２イオン源層に含まれる酸素（Ｏ）の含有量が、前記第１イオン源層よりも多い、前記（１）乃至（９）のいずれか１つに記載の記憶素子。
（１１）前記第１イオン源層は層内に前記第１電極側から第２電極側に向かってカルコゲン元素の濃度勾配を有する、前記（１）乃至（１０）のいずれか１つに記載の記憶素子。
（１２）前記第２イオン源層の融点は、前記第１イオン源層を構成する複数の層のうちの前記抵抗変化層に接する層よりも高い、前記（２）乃至（１１）のいずれか１つに記載の記憶素子。
（１３）前記第２イオン源層の抵抗値は、前記第１イオン源層を構成する複数の層のうちの前記抵抗変化層に接する層よりも低い、前記（２）乃至（１２）のいずれか１つに記載の記憶素子。
（１４）前記第１電極および前記第２電極への電圧印加によって前記抵抗変化層内に前記金属元素を含む低抵抗部が形成されることにより抵抗値が変化する、前記（１）乃至（１３）のいずれか１つに記載の記憶素子。
（１５）第１電極、記憶層および第２電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを有し、前記記憶層は、前記第１電極側に設けられた抵抗変化層と、少なくとも１種の金属元素を含むと共に、前記第２電極側に設けられたイオン源層とを備え、前記イオン源層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むと共に、前記抵抗変化層側に設けられた第１イオン源層と、前記第１イオン源層とはカルコゲン元素の含有量が異なると共に、前記第２電極側に設けられた第２イオン源層とからなる記憶装置。
（１６）基板上に第１電極を形成する工程と、前記第１電極上に抵抗変化層を形成する工程と、前記抵抗変化層上に金属元素および、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含む第１イオン源層を形成する工程と、前記第１イオン源層上に前記第１イオン源層とはカルコゲン元素の含有量が異なる第２イオン源層を形成する工程と、前記第１イオン源層上に第２電極上を形成する工程とを含む記憶素子の製造方法。
（１７）前記第１イオン源層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むカルコゲン層、電解質中での移動が容易な移動容易元素を少なくとも１種含む移動層および電解質中で移動しにくい移動困難元素を少なくとも１種含む固定層をそれぞれ１層以上積層し、少なくとも一部をカルコゲン層、移動層およびカルコゲン層の順に積層する、前記（１６）に記載の記憶素子の製造方法。
（１８）前記第２電極を形成したのち加熱処理を行い、前記カルコゲン層と移動層との混合層を形成する、前記（１６）または（１７）に記載の記憶素子の製造方法。
（１９）前記カルコゲン層、移動層および固定層のうち、少なくとも前記カルコゲン層を２層以上有すると共に、少なくとも一部が前記カルコゲン層、移動層、カルコゲン層の順に積層されている、前記（１６）乃至（１８）のいずれか１つに記載の記憶素子の製造方法。

１，２，３Ａ，３Ｂ…記憶素子、１…下部電極、２０，６０，７０…記憶層、２１、６１…抵抗変化層、２２，６２，７２…イオン源層、３０…上部電極、４１…半導体基板、４３…ソース／ドレイン領域、４４…ゲート電極、４５，４７…プラグ層、４６…金属配線層、４８…アクティブ領域、５１，５２…コンタクト部、６１Ａ…第１抵抗変化層、６２Ｂ…第２抵抗変化層、７２Ａ…第１層、７２Ｂ…第２層、

Claims (19)

1. 第１電極、記憶層および第２電極をこの順に有し、
   前記記憶層は、
   前記第１電極側に設けられた抵抗変化層と、
   少なくとも１種の金属元素を含むと共に、前記第２電極側に設けられたイオン源層とを備え、
   前記イオン源層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むと共に、前記抵抗変化層側に設けられた第１イオン源層と、前記第１イオン源層とはカルコゲン元素の含有量が異なると共に、前記第２電極側に設けられた第２イオン源層とからなる
   記憶素子。
   
2. 前記第１イオン源層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素および前記記憶層内の移動が容易な移動容易元素を含み、前記第１電極から第２電極に向かって前記移動容易元素の濃度勾配を有する第１層と、前記記憶層内を移動しにくい移動困難元素を含む第２層とが少なくとも１層ずつ積層されている、請求項１に記載の記憶素子。
3. 前記金属元素は、銅（Ｃｕ），アルミニウム（Ａｌ），ゲルマニウム（Ｇｅ）および亜鉛（Ｚｎ）のうちの少なくとも１種類の金属元素である、請求項１に記載の記憶素子。
4. 前記金属元素は、チタン（Ｔｉ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ），バナジウム（Ｖ），ニオブ（Ｎｂ），タンタル（Ｔａ），クロム（Ｃｒ），モリブデン（Ｍｏ）およびタングステン（Ｗ）からなる遷移金属の群のうちの少なくとも１種類である、請求項１に記載の記憶素子。
5. 前記第２イオン源層に含まれるカルコゲン元素の含有量は前記第１イオン源層よりも少ない、請求項１に記載の記憶素子。
6. 前記第２イオン源層に含まれる銅（Ｃｕ），アルミニウム（Ａｌ），ゲルマニウム（Ｇｅ）および亜鉛（Ｚｎ）のうち少なくても1種類の金属元素の含有量は、前記第１イオン源層よりも多い、請求項１に記載の記憶素子。
7. 前記第２イオン源層に含まれる、チタン（Ｔｉ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ），バナジウム（Ｖ），ニオブ（Ｎｂ），タンタル（Ｔａ），クロム（Ｃｒ），モリブデン（Ｍｏ）およびタングステン（Ｗ）からなる遷移金属の群のうち少なくとも1種類の金属元素の含有量は、前記第１イオン源層よりも多い、請求項１に記載の記憶素子。
8. 前記第２イオン源層の融点は前記第１イオン源層よりも高い、請求項１に記載の記憶素子。
9. 前記第２イオン源層の抵抗値は前記第１イオン源層よりも低い、請求項１記載の記憶素子。
10. 前記第２イオン源層に含まれる酸素（Ｏ）の含有量が、前記第１イオン源層よりも多い、請求項１に記載の記憶素子。
11. 前記第１イオン源層は層内に前記第１電極側から第２電極側に向かってカルコゲン元素の濃度勾配を有する、請求項１に記載の記憶素子。
12. 前記第２イオン源層の融点は、前記第１イオン源層を構成する複数の層のうちの前記抵抗変化層に接する層よりも高い、請求項２に記載の記憶素子。
13. 前記第２イオン源層の抵抗値は、前記第１イオン源層を構成する複数の層のうちの前記抵抗変化層に接する層よりも低い、請求項２に記載の記憶素子。
14. 前記第１電極および前記第２電極への電圧印加によって前記抵抗変化層内に前記金属元素を含む低抵抗部が形成されることにより抵抗値が変化する、請求項１に記載の記憶素子。
15. 第１電極、記憶層および第２電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを有し、
    前記記憶層は、
    前記第１電極側に設けられた抵抗変化層と、
    少なくとも１種の金属元素を含むと共に、前記第２電極側に設けられたイオン源層とを備え、
    前記イオン源層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むと共に、前記抵抗変化層側に設けられた第１イオン源層と、前記第１イオン源層とはカルコゲン元素の含有量が異なると共に、前記第２電極側に設けられた第２イオン源層とからなる
    記憶装置。
16. 基板上に第１電極を形成する工程と、
    前記第１電極上に抵抗変化層を形成する工程と、
    前記抵抗変化層上に金属元素および、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含む第１イオン源層を形成する工程と、
    前記第１イオン源層上に前記第１イオン源層とはカルコゲン元素の含有量が異なる第２イオン源層を形成する工程と、
    前記第１イオン源層上に第２電極上を形成する工程と
    を含む記憶素子の製造方法。
17. 前記第１イオン源層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むカルコゲン層、電解質中での移動が容易な移動容易元素を少なくとも１種含む移動層および電解質中で移動しにくい移動困難元素を少なくとも１種含む固定層をそれぞれ１層以上積層し、少なくとも一部をカルコゲン層、移動層およびカルコゲン層の順に積層する、請求項１６に記載の記憶素子の製造方法。
18. 前記第２電極を形成したのち加熱処理を行い、前記カルコゲン層と移動層との混合層を形成する、請求項１６に記載の記憶素子の製造方法。
19. 前記カルコゲン層、移動層および固定層のうち、少なくとも前記カルコゲン層を２層以上有すると共に、少なくとも一部が前記カルコゲン層、移動層、カルコゲン層の順に積層されている、請求項１６に記載の記憶素子の製造方法。

Images