JP2014149706A - 画像形成装置、画像形成装置のメモリ管理方法、及びプログラム - Google Patents

Abstract

【課題】 半導体メモリのメディアを変更しても、画像処理実行に伴って更新すべきデータを本来の画像処理を遅延させることなく確実、かつ安価に管理できる。
【解決手段】
ＳＳＤ４１３のフラッシュメモリ１００３に格納された情報を用いて画像処理を行う画像形成装置において、半導体メモリから読み書きするデータのブロックサイズを取得する（Ｓ１０１）。そして、情報のうち、当該画像処理の実行に伴って更新すべき用途別の情報をＳＳＤ４１３内に確保される特定領域に対して、取得したＳＳＤ４１３内のフラッシュメモリ１００３のブロックサイズに従い離散的に配置して管理する（Ｓ１０２〜Ｓ１１０）。そして、優先度に応じて前記更新回数が所定値を超えないように、前記特定領域に対する差分更新状態を解消する（Ｓ２０４〜Ｓ２０９）。
【選択図】 図５

Description

本発明は、半導体ディスクを搭載する画像形成装置、画像形成装置のメモリ管理方法、及びプログラムに関するものである。

従来、画像形成装置内にＨＤＤ（ハードディスクドライブ）とＳＲＡＭ（静的メモリ）が搭載され、プログラムを格納すると共に画像データの保存、編集、付随情報管理などを実現するストレージ機能を実現している。

近年、大容量化と低価格化が進んでモバイルＰＣを中心に急速に普及が進んでいるＳＳＤ（ソリッドステートドライブ）はＨＤＤと比べて高速なランダムアクセスが可能であり、低消費電力、高い耐衝撃性、軽量、省スペースといった点に特長がある。特にシステム起動時においてＨＤＤで必要なスピンアップ等の初期動作が必要無い為、高速なデータ転送と相まって起動時間の短縮化には非常に効果があるため、画像形成装置のストレージデバイスとしても注目されている。

また、ＳＳＤに搭載されている記憶デバイスであるＮＡＮＤ型フラッシュメモリは、単独では応答速度が低く、また書き込み可能回数に上限がある（ＳＬＣで約１０万回、ＭＬＣで約1万回）という問題が発生する。
更に、プロセスの微細化によりフラッシュメモリは将来的に現在の書き換え可能回数から減少する傾向にある。これに対して、ＳＳＤに搭載されているフラッシュメモリコントローラは、同じ領域への書き込み頻度が集中しないように書き込み先を平均化させてストレージデバイスの寿命を延伸化させるウェアレベリングという技術を用いて前記問題に対応している。

また、ＮＡＮＤ型フラッシュメモリには既に記憶されているデータを消去する時はブロック単位でしか記憶データを消去出来ないという制約がある。従って記憶データを書き換えるためには書き換えるデータを元のブロックとは別のブロックに必要分のデータをコピーした後に更新分のデータを書き込んだ後に元のブロックのデータを消去していた。

しかし、上記の方法ではデータの書き換えに非常に大きな時間を要してしまうという問題があった。これに対して、ＳＳＤに搭載されているフラッシュメモリコントローラは、元データの入ったブロックと更新データを書き込むブロックを1つのペアとして並存させる技術が後述の特許文献に開示されている。
この技術は、複数のフラッシュメモリにまたがって、元のブロックのデータはそのままに、書き換えデータの更新分だけを別のブロックに追加で書き込み、読み出し時に、両方のブロックの中身をマージする。
こうすることで、書き換える場合に比較すると、更新部分以外の領域を読み出す時間と、更新部分とマージする処理が不要となるため、更新時間が短縮される。
また、更新分のデータを追加で書き込む際に、ブロックサイズを使い切った場合には、更新分の情報をすべて元ブロックに書き戻し（この動作をペア解消と称する）、別ブロックを割り当てる必要がある。この際には、書き込み頻度を平均化させるため、更新分のデータを追記するのに対して、新たなブロック割り当ての時間が追加され、更新時間が延長される。

更に、近年の画像形成装置に搭載されるストレージデバイスに記憶されるデータのセキュリティー確保やプライバシー保護への要求は非常に高い。そのためストレージに記録されたスプールデータや保存データを、フラッシュメモリ上で、完全に消去可能である事が求められている。
これに対して、ＳＳＤに搭載されているフラッシュメモリコントローラは、前記ペアによる差分更新を解除し、元データに差分データを書き戻し、差分情報を破棄する（この動作を消去付きペア解消と称する）ことで、前記問題に対応している。消去付きペア解消処理は、フラッシュメモリ上で、消去対象外のデータ以外が完全に消去された状態になる、消去付き書き込み処理を拡張コマンドとして実現される。
このように複数のフラッシュメモリを一つのデバイスとして制御するコントローラを介してアクセスすることで、高速に不揮発情報を読み書きできるようになる。

従来、不測の電源断時でも保護する必要がある重要な不揮発データは、ＳＲＡＭ上で管理されていた。通常、ＳＲＡＭ上に保持される不揮発データは、ユースケース毎に領域的に小分けにされて分類され、それぞれの用途に応じて、部分領域が更新される。
これらの各領域は、信頼性に加え、特定のジョブや画像形成装置の出力に応じて、高速・高頻度に更新されるため、高速・高信頼性・高更新耐性を持つＳＲＡＭが必須であった。しかしながら、高速性・高信頼性を持つＳＳＤであれば、ＳＲＡＭ上に保持されていた不揮発データを管理することが可能となってきた。

特開２００２−３２４００８号公報 特開２００８−０９７３３９号公報

しかしながら、ＳＳＤにおいては、ブロック更新回数が所定量を超えると、前述のペア解消処理が発生する。ペア解消処理には、追加書き込みに対して、１０倍から１００倍の非常に大きな時間を要してしまう場合があり、これにより領域更新のためにかかる処理時間が突発的に遅くなるという問題があった。特に画像形成装置の印刷動作に応じて更新が必要となる、課金情報などの書き込みが突発的に遅延した場合には、画像形成装置が本来単位時間あたりに処理できる印刷枚数が保障できなくなる、という問題を生じる。

本発明は、上記の課題を解決するためになされたもので、本発明の目的は、半導体メモリのメディアを変更しても、画像処理実行に伴って更新すべきデータを本来の画像処理を遅延させることなく確実、かつ安価に管理できる仕組みを提供することである。

上記目的を達成する本発明の画像形成装置は以下に示す構成を備える。
半導体メモリに格納された情報を用いて画像処理を行う画像形成装置であって、前記半導体メモリから読み書きするデータのブロックサイズを取得する取得手段と、前記情報のうち、当該画像処理の実行に伴って更新すべき用途別の情報を前記半導体メモリに確保される特定領域に対して、取得した前記ブロックサイズに従い離散的に配置して当該情報の更新回数と、当該情報に対する優先度とを管理する管理手段と、前記優先度に応じて前記更新回数が所定値を超えないように、前記特定領域に対する差分更新状態を解消する解消手段と、を備えることを特徴とする。

本発明によれば、半導体メモリのメディアを変更しても、画像処理実行に伴って更新すべきデータを本来の画像処理を遅延させることなく確実、かつ安価に管理できる。

本実施形態を示す画像形成装置の構成を示すブロック図である。 図１に示したコントローラ制御部の構成を示すブロック図である。 図２に示したＳＳＤの内部構成を示すブロック図である。 図３に示したＳＳＤに保存される不揮発データ管理構成を表す図である。 画像形成装置のメモリ管理方法を説明するフローチャートである。 画像形成装置のメモリ管理方法を説明するフローチャートである。

次に本発明を実施するための最良の形態について図面を参照して説明する。ただし、この実施の形態に記載されている構成要素はあくまで例示であり、この発明の範囲をそれらのみに限定する趣旨のものではない。
＜システム構成の説明＞
〔第１実施形態〕

図１は、本実施形態を示す画像形成装置の構成を示すブロック図である。本例では、画像形成装置全体を制御するコントローラ制御部４００を中心に構成されている。

図１において、コントローラ制御部４００は、操作部８００や外部コンピュータ４５３からの指示に基づいて原稿搬送装置１００を制御する原稿搬送装置制御部１０１、イメージリーダ２００を制御するイメージリーダ制御部２０１と通信し、入力される原稿の画像データを取得する。また、コントローラ制御部４００は、プリンタ部３００を制御するプリンタ制御部３０１と通信を行い、画像データをシートに印刷する。また、コントローラ制御部４００は、折り装置５００を制御する折り装置制御部５０１、フィニッシャ６００を制御するフィニッシャ制御部６０１と通信を行い、印刷されたシートにステイプルやパンチ穴といった所望の出力を実現する。

外部Ｉ／Ｆ４５１は、外部コンピュータ４５３と接続するインターフェースとして機能する。例えばネットワークやＵＳＢなどの外部バス４５２で接続し外部コンピュータ４５３からのプリントデータを画像に展開して出力するほか、半導体メモリの一例として半導体後述する半導体ストレージ４１３（以下、ＳＳＤ）及びハードディスク４０７（以下、ＨＤＤ）内の画像データを外部コンピュータ４５３に送信することを行う。

図２は、図１に示したコントローラ制御部４００の構成を示すブロック図である。

図２において、コントローラ制御部４００はＣＰＵ−Ａ４０１およびＣＰＵ−Ｂ４０８の２つのＣＰＵで構成され、それぞれオペレーティングシステム（以下、ＯＳ）で制御される。
ＣＰＵ−Ａ４０１側には、バスブリッジ４０４が接続され、バスブリッジ４０４を介して、ＣＰＵ−Ａ４０１とＣＰＵ−Ｂ４０８間の通信を行う。また、バスブリッジ４０４はＣＰＵ−Ａ４０１の初期起動プログラムを格納しているＲＯＭ−Ａ４０２、ＣＰＵ−Ａ４０１の制御データを一時的に保持する。また、制御に伴う演算の作業領域として用いられるＲＡＭ−Ａ４０３とストレージ機器を制御するストレージ制御部４１２が接続されている。

ＳＳＤ４１３には、ＣＰＵ−Ａ４０１およびＣＰＵ−Ｂ４０８の２つのＯＳを含むメインプログラムを格納する。また、オプション設定となっているＨＤＤ４０７が接続されない場合にはＳＳＤ４１３がイメージリーダや外部Ｉ／Ｆ４５１より取得した画像データや操作部８００で画像を編集した時の格納先や、アプリケーションやユーザーデータ等の全てのデータの格納先として使用される。本実施形態では記憶素子にフラッシュメモリを利用するフラッシュディスクを想定している。

なお、オプションストレージであるＨＤＤ４０７が接続された場合には、ＳＳＤ４１３の代わりにイメージリーダや外部Ｉ／Ｆ４５１より取得した画像データや操作部８００で画像を編集した時の保存用やアプリケーションプログラムの格納先として使用される。また、アプリケーションプログラムやユーザープリファレンスデータの格納先としても使用される。ＨＤＤ４０７には、ＣＰＵ−Ａ４０１およびＣＰＵ−Ｂ４０８からアクセスができるように構成されている。
また、ネットワークやＵＳＢインターフェースを制御する外部Ｉ／Ｆ制御部４０５、操作部８００を制御する操作部制御部４０６が接続されている。

ＣＰＵ−Ｂ４０８側には、ＣＰＵ−Ｂ４０８の制御データを一時的に保持し、制御に伴う演算の作業領域として用いられるＲＡＭ−Ｂ４０９が接続されている。原稿搬送装置制御部１０１、イメージリーダ制御部２０１、プリンタ制御部３０１折り装置制御部５０１、フィニッシャ制御部６０１と接続され制御を司るデバイス制御部４１０を有する。なお、４０５は外部Ｉ／Ｆ制御部である。４０６は操作部制御部４０６である。

図３は、図２に示したＳＳＤ４１３の内部構成を示すブロック図である。

図３において、１０００はフラッシュ制御部で、主にストレージＩ／Ｆ１００１とメモリ制御部１００２とで構成される。ストレージＩ／Ｆ１００１は、コントローラ制御部４００のストレージ制御部４１２と接続及び通信するためのモジュールである。
本実施形態では、シリアルＡＴＡ（以下、ＳＡＴＡ）インターフェースを想定している。本発明で特徴的な、ブロックサイズ取得や、消去付きデータ書き込みは、シリアルＡＴＡの標準コマンドとしては、規定されていない。このため、これらの制御が必要な場合には、拡張コマンドをコントローラ制御部４００から発行することになる。この拡張コマンド識別手段１００７はストレージＩ／Ｆ１００１に含まれる。

メモリ制御部１００２は、ストレージＩ／Ｆ１００１が受信したコマンドに基づきフラッシュメモリ１００３にデータをリード／ライトを行う。ペアブロック管理手段１００５は、メモリ制御部１００２に搭載される。
ペアブロックの解消および消去のための消去付き書き込み手段１００６は、ペアブロック管理手段１００５に含まれる。また、フラッシュメモリ１００３の初期化時に設定された、ブロックサイズの取得手段１００４もメモリ制御部１００２に含まれる。

図４は、図３に示したＳＳＤ４１３に保存される不揮発データ管理構成を表す図である。ここでいう不揮発データとは、ＣＰＵ−Ａ４０１とＣＰＵ−Ｂ４０８が共通して管理している、従来ＳＲＡＭに保存されていた、高頻度で更新される重要データを指している。 図４において、管理番号２００１は、不揮発データ領域を識別するために付けられた一意性のある識別管理番号である。領域名称２００２は、不揮発データ領域のユースケースを領域名称として示したものである。本例は、更新すべき用途別の情報は、管理番号、サイズ、更新頻度、リアルタイム制、優先度、離散配置状態、更新回数、配置位置を含む例を示す。
本領域は、ＣＰＵ−Ａ４０１が不揮発データをＨＤＤ４０７にバックアップする場合に、ファイル名として利用される。サイズ２００３は、不揮発データ領域の識別管理番号ごとのサイズであり、事前に決定される。更新頻度２００４は、不揮発データ領域が、どの程度の頻度で更新されるかを、識別管理番号別に１０段階で示したものであり、事前に決定される。「１０」に近いほど無条件に高い頻度で更新され、「１」に近いほど特定の条件のもと、低い頻度で更新されることを意味する。
リアルタイム性２００５は、不揮発データ領域を更新する際に、遅延をどの程度許容するか、識別管理番号別に１０段階で示したものであり、事前に決定される。「１０」に近いほど遅延が「０」に近い高いリアルタイム性が要求され、「１」に近いほど遅延を許容することを意味する。
優先度２００６は、前述の更新頻度２００４とリアルタイム性２００５をかけ合わせた、離散配置させるべき優先度を、識別管理番号別に示したものである。

優先度２００６は、高いほど優先的に離散的に配置されることが要求され、低い場合には連続配置されてもよいことを意味する。優先度２００６は、後述の更新回数２００８の値を加味して計算しても良い。

例えば、更新回数２００８の示す更新回数の１／１００を加算することで、優先度２００６に利用頻度を加味することが可能となる。離散配置２００７は、ＣＰＵ−Ａ４０１が、後述の図５のフローチャートに従って、離散配置させたか否かを示すフィールドであり、不揮発データの再配置処理実行時に設定される。「○」が離散的に配置させたことを、「」が連続配置させたことを示す。

更新回数２００８は、ＣＰＵ−Ａ４０１が、アプリケーションプログラムの要求に従って、領域の更新を行った回数を示すフィールドであり、不揮発データの更新時にカウントアップされる。配置位置２００９は、ＣＰＵ−Ａ４０１が、後述の図５のフローチャートに従って、配置開始論理ブロックアドレス（ＬＢＡ）を示すフィールドであり、不揮発データの配置処理実行時に設定される。本実施形態では、画像処理に用いるアプリケーションを連続的に配置すべき領域に格納して管理している。

図５は、本実施形態を示す画像形成装置のメモリ管理方法を説明するフローチャートである。本例は、図３に示したＳＳＤ４１３に対する不揮発データの消去付き書き込み処理例である。なお、各ステップは、ＣＰＵ−Ａ４０１がＲＯＭ−Ａ４０２に記憶される制御プログラムを実行することで実現される。以下、画像形成処理がアイドル状態時に、ペアブロックを構成とする一方のフラッシュメモリから他方のフラッシュメモリに対する差分追記状態を解消して、新たなペア状態を作成する処理について説明する。

なお、本例は前述の通り、優先度に応じて離散的あるいは連続的で配置された各領域の更新に要する時間遅延を、遅延が許容できるときに能動的に遅延させ、連続利用時に遅延緩和するための処理となる。

不揮発データの更新にかかる処理時間を所定時間内に収めるためには、常に前述のフラッシュメモリ１００３上のペアを構成する右側ブロックに対する追加書き込みが望ましい。そのためには、右側ブロックの容量が不足する状態をつくらなければ良い。そこで、画像形成装置がアイドルとなる状態を狙って、差分追記状態を解消し、新たなペア状態をつくっておけば良い。

前述の画像形成装置のアイドル状態として、ジョブ開始直前（Ｓ２０１）およびエンジンが濃度調整処理を開始する際（Ｓ２０２）、およびジョブ終了直後（Ｓ２０３）を想定する。ＣＰＵ−Ａ４０１は、前記条件で、不揮発データ差分書き込みの解消処理を実施する。まずＣＰＵ−Ａ４０１は、処理の開始時刻を取得する（Ｓ２０４）。次に、ＣＰＵ−Ａ４０１は、図４に示した不揮発データ管理テーブルを参照し、離散配置２００７の情報から、離散配置対象を特定する（Ｓ２０５）。

次に、ＣＰＵ−Ａ４０１は、同様に更新回数２００８が、所定更新回数を超過している領域を同様に特定する（Ｓ２０６）。例えば、所定更新回数は、ブロック内に存在するページ数と等しくすることを想定している。

次に、ＣＰＵ−Ａ４０１は、優先度２００６に従って、配置位置２００９およびサイズ２００３で特定される１領域分の不揮発データ領域を対象に、消去付き書き込みコマンドを、ＳＳＤ４１３に対して発行する（Ｓ２０７）。ここでは、不揮発データ領域内のデータを更新するのでなく、現在書きこまれているデータと同一の内容を消去処理付きで書きこむことで、前述のペア更新を実施するのみである。

この際に、ＣＰＵ−Ａ４０１は、該当領域の更新回数２００８を「０」に更新しておく。次にＣＰＵ−Ａ４０１は、これまでの更新処理時間を算出し、所定時間を超えているか判定する（Ｓ２０８）。

まだ、所定時間内であるとＣＰＵ−Ａ４０１が判定した場合、更なる更新処理を実施するために、まだペア更新をしていない領域があるか判定する（Ｓ２０９）。ここで、まだ更新処理が完了していない不揮発データ領域があるとＣＰＵ−Ａ４０１が判定した場合、Ｓ２０７に戻り、同様に次の不揮発データ領域を算出して、消去つき書き込みコマンドを発行する。
一方、ＣＰＵ−Ａ４０１は、Ｓ２０８にて所定時間を超えたと判定した場合あるいは、Ｓ２０９にてこれ以上処理対象領域がないと判定した場合に、不揮発データ差分書き込み解消処理を終了する。本実施形態では、差分更新時間が所定時間内であると判定した場合、ＳＳＤ４１３の特定領域に対する差分更新状態を解消する処理を実行する。
これにより、不揮発性データ差分書き込み解消処理が、画像形成装置がアイドル状態中に実行するように制御できるため、本来の画像処理を遅延させることがなくなる。

図６は、本実施形態を示す画像形成装置のメモリ管理方法を説明するフローチャートである。本例は、図３に示したＳＳＤ４１３上で管理される不揮発データの消去付き書き込み実行処理例である。より具体的には、前述の図５のＳ２０５およびＳ２０６で、消去領域を決定するための詳細例に対応する。なお、各ステップは、ＣＰＵ−Ａ４０１がＲＯＭ−Ａ４０２に記憶される制御プログラムを実行することで実現される。以下、ＣＰＵ−Ａ４０１が図４に示したテーブルに基づいて管理する優先度に応じて更新回数が所定値を超えないように、ＳＳＤ４１３上に確保される特定領域に対する差分更新状態を解消する処理を説明する。

まず、ＣＰＵ−Ａ４０１は、図４に示した管理番号２００１の最初（ＩＤ＝１から順次）から、消去付き書き込みの対象領域とするか否かを判定する処理を開始する（Ｓ３０１）。ここで、ＯＢＪＩＤは、現在判定の対象となる図４に示した管理番号２００１の値を指している。
次に、ＣＰＵ−Ａ４０１は、離散配置２００７の情報から、ＯＢＪＩＤの指す領域が、離散配置対象を特定する（Ｓ３０２）。

ここで、離散配置対象となっていなければ、次にＣＰＵ−Ａ４０１は、同様に更新回数２００８の情報から、ＯＢＪＩＤの指す領域が、所定更新回数を超過している領域を同様に特定する（Ｓ３０３）。Ｓ３０２で、ＣＰＵ−Ａ４０１が離散配置対象と判定した場合、あるいは、Ｓ３０３で、更新回数が所定回数以上に達するとＣＰＵ−Ａ４０１が判定した場合、ＣＰＵ−Ａ４０１は、不揮発データ管理テーブル上の非図示の消去付き書き込み可否判定領域に、「可」を示す情報を書き込み、次の管理番号２００１の判定に進む。

一方、Ｓ３０３にて、対象としているＯＢＪＩＤの指す領域が、所定回数に達していないとＣＰＵ−Ａ４０１が判定した場合に、図４に示す不揮発データ管理テーブル上の図示しない消去付き書き込み可否判定領域に、「可」を示す情報を書き込まず、Ｓ３０５に進む。Ｓ３０５では、ＣＰＵ−Ａ４０１は、ＯＢＪＩＤが、管理番号２００１の上限に達しているか判定する。

ここで、上限に達していないとＣＰＵ−Ａ４０１が判断した場合には、処理判定を継続するため、Ｓ３０７に進む。Ｓ３０７では、ＣＰＵ−Ａ４０１は、処理管理対象として、ＯＢＪＩＤを加算し、次の管理番号２００１を示す値に変更し（Ｓ３０７）、Ｓ３０２の判定に戻る。
一方で、Ｓ３０５にて、すべての対象領域について判定を行ったとＣＰＵ−Ａ４０１が判断した場合は、Ｓ３０６に進み、消去書き込みを実施する対象か否かを判定する処理を終了する。このようにＣＰＵ−Ａ４０１は、優先度を加味した離散配置および更新回数に応じて、消去付き書き込み対象を決定する。
これにより、半導体ストレージを交換した際にも、優先度の高い不揮発管理データの更新に対する時間を所定以下に収めることができ、突発的に更新遅延が発生することなく、画像形成装置が連続動作させる事が可能となる。このため、ＳＲＡＭの代替領域として安全にＳＳＤを利用することが可能となり、性能を落とさずにコストを下げることができる。

本発明の各工程は、ネットワーク又は各種記憶媒体を介して取得したソフトウエア（プログラム）をパソコン（コンピュータ）等の処理装置（ＣＰＵ、プロセッサ）にて実行することでも実現できる。

本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づき種々の変形（各実施形態の有機的な組合せを含む）が可能であり、それらを本発明の範囲から除外するものではない。

４００ コントローラ
４０１ ＣＰＵ−Ａ
４０２ ＲＯＭ−Ａ
４１２ ストレージ制御部
４１３ ＳＳＤ
１００３ フラッシュメモリ

Claims (8)

1. 半導体メモリに格納された情報を用いて画像処理を行う画像形成装置であって、
   前記半導体メモリから読み書きするデータのブロックサイズを取得する取得手段と、
   前記情報のうち、当該画像処理の実行に伴って更新すべき用途別の情報を前記半導体メモリに確保される特定領域に対して、取得した前記ブロックサイズに従い離散的に配置して当該情報の更新回数と、当該情報に対する優先度とを管理する管理手段と、
   前記優先度に応じて前記更新回数が所定値を超えないように、前記特定領域に対する差分更新状態を解消する解消手段と、
   を備えることを特徴とする画像形成装置。
2. 前記半導体メモリに対して更新すべき用途別の情報は、管理番号、サイズ、更新頻度、リアルタイム制、前記優先度、離散配置状態、前記更新回数、配置位置を含むことを特徴とする請求項１記載の画像形成装置。
3. 前記半導体メモリは、ペアブロックを形成するフラッシュメモリであることを特徴とする請求項１または２に記載の画像形成装置。
4. 前記管理手段は、前記ブロックサイズに応じて、離散的に配置すべき情報の対象を変更して管理することを特徴とする請求項１記載の画像形成装置。
5. 前記解消手段は、差分更新時間が所定時間内であると判定した場合、前記特定領域に対する差分更新状態を解消する処理を実行することを特徴とする請求項１記載の画像形成装置。
6. 前記解消手段は、画像形成装置がアイドル状態中に、前記特定領域に対する差分更新状態を解消する処理を実行することを特徴とする請求項１記載の画像形成装置。
7. 半導体メモリに格納された情報を用いて画像処理を行う画像形成装置のメモリ管理方法であって、
   前記半導体メモリから読み書きするデータのブロックサイズを取得する取得工程と、
   前記情報のうち、当該画像処理の実行に伴って更新すべき用途別の情報を前記半導体メモリに確保される特定領域に対して、取得した前記ブロックサイズに従い離散的に配置して当該情報の更新回数と、当該情報に対する優先度とを管理する管理工程と、
   前記優先度に応じて前記更新回数が所定値を超えないように、前記特定領域に対する差分更新状態を解消する解消工程と、
   を備えることを特徴とする画像形成装置のメモリ管理方法。
8. 請求項７に記載の画像形成装置のメモリ管理方法をコンピュータに実行させることを特徴とするプログラム。

Images