JP2019013960A - 導電性ボール及び電子装置とそれらの製造方法 - Google Patents

導電性ボール及び電子装置とそれらの製造方法 Download PDF

Info

Publication number
JP2019013960A
JP2019013960A JP2017133267A JP2017133267A JP2019013960A JP 2019013960 A JP2019013960 A JP 2019013960A JP 2017133267 A JP2017133267 A JP 2017133267A JP 2017133267 A JP2017133267 A JP 2017133267A JP 2019013960 A JP2019013960 A JP 2019013960A
Authority
JP
Japan
Prior art keywords
layer
solder
connection pad
tin
conductive ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017133267A
Other languages
English (en)
Other versions
JP2019013960A5 (ja
JP7014535B2 (ja
Inventor
村山　啓
Hiroshi Murayama
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017133267A priority Critical patent/JP7014535B2/ja
Priority to US16/023,500 priority patent/US10446513B2/en
Publication of JP2019013960A publication Critical patent/JP2019013960A/ja
Publication of JP2019013960A5 publication Critical patent/JP2019013960A5/ja
Application granted granted Critical
Publication of JP7014535B2 publication Critical patent/JP7014535B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering or brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400°C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C30/00—Alloys containing less than 50% by weight of each constituent
    • C22C30/02—Alloys containing less than 50% by weight of each constituent containing copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C30/00—Alloys containing less than 50% by weight of each constituent
    • C22C30/04—Alloys containing less than 50% by weight of each constituent containing tin or lead
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
    • H10W72/01233—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01235—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/232—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】下側電子部材と上側電子部材とを信頼性よく接続できる新規な構造の導電性ボールを提供する。【解決手段】銅ボール１０と、銅ボール１０の外面を被覆するニッケル層１２と、ニッケル層１２の外面を被覆する銅層１３と、銅層１３の外面を被覆する錫系はんだ１４とを含み、錫系はんだ１４と銅層１３とを合計した重量に対する銅層１３の銅の重量が０．７ｗｔ％〜３ｗｔ％に設定される。【選択図】図１０

Description

本発明は、導電性ボール及び電子装置とそれらの製造方法に関する。
従来、下側配線基板の上に導電性ボールを介して上側配線基板が接続された構造を有する電子装置がある。導電性ボールは、銅ボールの外面にはんだが被覆されて形成される。
特開２０１３−３１８６４号公報 特開２０１５−７２９９６号公報
後述する予備的事項で説明するように、下側配線基板の接続パッドと上側配線基板の接続パッドとが導電性ボールによって接続された電子装置がある。導電性ボールは、Ｃｕボールの外面にＮｉ層とＳｎ／Ｂｉはんだとが順に被覆されて形成される。
そのような電子装置では、導電性ボールをリフロー加熱して各接続パッドに接続する際に、接続パッドとＳｎ／Ｂｉはんだとの間、及び導電性ボールのＮｉ層とＳｎ／Ｂｉはんだとの間に熱的に不安定な脆いＮｉ３Ｓｎ４層が形成される。
このため、熱がかかるとＮｉ３Ｓｎ４層が成長してクラックが発生したり、エレクトロマイグレーションによってＮｉが移動してボイドが発生する課題がある。
下側電子部材と上側電子部材とを信頼性よく接続できる新規な構造の導電性ボール及び電子装置とそれらの製造方法を提供することを目的とする。
以下の開示の一観点によれば、銅ボールと、前記銅ボールの外面を被覆するニッケル層と、前記ニッケル層の外面を被覆する銅層と、前記銅層の外面を被覆する錫系はんだとを有し、前記錫系はんだと前記銅層とを合計した重量に対する前記銅層の銅の重量が０．７ｗｔ％〜３ｗｔ％である導電性ボールが提供される。
また、その開示の他の観点によれば、第１接続パッドを備えた下側電子部材と、前記下側電子部材の上に配置され、第２接続パッドを備えた上側電子部材と、前記下側電子部材の第１接続パッドと前記上側電子部材の第２接続パッドとを接続する導電性ボールとを有し、前記導電性ボールは、銅ボールと、前記銅ボールの外面を被覆するニッケル層と、前記銅層の外面を被覆する錫系はんだとを有し、前記ニッケル層と前記錫系はんだとの間に（Ｃｕ，Ｎｉ）６Ｓｎ５層が形成されている電子装置が提供される。
また、その開示の他の観点によれば、銅ボールを用意する工程と、前記銅ボールの外面を被覆するニッケル層を形成する工程と、前記ニッケル層の外面を被覆する銅層を形成する工程と、前記銅層の外面を被覆する錫系はんだを形成する工程とを有し、前記錫系はんだがリフロー加熱される際に、前記銅層の銅が前記錫系はんだに拡散して、前記錫系はんだ内の銅の濃度が０．７ｗｔ％〜３ｗｔ％になるように、前記銅層の厚みが調整される導電性ボールの製造方法が提供される。
さらに、その開示の他の観点によれば、第１接続パッドを備えた下側電子部材と、第２接続パッドを備えた上側電子部材と、銅ボールと、前記銅ボールの外面を被覆するニッケル層と、前記ニッケル層の外面を被覆する銅層と、前記銅層の外面を被覆する錫系はんだとを有する導電性ボールとを用意する工程と、前記下側電子部材の第１接続パッドと前記上側電子部材の第２接続パッドとを、前記導電性ボールの錫系はんだをリフロー加熱して接続する工程とを有し、前記導電性ボールの前記ニッケル層と前記錫系はんだとの間に（Ｃｕ，Ｎｉ）６Ｓｎ５層が形成される電子装置の製造方法が提供される。
以下の開示によれば、導電性ボールでは、銅ボールの外面に、ニッケル層、銅層、及び錫系はんだが順に被覆されている。そして、下側電子部材の接続パッドと上側電子部材の接続パッドとが導電性ボールによって接続される。
導電性ボールでは、錫系はんだと銅層とを合計した重量に対する銅層の銅の重量が０．７ｗｔ％〜３ｗｔ％である。
このように、錫系はんだがリフロー加熱によって電子部材の接続パッドに接続される際に、銅層の銅が錫系はんだに拡散して、錫系はんだ内の銅の濃度が０．７ｗｔ％〜３ｗｔ％になるように、銅層の厚みが調整されている。
これにより、導電性ボールのニッケル層と錫系はんだとの間、及び上側、下側電子部材の各接続パッドと錫系はんだと間に金属間化合物である（Ｃｕ，Ｎｉ）６Ｓｎ５層が形成される。
（Ｃｕ，Ｎｉ）６Ｓｎ５層は熱的に安定な物性を有し、熱がかかっても結晶の成長が起こらないため、接続部にクラックが発生することが防止される。また、（Ｃｕ，Ｎｉ）６Ｓｎ５層は、エレクトロマイグレーション対策の信頼性の高いバリア層として機能するため、接続部にボイドが発生することが防止される。
よって、下側電子部材と上側電子部材との導電性ボールによる接続の信頼性を向上させることができる。
図１は予備的事項に係る導電性ボールを示す断面図である。 図２は図１の導電性ボールによって接続される下側配線基板及び上側配線基板を示す断面図である。 図３は予備的事項に係る下側配線基板に導電性ボールによって上側配線基板が接続された様子を示す断面図（その１）である。 図４は予備的事項に係る下側配線基板に導電性ボールによって上側配線基板が接続された様子を示す断面図（その２）である。 図５は実施形態の導電性ボールを示す断面図である 図６（ａ）〜（ｄ）は実施形態の導電性ボールの製造方法を示す断面図である。 図７は実施形態の電子装置の製造方法を示す断面図（その１）である。 図８は実施形態の電子装置の製造方法を示す断面図（その２）である。 図９は実施形態の電子装置の製造方法を示す断面図（その３）である。 図１０は実施形態の電子装置の導電性ボールによる接続部の様子を示す断面図である。 図１１は金属間化合物を確認するための実験サンプルを示す断面図（その１）である。 図１２は金属間化合物を確認するための実験サンプルを示す断面図（その２）である。 図１３は導電性ボールのＣｕ層の厚みとＳｎ／Ｂｉはんだ中のＣｕ濃度との関係を説明するための図である。 図１４は実施形態の変形例の電子装置の導電性ボールによる接続部の様子を示す断面図である。 図１５は実施形態の第１の適用例の電子装置を示す断面図（その１）である。 図１６は実施形態の第２の適用例の電子装置を示す断面図（その２）である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない技術内容を含む。
図１には予備的事項に係る電子装置に使用される導電性ボールが示されている。図１に示すように、導電性ボール１００では、銅（Ｃｕ）ボール１１０の外面に、ニッケル（Ｎｉ）層１２０と錫（Ｓｎ）／銀（Ａｇ）はんだ１３０とが順に形成されている。Ｎｉ層１２０は、Ｃｕボール１１０のＣｕがＳｎ／Ｂｉはんだ１３０に拡散することを防止するバリア層として機能する。
次に、図１の導電性ボール１００を使用して下側配線基板と上側配線基板とを接続する方法について説明する。図２に示すように、まず、導電性ボール１００の下側に配置される下側配線基板２００を用意する。下側配線基板２００では、絶縁層２２０の上に接続パッドＰ１が形成され、接続パッドＰ１の上に開口部２４０ａが設けられたソルダレジスト層２４０が絶縁層２２０の上に形成されている。
接続パッドＰ１は、下から順に、銅（Ｃｕ）層２６０ａ、ニッケル（Ｎｉ）層２６０ｂ及び金（Ａｕ）層２６０ｃが積層されて形成される。
さらに、同じく図２に示すように、導電性ボール１００の上側に配置される上側配線基板３００を用意する。図２では、上側配線基板３００が上下反転した状態で示されている。
上側配線基板３００では、絶縁層３２０の上（図２では下）に接続パッドＰ２が形成され、接続パッドＰ２の上に開口部３４０ａが設けられたソルダレジスト層３４０が絶縁層３２０の上に形成されている。接続パッドＰ２は、下から順に、銅（Ｃｕ）層３６０ａ、ニッケル（Ｎｉ）層３６０ｂ及び金（Ａｕ）層３６０ｃが積層されて形成される。
そして、図３に示すように、下側配線基板２００の接続パッドＰ１と上側配線基板３００の接続パッドＰ２とを図１の導電性ボール１００によって接続する。
実際には、最初に、下側配線基板２００の接続パッドＰ１の上に導電性ボール１００を配置し、リフロー加熱により、下側配線基板２００の接続パッドＰ１に導電性ボール１００のＳｎ／Ｂｉはんだ１３０を接続する。
その後に、下側配線基板２００に接続された導電性ボール１００の上に上側配線基板３００の接続パッドＰ２を配置する。さらに、リフロー加熱により、導電性ボール１００のＳｎ／Ｂｉはんだ１３０に上側配線基板３００の接続パッドＰ２を接続する。
このとき、リフロー加熱する際に、下側配線基板２００の接続パッドＰ１のＡｕ層２６０ｃが導電性ボール１００のＳｎ／Ｂｉはんだ１３０内に流出して消失する。また同様に、上側配線基板３００の接続パッドＰ２のＡｕ層３６０ｃが導電性ボール１００のＳｎ／Ｂｉはんだ１３０内に流出して消失する。
そして、図３の部分拡大断面図に示すように、下側配線基板２００の接続パッドＰ１のＮｉ層２６０ｂと導電性ボール１００のＳｎ／Ｂｉはんだ１３０との間にＮｉ３Ｓｎ４層Ｍａが形成される。Ｎｉ３Ｓｎ４層Ｍａは、下側配線基板２００の接続パッドＰ１のＮｉ層２６０ｂのＮｉと導電性ボール１００のＳｎ／Ｂｉはんだ１３０のＳｎとが結合した金属間化合物である。
また同様に、上側配線基板３００の接続パッドＰ２のＮｉ層３６０ｂと導電性ボール１００のＳｎ／Ｂｉはんだ１３０との間にＮｉ３Ｓｎ４層Ｍｂが形成される。同様に、Ｎｉ３Ｓｎ４層Ｍｂは、上側配線基板３００の接続パッドＰ２のＮｉ層３６０ｂのＮｉと導電性ボール１００のＳｎ／Ｂｉはんだ１３０のＳｎとが結合した金属間化合物である。
また同様に、導電性ボール１００のＮｉ層１２０とＳｎ／Ｂｉはんだ１３０との間にＮｉ３Ｓｎ４層Ｍｃが形成される。Ｎｉ３Ｓｎ４層Ｍｃは、導電性ボール１００のＮｉ層１２０のＮｉとＳｎ／Ｂｉはんだ１３０のＳｎとが結合した金属間化合物である。
以下、予備的事項の電子装置の課題について、下側配線基板２００の接続パッドＰ１と導電性ボール１００との接続部に注目して説明する。
予備的事項の電子装置で形成されるＮｉ３Ｓｎ４層Ｍａは熱的に不安定な物性を有する。このため、熱サイクル試験などで熱がかかると、Ｎｉ３Ｓｎ４層Ｍａが成長するため、Ｎｉ３Ｓｎ４層Ｍａの周りにクラックが発生しやすい。
また、Ｎｉ３Ｓｎ４層Ｍａは、針状の結晶の集合体であり、各結晶の高さや幅が不均一で緻密性が低い。また、Ｎｉ３Ｓｎ４層Ｍａは、強度が低く脆いため、ストレスがかかると折れやすい。
このため、電流を流すとエレクトロマイグレーションによってＮｉ３Ｓｎ４層Ｍａの結晶の隙間から接続パッドＰ１のＮｉ層２６０ｂのＮｉがＳｎ／Ｂｉはんだ１３０に移動するため、ボイドが発生しやすい。
このように、導電性ボール１００の接続部に熱的に不安定な脆いＮｉ３Ｓｎ４層Ｍａ，Ｍｂ，Ｍｃが形成されるため、下側配線基板２００と上側配線基板３００との導電性ボール１００による接続の信頼性が得られない。
次に、下側配線基板２００及び上側配線基板３００の各接続パッドＰ１，Ｐ２がＣｕ層から形成される場合について説明する。図４には、下側配線基板２００及び上側配線基板３００の各接続パッドＰ１，Ｐ２（Ｃｕ層）に、図１の導電性ボール１００のＳｎ／Ｂｉはんだ１３０がリフロー加熱によって接続された様子が示されている。
図４の部分拡大断面図に示すように、下側配線基板２００の接続パッドＰ１がＣｕ層から形成される場合は、接続パッドＰ１と導電性ボール１００のＳｎ／Ｂｉはんだ１３０との間に、下から順に、Ｃｕ３Ｓｎ層Ｍｄ及びＣｕ６Ｓｎ５層Ｍｅからなる金属間化合物Ｍｘが形成される。
また同様に、上側配線基板３００の接続パッドＰ２と導電性ボール１００のＳｎ／Ｂｉはんだ１３０との間にも同一の金属間化合物Ｍｘが形成される。また、導電性ボール１００では、前述した図３と同様に、Ｎｉ層１２０とＳｎ／Ｂｉはんだ１３０との間にはＮｉ３Ｓｎ４層Ｍｃが形成される。
接続パッドＰ１とＳｎ／Ｂｉはんだ１３０との間にＣｕ６Ｓｎ５層Ｍｅが形成されると、Ｃｕ６Ｓｎ５層Ｍｅは、温度変化によって違う結晶構造に変態して体積が増加するため、Ｃｕ６Ｓｎ５層Ｍｅの周りにクラックが発生する。
このように、接続パッドＰ１がＣｕ層から形成される場合は、導電性ボール１００の接続部に不安定なＣｕ６Ｓｎ５層Ｍｅが形成される。このため、下側配線基板２００と上側配線基板３００との導電性ボール１００による接続の信頼性が得られない。
以下に説明する実施形態の導電性ボールを使用して電子装置を製造することにより、前述した課題を解消することができる。
（実施の形態）
図５は実施形態の導電性ボールを示す図、図６は実施形態の導電性ボールの製造方法を示す図、図７〜図１０は実施形態の電子装置を説明するための図である。
図５に示すように、実施形態の導電性ボール１は、コアボールとして銅（Ｃｕ）ボール１０を備えている。また、Ｃｕボール１０の外面の全体を被覆するニッケル（Ｎｉ）層１２が形成されている。
また、Ｎｉ層１２の外面の全体を被覆する銅（Ｃｕ層）１３が形成されている。さらに、Ｃｕ層１３の外面の全体を被覆する錫（Ｓｎ）／ビスマス（Ｂｉ）はんだ１４が形成されている。
このように、実施形態の導電性ボール１は、Ｃｕボール１０の外面に、Ｎｉ層１２、Ｃｕ層１３及びＳｎ／Ｂｉはんだ１４が順に被覆されて形成される。
そして、実施形態の導電性ボール１では、Ｓｎ／Ｂｉはんだ１４とＣｕ層１３とを合計した重量に対するＣｕ層１３の銅の重量が０．７ｗｔ％〜３ｗｔ％である。
後述するように、導電性ボール１は、リフロー加熱によって電子部材の接続パッドに接続される。その際に、Ｃｕ層１３のＣｕがＳｎ／Ｂｉはんだ１４内に拡散する。
このとき、Ｃｕ層１３のＣｕがＳｎ／Ｂｉはんだ１４に供給されることで、Ｓｎ／Ｂｉはんだ１４内のＣｕ濃度が０．７ｗｔ％〜３ｗｔ％になるように、Ｃｕ層１３の厚みが調整されている。
このような条件に設定することにより、導電性ボール１のＮｉ層１２とＳｎ／Ｂｉはんだ１４との間、及び電子部材の接続パッドとＳｎ／Ｂｉはんだ１４との間に金属間化合物である（Ｃｕ，Ｎｉ）６Ｓｎ５層が形成される。
（Ｃｕ，Ｎｉ）６Ｓｎ５層は、前述した図４のＣｕ６Ｓｎ５層のＣｕの一部がＮｉに置換された構造の金属間化合物である。（Ｃｕ，Ｎｉ）６Ｓｎ５層は熱的に安定な物性を有し、熱がかかっても結晶の成長が起こらない。また、（Ｃｕ，Ｎｉ）６Ｓｎ５層は、温度変化による結晶構造の変態が起こらない。さらに、（Ｃｕ，Ｎｉ）６Ｓｎ５層は、強度が強く、緻密性が高いため、信頼性の高いバリア層として機能する。
Ｓｎ／Ｂｉはんだ１４は、錫系はんだの一例であり、その他に、錫（Ｓｎ）／銀（Ａｇ）はんだ、又は、錫（Ｓｎ）／ビスマス（Ｂｉ）／ニッケル（Ｎｉ）はんだを使用してもよい。
導電性ボール１はリフロー加熱する際に溶融しないＣｕボール１０を備えているため、下側電子部材と上側電子部材とを接続する際に両者の間で一定の間隔を確保することができる。
次に、図５の実施形態の導電性ボール１の製造方法について説明する。図６（ａ）に示すように、まず、Ｃｕボール１０を用意する。Ｃｕボール１０の直径は、例えば１３０μｍ程度である。
さらに、図６（ｂ）に示すように、無電解めっきにより、Ｃｕボール１０の外面にＮｉ層１２を形成する。Ｎｉ層１２を形成するための無電解めっきは、例えば、以下のような条件で行われる。
まず、苛性ソーダ：１０ｇ／Ｌと界面活性剤０．５ｇ／Ｌとの混合液（室温）でＣｕボール１０を１分間処理することにより、脱脂洗浄する。続いて、Ｃｕボール１０を硫酸溶液（室温）で１分間処理することにより、酸洗浄する。
次いで、塩化パラジウム：２ｇ／Ｌと、塩化ナトリウム：２００ｇ／Ｌと、３５％ＨＣｌ溶液：３０ｍｌとの混合液（室温）で、Ｃｕボール１０を５分間処理する。これにより、Ｃｕボール１０の外面にＰｄが触媒として付与される。
その後に、硫酸ニッケル：２０ｇ／Ｌと次亜リン酸ナトリウム：２４ｇ／Ｌとを含む無電解めっき液（９０℃）でＣｕボール１０を１５分間処理する。これにより、Ｎｉ層１２として、厚みが２μｍ程度のリン（Ｐ）１０ｗｔ％のＮｉ（Ｐ）層が形成される。
次いで、図６（ｃ）に示すように、電解めっきにより、Ｃｕボール１０を被覆するＮｉ層１２の外面にＣｕ層１３を形成する。Ｃｕ層１３の電解めっきは、バレルめっきにより行われる。
電解めっきの条件としては、硫酸銅めっき液が使用され、電流密度を１Ａ／ｄｍ２に設定して、室温で５０秒間処理する。これにより、厚みが０．１１μｍ程度のＣｕ層１３が形成される。
さらに、図６（ｄ）に示すように、電解めっきにより、Ｃｕボール１０を被覆するＣｕ層１３の外面にＳｎ／Ｂｉはんだ１４を形成する。Ｓｎ／Ｂｉはんだ１４の電解めっきはバレルめっきによって行われる。
電解めっきの条件としては、電解Ｓｎ／Ｂｉめっき液（ＴＢ２０００（石原ケミカル社製））が使用され、電流密度を２Ａ／ｄｍ２に設定して、室温で１０分間処理する。これにより、厚みが１２μｍ程度のＳｎ／Ｂｉはんだ１４が形成される。
Ｓｎ／Ｂｉはんだ１４の他に、Ｓｎ／Ａｇはんだ、又は、Ｓｎ／Ｂｉ／Ｎｉはんだを形成してもよい。
以上により、前述した図５の導電性ボール１が製造される。
次に、図７〜図１０を参照して、図５の導電性ボール１を使用して電子装置を製造する方法について説明する。
図７に示すように、まず、下側電子部材５を用意する。図７には、下側電子部材５の接続パッドＰ１の周りの様子が部分的に示されている。下側電子部材５は、例えば、配線基板又はマザーボードなどの実装基板である。
図７に示すように、下側電子部材５では、絶縁層３０の上に接続パッドＰ１が形成されている。また、接続パッドＰ１の上に開口部３２ｘが設けられたソルダレジスト層３２が絶縁層３０の上に形成されている。
接続パッドＰ１は、下から順に、銅（Ｃｕ）層４０、ニッケル（Ｎｉ）層４２及び金（Ａｕ）層４４が積層されて形成される。パッド状のＣｕ層４０上にソルダレジスト層３２の開口部３２ｘが配置され、Ｃｕ層４０の外周部上がソルダレジスト層３２で被覆されている。そして、ソルダレジスト層３２の開口部３２ｘ内のＣｕ層４０の上にＮｉ層４２及Ａｕ層４４がめっきによって形成される。
Ｃｕ層４０は島状に配置されたパッド電極であってもよいし、あるいは、引き出し配線に繋がったパッド電極であってもよい。接続パッドＰ１は絶縁層３０に形成されたビア導体を介して内部の配線層に接続されている。
そして、前述した図５の導電性ボール１を下側電子部材５の接続パッドＰ１の上に配置する。さらに、図８に示すように、リフロー加熱することにより、導電性ボール１のＳｎ／Ｂｉはんだ１４を溶融させて、導電性ボール１をＳｎ／Ｂｉはんだ１４によって下側電子部材５の接続パッドＰ１に接続する。このとき、Ｓｎ／Ｂｉはんだ１４が１６０℃程度の温度でリフロー加熱される。
リフロー加熱により、下側電子部材５の接続パッドＰ１のＡｕ層４４はＳｎ／Ｂｉはんだ１４内に流出して消失する。
そして、下側電子部材５の接続パッドＰ１と導電性ボール１のＳｎ／Ｂｉはんだ１４との間に、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１が形成される。
リフロー加熱する際に、導電性ボール１のＣｕ層１３のＣｕがＳｎ／Ｂｉはんだ１４に拡散して供給される。これにより、Ｃｕと、接続パッドＰ１のＮｉ層４２のＮｉと、Ｓｎ／Ｂｉはんだ１４のＳｎとが結合して、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１が形成される。
また、図８の部分拡大断面図に示すように、導電性ボール１のＮｉ層１２とＳｎ／Ｂｉはんだ１４との間に（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ２が形成される。リフロー加熱する際に、導電性ボール１のＣｕ層１３のＣｕがＳｎ／Ｂｉはんだ１４に拡散してＣｕ層１３が消失する。
このとき、Ｎｉ層１２のＮｉと、Ｓｎ／Ｂｉはんだ１４中のＣｕとＳｎとが結合して、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ２が形成される。これにより、導電性ボール１のＣｕボール１０を被覆するＮｉ層１２の外面の全体が（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ２で被覆される。
次いで、図９に示すように、導電性ボール１の上側に配置される上側電子部材６を用意する。上側電子部材６は、例えば、配線基板、又は半導体チップなどの電子部品である。図９では、上側電子部材６が上下反転した状態で示されている。
上側電子部材６では、絶縁層３０ａの上（図９では下）に接続パッドＰ２が形成され、接続パッドＰ２の上に開口部３２ｘが設けられたソルダレジスト層３２ａが絶縁層３０ａの上に形成されている。接続パッドＰ２は、下から順に、銅（Ｃｕ）層４０ａ、ニッケル（Ｎｉ）層４２ａ及び金（Ａｕ）層４４ａが積層されて形成される。
そして、上側電子部材６の接続パッドＰ２を下側電子部材５の接続パッドＰ１に接続された導電性ボール１の上に配置する。
続いて、図１０に示すように、リフロー加熱することにより、導電性ボール１のＳｎ／Ｂｉはんだ１４を溶融させて、上側電子部材６の接続パッドＰ２を導電性ボール１のＳｎ／Ｂｉはんだ１４に接続する。
このとき、前述した下側電子部材５と同様に、リフロー加熱により、上側電子部材６の接続パッドＰ２のＡｕ層４４ａはＳｎ／Ｂｉはんだ１４内に流出して消失する。
そして、下側電子部材５と同様に、上側電子部材６の接続パッドＰ２のＮｉ層４２ａとＳｎ／Ｂｉはんだ１４との間に（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ３が形成される。
下側電子部材５と同様に、フロー加熱する際に、導電性ボール１のＣｕ層１３のＣｕがＳｎ／Ｂｉはんだ１４に拡散して供給される。これにより、Ｃｕと、接続パッドＰ２のＮｉ層４２ａのＮｉと、Ｓｎ／Ｂｉはんだ１４のＳｎとが結合して、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ３が形成される。
このようにして、下側電子部材５の接続パッドＰ１が導電性ボール１によって上側電子部材６の接続パッドＰ２に接続される。導電性ボール１のＣｕボール１０は、Ｓｎ／Ｂｉはんだ１４をリフロー加熱する際に溶融しないため、下側電子部材５と上側電子部材６との間で一定の間隔を確保することができる。
前述した形態では、下側電子部材５の第１接続パッドＰ１に導電性ボール１を接続した後に、導電性ボール１に上側電子部材６の接続パッドＰ２を接続している。これとは逆に、上側電子部材６の接続パッドＰ２に導電性ボール１を接続した後に、導電性ボール１に下側電子部材５の接続パッドＰ１を接続してもよい。
あるいは、下側電子部材５の接続パッドＰ１と上側電子部材６の接続パッドＰ２との間に導電性ボール１を配置した状態で、一括でリフロー加熱して両者を同時に接続してもよい。
このようにして、下側電子部材５の接続パッドＰ１と上側電子部材６の接続パッドＰ２とを、導電性ボール１のＳｎ／Ｂｉはんだ１４をリフロー加熱して接続する。
以上により、図１０に示すように、実施形態の電子装置２が得られる。図１０に示すように、実施形態の電子装置２は下側電子部材５を備えている。下側電子部材５では、絶縁層３０の上に接続パッドＰ１が形成されている。さらに、接続パッドＰ１の上に開口部３２ｘが設けられたソルダレジスト層３２が絶縁層３０の上に形成されている。
接続パッドＰ１は、Ｃｕ層４０とその上に配置されたＮｉ層４２とにより形成される。接続パッドＰ１の表面がＮｉ層４２から形成されている。
ソルダレジスト層３２の開口部３２ｘがパッド状のＣｕ層４０上に配置され、Ｃｕ層４０の外周部上がソルダレジスト層３２で被覆されている。そして、ソルダレジスト層３２の開口部３２ｘ内のＣｕ層４０の上にＮｉ層４２が形成されている。
また、下側電子部材５の接続パッドＰ１に導電性ボール１が接続されている。導電性ボール１は、Ｃｕボール１０と、Ｃｕボール１０の外面を被覆するＮｉ層１２と、Ｎｉ層１２の外面を被覆するＳｎ／Ｂｉはんだ１４とを有する。
そして、下側電子部材５の接続パッドＰ１のＮｉ層４２と、導電性ボール１のＳｎ／Ｂｉはんだ１４との間に（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１が形成されている。前述したように、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１は、導電性ボール１のＣｕ層１３から供給されたＣｕと、接続パッドＰ１のＮｉ層４２のＮｉと、Ｓｎ／Ｂｉはんだ１４のＳｎとが結合した金属間化合物である。
また、実施形態の電子装置２は下側電子部材５の上に配置された上側電子部材６を備えている。下側電子部材５の接続パッドＰ１と上側電子部材６の接続パッドＰ２との間に導電性ボール１が配置され、接続パッドＰ１と第２接続パッドＰ２とが導電性ボール１によって接続されている。
このようにして、下側電子部材５が導電性ボール１によって上側電子部材６に接続されている。上側電子部材６は上下反転した状態となっている。
上側電子部材６では、絶縁層３０ａの上（図１０では下）に接続パッドＰ２が形成されている。さらに、接続パッドＰ２の上に開口部３２ｘが設けられたソルダレジスト層３２ａが絶縁層３０ａの上に形成されている。
下側電子部材５と同様に、接続パッドＰ２は、Ｃｕ層４０ａとその上に配置されたＮｉ層４２ａとにより形成される。ソルダレジスト層３２ａの開口部３２ｘがパッド状のＣｕ層４０ａ上に配置され、Ｃｕ層４０ａの外周部上がソルダレジスト層３２ａで被覆されている。ソルダレジスト層３２ａの開口部３２ｘ内のＣｕ層４０ａの上にＮｉ層４２ａが形成されている。
また、下側電子部材５と同様に、上側電子部材６の接続パッドＰ２のＮｉ層４２ａと、導電性ボール１のＳｎ／Ｂｉはんだ１４との間に（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ３が形成されている。下側電子部材５と同様に、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ３は、導電性ボール１のＣｕ層１３から供給されたＣｕと、接続パッドＰ２のＮｉ層４２ａのＮｉと、Ｓｎ／Ｂｉはんだ１４のＳｎとが結合した金属間化合物である。
このように、本実施形態の電子装置２では、下側電子部材５の接続パッドＰ１のＮｉ層４２と導電性ボール１のＳｎ／Ｂｉはんだ１４との間に、金属間化合物である（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１が形成されている。
（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１は、予備的事項で説明したＮｉ３Ｓｎ４層Ｍａと違って、熱的に安定な物性を有する。このため、熱サイクル試験などで熱がかかっても、結晶の成長が起こらない。また、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１は、予備的事項で説明したＣｕ６Ｓｎ５層Ｍｅと違って、温度変化による結晶構造の変態が起こらない。このため、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１の周囲にクラックが発生することが防止される。
さらに、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１は、予備的事項で説明したＮｉ３Ｓｎ４層Ｍａと違って、ドーム状の結晶の集合体であり、各結晶の高さや幅が均一で緻密性が高い。また、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１は、強度が強く、ストレスがかかっても折れにくい。
このため、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１が信頼性の高いバリア層として機能する。これにより、下側電子部材５の接続パッドＰ１のＮｉ層４０のＮｉがエレクトロマイグレーションによって移動することが抑止され、導電性ボール１の接続部にボイドが発生することが防止される。
また、上側電子部材６の接続パッドＰ２のＮｉ層４２ａと導電性ボール１のＳｎ／Ｂｉはんだ１４との間に、同様に、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ３が形成されている。このため、同様な理由により、上側電子部材６の接続パッドＰ２と導電性ボール１との接続の信頼性を向上させることができる。
さらに、図１０の部分拡大断面図を参照すると、導電性ボール１のＮｉ層１２とＳｎ／Ｂｉはんだ１４との間に（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ２が形成されている。前述したように、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ２は、Ｃｕ層１３から供給されたＣｕと、Ｎｉ層１２のＮｉと、Ｓｎ／Ｂｉはんだ１４のＳｎとが結合した金属間化合物である。
このように、導電性ボール１のＣｕボール１０を覆うＮｉ層１２の外面の全体に（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ２が形成されている。
導電性ボール１に形成される（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ２においても、前述したように、結晶の成長や変態が起こらないため、導電性ボール１による接続部にクラックが発生することが防止される。
また、エレクトロマイグレーションによって導電性ボール１のＮｉ層１２のＮｉが移動することが抑止され、導電性ボール１による接続部にボイドが発生することが防止される。
なお、図１０において、導電性ボール１に形成された（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ２と接続パッドＰ１に形成された（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１とが接して形成されてもよい。また、導電性ボール１に形成された（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ２と接続パッドＰ２に形成された（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ２とが接して形成されてもよい。
ここで、下側電子部材５及び上側電子部材６の接続パッドＰ１，Ｐ２の各Ｎｉ層４２，４２ａ及び導電性ボール１のＮｉ層１２の上に、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１〜Ｍ３が形成される条件について説明する。
導電性ボール１をリフロー加熱して接続する際に、導電性ボール１のＣｕ層１３のＣｕがＳｎ／Ｂｉはんだ１４に拡散する。このとき、Ｓｎ／Ｂｉはんだ１４中のＣｕ濃度が０．７ｗｔ％〜３ｗｔ％の範囲になるように調整することにより、（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１〜Ｍ３が形成される。
本願発明者は、上記した条件で実際に（Ｃｕ，Ｎｉ）６Ｓｎ５層が形成されるかどうか確認実験を行った。
図１１に示すように、実験サンプルとして、下側基板５ａ及び上側基板６ａを用意した。下側基板５ａでは、絶縁層３０ｂの上にパッド状のＣｕ層４０ｂが形成され、Ｃｕ層４０ｂの上に開口部３２ｘが設けられたソルダレジスト層３２ｂが形成されている。
さらに、ソルダレジスト層３２の開口部３２ｘ内のＣｕ層４０ｂの上にＮｉ層４２ｂ、Ｐｄ層４３ｂ及びＡｕ層４４ｂが形成されている。Ｃｕ層４０ｂ、Ｎｉ層４２ｂ、Ｐｄ層４３ｂ及びＡｕ層４４ｂにより接続パッドＰｘが形成される。また、上側基板６ａでは、絶縁層３０ｃにＣｕピラー４８が形成されている。
次いで、９６ｗｔ％Ｓｎ／３．５ｗｔ％Ａｇ／０．５ｗｔ％Ｃｕのはんだペースト４９ａを下側基板５ａの接続パッドＰｘの上に塗布した。
本実験サンプルは、前述した図１０の接続構造の疑似実験であり、上側基板６ａのＣｕピラー４８が導電性ボール１のＣｕ層１３（図５）に相当し、はんだペースト４９ａが導電性ボール１のＳｎ／Ｂｉはんだ１４に相当する。
そして、図１２に示すように、上側基板６ａのＣｕピラー４８を下側基板５ａの接続パッドＰｘ上のはんだペースト４９ａに配置し、リフロー加熱を行った。これにより、上側基板６ａのＣｕピラー４８をはんだ４９によって下側基板５ａの接続パッドＰｘに接続した。
このとき、接続パッドＰｘのＡｕ層４４ｂ及びＰｄ層４３ｂははんだペースト４９ａ内に流出して消失する。さらに、Ｃｕピラー４８のＣｕがはんだペースト４９ａに拡散し、はんだペースト４９ａ内のＣｕ濃度が０．５ｗｔ％から０．７ｗｔ％に増加する。
これにより、下側基板５ａの接続パッドＰｘのＮｉ層４２ｂとはんだ４９との間に（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ１が形成された。
本願発明者は、図１２のＭ１で示された層をＥＤＸ（エネルギー分散型Ｘ線分析）により分析することにより、Ｍ１で示された層は（Ｃｕ，Ｎｉ）６Ｓｎ５層であることが確認された。
このように、導電性ボール１のＣｕ層１３からのＣｕの拡散によって、Ｓｎ／Ｂｉはんだ１４中のＣｕ濃度が０．７ｗｔ％〜３ｗｔ％の範囲内になるように調整することにより、（Ｃｕ，Ｎｉ）６Ｓｎ５層が形成されることが確認された。
図１３には、前述した図５の導電性ボール１のＣｕ層１３の厚み（μｍ）に対するＳｎ／Ｂｉはんだ１４中のＣｕ濃度（ｗｔ％）の関係が示されている。
例えば、図１３に示す導電性ボール１のように、Ｃｕボール１０の直径を１３０μｍとし、Ｎｉ層１２の厚みを２μｍとし、Ｓｎ／Ｂｉはんだ１４の厚みを１３μｍとする。
この場合、図１３のグラフに示すように、図１３に示す導電性ボール１のＣｕ層１３の厚みが０．１１μｍ程度であれば、Ｓｎ／Ｂｉはんだ１４中のＣｕ濃度が０．７ｗｔ％になる。このとき、Ｃｕ層１３のＣｕがＳｎ／Ｂｉはんだ１４に拡散してＣｕ層１３が消失する。
この例のように、リフロー加熱される際に、Ｓｎ／Ｂｉはんだ１４中のＣｕ濃度が０．７ｗｔ％〜３ｗｔ％の範囲になるように、Ｃｕボール１０の直径、Ｎｉ層１２及びＳｎ／Ｂｉはんだ１４の各厚みに応じて、Ｃｕ層１３の厚みを調整すればよい。
次に、実施形態の変形例の電子装置について説明する。図１４は実施形態の変形例の電子装置を示す図である。図１４に示すように、変形例の電子装置２ａでは、下側電子部材５及び上側電子部材６の各接続パッドＰ１，Ｐ２は、Ｎｉ層及びＡｕ層が省略され、Ｃｕ層から形成される。
図１４には、下側電子部材５及び上側電子部材６の各接続パッドＰ１，Ｐ２（Ｃｕ層）に、図５の導電性ボール１のＳｎ／Ｂｉはんだ１４がリフロー加熱によって接続された様子が示されている。
図１４に示すように、変形例の電子装置２ａでは、下側電子部材５の接続パッドＰ１（Ｃｕ層）と導電性ボール１のＳｎ／Ｂｉはんだ１４との間に、下から順に、Ｃｕ３Ｓｎ層Ｍｙ及び（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ４が形成される。下側電子部材５の接続パッドＰ１（Ｃｕ層）のＣｕと、Ｓｎ／Ｂｉはんだ１４のＳｎとが結合して、接続パッドＰ１の上にＣｕ３Ｓｎ層Ｍｙが形成される。
また、導電性ボール１のＣｕ層１３のＣｕとＮｉ層１２のＮｉとがＳｎ／Ｂｉはんだ１４に拡散することで、ＣｕとＮｉとＳｎとが結合して接続パッドＰ１上のＣｕ３Ｓｎ層Ｍｙの上に（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ４が形成される。Ｎｉは、Ｃｕ層１３のＣｕが全てＳｎ／Ｂｉはんだ１４に拡散した後に、露出したＮｉ層１２から供給される。
また同様に、上側電子部材６の接続パッドＰ２（Ｃｕ層）と導電性ボール１のＳｎ／Ｂｉはんだ１４との間に、下から順に、Ｃｕ３Ｓｎ層Ｍｙ及び（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ５が形成される。
上側電子部材６の接続パッドＰ２（Ｃｕ層）のＣｕと、導電性ボール１のＳｎ／Ｂｉはんだ１４のＳｎとが結合して、接続パッドＰ２の上にＣｕ３Ｓｎ層Ｍｙが形成される。
また、導電性ボール１のＣｕ層１３のＣｕとＮｉ層１２のＮｉとがＳｎ／Ｂｉはんだ１４に拡散することで、ＣｕとＮｉとＳｎとが結合して接続パッドＰ２上のＣｕ３Ｓｎ層Ｍｙの上に（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ５が形成される。
また、導電性ボール１では、前述した図１０と同様に、Ｎｉ層１２とＳｎ／Ｂｉはんだ１４との間に（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ２が形成される。
図１４において、下側電子部材５及び上側電子部材６の各接続パッドＰ１，Ｐ２（Ｃｕ層）上に、Ｃｕ３Ｓｎ層Ｍｙ及び（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ４，Ｍ５が形成されること以外は、前述した図１０と同一である。このため、図１４のその他の要素には図１０と同一符号を付してその詳しい説明を省略する。
変形例の電子装置２ａでは、下側電子部材５及び上側電子部材６の各接続パッドＰ１，Ｐ２がＮｉ層を備えていないため、導電性ボール１のＮｉ層１２からＮｉが供給されて（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ４，Ｍ５が形成される。
このとき、導電性ボール１の銅層１３のＣｕが全て拡散した後に、Ｎｉ層１２からＮｉが供給される。このため、Ｎｉが十分に供給されるように、銅層１３は最低限の厚みに設定され、リフロー加熱の処理時間や温度が最適に調整される。
変形例の電子装置２ａでは、図１０の電子装置２と同様に、接続パッドＰ１，Ｐ２（Ｃｕ層）とＳｎ／Ｂｉはんだ１４との間、及び導電性ボール１のＮｉ層１２とＳｎ／Ｂｉはんだ１４との間に熱的に安定な（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ４，Ｍ５，Ｍ２が形成されている。
このため、下側電子部材５と上側電子部材６との導電性ボール１による接続の信頼性を向上させることができる。
前述した図１０及び図１４において、導電性ボール１のＳｎ／Ｂｉはんだ１４の代わりに、Ｓｎ／Ａｇはんだ、又は、Ｓｎ／Ｂｉ／Ｎｉはんだを使用する場合も同様な金属間化合物が形成される。
なお、図１４において、導電性ボール１に形成された（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ２と接続パッドＰ１に形成された（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ４とが接して形成されてもよい。また、導電性ボール１に形成された（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ２と接続パッドＰ２に形成された（Ｃｕ，Ｎｉ）６Ｓｎ５層Ｍ５とが接して形成されてもよい。
次に、前述した図１５の導電性ボールによる接続構造を適用した実施形態の電子装置について説明する。
図１５には、実施形態の第１の適用例の電子装置が示されている。図１５に示すように、実施形態の第１の適用例の電子装置３では、下側にマザーボードなどの実装基板５０を備えている。
実装基板５０では、上面側に接続パッドＰ１が形成され、下面側に配線層５２が形成されている。下面側の配線層５２は絶縁層５４で被覆されている。また、実装基板５０には、上面側の接続パッドＰ１上に開口部５６ａが設けられた絶縁層５６が形成されている。実装基板５０は、下側電子部材の一例である。
そして、実装基板５０の上面側の接続パッドＰ１に導電性ボール１のＳｎ／Ｂｉはんだ１４が接続されている。
さらに、実装基板５０の上に導電性ボール１を介して配線基板６０が配置されている。配線基板６０では、両面側に接続パッドＰ２が形成され、両面側の接続パッドＰ２が貫通導体６２を介して相互接続されている。
配線基板６０には、両面側の接続パッドＰ２上に開口部６４ａが設けられたソルダレジスト層６４がそれぞれ形成されている。配線基板６０は上側電子部材又は下側電子部材の一例である。
そして、配線基板６０の下面側の接続パッドＰ２が導電性ボール１のＳｎ／Ｂｉはんだ１４に接続されている。
実装基板５０の接続パッドＰ１と配線基板６０の下面側の接続パッドＰ２とが導電性ボール１で接続される構造に、前述した図１０又は図１４の導電性ボール１による接続構造が適用される。
さらに、配線基板６０の上面側の接続パッドＰ２に導電性ボール１のＳｎ／Ｂｉはんだ１４が接続されている。また、半導体チップ７０の接続パッドＰ３が配線基板６０に接続された導電性ボール１のＳｎ／Ｂｉはんだ１４に接続されている。また、半導体チップ７０の下側にアンダーフィル樹脂７２が充填されている。半導体チップ７０は上側電子部材の一例である。
配線基板６０の接続パッドＰ２と半導体チップ７０の接続パッドＰ３とが導電性ボール１で接続される構造に、前述した図１０又は図１４の導電性ボール１による接続構造が適用される。
図１６には、実施形態の第２の適用例の電子装置が示されている。図１６に示すように、実施形態の第２の適用例の電子装置３ａでは、下側に図１５の配線基板６０と同一構造の下側配線基板６０ａが配置されている。
そして、下側配線基板６０ａの上面側の接続パッドＰ２に半導体チップ７０がはんだバンプ７４によってフリップチップ接続されている。半導体チップ７０の下面側にアンダーフィル樹脂７２が充填されている。下側配線基板６０ａは下側電子部材の一例である。
さらに、下側配線基板６０ａの上面側の接続パッドＰ２に導電性ボール１のＳｎ／Ｂｉはんだ１４が接続されている。
また、下側配線基板６０ａの上に導電性ボール１を介して上側配線基板８０が配置されている。上側配線基板８０では、両面側に接続パッドＰ４が形成され、両面側の接続パッドＰ４が貫通導体８２を介して相互接続されている。
上側配線基板８０には、両面側の接続パッドＰ４上に開口部８４ａが設けられたソルダレジスト層８４がそれぞれ形成されている。
そして、上側配線基板８０の下面側の接続パッドＰ４が導電性ボール１のＳｎ／Ｂｉはんだ１４に接続されている。上側配線基板８０は上側電子部材の一例である。さらに、下側配線基板６０ａと上側配線基板８０との間に封止樹脂９０が充填されている。封止樹脂９０によって、半導体チップ７０と導電性ボール１とが封止されている。
下側配線基板６０ａの上面側の接続パッドＰ２と上側配線基板８０の下面側の接続パッドＰ４とが導電性ボール１で接続される構造に、前述した図１０又は図１４の導電性ボール１による接続構造が適用される。
１…導電性ボール、２，２ａ，３，３ａ…電子装置、５…下側電子部材、６…上側電子部材、１０…Ｃｕボール、１２，４２，４２ａ…Ｎｉ層、１３…Ｃｕ層、１４…Ｓｎ／Ｂｉはんだ、３０，３０ａ，５４，５６…絶縁層、３２，３２ａ，６４，８４…ソルダレジスト層、４０，４０ａ…Ｃｕ層、４４，４４ａ…Ａｕ層、５０…実装基板、５２…配線層、６０…配線基板、６０ａ…下側配線基板、６２，８２…貫通導体、７０…半導体チップ、７２…アンダーフィル樹脂、７４…はんだバンプ、８０…上側配線基板、９０…封止樹脂、Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５…（Ｃｕ，Ｎｉ）６Ｓｎ５層、Ｍｙ…Ｃｕ３Ｓｎ層、Ｐ１，Ｐ２，Ｐ３，Ｐ４…接続パッド。

Claims (11)

  1. 銅ボールと、
    前記銅ボールの外面を被覆するニッケル層と、
    前記ニッケル層の外面を被覆する銅層と、
    前記銅層の外面を被覆する錫系はんだと
    を有し、
    前記錫系はんだと前記銅層とを合計した重量に対する前記銅層の銅の重量が０．７ｗｔ％〜３ｗｔ％であることを特徴とする導電性ボール。
  2. 前記錫系はんだがリフロー加熱されて、前記錫系はんだに拡散する前記銅層の銅の濃度が０．７ｗｔ％〜３ｗｔ％であることを特徴とする請求項１に記載の導電性ボール。
  3. 前記錫系はんだは、錫／ビスマスはんだ、錫／銀はんだ、及び錫／ビスマス／ニッケルはんだのいずれかであることを特徴とする請求項１又は２に記載の導電性ボール。
  4. 第１接続パッドを備えた下側電子部材と、
    前記下側電子部材の上に配置され、第２接続パッドを備えた上側電子部材と、
    前記下側電子部材の第１接続パッドと前記上側電子部材の第２接続パッドとを接続する導電性ボールと
    を有し、
    前記導電性ボールは、
    銅ボールと、
    前記銅ボールの外面を被覆するニッケル層と、
    前記銅層の外面を被覆する錫系はんだと
    を有し、
    前記ニッケル層と前記錫系はんだとの間に（Ｃｕ，Ｎｉ）６Ｓｎ５層が形成されていることを特徴とする電子装置。
  5. 前記第１接続パッド及び前記第２接続パッドの各表面はニッケル層又は銅層であり、
    前記第１接続パッドと前記錫系はんだとの間、及び前記第２接続パッドと前記錫系はんだとの間に、（Ｃｕ，Ｎｉ）６Ｓｎ５層がそれぞれ形成されていることを特徴とする請求項４に記載の電子装置。
  6. 前記錫系はんだは、錫／ビスマスはんだ、錫／銀はんだ、及び錫／ビスマス／ニッケルはんだのいずれかであることを特徴とする請求項４又は５に記載の電子装置。
  7. 銅ボールを用意する工程と、
    前記銅ボールの外面を被覆するニッケル層を形成する工程と、
    前記ニッケル層の外面を被覆する銅層を形成する工程と、
    前記銅層の外面を被覆する錫系はんだを形成する工程と
    を有し、
    前記錫系はんだがリフロー加熱される際に、前記銅層の銅が前記錫系はんだに拡散して、前記錫系はんだ内の銅の濃度が０．７ｗｔ％〜３ｗｔ％になるように、前記銅層の厚みが調整されることを特徴とする導電性ボールの製造方法。
  8. 第１接続パッドを備えた下側電子部材と、
    第２接続パッドを備えた上側電子部材と、
    銅ボールと、前記銅ボールの外面を被覆するニッケル層と、前記ニッケル層の外面を被覆する銅層と、前記銅層の外面を被覆する錫系はんだとを有する導電性ボールと
    を用意する工程と、
    前記下側電子部材の第１接続パッドと前記上側電子部材の第２接続パッドとを、前記導電性ボールの錫系はんだをリフロー加熱して接続する工程と
    を有し、
    前記導電性ボールの前記ニッケル層と前記錫系はんだとの間に（Ｃｕ，Ｎｉ）６Ｓｎ５層が形成されることを特徴とする電子装置の製造方法。
  9. 前記導電性ボールを用意する工程において、
    前記錫系はんだをリフロー加熱する際に、前記銅層の銅が前記錫系はんだに拡散して、前記錫系はんだ内の銅の濃度が０．７ｗｔ％〜３ｗｔ％になるように、前記銅層の厚みが調整されていることを特徴とする請求項８に記載の電子装置の製造方法。
  10. 前記下側電子部材の第１接続パッドと前記上側電子部材の第２接続パッドとを接続する工程において、
    前記第１接続パッド及び前記第２接続パッドの各表面はニッケル層又は銅層であり、
    前記第１接続パッドと前記錫系はんだとの間、及び前記第２接続パッドと前記錫系はんだとの間に、（Ｃｕ，Ｎｉ）６Ｓｎ５層がそれぞれ形成されることを特徴とする請求項８又は９に記載の電子装置の製造方法。
  11. 前記錫系はんだは、錫／ビスマスはんだ、錫／銀はんだ、及び錫／ビスマス／ニッケルはんだのいずれかであることを特徴とする請求項８乃至１０のいずれか一項に記載の電子装置の製造方法。
JP2017133267A 2017-07-07 2017-07-07 導電性ボール及び電子装置とそれらの製造方法 Active JP7014535B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017133267A JP7014535B2 (ja) 2017-07-07 2017-07-07 導電性ボール及び電子装置とそれらの製造方法
US16/023,500 US10446513B2 (en) 2017-07-07 2018-06-29 Conductive ball having a tin-based solder covering an outer surface of the copper ball

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017133267A JP7014535B2 (ja) 2017-07-07 2017-07-07 導電性ボール及び電子装置とそれらの製造方法

Publications (3)

Publication Number Publication Date
JP2019013960A true JP2019013960A (ja) 2019-01-31
JP2019013960A5 JP2019013960A5 (ja) 2020-04-09
JP7014535B2 JP7014535B2 (ja) 2022-02-01

Family

ID=64903406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017133267A Active JP7014535B2 (ja) 2017-07-07 2017-07-07 導電性ボール及び電子装置とそれらの製造方法

Country Status (2)

Country Link
US (1) US10446513B2 (ja)
JP (1) JP7014535B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024038665A1 (ja) * 2022-08-16 2024-02-22 日立Astemo株式会社 電子装置、電子装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7041477B2 (ja) * 2017-07-05 2022-03-24 新光電気工業株式会社 導電性ボール及び電子装置とそれらの製造方法
US11145614B2 (en) * 2019-10-18 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR102461313B1 (ko) * 2020-05-19 2022-11-01 엠케이전자 주식회사 리버스 리플로우용 심재를 이용한 반도체 패키지
US12313478B2 (en) * 2021-10-01 2025-05-27 Sensitronics, LLC Low drift force sensor with capacitive capability

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007075856A (ja) * 2005-09-14 2007-03-29 Nippon Steel Materials Co Ltd Ｃｕコアボール
JP2010099736A (ja) * 2008-09-25 2010-05-06 Hitachi Metals Ltd 耐落下衝撃特性に優れた接続端子用ボールおよび接続端子ならびに電子部品
JP2013031864A (ja) * 2011-08-01 2013-02-14 Hitachi Metals Ltd はんだボールおよびはんだボールを用いた半導体装置
JP2015186826A (ja) * 2015-06-05 2015-10-29 日立金属株式会社 はんだボールおよび半導体装置
JP2016106033A (ja) * 2007-10-19 2016-06-16 株式会社日本スペリア社 はんだ継手

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015072996A (ja) 2013-10-02 2015-04-16 新光電気工業株式会社 半導体装置
TWI637465B (zh) * 2017-06-03 2018-10-01 Siliconware Precision Industries Co., Ltd. 電子封裝件及其製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007075856A (ja) * 2005-09-14 2007-03-29 Nippon Steel Materials Co Ltd Ｃｕコアボール
JP2016106033A (ja) * 2007-10-19 2016-06-16 株式会社日本スペリア社 はんだ継手
JP2010099736A (ja) * 2008-09-25 2010-05-06 Hitachi Metals Ltd 耐落下衝撃特性に優れた接続端子用ボールおよび接続端子ならびに電子部品
JP2013031864A (ja) * 2011-08-01 2013-02-14 Hitachi Metals Ltd はんだボールおよびはんだボールを用いた半導体装置
JP2015186826A (ja) * 2015-06-05 2015-10-29 日立金属株式会社 はんだボールおよび半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024038665A1 (ja) * 2022-08-16 2024-02-22 日立Astemo株式会社 電子装置、電子装置の製造方法
JP2024026932A (ja) * 2022-08-16 2024-02-29 日立Astemo株式会社 電子装置、電子装置の製造方法

Also Published As

Publication number Publication date
JP7014535B2 (ja) 2022-02-01
US20190013286A1 (en) 2019-01-10
US10446513B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
JP7014535B2 (ja) 導電性ボール及び電子装置とそれらの製造方法
TWI353643B (en) Dual metal stud bumping for flip chip applications
JP6667765B2 (ja) 電極接続方法及び電極接続構造
JP3829325B2 (ja) 半導体素子およびその製造方法並びに半導体装置の製造方法
CN102810522B (zh) 封装结构和方法
TWI390642B (zh) 穩定之金凸塊焊料連接
JP7041477B2 (ja) 導電性ボール及び電子装置とそれらの製造方法
TWI493672B (zh) 半導體裝置、電子裝置及半導體裝置之製造方法
CN103855116B (zh) 电子部件、包括它的电子装置及电子装置的制造方法
US9129884B2 (en) Solder bump joining structure with low resistance joining member
JP2010109032A (ja) 半導体装置の製造方法
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
JPWO2013038594A1 (ja) 実装構造およびその製造方法
TW201505492A (zh) 印刷電路板及其製造方法
TWI473221B (zh) 封裝基板及其製法
TW545098B (en) Fine pad pitch organic circuit board with plating solder and method for fabricating the same
JP2003133474A (ja) 電子装置の実装構造
TWI313911B (en) Conductive structure of package substrate and manufacturing method thereof
JP4562314B2 (ja) 電子装置の実装構造
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP2002261115A (ja) 電子装置の実装構造
JP2004056020A (ja) 電極構造および電極構造を形成する方法
TW202449921A (zh) 接合組件的形成方法
JP2002353368A (ja) 電子装置の実装構造
KR101167815B1 (ko) 반도체 패키지 구조 및 이의 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220120

R150 Certificate of patent or registration of utility model

Ref document number: 7014535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150