JP2020522128A - 超伝導金属シリコン貫通ビアを有する半導体デバイスのための製造方法および構造 - Google Patents

超伝導金属シリコン貫通ビアを有する半導体デバイスのための製造方法および構造 Download PDF

Info

Publication number
JP2020522128A
JP2020522128A JP2019564442A JP2019564442A JP2020522128A JP 2020522128 A JP2020522128 A JP 2020522128A JP 2019564442 A JP2019564442 A JP 2019564442A JP 2019564442 A JP2019564442 A JP 2019564442A JP 2020522128 A JP2020522128 A JP 2020522128A
Authority
JP
Japan
Prior art keywords
superconducting metal
substrate
superconducting
silicon
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019564442A
Other languages
English (en)
Other versions
JP7182834B2 (ja
JP2020522128A5 (ja
JPWO2018219484A5 (ja
Inventor
アブラハム、デイビッド
コッテ、ジョーン、マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2020522128A publication Critical patent/JP2020522128A/ja
Publication of JP2020522128A5 publication Critical patent/JP2020522128A5/ja
Publication of JPWO2018219484A5 publication Critical patent/JPWO2018219484A5/ja
Application granted granted Critical
Publication of JP7182834B2 publication Critical patent/JP7182834B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4484—Superconducting materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
    • H10P14/47—Electrolytic deposition, i.e. electroplating; Electroless plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0238—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes through pads or through electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0261—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the filling method or the material of the conductive fill
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/331—Bonding techniques, e.g. hybrid bonding characterised by the application of energy for connecting
    • H10W80/333—Compression bonding
    • H10W80/334—Thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/791—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads
    • H10W90/792—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads between multiple chips

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

【課題】超伝導金属シリコン貫通ビアを有する半導体構造を提供。
【解決手段】半導体構造は、第１のシリコン基板と第２のシリコン基板との間に挟み込まれた熱圧着された超伝導金属層を備え、第２の基板は、熱圧着された超伝導金属層への複数のシリコン貫通ビアを備える。シリコン貫通ビアを超伝導金属で充填する方法は、電気めっきプロセス中に底部電極として熱圧着された超伝導金属層を用いてシリコン貫通ビア中に電気めっきされ、充填は、底部から上に向かう。
【選択図】図５

Description

本発明は、一般に、半導体デバイスのための製造方法および結果として生じる構造に関する。より具体的には、本発明は、超伝導金属シリコン貫通ビア（ＴＳＶ：ｔｈｒｏｕｇｈ ｓｉｌｉｃｏｎ ｖｉａ）の構造および形成に関する。
一般に、集積回路（ＩＣ：ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）は、半導体基板上に回路の構成として形成された半導体デバイスを含む。基板の表面上に分布した回路要素を接続するために、信号経路の複雑なネットワークが通常はルーティングされることになろう。デバイスにわたるこれらの信号の効率的なルーティングは、例えば、シングルまたはデュアル・ダマシン配線構造などの方式を用いて形成できる、マルチレベルまたは多層の導電性ネットワークの形成を必要とする。シリコン貫通ビア（ＴＳＶ）は、バルク・シリコン・ウェーハを通過する相互接続として相互接続長を短縮するため、および３Ｄ積層のために用いられる。この概念は、１９５０年代後半からあった。ＴＳＶを充填するために用いられる金属は、それぞれ、化学気相堆積および電気めっきによって堆積されるタングステンおよび銅を含む。ＴＳＶは、シリコン・ウェーハまたはダイを貫通する垂直方向の電気接続（ビア）である。ＴＳＶは、パッケージオンパッケージなどの代替手段と比較して、ビアの密度が実質的により高く接続の長さがより短いので、３Ｄパッケージおよび３Ｄ集積回路を作り出すためのワイヤボンドおよびフリップチップの代替手段として用いられる高性能の相互接続技術である。銅は、ウェーハの全ビアおよび表面内でコンフォーマルな（ＰＶＤ銅などの）導電性シード層を用いることによって電気めっきされる。特殊な銅めっき溶液を用いて銅を電気めっきするための２つのアプローチがある。コンフォーマルめっきは、銅を表面全体にわたって等しい速度で堆積するがビア中にボイドを形成する可能性が高いのに対して、ボトムアップめっきは、ボイドのない充填物を形成するために、主として、銅をビアの底部から堆積する。ボトムアップめっきへの代わりのアプローチは、シード層をビアの最底部にのみ有することである。このケースでは特殊な銅めっき溶液は必要なく、銅は、露出したシード層上にのみ成長する。
タングステンおよび銅は、低抵抗率を有するが、いずれも適正な温度（＞１Ｋ）において超伝導ではなく、ＲＳＦＱ回路素子などの技術的用途には超伝導金属充填物が望ましい。
それゆえに、当技術分野においては前述の問題に対処する必要がある。本発明は、超伝導金属シリコン貫通ビアを有する半導体デバイスのための製造方法および構造を提供する。
第１の態様の視点から、本発明の半導体デバイスを製造する方法は、第１の超伝導金属の第１のパターンを形成するためにベース基板上でその超伝導金属の層をパターニングするステップと、第２の超伝導金属の第２のパターンを形成するためにキャップ基板上でその超伝導金属の層をパターニングするステップと、ビアを形成するために第２の超伝導金属の第２のパターンおよびキャップ基板をエッチングするステップであって、第２の超伝導金属の残りの部分は、キャップ基板の上面上でビアの外周の周りに延びる、エッチングするステップと、キャップ基板を反転させて、キャップ基板をベース基板に接合するステップと、ビアを露出させてそれへの開口部を設けるためにキャップ基板の一部分を除去するステップであって、ビアの底部は、第１の超伝導金属の第１のパターンを露出させる、除去するステップと、基板貫通ビアを形成するためにビアを第３の超伝導金属で充填するステップとを含む。
さらなる態様の視点から、本発明の半導体デバイスを製造する方法は、第１の超伝導金属の第１のパターンを形成するためにベース基板上でその超伝導金属の層をパターニングするステップと、第２の超伝導金属の第２のパターンを形成するためにキャップ基板上でその超伝導金属の層をパターニングするステップと、キャップ基板を反転させて、第１の超伝導金属を第２の超伝導金属に接合するステップと、キャップ基板を接合された第２の超伝導金属までエッチングすることによってビアを形成するステップであって、ビアの底部は、第２の超伝導金属の表面を露出させる、形成するステップと、基板貫通ビアを形成するためにビアを底部から上方に第３の超伝導金属で充填するステップとを含む。
さらなる態様の視点から、本発明の半導体構造は、第１のシリコン基板と第２のシリコン基板との間に挟み込まれた熱圧着された超伝導金属層であって、第２の基板は、熱圧着された超伝導金属層への複数のシリコン貫通ビアを備える、熱圧着された超伝導金属層、およびシリコン貫通ビアを充填する電気めっきされた超伝導金属を備える。
さらなる態様の視点から、本発明の半導体構造は、第１のシリコン基板と第２のシリコン基板との間に挟み込まれた熱圧着された超伝導金属層を備え、第２の基板は、熱圧着された超伝導金属層への複数のシリコン貫通ビアを備える。
さらなる態様の視点から、本発明は、シリコン貫通ビアを超伝導金属で充填するための方法を提供する。この方法は、第１のシリコン基板と第２のシリコン基板との間に挟み込まれた熱圧着された超伝導金属層を設けるステップであって、第２の基板は、熱圧着された超伝導金属層への複数のシリコン貫通ビアを備える、設けるステップと、電気めっきプロセス中に底部電極として熱圧着された超伝導金属層を用いて、第２の超伝導金属をシリコン貫通ビア中に電気めっきするステップであって、充填は、底部から上に向かう、電気めっきするステップとを含む。
本発明の実施形態は、一般に、半導体構造および半導体構造を形成するための方法を対象とする。本発明の実施形態による半導体デバイスを製造する非限定的な方法例は、第１の超伝導金属の第１のパターンを形成するためにベース基板上でその超伝導金属の層をパターニングするステップと、第２の超伝導金属の第２のパターンを形成するためにキャップ基板上でその超伝導金属の層をパターニングするステップとを含む。第２の超伝導金属の第２のパターンおよびキャップ基板は、ビアを形成するためにエッチングされ、第２の超伝導金属の残りの部分は、キャップ基板の上面上でビアの外周の周りに延びる。キャップ基板は、反転されて、ベース基板に接合される。キャップ基板の一部分がビアを露出させてそれへの開口部を設けるために除去され、ビアの底部は、第１の超伝導金属の第１のパターンを露出させる。基板貫通ビアを形成するために、ビアは、第３の超伝導金属で充填される。本発明の実施形態による半導体デバイスを製造する非限定的な方法例は、第１の超伝導金属の第１のパターンを形成するためにベース基板上でその超伝導金属の層をパターニングするステップを含む。キャップ基板上の第２の超伝導金属の層は、超伝導金属の第２のパターンを形成するためにパターニングされる。キャップ基板は、反転されて、第１の超伝導金属が第２の超伝導金属に接合される。ビアは、キャップ基板を接合された第２の超伝導金属までエッチングすることによって形成され、ビアの底部は、第２の超伝導金属の表面を露出させる。基板貫通ビアを形成するために、ビアは、底部から上方に第３の超伝導金属で充填される。
本発明の実施形態による非限定的な半導体構造は、第１のシリコン基板と第２のシリコン基板との間に挟み込まれた熱圧着された超伝導金属層を含み、第２の基板は、熱圧着された超伝導金属層への複数のシリコン貫通ビアを含む。シリコン貫通ビアは、電気めっきされた超伝導金属で充填される。
本発明の実施形態による非限定的な半導体構造は、第１のシリコン基板と第２のシリコン基板との間に挟み込まれた熱圧着された超伝導金属層を含み、第２の基板は、熱圧着された超伝導金属層への複数のシリコン貫通ビアを含む。
本発明の実施形態によるシリコン貫通ビアを超伝導金属で充填するための非限定的な方法例は、第１のシリコン基板と第２のシリコン基板との間に挟み込まれた熱圧着された超伝導金属層を設けるステップを含み、第２の基板は、熱圧着された超伝導金属層への複数のシリコン貫通ビアを含む。第２の超伝導金属は、電気めっきプロセス中に底部電極として熱圧着された超伝導金属層を用いてシリコン貫通ビア中に電気めっきされ、充填は、底部から上に向かう。
追加的な特徴および利点が本発明の技術を通じて実現される。本発明の他の実施形態および態様が本明細書には詳細に記載され、請求項に係る発明の一部と見做される。本発明を利点および特徴とともにさらによく理解するためには、以下の説明および図面を参照のこと。
本明細書に記載される専有する権利の各論が添付の特許請求の範囲において詳しく指摘され、明確に請求される。本発明の実施形態の前述の特徴および他の特徴ならびに利点は、添付図面と併せて解釈される以下の詳細な記載から明らかである。
本発明の実施形態による製造作業後の半導体デバイスを描くトップダウン図である。 本発明の実施形態による製造作業後の半導体デバイスを描く断面図である。 本発明の実施形態による製造作業後の半導体デバイスを描く断面図である。 本発明の実施形態による製造作業後の半導体デバイスを描く断面図である。 本発明の実施形態による製造作業後の半導体デバイスを描く断面図である。 本発明の実施形態による製造作業後の半導体デバイスを描く断面図である。 本発明の実施形態による製造作業後の半導体デバイスを描く断面図である。 本発明の実施形態による製造作業後の半導体デバイスを描く断面図である。 本発明の実施形態による製造作業後の半導体デバイスを描く断面図である。 本発明の実施形態による製造作業後の半導体デバイスを描く断面図である。
ＴＳＶは、バルク・シリコン・ウェーハを通過する相互接続として相互接続長を短縮するため、および３次元積層のために用いられる。ＴＳＶを充填するためにこれまでに用いられた金属は、それぞれ、化学気相堆積および電気めっきによって堆積できるタングステンおよび銅を含んだ。例として、プラズマ気相堆積された（ＰＶＤ：ｐｌａｓｍａ ｖａｐｏｒ ｄｅｐｏｓｉｔｅｄ）銅などの、ビアおよびウェーハ表面に対してコンフォーマルな導電性シード層を用いて銅を電気めっきすることができる。
一般に、銅を電気めっきするための２つのアプローチがあり、いずれも特殊な銅めっき溶液を必要とする。１つのアプローチにおいて、コンフォーマルめっきは、銅を表面全体にわたって等しい速度で堆積するがボイドを形成する可能性が増加するのに対して、別のアプローチでは、ボイドのない充填物を形成するためにボトムアップめっきプロセスが銅をビアの底部から堆積する。ボトムアップめっきに代わる、特殊な銅めっき溶液を必要としないアプローチは、銅が「底部から上方に」選択的に成長してビアを充填するようにビアを規定するシード層を底面に設けることである。
タングステンおよび銅は、低抵抗率を有するが、いずれの金属も適正な温度、すなわち、１０００°Ｋより高い温度において超伝導ではない。超伝導金属は、高速単一磁束量子（ＲＳＦＱ：Ｒａｐｉｄ Ｓｉｎｇｌｅ Ｆｌｕｘ Ｑｕａｎｔｕｍ）回路素子などのいくつかの用途に望ましいことがありうる。ＲＳＦＱ回路素子は、デジタル信号を処理するために超伝導デバイス、すなわち、Ｊｏｓｅｐｈｓｏｎ接合を用いる。ＲＳＦＱ論理回路では、情報が磁束量子の形態で記憶され、単一磁束量子（ＳＦＱ：Ｓｉｎｇｌｅ Ｆｌｕｘ Ｑｕａｎｔｕｍ）の形態で転送される。ＲＳＦＱは、超伝導またはＳＦＱ論理回路の１つのファミリである。他は、レシプロカル量子論理回路（ＲＱＬ：Ｒｅｃｉｐｒｏｃａｌ Ｑｕａｎｔｕｍ Ｌｏｇｉｃ）、ＥＲＳＦＱ バイアス抵抗を用いない高エネルギー効率ＲＳＦＱ版、または同様のものを含む。Ｊｏｓｅｐｈｓｏｎ接合は、まさにトランジスタが半導体エレクトロニクスのための能動素子であるように、ＲＳＦＱエレクトロニクスのための能動素子である。本発明は、一般に、ＴＳＶ中に超伝導金属を堆積するためのボトムアップ電気めっきプロセスを対象とする。
半導体デバイスおよび集積回路（ＩＣ：ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）製造に関する従来技術は、本明細書に詳細に記載されることも、されないこともある。そのうえ、本明細書に記載される様々なタスクおよびプロセス・ステップを、本明細書に詳細には記載されない追加的なステップまたは機能を有する、より包括的な手順またはプロセスに組み込むことができる。特に、半導体デバイスおよび半導体ベースのＩＣの生産における様々なステップはよく知られており、従って、簡略さのために、多くの従来のステップは、本明細書では簡略に述べられるに過ぎないか、またはよく知られたプロセスの詳細を提供することなく完全に省略されるであろう。
図に示されるような１つの要素または特徴と別の要素（単数または複数）または特徴（単数または複数）との関係を説明するための記載を容易にするために、本明細書では、空間的に相対的な用語、例えば、「の下に（ｂｅｎｅａｔｈ）」、「（より下に（ｂｅｌｏｗ）」、「下側の（ｌｏｗｅｒ）」、「より上に（ａｂｏｖｅ）」、「上側の（ｕｐｐｅｒ）」および同様のものを用いることができる。空間的に相対的な用語は、図に描かれたデバイスの方位に加えて、使用または作業中の異なる方位を包含することが意図されることが理解されよう。例えば、図中のデバイスが引っ繰り返された場合、他の要素または特徴「より下に」または「の下に」あると記載された要素がそのときには他の要素または特徴「より上に」向けられるであろう。このように、用語「より下に」は、より上におよびより下にの両方向を包含することができる。デバイスを別様に（９０度回転されるか、または他の方位に）向けることができ、本明細書に用いられる空間的に相対的な記述子をそれに応じて解釈することができる。
理解されるべきは、添付図面に示される様々な層もしくは領域またはその両方が、一定の縮尺で描かれていないこと、および、相補型金属酸化物半導体（ＣＭＯＳ：ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、フィン電界効果トランジスタ（ＦｉｎＦＥＴ：ｆｉｎ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）もしくは他の半導体デバイスまたはそれらの組み合わせに通常用いられるタイプの１つ以上の層もしくは領域またはその両方が、与えられた図面に明示的に示されることも、示されないこともあることである。これは、明示的に示されない層もしくは領域またはその両方が実際のデバイスから省略されることを示唆しない。加えて、省略される要素に対して説明の焦点を当てる必要のないときには、明確さもしくは簡単さまたはその両方のために、ある一定の要素を個々の図から除外できるであろう。そのうえ、複数の図面を通して用いられる同じもしくは同様の参照番号が同じもしくは同様の特徴、要素、または構造を示すために用いられ、従って、各々の図面について同じもしくは同様の特徴、要素、または構造の詳細な説明は繰り返されない。
本発明の実施形態による半導体デバイスおよびそれらを形成するための方法は、アプリケーション、ハードウェアもしくは電子システムまたはそれらの組み合わせに採用できる。本発明の実施形態を実装するのに適したハードウェアおよびシステムは、以下には限定されないが、パーソナル・コンピュータ、通信ネットワーク、電子商取引システム、ポータブル通信デバイス（例えば、セルおよびスマートフォン）、固体メディア記憶デバイス、機能回路素子などを含むことができる。半導体デバイスを組み込んだシステムおよびハードウェアは、本発明の企図された実施形態である。本明細書に提供される本発明の実施形態を教示すれば、当業者は、本発明の実施形態の他の実装および用途を企図できるであろう。
本発明の実施形態は、例えば、ＣＭＯＳ、ＭＯＳＦＥＴもしくはＦｉｎＦＥＴまたそれらの組み合わせを必要としうる半導体デバイスと関連して用いることができる。非限定的な例として、半導体デバイスは、以下に限定されないが、ＣＭＯＳ、ＭＯＳＦＥＴおよびＦｉｎＦＥＴデバイス、または、ＣＭＯＳ、ＭＯＳＦＥＴもしくはＦｉｎＦＥＴ技術またはそれらの組み合わせを用いた半導体デバイス、あるいはその両方を含むことができる。
特許請求の範囲および明細書の解釈のために以下の定義および略語が用いられることになる。本明細書においては、用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ）」、「含んでいる（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｓ）」、「有している（ｈａｖｉｎｇ）」、「含む（ｃｏｎｔａｉｎ）」、「含んでいる（ｃｏｎｔａｉｎｉｎｇ）」、またはそれらの任意の変化が、非排他的な包含を含むことが意図される。例えば、要素のリストを含む組成物、混合物、プロセス、方法、物品、または装置は、それらの要素のみには必ずしも限定されず、明示的にリストされない他の要素、あるいはかかる組成物、混合物、プロセス、方法、物品、または装置に固有の他の要素を含むことができる。
本明細書では、要素または構成要素に先行する冠詞「１つの（ａ）」および「１つの（ａｎ）」は、要素または構成要素の事例（すなわち、発生）の数に関して非制限的であることが意図される。それゆえに「１つの（ａ）」または「１つの（ａｎ）」は、１つまたは少なくとも１つを含むと読まれるべきであり、要素または構成要素の単数語形は、数が単数形であることが明確に意味されない限り、複数も含む。
本明細書では、用語「発明（ｉｎｖｅｎｔｉｏｎ）」または「本発明（ｐｒｅｓｅｎｔ ｉｎｖｅｎｔｉｏｎ）」は、非限定的な用語であり、個々の発明のいずれか１つの態様を指すことは意図されず、明細書および特許請求の範囲に記載されるすべての可能な態様を包含する。
本明細書では、採用される本発明の原材料、成分、または反応物の量を修飾する用語「約」は、例えば、典型的な測定および濃縮液または溶液を作るために用いられる液体処理手順を通じて発生しうる数量における変化を指す。さらにまた、変化は、測定手順における不用意な誤り、組成物を作るため、または方法を実施するために採用される原材料の生産、供給源、または純度の相異などからも発生しうる。一態様において、用語「約（ａｂｏｕｔ）」は、報告される数値の１０％以内を意味する。別の態様において、用語「約」は、報告される数値の５％以内を意味する。さらに、別の態様において、用語「約」は、報告される数値の１０、９、８、７、６、５、４、３、２、または１％以内を意味する。
層、領域、または基板などの要素が別の要素の「上に（ｏｎ）」あるか、または「上をおおって（ｏｖｅｒ）」いるとして言及されるときに、その要素が他の要素の直接上にありうるか、または介在する要素も存在しうることも理解されるであろう。対照的に、要素が別の要素の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」あるか、または「直接上をおおって（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」いるとして言及されるときには、介在する要素が存在せず、その要素は、別の要素と接触している。
半導体デバイスおよびそれらを生産する方法に関して、特に、ボイドのない超伝導相互接続を提供するために超伝導金属を基板貫通ビア（ＴＳＶ）中に堆積するためのボトムアップ電気めっきプロセスに関して、本発明の例示的な実施形態が次にさらに詳細に考察される。ＴＳＶ超伝導構造は、例えば、ＲＦＳＱ回路素子に適する。
次に、図１〜５を参照すると、ボトムアップ超伝導ＴＳＶを形成する１つ以上の実施形態によるプロセスが示される。図１では、ベース基板１２、例えば、シリコン・ウェーハが描かれる。１つ以上の実施形態において、超伝導金属１４の薄層がベース基板１２上へ約１０ナノメートル（ｎｍ）〜約５マイクロメートル（μｍ）の厚さでブランケット堆積される。１つ以上の他の実施形態では、超伝導金属が約１０ｎｍ〜約１０００ｎｍの厚さで堆積され、さらに他の実施形態では、超伝導金属が約２０ｎｍ〜約５００ｎｍの厚さで堆積される。超伝導金属は、アルミニウム、ガリウム、インジウム、ランタン、モリブデン、ニオブ、レニウム、ルテニウム、錫、タンタル、チタン、亜鉛、ジルコニウム、それらの合金、および同様のものとすることができる。超伝導金属は、一般に、超伝導であるのに加えて、以下にさらに詳細に考察されるように、銅電気めっきプロセスに典型的に用いられるシード層と同様の仕方で機能する。
超伝導金属１４の薄層を前処理なしに蒸着、スパッタリングによって、または電気めっきによってベース基板１２上へ堆積することができる。いくつかのケースでは、超伝導金属１４の堆積前に基板を清浄化することができ、加えて、層１４の前にチタンまたはタンタルなどの比較的薄い接着層（例えば、２ｎｍ〜２０ｎｍの厚さ）を堆積することができる。超伝導金属１４の層は、次に、フォトレジスト（例えば、有機、無機またはハイブリッド）を超伝導金属１４の層の上に形成するステップを含みうるリソグラフィによってパターニングされる。例えば、ＣＶＤ、ＰＥＣＶＤ、スピンオン・コーティングまたは同様のものなどの堆積プロセスを利用してフォトレジストを形成することができる。フォトレジストの形成に続いて、フォトレジストが所望の放射パターンに露光される。次に、露光されたフォトレジストが従来のレジスト現像プロセスを利用して現像される。現像ステップ後に、パターニングされたフォトレジストから超伝導金属１４の層中にパターンを転写するために、シリコン層において停止する選択エッチング・ステップを行うことができる。パターニングされた超伝導金属１４を形成するのに用いられるエッチング・ステップは、ドライ・エッチング・プロセス（例えば、反応性イオン・エッチング、イオン・ビーム・エッチング、プラズマ・エッチングもしくはレーザ・アブレーションを含む）、ウェット化学エッチング・プロセスまたはそれらの任意の組み合わせを含むことができる。
図２では、キャップ基板１８が描かれる。超伝導金属１６の層がキャップ基板１８上へ堆積される。超伝導金属１６は、ベース基板１２上に形成される超伝導金属１４と同じとすることができる。例えば、超伝導金属１４、１６の層をアルミニウムから形成することができる。キャップ基板１８は、ベース基板１２と同じ材料、例えば、シリコン・ウェーハとすることができる。
超伝導金属１６を超伝導金属１４の層と同じまたは異なる厚さで堆積することができる。一般に、超伝導金属１６をキャップ基板１８上へ約１０ナノメートル（ｎｍ）〜約５マイクロメートル（μｍ）の厚さでブランケット堆積することができる。１つ以上の他の実施形態では、超伝導金属が約１０ｎｍ〜約１０００ｎｍの厚さで堆積され、さらに他の実施形態では、超伝導金属が約２０ｎｍ〜約５００ｎｍの厚さで堆積される。超伝導金属１４、１６は、所望の用途に依存して非同様または同様とすることができる。
超伝導金属１６の層は、次に、上記の仕方でリソグラフィによってパターニングされる。次に、シリコン基板をリソグラフィによってパターニングし、異方性エッチングすることによってビア２０がキャップ基板１８に形成される。明らかであろうが、ビア２０は、ＴＳＶを規定し、キャップ基板１８を通して部分的に延びるように利用されるであろう。例えば、ビアは、一般に、直径に依存して約２７５μｍ〜約７７５μｍの厚さを典型的に有するシリコン基板中へ、初期厚さに依存して約１０マイクロメートル（μｍ）〜約３５０μｍもの深さまで延びることができる。他の実施形態では、キャップ基板１８中へのビア深さは、約１０μｍ〜約２５０μｍであり、さらに他の実施形態では、キャップ基板１８中へのビア深さは、約２０μｍ〜約１５０μｍである。例として、ビアを形成するためにシリコン基板をウェットまたはドライ・エッチングに供することができる。
キャップ基板１８における超伝導金属１６およびビア２０に結果として生じたパターンは、超伝導金属１６の一部分がビア２０の周りの外周上面を囲むようになっている。
図３では、パターニングされた超伝導金属１６およびビア２０をその上に含んだキャップ基板１８が、次に、反転されて、例えば、拡散接合とも呼ばれる、熱圧着によってベース基板１２に接合される。キャップ基板における超伝導金属１６の周囲部分は、ベース基板１２上の対応するパターニングされた超伝導金属１４に嵌め合わされる。すなわち、ビア２０の外周上面を囲む超伝導金属１６の部分がベース基板１２上の対応するパターニングされた超伝導金属１４と接触する。このような仕方で、図示されるようにキャップ基板１８をベース基板１２に接合するために力および熱を同時に加えることによって、各基板１２、１８上の超伝導金属１４、１６を互いに原子的に接触させることができる。結果として生じる構造は、ベース基板１２における超伝導金属１４の対応する部分に接合された、キャップ基板１８からの外周の周りの超伝導金属１６の周囲部分を含み、一方で、反転されたビア２０は、各ビア２０の底部２２に（ベース基板１２からの）超伝導金属層を含む。
熱圧着の例として、２つの基板に７０ｋＮ超の力を加えて、２０〜４５分間、約４００℃〜４５０℃の接合温度にさらすことによって、１つの基板上のアルミニウムを別の基板上のアルミニウムに接合することができるが、異なる超伝導金属については、より高いまたはより低い温度および力を用いることができる。
図４では、ビア２０を露出させて開口するようにキャップ基板の一部分を除去するために、キャップ基板１８がウェーハ裏面研磨プロセスに供される。裏面研削プロセスは、一般に、ウェーハを粗く研磨してウェーハ厚さの大部分を除去するための粗い粒子のスラリーの塗布を含む。次に、ウェーハをポリッシュするためにより細かいグリットが用いられる。基板の約９０％を除去するためには粗い研磨を用いることができる。
その上の任意の酸化物を除去するためにビア２０の底部における超伝導金属表面２２が清浄化される。清浄化は、酸化物および裏面研磨プロセスからの任意の残留スラリー汚染物質を選択的に除去するように構成されたエッチング液を適用するステップを含むことができる。超伝導金属１４の層をベース基板１２上に形成するために利用される超伝導金属の選択によっては、ビア底部２２における超伝導金属表面を随意的な無電解めっきによって充填するように準備することができる。例えば、その後の電気めっきプロセス中に充填材料の付着を促進できる、亜鉛または錫などの超伝導金属をアルミニウム層上へ無電解めっきすることができる。アルミニウムは、単独では、直接その上にめっきするのが非常に難しい基板である。
図５では、ＴＳＶ２４を形成するために、ベース基板１２の裏面への電気接触を行い、基板を電解質浴中に浸漬することにより基板を電気めっきプロセスに供することによって、ビア２０が超伝導金属または金属合金で充填される。超伝導金属または金属合金は、ＴＳＶが超伝導金属で完全に充填されて、さらなる処理の用意ができるまで底部から上方に成長する。そのように、先に堆積された超伝導金属１４、１６の各層が電気めっきプロセス中に底部電極として機能する。
電解質浴は、電解質溶媒および電気めっきされることになる金属または金属類の供給源を含んだ１つ以上の塩から構成されてよい。しばしば、導電率およびプロセスの効率を改善するための塩も存在することができる。溶媒は、非プロトン性または少なくとも非常に弱い酸性とすることができる。加えて、溶媒は、電解質の導電率を増加させるために適正な量の金属塩（めっきされる金属の供給源）および他の塩を溶解させるようにすべきである。加えて、溶媒は、電気めっきされる基板材料に対してのみならず、金属を電気めっきする条件下において安定であるべきである。
本発明の実施に際して多種多様な溶媒を用いることができる。典型的に、種々の安定な有機液体、例えばニトリル、カルボナート、アミド、ケトン、アルコール、グリコール、エーテル、および同様のものから非水溶媒が選ばれる。典型的な溶媒は、アセトニトリル、ベンゾニトリル、ジグライム（ジエチレングリコールジメチルエーテル）、トリグライム（トリエチレングリコールジメチルエーテル）、テトラグライム（テトラエチレングリコールジメチルエーテル）、エチレングリコール、ジメチルホルムアミド、アセトアミド、アセトン、メチルイソブチルケトン、テトラヒドロフラン、ジメチルスルホキシド、プロピレンおよびエチレンカルボナートである。１つ以上の実施形態において、溶媒は、アセトニトリル、プロピレンカルボナートまたはメタノールとすることができる。上記の溶媒の混合物、ならびに安定で、電気めっきプロセスに用いるのに適し、電気めっきされる材料に対して反応性ではない他の物質を用いることができる。金属をめっきするために必要な電位が、電気めっきされる材料を水との反応から保護することを条件として、より酸性の溶媒を（水さえも）用いることができる。
本発明の手順を用いて多種多様な超伝導金属および合金をめっきすることができる。例えば、超伝導金属は、銅、錫、銀、鉛、亜鉛、カドミウム、インジウム、ニッケル、それらの合金、およびこれらの金属の組み合わせとすることができる。１つ以上の実施形態では、インジウム、錫、鉛および錫鉛合金などの金属がめっきの容易さ、入手し易さ、高電気および熱伝導率のゆえに利用される。本出願書を通して、金属という単語は、純粋な元素金属のみならず、様々な超伝導合金（例えば、錫鉛合金）および金属の混合物を含むと理解されるべきである。
金属は、通常、塩、好ましくは、電解質溶媒に可溶で、電気めっきプロセスの条件下において安定な陰イオンをもつ塩の形態で電気めっき浴中に導入される。典型的な陰イオンは、ニトラート、ペルクロラート、ハライド（特に、クロリド、ブロミドおよびヨージド）、テトラフルオロボラート、ヘキサフルオロアルセナートである。入手し易さおよび非水溶媒中の溶解度のゆえに、典型的に、ペルクロラートおよびニトラートが用いられる。
一般に、濃度は、約０．００１モル濃度から飽和まで変化する。低過ぎる濃度は、電気めっきするためにあまりにも多くの時間および処理中にあまりにも多くの補充を必要とする。典型的に、濃度は、ある一定のイオン性（導電性）塩と組み合わされたときに導電率を最大にするように調整される。
浴は、典型的に、上記の非水溶媒、めっきされる金属の電気化学的に安定な金属塩（例えば、ニトラート、ペルクロラート）、および随意的に、イオン導電率を増加させるための安定な塩から構成される。微量（０．００１モル濃度）から飽和までを含めて広い濃度範囲を用いることができる。１つ以上の実施形態において、濃度は、通常、飽和に近く、例えば、飽和溶液の濃度の約１／１０濃度から飽和溶液の濃度までである。例として、飽和溶液の０．１から飽和溶液の濃度までの濃度を用いることができる。
上記の非水溶媒および上記の金属塩に加えて、浴は、浴の導電率を増加させるための導電性塩を含むことができる。これらの導電性塩は、典型的に、非水溶媒に良好な溶解度をもつ安定な陰イオンを含むアルカリ金属塩である。典型的な陰イオンは、上述の金属塩のものと同じ（ニトラート、ペルクロラート、ハライド、テトラフルオロボラート（例えば、ナトリウムテトラフルオロボラート）およびヘキサフルオロアルセナート（例えば、リチウムヘキサフルオロアルセナート）である。同様に有用なのは、テトラブチルアンモニウムハライドおよびテトラエチルアンモニウムハライドなどの、テトラアルキルアンモニウム塩である。導電性塩の濃度は、０．００１モル濃度から飽和まで変化することができて、通常、浴の導電率を最大にするように決定される。一般に、飽和に近い（飽和の０．１〜飽和まで以内の）濃度が好ましい。
電気めっきプロセスは、電気めっき装置の従来の陽極と、陰極になるめっきされる材料とを用いて従来の仕方で行われる。
１つ以上の他の実施形態において、超伝導ＴＳＶを形成するためのプロセスが図６〜１０に示される。図６では、ベース基板１１２、例えば、シリコン・ウェーハが提供される。超伝導金属１１４の薄層が約１０ナノメートル（ｎｍ）〜約５マイクロメートル（μｍ）の厚さでブランケット堆積される。１つ以上の他の実施形態では、超伝導金属が約１０ｎｍ〜約１０００ｎｍの厚さで堆積され、さらに他の実施形態では、超伝導金属が約２０ｎｍ〜約５００ｎｍの厚さで堆積される。超伝導金属は、先述のような金属とすることができる。次に、図示されるようなパターニングされた超伝導金属を形成するために超伝導金属１１４の層がリソグラフィによってパターニングされる。
図７では、キャップ基板１１８が提供されて、超伝導金属１２０の薄層が約１０ナノメートル（ｎｍ）〜約５マイクロメートル（μｍ）の厚さでブランケット堆積される。１つ以上の他の実施形態では、超伝導金属が約１０ｎｍ〜約１０００ｎｍの厚さで堆積され、さらに他の実施形態では、超伝導金属が約２０ｎｍ〜約５００ｎｍの厚さで堆積される。超伝導金属は、先述のような金属とすることができる。次に、図６に提供されるものと同様のパターニングされた超伝導金属を形成するために、超伝導金属１２０の層がリソグラフィによってパターニングされる。
図８では、キャップ１１８基板が反転され、パターニングされた超伝導体層１２０がベース基板１１２上の対応するパターニングされた超伝導金属１１４と位置合わせされて、キャップ基板１１８をベース基板１１２に接合するために熱圧着に供される。
図９では、キャップ基板１１８の一部分を除去するために、このキャップ基板が上記のように裏面研削プロセスに供される。キャップ基板１１８の残りの厚さは、ＴＳＶの長さを規定するために用いられることになる。次に、ビア１２２をその中に形成するためにキャップ基板１１８がリソグラフィによってパターニングされ、エッチングされて、ビア１２２が、熱圧着されてパターニングされた超伝導金属１１４／１２０上に降りるように構成される。最上部の露出した超伝導金属１２０が、次に、清浄化されて、必要であれば、充填プロセス中の付着を促進するために亜鉛または錫などの超伝導体を用いて、先述のように、無電解的に準備することによって準備される。
図１０では、ベース基板１１２の裏面への電気的接触が行われて、そのように形成されたビアを充填するために基板が電気めっき浴に浸漬され、それによって、超伝導金属または金属合金で充填されたＴＳＶ１２４を形成する。超伝導金属または金属合金は、ビアの底部から上方に形成される。
本明細書に先に注記されたように、簡略さのために、半導体デバイスおよび集積回路（ＩＣ）製造に関する従来技術は、本明細書に詳細に記載されることも、されないこともある。しかしながら、背景として、本発明の１つ以上の実施形態を実装する際に利用できる半導体デバイス製造プロセスのより一般的な記載が次に提供される。本発明の１つ以上の実施形態を実装する際に用いられる特定の製造作業は、個々には既知でありうるが、本発明の作業もしくは結果として生じる構造またはその両方について記載される組み合わせは、独自である。このように、本発明による半導体デバイスの製造に関連して記載される作業の独自の組み合わせは、そのいくつかがすぐ後の段落に記載される、半導体（例えば、シリコン）基板上で行われる様々な個々には既知の物理的および化学的なプロセスを利用する。
一般に、ＩＣ中にパッケージされることになるマイクロチップを形成するために用いられる様々なプロセスは、４つの一般的なカテゴリ、すなわち、膜堆積、除去／エッチング、半導体ドーピングおよびパターニング／リソグラフィに分類される。堆積は、材料をウェーハ上へ成長させる、コーティングする、または別の状況では移し換える任意のプロセスである。利用可能な技術は、就中、物理蒸着（ＰＶＤ：ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、化学気相堆積（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、電気化学堆積（ＥＣＤ：ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｄｅｐｏｓｉｔｉｏｎ）、分子線エピタキシ（ＭＢＥ：ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）および最近になって、原子層堆積（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）を含む。除去／エッチングは、ウェーハから材料を除去する任意のプロセスである。例は、エッチ・プロセス（ウェットまたはドライのいずれか）、および化学機械平坦化（ＣＭＰ：ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ ｐｌａｎａｒｉｚａｔｉｏｎ）、ならびに同様のものを含む。半導体ドーピングは、一般に、拡散もしくはイオン注入またはその両方によって、例えば、トランジスタ・ソースおよびドレインにドープすることによる電気的特性の修正である。これらのドーピング・プロセスの後には炉アニーリングまたは急速熱アニーリング（ＲＴＡ：ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）が続く。アニーリングは、注入されたドーパントを活性化する役割を果たす。導体（例えば、ポリシリコン、アルミニウム、銅など）および絶縁体（例えば、二酸化シリコン、窒化シリコンなどの様々な形態）の両方の膜がトランジスタおよびそれらの構成要素を接続し、分離するために用いられる。半導体基板の様々な領域の選択的ドーピングは、基板の導電率が電圧の印加に伴って変化することを可能にする。これらの様々な構成要素の構造を作り出すことによって、最新のマイクロエレクトロニック・デバイスの複雑な回路素子を形成するために、何百万ものトランジスタを構築し、一緒に配線することができる。半導体リソグラフィは、パターンを次に基板へ転写するための半導体基板上の３次元レリーフ像またはパターンの形成である。半導体リソグラフィでは、フォトレジストと呼ばれる感光性ポリマーによってパターンが形成される。トランジスタを作り上げる複雑な構造と回路の何百万ものトランジスタを接続する多くの配線とを構築するために、リソグラフィおよびエッチ・パターン転写ステップが複数回繰り返される。ウェーハ上に印刷された各パターンが先に形成されたパターンと位置合わせされて、最終デバイスを形成するために、導体、絶縁体および選択的にドープされた領域が徐々に作り上げられる。
本発明の様々な実施形態の記載が説明のために提示されたが、記載される実施形態に対して網羅的または限定的であることは意図されない。記載される実施形態の範囲から逸脱することなく、多くの修正および変更が当業者には明らかであろう。本明細書に用いられる用語は、実施形態の原理、実用用途、または市場に見られる技術に優る技術改良を最もよく説明するように、または他の当業者が本明細書に記載される実施形態を理解することができるように選ばれた。

Claims (25)

  1. 半導体デバイスを製造する方法であって、
    第１の超伝導金属の第１のパターンを形成するためにベース基板上で前記第１の超伝導金属の層をパターニングするステップと、
    第２の超伝導金属の第２のパターンを形成するためにキャップ基板上で前記第２の超伝導金属の層をパターニングするステップと、
    ビアを形成するために前記第２の超伝導金属の前記第２のパターンおよび前記キャップ基板をエッチングするステップであって、前記第２の超伝導金属の残りの部分は、前記キャップ基板の上面上で前記ビアの外周の周りに延びる、前記エッチングするステップと、
    前記キャップ基板を反転させて、前記キャップ基板を前記ベース基板に接合するステップと、
    前記ビアを露出させてそれへの開口部を設けるために前記キャップ基板の一部分を除去するステップであって、前記ビアの底部は、第１の超伝導金属の前記第１のパターンを露出させる、前記除去するステップと、
    基板貫通ビアを形成するために前記ビアを第３の超伝導金属で充填するステップと
    を含む、方法。
  2. 前記キャップ基板を前記ベース基板に接合するステップは、前記キャップ基板上の前記第２の超伝導金属の前記部分を前記ベース基板上の前記第１の超伝導金属に位置合わせして、熱圧縮により接触させるステップを含む、請求項１に記載の方法。
  3. 前記ビアを前記第３の超伝導金属で充填するステップは、電気めっきするステップを含む、請求項１または２に記載の方法。
  4. 前記ビアを前記第３の超伝導金属で充填するステップは、その上の酸化物および汚染物質を除去するために前記ビアの前記底部における第１の超伝導金属の前記露出した第１のパターンを清浄化するステップと、その後に続く電気めっきするステップとを含む、請求項１〜３のいずれか一項に記載の方法。
  5. 前記ビアを前記第３の超伝導金属で充填するステップは、その上の酸化物および汚染物質を除去するために前記ビアの前記底部における前記第１の超伝導金属の前記露出した第１のパターンを清浄化するステップと、前記ビアの前記底部における前記第１の超伝導金属の前記露出した第１のパターン上へ第４の超伝導金属を無電解的に堆積するステップと、前記ビアを前記底部から上方に充填するために前記第３の超伝導金属をその中に電気めっきするステップとを含む、請求項１または２に記載の方法。
  6. 前記ベース基板および前記キャップ基板は、シリコン・ウェーハを備える、請求項１〜５のいずれか一項に記載の方法。
  7. 前記キャップ基板の前記部分を除去するステップは、約１０μｍ〜約２５０μｍの深さをもつ前記ビアを提供する、請求項１〜６のいずれか一項に記載の方法。
  8. 前記ビアを露出させてそれへの前記開口部を提供するために前記キャップ基板の前記部分を除去するステップは、裏面研削プロセスを含む、請求項１〜７のいずれか一項に記載の方法。
  9. 前記第１および第２の超伝導金属は、同じである、請求項１〜８のいずれか一項に記載の方法。
  10. 前記第３の超伝導金属は、前記第１および第２の超伝導金属とは異なる、請求項１〜９のいずれか一項に記載の方法。
  11. 半導体デバイスを製造する方法であって、
    第１の超伝導金属の第１のパターンを形成するためにベース基板上で前記第１の超伝導金属の層をパターニングするステップと、
    第２の超伝導金属の第２のパターンを形成するためにキャップ基板上で前記第２の超伝導金属の層をパターニングするステップと、
    前記キャップ基板を反転させて、前記第１の超伝導金属を前記第２の超伝導金属に接合するステップと、
    前記キャップ基板を前記接合された第２の超伝導金属までエッチングすることによってビアを形成するステップであって、前記ビアの底部は、前記第２の超伝導金属の表面を露出させる、前記形成するステップと、
    基板貫通ビアを形成するために前記ビアを底部から上方に第３の超伝導金属で充填するステップと
    を含む、方法。
  12. 前記第１の超伝導金属を前記第２の超伝導金属に接合するステップは、前記第１および第２の超伝導金属を熱圧縮により接触させるステップを含む、請求項１１に記載の方法。
  13. 前記ビアを前記第３の超伝導金属で充填するステップは、電気めっきするステップを含む、請求項１１または１２に記載の方法。
  14. 前記ビアを前記超伝導金属で充填するステップは、その上の酸化物および汚染物質を除去するために前記ビアの前記底部における前記第２の超伝導金属の前記露出した表面を清浄化するステップと、その後に続く電気めっきするステップとを含む、請求項１１〜１３のいずれか一項に記載の方法。
  15. 前記ビアを前記第３の超伝導金属で充填するステップは、酸化物および汚染物質を除去するために前記ビアの前記底部における前記第２の超伝導金属の前記露出した表面を清浄化するステップと、前記ビアの前記底部における前記第２の超伝導金属の前記露出した表面上へ超伝導金属を無電解的に堆積するステップと、前記ビアを前記底部から上方に充填するために前記第３の超伝導金属をその中に電気めっきするステップとを含む、請求項１１または１２に記載の方法。
  16. 前記ベース基板および前記キャップ基板は、シリコン・ウェーハである、請求項１１〜１５のいずれか一項に記載の方法。
  17. ビアを形成するために前記キャップ基板をエッチングする前記ステップは、前記ビアを形成するために前記キャップ基板をエッチングする前に、１０μｍ〜約２５０μｍの厚さを提供するために前記キャップ基板の一部分を除去するステップを含む、請求項１１〜１６のいずれか一項に記載の方法。
  18. 前記厚さを提供するために前記キャップ基板の前記部分を除去するステップは、裏面研削プロセスを含む、請求項１７に記載の方法。
  19. 前記第３の超伝導金属は、前記第１および第２の超伝導金属とは異なる、請求項１１〜１８のいずれか一項に記載の方法。
  20. 第１のシリコン基板と第２のシリコン基板との間に挟み込まれた熱圧着された超伝導金属層であって、前記第２の基板は、前記熱圧着された超伝導金属層への複数のシリコン貫通ビアを備える、前記超伝導金属層と、
    前記シリコン貫通ビアを充填する電気めっきされた超伝導金属と
    を備える、半導体構造。
  21. 前記電気めっきされた超伝導金属は、前記熱圧着された超伝導金属層とは異なる、請求項２０に記載の半導体構造。
  22. 第１のシリコン基板と第２のシリコン基板との間に挟み込まれた熱圧着された超伝導金属層を備え、前記第２の基板は、前記熱圧着された超伝導金属層への複数のシリコン貫通ビアを備える、
    半導体構造。
  23. 前記第１のシリコン基板と前記第２のシリコン基板との間に挟み込まれた前記熱圧着された超伝導金属層は、第１の超伝導金属層および第２の超伝導金属層を備え、前記第１および第２の超伝導金属は異なる、請求項２２に記載の半導体構造。
  24. シリコン貫通ビアを超伝導金属で充填するための方法であって、
    第１のシリコン基板と第２のシリコン基板との間に挟み込まれた熱圧着された超伝導金属層を設けるステップであって、前記第２の基板は、前記熱圧着された超伝導金属層への複数の前記シリコン貫通ビアを備える、前記設けるステップと、
    電気めっきプロセス中に底部電極として前記熱圧着された超伝導金属層を用いて、第２の超伝導金属を前記シリコン貫通ビア中に電気めっきするステップであって、前記充填は、前記底部から上に向かう、前記電気めっきするステップと
    を含む、方法。
  25. 前記熱圧着された超伝導金属層は、アルミニウム、鉛、またはそれらの合金を備え、前記超伝導金属充填物は、インジウム、錫、またはそれらの合金を備える、請求項２４に記載の方法。
JP2019564442A 2017-05-31 2017-12-07 超伝導金属シリコン貫通ビアを有する半導体デバイスのための製造方法および構造 Active JP7182834B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/609,860 2017-05-31
US15/609,860 US10157842B1 (en) 2017-05-31 2017-05-31 Semiconductor device including superconducting metal through-silicon-vias and method of manufacturing the same
PCT/EP2017/081792 WO2018219484A1 (en) 2017-05-31 2017-12-07 Superconducting metal through-silicon-vias

Publications (4)

Publication Number Publication Date
JP2020522128A true JP2020522128A (ja) 2020-07-27
JP2020522128A5 JP2020522128A5 (ja) 2022-02-22
JPWO2018219484A5 JPWO2018219484A5 (ja) 2022-02-22
JP7182834B2 JP7182834B2 (ja) 2022-12-05

Family

ID=60627639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019564442A Active JP7182834B2 (ja) 2017-05-31 2017-12-07 超伝導金属シリコン貫通ビアを有する半導体デバイスのための製造方法および構造

Country Status (6)

Country Link
US (3) US10157842B1 (ja)
EP (1) EP3639295B1 (ja)
JP (1) JP7182834B2 (ja)
CN (1) CN110622297B (ja)
ES (1) ES2960054T3 (ja)
WO (1) WO2018219484A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4697920A1 (en) 2024-08-07 2026-02-18 Fujitsu Limited Method of manufacturing device and device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9971970B1 (en) * 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US10741742B2 (en) * 2018-02-28 2020-08-11 The Regents Of The University Of Colorado, A Body Corporate Enhanced superconducting transition temperature in electroplated rhenium
US11158781B2 (en) 2019-11-27 2021-10-26 International Business Machines Corporation Permanent wafer handlers with through silicon vias for thermalization and qubit modification
US20210280765A1 (en) * 2020-03-06 2021-09-09 The Board Of Trustees Of The University Of Alabama Superconducting carrier and cables for quantum device chips and method of fabrication
CN112420604B (zh) * 2020-11-20 2022-12-06 中国科学院半导体研究所 一种基于热压键合的tsv垂直电学互连器件的制备方法
US12033981B2 (en) 2020-12-16 2024-07-09 International Business Machines Corporation Create a protected layer for interconnects and devices in a packaged quantum structure
FI20215520A1 (en) * 2021-05-04 2022-11-05 Iqm Finland Oy Superconducting vias in the substrate
CN118339566A (zh) 2021-06-11 2024-07-12 西克公司 针对超导量子电路的通量偏置的系统和方法
CN115000286A (zh) * 2022-07-13 2022-09-02 材料科学姑苏实验室 一种晶圆孔道填充方法、填充装置、转接片和用途
CN117460398B (zh) * 2023-10-30 2026-01-13 本源量子计算科技（合肥）股份有限公司 超导线路及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090098731A1 (en) * 2007-10-11 2009-04-16 Qing Gan Methods for Forming a Through Via

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1329952C (en) * 1987-04-27 1994-05-31 Yoshihiko Imanaka Multi-layer superconducting circuit substrate and process for manufacturing same
EP0358879A3 (en) * 1988-09-13 1991-02-27 Hewlett-Packard Company Method of making high density interconnects
EP0612114B1 (en) * 1993-02-15 1997-05-14 Sumitomo Electric Industries, Ltd. Method for forming a patterned oxide superconductor thin film
US6100194A (en) 1998-06-22 2000-08-08 Stmicroelectronics, Inc. Silver metallization by damascene method
US6228675B1 (en) 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
SG111972A1 (en) 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
US8084695B2 (en) 2007-01-10 2011-12-27 Hsu Hsiuan-Ju Via structure for improving signal integrity
KR100975652B1 (ko) * 2007-10-05 2010-08-17 한국과학기술원 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
US7776741B2 (en) 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
JP5471268B2 (ja) * 2008-12-26 2014-04-16 大日本印刷株式会社 貫通電極基板及びその製造方法
EP3098865B1 (en) 2009-02-27 2018-10-03 D-Wave Systems Inc. Method for fabricating a superconducting integrated circuit
JP2011026680A (ja) 2009-07-28 2011-02-10 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置の製造装置
CN102024782B (zh) 2010-10-12 2012-07-25 北京大学 三维垂直互联结构及其制作方法
WO2013180780A2 (en) * 2012-03-08 2013-12-05 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
CN102602881B (zh) * 2012-04-01 2014-04-09 杭州士兰集成电路有限公司 Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构
KR20140081191A (ko) * 2012-12-21 2014-07-01 삼성전기주식회사 방열기판 및 그 제조 방법
US9520547B2 (en) * 2013-03-15 2016-12-13 International Business Machines Corporation Chip mode isolation and cross-talk reduction through buried metal layers and through-vias
US9396992B2 (en) * 2014-03-04 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of using a barrier-seed tool for forming fine-pitched metal interconnects
KR20160046169A (ko) * 2014-10-20 2016-04-28 삼성디스플레이 주식회사 광학 마스크
US9761561B2 (en) * 2015-03-18 2017-09-12 Globalfoundries Singapore Pte. Ltd. Edge structure for backgrinding asymmetrical bonded wafer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090098731A1 (en) * 2007-10-11 2009-04-16 Qing Gan Methods for Forming a Through Via

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4697920A1 (en) 2024-08-07 2026-02-18 Fujitsu Limited Method of manufacturing device and device

Also Published As

Publication number Publication date
WO2018219484A1 (en) 2018-12-06
JP7182834B2 (ja) 2022-12-05
US10157842B1 (en) 2018-12-18
CN110622297A (zh) 2019-12-27
US10504842B1 (en) 2019-12-10
US10833016B2 (en) 2020-11-10
CN110622297B (zh) 2023-09-01
EP3639295B1 (en) 2023-09-13
US20180350749A1 (en) 2018-12-06
ES2960054T3 (es) 2024-02-29
EP3639295A1 (en) 2020-04-22
US20200251419A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
JP7182834B2 (ja) 超伝導金属シリコン貫通ビアを有する半導体デバイスのための製造方法および構造
JP5801889B2 (ja) 裏面コンタクトがビアファースト構造体又はビアミドル構造体で接続された超小型電子素子
US9087878B2 (en) Device with through-silicon via (TSV) and method of forming the same
US9735090B2 (en) Integrated circuit devices having through-silicon vias and methods of manufacturing such devices
US10741748B2 (en) Back end of line metallization structures
US10396013B2 (en) Advanced through substrate via metallization in three dimensional semiconductor integration
US20120086132A1 (en) Method of manufacturing via electrode
US10971398B2 (en) Cobalt interconnect structure including noble metal layer
US10312181B2 (en) Advanced through substrate via metallization in three dimensional semiconductor integration
US9786605B1 (en) Advanced through substrate via metallization in three dimensional semiconductor integration
US20250266378A1 (en) Connector and method for forming the same
US20200083169A1 (en) Metal interconnects
CN111254478A (zh) 电化学镀系统和工艺执行方法、形成半导体结构的方法
US10347600B2 (en) Through-substrate-vias with self-aligned solder bumps
US10886196B2 (en) Semiconductor devices having conductive vias and methods of forming the same
US12278153B2 (en) Semiconductor device with cushion structure and method for fabricating the same
US20240030222A1 (en) Trapping layer for a radio frequency die and methods of formation
US20240153895A1 (en) Semiconductor die packages and methods of formation
WO2018063405A1 (en) Microelectronic devices and methods for enhancing interconnect reliability performance using an in-situ nickel barrier layer
WO2018236331A1 (en) METALLIC STRUCTURES FOR COMPONENTS OF INTEGRATED CIRCUITS

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211206

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20211206

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20211206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220906

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220906

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20220906

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220907

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220928

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20221111

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20221111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221116

R150 Certificate of patent or registration of utility model

Ref document number: 7182834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150