JP2500155C - - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】 本発明は、多層回路基板に係わり、特に、基板内に同軸回路を形成する同軸線 パターンを形成した多層回路基板に関する。 【０００２】 【従来の技術】 従来、例えば、周波数帯域がＧＨｚ以上の高周波帯域を扱う伝送機器では、例
えば、図５に示すように、同軸線材を使用した同軸回路により、２つの入力信号
を、１つの出力信号に合体することが行われている。 すなわち、図５において、符号１１はプリント基板を示しており、このプリン
ト基板１１には、信号ａを入力する回路Ａと、信号ｂを入力する回路Ｂとが形成
されている。 【０００３】 回路ＡとＢとは、それぞれ、プリント基板１１に配置される入力端子１３，接
続端子１５および同軸線材１７とを有しており、信号ａおよびｂは、プリント基
板１１に配置される接続端子１５および同軸線材１７を介して出力端子１９に伝
送され、この出力端子１９において、図６に示すように、一つの出力信号に合体
される。 【０００４】 そして、このような同軸回路では、ノイズ，漏話，損失等を考慮した場合には
、回路Ａと回路Ｂとが、全くバランスの取れた実装配置であり、かつバランスの
取れたパターンルートであることが要望される。 【０００５】 【発明が解決しようとする課題】 しかしながら、このような従来の同軸回路では、高価な同軸線材１７を使用し
ているため、製造コストが増大し、また、同軸線材１７の実装に比較的大きなス
ペースを必要とするため、高密度実装には適していないという問題があった。 本発明は、かかる従来の問題を解決すべくなされたもので、同軸回路を基板内
に、安価，確実に形成することのできる多層回路基板を提供することを目的とす
る。 【０００６】 【課題を解決するための手段】 本発明の多層回路基板は、第１同軸線パターンの両側にアースパターンの形成
される第１同軸線基板と、第２同軸線パターンの両側にアースパターンの形成さ
れる第２同軸線基板との間に、アースパターンの形成される中間アース基板を配
置するとともに、前記第１同軸線基板および第２同軸線基板の外側に、アースパ
ターンの形成される外側アース基板を配置し、さらに、前記各基板のアースパタ
ーンを、ビアホールにより電気的に導通してなり、外側アース基板のアースパタ
ーン部分の上面から中間アース基板の中央までの間隔と、外側アース基板の基板
部分の上面から中間アース基板の中央までの間隔とが等しく、第１同軸線パター
ンの肉厚と、第２同軸線パターンの肉厚とが等しく、外側アース基板の基板部分
の下面と第１同軸線基板の基板部分の上面との間隔と、中間アース基板の基板部
分の下面と第２同軸線基板の基板部分の上面との間隔とが等しく、かつ、第１同
軸線パターンと第２同軸線パターンとで形成される同軸回路のインピーダンスが
、肉厚と間隔とを変化することにより、下記近似式に基づいて決定される Ｚ₀＝〔１３８／（ε_r）^1/2〕・log １０・｛（Ｄ＋１．５ｄ）／Ｋ_lｄ｝ （ここで、ε_rは比誘電率、Ｋ_lは内部導体実効径係数を表す。） ことを特徴とするものである。 【０００７】 【作用】 本発明の多層回路基板では、第１同軸線パターンおよび第２同軸線パターンが
、各基板のアースパターンにより囲繞され、シールドされる。 第１同軸線パターンおよび第２同軸線パターンの肉厚、および、外側アース基
板の基板部分の下面と第１同軸線基板の基板部分の上面との間隔と、中間アース
基板の基板部分の下面と第２同軸線基板の基板部分の上面との間隔を変化するこ
とにより、第１同軸線パターンと第２同軸線パターンとで形成される同軸回路の
インピーダンスを容易に決定することが可能となる。 【０００８】 【実施例】 以下、本発明の詳細を図面に示す実施例について説明する。 図１ないし図３は、本発明の多層回路基板の一実施例を示している。図におい て符号３１は、第１同軸線基板を示しており、この第１同軸線基板３１には、基
板部分に直線状に第１同軸線パターン３３が定法に従って誘電体層３２を介して
形成されている。 【０００９】 この第１同軸線パターン３３の両側には、全面にアースパターン３５が形成さ
れ、このアースパターン３５の第１同軸線パターン３３の両側となる位置には、
第１同軸線パターン３３に沿って、所定間隔を置いて多数のビアホール３７が形
成されている。 符号３９は、第２同軸線基板を示しており、この第２同軸線基板３９は、第１
同軸線基板３１と全く同様に形成されている。 【００１０】 すなわち、第２同軸線基板３９には、第１同軸線パターン３３と全く同一に第
２同軸線パターン４１が定法に従って誘電体層４２を介して形成され、この第２
同軸線パターン４１の両側にアースパターン３５が形成され、さらに、第２同軸
線パターン４１の両側には、第１同軸線基板３１と全く同様に、ビアホール３７
が形成されている。 第１同軸線基板３１と第２同軸線基板３９との間には、アースパターン３５の
形成される中間アース基板４３が配置され、この中間アース基板４３には、第１
同軸線基板３１のビアホール３７に対応する位置に、ビアホール３７が形成され
ている。 【００１１】 第１同軸線基板３１および第２同軸線基板３９の外側には、アースパターン３
５の形成される外側アース基板４５，４７が配置され、これ等の外側アース基板
４５，４７には、第１同軸線基板３１のビアホール３７に対応する位置に、ビア
ホール３７が形成されている。 そして、各基板３１，３９，４３，４５，４７のアースパターン３５が、図２
に示すように、ビアホール３７により電気的に導通されている。 【００１２】 すなわち、各基板３１，３９，４３，４５，４７の両面には、アースパターン ３５が、図２に示すように形成され、各アースパターン３５が、ビアホール３７
内に形成される環状銅箔パターン４９により連結されている。 なお、図３は、多層回路基板を上面から見た概略を示すもので、図３において
符号５１は多層回路基板を、符号５３はコネクタを示しており、第１同軸線パタ
ーン３３および第２同軸線パターン４１は、多層回路基板５１内において所定の
入力部および出力部に内層結線されている。 【００１３】 図４は、第１同軸線パターン３３，第２同軸線パターン４１等により形成され
る同軸回路の詳細を示すもので、外側アース基板４５のアースパターン部分の上
面から中間アース基板４３の中央までの間隔、および、外側アース基板４７の基
板部分の上面から中間アース基板４３の中央までの間隔が、それぞれＬとされて
いる。 また、第１同軸線パターン３３および第２同軸線パターン４１の肉厚が、それ
ぞれｄとされ、さらに、外側アース基板４５の基板部分の下面と第１同軸線基板
３１の基板部分の上面との間隔、および、中間アース基板４３の基板部分の下面
と第２同軸線基板３９の基板部分の上面との間隔が、それぞれＤとされている。 【００１４】 このような同軸回路では、インピーダンスＺ₀（オーム）は、以下の近似式に
より求めることができる。 Ｚ₀＝〔１３８／（ε_r）^1/2〕・log １０・｛（Ｄ＋１．５ｄ）／Ｋ_lｄ｝ ここで、ε_rは比誘電率、Ｋ_lは内部導体実効径係数、ｄおよびＤは図４に示し
た寸法である。 【００１５】 しかして、以上のように構成された多層回路基板では、第１同軸線パターン３
３の両側にアースパターン３５の形成される第１同軸線基板３１と、第２同軸線
パターン４１の両側にアースパターン３５の形成される第２同軸線基板３９との
間に、アースパターン３５の形成される中間アース基板４３を配置するともに、
第１同軸線基板３１および第２同軸線基板３９の外側に、アースパターン３５の
形成される外側アース基板４５，４７を配置し、さらに、各基板３１，３９，４ ３，４５，４７のアースパターン３５を、ビアホール３７により電気的に導通し
たので、同軸回路を基板内に、安価，確実に形成することができる。 【００１６】 すなわち、以上のように構成された多層回路基板では、同軸回路を、従来のよ
うに高価な同軸線材を使用することなく、第１同軸線パターン３３および第２同
軸線パターン４１により形成したので、非常に安価なものとなる。 また、第１同軸線パターン３３および第２同軸線パターン４１が、各基板３１
，３９，４３，４５，４７のアースパターン３５により囲繞され、確実にシール
ドされるため、ノイズ，漏話，損失等の安定した同軸回路となる。 【００１７】 さらに、第１同軸線パターン３３により形成される回路と、第２同軸線パター
ン４１により形成される回路とを、全くバランスの取れた実装配置とし、かつバ
ランスの取れたパターンルートにすることが容易に可能となる。 さらに、また、同軸回路が多層回路基板内に形成されるため、特別な実装スペ
ースが不要となり、高密度実装に非常に適したものとなる。 【００１８】 また、以上のように構成された多層回路基板では、第１同軸線パターン３３お
よび第２同軸線パターン４１の肉厚ｄ、および、前述した間隔Ｄを変化すること
により、前述した式に基づいてインピーダンスを容易に決定することが可能とな
る。 【００１９】 【発明の効果】 以上述べたように、本発明の多層回路基板では、第１同軸線パターンの両側に
アースパターンの形成される第１同軸線基板と、第２同軸線パターンの両側にア
ースパターンの形成される第２同軸線基板との間に、アースパターンの形成され
る中間アース基板を配置するとともに、第１同軸線基板および第２同軸線基板の
外側に、アースパターンの形成される外側アース基板を配置し、さらに、各基板
のアースパターンを、ビアホールにより電気的に導通したので、同軸回路を基板
内に、安価，確実に形成することができる。 特に、本発明の多層回路基板では、第１同軸線パターンおよび第２同軸線パタ
ーンの肉厚、および、外側アース基板の基板部分の下面と第１同軸線基板の基板
部分の上面との間隔、および、中間アース基板の基板部分の下面と第２同軸線基
板の基板部分の上面との間隔を変化することにより、第１同軸線パターンと第２
同軸線パターンとで形成される同軸回路のインピーダンスを容易に決定すること
ができるという利点がある。

【図面の簡単な説明】 【図１】 本発明の多層回路基板の一実施例を示す分解斜視図である。 【図２】 図１のＩＩ−ＩＩ線に沿う断面図である。 【図３】 図１の多層回路基板を概略的に示す上面図である。 【図４】 図２の同軸回路の詳細を示す断面図である。 【図５】 従来の同軸回路の形成されるプリント基板を示す斜視図である。 【図６】 図５の同軸回路による信号の合成を示す説明図である。 【符号の説明】 ３１ 第１同軸線基板 ３３ 第１同軸線パターン ３５ アースパターン ３７ ビアホール ３９ 第２同軸線基板 ４１ 第２同軸線パターン ４３ 中間アース基板 ４５，４７ 外側アース基板 ｄ 肉厚 Ｄ 間隔 Ｌ 間隔

Claims (1)

1. 【特許請求の範囲】 【請求項１】 第１同軸線パターン（３３）の両側にアースパターン（３５）
   の形成される第１同軸線基板（３１）と、第２同軸線パターン（４１）の両側に
   アースパターン（３５）の形成される第２同軸線基板（３９）との間に、アース
   パターン（３５）の形成される中間アース基板（４３）を配置するとともに、前
   記第１同軸線基板（３１）および第２同軸線基板（３９）の外側に、アースパタ
   ーン（３５）の形成される外側アース基板（４５，４７）を配置し、さらに、前
   記各基板（３１，３９，４３，４５，４７）のアースパターン（３５）を、ビア
   ホール（３７）により電気的に導通してなり、 外側アース基板（４５）のアースパターン部分の上面から中間アース基板（４
   ３）の中央までの間隔（Ｌ）と、外側アース基板（４７）の基板部分の上面から
   中間アース基板（４３）の中央までの間隔（Ｌ）とが等しく、 第１同軸線パターン（３３）の肉厚（ｄ）と、第２同軸線パターン（４１）の
   肉厚（ｄ）とが等しく、 外側アース基板（４５）の基板部分の下面と第１同軸線基板（３１）の基板部
   分の上面との間隔（Ｄ）と、中間アース基板（４３）の基板部分の下面と第２同
   軸線基板（３９）の基板部分の上面との間隔（Ｄ）とが等しく、 かつ、第１同軸線パターン（３３）と第２同軸線パターン（４１）とで形成さ
   れる同軸回路のインピーダンスが、肉厚（ｄ）と間隔（Ｄ）とを変化することに
   より、下記近似式に基づいて決定される Ｚ₀＝〔１３８／（ε_r）^1/2〕・log １０・｛（Ｄ＋１．５ｄ）／Ｋ_lｄ｝ （ここで、ε_rは比誘電率、Ｋ_lは内部導体実効径係数を表す。） ことを特徴とする多層回路基板。