JP2656465B2 - マトリクス表示装置の駆動回路 - Google Patents
マトリクス表示装置の駆動回路Info
- Publication number
- JP2656465B2 JP2656465B2 JP60039100A JP3910085A JP2656465B2 JP 2656465 B2 JP2656465 B2 JP 2656465B2 JP 60039100 A JP60039100 A JP 60039100A JP 3910085 A JP3910085 A JP 3910085A JP 2656465 B2 JP2656465 B2 JP 2656465B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- data
- line
- display device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，スキャン側の高圧パルス電圧印加によって
発生するノイズを除去することのできるマトリクス表示
装置の駆動回路に関する。
発生するノイズを除去することのできるマトリクス表示
装置の駆動回路に関する。
ELパネルを用いたマトリクス駆動による表示装置は，
コンピュータなどのディスプレイのほか，将来ディジタ
ルテレビなどへの応用が期待されている。マトリクス表
示装置は，縦方向の複数本のデータラインと横方向の複
数本のスキャンラインとがマトリクス状に交差した構造
を有し，各スキャンライン毎に該スキャンライン上の各
マトリクス部分を光らせるかどうかによって対応するデ
ータラインに電圧を印加し，その後，該スキャンライン
に，電圧を印加することによって該スキャンライン上の
各マトリクス部分を発光させる。
コンピュータなどのディスプレイのほか，将来ディジタ
ルテレビなどへの応用が期待されている。マトリクス表
示装置は，縦方向の複数本のデータラインと横方向の複
数本のスキャンラインとがマトリクス状に交差した構造
を有し，各スキャンライン毎に該スキャンライン上の各
マトリクス部分を光らせるかどうかによって対応するデ
ータラインに電圧を印加し，その後，該スキャンライン
に，電圧を印加することによって該スキャンライン上の
各マトリクス部分を発光させる。
すなわち，データラインとスキャンラインの両方に電
圧が印加されるマトリクス部分が発光する。
圧が印加されるマトリクス部分が発光する。
この動作を各スキャンライン毎に，高速に（１画面分
のスキャン時間は約1/60秒）順次繰り返すことによって
画面表示を行う。
のスキャン時間は約1/60秒）順次繰り返すことによって
画面表示を行う。
この場合，各データラインはゲート（ドライバ）を有
し，各ゲートに０又は１のディジタル信号を与えること
により該ゲートの開閉を行ない，電圧の供給を行なう。
そして通常のマトリクス表示装置においては，各スキャ
ンラインに許される時間内に全データライン分のシリア
ルデータを各データラインのデータバッファに読み込
み，続いて，該データに基いて各ゲートの開閉を同時に
行ない，その後，対応するスキャンラインに電圧パルス
を供給することによって１本のスキャンライン上の各マ
トリクス部分の発光を行なう。
し，各ゲートに０又は１のディジタル信号を与えること
により該ゲートの開閉を行ない，電圧の供給を行なう。
そして通常のマトリクス表示装置においては，各スキャ
ンラインに許される時間内に全データライン分のシリア
ルデータを各データラインのデータバッファに読み込
み，続いて，該データに基いて各ゲートの開閉を同時に
行ない，その後，対応するスキャンラインに電圧パルス
を供給することによって１本のスキャンライン上の各マ
トリクス部分の発光を行なう。
上記マトリクス表示装置において，スキャンラインの
本数が多くなると，各スキャンラインの表示に許される
時間はその本数に反比例して短かくなる。すなわち,1画
面分のスキャン時間を1/60秒とすれば、それをスキャン
ラインの本数で割った値が１本のスキャンラインの表示
に許される時間となる（実際には１画面のリフレッシュ
のための余裕時間も必要であるので，もっと短かくな
る）。従って、スキャンラインの本数が多くなると，全
データライン分のシリアルデータの各データバッファの
読み込み動作と，それに続く対応するスキャンラインへ
の電圧パルス印加による発光動作とを時間内に行なうこ
とが困難になる。
本数が多くなると，各スキャンラインの表示に許される
時間はその本数に反比例して短かくなる。すなわち,1画
面分のスキャン時間を1/60秒とすれば、それをスキャン
ラインの本数で割った値が１本のスキャンラインの表示
に許される時間となる（実際には１画面のリフレッシュ
のための余裕時間も必要であるので，もっと短かくな
る）。従って、スキャンラインの本数が多くなると，全
データライン分のシリアルデータの各データバッファの
読み込み動作と，それに続く対応するスキャンラインへ
の電圧パルス印加による発光動作とを時間内に行なうこ
とが困難になる。
そこで，全データライン分のデータバッファをもう１
組用意しておき，該当するスキャンラインへの電圧パル
ス印加による発光動作を行なっている間に，次のスキャ
ンラインのデータの読み込みを行なうことが考えられ
る。すなわち、スキャンラインへの電圧パルスの印加と
データの読み込みとを別々の時間に行なうのではなく，
重なりを持たせて行なう。その動作タイミングの様子を
第２図に示す。
組用意しておき，該当するスキャンラインへの電圧パル
ス印加による発光動作を行なっている間に，次のスキャ
ンラインのデータの読み込みを行なうことが考えられ
る。すなわち、スキャンラインへの電圧パルスの印加と
データの読み込みとを別々の時間に行なうのではなく，
重なりを持たせて行なう。その動作タイミングの様子を
第２図に示す。
ここで、データラインの各バッファへのデータの読み
込みは第２図（ａ）に示すようなクロック信号によって
行ない，スキャンラインへの電圧は第２図（ｂ）に示す
ように負電圧（−VSボルト）を印加する。そして上記動
作によれば，第２図（ａ），（ｂ）に示すようにクロッ
ク信号によってデータを転送している間にスキャンライ
ンへの電圧−VSボルトが印加される。このような場合，
スキャンラインへの電圧−VSボルトは高電圧（−150か
ら−180ボルト程度）のパルスを印加する必要がある。
込みは第２図（ａ）に示すようなクロック信号によって
行ない，スキャンラインへの電圧は第２図（ｂ）に示す
ように負電圧（−VSボルト）を印加する。そして上記動
作によれば，第２図（ａ），（ｂ）に示すようにクロッ
ク信号によってデータを転送している間にスキャンライ
ンへの電圧−VSボルトが印加される。このような場合，
スキャンラインへの電圧−VSボルトは高電圧（−150か
ら−180ボルト程度）のパルスを印加する必要がある。
このような高圧パルスの発生回路の従来例を第３図に
示す。第３図において，高圧パルスが発生していない時
は，スイッチSW3のみが開いて対応するスキャンライン
へ印加される電圧は０ボルトである。その後，スイッチ
SW3が閉じてスイッチSW2のみが開くことによって，対応
するスキャンラインへは第２図に示すような−VSボルト
の高圧パルスが印加される。なおスイッチSW1は１画面
のスキャン後に表示パネルに残った負の電荷を除く（リ
フレッシュ）するためのものである。
示す。第３図において，高圧パルスが発生していない時
は，スイッチSW3のみが開いて対応するスキャンライン
へ印加される電圧は０ボルトである。その後，スイッチ
SW3が閉じてスイッチSW2のみが開くことによって，対応
するスキャンラインへは第２図に示すような−VSボルト
の高圧パルスが印加される。なおスイッチSW1は１画面
のスキャン後に表示パネルに残った負の電荷を除く（リ
フレッシュ）するためのものである。
上記のような高圧パルス発生回路を用いて各スキャン
ラインへの電圧印加を行う場合，スキャンライン上の各
マトリクス部分は容量であると考えることができるため
横方向のデータラインの本数が増加すると上記容量が増
加し各スキャンラインへ高圧パルスを印加した瞬間すな
わち第２図（ｂ）の実線に示すように高圧パルスが０ボ
ルトから−VSボルトへ立上がる（立下がる）瞬間に大き
な電流が流れる。
ラインへの電圧印加を行う場合，スキャンライン上の各
マトリクス部分は容量であると考えることができるため
横方向のデータラインの本数が増加すると上記容量が増
加し各スキャンラインへ高圧パルスを印加した瞬間すな
わち第２図（ｂ）の実線に示すように高圧パルスが０ボ
ルトから−VSボルトへ立上がる（立下がる）瞬間に大き
な電流が流れる。
これによってアースラインを介して第２図（ａ）に示
したデータ読み込みのためのクロック信号に乱れを生じ
てしまい，データラインへのデータの読み込みが正常に
行なわれなくなってしまうという問題点を有していた。
したデータ読み込みのためのクロック信号に乱れを生じ
てしまい，データラインへのデータの読み込みが正常に
行なわれなくなってしまうという問題点を有していた。
本発明は上記問題点を解決するために，高圧パルス発
生回路の出力インピーダンスを高め高圧パルスの立上が
り時間を長くすることによって，データ読み込みのため
のクロック信号への影響を取り除くことのできるマトリ
クス表示装置の駆動回路を提供することを目的とする。
生回路の出力インピーダンスを高め高圧パルスの立上が
り時間を長くすることによって，データ読み込みのため
のクロック信号への影響を取り除くことのできるマトリ
クス表示装置の駆動回路を提供することを目的とする。
本発明は上記問題点を除くために，複数のデータライ
ンと複数のスキャンラインとが格子状に交差することに
より形成されるマトリクス電極を備えた表示手段を有す
る表示装置に対して前記複数のスキャンラインのうち一
を選択する選択手段と相選択手段によって選択されたス
キャンラインに対してスキャンパルス電圧を発生，供給
するスキャンパルス発生手段を有し，該スキャンパルス
発生手段の出力インピーダンスは高く設定されることを
特徴とするマトリクス表示装置の駆動回路を提供するも
のである。
ンと複数のスキャンラインとが格子状に交差することに
より形成されるマトリクス電極を備えた表示手段を有す
る表示装置に対して前記複数のスキャンラインのうち一
を選択する選択手段と相選択手段によって選択されたス
キャンラインに対してスキャンパルス電圧を発生，供給
するスキャンパルス発生手段を有し，該スキャンパルス
発生手段の出力インピーダンスは高く設定されることを
特徴とするマトリクス表示装置の駆動回路を提供するも
のである。
上記手段によって，前記スキャンパルス発生手段から
前記選択手段によって選択されたキャンラインに対して
スキャンパルス電圧を供給し，前記表示手段を動作させ
た場合，前記スキャンパルス発生手段の出力インピーダ
ンスは高く設定されているため，前記スキャンパルス電
圧が急激に立ち上がることが回避され，それによってア
ースラインを通してデータ読み込みクロックなどに乱れ
を生じせしめることを避けることが可能となる。
前記選択手段によって選択されたキャンラインに対して
スキャンパルス電圧を供給し，前記表示手段を動作させ
た場合，前記スキャンパルス発生手段の出力インピーダ
ンスは高く設定されているため，前記スキャンパルス電
圧が急激に立ち上がることが回避され，それによってア
ースラインを通してデータ読み込みクロックなどに乱れ
を生じせしめることを避けることが可能となる。
以下，本発明の実施例につき詳細に説明を行なう。
第１図は本発明によるマトリクス表示装置とその駆動
装置の全体的な構成図である。第１図において,ELパネ
ル１はｎ本のデータラインD1,D2・・・・,Dnとｍ本のス
キャンラインS1,S2・・・,Smとが交差する格子（マトリ
クス）部分の集合によって構成され，各格子部分は同図
に示すように容量Ｃとみなすことができ，各データライ
ン及びスキャンラインを介して一定電圧以上の電位差が
印加することによって該マトリクス部分の発光が行なわ
れる。データラインD1,D2,・・・,Dnは各データドライ
バ51,52,・・・,5nに接続され，各々制御入力ライン41,
42,・・・,4nを介して入力されるディジタル信号値“0"
又は“1"によって信号線９からのアースレベル又は信号
線８からの電圧レベル＋VDが上記各データラインに印加
される。なお，信号線８にはアースレベルとの間にキャ
パシタ10が挿入される。制御入力ライン41,42,・・・,4
nは各々ラッチ４に接続され，ラッチ４への各入力はシ
フトレジスタ３に接続される。シフトレジスタ３には制
御入力線32を介してデータ入力クロックＤ−CLKが入力
し，該クロックに同期して，データ入力線31を介してシ
リアルデータDATAが入力する。
装置の全体的な構成図である。第１図において,ELパネ
ル１はｎ本のデータラインD1,D2・・・・,Dnとｍ本のス
キャンラインS1,S2・・・,Smとが交差する格子（マトリ
クス）部分の集合によって構成され，各格子部分は同図
に示すように容量Ｃとみなすことができ，各データライ
ン及びスキャンラインを介して一定電圧以上の電位差が
印加することによって該マトリクス部分の発光が行なわ
れる。データラインD1,D2,・・・,Dnは各データドライ
バ51,52,・・・,5nに接続され，各々制御入力ライン41,
42,・・・,4nを介して入力されるディジタル信号値“0"
又は“1"によって信号線９からのアースレベル又は信号
線８からの電圧レベル＋VDが上記各データラインに印加
される。なお，信号線８にはアースレベルとの間にキャ
パシタ10が挿入される。制御入力ライン41,42,・・・,4
nは各々ラッチ４に接続され，ラッチ４への各入力はシ
フトレジスタ３に接続される。シフトレジスタ３には制
御入力線32を介してデータ入力クロックＤ−CLKが入力
し，該クロックに同期して，データ入力線31を介してシ
リアルデータDATAが入力する。
一方、スキャンラインS1,S2,・・・・,Smは各々スキ
ャンドライバ61,62,・・・,6mに接続され、各々制御入
力ライン71,72,・・・・,7mを介して入力されるディジ
タル信号値“0"又は“1"によって信号線25からの電圧レ
ベル信号が各スキャンラインのうちの１ラインに印加さ
れる。
ャンドライバ61,62,・・・,6mに接続され、各々制御入
力ライン71,72,・・・・,7mを介して入力されるディジ
タル信号値“0"又は“1"によって信号線25からの電圧レ
ベル信号が各スキャンラインのうちの１ラインに印加さ
れる。
また，信号線25は高圧パルス発生回路２（スキャンパ
ルス発生手段）内のスイッチ回路SW1及びSW3の第１の入
力端子に接続されると共に抵抗21を介してスイッチ回路
SW2の第１の入力端子に接続される。スイッチ回路SW1の
第２の入力端子には正電圧＋VRボルトが印加され，同じ
くSW2の第２の入力端子には負電圧−VSボルトが印加さ
れ，同じくSW3の第２の入力端子にはアースレベル（０
ボルト）が印加される。
ルス発生手段）内のスイッチ回路SW1及びSW3の第１の入
力端子に接続されると共に抵抗21を介してスイッチ回路
SW2の第１の入力端子に接続される。スイッチ回路SW1の
第２の入力端子には正電圧＋VRボルトが印加され，同じ
くSW2の第２の入力端子には負電圧−VSボルトが印加さ
れ，同じくSW3の第２の入力端子にはアースレベル（０
ボルト）が印加される。
以上のような構成の回路において，まず，データドラ
イバ51,52,・・・・,5nを制御するデータ信号DATAは制
御入力線32を介して入力するデータ入力クロックＤ−CL
Kによってデータ入力線31よりシフトレジスタ３に順次
取り込まれ，パラレルデータに変換された後ラッチ４に
転送され記憶される。データドライバ51,52,・・・・,5
nは上記ラッチ４からの制御入力ライン41,42,・・・4n
を介して入力される上記記憶データ信号“0"（ローレベ
ル），または，“1"（ハイレベル）によって信号線９か
らのアースレベル又は信号線８からの電圧レベル＋VDボ
ルトが選択され，各データラインD1,D2,・・・・,Dnに
印加される。すなわち，ラッチ４に記憶されたデータ信
号が“0"なら０ボルトが，“1"なら＋VDボルトが対応す
るデータラインに印加される。なお，キャパシタ10はス
キャンラインに電圧が印加された時，信号線８から各デ
ータラインに電流が急激に流れることによって電圧＋VD
ボルトが変化するのを防ぐためである。このような状態
で例えばスキャンドライバ61が制御入力ライン71から入
力するスキャン信号“1"によってオンとなり，信号線25
から第２図（ｂ）に示すような−VSボルト負電圧パルス
が入力し，スキャンラインS1が選択される。これによ
り，＋VDボルトが印加されているデータラインと−VSボ
ルトが印加されているスキャンラインS1の交差するマト
リクス部分の電位差が一定電位差（VD＋VS）ボルトとな
り，該マトリクス部分が発光する。データラインに０ボ
ルトが印加されているマトリクス部分は電位差が上記一
定電位差に満たないため発光しない。このようにしてス
キャンラインS1上のマトリクス部分に対する発光が行な
われる。
イバ51,52,・・・・,5nを制御するデータ信号DATAは制
御入力線32を介して入力するデータ入力クロックＤ−CL
Kによってデータ入力線31よりシフトレジスタ３に順次
取り込まれ，パラレルデータに変換された後ラッチ４に
転送され記憶される。データドライバ51,52,・・・・,5
nは上記ラッチ４からの制御入力ライン41,42,・・・4n
を介して入力される上記記憶データ信号“0"（ローレベ
ル），または，“1"（ハイレベル）によって信号線９か
らのアースレベル又は信号線８からの電圧レベル＋VDボ
ルトが選択され，各データラインD1,D2,・・・・,Dnに
印加される。すなわち，ラッチ４に記憶されたデータ信
号が“0"なら０ボルトが，“1"なら＋VDボルトが対応す
るデータラインに印加される。なお，キャパシタ10はス
キャンラインに電圧が印加された時，信号線８から各デ
ータラインに電流が急激に流れることによって電圧＋VD
ボルトが変化するのを防ぐためである。このような状態
で例えばスキャンドライバ61が制御入力ライン71から入
力するスキャン信号“1"によってオンとなり，信号線25
から第２図（ｂ）に示すような−VSボルト負電圧パルス
が入力し，スキャンラインS1が選択される。これによ
り，＋VDボルトが印加されているデータラインと−VSボ
ルトが印加されているスキャンラインS1の交差するマト
リクス部分の電位差が一定電位差（VD＋VS）ボルトとな
り，該マトリクス部分が発光する。データラインに０ボ
ルトが印加されているマトリクス部分は電位差が上記一
定電位差に満たないため発光しない。このようにしてス
キャンラインS1上のマトリクス部分に対する発光が行な
われる。
この間に，次のスキャンラインS2上のマトリクス部分
に対応するデータラインに対するデータ信号DATAがデー
タ入力クロックＤ−CLKによってシフトレジスタ３に順
次取り込まれる。すなわち，第２図に示すように現スキ
ャンライン上のマトリクス部分の発光のための信号線25
からの負電圧パルス発生と，データ入力クロックＤ−CL
Kの動作による次スキャンライン上のマトリクス部分の
発光のためのデータ入力動作は重なることになる。
に対応するデータラインに対するデータ信号DATAがデー
タ入力クロックＤ−CLKによってシフトレジスタ３に順
次取り込まれる。すなわち，第２図に示すように現スキ
ャンライン上のマトリクス部分の発光のための信号線25
からの負電圧パルス発生と，データ入力クロックＤ−CL
Kの動作による次スキャンライン上のマトリクス部分の
発光のためのデータ入力動作は重なることになる。
以上の動作を各制御入力ライン72,・・・,7mを介して
ドライバ62,・・・,6mを制御しながら各スキャンライン
毎に高速に順次繰り返すことによって画面表示を行な
う。なお，電位差（VD＋VS）ボルトは210〜240ボルト程
度になるように設定される。さらに＋VDは約60ボルトで
ある。
ドライバ62,・・・,6mを制御しながら各スキャンライン
毎に高速に順次繰り返すことによって画面表示を行な
う。なお，電位差（VD＋VS）ボルトは210〜240ボルト程
度になるように設定される。さらに＋VDは約60ボルトで
ある。
次に，高圧パルス発生回路２の動作について説明す
る。まず，第２図（ｂ）に示すように負電圧パルスが発
生しない部分では，スイッチ回路SW1,及びSW2は閉じス
イッチ回路SW3が開いて信号線25にはアースレベル０ボ
ルトが印加される。
る。まず，第２図（ｂ）に示すように負電圧パルスが発
生しない部分では，スイッチ回路SW1,及びSW2は閉じス
イッチ回路SW3が開いて信号線25にはアースレベル０ボ
ルトが印加される。
次に，第２図（ｂ）の立上がり部分Ａにおいて，スイ
ッチSW1とSW3が閉じスイッチSW2が開くことによって負
電圧−VSボルトが信号線25に印加される。この時，抵抗
21がスイッチ回路SW2に直列に挿入されているためELパ
ネルへの各マトリクス部分の容量Ｃの抵抗21との時定数
によってパルスの立上がりは第２図（ｂ）の破線に示す
ようにわずかになまったものとなる。これによって，信
号線25が接続される各スキャンラインからELパネル１上
の容量Ｃ及び，データドライバ51,52,・・・,5nを介し
て信号線９からアース，又は信号線8,キャパシタ10から
アースへ急激に電流が流れることを防いでいる。従っ
て，従来例のように第２図（ｂ）の実線で示したパルス
の急激な立上がりによるデータ入力クロックＤ−CLKの
乱れを防ぐことができシフトレジスタ３に入力されるシ
リアルデータDATAにエラーが起こることがなくなる。こ
の場合，第２図（ｂ）の破線のパルスのなまり方があま
り大きいとELパネル１の発光特性に逆に悪影響を及ぼす
が，本実施例の場合抵抗21の値は10〜50オーム程度であ
り，第２図（ｂ）の負電圧パルス幅Ｔ≒30μｓ（マイク
ロセカンド）に対して，なまりによる時間幅TR≒５μｓ
程度になるように設定される。この程度のなまりなら
ば，上記発光特性に，悪影響を及ぼさず，かつ本発明の
目的を十分に達成することが可能である。また，上記負
電圧パルスの立下がり部分Ｂ（第２図（ｂ））は急激で
あってもデータ入力クロックＤ−CLKを乱すことはない
ということが実験的にわかっている。なお，スイッチ回
路SW1は,ELパネル１のスキャン動作が１画面（スキャン
ラインS1〜Smまで）分終了した後にオンとなり，同時に
スキャンドライバ61〜6mをすべてオンとすることによっ
て正電圧＋VRボルトをELパネル１上の各容量Ｃに印加し
リフレッシュする働きをする。
ッチSW1とSW3が閉じスイッチSW2が開くことによって負
電圧−VSボルトが信号線25に印加される。この時，抵抗
21がスイッチ回路SW2に直列に挿入されているためELパ
ネルへの各マトリクス部分の容量Ｃの抵抗21との時定数
によってパルスの立上がりは第２図（ｂ）の破線に示す
ようにわずかになまったものとなる。これによって，信
号線25が接続される各スキャンラインからELパネル１上
の容量Ｃ及び，データドライバ51,52,・・・,5nを介し
て信号線９からアース，又は信号線8,キャパシタ10から
アースへ急激に電流が流れることを防いでいる。従っ
て，従来例のように第２図（ｂ）の実線で示したパルス
の急激な立上がりによるデータ入力クロックＤ−CLKの
乱れを防ぐことができシフトレジスタ３に入力されるシ
リアルデータDATAにエラーが起こることがなくなる。こ
の場合，第２図（ｂ）の破線のパルスのなまり方があま
り大きいとELパネル１の発光特性に逆に悪影響を及ぼす
が，本実施例の場合抵抗21の値は10〜50オーム程度であ
り，第２図（ｂ）の負電圧パルス幅Ｔ≒30μｓ（マイク
ロセカンド）に対して，なまりによる時間幅TR≒５μｓ
程度になるように設定される。この程度のなまりなら
ば，上記発光特性に，悪影響を及ぼさず，かつ本発明の
目的を十分に達成することが可能である。また，上記負
電圧パルスの立下がり部分Ｂ（第２図（ｂ））は急激で
あってもデータ入力クロックＤ−CLKを乱すことはない
ということが実験的にわかっている。なお，スイッチ回
路SW1は,ELパネル１のスキャン動作が１画面（スキャン
ラインS1〜Smまで）分終了した後にオンとなり，同時に
スキャンドライバ61〜6mをすべてオンとすることによっ
て正電圧＋VRボルトをELパネル１上の各容量Ｃに印加し
リフレッシュする働きをする。
以上，第１図に示した本発明の一実施例によればスイ
ッチ回路SW2に直列に抵抗を接続するだけでデータ入力
クロックへの悪影響（ノイズの発生）を抑制することが
できる。
ッチ回路SW2に直列に抵抗を接続するだけでデータ入力
クロックへの悪影響（ノイズの発生）を抑制することが
できる。
また，本発明の他の実施例として電源のスイッチ回路
と直列に抵抗を挿入するのではなく，スイッチ回路自体
にオン抵抗の高い素子を用いることにより，同様の効果
を得ることが可能である。
と直列に抵抗を挿入するのではなく，スイッチ回路自体
にオン抵抗の高い素子を用いることにより，同様の効果
を得ることが可能である。
本発明によれば，マトリクス表示装置の駆動回路にお
いて，スキャンパルス発生手段の出力インピーダンス
（抵抗）を高めることによって，パルス電圧の急激な立
上がりを抑制し，ノイズの発生を除くことができる。
いて，スキャンパルス発生手段の出力インピーダンス
（抵抗）を高めることによって，パルス電圧の急激な立
上がりを抑制し，ノイズの発生を除くことができる。
第１図は本発明によるマトリクス表示装置とその駆動回
路の全体的な構成図， 第２図はデータ入力クロックとスキャンパルスの関係の
説明図， 第３図は従来の高圧パルス発生回路の構成図である。 ２……高圧パルス発生回路， 21……抵抗， SW1,SW2,SW3……スイッチ回路， Ｄ−CLK……データ入力クロック．
路の全体的な構成図， 第２図はデータ入力クロックとスキャンパルスの関係の
説明図， 第３図は従来の高圧パルス発生回路の構成図である。 ２……高圧パルス発生回路， 21……抵抗， SW1,SW2,SW3……スイッチ回路， Ｄ−CLK……データ入力クロック．
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 久 川崎市中原区上小田中1015番地 富士通 株式会社内 (56)参考文献 特開 昭60−243698（ＪＰ，Ａ) 特開 昭59−151195（ＪＰ，Ａ) 特開 昭50−99221（ＪＰ，Ａ) 特開 昭51−47322（ＪＰ，Ａ) 特開 昭58−113986（ＪＰ，Ａ)
Claims (3)
- 【請求項１】複数のデータラインと複数のスキャンライ
ンとが格子状に交差することにより形状されるマトリク
ス電極を備えた表示手段を有する表示装置に対して、全
てのスキャンラインに設けられ、前記複数のスキャンラ
インのうち１つを選択する選択手段と、前記全てのスキ
ャンラインに選択手段を介して共通に接続され、前記選
択手段によって選択されたスキャンラインに対してスキ
ャンパルス電圧を発生、供給するスキャンパルス発生手
段を有し、該スキャンパルス発生手段の出力インピーダ
ンスは高く設定されることを特徴とするマトリクス表示
装置の駆動回路。 - 【請求項２】前記スキャンパルス発生手段は、パルス電
圧供給手段と該パルス電圧供給手段へ接続されるスイッ
チ手段と、第１の端子が該スイッチ手段と接続される抵
抗素子とによって構成され、該抵抗素子の第２の端子は
前記選択手段に接続されることを特徴とする特許請求の
範囲第１項記載のマトリクス表示装置の駆動回路。 - 【請求項３】前記抵抗素子は10オーム以上50オーム以下
の抵抗値を有することを特徴とする特許請求の範囲第２
項記載のマトリクス表示装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039100A JP2656465B2 (ja) | 1985-02-28 | 1985-02-28 | マトリクス表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039100A JP2656465B2 (ja) | 1985-02-28 | 1985-02-28 | マトリクス表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61198289A JPS61198289A (ja) | 1986-09-02 |
| JP2656465B2 true JP2656465B2 (ja) | 1997-09-24 |
Family
ID=12543654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60039100A Expired - Lifetime JP2656465B2 (ja) | 1985-02-28 | 1985-02-28 | マトリクス表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656465B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63249895A (ja) * | 1987-04-07 | 1988-10-17 | シャープ株式会社 | Ｅｌデイスプレイの駆動回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350697A (en) * | 1976-10-19 | 1978-05-09 | Sanyo Electric Co Ltd | Noise generation preventing circuit |
-
1985
- 1985-02-28 JP JP60039100A patent/JP2656465B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61198289A (ja) | 1986-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5754156A (en) | LCD driver IC with pixel inversion operation | |
| KR100242244B1 (ko) | 스캐닝 회로 | |
| US5652600A (en) | Time multiplexed gray scale approach | |
| US7119784B2 (en) | Peripheral drive circuit of liquid crystal electro-optical device | |
| EP3832635A1 (en) | Shift register, gate driving circuit, display device, and gate driving method | |
| AU671181B2 (en) | A select driver circuit for an LCD display | |
| US7138973B2 (en) | Cholesteric liquid crystal display device and display driver | |
| CN101681682A (zh) | 移位寄存器、显示驱动器和显示器 | |
| JPS63113497A (ja) | 表示装置の動作方法および表示装置 | |
| US6496173B1 (en) | RLCD transconductance sample and hold column buffer | |
| JP2656465B2 (ja) | マトリクス表示装置の駆動回路 | |
| JP3481166B2 (ja) | 液晶駆動装置 | |
| JP2000148096A (ja) | デジタル画像信号入力対応周辺回路内蔵型液晶表示装置 | |
| KR100272714B1 (ko) | 복수의 행을 총괄적으로 중화하는 방법 및 이를 위한 액정 표시 장치 | |
| JP3879275B2 (ja) | マトリクス型表示装置 | |
| JP2755230B2 (ja) | プラズマディスプレイパネル駆動回路の制御方法 | |
| JPH07225567A (ja) | アクティブマトリクス型液晶表示装置の階調駆動回路及びその液晶表示装置 | |
| JP3228958B2 (ja) | 放電型パネルの駆動方法および放電型パネルの駆動装置 | |
| JP2761125B2 (ja) | 放電型パネル駆動方法 | |
| US20260073827A1 (en) | Gate driver, display panel and display device | |
| CN112863449B (zh) | 一种发光控制电路及其驱动方法、显示面板及显示装置 | |
| JPS6017788A (ja) | マトリクス型デイスプレイのデ−タ転送方法 | |
| JP2003216107A (ja) | 表示パネルの駆動装置 | |
| JP2026000384A (ja) | 駆動回路、及び表示装置 | |
| JPH0469392B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |