JP2760320B2 - ダイボンディング方法およびその装置 - Google Patents
ダイボンディング方法およびその装置Info
- Publication number
- JP2760320B2 JP2760320B2 JP19355795A JP19355795A JP2760320B2 JP 2760320 B2 JP2760320 B2 JP 2760320B2 JP 19355795 A JP19355795 A JP 19355795A JP 19355795 A JP19355795 A JP 19355795A JP 2760320 B2 JP2760320 B2 JP 2760320B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead frame
- grade
- frame
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 78
- 239000000853 adhesive Substances 0.000 claims description 26
- 230000001070 adhesive effect Effects 0.000 claims description 26
- 238000003825 pressing Methods 0.000 claims description 10
- 235000012431 wafers Nutrition 0.000 description 18
- 239000008188 pellet Substances 0.000 description 13
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、枠部に囲まれるア
イランド部の複数を一方向に並べ構成される帯状のリー
ドフレームの該アイランドに半導体チップを搭載するダ
イボンディング方法およびその装置に関する。
イランド部の複数を一方向に並べ構成される帯状のリー
ドフレームの該アイランドに半導体チップを搭載するダ
イボンディング方法およびその装置に関する。
【０００２】
【従来の技術】従来、ダイボンディング工程は、ウェハ
に素子形成のための不純物の拡散や素子への配線など行
なうチップ形成工程から組立工程に入る最初の工程であ
る。また、このダイボンディング工程に入る前に、ウェ
ハの状態で半導体チップとなる各集積回路形成領域の電
気特性を測定し各領域における特性グレードを分類し、
その後、粘着シートに貼り付けられたウエハを切断刃で
個々の領域に切断して半導体チップに分離していた。
に素子形成のための不純物の拡散や素子への配線など行
なうチップ形成工程から組立工程に入る最初の工程であ
る。また、このダイボンディング工程に入る前に、ウェ
ハの状態で半導体チップとなる各集積回路形成領域の電
気特性を測定し各領域における特性グレードを分類し、
その後、粘着シートに貼り付けられたウエハを切断刃で
個々の領域に切断して半導体チップに分離していた。
【０００３】ダイボンディング方法は、まず、一枚のウ
ェハから分離された半導体チップを貼り付けた粘着シー
トを枠とともにペレットピックアップステージに固定す
る。次に、電気特性結果情報に基ずき同一グレードの半
導体チップのみをコレットで順次拾い、予じめダイステ
ージに載置され接着剤が塗布されたリードフレームのア
イランドのそれぞれに半導体チップを押し付け搭載す
る。
ェハから分離された半導体チップを貼り付けた粘着シー
トを枠とともにペレットピックアップステージに固定す
る。次に、電気特性結果情報に基ずき同一グレードの半
導体チップのみをコレットで順次拾い、予じめダイステ
ージに載置され接着剤が塗布されたリードフレームのア
イランドのそれぞれに半導体チップを押し付け搭載す
る。
【０００４】そして、粘着シート上に同一グレードの半
導体チップが無くなったら、別のウェハから分離された
半導体チップを貼付けられた粘着シートを枠とともにペ
レットピックアップステージに固定する。そして、前述
と同様に同一グレードの半導体チップをリードフレーム
のアイランドに搭載する。予定数のリードフレームに半
導体チップを搭載したら、この同一グレードの半導体チ
ップを搭載したリードフレームを例えばＡロット呼び、
次工程へ送る。
導体チップが無くなったら、別のウェハから分離された
半導体チップを貼付けられた粘着シートを枠とともにペ
レットピックアップステージに固定する。そして、前述
と同様に同一グレードの半導体チップをリードフレーム
のアイランドに搭載する。予定数のリードフレームに半
導体チップを搭載したら、この同一グレードの半導体チ
ップを搭載したリードフレームを例えばＡロット呼び、
次工程へ送る。
【０００５】次に、Ａロットで半導体チップが除かれた
粘着シートを枠とともに再びペレットピックアップステ
ージに固定する。そして、電気特性結果情報に基ずき前
述とは別の同一グレードの半導体チップのみをコレット
で順次拾い、予じめダイステージに載置され接着剤が塗
布されたリードフレームのアイランドのそれぞれに半導
体チップを押し付け搭載する。そして、粘着シート上に
同一グレードの半導体チップが無くなったら、別のウェ
ハから分離され既に前述のグレードの半導体チップが除
かれた粘着シートを枠とともにペレットピックアップス
テージに固定する。そして、前述と同様に同一グレード
の半導体チップをリードフレームのアイランドに搭載す
る。予定数のリードフレームに半導体チップを搭載した
ら、この同一グレードの半導体チップを搭載したリード
フレームを例えばＢロット呼び、次工程へ送る。
粘着シートを枠とともに再びペレットピックアップステ
ージに固定する。そして、電気特性結果情報に基ずき前
述とは別の同一グレードの半導体チップのみをコレット
で順次拾い、予じめダイステージに載置され接着剤が塗
布されたリードフレームのアイランドのそれぞれに半導
体チップを押し付け搭載する。そして、粘着シート上に
同一グレードの半導体チップが無くなったら、別のウェ
ハから分離され既に前述のグレードの半導体チップが除
かれた粘着シートを枠とともにペレットピックアップス
テージに固定する。そして、前述と同様に同一グレード
の半導体チップをリードフレームのアイランドに搭載す
る。予定数のリードフレームに半導体チップを搭載した
ら、この同一グレードの半導体チップを搭載したリード
フレームを例えばＢロット呼び、次工程へ送る。
【０００６】このように、ダイボンデイング工程以降の
組立工程では、異なるグレードの半導体チップが混在し
ないようにロット管理を行なっていた。
組立工程では、異なるグレードの半導体チップが混在し
ないようにロット管理を行なっていた。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来のダイボンディング方法では、同一グレード毎に
ウェハから分離された半導体チップを貼付けられた粘着
シートをペレットピックアップステージに載置し直さな
ければならない。その結果、交換作業中はダイボンディ
ング動作を停止しなければならずスループットの低下を
招くばかりか、実際の稼働率が低いという問題がある。
た従来のダイボンディング方法では、同一グレード毎に
ウェハから分離された半導体チップを貼付けられた粘着
シートをペレットピックアップステージに載置し直さな
ければならない。その結果、交換作業中はダイボンディ
ング動作を停止しなければならずスループットの低下を
招くばかりか、実際の稼働率が低いという問題がある。
【０００８】また、異種グレードが混入しないように後
工程に対し分割済みのロット構成で流す必要があるの
で、ダイボンデイング工程と同様に後工程に生産性の低
下を招き、さらに、ロット構成の多様化による生産管理
工数の増大およびＴＡＴの遅延などの問題も生ずる。
工程に対し分割済みのロット構成で流す必要があるの
で、ダイボンデイング工程と同様に後工程に生産性の低
下を招き、さらに、ロット構成の多様化による生産管理
工数の増大およびＴＡＴの遅延などの問題も生ずる。
【０００９】従って、本発明の目的は、処理速度が早く
実質の稼働率の高めるとともに後工程の管理工数の低減
が図れるダイボンディング方法およびその装置を提供す
ることである。
実質の稼働率の高めるとともに後工程の管理工数の低減
が図れるダイボンディング方法およびその装置を提供す
ることである。
【００１０】
【課題を解決するための手段】本発明の特徴は、枠部に
囲まれるアイランド部の複数を一方向に並べ構成される
帯状のリードフレームの該アイランドに半導体チップを
搭載するダイボンディング方法において、前記半導体チ
ップを接着剤を介して前記アイランド部に押し付けると
同時に前記枠部に変形を与えることなく該枠部にグレー
ド識別マークを捺印するダイボンディング方法である。
囲まれるアイランド部の複数を一方向に並べ構成される
帯状のリードフレームの該アイランドに半導体チップを
搭載するダイボンディング方法において、前記半導体チ
ップを接着剤を介して前記アイランド部に押し付けると
同時に前記枠部に変形を与えることなく該枠部にグレー
ド識別マークを捺印するダイボンディング方法である。
【００１１】また、本発明の他の特徴は、前記リードフ
レームを載置する台と、前記アイランド部に前記接着剤
を塗布する接着剤塗布部と、ウェハから分割された前記
半導体チップを保持し前記アイランド部に該半導体チッ
プを押し付けるコレット部と、このコレット部の押し付
け動作と同時に前記枠部に捺印する前記グレード識別マ
ークの複数の印部を具備する押印部と、前記半導体チッ
プの電気特性値に対応する前記押印部の前記グレード識
別マークの印部に切替える印部切替え部とを備えるダイ
ボンディング装置である。
レームを載置する台と、前記アイランド部に前記接着剤
を塗布する接着剤塗布部と、ウェハから分割された前記
半導体チップを保持し前記アイランド部に該半導体チッ
プを押し付けるコレット部と、このコレット部の押し付
け動作と同時に前記枠部に捺印する前記グレード識別マ
ークの複数の印部を具備する押印部と、前記半導体チッ
プの電気特性値に対応する前記押印部の前記グレード識
別マークの印部に切替える印部切替え部とを備えるダイ
ボンディング装置である。
【００１２】さらに、前記押印部が前記コレット部に取
付けられていることが望ましい。
付けられていることが望ましい。
【００１３】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１４】図１は本発明のダイボンディング方法の一
実施の形態を説明するための製品の流れを示す図であ
る。このダイボンディング方法は、図１に示すように、
まず、電気特性選別工程で電気特性が行なわれ各チップ
領域がグレード分類されたウェハ２１がダイシングされ
半導体チップ２２に分割分離され粘着シート１６に貼付
けられた状態でダイボンディング工程に送られてくる。
次に、ペレットピックアップステージに半導体チップ２
２を貼付けた粘着シート１６を外枠１７とともに載置す
る。
実施の形態を説明するための製品の流れを示す図であ
る。このダイボンディング方法は、図１に示すように、
まず、電気特性選別工程で電気特性が行なわれ各チップ
領域がグレード分類されたウェハ２１がダイシングされ
半導体チップ２２に分割分離され粘着シート１６に貼付
けられた状態でダイボンディング工程に送られてくる。
次に、ペレットピックアップステージに半導体チップ２
２を貼付けた粘着シート１６を外枠１７とともに載置す
る。
【００１５】次に、コレットが粘着シート１６の最も端
に付着している半導体チップ２２を拾うとともにフロッ
ピイディスクであるＦＤ１５に記憶されているウェハの
半導体チップの位置情報とそれらの電気特性データ情報
をもとに拾われた半導体チップ２２に対応するグレード
識別マークの印部を選び、予じめ接着剤が塗布されたリ
ードフレーム２０のアイランド１９に半導体チップ２２
をコレットで押し付けると同時に印部をリードフレーム
２０の枠部１８に押しドット２つのグレード認識マーク
８を捺印する。
に付着している半導体チップ２２を拾うとともにフロッ
ピイディスクであるＦＤ１５に記憶されているウェハの
半導体チップの位置情報とそれらの電気特性データ情報
をもとに拾われた半導体チップ２２に対応するグレード
識別マークの印部を選び、予じめ接着剤が塗布されたリ
ードフレーム２０のアイランド１９に半導体チップ２２
をコレットで押し付けると同時に印部をリードフレーム
２０の枠部１８に押しドット２つのグレード認識マーク
８を捺印する。
【００１６】次に、コレットをペレットピックアップス
テージ上に戻し、前述の半導体チップの隣の半導体チッ
プ２２を拾い、ＦＤ１５に記憶されているウェハの半導
体チップの位置情報とそれらの電気特性データ情報をも
とに拾われた半導体チップ２２に対応するグレード識別
マークの印部を選び、アイランド１９に半導体チップ２
２をコレットで押し付けると同時に印部をリードフレー
ム２０の枠部１８に押しドット１つのグレード認識マー
ク８を捺印する。
テージ上に戻し、前述の半導体チップの隣の半導体チッ
プ２２を拾い、ＦＤ１５に記憶されているウェハの半導
体チップの位置情報とそれらの電気特性データ情報をも
とに拾われた半導体チップ２２に対応するグレード識別
マークの印部を選び、アイランド１９に半導体チップ２
２をコレットで押し付けると同時に印部をリードフレー
ム２０の枠部１８に押しドット１つのグレード認識マー
ク８を捺印する。
【００１７】このように、順次、粘着シート１６に付着
している半導体チップ２２を端から順に拾い、ＦＤ１５
に記憶されているウェハの半導体チップの位置情報とそ
れらの電気特性データ情報をもとに拾われた半導体チッ
プ２２に対応するグレード識別マークの印部を選び、ア
イランド１９に半導体チップ２２をコレットで押し付け
ると同時に印部をリードフレーム２０の枠部１８に押し
グレード認識マーク８を捺印し粘着シート１６に貼付け
られた半導体チップを不良のものを除いて無くなるまで
繰返して行なう。
している半導体チップ２２を端から順に拾い、ＦＤ１５
に記憶されているウェハの半導体チップの位置情報とそ
れらの電気特性データ情報をもとに拾われた半導体チッ
プ２２に対応するグレード識別マークの印部を選び、ア
イランド１９に半導体チップ２２をコレットで押し付け
ると同時に印部をリードフレーム２０の枠部１８に押し
グレード認識マーク８を捺印し粘着シート１６に貼付け
られた半導体チップを不良のものを除いて無くなるまで
繰返して行なう。
【００１８】そして、新に特性選別されダイシングされ
た半導体チップ２２を貼付けられた粘着シート１６を外
枠１７とともにペレットピックアップステージに載置
し、前述と同じ動作をロット数に達するまで繰返して行
ないダイボンデイング工程を終了する。そして、後工程
であるワイヤボンディング工程および樹脂封止工程にリ
ードフレーム状態で送り、ワイヤの接続を行ないしかる
後樹脂でワイヤと半導体チップとの周囲を包む。そし
て、リードフレーム２０を個別の分離済リードフレーム
２０ａに分離切断し、仕上げを行なうとともにグレード
認識マーク８によって種分けされるとともにそれぞれの
包装トレー２３に成形済み半導体装置２０ｂとして収納
される。
た半導体チップ２２を貼付けられた粘着シート１６を外
枠１７とともにペレットピックアップステージに載置
し、前述と同じ動作をロット数に達するまで繰返して行
ないダイボンデイング工程を終了する。そして、後工程
であるワイヤボンディング工程および樹脂封止工程にリ
ードフレーム状態で送り、ワイヤの接続を行ないしかる
後樹脂でワイヤと半導体チップとの周囲を包む。そし
て、リードフレーム２０を個別の分離済リードフレーム
２０ａに分離切断し、仕上げを行なうとともにグレード
認識マーク８によって種分けされるとともにそれぞれの
包装トレー２３に成形済み半導体装置２０ｂとして収納
される。
【００１９】このリードフレーム自体に識別マークを施
すことは公知の技術である。倒えば、特開昭６４ー２０
６３４号公報に開示されているように、リードフレーム
の外側に切欠きあるいはノッチを形成し識別子としてい
る。
すことは公知の技術である。倒えば、特開昭６４ー２０
６３４号公報に開示されているように、リードフレーム
の外側に切欠きあるいはノッチを形成し識別子としてい
る。
【００２０】しかしながら、このような切欠きやノッチ
を本発明のリードフレームのグレード識別マークに適用
しようとすると以下の問題がある。まず、金属板である
リードフレームに切欠きあるいはノッチを形成しようと
すると、ポンチを叩く機械的な機構を設けなくてはなら
ない上に、コレットによる半導体チップを搭載する際
に、ポンチの衝撃力が伝わらないように、コレットと引
離して配置し半導体チップが搭載されてから、切欠きあ
るいはノッチを形成するといった半導体チップの位置ず
れに十分配慮しなければならないこととシーケンスによ
る遅れがあることを覚悟しなければならい。
を本発明のリードフレームのグレード識別マークに適用
しようとすると以下の問題がある。まず、金属板である
リードフレームに切欠きあるいはノッチを形成しようと
すると、ポンチを叩く機械的な機構を設けなくてはなら
ない上に、コレットによる半導体チップを搭載する際
に、ポンチの衝撃力が伝わらないように、コレットと引
離して配置し半導体チップが搭載されてから、切欠きあ
るいはノッチを形成するといった半導体チップの位置ず
れに十分配慮しなければならないこととシーケンスによ
る遅れがあることを覚悟しなければならい。
【００２１】もう一つ問題は、このような切欠きやノッ
チをリードフレームの外側に形成すると、リードフレー
ムに変形やかえりを生じさせ、この変形やかえりのため
に、ダイボンディング装置やワイヤボンディング装置の
リードフレームのガイド機構におけるリードフレームの
摺動が円滑に行なわれず、位置決め不具合によるマウン
ト不良やワイヤ接続不良を起すことがある。
チをリードフレームの外側に形成すると、リードフレー
ムに変形やかえりを生じさせ、この変形やかえりのため
に、ダイボンディング装置やワイヤボンディング装置の
リードフレームのガイド機構におけるリードフレームの
摺動が円滑に行なわれず、位置決め不具合によるマウン
ト不良やワイヤ接続不良を起すことがある。
【００２２】図２（ａ）および（ｂ）はリードフレーム
に捺印されたグレード識別マークの例を示す図である。
そこで、本発明は、グレード識別マークを形成するのに
リードフレームに変形を与えないようにインクで捺印し
たことである。そして、樹脂封着時の加熱によってイン
クが変色しないように、顔料に無機材料を使用すること
が望ましい。
に捺印されたグレード識別マークの例を示す図である。
そこで、本発明は、グレード識別マークを形成するのに
リードフレームに変形を与えないようにインクで捺印し
たことである。そして、樹脂封着時の加熱によってイン
クが変色しないように、顔料に無機材料を使用すること
が望ましい。
【００２３】また、捺印されるグレード識別マークの形
状は、例えば、図２（ａ）に示すように、ドットで示す
か、あるいは、図２（ｂ）に示すように、アルファベッ
トで示すかである。ドットで示す場合は、グレード分類
が少ないとき適しており、アルファベットのときはグレ
ード分類が多いときに適している。ただし、Ｄ，Ｏなど
のマークは、捺印によりＣと紛らわしくなるので、避け
ることが望ましい。
状は、例えば、図２（ａ）に示すように、ドットで示す
か、あるいは、図２（ｂ）に示すように、アルファベッ
トで示すかである。ドットで示す場合は、グレード分類
が少ないとき適しており、アルファベットのときはグレ
ード分類が多いときに適している。ただし、Ｄ，Ｏなど
のマークは、捺印によりＣと紛らわしくなるので、避け
ることが望ましい。
【００２４】図３は本発明のダイボンディング装置の一
実施の形態を示す斜視図である。このダイボンディング
装置は、図３に示すように、リードフレーム２０を一駒
ずつ送り位置決め載置する台５と、アイランド部１９に
Ａｇペーストを塗布する塗布部６と、ウェハから分割さ
れ粘着シート１６に貼付けられた半導体チップ２２を吸
着保持しアイランド部１９に半導体チップ２２を押し付
けるコレット部３と、このコレット部３の押し付け動作
と同時に枠部１８に捺印するグレード識別マーク８の複
数の印部１ａ〜１ｄを具備するターレットヘッド２と、
半導体チップの電気特性値に対応するターレットヘッド
２のグレード識別マークの印部１ａ〜１ｄにインデック
ス機構部（図示せず）とを備えている。
実施の形態を示す斜視図である。このダイボンディング
装置は、図３に示すように、リードフレーム２０を一駒
ずつ送り位置決め載置する台５と、アイランド部１９に
Ａｇペーストを塗布する塗布部６と、ウェハから分割さ
れ粘着シート１６に貼付けられた半導体チップ２２を吸
着保持しアイランド部１９に半導体チップ２２を押し付
けるコレット部３と、このコレット部３の押し付け動作
と同時に枠部１８に捺印するグレード識別マーク８の複
数の印部１ａ〜１ｄを具備するターレットヘッド２と、
半導体チップの電気特性値に対応するターレットヘッド
２のグレード識別マークの印部１ａ〜１ｄにインデック
ス機構部（図示せず）とを備えている。
【００２５】押印部であるターレットヘッド２は、例え
ば、９０°にそれぞれ異なるグレード識別マークをもつ
印部１ａ〜１ｄが等配分され、ターレットヘッド２の背
面にあるインデックス機構により印部１ａ〜１ｄは切換
えられる。また、インキはターレットヘッド２のジャケ
ットに貯えられ、印部１ａ〜１ｄを押すことによる内蔵
するスプリングが圧縮されジャケットと通ずる弁が開き
ジャケット内のインキが印部１ａ〜１ｄの空間部に流れ
ポ一ラスな捺印面に滲み出る。
ば、９０°にそれぞれ異なるグレード識別マークをもつ
印部１ａ〜１ｄが等配分され、ターレットヘッド２の背
面にあるインデックス機構により印部１ａ〜１ｄは切換
えられる。また、インキはターレットヘッド２のジャケ
ットに貯えられ、印部１ａ〜１ｄを押すことによる内蔵
するスプリングが圧縮されジャケットと通ずる弁が開き
ジャケット内のインキが印部１ａ〜１ｄの空間部に流れ
ポ一ラスな捺印面に滲み出る。
【００２６】次に、このダイボンディング装置の動作を
説明する。まず、ペレットピックアップステージ４に半
導体チップ２２を貼付けた粘着シート１６を外枠１７と
ともに載置する。次に、ペレットピックアップステージ
４が移動しコレット部３が拾う位置に半導体チップ２２
を位置決めする。そして、位置決めされた半導体チップ
２２の位置情報からＦＤから対応するグレード識別マー
ク信号を得る。そして、コレット部３が矢印に示すよう
に移動し半導体チップ２２を拾うとともにグレード識別
マーク信号によりターレットヘッド２を動作させ半導体
チップ２２に対応するグレード識別マークの印部１ａ〜
１ｄに切換える。
説明する。まず、ペレットピックアップステージ４に半
導体チップ２２を貼付けた粘着シート１６を外枠１７と
ともに載置する。次に、ペレットピックアップステージ
４が移動しコレット部３が拾う位置に半導体チップ２２
を位置決めする。そして、位置決めされた半導体チップ
２２の位置情報からＦＤから対応するグレード識別マー
ク信号を得る。そして、コレット部３が矢印に示すよう
に移動し半導体チップ２２を拾うとともにグレード識別
マーク信号によりターレットヘッド２を動作させ半導体
チップ２２に対応するグレード識別マークの印部１ａ〜
１ｄに切換える。
【００２７】次に、予じめ塗布部６によりＡｇペースト
剤が塗布されたリードフレーム２０のアイランド１９に
半導体チップ２２をコレット部３で押し付けると同時に
印部１ａ〜１ｄをリードフレーム２０の枠部１８に押し
ドットで示すグレード認識マーク８を捺印する。
剤が塗布されたリードフレーム２０のアイランド１９に
半導体チップ２２をコレット部３で押し付けると同時に
印部１ａ〜１ｄをリードフレーム２０の枠部１８に押し
ドットで示すグレード認識マーク８を捺印する。
【００２８】次に、台５上のリードフレーム２０を一コ
マ送り、Ａｇペースト剤が塗布されたリードフレーム２
０のアイランド部１９をコレット部３の下部に位置決め
する。それと同時にペレットピックアップステージ４を
１ピッチ移動させ、コレット部３が拾うべき位置に半導
体チップ２２を位置決めする。そして、前述と同様に半
導体チップの隣の半導体チップ２２を拾い、ＦＤ１５に
記憶されているウェハの半導体チップの位置情報とそれ
らの電気特性データ情報をもとに半導体チップ２２に対
応するグレード識別マークの印部１ａ〜１ｄを選び切換
え、コレット部３を移動し半導体チップ２２を拾いアイ
ランド部１９に半導体チップ２２をコレット部３で押し
付けると同時に印部１ａ〜１ｄをリードフレーム２０の
枠部１８に押しドットで示すグレード認識マーク８を捺
印する。
マ送り、Ａｇペースト剤が塗布されたリードフレーム２
０のアイランド部１９をコレット部３の下部に位置決め
する。それと同時にペレットピックアップステージ４を
１ピッチ移動させ、コレット部３が拾うべき位置に半導
体チップ２２を位置決めする。そして、前述と同様に半
導体チップの隣の半導体チップ２２を拾い、ＦＤ１５に
記憶されているウェハの半導体チップの位置情報とそれ
らの電気特性データ情報をもとに半導体チップ２２に対
応するグレード識別マークの印部１ａ〜１ｄを選び切換
え、コレット部３を移動し半導体チップ２２を拾いアイ
ランド部１９に半導体チップ２２をコレット部３で押し
付けると同時に印部１ａ〜１ｄをリードフレーム２０の
枠部１８に押しドットで示すグレード認識マーク８を捺
印する。
【００２９】このように、順次、粘着シート１６に付着
している半導体チップ２２を端から順に拾い、ＦＤ１５
に記憶されているウェハの半導体チップの位置情報とそ
れらの電気特性データ情報をもとに拾われた半導体チッ
プ２２に対応するグレード識別マークの印部１ａ〜１ｄ
を選び、アイランド１９に半導体チップ２２をコレット
で押し付けると同時に印部１ａ〜１ｄをリードフレーム
２０の枠部１８に押しグレード認識マーク８を捺印し粘
着シート１６に貼付けられた半導体チップを不良のもの
を除いて無くなるまで繰返して行なう。
している半導体チップ２２を端から順に拾い、ＦＤ１５
に記憶されているウェハの半導体チップの位置情報とそ
れらの電気特性データ情報をもとに拾われた半導体チッ
プ２２に対応するグレード識別マークの印部１ａ〜１ｄ
を選び、アイランド１９に半導体チップ２２をコレット
で押し付けると同時に印部１ａ〜１ｄをリードフレーム
２０の枠部１８に押しグレード認識マーク８を捺印し粘
着シート１６に貼付けられた半導体チップを不良のもの
を除いて無くなるまで繰返して行なう。
【００３０】なお、このダイボンディング装置では、グ
レード分類のためのウェハの差し換えが無くなる他に、
同一グレードの半導体チップを拾うためのペレットピッ
クアップステージの移動する必要も無くなり、さらに、
押印部の動作がコレット部の下降動作と同時にできるの
で、半導体チップをリードフレームにマウントするトー
タル時間をより短縮できる利点がある。
レード分類のためのウェハの差し換えが無くなる他に、
同一グレードの半導体チップを拾うためのペレットピッ
クアップステージの移動する必要も無くなり、さらに、
押印部の動作がコレット部の下降動作と同時にできるの
で、半導体チップをリードフレームにマウントするトー
タル時間をより短縮できる利点がある。
【００３１】
【発明の効果】以上説明したように本発明は、リードフ
レームに搭載すべく半導体チップの電気特性グレードを
リードフレームにマークで示すように捺印することによ
って、ダイボンディングする際にグレード毎に分割しダ
イボンディングするためのロットを含む枚数のウェハの
差し換え作業が不要となり、その結果、装置の稼働率も
上昇し、装置のスループットも高くすることができた。
レームに搭載すべく半導体チップの電気特性グレードを
リードフレームにマークで示すように捺印することによ
って、ダイボンディングする際にグレード毎に分割しダ
イボンディングするためのロットを含む枚数のウェハの
差し換え作業が不要となり、その結果、装置の稼働率も
上昇し、装置のスループットも高くすることができた。
【００３２】また、グレードを示すマークがリードフレ
ームの一コマの枠部に残るので、リードフレーム毎の管
理が不要となり管理工数の大幅の低減が図ることができ
るとともに管理不要のために後工程の装置の稼働率も上
げることができた。
ームの一コマの枠部に残るので、リードフレーム毎の管
理が不要となり管理工数の大幅の低減が図ることができ
るとともに管理不要のために後工程の装置の稼働率も上
げることができた。
【図１】本発明のダイボンディング方法の一実施の形態
を説明するための製品の流れを示す図である。
を説明するための製品の流れを示す図である。
【図２】リードフレームに捺印されたグレード識別マー
クの例を示す図である。
クの例を示す図である。
【図３】本発明のダイボンディング装置の一実施の形態
を示す斜視図である。
を示す斜視図である。
１ａ，１ｂ，１ｃ，１ｄ 印部 ２ ターレットヘッド ３ コレット部 ４ ペレットピックアップステージ ５ 台 ６ 塗布部 ８ グレード識別マーク １５ ＦＤ １６ 粘着シート １７ 外枠 １８ 枠部 １９ アイランド部 ２０ リードフレーム ２１ ウェハ ２２ 半導体チップ
Claims (3)
- 【請求項１】 枠部に囲まれるアイランド部の複数を一
方向に並べ構成される帯状のリードフレームの該アイラ
ンドに半導体チップを搭載するダイボンディング方法に
おいて、前記半導体チップを接着剤を介して前記アイラ
ンド部に押し付けると同時に前記枠部に変形を与えるこ
となく該枠部にグレード識別マークを捺印することを特
徴とするダイボンディング方法。 - 【請求項２】 前記リードフレームを載置する台と、前
記アイランド部に前記接着剤を塗布する接着剤塗布部
と、ウェハから分割された前記半導体チップを保持し前
記アイランド部に該半導体チップを押し付けるコレット
部と、このコレット部の押し付け動作と同時に前記枠部
に捺印する前記グレード識別マークの複数の印部を具備
する押印部と、前記半導体チップの電気特性値に対応す
る前記押印部の前記グレード識別マークの印部に切替え
る印部切替え部とを備えることを特徴とするダイボンデ
ィング装置。 - 【請求項３】 前記押印部が前記コレット部に取付けら
れていることを特徴とする請求項２記載のダイボディン
グ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19355795A JP2760320B2 (ja) | 1995-07-28 | 1995-07-28 | ダイボンディング方法およびその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19355795A JP2760320B2 (ja) | 1995-07-28 | 1995-07-28 | ダイボンディング方法およびその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945710A JPH0945710A (ja) | 1997-02-14 |
| JP2760320B2 true JP2760320B2 (ja) | 1998-05-28 |
Family
ID=16310032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19355795A Expired - Lifetime JP2760320B2 (ja) | 1995-07-28 | 1995-07-28 | ダイボンディング方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2760320B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478205B1 (ko) * | 2001-12-28 | 2005-03-23 | 동부아남반도체 주식회사 | 다이본더의 불량마킹방법 |
| JP2007158283A (ja) * | 2005-12-06 | 2007-06-21 | Kataken Seiko Co Ltd | 組立、管理のための番地付与 |
-
1995
- 1995-07-28 JP JP19355795A patent/JP2760320B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0945710A (ja) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5776799A (en) | Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same | |
| US6555400B2 (en) | Method for substrate mapping | |
| US6589801B1 (en) | Wafer-scale production of chip-scale semiconductor packages using wafer mapping techniques | |
| JP3386126B2 (ja) | 回路ダイスをウエーハから分離するための方法および装置 | |
| EP1258370B1 (en) | Noncontact id card and method of manufacturing the same | |
| US4137546A (en) | Stamped lead frame for semiconductor packages | |
| US5027505A (en) | Method of producing electronic components | |
| US6680220B2 (en) | Method of embedding an identifying mark on the resin surface of an encapsulated semiconductor package | |
| AU661460B2 (en) | Automated method for the manufacture of transponder devices | |
| US5067229A (en) | Cutting device for use in manufacturing electronic components | |
| US5032542A (en) | Method of mass-producing integrated circuit devices using strip lead frame | |
| JP2760320B2 (ja) | ダイボンディング方法およびその装置 | |
| GB2024054A (en) | Stamping tools | |
| US5989474A (en) | Method for fabricating resin-sealed semiconductor device using leadframe provided with resin dam bar | |
| US6475878B1 (en) | Method for singulation of integrated circuit devices | |
| US5452635A (en) | Apparatus for integrated circuit lead-frame punching | |
| US7846775B1 (en) | Universal lead frame for micro-array packages | |
| US5166098A (en) | Method of manufacturing an encapsulated semiconductor device with a can type housing | |
| EP0177563B1 (en) | Robot gripper for integrated circuit leadframes | |
| CN101351885B (zh) | 半导体封装及其制造方法 | |
| JPH06268021A (ja) | フィルムキャリア打抜き金型 | |
| US5232463A (en) | Apparatus for manufacturing a semiconductor device | |
| US6033934A (en) | Semiconductor chip fabrication method and apparatus therefor | |
| JPH01212453A (ja) | 半導体装置 | |
| JP3382203B2 (ja) | リード加工金型 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980217 |