JP2903295B2 - 電子放出素子、それを用いた電子源並びに画像形成装置と、それらの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子放出素子、とりわ
け駆動による特性の劣化の抑制、素子への電圧印加に伴
う放電現象の抑制に優れ、長時間安定した電子放出の維
持が可能で、電子放出効率の優れた電子放出素子、及び
それを用いた電子源、表示装置、露光装置などの画像形
成装置、ならびにその製造方法に関するものである。

【０００２】

【従来の技術】従来より電子放出素子としては大別して
熱電子放出素子と冷陰極電子放出素子を用いた２種類が
知られている。冷陰極電子放出素子には電界放出型（以
下、「ＦＥ型」と称す。）、金属／絶縁層／金属型（以
下、「ＭＩＭ型」と称す。）や表面伝導型電子放出素子
等が有る。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ． Ｄｙｋｅ
ａｎｄ Ｗ．Ｗ． Ｄｏｌａｎ，“Ｆｉｅｌｄ Ｅｍ
ｉｓｓｉｏｎ”， Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔ
ｒｏｎ Ｐｈｙｓｉｃｓ， ８，８９（１９５６）ある
いはＣ．Ａ． Ｓｐｉｎｄｔ， “ＰＨＹＳＩＣＡＬ
Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍｆｉ
ｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔ
ｈ ｍｏｌｙｂｄｅｎｕｍ ｃｏｎｅｓ”， Ｊ． Ａ
ｐｐｌ． Ｐｈｙｓ． ，４７，５２４８（１９７６）
等に開示されたものが知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ． Ｍｅａ
ｄ， “Ｏｐｅｒａｔｉｏｎ ｏｆＴｕｎｎｅｌ−Ｅｍ
ｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ”， Ｊ． Ａｐｐｌ．
Ｐｈｙｓ．， ３２，６４６（１９６１）等に開示され
たものが知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ． Ｅｌｉｎｓｏｎ， Ｒａｄｉｏ Ｅｎｇ．
Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．， １０，１２９０（１
９６５）等に開示されたものがある。

【０００６】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるＳｎＯ₂ 薄膜を用いたもの、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉ
ｌｍｓ”， ９，３１７（１９７２）］、Ｉｎ₂ Ｏ₃ ／
ＳｎＯ₂ 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎ
ｄ Ｃ．Ｇ． Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎ
ｓ． ＥＤ Ｃｏｎｆ．”， ５１９（１９７５）］、
カーボン薄膜によるもの［荒木久 他：真空、第２６
巻、第１号、２２頁（１９８３）］等が報告されてい
る。

【０００７】これらの表面伝導型電子放出素子の典型的
な例として前述のＭ．ハートウェルの素子構成を図３４
に模式的に示す。同図において１は基板である。４は導
電性薄膜で、Ｈ型形状のパターンに、スパッタで形成さ
れた金属酸化物薄膜等からなり、後述の通電フォーミン
グと呼ばれる通電処理により電子放出部５が形成され
る。尚、図中の素子電極間隔Ｌは０．５〜１ｍｍ、Ｗ’
は０．１ｍｍで設定されている。

【０００８】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に予め通電フォーミングと
呼ばれる通電処理によって電子放出部５を形成するのが
一般的であった。即ち、通電フォーミングとは前記導電
性薄膜４の両端に直流電圧あるいは非常にゆっくりとし
た昇電圧例えば１Ｖ／分程度を印加通電し、導電性薄膜
を局所的に破壊、変形もしくは変質せしめ、電気的に高
抵抗な状態にした電子放出部５を形成することである。
尚、電子放出部５は導電性薄膜４の一部に亀裂等の間隙
部が発生し、その亀裂付近から電子放出が行われる。

【０００９】

【発明が解決しようとする課題】上記工程の後、電子放
出特性を改善するため、「活性化」と称する処理を行
い、上記電子放出部の亀裂近傍に、炭素・炭素化合物か
らなる膜（カーボン膜）を形成する。この工程は、例え
ば有機物質を含む雰囲気中で、素子にパルス電圧を印加
し、炭素・炭素化合物を電子放出部周辺に堆積させる方
法がある。この様にして形成されたカーボン膜は、主に
導電性薄膜の正極側に形成され、負極側ではわずかにし
か形成されない。さらには、安定な電子放出特性を得る
ため、上記炭素・炭素化合物の堆積が必要以上に進行し
ないように、素子の周辺に吸着したり、雰囲気中に残存
している有機物質を除去する「安定化」と称する工程を
施すことがある。

【００１０】表面伝導型電子放出素子を実用に供する場
合に求められる性能としては、大きな放出電流Ｉｅ、高
い電子放出効率η（（Ｉｅ／Ｉｆ）×１００［％］；
尚、Ｉｆは２つの素子電極間に流れる電流（素子電
流））が得られること、長時間電子放出を続けた場合の
電子放出特性の変化が少なく安定していること、さらに
は素子への電圧印加（素子電極間の電圧印加、および素
子とアノード電極間の電圧印加）に伴う放電現象が発生
しないことが挙げられる。

【００１１】これらの性能には素子の構成に関する多く
の要因が作用しているが、本発明者らは表面伝導型電子
放出素子の電子放出部亀裂及びその周辺に、上記活性化
処理により形成されるカーボン膜の分布や、活性化処理
の際の条件が上記の性能に強く関与していることを見い
だした。

【００１２】本発明の目的は、上記カーボン膜の分布・
膜質・処理条件などにつき吟味し、上記性能の向上を実
現することにある。

【００１３】

【課題を解決するための手段及び作用】上記目的を達成
すべく成された本発明の構成は以下の通りである。

【００１４】即ち、本発明の第一は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子において、
前記電子放出部がグラファイト膜を有し、該グラファイ
ト膜は、波長が５１４．５ｎｍ、スポット径が１μｍの
レーザー光源を用いたラマン分光分析による散乱光のピ
ークのうち、ａ）．１５８０ｃｍ^-1付近のピーク（Ｐ
２）が１３３５ｃｍ^-1付近のピーク（Ｐ１）よりも大き
いか又は、ｂ）．１３３５ｃｍ^-1付近のピーク（Ｐ１）
の半値幅が１５０ｃｍ^-1以下であることを特徴とする電
子放出素子にある。

【００１５】また、本発明の第二は、複数の電子放出素
子を結線した素子行を複数有する電子源において、前記
電子放出素子が上記本発明第一の電子放出素子であるこ
とを特徴とする電子源にある。

【００１６】また、本発明の第三は、マトリクス配線さ
れた複数の電子放出素子を有する電子源において、前記
電子放出素子が上記本発明第一の電子放出素子であるこ
とを特徴とする電子源にある。

【００１７】また、本発明の第四は、電子放出素子と画
像形成部材とを有する画像形成装置において、前記電子
放出素子が上記本発明第一の電子放出素子であることを
特徴とする画像形成装置にある。

【００１８】また、本発明の第五は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子の製造方法
において、電子放出部を有する導電性膜に、有機物質を
含む雰囲気中にて電圧を印加した後、組成式ＸＹ（但
し、Ｘ、Ｙは各々、水素またはハロゲン）で表されるガ
スを含む雰囲気中にて電圧を印加する工程を有すること
を特徴とする電子放出素子の製造方法にある。

【００１９】

【００２０】また、本発明の第六は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子の製造方法
において、 電子放出部を含む導電性膜に、有機物質と組
成式ＸＹ（但し、Ｘ、Ｙは各々、水素またはハロゲン）
で表されるガスとを含む雰囲気中にて電圧を印加する工
程を有することを特徴とする電子放出素子の製造方法に
ある。

【００２１】本発明の第七は、複数の電子放出素子を結
線した素子行を複数有する電子源の製造方法において、
前記電子放出素子を上記本発明第五又は第六により製造
することを特徴とする電子源の製造方法にある。

【００２２】本発明の第八は、マトリクス配線された複
数の電子放出素子を有する電子源の製造方法において、
前記電子放出素子を上記本発明第五又は第六により製造
することを特徴とする電子源の製造方法にある。

【００２３】本発明の第九は、電子放出素子と画像形成
部材とを有する画像形成装置の製造方法において、前記
電子放出素子を上記本発明第五又は第六により製造する
ことを特徴とする画像形成装置の製造方法にある。

【００２４】本発明の電子放出素子の第１の構成例とし
て、図１に示すように電子放出部亀裂５の内部のカーボ
ン膜６を、所望の結晶性を有するグラファイト膜とする
構成を採用した。亀裂の外側には、図１のように実質的
にカーボン膜の存在しない場合のほか、内部と同様のグ
ラファイト膜の存在する場合などもある。グラファイト
は、実質的に炭素原子のみによって構成される結晶質の
物質であるが、その結晶性は様々な程度の「乱れ」を含
むことが出来る。本発明では、ある程度結晶性の高いグ
ラファイトにより上記電子放出部亀裂５の内部にカーボ
ン膜６を構成した。

【００２５】グラファイトの結晶性は、透過電子顕微鏡
（ＴＥＭ）によって結晶格子の像を観察することおよび
Ｒａｍａｎ分光分析により定性的あるいは定量的に把握
した。この分析のために本発明者らは、波長５１４．５
ｎｍのＡｒレーザーを光源として用い、試料表面でのレ
ーザースポット径が約１μｍであるレーザーラマン分光
装置を用いた。電子放出素子の電子放出部付近にレーザ
ースポットをおき、散乱光を測定すると、図２のように
１３３５ｃｍ^-1（Ｐ１）と１５８０ｃｍ^-1（Ｐ２）付近
に顕著なピークを持つスペクトラムが観測され、炭素に
より構成された膜が存在することが確かめられた。ガウ
ス型のピーク形状を仮定し、上記２つのピークの他に、
１４９０ｃｍ^-1付近にもう一つの小さなピークの存在を
仮定することにより、観測されたスペクトラムは良く再
現された。なお、これらのピークの強度の比較からグラ
ファイトの粒径を推定することが出来るが、その結果は
ＴＥＭによる観察結果と良く一致した。

【００２６】上記の内、Ｐ２ピークは、グラファイト構
造の骨格をなす構造の電子遷移に由来するものであり、
Ｐ１ピークは結晶性の乱れに由来するものである。従っ
て、理想的なグラファイト単結晶では、Ｐ２ピークのみ
が観測されるはずであるが、グラファイトの結晶粒が小
さくなった場合や、格子欠陥が存在する場合、Ｐ１ピー
クが出現する。結晶性がさらに低下すると、Ｐ１ピーク
が大きくなるほか、ピーク（複数）の半値幅が周期性の
乱れを反映して増大する。

【００２７】本発明で用いられるグラファイト膜は、理
想的な単結晶グラファイトではないため、Ｐ１ピークが
観測され、このピークの半値幅を結晶性の定量的な目安
とするのが有効であった。以下で示すように、Ｐ１ピー
クの半値幅は１５０ｃｍ^-1程度が、前記の安定化などを
得るための限界と思われ、これ以下の半値幅が得られる
か、Ｐ１ピーク自体が十分小さくなるようなグラファイ
トの膜を有することがポイントである。

【００２８】この構成による効果について説明する。

【００２９】電子放出素子の長時間の電子放出に伴う特
性の変化の原因は、第１にカーボン膜の不必要な堆積の
進行や、その逆の消耗が挙げられる。

【００３０】不必要な堆積の進行を抑制する手段として
は、素子の駆動雰囲気中に炭素化合物が存在しないよう
にすることが有効で、前述の「安定化工程」はこれを実
現する工程である。

【００３１】一方、消耗の原因は色々考えられるが、雰
囲気中に残存するＯ₂ やＨ₂ Ｏ等によりカーボン膜がエ
ッチングされる事等が原因と思われ、これらのガスを雰
囲気中から取り除く必要があると考えられる。

【００３２】また、このほかに電子放出部亀裂を挟む導
電性薄膜の端部が、素子の駆動によって後退し、亀裂幅
が徐々に広くなる現象も観察され、これも電子放出特性
の変化の原因の一つと考えられる。この現象は、導電性
薄膜端部にカーボン膜がある程度形成されると抑制され
るが、該カーボン膜が結晶性が比較的高いグラファイト
で構成されるとこの効果が大きいことが見いだされた。

【００３３】同様以上の効果を持つ構成は、電子放出部
亀裂内の、正極側・負極側の両方にグラファイト膜を有
する構成である。この場合のグラファイトの結晶性も上
記と同程度であることを要する。通常の活性化工程で作
成した素子の場合、主に正極側にカーボン膜が形成され
るが、負極側には僅かしか形成されていない。このため
負極側の導電性薄膜端部は、長時間の電子放出により徐
々に後退するため、電子放出部亀裂の拡大を完全には防
ぎきれない。両側にグラファイト膜を形成することによ
り、電子放出特性の変化の抑制はより高い効果をもつ。
また、電気的な特性に関しては、活性化時の印加電圧を
通常より高くすることにより、リーク電流を低減して素
子電流Ｉｆを低下させ、同時に電子放出電流Ｉｅを上昇
させることが出来る。結果として電子放出効率η（＝Ｉ
ｅ／Ｉｆ×１００［％］）を向上させることが出来る。

【００３４】つぎに、放電現象は電子放出素子の駆動の
ため、素子電極間や、素子とアノード電極の間に電圧を
印加したときに放電を生じる現象で、これによって電子
放出素子が破損する場合があるため、十分に抑制するこ
とが必要である。放電は素子の周囲の気体分子が電離す
るために生ずるが、通常、素子の周囲の残留気体の圧力
は、放電が生ずる圧力に比べ十分に低い。従って、電子
放出素子の駆動中に素子の近傍から何らかの原因で突発
的にガスが発生したと考えなければならない。このガス
の発生源として最も重大と思われるのは、活性化のため
に堆積したカーボン膜自身である。もちろん、電子放出
部亀裂の内部のカーボン膜は、常にジュール熱や電子に
よる衝撃を受けており放出される気体が残留していると
は思われない。

【００３５】一方、電子放出部亀裂の外部のカーボン膜
は、グラファイトの結晶粒界に水素などが残留していた
り、アモルファスカーボンや炭素化合物膜の場合、構成
元素として水素などを含んでいたり、それ自体が低分子
化してガスとなるなどの可能性が危惧される。水素が放
電を起こす際の実際のメカニズムが、上記のいずれによ
るのかを解明するには至っていないが、このことを念頭
に置いて対策を講じることにより、放電抑制に顕著な効
果が確認された。

【００３６】すなわち、上記本発明の第１の構成をさら
に限定した構成として、亀裂内に所望の結晶性を有する
グラファイト膜を有し、かつ亀裂外部には実質的に前記
所望の結晶性を有するグラファイト膜以外のカーボン膜
を有しない構成である。

【００３７】表面伝導型電子放出素子では、亀裂外の導
電性薄膜上に、ガスを発生しうるものがあると、正極側
には、一旦放出されたあとアノードに向かわず、正極に
吸い込まれてしまう電子が、飛来することがさけられ
ず、また負極側には、アノードに向かう電子の衝撃によ
り、残留気体が電離された陽イオンが飛来することが考
えられる。これらによる衝撃を受けることで、カーボン
膜からガスが発生し、放電を引き起こすことが懸念され
る。

【００３８】従って、この部分の前記カーボン膜を除去
すれば、この様なガスの発生と放電を抑制することが可
能であると考えられる。後述するようにこの手段は顕著
な効果を示した。

【００３９】同様の目的で、違った構成も可能である。
すなわち、亀裂外のカーボン膜の結晶性を高くすること
によっても放電抑制に効果が確認された。

【００４０】なお、これらの構成は、電子放出特性の改
善にも有効であることが分かった。

【００４１】つぎに、以上で説明したいくつかの構成を
実現するための製造方法について説明する。

【００４２】図１は、本発明を適用可能な平面型表面伝
導型電子放出素子の構成を示す模式図であり、図１
（ａ）は平面図、図１（ｂ）は断面図である。

【００４３】図１において１は基板、２と３は素子電
極、４は導電性薄膜、５は電子放出部亀裂、６は本発明
に係る所望の結晶性を有するグラファイト膜である。

【００４４】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少したガラス、青板ガラス、青板ガラス
にスパッタ法等によりＳｉＯ₂ を積層した積層体、アル
ミナ等のセラミックス等を用いることができる。

【００４５】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができる。これは例えば
Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃ
ｕ，Ｐｄ等の金属或は合金及びＰｄ，Ａｇ，Ａｕ，Ｒｕ
Ｏ₂ ，Ｐｄ−Ａｇ等の金属或は金属酸化物とガラス等か
ら構成される印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明
導電体及びポリシリコン等の半導体導体材料等から適宜
選択することができる。

【００４６】素子電極間隔Ｌ、素子電極長さＷ、導電性
薄膜４の形状等は、応用される形態等を考慮して、設計
される。

【００４７】素子電極間隔Ｌは、数十ｎｍから数百μｍ
の範囲とすることが好ましく、より好ましくは、素子電
極間に印加する電圧と電子放出し得る電界強度等を考慮
して数μｍから数十μｍの範囲とすることができる。

【００４８】素子電極長さＷは、電極の抵抗値、電子放
出特性を考慮して、数μｍから数百μｍの範囲とするこ
とができる。素子電極２，３の膜厚ｄは、数十ｎｍから
数μｍの範囲とすることができる。

【００４９】図１に示した構成だけでなく、基板１上
に、導電性薄膜４、対向する素子電極２，３の順に積層
した構成とすることもできる。

【００５０】導電性薄膜４には、良好な電子放出特性を
得るために、微粒子で構成された微粒子膜を用いるのが
好ましい。その膜厚は、素子電極２，３へのステップカ
バレージ、素子電極２，３間の抵抗値及び後述するフォ
ーミング条件等を考慮して適宜設定されるが、通常は、
０．１ｎｍの数倍から数百ｎｍの範囲とするのが好まし
く、より好ましくは１ｎｍから５０ｎｍの範囲とするの
が良い。その抵抗値は、Ｒ_s が１０² から１０⁷ Ω／□
の値である。なおＲ_s は、厚さがｔ、幅がｗで長さがｌ
の薄膜の抵抗Ｒを、Ｒ＝Ｒ_s （ｌ／ｗ）とおいたときに
現れる値である。本願明細書において、フォーミング処
理については、通電処理を例に挙げて説明するが、フォ
ーミング処理はこれに限られるものではなく、膜に亀裂
を生じさせて高抵抗状態に形成する物理的処理、あるい
は化学的処理を包含するものである。

【００５１】導電性薄膜４を構成する材料は、Ｐｄ，Ｐ
ｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆ
ｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、ＰｄＯ，Ｓ
ｎＯ₂，Ｉｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂ Ｏ₃ 等の酸化物、
ＨｆＢ₂ ，ＺｒＢ₂ ，ＬａＢ₆，ＣｅＢ₆ ，ＹＢ₄ ，Ｇ
ｄＢ₄ 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，
ＳｉＣ，ＷＣなどの炭化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等
の窒化物、Ｓｉ，Ｇｅ等の半導体の中から適宜選択され
る。

【００５２】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。

【００５３】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。

【００５４】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。

【００５５】「実験物理学講座１４ 表面・微粒子」
（木下是雄 編、共立出版 １９８６年９月１日発行）
では次のように記述されている。

【００５６】「本稿で微粒子と言うときにはその直径が
だいたい２〜３μｍ程度から１０ｎｍ程度までとし、特
に超微粒子というときは粒径が１０ｎｍ程度から２〜３
ｎｍ程度までを意味することにする。両者を一括して単
に微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ ２２〜２６行目）。

【００５７】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。

【００５８】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”(ultra fine particle) と呼ぶことにした。すると
１個の超微粒子はおよそ１００〜１０⁸ 個くらいの原子
の集合体という事になる。原子の尺度でみれば超微粒子
は大〜巨大粒子である。」（「超微粒子−創造科学技
術」林主税、上田良二、田崎明 編；三田出版 １９８
８年 ２ページ１〜４行目）／「超微粒子よりさらに小
さいもの、すなわち原子が数個〜数百個で構成される１
個の粒子は、ふつうクラスターと呼ばれる」（同書２ペ
ージ１２〜１３行目）。

【００５９】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は０．１ｎｍの数倍から１ｎｍ程
度、上限は数μｍ程度のものを指すこととする。

【００６０】電子放出部５は、導電性薄膜４の一部に形
成された高抵抗の亀裂により構成され、導電性薄膜４の
膜厚、膜質、材料及び後述する通電フォーミング等の手
法等に依存したものとなる。電子放出部亀裂５は、０．
１ｎｍの数倍から数十ｎｍの範囲の粒径の導電性微粒子
を用いて構成することもできる。この導電性微粒子は、
導電性薄膜４を構成する材料の元素の一部、あるいは全
ての元素を含有するものとなる。電子放出部亀裂５に
は、前述した所望の結晶性を有するグラファイト膜６を
有する。

【００６１】次に、垂直型表面伝導型電子放出素子につ
いて説明する。

【００６２】図３は、本発明の表面伝導型電子放出素子
を適用できる垂直型表面伝導型電子放出素子の一例を示
す模式図である。

【００６３】図３においては、図１に示した部位と同じ
部位には図１に示した符号と同一の符号を付している。
７は段さ形成部である。基板１、素子電極２及び３、導
電性薄膜４、電子放出部亀裂５は、前述した平面型表面
伝導型電子放出素子の場合と同様の材料で構成すること
ができる。段さ形成部７は、真空蒸着法、印刷法、スパ
ッタ法等で形成されたＳｉＯ₂ 等の絶縁性材料で構成す
ることができる。段さ形成部７の膜厚は、先に述べた平
面型表面伝導型電子放出素子の素子電極間隔Ｌに対応
し、数十ｎｍから数十μｍの範囲とすることができる。
この膜厚は、段さ形成部の製法、及び素子電極間に印加
する電圧と電子放出し得る電界強度等を考慮して設定さ
れるが、数十ｎｍから数μｍの範囲が好ましい。

【００６４】導電性薄膜４は、素子電極２及び３と段さ
形成部７作成後に、該素子電極２，３の上に積層され
る。電子放出部５は、図３においては、段さ形成部７に
直線状に形成されているが、作成条件、フォーミング条
件等に依存し、形状、位置ともこれに限られるものでは
ない。

【００６５】上述の表面伝導型電子放出素子の製造方法
としては様々な方法があるが、その一例を図４に模式的
に示す。

【００６６】以下、図１及び図４を参照しながら製造方
法の一例について説明する。図４においても、図１に示
した部位と同じ部位には図１に示した符号と同一の符号
を付している。

【００６７】１）基板１を洗剤、純水および有機溶剤等
を用いて十分に洗浄後、真空蒸着法、スパッタ法等によ
り素子電極材料を堆積後、例えばフォトリソグラフィー
技術を用いて基板１上に素子電極２，３を形成する（図
４（ａ））。

【００６８】２）素子電極２，３を設けた基板１上に、
有機金属溶液を塗布して、有機金属薄膜を形成する。有
機金属溶液には、前述の導電性薄膜４の材料の金属を主
元素とする有機金属化合物の溶液を用いることができ
る。有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングし、導電性薄膜４を形成す
る（図４（ｂ））。ここでは、有機金属溶液の塗布法を
挙げて説明したが、導電性薄膜４の形成法はこれに限ら
れるものでなく、真空蒸着法、スパッタ法、化学的気相
堆積法、分散塗布法、ディッピング法、スピンナー法等
を用いることもできる。

【００６９】３）つづいて、フォーミングと呼ばれる通
電処理を施す。素子電極２，３間に、不図示の電源を用
いて、通電を行うと、導電性薄膜４の部位に、電子放出
部亀裂５が形成される（図４（ｃ））。通電フォーミン
グの電圧波形の例を図５に示す。

【００７０】電圧波形は、パルス波形が、好ましい。こ
れにはパルス波高値を定電圧としたパルスを連続的に印
加する図５（ａ）に示した手法と、パルス波高値を増加
させながら電圧パルスを印加する図５（ｂ）に示した手
法がある。

【００７１】図５（ａ）におけるＴ１及びＴ２は電圧波
形のパルス幅とパルス間隔である。通常Ｔ１は１μｓｅ
ｃ．〜１０μｓｅｃ．、Ｔ２は１０μｓｅｃ．〜１００
ｍｓｅｃ．の範囲で設定される。三角波の波高値（通電
フォーミング時のピーク電圧）は、表面伝導型電子放出
素子の形態に応じて適宜選択される。このような条件の
もと、真空雰囲気下で、数秒から数十分間電圧を印加す
る。パルス波形は三角波に限定されるものではなく、矩
形波などの所望の波形を採用することができる。

【００７２】図５（ｂ）におけるＴ１及びＴ２は、図５
（ａ）に示したのと同様とすることができる。三角波の
波高値（通電フォーミング時のピーク電圧）は、例えば
０．１Ｖステップ程度づつ、増加させることができる。

【００７３】通電フォーミング処理の終了は、パルス間
隔Ｔ２中に、導電性薄膜４を局所的に破壊、変形しない
程度の電圧を印加し、電流を測定して検知することがで
きる。例えば０．１Ｖ程度の電圧印加により流れる素子
電流を測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示
した時、通電フォーミングを終了させる。

【００７４】４）フォーミング処理を終えた素子には活
性化処理と呼ばれる処理を施す。

【００７５】活性化処理は、真空雰囲気下で、パルスの
印加を繰り返すことで行うことができる。この処理によ
れば、真空雰囲気中に微量に存在する有機物質から、炭
素あるいは炭素化合物が素子上に堆積し、素子電流Ｉ
ｆ，放出電流Ｉｅが、著しく変化するようになる。素子
電流Ｉｆと放出電流Ｉｅを測定しながら、例えば放出電
流Ｉｅが飽和した時点で、活性化工程を終了させる。

【００７６】なお、このとき雰囲気中に存在する有機物
質、拡散ホンプやロータリーポンプなどのオイルを用い
る排気装置から真空容器内に拡散するオイル成分を利用
しても良いし、排気装置としてイオンポンプなどの超高
真空用排気装置を用いて真空容器内を排気した後有機物
質を導入しても良い。このとき用いられる有機物質とし
ては、アルカン、アルケン、アルキンの脂肪族炭化水素
類、芳香族炭化水素類、アルコール類、アルデヒド類、
ケトン類、アミン類、フェノール、カルボン酸、スルホ
ン酸などの有機酸類などを挙げることが出来、具体的に
は、メタン、エタン、プロパンなどＣ_n Ｈ_2n+2で表され
る飽和炭化水素、エチレン、プロピレンなどＣ_n Ｈ_2n等
の組成式で表される不飽和炭化水素、ベンゼン、トルエ
ン、メタノール、エタノール、ホルムアルデヒド、アセ
トアルデヒド、アセトン、メチルエチルケトン、メチル
アミン、エチルアミン、フェノール、蟻酸、酢酸、プロ
ピオン酸等が使用できる。

【００７７】このとき素子に印加する電圧パルスの波形
は、例えば図６（ａ）に示すような矩形波パルスを用い
ることが出来る。

【００７８】電子放出部亀裂内のカーボン膜が前述の所
望の結晶性を有するグラファイト膜となる構造を得るた
めの方法をいくつか挙げることが出来る。

【００７９】第１の方法は、上記活性化工程終了後、不
要なカーボン膜を除去するエッチング工程を施すもので
ある。

【００８０】エッチング工程とは、カーボンに対するエ
ッチング性を有するガスを含む雰囲気中で、素子に電圧
を印加するものである。電圧は、上記活性化工程と同様
なパルスを採用することが出来る。

【００８１】エッチング性を有するガスとしては、組成
式ＸＹ（Ｘ，Ｙは各々、Ｈ又はハロゲン）を用いること
が出来る。活性化工程で堆積したカーボン膜は、上記エ
ッチングガスによりエッチングされるが、エッチングの
速度はカーボンの結晶性により異なる。電子放出部亀裂
の外部では、グラファイトの微結晶、アモルファスカー
ボン、水素などの他の原子を含んだ炭素化合物などを主
体とするカーボン膜が堆積しているためほとんどのカー
ボンがエッチングされ、実質的に亀裂内部にしかカーボ
ン膜は残らない。亀裂内部でも結晶性の低い部分はエッ
チングされるので、結果として結晶性の比較的高いグラ
ファイト膜６が残される（図４（ｄ））。なお、上記エ
ッチングガスは、電子放出素子より放出される電子の衝
撃により、原子状水素などのラジカルを発生しているも
のと考えられる。

【００８２】第２の方法は、活性化工程と並行してエッ
チングを行うことである。例えば真空装置内に有機物質
とともに水素などのエッチングガスを導入したり、有機
物質とエッチングガスを交互に導入したりすればよい。
エッチングは、活性化工程の最初から行っても良いし、
はじめは通常の活性化処理を行い、途中からエッチング
を並行して行うようにしても良い。なお、この工程中、
基板を加熱しても良い。

【００８３】この方法では、結晶性の低いカーボン膜は
堆積してもすぐに除去されるので、結果として結晶性の
高いグラファイト膜のみが成長する。ただし第１の方法
の場合とは異なり、亀裂外部にもグラファイト膜が形成
される場合がある（図２４（ａ）参照）。

【００８４】第３の方法は、活性化パルスとして、図６
（ｂ）に示すような、両極性のパルスを用いる方法であ
る。この方法によれば、電子放出部亀裂の両方の極にカ
ーボン膜が堆積する。このとき上記のエッチングを行わ
なくても亀裂内部のカーボン膜は、比較的結晶性の高い
グラファイト膜になる。この様になる理由は、主に正極
側にカーボン膜を成長させる場合に比べ、両方の極から
カーボン膜が成長してゆくため、亀裂内ではカーボン膜
の成長している部分により強い電界がかかることが何ら
かの作用をしていることが想像される。なお、この工程
中に基板を加熱しても良く、また正・負両方のパルスの
波高値とパルス幅は、等しくても、等しくなくても良
く、素子の利用形態等により適宜選択される。

【００８５】なお、第３の方法は、第１ないし第２の方
法と併用することが好ましい。

【００８６】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。

【００８７】前記の活性化の工程で、排気装置として油
拡散ポンプやロータリーポンプを用い、これから発生す
るオイル成分に由来する有機ガスを用いた場合には、こ
の成分の分圧を極力低く抑える必要がある。真空容器内
の有機成分の分圧は、上記の炭素及び炭素化合物がほぼ
新たに堆積しない分圧で１０^-6Ｐａ以下が好ましく、さ
らには１０^-8Ｐａ以下が特に好ましい。さらに真空容器
内を排気するときには、真空容器全体を加熱して、真空
容器内壁や、電子放出素子に吸着した有機物質分子を排
気しやすくするのが好ましい。このときの加熱条件は、
８０〜２５０℃で５時間以上が望ましいが、特にこの条
件に限るものではなく、真空容器の大きさや形状、電子
放出素子の構成などの諸条件により適宜選ばれる条件に
より行う。真空容器内の圧力は極力小さくすることが必
要で、１〜４×１０^-5Ｐａ以下が好ましく、さらに１×
１０^-6Ｐａ以下が特に好ましい。

【００８８】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することが出来る。

【００８９】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
結果として素子電流Ｉｆ，放出電流Ｉｅが安定する。

【００９０】上述の工程を経て得られた本発明を適用可
能な電子放出素子の基本特性について図７、図８を参照
しながら説明する。

【００９１】図７は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
も兼ね備えている。図７においても、図１に示した部位
と同じ部位には図１に付した符号と同一の符号を付して
いる。図７において、１５は真空容器であり、１６は排
気ポンプである。真空容器１５内には電子放出素子が配
されている。即ち、１は電子放出素子を構成する基体で
あり、２及び３は素子電極、４は導電性薄膜、５は電子
放出部亀裂で、図では省略してあるが亀裂内部にグラフ
ァイト膜を有する。１１は電子放出素子に素子電圧Ｖｆ
を印加するための電源、１０は素子電極２，３間の導電
性薄膜４を流れる素子電流Ｉｆを測定するための電流
計、１４は素子の電子放出部より放出される放出電流Ｉ
ｅを捕捉するためのアノード電極である。１３はアノー
ド電極１４に電圧を印加するための高圧電源、１２は素
子の電子放出部５より放出される放出電流Ｉｅを測定す
るための電流計である。一例として、アノード電極の電
圧を１ｋＶ〜１０ｋＶの範囲とし、アノード電極と電子
放出素子との距離Ｈを２〜８ｍｍの範囲として測定を行
うことができる。

【００９２】真空容器１５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ１６は、ターボポンプ、ロータリーポ
ンプからなる通常の高真空装置系と更に、イオンポンプ
等からなる超高真空装置系とにより構成されている。こ
こに示した電子源基板を配した真空処理装置の全体は、
不図示のヒーターにより２５０℃程度まで加熱できる。
従って、この真空処理装置を用いると、前述のフォーミ
ング以降の工程も行うことができる。

【００９３】図８は、図７に示した真空処理装置を用い
て測定された放出電流Ｉｅ、素子電流Ｉｆと素子電圧Ｖ
ｆとの関係を模式的に示した図である。図８において
は、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さい
ので、任意単位で示している。尚、いずれもリニアスケ
ールである。

【００９４】図８からも明らかなように、本発明の表面
伝導型電子放出素子は、放出電流Ｉｅに関して３つの特
徴的性質を有する。

【００９５】即ち、（Ｉ）本素子はある電圧（しきい値
電圧と呼ぶ：図８中のＶｔｈ）以上の素子電圧を印加す
ると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖ
ｔｈ以下では放出電流Ｉｅが殆ど検出されない。つま
り、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを
持った非線形素子である。

【００９６】（ＩＩ）放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。

【００９７】（ＩＩＩ）アノード電極１４に捕捉される
放出電荷は、素子電圧Ｖｆを印加する時間に依存する。
つまり、アノード電極１４に捕捉される電荷量は、素子
電圧Ｖｆを印加する時間により制御できる。

【００９８】以上の説明より理解されるように、本発明
の表面伝導型電子放出素子は、入力信号に応じて、電子
放出特性を容易に制御できることとなる。この性質を利
用すると複数の電子放出素子を配して構成した電子源、
画像形成装置等、多方面への応用が可能となる。

【００９９】図８においては、素子電流Ｉｆは素子電圧
Ｖｆに対して単調増加する（以下、「ＭＩ特性」とい
う。）。また、素子電流Ｉｆが素子電圧Ｖｆに対して電
圧制御型負性抵抗特性（以下、「ＶＣＮＲ特性」とい
う。）を示す場合もある。これらの特性は、製造条件を
制御することで制御できる本発明を適用可能な電子放出
素子の応用例について以下に述べる。本発明の表面伝導
型電子放出素子の複数個を基板上に配列し、例えば電子
源あるいは、画像形成装置が構成できる。

【０１００】電子放出素子の配列については、種々のも
のが採用できる。

【０１０１】一例として、並列に配置した多数の電子放
出素子の個々を両端で接続し、電子放出素子の行を多数
個配し（行方向と呼ぶ）、この配線と直交する方向（列
方向と呼ぶ）で、該電子放出素子の上方に配した制御電
極（グリッドとも呼ぶ）により、電子放出素子からの電
子を制御駆動するはしご状配置のものがある。これとは
別に、電子放出素子をＸ方向及びＹ方向に行列状に複数
個配し、同じ行に配された複数の電子放出素子の電極の
一方を、Ｘ方向の配線に共通に接続し、同じ列に配され
た複数の電子放出素子の電極の他方を、Ｙ方向の配線に
共通に接続するものが挙げられる。このようなものは所
謂単純マトリクス配置である。まず単純マトリクス配置
について以下に詳述する。

【０１０２】本発明を適用可能な表面伝導型電子放出素
子については、前述したとおり、（Ｉ）乃至（ＩＩＩ）
の特性がある。即ち、表面伝導型電子放出素子からの放
出電子は、しきい値電圧以上では、対向する素子電極間
に印加するパルス状電圧の波高値と幅で制御できる。一
方、しきい値電圧以下では、殆ど電子は放出されない。
この特性によれば、、多数の電子放出素子を配置した場
合においても、個々の素子に、パルス状電圧を適宜印加
すれば、入力信号に応じて、表面伝導型電子放出素子を
選択して電子放出量が制御できる。

【０１０３】以上の原理に基づき、本発明の電子放出素
子を複数配して得られる電子源基板について、図９を用
いて説明する。図９において、２１は電子源基板、２２
はＸ方向配線、２３はＹ方向配線である。２４は表面伝
導型電子放出素子、２５は結線である。尚、表面伝導型
電子放出素子２４は、前述した平面型あるいは垂直型の
どちらであってもよい。

【０１０４】ｍ本のＸ方向配線２２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、巾は、適宜設計され
る。Ｙ方向配線２３は、外部端子Ｄｙ１，Ｄｙ２，…
…，Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線２２と同
様に形成される。これらｍ本のＸ方向配線２２とｎ本の
Ｙ方向配線２３との間には、不図示の層間絶縁層が設け
られており、両者を電気的に分離している（ｍ，ｎは共
に正の整数）。

【０１０５】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂ 等で構成
される。例えば、Ｘ方向配線２２を形成した基板２１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線２２とＹ方向配線２３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が、適宜設定される。Ｘ方向配
線２２とＹ方向配線２３は、それぞれ外部端子として引
き出されている。

【０１０６】表面伝導型電子放出素子２４を構成する一
対の素子電極（不図示）は、ｍ本のＸ方向配線２２とｎ
本のＹ方向配線２３と導電性金属等からなる結線２５に
よって電気的に接続されている。

【０１０７】配線２２と配線２３を構成する材料、結線
２５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料等より適宜選択される。素子電極
を構成する材料と配線材料が同一である場合には、素子
電極に接続した配線は素子電極ということもできる。

【０１０８】Ｘ方向配線２２には、Ｘ方向に配列した表
面伝導型電子放出素子２４の行を、選択するための走査
信号を印加する不図示の走査信号印加手段が電気的に接
続される。一方、Ｙ方向配線２３には、Ｙ方向に配列し
た表面伝導型電子放出素子２４の各列を入力信号に応じ
て、変調するための不図示の変調信号発生手段が接続さ
れる。更に、各電子放出素子に印加される駆動電圧は、
当該素子に印加される走査信号と変調信号の差電圧とし
て供給される。

【０１０９】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【０１１０】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図１０と図１１
及び図１２を用いて説明する。図１０は、画像形成装置
の表示パネルの一例を示す模式図であり、図１１は、図
１０の画像形成装置に使用される蛍光膜の模式図であ
る。図１２は、ＮＴＳＣ方式のテレビ信号に応じて表示
を行うための駆動回路の一例を示すブロック図である。

【０１１１】図１０において、２１は電子放出素子を複
数配置した電子源基板、３１は電子源基板２１を固定し
たリアプレート、３６はガラス基板３３の内面に蛍光膜
３４とメタルバック３５等が形成されたフェースプレー
トである。３２は支持枠であり、該支持枠３２には、リ
アプレート３１、フェースプレート３６がフリットガラ
ス等を用いて接続されている。３７は外囲器であり、例
えば大気中あるいは窒素中で、４００〜５００℃の温度
範囲で１０分以上焼成することで、封着して構成され
る。

【０１１２】２４は電子放出素子。２２，２３は、表面
伝導型電子放出素子の一対の素子電極と接続されたＸ方
向配線及びＹ方向配線である。

【０１１３】外囲器３７は、上述の如く、フェースプレ
ート３６、支持枠３２、リアプレート３１で構成され
る。リアプレート３１は主に基板２１の強度を補強する
目的で設けられるため、基板２１自体で十分な強度を持
つ場合は別体のリアプレート３１は不要とすることがで
きる。即ち、基板２１に直接支持枠３２を封着し、フェ
ースプレート３６、支持枠３２及び基板２１にて外囲器
３７を構成しても良い。一方、フェースプレート３６、
リアプレート３１間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度を持つ外囲器３７を構成することもできる。

【０１１４】図１１は、蛍光膜を示す模式図である。蛍
光膜３４は、モノクロームの場合は蛍光体のみから構成
することができる。カラーの蛍光膜の場合は、蛍光体の
配列により、ブラックストライプ（図１１（ａ））ある
いはブラックマトリクス（図１１（ｂ））などと呼ばれ
る黒色導電材３８と蛍光体３９とから構成することがで
きる。ブラックストライプ、ブラックマトリクスが設け
る目的は、カラー表示の場合、必要となる三原色蛍光体
の各蛍光体３９間の塗り分け部を黒くすることで混色等
を目立たなくすることと、蛍光膜３４における外光反射
によるコントラストの低下を抑制することにある。黒色
導電材３８の材料としては、通常良く用いられている黒
鉛を主成分とする材料の他、導電性があり、光の透過及
び反射が少ない材料を用いることができる。

【０１１５】ガラス基板３３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法が
採用できる。蛍光膜３４の内面側には、通常メタルバッ
ク３５が設けられる。メタルバックを設ける目的は、蛍
光体の発光のうち内面側への光をフェースプレート３６
側へ鏡面反射させることにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージからの蛍光体を保護すること等である。メタルバ
ックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処
理（通常、「フィルミング」と呼ばれる。）を行い、そ
の後Ａｌを真空蒸着等を用いて堆積させることで作製で
きる。

【０１１６】フェースプレート３６には、更に蛍光膜３
４の導電性を高めるため、蛍光膜３４の外面側に透明電
極（不図示）を設けてもよい。

【０１１７】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。

【０１１８】図１０に示した画像形成装置は、例えば以
下のようにして製造される。

【０１１９】外囲器３７は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプなどのオイルを使用しない排気装置により不図示の
排気管を通じて排気し、１０^-5Ｐａ程度の真空度の有機
物質の十分に少ない雰囲気にした後、封止が成される。
外囲器３７の封止後の真空度を維持するために、ゲッタ
ー処理を行うこともできる。これは、外囲器３７の封止
を行う直前あるいは封止後に、抵抗加熱あるいは高周波
加熱等を用いた加熱により、外囲器３７内の所定の位置
に配置されたゲッター（不図示）を加熱し、蒸着膜を形
成する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１×１０^-4ない
しは１×１０^-5乗Ｐａの真空度を維持するものである。
ここで、表面伝導型電子放出素子のフォーミング処理以
降の工程は、適宜設定できる。

【０１２０】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１２を用いて説明する。図１２において、
４１は画像表示表示パネル、４２は走査回路、４３は制
御回路、４４はシフトレジスタである。４５はラインメ
モリ、４６は同期信号分離回路、４７は変調信号発生
器、Ｖｘ及びＶａは直流電圧源である。

【０１２１】表示パネル４１は、端子Ｄｏｘ１乃至Ｄｏ
ｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ、及び高圧端子Ｈｖを
介して外部の電気回路と接続している。端子Ｄｏｘ１乃
至Ｄｏｘｍには、表示パネル内に設けられている電子
源、即ちｍ行ｎ列の行列状にマトリクス配線された表面
伝導型電子放出素子群を一行（ｎ素子）づつ順次駆動す
る為の走査信号が印加される。

【０１２２】端子Ｄｏｙ１乃至Ｄｏｙｎには、前記走査
信号により選択された一行の表面伝導型電子放出素子の
各素子の出力電子ビームを制御する為の変調信号が印加
される。高圧端子Ｈｖには、直流電圧源Ｖａより、例え
ば１０ｋ［Ｖ］の直流電圧が供給されが、これは表面伝
導型電子放出素子から放出される電子ビームに、蛍光体
を励起するのに十分なエネルギーを付与する為の加速電
圧である。

【０１２３】走査回路４２について説明する。同回路
は、内部にｍ個のスイッチング素子を備えたもので（図
中、Ｓ１ないしＳｍで模式的に示している）ある。各ス
イッチング素子は、直流電圧電源Ｖｘの出力電圧もしく
は０［Ｖ］（グランドレベル）のいずれか一方を選択
し、表示パネル４１の端子Ｄｏｘ１乃至Ｄｏｘｍと電気
的に接続される。Ｓ１乃至Ｓｍの各スイッチング素子
は、制御回路４３が出力する制御信号Ｔｓｃａｎに基づ
いて動作するものであり、例えばＦＥＴのようなスイッ
チング素子を組み合わせることにより構成することがで
きる。

【０１２４】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出しきい値電圧）に基
づき、走査されていない素子に印加される駆動電圧が電
子放出しきい値電圧以下となるような一定電圧を出力す
るよう設定されている。

【０１２５】制御回路４３は、外部より入力する画像信
号に基づいて適切な表示が行なわれるように、各部の動
作を整合させる機能を有する。制御回路４３は、同期信
号分離回路４６より送られる同期信号Ｔｓｙｎｃに基づ
いて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及びＴｍｒｙ
の各制御信号を発生する。

【０１２６】同期信号分離回路４６は、外部から入力さ
れるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度
信号成分とを分離する為の回路で、一般的な周波数分離
（フィルター）回路等を用いて構成できる。同期信号分
離回路４６により分離された同期信号は、垂直同期信号
と水平同期信号より成るが、ここでは説明の便宜上Ｔｓ
ｙｎｃ信号として図示した。前記テレビ信号から分離さ
れた画像の輝度信号成分は便宜上ＤＡＴＡ信号と表し
た。該ＤＡＴＡ信号はシフトレジスタ４４に入力され
る。

【０１２７】シフトレジスタ４４は、時系列的にシリア
ル入力される前記ＤＡＴＡ信号を、画像の１ライン毎に
シリアル／パラレル変換するためのもので、前記制御回
路４３より送られる制御信号Ｔｓｆｔに基づいて動作す
る（即ち、制御信号Ｔｓｆｔは、シフトレジスタ４４の
シフトクロックであるということもできる。）。シリア
ル／パラレル変換された画像１ライン分（電子放出素子
ｎ素子分の駆動データに相当）のデータは、Ｉｄ１ない
しＩｄｎのｎ個の並列信号として前記シフトレジスタ４
４より出力される。

【０１２８】ラインメモリ４５は、画像１ライン分のデ
ータを必要時間だけ記憶する為の記憶装置であり、制御
回路４３より送られる制御信号Ｔｍｒｙに従って適宜Ｉ
ｄ１乃至Ｉｄｎの内容を記憶する。記憶された内容は、
Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調信号発生器
４７に入力される。

【０１２９】変調信号発生器４７は、画像データＩｄ’
１乃至Ｉｄ’ｎの各々に応じて表面伝導型電子放出素子
の各々を適切に駆動変調する為の信号源であり、その出
力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示パネ
ル４１内の表面伝導型電子放出素子に印加される。

【０１３０】前述したように、本発明を適用可能な電子
放出素子は放出電流Ｉｅに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Ｖｔｈ
があり、Ｖｔｈ以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値電圧以上の電圧に対して
は、素子への印加電圧の変化に応じて放出電流も変化す
る。このことから、本素子にパルス状の電圧を印加する
場合、例えば電子放出しきい値電圧以下の電圧を印加し
ても電子放出は生じないが、電子放出しきい値電圧以上
の電圧を印加する場合には電子ビームが出力される。そ
の際、パルスの波高値Ｖｍを変化させる事により出力電
子ビームの強度を制御することが可能である。また、パ
ルスの幅Ｐｗを変化させる事により出力される電子ビー
ムの電荷の総量を制御する事が可能である。

【０１３１】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器４７として、一定長さの電圧パルス
を発生し、入力されるデータに応じて適宜パルスの波高
値を変調するような電圧変調方式の回路を用いることが
できる。

【０１３２】パルス幅変調方式を実施するに際しては、
変調信号発生器４７として、一定の波高値の電圧パルス
を発生し、入力されるデータに応じて適宜電圧パルスの
幅を変調するようなパルス幅変調方式の回路を用いるこ
とができる。

【０１３３】シフトレジスタ４４やラインメモリ４５
は、デジタル信号式のものをもアナログ信号式のものを
も採用できる。画像信号のシリアル／パラレル変換や記
憶が所定の速度で行えるものであれば良いからである。

【０１３４】デジタル信号式を用いる場合には、同期信
号分離回路４６の出力信号ＤＡＴＡをデジタル信号化す
る必要があるが、これには同期信号分離回路４６の出力
部にＡ／Ｄ変換器を設ければ良い。これに関連して、ラ
インメモリ４５の出力信号がデジタル信号かアナログ信
号かにより、変調信号発生器４７に設けられる回路が若
干異なったものとなる。即ち、デジタル信号を用いた電
圧変調方式の場合、変調信号発生器４７には、例えばＤ
／Ａ変換回路を用い、必要に応じて増幅回路などを付加
する。パルス幅変調方式の場合、変調信号発生器４７に
は、例えば高速の発振器及び発振器の出力する波数を計
数する計数器（カウンタ）及び計数器の出力値と前記メ
モリの出力値を比較する比較器（コンパレータ）を組み
合わせた回路を用いる。必要に応じて、比較器の出力す
るパルス幅変調された変調信号を表面伝導型電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。

【０１３５】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器４７には、例えばオペアンプなどを
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路などを付加することもできる。パルス幅変調方式の
場合には、例えば、電圧制御型発振回路（ＶＣＯ）を採
用でき、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付加することもで
きる。

【０１３６】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Ｄｏ
ｘ１乃至Ｄｏｘｍ、Ｄｏｙ１乃至Ｄｏｙｎを介して電圧
を印加することにより、電子放出が生ずる。高圧端子Ｈ
ｖを介してメタルバック３５、あるいは透明電極（不図
示）に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜３４に衝突し、発光が生じて画像が形
成される。

【０１３７】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが入力信号はこれに限
られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式などの
他、これよりも、多数の走査線からなるＴＶ信号（例え
ば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも
採用できる。

【０１３８】次に、はしご型配置の電子源及び画像形成
装置について図１３及び図１４を用いて説明する。

【０１３９】図１３は、はしご型配置の電子源の一例を
示す模式図である。図１３において、２１は電子源基
板、２４は電子放出素子である。２６（Ｄｘ１乃至Ｄｘ
１０）は、電子放出素子２４を接続するための共通配線
である。電子放出素子２４は、基板２１上に、Ｘ方向に
並列に複数個配置されている（これを素子行と呼
ぶ。）。この素子行が複数行配されて、電子源を構成し
ている。各素子行の共通配線間に駆動電圧を印加するこ
とで、各素子行を独立に駆動させることができる。即
ち、電子ビームを放出させたい素子行には、電子放出し
きい値電圧以上の電圧を、電子ビームを放出しない素子
行には、電子放出しきい値電圧以下の電圧を印加する。
各素子行間の共通配線Ｄｘ２乃至Ｄｘ９は、例えばＤｘ
２，Ｄｘ３を同一配線とすることもできる。

【０１４０】図１４は、はしご型配置の電子源を備えた
画像形成装置におけるパネル構造の一例を示す模式図で
ある。２７はグリッド電極、２８は電子が通過するため
の空孔、２９はＤｏｘ１乃至Ｄｏｘｍよりなる容器外端
子である。３０は、グリッド電極２７と接続されたＧ１
乃至Ｇｎからなる容器外端子、２１は電子源基板であ
る。図１４において、図１０、図１３に示した部位と同
じ部位には、これらの図に付したのと同一の符号を付し
ている。ここに示した画像形成装置と、図１０に示した
単純マトリクス配置の画像形成装置との大きな違いは、
電子源基板２１とフェースプレート３６の間にグリッド
電極２７を備えているか否かである。

【０１４１】グリッド電極２７は、表面伝導型電子放出
素子から放出された電子ビームを変調するためのもので
あり、はしご型配置の素子行と直交して設けられたスト
ライプ状の電極に電子ビームを通過させるため、各素子
に対応して１個づつ円形の開口２８が設けられている。
グリッドの形状や配置位置は図１４に示したものに限定
されるものではない。例えば、開口としてメッシュ状に
多数の通過口を設けることもでき、グリッドを表面伝導
型電子放出素子の周囲や近傍に設けることもできる。

【０１４２】容器外端子２９及びグリッド容器外端子３
０は、不図示の制御回路と電気的に接続されている。

【０１４３】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）していくのと同期してグリッド電極
列に画像１ライン分の変調信号を印加する。これによ
り、各電子ビームの蛍光体への照射を制御し、画像を１
ラインずつ表示することができる。

【０１４４】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光ドラム等を用いて構成された光プ
リンターとしての画像形成装置としても用いることがで
きる。

【０１４５】

【実施例】以下に、実施例に基づき本発明を説明する。

【０１４６】［実施例１、比較例１］本実施例では、図
１７に示す構成の表面伝導型電子放出素子を作成した。
本実施例の製造方法は、図４に示したものと基本的には
同様である。

【０１４７】以下に図１及び図４を用いて、本実施例の
構成と製造方法を説明する。

【０１４８】工程−ａ 清浄化した青板ガラス上に０．５μｍのシリコン酸化膜
をスパッタリング法により形成した基板１上に、所望の
電極の形状の開口を有するホトレジスト（ＲＤ−２００
０Ｎ−４１；日立化成社製）パターンを形成し、真空蒸
着法により厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＮｉを
順次堆積した。この後ホトレジストパターンを有機溶剤
で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフして、素子電
極２，３を形成した（図４の（ａ））。素子電極の間隔
Ｌは３μｍ、幅Ｗは３００μｍである。

【０１４９】工程−ｂ 導電性薄膜４を形成するため、Ｃｒ膜のマスクを形成す
る。素子電極を形成した基板に、真空蒸着法により厚さ
３００ｎｍのＣｒ膜を堆積、通常のフォトリソグラフィ
ープロセスにより、導電性薄膜のパターンに相当する開
口部を設ける。

【０１５０】これにＰｄアミン錯体溶液（ｃｃｐ４２３
０；奥野製薬（株）製）をスピンナーにより回転塗布
し、大気中３００℃１２分間の加熱焼成処理を施した。
こうして形成された膜は、ＰｄＯを主成分とする導電性
の微粒子膜で、膜厚は７ｎｍであった。

【０１５１】工程−ｃ Ｃｒ膜をウエットエッチングして除去する。ＰｄＯ微粒
子膜はリフトオフによりパターニングされ所望の形状の
導電性薄膜４が形成される（図４の（ｂ））。

【０１５２】導電性薄膜４の抵抗値はＲ_s ＝２×１０⁴
Ω／□であった。

【０１５３】工程−ｄ 上記素子を、図７の測定評価装置に移した。真空容器１
５内部は排気装置１６により２．７×１０^-3Ｐａの圧力
になるまで排気した後、素子電極２，３の間に電圧を印
加してフォーミング処理を施した。これに用いた電圧波
形は図５（ｂ）に示されたもので、Ｔ１＝１ｍｓｅ
ｃ．、Ｔ２＝１０ｍｓｅｃ．である。三角波の波高値は
０．１Ｖステップで昇圧させた。また一つのフォーミン
グパルスからつぎのフォーミングパルスの間に、０．１
Ｖの抵抗測定用パルス（不図示）を印加し、抵抗値をモ
ニタしながらフォーミングを行った。フォーミング処理
は、抵抗値が１ＭΩを超えたところで終了した（図４の
（ｃ））。終了時のフォーミングパルスの波高値（フォ
ーミング電圧）は５．０Ｖおよび５．１Ｖであった。

【０１５４】工程−ｅ ２つの素子に活性化処理を施した。このとき真空容器１
５内の圧力は、２．０×１０^-3Ｐａであった。活性化に
用いたパルスは、図６（ｂ）に示すような矩形波で、Ｖ
ｐｈ＝１８Ｖとした。Ｉｆ，Ｉｅを測定しながら活性化
処理を行い、約３０分で、Ｉｅが飽和を示したので処理
を終了した。

【０１５５】この後、素子の電子放出特性を測定した。
排気装置をイオンポンプに切り替え真空容器１５内の有
機物質の残留を極力防止するようにした。素子とアノー
ド電極間の距離は４ｍｍ、電位差は１ｋＶとした。測定
時の真空容器１５内の圧力は４．２×１０^-4Ｐａ（有機
物質の分圧にして４．２×１０^-5Ｐａ）であった。

【０１５６】測定された電流値は、両方の素子ともＩｆ
＝２．０ｍＡ、Ｉｅ＝４．０μＡ、従って電子放出効率
η＝Ｉｅ／Ｉｆ＝０．２％であった。

【０１５７】工程−ｆ 一方の素子をＡ（実施例１）、他方をＢ（比較例１）と
呼ぶことにする。素子Ａのみに工程ｅと同じパルスの印
加を続ける。

【０１５８】真空容器内に水素ガスを導入、圧力を１．
３×１０^-2Ｐａとした。素子ＡのＩｆは徐々に減少し、
Ｉｆ＝１ｍＡ程度でほぼ安定した（図４の（ｄ））。

【０１５９】この後、水素導入を停止し、１．３×１０
^-4Ｐａまで下げ、素子Ａ，Ｂともに１８Ｖ矩形波パルス
を印加し、電子放出特性の測定を行った。この後さらに
電子放出を続けて、長時間駆動継続後、特性がどの様に
変化しているかを調べた。さらに、１素子づつ駆動し、
アノード電圧を０．５ｋＶ刻みで昇圧し、放電を起こさ
ずに駆動できるアノード電圧の上限を求めた。結果は以
下の通り、素子ＡではＢに比して、電子放出効率が向上
するほか、長時間駆動による特性の低下が抑制され、放
電耐圧も改善されることが分かった。

【０１６０】

【表１】

【０１６１】［実施例２］本実施例において図１７に示
した構成の表面伝導型電子放出素子を作成した。

【０１６２】工程−ａ 清浄化した石英ガラス製の基板１上に、所望の電極の形
状の開口を有するホトレジスト（ＲＤ−２０００Ｎ−４
１；日立化成社製）パターンを形成し、真空蒸着法によ
り、厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＮｉを順次堆
積した。この後ホトレジストパターンを有機溶剤で溶解
し、Ｎｉ／Ｔｉ堆積膜の不要部分をリフトオフにより除
去して素子電極２，３を形成した（図４の（ａ））。素
子電極の間隔Ｌ＝１０μｍ、幅Ｗ＝３００μｍである。

【０１６３】工程−ｂ 電子放出部５を形成するための導電性薄膜４を所定の形
状にパターニングする。このため、厚さ５０ｎｍのＣｒ
膜を真空蒸着法により堆積し、上記素子電極２，３と電
極間隙の一部を露出する開口を有するようにパターニン
グする。開口の巾Ｗ’は１００μｍとした。その上にＰ
ｄアミン錯体溶液（ｃｃｐ４２３０；奥野製薬（株）
製）をスピンナーを用いて塗布し、大気中３００℃１０
分間の加熱焼成処理を行った。これによりＰｄＯの微粒
子からなる導電性薄膜４が形成された。こうして形成さ
れた膜の厚さは１２ｎｍであった。

【０１６４】工程−ｃ Ｃｒ膜をウエットエッチングによって取り除き、導電性
薄膜４を所望のパターンに形成した（図４の（ｂ））。
導電性薄膜４の抵抗値はＲ_s ＝１．５×１０⁴Ω／□で
あった。

【０１６５】工程−ｄ 以上の加工を施した基板を、図７に示す測定評価装置に
セットし、真空容器１５内を排気装置１６（イオンポン
プ）により排気して２．６×１０^-6Ｐａに達した後、素
子電圧Ｖｆを印加するための電源１１により各素子電極
２，３の間にパルスを印加し、通電フォーミングを施し
た。フォーミングに用いた電圧波形は図５（ｂ）に示さ
れるものである。

【０１６６】本実施例では、Ｔ１＝１ｍｓｅｃ．、Ｔ２
＝１０ｍｓｅｃ．とし、三角波の波高値（フォーミング
時のピーク電圧）は０．１Ｖステップでアップさせフォ
ーミング処理を行った。またフォーミング処理中は、同
時に０．１Ｖの電圧でフォーミングパルスの休止中に抵
抗測定用パルスを挿入して抵抗の測定を行った。フォー
ミングの終了は、この測定値１ＭΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も約７．０Ｖであった。

【０１６７】工程−ｅ バリアブルリークバルブ１７を開き、液溜１８からアセ
トンを導入する。四重極質量分析器により真空容器１５
内部のアセトン分圧を監視し、分圧が１．３×１０^-1Ｐ
ａとなるようバルブを調整した。

【０１６８】工程−ｆ 図６（ｂ）に示す、単極性矩形波パルスを印加した。パ
ルス波高値はＶｐｈ＝１８Ｖ、パルス幅Ｔ１＝１ｍｓｅ
ｃ．、パルス間隔Ｔ２＝１０ｍｓｅｃ．である。パルス
印加を３０分続けた後終了。終了時の素子電流はＩｆ＝
１．５ｍＡであった。

【０１６９】工程−ｇ アセトンの導入を停止し、素子を８０℃に加熱しながら
真空容器１５内を排気する。

【０１７０】工程−ｈ マスフローコントローラーを制御して、真空容器１５内
に水素を導入、水素の分圧は、１．３×１０^-2Ｐａとし
た。

【０１７１】工程−ｉ 工程ｆと同様のパルスを印加する。５分間のパルス印加
を続けた後停止、水素を排気した（図４の（ｄ））。パ
ルス印加停止時の素子電流は、Ｉｆ＝１．２ｍＡであっ
た。

【０１７２】工程−ｊ 真空容器内をイオンポンプにより排気しながら、真空容
器をヒーターにより加熱、素子もフォルダーに備えたヒ
ーターにより２５０℃に加熱。真空容器内の圧力を１．
３×１０^-6Ｐａまで低下させ、素子に１８Ｖの矩形波パ
ルス、パルス幅１００μｓｅｃ．、を印加して特性が安
定していることを確認した。

【０１７３】［比較例２］実施例２の工程ｇまでと同様
の処理を行う。工程ｈ，ｉを省略し、工程ｊの安定化工
程を施した。

【０１７４】［実施例３］実施例２の工程ｅまでを行っ
た後、工程ｆ及び工程ｉにおけるパルス印加を、図６
（ａ）の両極性パルスにより行った。パルス波高値はＶ
ｐｈ＝Ｖ’ｐｈ＝１８Ｖ、パルス幅Ｔ１＝Ｔ’１＝１ｍ
ｓｅｃ．、パルス間隔Ｔ２＝１０ｍｓｅｃ．である。工
程ｆ終了時の素子電流はＩｆ＝１．８ｍＡ、工程ｉ終了
時の素子電流はＩｆ＝１．４ｍＡであった。

【０１７５】この後、工程ｊと同様の安定化工程を施し
た。

【０１７６】［実施例４］実施例２の工程ｄまでと同様
の処理を行った後、素子を真空容器１５から取り出し、
次の工程ｄ’を行った。

【０１７７】工程−ｄ’ 実施例２の工程ｂで用いたＰｄアミン錯体溶液を、さら
に酢酸ブチルで３倍に希釈した溶液を、スピンナーを用
いて塗布し、大気中で３００℃１０分間の焼成処理を行
う。この後、Ｎ₂ （９８％）−Ｈ₂ （２％）混合ガスの
気流中に素子を６０分間放置した。

【０１７８】この素子を走査電子顕微鏡（ＳＥＭ）で観
察したところ、電子放出部亀裂中に、直径３〜７ｎｍ程
度のＰｄ微粒子が分散しているのが観察された。

【０１７９】以下実施例２の工程ｅ以下と同様の処理を
行った。本実施例では、工程ｆでの素子電流はＩｆ＝
１．８ｍＡ、工程ｉ終了時の素子電流はＩｆ＝１．３ｍ
Ａであった。この後、工程ｊと同様の安定化工程を行っ
た。

【０１８０】［実施例５］実施例２の工程ｄまでと同様
の処理を行い、続いて以下の工程を行った。

【０１８１】工程−ｅ” 真空容器１５内にメタンを導入する。排気装置１６のメ
インバルブ（不図示）を絞ってコンダクタンスを下げ、
メタンの流入量を調整して真空容器内の圧力を１３０Ｐ
ａにした。

【０１８２】工程−ｆ” 素子の単極性矩形波パルス（図６（ｂ））を印加する。
パルスの波高値は１８Ｖ、パルス幅１ｍｓｅｃ．、パル
ス間隔１０ｍｓｅｃ．で、６０分間パルス印加を続け
た。パルス印加終了時の素子電流は、Ｉｆ＝１．３ｍＡ
であった。

【０１８３】工程−ｇ” メタンの導入をやめ、真空容器１５内を排気した後、水
素を導入、圧力を１．３×１０^-2Ｐａとした。

【０１８４】工程−ｈ” 工程ｆ”と同様のパルスを５分間印加する。終了時の素
子電流はＩｆ＝１．１ｍＡであった。

【０１８５】この後、工程ｊと同様の安定化工程を施し
た。

【０１８６】（電子放出特性評価）実施例２〜５及び比
較例２から、それぞれ１素子づつを選び、各々も電子放
出特性を、引き続き図７の装置により行った。真空装置
内の圧力は、２．７×１０^-6Ｐａ以下を維持し、素子加
熱用ヒーターをオフし素子の温度が室温に戻ってから評
価を行った。

【０１８７】素子に印加した電圧は図６（ｂ）に示した
単極性矩形波パルスで、波高値はＶｐｈ＝１８Ｖ、パル
ス幅Ｔ１＝１００μｓｅｃ．、パルス間隔Ｔ２＝１０ｍ
ｓｅｃ．とした。素子とアノードの距離はＨ＝４ｍｍ、
電位差は１ｋＶに設定した。

【０１８８】次に各素子の電子放出特性について、評価
開始直後及び１００時間連続駆動後に測定した値を示
す。

【０１８９】

【表２】

【０１９０】（耐放電特性評価）上記実施例、比較例か
ら、上記電子放出特性評価に用いなかった素子からそれ
ぞれ１素子選び、耐放電特性を測定した。上記と同様の
単極性矩形波パルスを素子に印加しながらアノードと素
子の間の電位差（アノード電圧Ｖａ）を、１ｋＶから
０．５ｋＶ刻みで上昇させた。各アノード電圧で、１０
分間駆動し、その間に素子を破損するような放電が起き
なければ、そのＶａでの駆動に耐えると判定した。実施
例、比較例について、つぎのＶａまで放電に耐えること
を確認した。

【０１９１】

【表３】

【０１９２】（物性評価） （ＳＥＭ）上記実施例及び比較例の素子の内、上記電子
放出特性及び耐放電特性の評価に用いなかったものを基
板から切り離して、走査電子顕微鏡（ＳＥＭ）により観
察した。実施例２、４においては、電子放出部亀裂の内
部正極側にカーボン膜が見られ、その外側には見られな
い（図１７）。実施例３においても電子放出部亀裂内部
にカーボン膜が見られるが、正極側だけでなく負極側に
も同様に見られる（図１８）。亀裂の外側にはやはりほ
とんど見られない。

【０１９３】これに対して、比較例２では、カーボン膜
は主に正極側の亀裂内部及びその後方に見られ、負極側
にも僅かながら見られる。

【０１９４】なお、上記実施例及び比較例ではカーボン
膜と負極側導電性薄膜の間もしくは両極側のカーボン膜
の間の基板に、溝が出来ているのが観察された。

【０１９５】これは活性化工程で発生したラジカルなど
が基板と反応して溝の形成を引き起こしているのではな
いかと推定される。

【０１９６】（Ｒａｍａｎ）実施例１、比較例１及び上
記素子について、Ｒａｍａｎ分光分析装置により、カー
ボン膜の結晶性の評価を行った。使用した光源は、波長
５１４．５ｎｍのＡｒレーザーで、試料表面でのスポッ
ト径は約１μｍである。

【０１９７】電子放出部付近にスポットを置くと、１３
３５ｃｍ^-1（Ｐ１）と１５８０ｃｍ^-1（Ｐ２）付近にピ
ークを持つスペクトルが得られ、炭素膜が形成されてい
ることが分かる。図２はこの測定結果を模式的に示した
ものである。本実施例・比較例について得られたスペク
トラムはすでに述べたように上記２つのピークの他に、
１４９０ｃｍ^-1付近にあるもう一つの小さなピークを仮
定することで、ピークが分離できた。

【０１９８】このうちＰ２ピークはグラファイトの基本
構造の骨格をなす結合の電子遷移に由来するものであ
り、Ｐ１ピークは結晶の周期性の乱れに由来するもので
ある。従って、純粋なグラファイトの単結晶であれば、
Ｐ２ピークのみが観察されるはずであるが、グラファイ
トが小さな結晶の集合体からなっている場合や、格子欠
陥を多く含む場合などには、Ｐ１ピークが大きくなる。
結晶性がさらに低くなると、Ｐ１ピークがさらに大きく
なるほか、ピークの幅が増大する。また結晶状態の様々
な違いを反映して、ピーク位置のシフトも生じる。

【０１９９】上記実施例・比較例においては、グラファ
イトであっても結晶粒径が小さいために、Ｐ２ピーク以
外のピークも観測されるものと思われる。以下、いずれ
の実施例・比較例においてもＰ１ピークの強度が十分大
きいので、このピークの半値幅を結晶性の目安として比
較することが出来る。

【０２００】比較例２の素子では、亀裂付近と、亀裂の
後方ではピーク形状に違いがある。電子放出部亀裂に、
レーザースポットをあわせた場合、上記Ｐ１ピークの半
値幅はおよそ１５０ｃｍ^-1であるが、亀裂から１μｍ以
上離れた位置ではピーク幅が急激に広がり、約３００ｃ
ｍ^-1程度の値となる。これより、亀裂付近の方が結晶性
が高く、亀裂の後方では結晶性が低くなっていることが
わかった。実施例２〜５ではいずれも亀裂付近以外では
上記シグナルはほとんど検出されず、亀裂部付近でのＰ
１ピークの半値幅の測定値は次に示すとおりいずれも比
較例よりも高い結晶性を有することがわかった。

【０２０１】

【表４】

【０２０２】なお、３つのピークの強度から見積もった
グラファイト結晶の粒径は、実施例においては、２〜３
ｎｍないしそれ以上であった。

【０２０３】（ＴＥＭ）上記素子について、ＴＥＭによ
りカーボン膜の観察を行った。実施例１〜５いずれにお
いても、電子放出部亀裂中のカーボン膜には、格子像が
観察され、結晶粒径が２〜３ｎｍないしそれ以上のグラ
ファイト結晶が主体となっていることが観察され、Ｒａ
ｍａｎ分光分析の結果と一致することがわかった。図１
５は亀裂近傍の半分を示すものであるが、亀裂のエッジ
でグラファイトの格子像が見える状況の模式図である。
実施例４では、亀裂中に形成されたＰｄの微粒子を格子
像が取り囲み「カプセル」様の結晶格子が形成されてい
るのが観察された（図２５）。図１６はこれを模式的に
示したものである。一部には内部のＰｄ微粒子が無くな
った「カプセル」もあった。一方、比較例２では、亀裂
中には上記実施例と同様にカーボン膜に格子像が見ら
れ、グラファイトが形成されていたが、亀裂後方のカー
ボン膜には部分的にしか格子像が見られず、主に微結晶
グラファイト、アモルファスカーボンなどから出来てい
ることがわかった。

【０２０４】以上の構成を模式的に示したのが図１７〜
１９で、実施例２及び５では図１７の様に、実施例３で
は図１８の様に電子放出部亀裂中にグラファイトの膜が
形成されているのに対し、比較例２では、亀裂中には結
晶性のやや低いグラファイトの膜、亀裂後方ではアモル
ファスカーボンなどによる膜が出来ている（図１９）。

【０２０５】放電現象は前述のように、この亀裂後方の
膜にイオンや電子が衝突し、膜に残留する水素原子と炭
素などからなるガスが発生し、放電の引き金となるもの
と思われる。一方、実施例では、この部分のカーボン膜
が取り除かれ、電子放出部亀裂内部の比較的結晶性の良
い部分のみが残るため、ガス発生の頻度が小さく、より
高いアノード電圧まで耐えるものと思われる。

【０２０６】［実施例６］本実施例の表面伝導型電子放
出素子の構成は、図２４の（ａ）に示したものと類似し
ている。ただし、本実施例の素子は溝８は形成されてお
らず、又、一枚の基板上に複数の表面伝導型電子放出素
子を配置し、ガラスパネル内に封入してライン状の電子
源として構成したものである。以下に製造工程を説明す
る。

【０２０７】（１）清浄・乾燥した青板ガラス基板１に
ホトレジスト（ＲＤ−２０００Ｎ−４１；日立化成社
製）により電極を形成するためのマスクパターンを形成
し、真空蒸着法により、Ｔｉを５ｎｍ、Ｐｔを３０ｎｍ
堆積させた。

【０２０８】（２）レジストパターンを溶剤で溶解し、
リフトオフによりＰｔ／Ｔｉの素子電極２，３を形成す
る。電極間隔Ｌは１０μｍとした（図４（ａ））。

【０２０９】（３）素子電極を形成した基板に、スパッ
タリング法によりＣｒ膜を３０ｎｍ成膜、フォトリソグ
ラフィー技術により、導電性薄膜形成様の開口パターン
を有するＣｒマスクを形成する。

【０２１０】（４）Ｐｄアミン錯体溶液（ｃｃｐ４２３
０；奥野製薬（株）製）をスピンナーコートした後、大
気中３００℃で焼成しＰｄＯ微粒子膜を形成、Ｃｒマス
クをウエットエッチングしＰｄＯ微粒子膜の不要な部分
を除去して、導電性薄膜４を形成する（図４（ｂ））。

【０２１１】（５）上記の電子源、パックプレート、蛍
光体とメタルバックを具備したフェースプレート、支持
枠、排気管を組み合わせ、これをフリットガラスを用い
て溶着し、電子源パネルを形成する。

【０２１２】（６）図２０に示すように電子源パネルと
排気装置、評価回路を接続する。５１は上記のようにし
て形成されたパネル電子源、５２は駆動回路である。５
３はイオンポンプを主体とする超高真空用の第１の排気
装置、５４はターボポンプ，ロータリーポンプからなる
高真空用の第２の排気装置である。５５は四重極質量分
析器（Ｑｕａｄｒａｐｏｌｅ ｍａｓｓ ａｎａｌｙｓ
ｅｒ）で、真空装置内の雰囲気をモニターするのに用い
る。５６は水素ガスの導入量を調整するためのマスフロ
ーコントローラーである。

【０２１３】（７）第２の排気装置５４により電子源パ
ネル５１内を排気する、到達圧力は約１０^-4Ｐａであっ
た。

【０２１４】（８）駆動回路５２により、電子源パネル
内の各素子に通電しフォーミングを行い、電子放出部亀
裂５を形成する（図４（ｃ））。フォーミングに用いた
パルスは、図５（ｂ）に示した、Ｔ１＝１ｍｓｅｃ．、
Ｔ２＝１０ｍｓｅｃ．で波高値の漸増する三角波であ
る。

【０２１５】（９）マスフローコントローラー５６を適
当に調整し、水素を導入水素分圧を１×１０^-4Ｐａとな
るように調整した。

【０２１６】（１０）駆動回路５２により１４Ｖ矩形波
パルスを印加、パルス幅１ｍｓｅｃ．、パルス間隔１０
ｍｓｅｃ．とした。このとき素子と、アノード電極の役
割を兼ねるメタルバックとの間には１ｋＶの電圧を印加
した。Ｉｅ，Ｉｆをモニタしながらパルス印加を行い、
各素子ごとにＩｅが５μＡに達したところで、それぞれ
パルス印加を停止した。

【０２１７】（１１）水素の導入を停止、電子源パネル
５１を不図示のヒーターにより加熱しながら、第１の排
気装置５３により排気。

【０２１８】（１２）四重極質量分析器５５により、雰
囲気を監視し、有機物質の残留成分が十分減少したこと
を確認して排気管を加熱して封じ切った。

【０２１９】［比較例３］実施例６と同様に上記の（１
０）までを行う。ただし水素ガスの導入は行わなかっ
た。この後、（１２）と同様の操作を施した。

【０２２０】［実施例７］本実施例においては、図２４
の（ａ）に示す構成の表面伝導型電子放出素子を作成し
た。まず、実施例６と同様に（５）までを行う。つづい
て以下の工程を行う。

【０２２１】（６）図２０と同様に駆動回路、排気装置
と接続する。ただし本実施例では第２の排気装置は用い
ない。また、有機溶剤（アセトン）の蒸気を導入できる
ようにしている。

【０２２２】ソープションポンプとイオンポンプからな
る排気装置５３により排気し、圧力を１０^-4Ｐａ程度ま
で下げる。

【０２２３】アセトンと水素ガスを導入、両者の分圧を
ともに１×１０^-3Ｐａとする。分圧は、四重極質量分析
器５５により監視しながら、マスフローコントローラー
５６とバルブを適当に操作して調節した。

【０２２４】（７）実施例６と同様にパルスを印加し、
Ｉｅが５μＡに到達したところでパルス印加を停止す
る。

【０２２５】（８）アセトン、水素の導入を停止し、電
子源パネルを加熱しながら排気する。四重極質量分析器
により水素・アセトンの分圧が十分低くなったことを確
認して排気管を加熱して封じ切る。

【０２２６】［比較例４］実施例７と同様の操作を行
う。ただし導入するのはアセトンのみで水素は導入しな
い。

【０２２７】（電子放出特性評価）実施例６、７と比較
例３、４の電子源パネルの特性を評価した。１４Ｖ矩形
波パルスを印加、ＩｅとＩｆを測定した。このとき素子
とメタルバックの間の電圧は１ｋＶとした。続いて１０
０時間電子放出を続けた後、Ｉｅ，Ｉｆを測定した。

【０２２８】その後、実施例１〜５と同じ要領で耐放電
特性を調べた。結果は次の通りである。

【０２２９】

【表５】

【０２３０】同様の方法でもう一組の素子を作成し、前
述と同様にＲａｍａｎ分光分析を行った。結果は次の通
りである。

【０２３１】

【表６】

【０２３２】［実施例８］本実施例の構成は、図２４の
（ａ）に示したものと基本的に同じである。ただし、一
基板上に４素子を並列に作成した。

【０２３３】工程−ａ 清浄化した石英ガラス製の基板１上に、素子電極の形状
に対応する開口部を有するパターンのホトレジスト（Ｒ
Ｄ−２０００Ｎ−４１；日立化成社製）を形成し、真空
蒸着法により、厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＮ
ｉを順次堆積した。ホトレジストパターンを有機溶剤で
溶解し、Ｎｉ／Ｔｉ堆積膜の不要部分をリフトオフによ
り除去して素子電極２，３を形成した。素子電極間隔Ｌ
＝１０μｍ、幅Ｗ＝３００μｍである。

【０２３４】工程−ｂ 素子電極２，３を形成した基板１に、厚さ５０ｎｍのＣ
ｒ膜を真空蒸着法により堆積し、フォトリソグラフィー
技術により、導電性薄膜に対応する開口部を有するよう
にパターニングしてＣｒマスクを形成する。開口の幅
Ｗ’は１００μｍとした。これにＰｄアミン錯体溶液
（ｃｃｐ４２３０；奥野製薬（株）製）をスピンナーを
用いて塗布し、大気中３００℃１２分間の加熱焼成処理
を行った。これによりＰｄＯの微粒子からなる導電性薄
膜４が形成された。こうして形成された膜の厚さは１２
ｎｍであった。

【０２３５】工程−ｃ Ｃｒ膜をウエットエッチングによって取り除き、リフト
オフにより導電性薄膜４を所望のパターンに形成した。
導電性薄膜４の抵抗値はＲ_s ＝１．４×１０⁴Ω／□で
あった。

【０２３６】工程−ｄ 以上の加工を施した基板を、図７に示す評価装置にセッ
トし、真空容器１５内を排気装置１６（イオンポンプ）
により排気して２．７×１０^-6Ｐａに達した後、素子電
圧Ｖｆを印加するための電源１１により各素子電極２，
３の間にパルスを印加し、通電フォーミングを施した。
フォーミングに用いた電圧波形は図５（ｂ）に示される
ものである。

【０２３７】本実施例では、Ｔ１＝１ｍｓｅｃ．、Ｔ２
＝１０ｍｓｅｃ．とし、三角波の波高値（フォーミング
時のピーク電圧）は０．１Ｖステップで昇圧させフォー
ミング処理を行った。またフォーミング処理中は、同時
に０．１Ｖの電圧でフォーミングパルスの休止中に抵抗
測定用パルスを挿入して抵抗の測定を行った。フォーミ
ングの終了は、この測定値が１ＭΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も約７．０Ｖであった。

【０２３８】工程−ｅ バリアブルリークバルブ１７とマスフローコントローラ
ー（不図示）を適当に調節して、アセトン分圧を１．３
×１０^-1Ｐａ、水素分圧を１．３×１０^-2Ｐａとした。
アセトン分圧は、差動排気型の四重極質量分析器（不図
示）により測定、水素分圧は、真空容器１５内の全圧に
ほぼ等しいと見なして調節した。

【０２３９】工程−ｆ 図６（ｂ）に示す、単極性の矩形波パルスを印加した。
パルス波高値はＶｐｈ＝１８Ｖ、パルス幅Ｔ１＝１ｍｓ
ｅｃ．、パルス間隔Ｔ２＝１０ｍｓｅｃ．である。パル
ス印加を１２０分続けた後終了。終了時の素子電流はＩ
ｆ＝１．７ｍＡであった。

【０２４０】［実施例９］実施例８と同様の操作を工程
ｄまで行い、工程ｅで導入するアセトンの分圧を１３Ｐ
ａとし、工程ｆで印加する単極性矩形波パルスの波高値
を２０Ｖとした。その他は、実施例８と同様のパルスを
印加して処理を行った。素子電流の上昇が実施例８より
早かったので、９０分でパルス印加を終了した。パルス
印加終了時、パルス波高値を１８Ｖに変更して測定した
素子電流は、Ｉｆ＝１．９ｍＡであった。

【０２４１】［実施例１０］実施例８と同様の操作を工
程ｅまで行い、工程ｆで印加するパルスを図６（ａ）に
示す両極性矩形波パルス、波高値１８Ｖ、パルス幅１ｍ
ｓｅｃ．、パルス間隔１０ｍｓｅｃ．とした。その他
は、実施例８と同様の処理を行った。パルス印加終了時
の素子電流は、Ｉｆ＝２．１ｍＡであった。この後、実
施例２の工程ｊと同様の安定化工程を施した。

【０２４２】［実施例１１］実施例８と同様の操作を工
程ｄまで行った後、真空装置から素子を取り出し、以下
の操作を行った。

【０２４３】工程−ｄ’ 実施例８の工程ｂで用いたＰｄアミン錯体溶液を、さら
に酢酸ブチルで３倍に希釈した溶液を、スピンナーを用
いて塗布し、大気中で３００℃１０分間の焼成処理を行
う。この後、Ｎ₂ （９８％）−Ｈ₂ （２％）混合ガスの
気流中に素子を６０分間放置した。

【０２４４】この素子を走査電子顕微鏡（ＳＥＭ）で観
察したところ、電子放出部亀裂中に、直径３〜７ｎｍ程
度のＰｄ微粒子が分散しているのが観察された。

【０２４５】以下実施例８の工程ｅ以下と同様の処理を
行い、特性を評価した。本実施例では、工程ｆでの素子
電流の増加が早く起こったため、パルス印加を６０分で
中止した。パルス印加終了時の素子電流はＩｆ＝１．９
ｍＡであった。

【０２４６】［比較例５］実施例８の工程ｄまでと同様
な操作を行い、工程ｅでの水素の導入を省略した。アセ
トン分圧、印加パルスなど他の条件は実施例８と同様で
ある。Ｉｆの増加が実施例８より速かったので、３０分
でパルス印加を停止し、真空容器内を排気した。パルス
印加終了時の素子電流は、Ｉｆ＝１．５ｍＡであった。
この後、安定化工程を施した。

【０２４７】（特性評価）上記実施例８〜１１及び比較
例５について電子放出特性の測定を行った。測定は、活
性化工程を終了した後、素子を８０℃に加熱しながら真
空容器内をイオンポンプによって排気し、圧力が２．７
×１０^-6Ｐａに到達してから、加熱をやめ、素子が室温
に戻ったのを確かめてから開始した。

【０２４８】素子は、図６（ｂ）に示した単極性矩形波
パルスにより駆動、パルス波高値は１８Ｖ、パルス幅Ｔ
１＝１００μｓｅｃ．、パルス間隔Ｔ２＝１０ｍｓｅ
ｃ．である。素子とアノードの距離はＨ＝４ｍｍ、電位
差はＶａ＝１ｋＶとした。

【０２４９】また、耐放電特性も前述の例と同様に測定
した。

【０２５０】測定開始直後、及び１００時間経過後の素
子電流Ｉｆ、放出電流Ｉｅ及び耐放電特性の測定結果を
次に示す。

【０２５１】

【表７】

【０２５２】（物性評価） （Ｒａｍａｎ）上記実施例８〜１１及び比較例５の特性
評価に用いなかった素子から、それぞれ一素子づつ選
び、カーボン膜の結晶性を調べるため、Ｒａｍａｎ分光
分析よる評価を行った。光源には波長５１４．５ｎｍの
Ａｒレーザーを用いた。試料表面でのレーザースポット
径は、約１μｍである。

【０２５３】電子放出部付近にスポットを置くと、１３
３５ｃｍ^-1（Ｐ１）と１５８０ｃｍ^-1（Ｐ２）付近にピ
ークを持つスペクトルが得られ、炭素膜が形成されてい
ることが分かる。

【０２５４】いずれの実施例・比較例でもＰ１ピークの
強度が十分大きいので、このピークの半値幅を結晶性の
目安として比較することが出来る。

【０２５５】上記のＲａｍａｎ分光分析装置により、Ａ
ｒレーザーのスポットを素子電極間隙の一方の端から他
方の端までスキャンして、Ｐ１ピークの半値幅をスポッ
トの位置の関数としてプロットする。図２１にその結果
を模式的に示す。図は１０μｍの電極間隙の中央（目盛
の０の位置）に、電子放出部亀裂がある場合を想定して
いるが、電子放出部亀裂の位置は中央に限るものではな
い。位置目盛の正の側が電極の正極側である。

【０２５６】活性化時に両極性パルスを用いた実施例１
０を除き、負極側にはカーボン膜の量が少なく、シグナ
ルレベルが低いが、正極側では十分なレベルのシグナル
を検出できた。比較例５では、亀裂付近では、半値幅が
比較的狭く１５０ｃｍ^-1であるが、正極側電極に近づく
にしたがい徐々に増加し、２５０ｃｍ^-1まで増加した。

【０２５７】実施例８〜１１では半値幅の変化は小さ
く、実施例８では１００〜１３０ｃｍ^-1、実施例９では
８５〜１２０ｃｍ^-1、実施例１０では９０〜１３０ｃｍ
^-1、実施例１１では１００〜１３０ｃｍ^-1の範囲にあっ
た。

【０２５８】（ＴＥＭ）Ｒａｍａｎ分光分析により、実
施例の炭素膜は中央付近で結晶性が高くなっていること
は、わかった。さらに透過電子顕微鏡（ＴＥＭ）による
観察を行いより詳細な構造を調べた。

【０２５９】比較例１では、主に電子放出部亀裂から正
極側に炭素膜が形成され、負極側では僅かに堆積してい
た。亀裂内部の炭素膜をみると格子像が観察され、グラ
ファイトが形成されていることが裏付けられた。結晶粒
のサイズは２〜５ｎ程度のものが多数であった。一方、
亀裂からはずれた部分では、明確な格子像は見られず、
アモルファスカーボン等により構成されるものと思われ
る。

【０２６０】図２２に比較例５の場合の炭素膜のグラフ
ァイト化の状況を模式的に示した。炭素膜は亀裂内部が
グラファイト、亀裂外はアモルファスカーボンなどによ
り構成されている。

【０２６１】実施例８〜１１では、図２３に模式的に示
すように、炭素膜のどの部分にも格子像が観察され、全
体がグラファイトにより形成されていることがわかっ
た。結晶粒は１０ｎｍ以上のものが多く含まれていた。
図２４（ａ）は実施例８，９の構造の模式図、図２４
（ｂ）は実施例１０の模式図である。

【０２６２】実施例１１の亀裂内部のＰｄ微粒子周辺を
観察すると、実施例４の場合と同様に微粒子をとりまい
た状態の格子像が観察され、いわゆる「カプセル」様の
結晶が成長していることがわかった。図２５は実施例１
１の構成を模式的に示したものである。

【０２６３】活性化工程でＩｆの増大が早くなったの
は、亀裂内のＰｄ微粒子が結晶成長の核となって、上記
のようなカーボンの結晶が成長したことが原因と思われ
る。

【０２６４】なお、いずれの素子も、炭素膜と負極側導
電性薄膜の間もしくは両極側の炭素膜の間の基板に、溝
８が出来ているのが観察された。

【０２６５】［実施例１２］本実施例の表面伝導型電子
放出素子は、図２４の（ａ）に示したものと基本的に類
似の構成を有する。

【０２６６】工程−ａ 清浄化した石英ガラス製の基板１上に、素子電極の形状
に対応する開口部を有するパターンのホトレジスト（Ｒ
Ｄ−２０００Ｎ−４１；日立化成社製）を形成し、真空
蒸着法により、厚さ１００ｎｍのＮｉを堆積した。ホト
レジストパターンを有機溶剤で溶解し、Ｎｉ膜の不要部
分をリフトオフにより除去して素子電極２，３を形成し
た。素子電極間隔Ｌ＝２μｍ、幅Ｗ＝５００μｍであ
る。

【０２６７】工程−ｂ 素子電極２，３を形成した基板１に、厚さ５０ｎｍのＣ
ｒ膜を真空蒸着法により堆積し、フォトリソグラフィー
技術により、導電性薄膜に対応する開口部を有するよう
にパターニングしてＣｒマスクを形成する。開口の幅
Ｗ’は３００μｍとした。これにＰｄアミン錯体溶液
（ｃｃｐ４２３０；奥野製薬（株）製）をスピンナーを
用いて塗布し、大気中３００℃１０分間の加熱焼成処理
を行った。これによりＰｄＯの微粒子からなる導電性薄
膜が形成された。こうして形成された膜の微粒子の７ｎ
ｍ程度、膜厚も同程度であった。

【０２６８】工程−ｃ Ｃｒ膜をウエットエッチングによって取り除き、リフト
オフにより導電性薄膜４を所望のパターンに形成した。
導電性薄膜４の抵抗値はＲ_s ＝５．０×１０⁴Ω／□で
あった。

【０２６９】工程−ｄ 以上の加工を施した基板を、図７に示す評価装置にセッ
トし、真空容器１５内を排気装置１６により排気して
２．７×１０^-6Ｐａに達した後、素子電圧Ｖｆを印加す
るための電源１１により素子電極２，３の間にパルスを
印加し、通電フォーミングを施した。フォーミングに用
いた電圧波形は図５（ｂ）に示されるものである。

【０２７０】本実施例では、Ｔ１＝１ｍｓｅｃ．、Ｔ２
＝１０ｍｓｅｃ．とし、三角波の波高値（フォーミング
時のピーク電圧）は０．１Ｖステップで昇圧させフォー
ミング処理を行った。またフォーミング処理中は、同時
に０．１Ｖの電圧でフォーミングパルスの休止中に抵抗
測定用パルスを挿入して抵抗の測定を行った。フォーミ
ングの終了は、この測定値が１ＭΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値は５．０Ｖであった。

【０２７１】工程−ｅ 真空容器１５内に、アセトンを導入し分圧を１．３×１
０^-3Ｐａとし、図６（ｂ）に示す矩形波パルスを印加し
て第１の活性化処理を行った。処理時間は１０分間であ
る。パルス波高値は１４Ｖ、パルス幅Ｔ１＝１００μｓ
ｅｃ．、パルス間隔Ｔ２＝１０ｍｓｅｃ．である。

【０２７２】工程−ｆ アセトン分圧を１．３×１０^-1Ｐａ、水素も導入してそ
の分圧を１３Ｐａとした。パルス波高値を８Ｖから１４
Ｖまで３．３ｍＶ／ｓｅｃ．で上昇させて第２の活性化
処理を施した。処理時間は１２０分間とした。その後、
アセトンと水素の導入を停止し、真空容器内の圧力を
１．３×１０^-6Ｐａ以下になるように排気した。

【０２７３】［比較例６］実施例１２の工程ｆでの活性
化処理において、水素を導入しなかった以外は、実施例
１２と同様の工程を施した。

【０２７４】［実施例１３］本実施例においては、図２
４の（ａ）（但し、溝８は存在しない）に示す構成の表
面伝導型電子放出素子を作成した。まず、実施例１２と
同様に工程ｅまでを行った後、以下の工程ｆを施した。

【０２７５】工程−ｆ メタンと水素を導入、メタン分圧；６．７Ｐａ、水素分
圧１３０Ｐａとし、実施例１２と同様の活性化パルスを
印加し第２の活性化処理を行った。処理時間は１２０分
間とした。その後、メタン、アセトンを排気し、真空容
器内の圧力を１．３×１０^-6Ｐａ以下となるように排気
した。

【０２７６】［実施例１４］本実施例においては、図２
４の（ａ）に示す構成の表面伝導型電子放出素子を作成
した。実施例１３と同様な工程を施した。ただし、工程
ｆにおける第２の活性化処理の際、素子を２００℃に加
熱して行った。

【０２７７】（電子放出特性）実施例１２〜１４及び比
較例６の素子は２個づつ作成した。その内の各１個づつ
を使い、電子放出特性の測定を、活性化処理の際と同じ
パルス電圧を印加して測定した。素子とアノードの距離
はＨ＝４ｍｍ、電位差はＶａ＝１ｋＶとした。測定開始
直後、１時間後、１００時間後の特性は次の通りであっ
た。耐放電特性も前述の場合と同じ要領で行ったので結
果をあわせて示す。

【０２７８】

【表８】

【０２７９】（結晶性評価）電子放出特性評価に使用し
なかった方の素子を用い、ＴＥＭによって格子像を観察
した。実施例１２〜１４では図２３と同様の構造が観察
されたが、比較例６ではカーボン膜のうち亀裂の外側の
部分には一部にしか格子像が見られなかった。この部分
は主にアモルファスカーボンなどから構成されているも
のと推定される。

【０２８０】前述と同様にＲａｍａｎ分光分析を行っ
た。Ｐ１ピークの半値幅は以下の通り。

【０２８１】

【表９】

【０２８２】［実施例１５］本実施例の構成は図２４の
（ａ）に示したものと類似しているが、溝８は存在しな
い。

【０２８３】工程−ａ 清浄化した石英ガラス製の基板１上に、素子電極の形状
に対応する開口部を有するパターンのホトレジスト（Ｒ
Ｄ−２０００Ｎ−４１；日立化成社製）を形成し、真空
蒸着法により、厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＮ
ｉを順次堆積した。ホトレジストパターンを有機溶剤で
溶解し、Ｎｉ／Ｔｉ堆積膜の不要部分をリフトオフによ
り除去して素子電極２，３を形成した。素子電極間隔Ｌ
＝１０μｍ、幅Ｗ＝３００μｍである。

【０２８４】工程−ｂ 電子放出部５を形成するための導電性薄膜４を所定の形
状にパターニングする。このため、厚さ５０ｎｍのＣｒ
膜を真空蒸着法により堆積し、上記素子電極２，３と電
極間隙の一部を露出する開口を有するようにパターニン
グする。開口の幅Ｗ’は１００μｍとした。その上にＰ
ｄアミン錯体溶液（ｃｃｐ４２３０；奥野製薬（株）
製）をスピンナーを用いて塗布し、大気中３００℃１０
分間の加熱焼成処理を行った。これによりＰｄＯの微粒
子からなる導電性薄膜４が形成された。こうして形成さ
れた膜の厚さは１２ｎｍであった。

【０２８５】工程−ｃ Ｃｒ膜をウエットエッチングによって取り除き、導電性
薄膜４を所望のパターンに形成した。導電性薄膜４の抵
抗値はＲ_s ＝１．４×１０⁴ Ω／□であった。

【０２８６】工程−ｄ 以上の加工を施した基板を、図７に示す評価装置にセッ
トし、真空容器１５内を排気装置１６（ソープションポ
ンプとイオンポンプ）により排気して２．７×１０^-6Ｐ
ａに達した後、素子電圧Ｖｆを印加するための電源１１
により各素子電極２，３の間にパルスを印加し、通電フ
ォーミングを施した。フォーミングに用いた電圧波形は
図５（ｂ）に示されるものである。

【０２８７】本実施例では、Ｔ１＝１ｍｓｅｃ．、Ｔ２
＝１０ｍｓｅｃ．とし、三角波の波高値（フォーミング
時のピーク電圧）は０．１Ｖステップで昇圧させフォー
ミング処理を行った。またフォーミング処理中は、同時
に０．１Ｖの電圧でフォーミングパルスの休止中に抵抗
測定用パルスを挿入して抵抗の測定を行った。フォーミ
ングの終了は、この測定値が１ＭΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も約７．０Ｖであった。

【０２８８】工程−ｅ バリアブルリークバルブ１７を調整して、アセトンを真
空容器１５内に導入する。アセトンの分圧は１．３×１
０^-1Ｐａとした。

【０２８９】工程−ｆ 図６（ｂ）に示した矩形波パルスを印加する。Ｖｐｈ＝
１８Ｖ、Ｔ１＝１００μｓｅｃ．、Ｔ２＝１０ｍｓｅ
ｃ．とした。１０分間経過したところでパルス印加を停
止し、アセトン導入を中止し、真空容器内を排気する。

【０２９０】工程−ｇ マスフローコントローラー（不図示）を調整して、真空
容器１５内をメタン分圧１３０Ｐａ、水素分圧１．３Ｐ
ａとする。再び、同様のパルスを印加する。１２０分間
継続した後停止する。パルス印加停止時の素子電流は、
Ｉｆ＝２．５ｍＡであった。。この後真空容器内を排気
し、２．７×１０^-6Ｐａ以下の圧力とする。

【０２９１】この後、実施例２の工程ｊと同様の安定化
工程を施した。

【０２９２】［実施例１６］本実施例においては、図２
４の（ａ）（但し、溝８は存在しない）に示す表面伝導
型電子放出素子を作成した。まず、実施例１５の工程ｆ
までと同様な操作を行い、工程ｇで素子を２００℃に加
熱しながら同様の処理を行う。パルス印加停止時の素子
電流は、Ｉｆ＝２．２ｍＡであった。

【０２９３】この後、安定化工程を施した。

【０２９４】（電子放出特性評価）活性化に用いたのと
同様のパルス電圧を印加し、Ｉｅ，Ｉｆを測定した。素
子とアノードの間隔は４ｍｍ、電位差は１ｋＶに設定し
た。電子放出を１００時間継続した後の値も同様に測定
した。また、前述と同様な要領で耐放電特性もはかっ
た。

【０２９５】

【表１０】

【０２９６】（結晶性評価）上記評価に使用しなかった
素子につき、ＴＥＭで電子放出部を観察したところ図２
３と同様の構成が見られた。

【０２９７】レーザーラマン分光分析装置により観察す
ると、前述の場合と同様２つのピークが観測された。Ｐ
１ピークの半値幅は次に示すとおりである。亀裂付近、
外側ともグラファイトと思われるが、亀裂付近の方がよ
り結晶性が高くなっている。

【０２９８】

【表１１】

【０２９９】［実施例１７］本実施例の表面伝導型電子
放出素子の構成は図２４の（ｂ）に示したものと類似し
ているが、溝８は存在しない。

【０３００】工程−ａ 清浄化した青板ガラス上に０．５μｍの酸化シリコン膜
をスパッタリング法により形成した基板１上に、素子電
極の形状に対応する開口部を有するパターンのホトレジ
スト（ＲＤ−２０００Ｎ−４１；日立化成社製）を形成
し、真空蒸着法により、厚さ５ｎｍのＴｉ、厚さ１００
ｎｍのＮｉを順次堆積した。ホトレジストパターンを有
機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜の不要部分をリフト
オフにより除去して、素子電極２，３を形成した。素子
電極間隔Ｌ＝３μｍ、幅Ｗ＝３００μｍである。

【０３０１】工程−ｂ 電子放出部５を形成するための導電性薄膜４を所定の形
状にパターニングする。このため、厚さ５０ｎｍのＣｒ
膜を真空蒸着法により堆積し、上記素子電極２，３と電
極間隙の一部を露出する開口を有するようにパターニン
グする。開口の幅Ｗ’は１００μｍとした。その上にＰ
ｄアミン錯体溶液（ｃｃｐ４２３０；奥野製薬（株）
製）をスピンナーを用いて塗布し、大気中３００℃１０
分間の加熱焼成処理を行った。これによりＰｄＯの微粒
子からなる導電性薄膜４が形成された。こうして形成さ
れた膜の厚さは１０ｎｍであった。

【０３０２】工程−ｃ Ｃｒ膜をウエットエッチングによって取り除き、導電性
薄膜４を所望のパターンに形成した。導電性薄膜４の抵
抗値はＲ_s ＝２．０×１０⁴ Ω／□であった。

【０３０３】工程−ｄ 以上の加工を施した基板を、図７に示す評価装置にセッ
トし、真空容器１５内を排気装置１６（ソープションポ
ンプとイオンポンプ）により排気して２．７×１０^-6Ｐ
ａに達した後、素子電圧Ｖｆを印加するための電源１１
により各素子電極２，３の間にパルスを印加し、通電フ
ォーミングを施した。フォーミングに用いた電圧波形は
図５（ｂ）に示されるものである。

【０３０４】本実施例では、Ｔ１＝１ｍｓｅｃ．、Ｔ２
＝１０ｍｓｅｃ．とし、三角波の波高値（フォーミング
時のピーク電圧）は０．１Ｖステップで昇圧させフォー
ミング処理を行った。またフォーミング処理中は、同時
に０．１Ｖの電圧でフォーミングパルスの休止中に抵抗
測定用パルスを挿入して抵抗の測定を行った。フォーミ
ングの終了は、この測定値が１ＭΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も５．０〜５．１Ｖであった。

【０３０５】工程−ｅ 不図示のヒーターにより素子を４００℃に加熱、真空容
器内部を一旦１．３×１０^-4Ｐａまで排気し、パルスを
印加しながらメタンと水素を交互に導入して活性化処理
を行った。メタンと水素の圧力はともに、１．３Ｐａと
なるように調整した。導入ガスの交代の時間間隔は、２
０秒とした。処理時間３０分で厚さ約５０ｎｍのグラフ
ァイト膜が形成された。

【０３０６】［実施例１８］本実施例の表面伝導型電子
放出素子の構成は図２４の（ｂ）に示したものと類似し
ているが、但し、溝８は存在しない。

【０３０７】工程−ａ 清浄化した青板ガラスに厚さ０．５μｍの酸化シリコン
膜をスパッタリング法により形成した基板１上に、素子
電極の形状に対応する開口部を有するパターンのホトレ
ジスト（ＲＤ−２０００Ｎ−４１；日立化成社製）を形
成し、真空蒸着法により、厚さ５ｎｍのＴｉ、厚さ１０
０ｎｍのＮｉを順次堆積した。ホトレジストパターンを
有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜の不要部分をリフ
トオフにより除去して、素子電極２，３を形成した。素
子電極間隔Ｌ＝３μｍ、幅Ｗ＝３００μｍである。

【０３０８】工程−ｂ 電子放出部５を形成するための導電性薄膜４を所定の形
状にパターニングする。このため、厚さ５０ｎｍのＣｒ
膜を真空蒸着法により堆積し、上記素子電極２，３と電
極間隙の一部を露出する開口を有するようにパターニン
グする。開口の幅Ｗ’は１００μｍとした。その上にＰ
ｄアミン錯体溶液（ｃｃｐ４２３０；奥野製薬（株）
製）をスピンナーを用いて塗布し、大気中３００℃１０
分間の加熱焼成処理を行った。これによりＰｄＯの微粒
子からなる導電性薄膜４が形成された。こうして形成さ
れた膜の厚さは１０ｎｍであった。

【０３０９】工程−ｃ Ｃｒ膜をウエットエッチングによって取り除き、導電性
薄膜４を所望のパターンに形成した。導電性薄膜４の抵
抗値はＲ_s ＝２．０×１０⁴ Ω／□であった。

【０３１０】工程−ｄ 以上の加工を施した基板を、図７に示す評価装置にセッ
トし、真空容器１５内を排気装置１６（ソープションポ
ンプとイオンポンプ）により排気して２．７×１０^-6Ｐ
ａに達した後、素子電圧Ｖｆを印加するための電源１１
により各素子電極２，３の間にパルスを印加し、通電フ
ォーミングを施した。フォーミングに用いた電圧波形は
図５（ｂ）に示されるものである。

【０３１１】本実施例では、Ｔ１＝１ｍｓｅｃ．、Ｔ２
＝１０ｍｓｅｃ．とし、三角波の波高値（フォーミング
時のピーク電圧）は０．１Ｖステップで昇圧させフォー
ミング処理を行った。またフォーミング処理中は、同時
に０．１Ｖの電圧でフォーミングパルスの休止中に抵抗
測定用パルスを挿入して抵抗の測定を行った。フォーミ
ングの終了は、この測定値が１ＭΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も５．０〜５．３Ｖであった。

【０３１２】工程−ｅ 真空容器内部を一旦１．３×１０^-4Ｐａまで排気し、パ
ルスを印加しながらエチレンと水素を交互に導入して活
性化処理を行った。エチレンの圧力は０．１３Ｐａ、水
素の圧力は１３Ｐａとなるように調整した。導入ガスの
交代の時間間隔は、２０秒とした。処理時間１３分で厚
さ約３０ｎｍのグラファイト膜が形成された。

【０３１３】［実施例１９］本実施例においても、図２
４の（ｂ）（但し、溝８は存在しない）に示す表面伝導
型電子放出素子を作成した。まず、実施例１８と同様に
工程ｄまで行い、ついで以下の工程ｅを行った。

【０３１４】工程−ｅ 真空容器内部を一旦１．３×１０^-4Ｐａまで排気し、パ
ルスを印加しながら水素を導入、この工程中、水素はあ
雰囲気中に常時存在し、分圧は１３Ｐａとなるよう導入
量を調整した。同時に、エチレンを間欠的に導入、分圧
は０．１３Ｐａとなるように調整した。エチレン導入の
オン−オフ切り替えのタイミングは２０秒間隔とした。
処理時間３０分で厚さ約５０ｎｍのグラファイト膜が形
成された。

【０３１５】（電子放出特性評価）真空容器内の圧力を
１．３×１０^-4Ｐａまで下げ、１４Ｖの矩形波パルスを
印加して、Ｉｅ，Ｉｆを測定した。素子とアノードの間
隔は４ｍｍ、電位差は１ｋＶに設定した。電子放出を１
００時間継続した後の値も同様に測定した。また、前述
と同様な要領で耐放電特性もはかった。

【０３１６】

【表１２】

【０３１７】（結晶性評価）実施例１５，１６と同様に
レーザーラマン分光分析装置による測定を行った。結果
は次の通りである。

【０３１８】

【表１３】

【０３１９】［実施例２０、比較例７］本実施例の表面
伝導型電子放出素子の構成は図２６に示したものと類似
しているが、溝８は存在しない。

【０３２０】工程−ａ 清浄化した青板ガラスに厚さ０．５μｍの酸化シリコン
膜をスパッタリング法により形成した基板１上に、素子
電極の形状に対応する開口部を有するパターンのホトレ
ジスト（ＲＤ−２０００Ｎ−４１；日立化成社製）を形
成し、真空蒸着法により、厚さ５ｎｍのＴｉ、厚さ１０
０ｎｍのＮｉを順次堆積した。ホトレジストパターンを
有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜の不要部分をリフ
トオフにより除去して、素子電極２，３を形成した。素
子電極間隔Ｌ＝１０μｍ、幅Ｗ＝３００μｍである。

【０３２１】工程−ｂ 電子放出部５を形成するための導電性薄膜４を所定の形
状にパターニングする。このため、厚さ５０ｎｍのＣｒ
膜を真空蒸着法により堆積し、上記素子電極２，３と電
極間隙の一部を露出する開口を有するようにパターニン
グする。開口の幅Ｗ’は１００μｍとした。その上にＰ
ｄアミン錯体溶液（ｃｃｐ４２３０；奥野製薬（株）
製）をスピンナーを用いて塗布し、大気中３００℃１０
分間の加熱焼成処理を行った。これによりＰｄＯの微粒
子からなる導電性薄膜４が形成された。こうして形成さ
れた膜の厚さは１２ｎｍであった。

【０３２２】工程−ｃ Ｃｒ膜をウエットエッチングによって取り除き、導電性
薄膜４を所望のパターンに形成した。導電性薄膜４の抵
抗値はＲ_s ＝１．５×１０⁴ Ω／□であった。

【０３２３】工程−ｄ 以上の加工を施した基板を、図７に示す評価装置にセッ
トし、真空容器１５内を排気装置１６（ターボポンプと
ロータリーポンプからなる）により排気して２．７×１
０^-3Ｐａに達した後、素子電圧Ｖｆを印加するための電
源１１により各素子電極２，３の間にパルスを印加し、
通電フォーミングを施した。フォーミングに用いた電圧
波形は図５（ｂ）に示されるものである。

【０３２４】本実施例では、Ｔ１＝１ｍｓｅｃ．、Ｔ２
＝１０ｍｓｅｃ．とし、三角波の波高値（フォーミング
時のピーク電圧）は０．１Ｖステップで昇圧させフォー
ミング処理を行った。またフォーミング処理中は、同時
に０．１Ｖの電圧でフォーミングパルスの休止中に抵抗
測定用パルスを挿入して抵抗の測定を行った。フォーミ
ングの終了は、この測定値が１ＭΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も約７．０Ｖであった。

【０３２５】工程−ｅ 以下、一方の素子をＡ、他方をＢと呼ぶ。素子Ａ（実施
例２０）には図６（ａ）に示す両極性の矩形波パルスを
印加して活性化を施した。パルス波高値は±１８Ｖ、パ
ルス幅Ｔ１＝１００μｓｅｃ．、パルス間隔Ｔ２＝１０
ｍｓｅｃ．とした。

【０３２６】素子Ｂ（比較例７）は図６（ｂ）の単極性
矩形波パルスＶｐｈ＝１８Ｖ、Ｔ１＝１００μｓｅ
ｃ．、Ｔ２＝１０ｍｓｅｃ．とした。素子とアノード電
極の距離は４ｍｍ、電位差は１ｋＶとして、Ｉｆ，Ｉｅ
を測定しながら活性化処理を行った。この時点で、真空
容器内の圧力は、２．０×１０^-3Ｐａであった。Ｉｅ
は、約３０分で飽和したので、活性化処理を終了した。

【０３２７】（電子放出特性評価）排気装置をイオンポ
ンプに切り替え、素子と真空容器を加熱しながら排気し
て、真空容器内の圧力を１．３×１０^-4Ｐａまで下げ、
１８Ｖの矩形波パルスを印加して、Ｉｅ，Ｉｆを測定し
た。この条件で１００時間電子放出を続けた後、再度測
定し、特性の変化を調べた。

【０３２８】

【表１４】

【０３２９】（結晶性評価）レーザーラマン分光分析装
置による測定を行い、Ｐ１ピークの半値幅を亀裂付近及
び外側において求めた。結果は次の通りである。

【０３３０】

【表１５】

【０３３１】亀裂近傍では実施例の方が比較例よりグラ
ファイト膜の結晶性が高いことがわかる。原因は、亀裂
の両側からグラファイトが成長するため、グラファイト
の成長している場所でより強い電界がかかることが関係
しているのではないかと推測している。

【０３３２】［実施例２１］ 工程−ａ 清浄化した石英ガラス製の基板１上に、素子電極の形状
に対応する開口部を有するパターンのホトレジスト（Ｒ
Ｄ−２０００Ｎ−４１；日立化成社製）を形成し、真空
蒸着法により、厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＮ
ｉを順次堆積した。ホトレジストパターンを有機溶剤で
溶解し、Ｎｉ／Ｔｉ堆積膜の不要部分をリフトオフによ
り除去して、素子電極２，３を形成した。素子電極の間
隔Ｌ＝１０μｍ、幅Ｗ＝３００μｍである。

【０３３３】工程−ｂ 厚さ５０ｎｍのＣｒ膜を真空蒸着法により堆積し、上記
素子電極２，３と電極間隙の一部を露出する開口を有す
るようにパターニングする。開口の幅、すなわち形成さ
れるべき導電性薄膜の幅Ｗ’は１００μｍとした。その
上にＰｄアミン錯体溶液（ｃｃｐ４２３０；奥野製薬
（株）製）をスピンナーを用いて塗布し、大気中３００
℃１０分間の加熱焼成処理を行った。これによりＰｄＯ
の微粒子からなる導電性薄膜４が形成された。こうして
形成された膜の厚さは１２ｎｍであった。

【０３３４】工程−ｃ Ｃｒ膜をウエットエッチングによって取り除き、導電性
薄膜４を所望のパターンに形成した。導電性薄膜４の抵
抗値はＲ_s ＝１．５×１０⁴ Ω／□であった。

【０３３５】工程−ｄ 以上の加工を施した基板を、図７に示す評価装置にセッ
トし、真空容器１５内を排気装置１６（イオンポンプ）
により排気して２．７×１０^-6Ｐａに達した後、素子電
圧Ｖｆを印加するための電源１１により各素子電極２，
３の間にパルスを印加し、通電フォーミングを施した。
フォーミングに用いた電圧波形は図５（ｂ）に示される
ものである。

【０３３６】本実施例では、Ｔ１＝１ｍｓｅｃ．、Ｔ２
＝１０ｍｓｅｃ．とし、三角波の波高値（フォーミング
時のピーク電圧）は０．１Ｖステップでアップさせフォ
ーミング処理を行った。またフォーミング処理中は、同
時に０．１Ｖの電圧でフォーミングパルスの休止中に抵
抗測定用パルスを挿入して抵抗の測定を行った。フォー
ミングの終了は、この測定値が１ＭΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も約７．０Ｖであった。

【０３３７】工程−ｅ バリアブルリークバルブ１７を開き液溜１８からアセト
ンを導入する。四重極質量分析器（不図示）により真空
容器１５内部のアセトン分圧を監視し、分圧が１．３×
１０^-1Ｐａとなるようにバルブを調整した。

【０３３８】工程−ｆ 図６（ａ）に示す両極性の矩形波パルスを印加した。パ
ルス波高値はＶｐｈ＝Ｖ’ｐｈ＝１８Ｖ、パルス幅Ｔ１
＝Ｔ１’＝１ｍｓｅｃ．、パルス間隔Ｔ２＝１０ｍｓｅ
ｃ．である。パルス印加を３０分続けた後終了。終了時
の素子電流はＩｆ＝１．８ｍＡであった。

【０３３９】工程−ｇ アセトンの導入を停止し、素子を２５０℃に加熱しなが
ら真空容器内のアセトンを排気する。このとき真空容器
自体もヒーターにより加熱した。

【０３４０】［実施例２２］ アセトンの分圧を１３Ｐａ、両極性のパルスのパルス波
高値を２０Ｖとした以外は、実施例２１と同様の処理を
行った。Ｉｆの増加が実施例２１に比べ速かったので、
１５分でパルスの印加を停止し、素子を２５０℃に加熱
しながらアセトンを排気した。このとき真空容器自体も
加熱した。パルス印加終了時の素子電流は、Ｉｆ＝２．
１ｍＡであった。

【０３４１】［比較例８］アセトンの分圧は実施例２１
と同じく１．３×１０^-1Ｐａ、活性化パルスは図６
（ｂ）に示す単極性矩形波パルスで波高値はＶｐｈ＝１
８Ｖである。他の処理は実施例２１と同様で、パルス印
加終了時の素子電流はＩｆ＝１．５ｍＡであった。

【０３４２】［比較例９］アセトンの分圧は実施例２１
と同じく１．３×１０^-1Ｐａ、両極性パルスの波高値は
Ｖｐｈ＝６．０Ｖとした。他の処理は実施例２１と同様
で、パルス印加終了時の素子電流はＩｆ＝３．０ｍＡで
あった。この後、安定化工程を施した。

【０３４３】（特性評価）以上各実施例及び比較例から
それぞれ１素子を選び、各々の電子放出特性を、引き続
き図７の装置で行った。真空容器１５内の圧力は２．７
×１０^-6Ｐａ以下を維持し、素子加熱用ヒーターと真空
容器加熱用ヒーターをオフし、素子の温度が室温に戻っ
てから評価した。

【０３４４】素子に印加した電圧は図６（ｂ）に示した
単極性矩形波パルスで、波高値は１８Ｖ、パルス幅Ｔ１
＝１００μｓｅｃ．、パルス間隔Ｔ２＝１０ｍｓｅｃ．
とした。素子とアノードの距離はＨ＝４ｍｍ、電位差は
Ｖａ＝１ｋＶとした。

【０３４５】次に、各素子の電子放出特性について、評
価開始直後及び１００時間連続駆動後に測定した値を示
す。ただし比較例９は活性化パルスの印加終了後、排気
して評価開始した時点で、Ｉｆが大きく減少し、Ｉｅも
他の素子と比較して極端に小さかったので、それ以降の
評価を中止した。

【０３４６】

【表１６】

【０３４７】（物性評価） （Ｒａｍａｎ）上記各実施例・比較例の素子で上記特性
評価に用いなかった素子の中から、それぞれ一素子づつ
選び、カーボン膜の結晶性を調べるため、前述の場合と
同じ要領でＲａｍａｎ分光分析よる評価を行った。光源
には波長５１４．５ｎｍのＡｒレーザーを用いた。試料
表面でのレーザースポット径は、約１μｍである。

【０３４８】上記Ｒａｍａｎ分光分析装置により、Ａｒ
レーザーのスポットを素子電極間隙の一方の端から他方
の端までをスキャンして、Ｐ１ピークの半値幅をスポッ
トの位置の関数としてプロットする。このとき、実施例
２１，２２では、図２１のように中央付近で半値幅の減
少が観測された。比較例８は、電極間隙の負極側では炭
素膜が僅かしか形成されていないためシグナルのレベル
が低いが、正極側では実施例と同様に測定され、中央付
近で半値幅が減少する様子が見られる。結果は医科の通
りである。なお、実施例２１、比較例８において、Ｐ１
ピークの幅が狭くなっている範囲は、亀裂から１μｍ程
度、実施例２１では２μｍ程度であった。

【０３４９】

【表１７】

【０３５０】（ＴＥＭ）Ｒａｍａｎ分光分析により、実
施例の炭素膜は中央付近で結晶性が高くなっていること
がわかったので、炭素膜の構造についてさらに詳細な情
報を得るため、透過電子顕微鏡（ＴＥＭ）による観察を
行った。

【０３５１】実施例２１，２２では、電子放出部亀裂を
中心として、両側に炭素膜が形成されているが、亀裂内
部の炭素膜をみると導電性薄膜の端部に沿って、格子像
が観察され、グラファイトが形成されていることが分か
った。結晶粒の大きさは数ｎｍ程度であった。一方、亀
裂からはずれた部分では、格子像はほとんど見られず、
不定形炭素などによって構成されているものと思われ
る。

【０３５２】図２６に実施例２１の場合の炭素膜のグラ
ファイト化の状況を模式的に示した。電子放出部亀裂５
の内部がグラファイト６、導電性薄膜上の炭素膜が不定
形炭素などにより構成されている。なお図ではグラファ
イト膜同士の間の間隙は亀裂の中央にあるが、これは構
造を模式的に示したもので、実際の素子では亀裂の端に
近い場所に出来る場合もある。

【０３５３】実施例２２では、亀裂の外側の導電性薄膜
上でも一部に格子像の観察される部分があり、グラファ
イト化が広い範囲で進んでいることが分かった。

【０３５４】比較例８では、負極側の炭素膜は正極側に
比べて少ないが、正極側では、亀裂内の炭素膜に実施例
２１と同様に格子像が観察された。比較例９では、全く
格子像の見られる部分はなく、炭素膜全体が不定形炭素
などで構成されていることがわかった。

【０３５５】また、いずれの素子においても、両極の炭
素膜の間（比較例９では、炭素膜と負極の間）で、基板
に溝８が出来ているのが観測されたが、実施例２２では
他の例と比べ溝が深く形成されていることが観測され
た。これは、この部分での電界が他に比べて大きいこ
と、素子電流と電子放出量が大きいことにより、ラジカ
ルと基板の反応が促進された結果ではないかと推測す
る。実施例２１と２２を比較してみると、η＝Ｉｅ／Ｉ
ｆが実施例２２の方が大きくなっており、この原因の一
つが、溝の形成により、電子放出部を挟む導電性薄膜の
両極の間でのリーク電流の経路が切断されることにある
のではないかと推定される。従って、このような構造
は、電子放出効率の向上に効果があるものと考えられ
る。

【０３５６】［実施例２３］本実施例は、多数の図１７
に示す表面伝導型電子放出素子を単純マトリクス配置し
た電子源の例である。

【０３５７】電子源の一部の平面図を図２７に示す。ま
た、図中のＡ−Ａ’断面図を図２８に示す。

【０３５８】ここで１は基板、２２はＸ方向配線（下配
線とも呼ぶ）、２３はＹ方向配線（上配線とも呼ぶ）、
２，３は素子電極、４は電子放出部を含む薄膜、６１は
層間絶縁層、６２は素子電極２と下配線２２の電気的接
続のためのコンタクトホールである。

【０３５９】次に、製造方法を図２９及び図３０を使っ
て工程順に従って具体的に説明する。尚、各工程Ａ〜Ｈ
は図２９の（ａ）〜（ｄ）及び図３０の（ｅ）〜（ｈ）
に対応する。

【０３６０】（工程Ａ）清浄化した青板ガラス上に厚さ
０．５μｍのシリコン酸化膜をスパッタ法で形成した基
板１上に、真空蒸着法により、厚さ５ｎｍのＣｒ、厚さ
６００ｎｍのＡｕを順次積層した後、ホトレジスト（Ａ
Ｚ１３７０・ヘキスト社製）をスピンナーにより回転塗
布し、ベークした後、ホトマスク像を露光、現像して、
下配線２２のレジストパターンを形成し、Ａｕ／Ｃｒ堆
積膜をウエットエッチングして、所望の形状の下配線２
２を形成した。

【０３６１】（工程Ｂ）次に厚さ１．０μｍのシリコン
酸化膜からなる、層間絶縁層６１をＲＦスパッタ法によ
り堆積した。

【０３６２】（工程Ｃ）工程Ｂで堆積したシリコン酸化
膜にコンタクトホール６２を形成するためのホトレジス
トパターンを作り、これをマスクとして層間絶縁層６１
をエッチングしてコンタクトホール６２を形成した。エ
ッチングはＣＦ₄ とＨ₂ ガスを用いたＲＩＥ（Ｒｅａｃ
ｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によった。

【０３６３】（工程Ｄ）その後、素子電極２と素子電極
間ギャップＧとなるべきパターンをホトレジスト（ＲＤ
−２０００Ｎ−４１・日立化成社製）で形成し、真空蒸
着法により、厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＮｉ
を順次堆積した。ホトレジストパターンを有機溶剤で溶
解し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素子電極間隔
３μｍ、幅３００μｍの素子電極２，３を形成した。

【０３６４】（工程Ｅ）素子電極２，３の上に上配線２
３のホトレジストパターンを形成した後、厚さ５ｎｍの
Ｔｉ、厚さ５００ｎｍのＡｕを順次真空蒸着により堆積
し、リフトオフにより不要の部分を除去して、所望の形
状の上配線２３を形成した。

【０３６５】（工程Ｆ）次に、膜厚３０ｎｍのＣｒ膜６
３を真空蒸着により堆積、導電性薄膜４の形状の開口部
を有するようにパターニングし、その上にＰｄアミン錯
体溶液（ｃｃｐ４２３０・奥野製薬（株）製）をスピン
ナーにより回転塗布、３００℃１２分間の加熱焼成処理
を施してＰｄＯ微粒子よりなる導電性薄膜４を形成し
た。この膜の膜厚は７０ｎｍであった。

【０３６６】（工程Ｇ）Ｃｒ膜６３をエッチャントを用
いてウエットエッチングしてＰｄＯ微粒子よりなる導電
性薄膜４の不要部分とともに除去し、所望の形状の導電
性薄膜４を形成した。抵抗値はＲ_s ＝４×１０⁴ Ω／□
程度であった。

【０３６７】（工程Ｈ）コンタクトホール６２部分以外
にレジストパターンを形成し、真空蒸着により厚さ５ｎ
ｍのＴｉ、厚さ５００ｎｍのＡｕを順次堆積した。リフ
トオフにより不要な部分を除去することにより、コンタ
クトホールを埋め込んだ。

【０３６８】この様にして作成した電子源を用いて画像
形成装置を構成した例を、図１０及び図１１を用いて説
明する。

【０３６９】電子源基板２１をリアプレート３１上に固
定した後、基板２１の５ｍｍ上方に、フェースプレート
３６（ガラス基板３３の内面に蛍光膜３４とメタルバッ
ク３５が形成されて構成される）を支持枠３２を介して
配置し、フェースプレート３６、支持枠３２、リアプレ
ート３１の接合部にフリットガラスを塗布し、大気中あ
るいは窒素雰囲気中で４００℃ないし５００℃で１０分
以上焼成することで封着した。またリアプレート３１へ
の基板２１の固定もフリットガラスで行った。図１０に
おいて、２４は電子放出素子、２２，２３はそれぞれＸ
方向及びＹ方向の素子配線である。

【０３７０】蛍光膜３４は、モノクロームの場合は蛍光
体のみからなるが、本実施例では蛍光体はストライプ形
状を採用し、先にブラックストライプを形成し、その間
隙部に各色蛍光体を塗布し、蛍光膜３４を作製した。ブ
ラックストライプの材料として通常よく用いられている
黒鉛を主成分とする材料を用いた。ガラス基板３３に蛍
光体を塗布する方法はスラリー法を用いた。

【０３７１】また、蛍光膜３４の内面側には通常メタル
バック３５が設けられる。メタルバックは、蛍光膜作製
後、蛍光膜の内面側表面の平滑化処理（通常フィルミン
グと呼ばれる）を行い、その後、Ａｌを真空蒸着するこ
とで作製した。

【０３７２】フェースプレート３６には、更に蛍光膜３
４の導電性を高めるため、蛍光膜３４の外面側に透明電
極（不図示）が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導電性が得られたので省
略した。

【０３７３】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。

【０３７４】以上のようにして完成したガラス容器内の
雰囲気を排気管（図示せず）を通じ真空ポンプにて１０
^-4Ｐａ程度の真空度まで排気し、図３１に示すように、
Ｙ方向配線を共通結線して１ライン毎にフォーミング処
理を行う。図中６４はＹ方向配線２３を共通結線した共
通電極、６５は電源、６６は電流測定用抵抗、６７は電
流をモニタするためのオシロスコープである。

【０３７５】続いて、パネル内の圧力を２．７×１０^-3
Ｐａとなるように調節し、Ｉｅ，Ｉｆを測定しながらパ
ルスを印加して活性化処理を行った。

【０３７６】続いて、パネル内を再度排気し圧力を１．
３×１０^-4Ｐａとした後、水素ガスを導入し同様にパル
スを印加する。

【０３７７】この後、排気装置をイオンポンプに切り替
えて、パネル全体をヒーターにより加熱しながら、パネ
ル内を排気し圧力を４．２×１０^-5Ｐａまで下げた。

【０３７８】この後、マトリクス駆動により表示機能が
正常に働き、特性が安定していることを確認してから、
不図示の排気管をガスバーナーで熱することで溶着し真
空容器を封じきった。

【０３７９】最後に封止後の真空度を維持するために、
高周波加熱法でゲッター処理を行った。

【０３８０】以上のように完成した本発明の画像形成装
置において、各電子放出素子には、容器外端子Ｄｏｘ１
ないしＤｏｘｍ，Ｄｏｙ１ないしＤｏｙｎを通じ、走査
信号及び変調信号を不図示の信号発生手段よりそれぞ
れ、印加することにより、電子放出させ、高圧端子Ｈｖ
を通じ、メタルバック３５あるいは透明電極（不図示）
に５．０ｋＶの高圧を印加し、電子ビームを加速し、蛍
光膜３４に衝突させ、励起・発光させることで画像を表
示した。

【０３８１】なお、実施例２３では、実施例１の表面伝
導型電子放出素子に対応する複数の電子放出素子を用い
て電子源を構成したが、本発明の電子源及び画像形成装
置はこれに限定されるものではない。実施例１〜２２の
いずれに対応する電子放出素子を用いても電子源を構成
し、さらにそれを用いて実施例２３に対応する画像形成
装置を構成することが可能である。

【０３８２】図３２は、実施例２３の画像形成装置（デ
ィスプレイパネル）に、例えばテレビジョン放送をはじ
めとする種々の画像情報源より提供される画像情報を表
示できるように構成した表示装置の一例を示すための図
である。図中７０はディスプレイパネル、７１はディス
プレイパネルの駆動回路、７２はディスプレイコントロ
ーラ、７３はマルチプレクサ、７４はデコーダ、７５は
入出力インターフェース回路、７６はＣＰＵ、７７は画
像生成回路、７８及び７９及び８０は画像メモリーイン
ターフェース回路、８１は画像入力インターフェース回
路、８２及び８３はＴＶ信号受信回路、８４は入力部で
ある。

【０３８３】尚、本表示装置は、例えばテレビジョン信
号のように映像情報と音声情報の両方を含む信号を受信
する場合には、当然映像の表示と同時に音声を再生する
ものであるが、本発明の特徴と直接関係しない音声情報
の受信、分離、再生、処理、記憶等に関する回路やスピ
ーカー等については説明を省略する。

【０３８４】以下、画像信号の流れに沿って各部の機能
を説明する。

【０３８５】まず、ＴＶ信号受信回路８３は、例えば電
波や空間光通信等のような無線伝送系を用いて伝送され
るＴＶ信号を受信するための回路である。

【０３８６】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。ＴＶ信号受信回路８３で受信され
たＴＶ信号は、デコーダ７４に出力される。

【０３８７】ＴＶ信号受信回路８２は、例えば同軸ケー
ブルや光ファイバー等のような有線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。前記ＴＶ
信号受信回路８３と同様に、受信するＴＶ信号の方式は
特に限られるものではなく、また本回路で受信されたＴ
Ｖ信号もデコーダ７４に出力される。

【０３８８】画像入力インターフェース回路８１は、例
えばＴＶカメラや画像読み取りスキャナーなどの画像入
力装置から供給される画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ７４に出力され
る。

【０３８９】画像メモリーインターフェース回路８０
は、ビデオテープレコーダー（以下ＶＴＲと略す）に記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ７４に出力される。

【０３９０】画像メモリーインターフェース回路７９
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ７４
に出力される。

【０３９１】画像メモリーインターフェース回路７８
は、静止画ディスクのように、静止画像データを記憶し
ている装置から画像信号を取り込むための回路で、取り
込まれた静止画像データはデコーダ７４に入力される。

【０３９２】入出力インターフェース回路７５は、本表
示装置と、外部のコンピュータもしくはコンピュータネ
ットワークもしくはプリンターなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行うのは勿論のこと、場合によっては本表示装
置の備えるＣＰＵ７６と外部との間で制御信号や数値デ
ータの入出力などを行うことも可能である。

【０３９３】画像生成回路７７は、前記入出力インター
フェース回路７５を介して外部から入力される画像デー
タや文字・図形情報や、あるいはＣＰＵ７６より出力さ
れる画像データや文字・図形情報に基づき、表示用画像
データを生成するための回路である。本回路の内部に
は、例えば画像データや文字・図形情報を蓄積するため
の書き換え可能メモリーや、文字コードに対応する画像
パターンが記憶されている読み出し専用メモリーや、画
像処理を行うためのプロセッサー等を初めとして、画像
の生成に必要な回路が組み込まれている。

【０３９４】本回路により生成された表示用画像データ
は、デコーダ７４に出力されるが、場合によっては前記
入出力インターフェース回路７５を介して外部のコンピ
ュータネットワークやプリンターに出力することも可能
である。

【０３９５】ＣＰＵ７６は、主として本表示装置の動作
制御や、表示画像の生成や選択や編集に関わる作業を行
う。

【０３９６】例えば、マルチプレクサ７３に制御信号を
出力し、ディスプレイパネルに表示する画像信号を適宜
選択したり組み合わせたりする。その際には表示する画
像信号に応じてディスプレイパネルコントローラ７２に
対して制御信号を発生し、画面表示周波数や走査方法
（例えばインターレースかノンインターレースか）や一
画面の走査線の数など表示装置の動作を適宜制御する。
また、前記画像生成回路７７に対して画像データや文字
・図形情報を直接出力したり、あるいは前記入出力イン
ターフェース回路７５を介して外部のコンピュータやメ
モリーをアクセスして画像データや文字・図形情報を入
力する。

【０３９７】尚、ＣＰＵ７６は、これ以外の目的の作業
にも関わるものであってよい。例えば、パーソナルコン
ピュータやワードプロセッサ等のように、情報を生成し
たり処理する機能に直接関わってもよい。あるいは前述
したように、入出力インターフェース回路７５を介して
外部のコンピュータネットワークと接続し、例えば数値
計算等の作業を外部機器と協同して行ってもよい。

【０３９８】入力部８４は、前記ＣＰＵ７６に使用者が
命令やプログラム、あるいはデータなどを入力するため
のものであり、例えばキーボードやマウスの他、ジョイ
スティック、バーコードリーダー、音声認識装置等の多
様な入力機器を用いることが可能である。

【０３９９】デコーダ７４は、前記７７ないし８３より
入力される種々の画像信号を３原色信号、又は輝度信号
とＩ信号、Ｑ信号に逆変換するための回路である。尚、
図中に点線で示すように、デコーダ７４は内部に画像メ
モリーを備えるのが望ましい。これは、例えばＭＵＳＥ
方式を初めとして、逆変換するに際して画像メモリーを
必要とするようなテレビ信号を扱うためである。画像メ
モリーを備える事により、静止画の表示が容易になる。
あるいは前記画像生成回路７７及びＣＰＵ７６と協同し
て、画像の間引き、補間、拡大、縮小、合成を初めとす
る画像処理や編集が容易になるという利点が生まれるか
らである。

【０４００】マルチプレクサ７３は、前記ＣＰＵ７６よ
り入力される制御信号に基づき、表示画像を適宜選択す
るものである。即ち、マルチプレクサ７３はデコーダ７
４から入力される逆変換された画像信号の内から所望の
画像信号を選択して駆動回路７１に出力する。その場合
には、一画面表示時間内で画像信号を切り換えて選択す
ることにより、所謂多画面テレビのように、一画面を複
数の領域に分けて領域によって異なる画像を表示するこ
とも可能である。

【０４０１】ディスプレイパネルコントローラ７２は、
前記ＣＰＵ７６より入力される制御信号に基づき、駆動
回路７１の動作を制御するための回路である。

【０４０２】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路７１に対して出力する。ディスプレイパネルの
駆動方法に関わるものとして、例えば画面表示周波数や
走査方法（例えばインターレースかノンインターレース
か）を制御するための信号を駆動回路７１に対して出力
する。また、場合によっては、表示画像の輝度やコント
ラストや色調やシャープネスといった画質の調整に関わ
る制御信号を駆動回路７１に対して出力する場合もあ
る。

【０４０３】駆動回路７１は、ディスプレイパネル７０
に印加する駆動信号を発生するための回路であり、前記
マルチプレクサ７３から入力される画像信号と、前記デ
ィスプレイパネルコントローラ７２より入力される制御
信号に基づいて動作するものである。

【０４０４】以上、各部の機能を説明したが、図３２に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル７
０に表示することが可能である。即ち、テレビジョン放
送を初めとする各種の画像信号は、デコーダ７４におい
て逆変換された後、マルチプレクサ７３において適宜選
択され、駆動回路７１に入力される。一方、デイスプレ
イコントローラ７２は、表示する画像信号に応じて駆動
回路７１の動作を制御するための制御信号を発生する。
駆動回路７１は、上記画像信号と制御信号に基づいてデ
ィスプレイパネル７０に駆動信号を印加する。これによ
り、ディスプレイパネル７０において画像が表示され
る。これらの一連の動作は、ＣＰＵ７６により統括的に
制御される。

【０４０５】本画像形成装置においては、前記デコーダ
７４に内蔵する画像メモリや、画像生成回路７７及び情
報の中から選択したものを表示するだけでなく、表示す
る画像情報に対して、例えば拡大、縮小、回転、移動、
エッジ強調、間引き、補間、色変換、画像の縦横比変換
等を初めとする画像処理や、合成、消去、接続、入れ換
え、嵌め込み等を初めとする画像編集を行うことも可能
である。また、本実施例の説明では特に触れなかった
が、上記画像処理や画像編集と同様に、音声情報に関し
ても処理や編集を行なうための専用回路を設けてもよ
い。

【０４０６】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピュータの端末機器、ワー
ドプロセッサを初めとする事務用端末機器、ゲーム機な
どの機能を一台で兼ね備えることが可能で、産業用ある
いは民生用として極めて応用範囲が広い。

【０４０７】尚、図３２は、表面伝導型電子放出素子を
電子ビーム源とするディスプレイパネルを用いた表示装
置の構成の一例を示したに過ぎず、本発明の画像形成装
置がこれのみに限定されるものでないことは言うまでも
ない。

【０４０８】例えば図３２の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。

【０４０９】なお、本実施例における活性化の方法は、
実施例１の表面伝導型電子放出素子に対応するものであ
るが、実施例２〜２２のいずれに対応する方法を用いて
も良いことは言うまでもない。

【０４１０】［実施例２４］本実施例は、はしご型配線
をした電子源及びそれを用いた、画像表示装置である。
図３３は、以下の工程の一部を模式的に示したものであ
る。以下、本実施例の製造方法について述べる。

【０４１１】工程−Ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板２１上に、素子電極を
兼ねる共通配線の形状の開口を有するホトレジスト（Ｒ
Ｄ−２０００Ｎ−４１・日立化成社製）パターンを形成
し、真空蒸着法により、厚さ５ｎｍのＴｉ、厚さ１００
ｎｍのＮｉを順次積層した。この後、ホトレジストパタ
ーンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオ
フして、素子電極を兼ねる共通配線２６を形成した。電
極間距離はＬ＝１０μｍとした。

【０４１２】工程−Ｂ 真空蒸着法により厚さ３００ｎｍのＣｒ膜９１を堆積
し、通常のフォトリソグラフィー技術により導電性薄膜
のパターンに相当する開口部９２を形成する。その上に
Ｐｄアミン錯体溶液（ｃｃｐ４２３０・奥野製薬（株）
製）をスピンナーにより回転塗布し、３００℃１２分間
の加熱焼成処理を施した。こうして形成された膜はＰｄ
Ｏを主成分とする導電性の微粒子膜で、厚さは７ｎｍ前
後であった。

【０４１３】工程−Ｃ Ｃｒマスク９１をウエットエッチングしてＰｄＯ膜の不
要部分とともに除去し、所望の形状にパターニングされ
た導電性薄膜４を得た。この導電性薄膜の抵抗値はＲ_s
＝２×１０⁴ Ω／□程度であった。

【０４１４】工程−Ｄ 実施例２３と同様にして表示パネルを形成した。図１４
のように電子源基板２１、リアプレート３１、フェース
プレート３６とグリッド電極２７を組み合わせ、外部に
容器外端子２９、容器外グリッド電極端子３０を接続し
た。

【０４１５】以下、実施例２３と同様にフォーミング工
程、活性化工程、安定化工程を施した後、排気管（不図
示）を溶着し封じきった。この後、高周波加熱によりゲ
ッター処理を行った。

【０４１６】画像形成装置としての駆動の方法は実施例
２３に示したものと同様である。

【０４１７】本実施例における活性化の方法は、実施例
１の表面伝導型電子放出素子に対応するものであるが、
実施例２〜２２のいずれに対応する方法を用いても良い
ことは、実施例２３と同様、言うまでもない。

【０４１８】

【発明の効果】以上説明したように、結晶性の良いグラ
ファイト膜を電子放出部亀裂内に有する構成を取ること
により、長時間の駆動に伴う電子放出特性の劣化を防止
することが出来、安定性が向上した。また、電子放出部
亀裂内のグラファイト膜が正極・負極の両方に形成され
た構造とすることで、電子放出量が増大するとともに、
電子放出効率η＝Ｉｅ／Ｉｆが一層向上する。

【０４１９】さらに、亀裂内部のグラファイト膜以外に
は実質的にカーボン膜を有しない構造、あるいは、亀裂
外部のカーボン膜も結晶性の良いグラファイトよりなる
構造とすることにより、駆動中に起こる放電現象を抑制
できる。

【０４２０】また、電子放出部の基板に溝を設けること
により、リーク電流が減少し、電子放出効率の更なる向
上がなされる。

【図面の簡単な説明】

【図１】本発明の平面型表面伝導型電子放出素子の構成
を説明する模式図である。

【図２】Ｒａｍａｎ分光分析の結果の模式図である。

【図３】本発明の垂直型表面伝導型電子放出素子の構成
を説明する模式図である。

【図４】本発明の表面伝導型電子放出素子（平面型）の
製造プロセスを説明するための模式図である。

【図５】三角波パルス波形を示す模式図である。

【図６】矩形波パルス波形を示す模式図である。

【図７】表面伝導型電子放出素子の電子放出特性を測定
する系の構成を示す模式図である。

【図８】表面伝導型電子放出素子の電子放出特性を説明
する模式図である。

【図９】マトリクス配線の電子源の構成を説明する模式
図である。

【図１０】マトリクス配線の電子源を用いた画像形成装
置の構成を示す模式図である。

【図１１】フェースプレートの構成を説明する模式図で
ある。

【図１２】画像形成装置の駆動方法を説明する模式図で
ある。

【図１３】はしご型配置の電子源の構成を説明する模式
図である。

【図１４】はしご型配線の電子源を用いた画像形成装置
の構成を示す模式図である。

【図１５】ＴＥＭによる格子像の観察結果を示す模式図
である。

【図１６】ＴＥＭによるカプセル様グラファイトの観察
結果を示す模式図である。

【図１７】実施例１の構成を示す模式図である。

【図１８】実施例３の構成を示す模式図である。

【図１９】比較例２の構成を示す模式図である。

【図２０】電子源パネルを製造する装置の構成を示す模
式図である。

【図２１】レーザーラマン分光分析装置による結晶性分
布の観察結果を説明する模式図である。

【図２２】比較例５の構成を示す模式図である。

【図２３】実施例８〜１１のグラファイト膜のＴＥＭに
よる格子像の観察結果を示す模式図である。

【図２４】（ａ）は実施例８，９の、（ｂ）は実施例１
０の表面伝導型電子放出素子の構成を示す模式図であ
る。

【図２５】実施例１１の表面伝導型電子放出素子の構成
を示す模式図である。

【図２６】実施例２１の表面伝導型電子放出素子の構成
を示す模式図である。

【図２７】マトリクス配線の電子源の一部の構成を示す
模式図である。

【図２８】図２７のＡ−Ａ’断面の構造を示す模式図で
ある。

【図２９】マトリクス配線の電子源の製造プロセスを説
明する図である。

【図３０】マトリクス配線の電子源の製造プロセスを説
明する図である。

【図３１】Ｙ方向配線の「共通結線」の状態を説明する
模式図である。

【図３２】画像形成装置を用いたシステムの構成を示す
ブロック図である。

【図３３】はしご型配線の電子源の製造工程の一部を説
明する模式図である。

【図３４】従来の表面伝導型電子放出素子の構成を説明
する模式図である。

【符号の説明】

１ 基板 ２，３ 素子電極 ４ 導電性薄膜 ５ 電子放出部亀裂 ６ グラファイト膜 ７ 段さ形成部 ８ 溝 １０ 電流計 １１ 電源 １２ 電流計 １３ 高圧電源 １４ アノード電極 １５ 真空容器 １６ 排気装置 １７ バリアブルリークバルブ １８ 液溜 ２１ 電子源基板 ２２ Ｘ方向配線 ２３ Ｙ方向配線 ２４ 表面伝導型電子放出素子 ２５ 結線 ２６ 共通配線 ２７ グリッド電極 ２８ 電子通過孔 ２９ 容器外端子 ３０ グリッド電極に接続された容器外端子 ３１ リアプレート ３２ 支持枠 ３３ ガラス基板 ３４ 蛍光膜 ３５ メタルバック ３６ フェースプレート ３７ 外囲器 ３８ 黒色導電材 ３９ 蛍光体 ４１ 表示パネル ４２ 走査回路 ４３ 制御回路 ４４ シフトレジスタ ４５ ラインメモリ ４６ 同期信号分離回路 ４７ 変調信号発生器 ５１ 電子源パネル ５２ 駆動回路 ５３ 第１の排気装置（超高真空用） ５４ 第２の排気装置（高真空用） ５５ 四重極質量分析器 ５６ マスフローコントローラー ６１ 層間絶縁層 ６２ コンタクトホール ６３ Ｃｒマスク ６４ 共通電極 ６５ 電源 ６６ 電流測定用抵抗 ６７ オシロスコープ ７０ ディスプレイパネル ７１ 駆動回路 ７２ ディスプレイコントローラ ７３ マルチプレクサ ７４ デコーダ ７５ 入出力インターフェース回路 ７６ ＣＰＵ ７７ 画像生成回路 ７８ 画像メモリーインターフェース回路 ７９ 画像メモリーインターフェース回路 ８０ 画像メモリーインターフェース回路 ８１ 画像入力インターフェース回路 ８２ ＴＶ信号受信回路 ８３ ＴＶ信号受信回路 ８４ 入力部 ９１ Ｃｒマスク ９２ 開口

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平6−336713 (32)優先日 平６(1994)12月26日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平7−87758 (32)優先日 平７(1995)３月22日 (33)優先権主張国 日本（ＪＰ） (72)発明者 山野辺 正人 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 大西 敏一 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 岸 文夫 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 池田 外充 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 宮崎 和也 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平３−127428（ＪＰ，Ａ) 特開 平３−37109（ＪＰ，Ａ) 特開 平７−65704（ＪＰ，Ａ) 特開 平８−264112（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01J 1/30 H01J 9/02 H01J 31/12

Claims (26)

(57)【特許請求の範囲】
1. 【請求項１】 電極間に、電子放出部を有する導電性膜
   を備える電子放出素子において、 前記電子放出部がグラファイト膜を有し、 該グラファイト膜は、波長が５１４．５ｎｍ、スポット
   径が１μｍのレーザー光源を用いたラマン分光分析によ
   る散乱光のピークのうち、ａ）．１５８０ｃｍ^-1付近の
   ピーク（Ｐ２）が１３３５ｃｍ^-1付近のピーク（Ｐ１）
   よりも大きいか又は、ｂ）．１３３５ｃｍ^-1付近のピー
   ク（Ｐ１）の半値幅が１５０ｃｍ^-1以下であることを特
   徴とする電子放出素子。
2. 【請求項２】 前記電子放出部が亀裂によって構成され
   ている請求項１に記載の電子放出素子。
3. 【請求項３】 前記グラファイト膜は、前記亀裂を挟む
   片側の導電性膜に設けられている請求項２に記載の電子
   放出素子。
4. 【請求項４】 前記グラファイト膜は、前記亀裂を挟む
   両側の導電性膜に設けられている請求項２に記載の電子
   放出素子。
5. 【請求項５】 前記グラファイト膜が、２ｎｍ以上の結
   晶粒径を有する請求項１〜４のいずれかに記載の電子放
   出素子。
6. 【請求項６】 前記グラファイト膜は、金属微粒子を包
   含したカプセル状のグラファイトを有する請求項１〜５
   のいずれかに記載の電子放出素子。
7. 【請求項７】 前記グラファイト膜は、金属微粒子を包
   含したカプセル状のグラファイトと金属微粒子を包含し
   ないグラファイトが混合した形態を有する請求項１〜６
   のいずれかに記載の電子放出素子。
8. 【請求項８】 前記ａ）又はＢ）の結晶性を有するグラ
   ファイト膜のみを有する請求項１〜７のいずれかに記載
   の電子放出素子。
9. 【請求項９】 前記グラファイト膜は、前記導電性膜の
   亀裂内にのみ設けられている請求項２に記載の電子放出
   素子。
10. 【請求項１０】 前記グラファイト膜は、前記導電性膜
    の亀裂内と亀裂外に設けられている請求項２に記載の電
    子放出素子。
11. 【請求項１１】 前記導電性膜の亀裂内に設けられてい
    るグラファイト膜の前記ピーク（Ｐ１）の半値幅が、前
    記導電性膜の亀裂外に設けられているグラファイト膜の
    前記ピーク（Ｐ１）の半値幅よりも小さい請求項１０に
    記載の電子放出素子。
12. 【請求項１２】 前記電子放出素子は、表面伝導型電子
    放出素子である請求項１〜１１のいずれかに記載の電子
    放出素子。
13. 【請求項１３】 複数の電子放出素子を結線した素子行
    を複数有する電子源において、前記電子放出素子が請求
    項１〜１２のいずれかに記載の電子放出素子であること
    を特徴とする電子源。
14. 【請求項１４】 マトリクス配線された複数の電子放出
    素子を有する電子源において、前記電子放出素子が請求
    項１〜１２のいずれかに記載の電子放出素子であること
    を特徴とする電子源。
15. 【請求項１５】 電子放出素子と画像形成部材とを有す
    る画像形成装置において、前記電子放出素子が請求項１
    〜１２のいずれかに記載の電子放出素子であることを特
    徴とする画像形成装置。
16. 【請求項１６】 前記画像形成部材が蛍光体である請求
    項１５に記載の画像形成装置。
17. 【請求項１７】 テレビジョン放送の表示装置、テレビ
    会議システムの表示装置、コンピューターの表示装置の
    いずれかに用いられる請求項１５または１６に記載の画
    像形成装置。
18. 【請求項１８】 電極間に、電子放出部を有する導電性
    膜を備える電子放出素子の製造方法において、電子放出部 を有する導電性膜に、有機物質を含む雰囲気
    中にて電圧を印加した後、組成式ＸＹ（但し、Ｘ、Ｙは
    各々、水素またはハロゲン）で表されるガスを含む雰囲
    気中にて電圧を印加する工程を有することを特徴とする
    電子放出素子の製造方法。
19. 【請求項１９】 前記有機物質を含む雰囲気中にて電圧
    を印加する工程と、前記組成式ＸＹで表されるガスを含
    む雰囲気中にて電圧を印加する工程とを交互に行う請求
    項１８に記載の電子放出素子の製造方法。
20. 【請求項２０】 電極間に、電子放出部を有する導電性
    膜を備える 電子放出素子の製造方法において、 電子放出部を含む導電性膜に、 有機物質と組成式ＸＹ
    （但し、Ｘ、Ｙは各々、水素またはハロゲン）で表され
    るガスとを含む雰囲気中にて電圧を印加する工程を有す
    ることを特徴とする電子放出素子の製造方法。
21. 【請求項２１】 前記電子放出部を有する導電性膜に印
    加する電圧は、両極性を有するパルス電圧である請求項
    １８〜２０のいずれかに記載の電子放出素子の製造方
    法。
22. 【請求項２２】 前記両極性を有するパルス電圧は、極
    性によって波高値が異なる請求項２１に記載の電子放出
    素子の製造方法。
23. 【請求項２３】 複数の電子放出素子を結線した素子行
    を複数有する電子源の製造方法において、前記電子放出
    素子を請求項１８〜２２のいずれかに記載の方法により
    製造することを特徴とする電子源の製造方法。
24. 【請求項２４】 マトリクス配線された複数の電子放出
    素子を有する電子源の製造方法において、前記電子放出
    素子を請求項１８〜２２のいずれかに記載の方法により
    製造することを特徴とする電子源の製造方法。
25. 【請求項２５】 電子放出素子と画像形成部材とを有す
    る画像形成装置の製造方法において、前記電子放出素子
    を請求項１８〜２２のいずれかに記載の方法により製造
    することを特徴とする画像形成装置の製造方法。
26. 【請求項２６】 電子放出素子と画像形成部材とを有す
    る画像形成装置の製造方法において、電子放出素子を構
    成する電極と導電性膜とを配設した基体と、画像形成部
    材を配設したフェースプレートを用いて外囲器を構成
    し、該電極間に電圧を印加して該導電性膜に電子放出部
    を形成するフォーミング工程を行った後、請求項１８〜
    ２２のいずれかに記載の方法で電子放出素子を製造する
    ことを特徴とする画像形成装置の製造方法。