JP3064324B2 - 画像記録装置における制御ソフトウエア仕様変更システム - Google Patents

画像記録装置における制御ソフトウエア仕様変更システム

Info

Publication number
JP3064324B2
JP3064324B2 JP2067325A JP6732590A JP3064324B2 JP 3064324 B2 JP3064324 B2 JP 3064324B2 JP 2067325 A JP2067325 A JP 2067325A JP 6732590 A JP6732590 A JP 6732590A JP 3064324 B2 JP3064324 B2 JP 3064324B2
Authority
JP
Japan
Prior art keywords
control software
load
data
storage memory
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2067325A
Other languages
English (en)
Other versions
JPH03268139A (ja
Inventor
敏 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2067325A priority Critical patent/JP3064324B2/ja
Publication of JPH03268139A publication Critical patent/JPH03268139A/ja
Application granted granted Critical
Publication of JP3064324B2 publication Critical patent/JP3064324B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Record Information Processing For Printing (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Stored Programmes (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像記録装置の基本制御仕様を変更する
上で必要な画像記録装置における制御ソフトウエア仕様
変更システムに係り、特に、ホストコンピュータからの
転送画像データを印字記録するリモートプリンタのよう
な画像記録装置に対して有効な制御ソフトウエア仕様変
更システムに関する。
〔従来の技術〕
一般に、ホストコンピュータからの転送画像データを
印字記録するリモートプリンタにあっては、通常、ホス
トコンピュータとリモートプリンタとの間で通信用特殊
言語によるデータ通信を行っているため、リモートプリ
ンタの構成としては、上記通信用特殊言語をリモートプ
リンタ用のデータ形式に変換する電子サブシステム（以
下、ESS［Electronic Sub System］と略記する）と、こ
のESにて変換された画像データに基づく画像を出力する
画像出力端末（以下、IOT［Image Output Terminal］と
略記する）とを包含したものにならざるを得ない。
このようなリモートプリンタにおいては、ESSとIOTと
の間のデータ転送の取り決め（プリナティグプロトコ
ル）を一義的に設定しておくことが必要であり、IOTの
基本制御仕様は上記プリンティングプロトコルに従って
設定される。そして、上記IOTの基本制御仕様は、通常I
OT内の制御ユニットのROMに予めロードされた制御ソフ
トウエアにて決定されるようになっている。
〔発明が解決しようとする課題〕
ところで、このようなリモートプリンタにおいては、
IOTのバージョンアップ、ESSの機能変更によるインタフ
ェースの仕様変更及び異種のESSの接続等に伴って上記I
OTの基本制御仕様を根本的に又は一部変更しなければな
らないという状況が起こり得る。
このような状況下において、従来にあっては、仕様変
更用のIOTの制御ソフトウエアが予めロードされているR
OMそのものを従前のROMと交換するという方法を採用し
ているが、ROMそのものを交換するという作業が面倒で
あり、IOTの制御ソフトウエアの仕様変更をもっと簡単
にしたいという要請が生じている。
この発明は、以上の技術的課題を解決するためになさ
れたものであって、IOTの制御仕様を簡単な操作によっ
て実現することができる画像記録装置における制御ソフ
トウエア仕様変更システムを提供するものである。
〔課題を解決するための手段〕
すなわち、この発明に係る画像記録装置における制御
ソフトウエア仕様変更システムは、第１図に示すよう
に、コマンドCM及びデータDTを信号として送出する信号
送出手段１と、制御ソフトウエアCSが格納される制御ソ
フト格納メモリ３を具備し、この制御ソフト格納メモリ
３に格納された内容に基づいて上記信号送出手段１から
送出される信号を判定し、画像データに基づく画像を出
力する画像出力手段２とを備えた画像記録装置を前提と
し、上記画像出力手段２の仕様変更用の新たな制御ソフ
トウエアCSが格納される制御ソフト記憶媒体４と、この
制御ソフト記憶媒体４に格納された内容を信号送出手段
１のデータDTとして取り込む制御ソフト受付手段５と、
上記信号送出手段１がロード要求コマンドを送信するよ
うに要求するロード要求手段６と、上記ロード要求６か
らロード要求コマンドがあったか否かを判定するロード
実行判定手段７と、このロード実行判定手段７がロード
要求コマンドと判定したときに、上記制御ソフト格納メ
モリ３内の内容をイレーズ処理した後、上記信号送出手
段１に取り込んだ新たな制御ソフトウエアCSを画像出力
手段２側へ転送し、転送された新たな制御ソフトウエア
CSを上記制御ソフト格納メモリ３にロードするロード実
行手段８を備えたものを前提と摺るものである。
このような技術的手段において、信号送信手段１と画
像出力手段２との間のデータ送信については、予め決め
られたプロトコルを具備したものであればどのようなも
のを採用しても差し支えない。また、信号送信手段１や
画像出力手段２の具体的構成については、上述した基本
的機能を具備したものであれば適宜設計変更できること
は勿論である。
また、上記制御ソフト格納メモリ３としては、パワー
オフ時において格納データ内容が消去されず、しかも、
ロード要求時において、格納データ内容が消去されると
共に、新たなデータが格納されるものであれば、EEPROM
（請求項12）、不揮発性メモリ（以下、NVM［Non Volat
ile Memory］と略記する）を始め適宜選択することがで
きる。
更に、制御ソフト記憶媒体４としては、フロッピ−デ
ィスク、マグネットテープ等適宜選択することができ
る。
更にまた、制御ソフト受付手段５としては、制御ソフ
ト記憶媒体４から制御ソフトウエアCSを取り込むことが
できるものであれば、フロッピーユニット、マグネット
テープリーダ等適宜選択することができる。また、上記
制御ソフト受付手段５の配設箇所については、信号送出
手段１若しくは信号送出手段１との間で通信可能なホス
トコンピュータのいずれであっても差し支えないが、配
設箇所としてホストコンピュ−タ側を選択する場合に
は、ホストコンピュータと信号送信手段１との間で一連
の手続きの取り決めが必要である。
また、ロード要求手段６の配設箇所としては、信号送
出手段１、ホストコンピュータ、画像出力手段２のいず
れであっても差し支えない。そしてまた、ロード要求手
段６の具体的構成としては、所定ロード要求操作、詠え
ばキーボードやコンピュータパネルの所定のスイッチ、
キー操作に基づいて信号送出手段１がロード要求コマン
ドを送信するものであれば適宜設計変更することがで
き、ロード要求コマンドの具体的態様としても画像出力
手段２が認識できるように設定したものであれば特に制
限はない。この場合において、ユーザの誤操作を防止す
るという観点から、上記ロード要求操作としては、通常
の画像記録操作と無関係な特殊操作を選択することが好
ましい（請求項11）。また、ロード実行手段８の誤作動
を防止するという観点からすれば、ロード要求手段６か
らのロード要求コマンドの送信回数を複数回とし、ロー
ド要求コマンドを複数回受信した段階で、上記ロード実
行手段８を作動させるように設計する（請求項１）。
更に、ロード実行判定手段７及びロード実行手段８に
ついては、夫々機能実現し得るものであれば適宜設計変
更して差し支えないが、機能実現の最適化を図るという
観点から、制御ソフトウエアCSのローディングに必要な
ファイル構成のブート部を有し、このブート部と画像出
力手段２のCPUとの間で夫々の機能を実現するように設
計する（請求項２）。
そして更に、ブート部を備えたロード実行判定手段７
に対して機能実現の最適化を図るという観点からすれ
ば、パワーオン時にブート部内の先頭アドレスより実行
を開始し、NVMに書き込まれた制御ソフト格納メモリ３
の状態データを参照して制御ソフトウエアCSをロードす
るか否かについて判定するように設計することが好まし
い（請求項３）。
この場合において、上記制御ソフト格納メモリ３の状
態データとしては、少なくとも、制御ソフトウエアCSを
ロードするか否かを判定する上で、制御ソフトウエアCS
が既にロードされていて、イレーズ処理要求がない場合
を示す“プログラム済状態”と、制御ソフトウエアCSが
既にロードされていて、イレーズ処理要求がある場合を
示す“プログラム済イレーズ要求状態”とを備えていれ
ばよいが、制御ソフトウエアCSのローディング実行中に
パワーオフされたような異常時に対処するという観点か
らすれば、状態データとして、制御ソフトウエアCSがロ
ードされておらず、イレーズ処理を実行する必要がある
場合を示す“非プログラム状態”を具備させ、異常時処
理を行うように設計することが好ましい（請求項４）。
そしてまた、上記NVM内に状態データを格納するに当
たって、メモリクラッシュによる状態データの改変に基
づく不都合を有効に回避するとう観点から、NVMの所定
アドレスに状態データを複数個格納し、パワーオン時に
NVMの状態データを多数決にて同じデータに書き換える
ようにしたり（請求項５）、更に、加えて、NVM内の相
互に離れたアドレスの複数箇所に所定数ずつ分散して状
態データを格納し、複数箇所の状態データを多数決にて
判定するという手法（請求項６）を採るようすることが
好ましい。
また、上記ロード実行手段８としては、少なくとも、
制御ソフトウエアCSのローディングを実行できる機能を
備えていればよいが、装置の安全性を考慮して、ローデ
ィング実行中の異常に対しても、必ずデータが正常にセ
ーブされるように異常系に対処する異常時処理手段を具
備するように設計する（請求項７）。
この場合において、上記異常時処理手段としては、異
常系に対して異常表示を行ったり、ローディング不良に
よる不測の弊害を回避する上で再度ローディングをし直
す等適宜設計変更して差し支えないが、ローディング実
行中にパワーオフする異常系あるいはロード実行判定手
段７によるロードの有無の判定が不能になる異常系に対
しては、ローディング不良状態になることが明らかであ
り、このような場合にはローディングを再実行するよう
に対処することが必要である（請求項８）。
また、ロード実行手段８のローディング動作を確実に
するという観点から、制御ソフトウエアCSのローディン
グエラーが生じたか否かを判定するエラー判定部を具備
させ、ローディングエラーが生じたことを判定した時点
で制御ソフトウエアCSの全部若しくは一部を再度ロード
するように設計する（請求項９）。
また、制御ソフトウエアCSのローディング実行中にお
いても、画像出力手段２で割り込み処理を行わなければ
ならない場合が想定されるため、これに対処するような
割り込み処理手段を付設することが必要である。
その具体的態様としては、画像出力手段２のCPUがブ
ート部内を実行中であれば、ブート部内の割り込みベク
タテーブルからブート部内の割り込みモジュールへ移行
して割り込み処理を行い、一方、上記CPUが制御ソフト
格納メモリ３内を実行中であれば、ブート部内の割り込
みベクタテーブルからブート部内の割り込みモジュール
へ移行した後、制御ソフト格納メモリ３の割り込みベク
タテーブルを介して制御ソフト格納メモリ３内の割り込
みモジュールへ移行して割り込み処理を行うようにする
ものが挙げられる（請求項10）。
〔作用〕
上述したようなシステムを用いて画像出力手段２の制
御仕様を変更する場合には、先ず、制御ソフト受付手段
５に仕様変更用の制御ソフトウエアCSが記憶された制御
ソフト記憶媒体４をセットし、制御ソフト受付手段５を
介して信号送出手段１へ上記制御ソフトウエアCSを取り
込む。
この後、あるいはこれと同時に、ロード要求手段６に
よって画像出力手段２側にロード要求が行われると、ロ
ード実行判定手段７が信号送出手段１からの信号をロー
ド要求コマンドであると判定する。
この状態において、上記ロード実行手段８が働き、制
御ソフト格納メモリ３に予め格納されていた制御ソフト
ウエアCSをイレーズ処理した後、制御ソフト受付手段５
で受付られた新たな制御ソフトウエアCSを制御ソフト格
納メモリ３内にロードする。
この段階で、画像出力手段２の制御仕様が新たなもの
に変更設定される。
尚、所謂コンピュータシステムにおいて、コンピュー
タの基本制御仕様はOS（Operating System）にて設定さ
れており、このOSに基づいて、パッケージソフトウエア
やアプリケーションソフトウエアの仕様をローディング
し直すということは通常行われているが、コンピュータ
の制御仕様を設定するOSそのもののを変更することは全
く考えられていない。
この点において、画像出力手段２の基本制御仕様を設
定する制御ソフトウエアCS自体をローディングし直す本
願発明は、上述したコンピュータシステムと全く着想の
異なるものと言える。
〔実施例〕
以下、添付図面に示す実施例に基づいてこの発明を詳
細に説明する。
目次 I.システム概要 （１）システム全体構成 （２）ESS構成 （３）IOT構成 （４）ダウンローディング操作 II.メモリ （１）メモリマップ （２）NVMの状態データ構造 （３）ブートROMのファイル構成 （４）フラッシュROMの仕様 （４−ａ）概要 （４−ｂ）フラッシュROMインタフェースのハードウエ
ア （４−ｃ）コマンドの定義 （４−ｄ）プログラミングアルゴリズム （４−ｅ）イレーズアルゴリズム III.ダウンローディングデータ構造 IV.ブートROMのパワーオン時の処理 （１）処理概要 （２）状態データの書き換え処理 （３）NVM多数決テスト１の処理 （４）NVM多数決テスト２の処理 （５）ダウンローディング処理 （５−ａ）正常時 （５−ｂ）CRC Error時 （５−ｃ）Checksum Error時 V.異常時処理 VI.割り込み処理 （１）割り込み処理に必要な基本要素 （２）ブートROM内実行中の割り込み処理 （３）フラッシュROM実行中の割り込み処理 I.システム概要 （１）システム全体構成 第２図及び第３図はリモートプリンタにこの発明を適
用した一実施例を示すものである。
同図において、リモートプリンタは、ホストコンピュ
ータ20からの通信用言語（例えばPOSTSCRIPT,INTERPRES
S,SNA DATA STREAM等）からなる転送画像データI0を所
定形式の画像データＩに変換して転送するESS30と、こ
のESS30からの画像データＩに基づいて図示外の記録シ
ートに画像を再現するIOT50とを備えている。
そして、上記ESS30には、主としてプリントジョブの
設定メニュー等を表示するCRTディスプレイ41と、ダウ
ンローディング（この実施例では、IOT50の制御仕様を
変更する際に、ESS30側からIOT50側へIOT50の仕様変更
用の新しい制御ソフトウエアCSをローディングさせる概
念という）メニューを選択実行するためのキーボード42
と、IOT50の制御ソフトウエアCSを書き込んであるフロ
ッピーディスク43が挿入され、ESS30内に上記制御ソフ
トウエアCSが読み込まれるフロッピーユニット44とが付
設されている。
また、IOT50は、複数段（この実施例では四段構成）
の給紙トレイ51〜54のいずれかから供給された記録シー
トに図示外の画像形成ユニットにて形成されたトナー画
像（画像データＩに対応）を転写、定着し、複数（この
実施例では三つ）の排紙トレイ55〜57のいずれかに排出
するようにしたものである。
更に、ESS30とIOT50との間では、夫々の状態を知るた
めや、プリントジョブのタイミングをとるために例えば
UARTによる通信が行われている。
（２）ESS構成 第４図はこの実施例において用いられるESS30のブロ
ック図である。
同図において、符号31はホストコンピュータ20との間
における画像データI0の送受信を可能とするI/Oマネー
ジャ（I/O Manager）、32はI/Oマネージャ31からの画像
データI0を解釈した後、ESS30用にフォーマッティング
するエミュレータ＆フォーマッタ（Emulator ＆ Format
ter）、33は上記エミュレータ＆フォーマッタ32を機能
させる上で必要なフォントを格納するFONTマネージャ
（FONT Manager）、34はエミュレータ＆フォーマッタ32
にてプリント仕様に変換されたデータに基づいて画像デ
ータＩを作成し、ページバッファに１頁分の画像データ
Ｉを出力自在に格納するイメージャ（Imager）、35はイ
メージャ34からの画像データＩをIOT50側へ転送するた
めにIOT50を制御するIOTコントローラ（IOT Controlle
r）である。
（３）IOT構成 第５図はこの実施例において用いられるIOT50のブロ
ック図である。
同図において、60はIOT50の制御部であり、IOT50を集
中制御するCPU61と、IOT50の制御ソフトウエアCS及びダ
ウンローディング用ソフトウエアが格納されるメモリ62
と、ESS30との間のデータ伝送を可能し、IOT50の各要素
（64〜68その他）との間における制御データ伝送を可能
にするI/Oポート63と、CPU61、メモリ62、I/Oポート63
間を相互に接続するシステムバス64とで構成されてい
る。
また、65はIOT50の画像記録操作及びダウンローディ
ング操作を行うためのコンソールパネル、66はコンソー
ルパネル65上に設けられてIOT50の状態に関するメッセ
ージを表示する液晶表示パネル（以下、LCD［Liquid Cr
ystal Display Panel］と略記する）、67は図示外の感
光ドラム上に画像データＩに基づいてレーザダイオード
による潜像を書き込むROS（Raster Output Scanner）67
a、感光ドラム上に書き込まれた潜像をトナーにて可視
像化する現像ユニット67b及びこの現像ユニット67bにて
可視像化されたトナー像を記録シートに転写し、転写さ
れたトナー像を記録シート上に定着させる定着ユニット
67cその他の要素を含むIOT50の画像形成ユニット、68は
第２図の所定の給紙トレイ51〜54から供給される記録シ
ートを画像形成ユニット67の転写部へ搬送し、トナー像
転写後に定着工程を経て所定の排紙トレイ55〜57へ排出
する給紙系、69は上記感光ドラム、現像ユニット67b、
定着ユニット67c等の寿命を監視する寿命監視系であ
る。
（４）ダウンローディング操作 この実施例においては、ユーザの誤操作を防止するた
めに、通常の画像記録操作と全く異質な操作方法を採用
している。
具体的には、先ず、コンソールパネル65上の図示外の
リセットボタンとテストボタンを押しながらパワーオン
し、ESS30の自己診断モード（ESS DIAG Mode）にする。
次いで、ESS30上のキーボード42上でダウンローディ
ングメニューを選択／実行する、言い換えれば、ダウン
ローディングのコマンドを指定する。。
このようなダウンローディングの要求操作を行うこと
により、ESS30上のフロッピーユニット44で読み込まれ
た制御ソフトウエアCSがIOT50側へフィールドで書き込
まれるようになっている。尚、ダウンローディングが終
了した段階（メッセージ表示等にて判明）において、一
旦パワーオフした後に再度パワーオンすれば、通常の画
像記録モード（Normal Mode）に復帰する。
II.メモリ （１）メモリマップ 第６図はメモリ62の割り付け状態を示すメモリマップ
である。
同図において、メモリ62は0000h〜FFFFhのアドレスを
有するものであり、アドレス0000h〜0160hの領域R1はCP
U61の内部RAM71（3528Byte）、アドレス0160h〜1FFFhの
領域R2は後述するフラッシュROMの状態データを格納す
るNVM72（7,840Byte）、アドレス2000h〜DFFFhの領域R3
はIOT50の制御ソフトウエアCSが格納されるEEPROM（以
下、フラッシュROMという）73（48KByte）、アドレスE0
00h〜FFFFhの領域R4はダウンローディング用の制御ソフ
トウエアDLCSが格納されるブートROM74（8KByte）であ
る。
（２）VNMの状態データ構造 この実施例において、上記NVM72には、フラッシュROM
73がどのような状態にあるか否かを示す状態データのCD
Tが格納されている。
この状態データCDTとしては以下の３つのものが用い
られている。
“Programmed" これは、フラッシュROM73内に既に制御ソフトウエアC
Sがロードされており、ES30からイレーズ処理の要求が
ない場合を示す。
“Programmed ＆ Erase Request" これは、フラッシュROM73内に既に制御ソフトウエアC
Sがロードされており、ESS30からイレーズ処理の要求
（イレーズコマンドを３回送信）がなされた場合を示
す。
“Not Programmed" これは、フラッシュROM73内に制御ソフトウエアCSが
ロードされていない場合を示す。
また、NVM72への状態データCDTの格納方式について
は、メモリクラッシュによるデータ破壊を考慮したもの
になっている。
すなわち、上記状態データCDTは、第７図に示すよう
に、NVM72の不連続のアドレスからなる複数のブロック
Ｂ（この実施例では５ブロックB1〜B5）に複数単位（こ
の実施例では3Byte単位）で記憶されている。
そして、各ブロックＢ内の状態データCDT（DataI
（１）〜DataI（３）（Ｉ＝１〜５））は多数決１ない
し多数決５にて同一のデータに書き換えられた後、５ブ
ロックＢの各状態データCDTの多数決にてNVM72に格納さ
れている状態データCDTが判断されるようになってい
る。
尚、上記状態データCDTの書き換え処理、NVM72の状態
データCDTの多数決処理の詳細については後述する。
（３）ブートROMのファイル構成 ブートROM74はダウンローディングを実行する上で必
要な最低限の制御ソフトウエアDLCSを格納するもので、
第８図に示すような６つのファイル構成になっている。
“DLRTM" これは、時間管理、割り込み処理等をリアルタイムで
行うリアルタイムモニタ（Real Time Monitor）であ
る。
“DLMANGER" これは、ダウンローディングの実行管理及びパワーオ
ン時のNVM72の状態データCDTの多数決テストを行うダウ
ンローディングマネージャ（Downloading Manager）で
あり、例えば、様々な状態（State）を具備し、各状態
によって後述するDLCMSTSのいずれかのモジュールを呼
び出すものである。
“DLMESG" これは、コンソールパネル65上のLCD66の制御を実行
するもので、例えば、文章ファイルを内部に含み、指定
された文章をLCD66に表示するようになっている。
“DLCMDSTS" これは、ダウンローディング中のコマンド／ステータ
ス（Command/Status）を制御するもので、例えばデータ
受信が良好か否かのCRCチェックを実行し、このデータ
を後述するDLFLASHに渡すようになっている。
“ESSCOM" これは、ESS30とのコミュニケーションを実行するラ
イブラリィファイル（Library File）である。
“DLFLASH" これは、フラッシュROM73を制御するもので、例え
ば、フラッシュROM73に対してプログラミング処理／イ
レーズ処理を実行するようになっている。
（４）フラッシュROMの仕様 （４−ａ） この実施例で使用するフラッシュROM73はインテル（I
ntel）製の28F256である。
そして、このフラッシュROMへの書き込み方式として
は、インシステムライティング（In System Writin
g）、言い換えれば、ROMライタを使用せずに、ユーザの
システム内部でプログラミングする方式が採用されてい
る。
（４−ｂ）フラッシュROMインタフェースのハードウエ
ア 第９図はフラッシュROMインタフェースのハードウエ
ア構成を示す。
この実施例においては、上記フラッシュROM73は容量
の点から二つ（フラッシュROM1:73a,フラッシュROM2:73
b）使用されている。そして、各フラッシュROM73a,73b
は、CPU61、ブートROM74、アドレスに応じてい使用対象
メモリに対して選択信号SLを送出するデコーダ75とデー
タバス76、アドレスバス77及び制御バス78にて適宜接続
されており、また、上記各フラッシュROM73a,73bには、
CPU61のポートをアクティブにした際にスイッチング素
子79を介して所定レベルの電圧VPP（この実施例では12
V）が印加されるようになっている。
このような構成において、フラッシュROM73とCPU61と
の間における基本的な動作命令はコマンドを使用して行
う。
この場合において、コマンドの書き込みは通常のライ
トタイミングで簡単に実施することができ、コマンドの
指定はVPPがハイレベルである時可能である。尚、コマ
ンドによっては、１回のバスサイクルで済むものと２回
のバスサイクルが必要なものとがある。
（４−ｃ）コマンドの定義 この実施例において用いられるコマンドの定義を第10
図に基づいて説明する。
“Read Memory" VPPがハイレベルの状態で、イレーズ処理又はプログ
ラミング処理を行う時に、コマンドレジスタに“00h"に
書き込むことによってリード可能状態になる。そして、
コマンドレジスタが書き換えられるまでこの状態が継続
する。尚、パワーオン時、コマンドレジスタの内容は
“00h"になっている。
“Set−up Erase/Erase" このコマンドをセットすることによってフラッシュRO
M73内のデータを総てイレーズ処理することが可能であ
る。より具体的には、最初に“20h"をコマンドレジスタ
にセットし、続けて“20h"をセットすることによりイレ
ーズ処理する。このとき、実際のラッチ動作はライトイ
ネーブル信号（以下WE信号と略記する）の立ち上がりエ
ッジである。
“Erase−Verify" イレーズ処理を実行した後に確認（Verify）する時に
使用するコマンドである。
具体的には、最初に“A0h"をコマンドレジスタにセッ
トし、続けて確認するアドレス“EA［Erase Addressの
略］”をセットすることにより実行される。このとき、
実際のアドレスラッチ動作はWE信号の立ち下がりエッジ
である。
そして、フラッシュROM73が“EVD［Erase Verify Dat
aの略］（例えばFFh）”を応答した場合にはイレーズ処
理が実行されたことを示す。尚、仮に、“FFh"以外の値
が応答された場合には、再び“Set−up Erase/Erase"コ
マンドを実行し、“Erase−Verify"コマンドはそのアド
レスから実行するようにする。
“Set−up Program/Pragram" このコマンドをセットすることによってフラッシュRO
M73内にデータをセットする準備ができる。
具体的には、最初に“40h"をコマンドレジスタにセッ
トし、続けてプログラムするアドレス“PA"とデータ“P
D［Program Dataの略］”をセットすることにより実行
される。このとき、実際のアドレスラッチ動作はWE信号
の立ち下がりエッジで、データラッチ動作はWE信号の立
ち上がりエッジである。
“Program−Verify" このコマンドは基本的に1Byteずつのオペーレーショ
ンである。
具体的には、“C0h"をコマンドレジスタにセットする
ことによって実行される。
但し、“Set−up Program/Program"コマンドによって
プログラムされたアドレスのみのデータ“PVD［Program
Verify Data］の略”について確認することができ、新
しいアドレスはラッチしない、すなわち、実際のプログ
ラムは、1Byteずつ、“Set−up Program/Program"コマ
ンドによってプログラムし、このコマンドによって確認
するようになっている。
“Reset" このコマンドはイレーズ処理又はプログラミング処理
を途中で中止したい時にセットするものである。
具体的には、“Set−up Erase/Erase"また“Set−up
Program/Program"コマンドに続けて２回“FFh"をコマン
ドレジスタにセットすることによってリセット動作が実
行される。
（４−ｄ）プログラミングアルゴリズム フラッシュROMへのプログラミング処理を第11図のフ
ローチャートに基づいて説明する。
先ず、CPU61のポートをアクティブにすることにより
フラッシュROMへの印加電圧VPPをハイレベル“H"にする
（ステップ〔以下STで略記する〕１）と共に、１バイト
（Byte）当たりのパルスカウンタ（PLSCNT）を初期化す
る（ST2）。
次いで、“Set−up Program/Program"コマンドを実行
し、“40h"を任意のアドレスに書き込むと共に、プログ
ラムするアドレスにデータを書き込み、所定時間（この
実施例では200μｓ）待機する（ST3,4,5）。
この後、“Program−Verify"コマンドを実行し、“C0
h"をプログラムしたアドレスに書き込んだ後、所定時間
（この実施例では10μｓ）待機する（ST6,7）。
そして、プログラムしたアドレスのデータを読み込み
（ST8）、書き込んだデータとフラッシュROMから読み込
んだデータとを比較し（ST9）、あっていれは、次のア
ドレスに処理が移行する（ST10,11）。一方、ST9での比
較処理が違っていれば、パルスカウンタをインクリメン
トして再びプログラム処理を行う（ST12）。
そして、ST10において、プログラムすべき最後のアド
レスであることをチェックすると、“Read Memory"コマ
ンドを実行し、“00h"を任意のアドレスに書き込むこと
によりリード可能状態になり（ST13）、CPU61のポート
をインアクティブすることによりフラッシュROMへの印
加電圧VPPをローレベル“L"にする（ST14）。この状態
において、プログラミング処理が完了したことになる。
一方、ST12において、パルスカウンタの計数が25にな
った段階においては、“Read Memory"コマンドを実行
し、“00h"を任意アドレスに書き込むことによりリード
可能状態になり（ST15）、CPU61のポートをインアクテ
ィブにすることによりフラッシュROMへの印加電圧VPPを
ハイレベル“L"にする（ST16）。この状態においては、
プログラミングエラーが発生したことになり、後述する
異常時処理が行われる。
（４−ｅ）イレーズアルゴリズム フラッシュROMに対するイレーズ処理を第12図のフロ
ーチャートに基づいて説明する。
先ず、CPU61のポートをアクティブにすることにより
フラッシュROMへの印加電圧VPPをハイレベル“H"にする
（ST1）と共に、プログラミングアルゴリズム（第11図
参照）に従って総てのバイト（Byte）を、“00h"にし
（ST2）、更に、イレーズタイム（TEW），イレーズタイ
ム計算用カウンタ（CUMTEW）及びパルスカウンタ（PLSC
NT）を初期化する（ST3）。
次いで、“Set−up Erage/Erage"コマンドを実行し、
“20h"を任意のアドレスに続けて書き込んだ後、計算し
たTEW間だけ待機する（ST4,5,6）。
この後、“Erage−Verify"コマンドを実行し、先頭ア
ドレスから順番に１バイトずつ確認を実行し、確認する
アドレスに“A0h"を書き込んだ後、所定時間（この実施
例では10μｓ）待機する（ST7,8）。
そして、イレーズしたアドレスのデータを読み込み
（ST9）、読み込んだデータが“FFh"であるか否かを判
定する（ST10）。このとき、読み込んだデータが“FFh"
であればイレーズ処理ができたものと判断して、次のア
ドレスに処理が移行する（ST11,12）。一方、ST10での
判定処理において、読み込んだデータが“FFh"以外の時
はイレーズ処理ができなかったものと判断してTEWの計
算に移行した後、パルスカウンタをインクリメントして
再びイレーズ処理を行う（ST13,14）。ここで、上記TEW
の計算式としては、次の（１）（２）式が用いられる。
CUMTEWNEW＝CUMTEWOLD＋TEWOLD ……（１） TEWNEW＝CUMTEWNEW/8 ……（２） そして、ST11において、イレーズすべき最後のアドレ
スであることをチェックうすると、“Read Memory"コマ
ンドを実行し、“00h"を任意のアドレスに書き込むこと
によりリード可能状態になり（ST15）、CPU61のポート
をインアクティブにすることによりフラッシュROMへの
印加電圧VPPをローレベル“L"にする（ST16）。この状
態において、イレーズ処理が完了したことになる。
一方、ST14“において、パルスカウンタの計数が64に
なった段階においては、“Read Memory"コマンドを実行
し、“00h"を任意のアドレスに書き込むことによりリー
ド可能状態になり（ST17）、CPU61のポートをインアク
ティブにすることによりフラッシュROMへの印加電圧VPP
をローレベル“L"にする（ST18）。この状態において
は、イレーズ処理エラーが発生したことになり、後述す
る異常時処理が行われる。
III.ダウンローディングデータ構造 ダウンローデイングデータの構造を第13図に示す。
ダウンローディングデータは、128Byte単位のパッケ
ージ毎に送信され、全体で384パッケージ（Packagel〜P
ackage384）からなる。
そして、各パッケージの先端側には、データとコマン
ドとの切りわけのために使用されるデータヘッダ（Data
Header＝FEh）と、他のコマンドと同様にするためのデ
ータレングス（Data Length＝82h）とが2Byte付加され
ており、また、各パッケージの末尾側には、通信エラー
検知のために2ByteのCRC（Cycric Redundancy Check）
が付加されている。尚、この実施例においては、CRC−C
CITTが使用されている。
IV.ブートROMのパワーオン時の処理 （１）処理概要 この実施例においては、パワーオン時あるいはESS30
からイレーズコマンドが３回送信された時、IOTの制御
ソフトウエアCSはブートROM74の先頭アドレス（E0000
h）から実行を開始するようになっている。
このときのブートROM74の概略処理を第14図に示す。
先ず、NVM多数決テスト1,2を行い、NVM72内の状態デ
ータCDTがどの状態にあるかを判別する（ST1,2）。
次いで、状態データCDTが“Programmed"であるか否か
を比較し（ST3）、“Programmed"であれば、制御ソフト
ウエアCSが既にローディングされており、しかも、ダウ
ンローディングの要求がないことを意味するため、これ
に対応して、ロードされている制御ソフトウエアCSのル
ープバックテスト及びチェックサムテストを行った後、
フラッシュROM73の先頭アドレス（2000h）へ実行対象を
移行する（ST4,5）。
一方、状態データCDTが“Programmed"でない場合に
は、“Programmed ＆ Erase Request"であるか否かを比
較し（ST6）、“Programmed ＆ Erase Request"であれ
ば、制御ソフトウエアCSが既にローディングされている
が、ダウンローディングの要求があることを意味するた
め、フラッシュROM73をイレーズ処理した（ST7）後、ダ
ウンローディングを実行し（ST8）、ダウンローディン
グが終了した段階でパワーオフされるのを待つことにな
る（ST9）。
更に、状態データのCDTが“Programmed ＆ Erase Req
uest"でない場合には、“Not Programmed"であるか否か
を比較し（ST10）、“Not Programmed"であれば、制御
ソフトウエアCSがローディングされていない状態を意味
し、これに対しフラッシュROMの実行を開始すると、CPU
61が暴走してしまう事態を生ずるため、ループバックテ
スト及びチェックサムテストを行った後、チェックサム
エラー（CHECKSUM ERROR）をESS30側へ送信し（ST11,1
2）、ESS30からの３回のイレーズコマンドを待って（ST
13）、フラッシュROM73をイレーズ処理した（ST14）
後、ダウンローディングを実行し（ST15）、ダウンロー
ディングが終了した段階でパワーオフされるのを待つこ
とになる（ST9）。
更にまた、状態データのCDTが“Not Programmed"でな
い場合には、状態データのCDTが判定できない状態を意
味するため、NVM7上の総ての状態データCDTを“Not Pro
grammed"に書き換えた後、ブートROM74の先頭アドレス
から再実行する（ST16,17）。
（２）状態Ηの書換え処理 NVM72内の状態データCDTの書換え処理フローを第15図
に示す。
先ず、NVM72の各状態データCDT（DataI（１）〜Ｉ
（３）;I＝１〜５）は、自己診断モードのNVMリセット
“DIAG NVM Reset"にて“Programmed"に設定される（ST
1,2）。尚、このための前提条件としては、製造ライン
に納入されるメインボード上のフラッシュROMは総てプ
ログラム済であることが必要である。
そして、イレーズコマンドを３回受信したか否かをチ
ェックし（ST3）、３回受信した段階で直ちにNVM72の状
態データCDT（DataI（１）〜Ｉ（３）;I＝１〜５）は、
“Programmed ＆ Erase Request"に書き換えられる（ST
4）。
更に、イレーズ処理を開始したか否かをチェックし
（ST5）、イレーズ処理が開始した段階で直ちにNVM72の
状態データCDT（DataI（１）〜Ｉ（３）;I＝１〜５）
は、“Not Programmed"に書き換えられる（ST6）。
この後、ダウンローディングが完了したか否かをチェ
ックし（ST7）、ダウンローディングが完了した段階で
直ちにNVM72の状態データCDT（DataI（１）〜Ｉ（３）;
I＝１〜５）は、“Programmed"に書き換えられる（ST
2）。
（３）NVM多数決テスト１の処理 NVM多数決テスト１は、NVM72内の各ブロックB1ないし
B5の3Byteの状態データCDT（DataI（１）〜Ｉ（３）;I
＝１〜５）を多数決にて同一データに書き換えるもので
あり、この処理フローを第16図に示す。
先ず、Ｉ＝１に設定し、NVMの状態データData1（１）
〜Data1（３）を抽出する（ST1,2）。
次いで、Data1（１）＝Data1（２）か否かをチェック
し（ST3）、Data1（１）＝Data1（２）であれば、Data1
（１）〜Data1（３）をData1（１）に統一する（ST
4）。
一方、Data1（１）≠Data1（２）の場合にはData1
（１）＝Data1（３）か否かをチェックし（ST5）、Data
1（１）＝Data1（３）であれば、Data1（１）〜Data1
（３）をData1（１）に統一する（ST4）。そして、Data
1（１）≠Data1（３）の場合には、Data1（２）＝Data1
（３）か否かをチェックし（ST6）、Data1（２）＝Data
1（３）であれば、Data1（１）〜Data1（３）をData1
（２）に統一し（ST7）、また、Data1（２）≠Data1
（３）であれば、Data1（！）〜Data1（３）をData1
（１）に統一する（ST4）。
このようにして、Data1（１）〜Data1（３）が決定さ
れると、Ｉを順次インクリメントし（ST8）、ST2ないし
ST7の一連の処理をData2（１）〜Data2（３）、Data3
（１）〜Data3（３）、Data4（１）〜Data4（３）、Dat
a5（１）〜Data5（３）について行い、Data5（１）〜Da
ta5（１）についての処理が終了した段階で多数決テス
トを終了する（ST9）。
（４）NVM多数決テスト２の処理 NVM多数決テスト２は、５ブロックB1ないしB5の状態
データCDTを多数決にて判定するものであり、その処理
フローを第17図に示す。
先ず、NVM多数決テスト１にて書き換えられた状態デ
ータCDT（DataI（１）〜DataI（３）;I＝１〜５）をDat
aI（Ｉ＝１〜５）とする（ST1）。
そして、Data1と残りのDataとを比較する（ST2）。
この場合においいて、残りのDataの中にData1と同じ
ものが２つ以上あるか否かをチェックし（ST3）、２つ
以上あればData1を選択する（ST4）。
同じものが２つ以上ない場合には、Data1＝Data2か否
かをチェックし（ST5）、Data1＝Data2であればData3＝
Data4＝Data5か否かをチェックし（ST6）、Data3＝Data
4＝Data5であればData3を選択する（ST7）。一方、Data
3≠Data4≠Data5であればData1を選択する（ST4）。
また、ST5において、Data1≠Data2であればData1＝Da
ta3 or Data4 or Data5か否かをチェックし（ST8）、Da
ta1＝Data3 or Data4 or Data5であれば残りの3Dataが
相互に一致するか否かをチェックし（ST9）、残りの3Da
taが相互に一致すればData2を選択する（ST10）。一
方、残りの3Dataが相互に一致しなければData1を選択す
る（ST4）。
更に、ST9において、Data1≠Data3 or Data4 or Data
5であれば、Data2とData3〜Data5とを比較する（ST1
1）。そして、Data3〜Data5の中にData2と同じものが１
以上あるか否かをチェックし（ST12）、同じものが１以
上あればData2を選択する（ST10）。もし、同じものが
１以上ない場合にはData3＝Data4＝Data5か否かをチェ
ックし（ST6）、Data3＝Data4＝Data5であればData3を
選択する（ST7）一方、Data3≠Data4≠Data5であればDa
ta1を選択する（ST4）。
（５）ダウンローディング処理 （５−ａ）正常時 第18図に示すように、ESS30から３回のイレーズコマ
ンド“ERASE COAD"が送信されると、IOT50は夫々アクノ
リッジステータス“ACKNOWLEDGE"ESS30側へ送信する。
この状態において、第14図に示すようなブートROM74
により一連の処理が開始される。
このとき、上記NVMの状態データCDTは“Programmed
＆ Erase Request"に書換えられるため、第14図のST7,8
の処理が行われる。
そして、上記ST7によるイレーズ処理が完了すると、I
OT50はES30に対してイレーズ完了ステータス“ERASE CO
MPLETE"を送信する。これを受けて、ESS30はIOT50に対
してロードコマンド“LOAD CODE"を送信し、ダウンロー
ディングデータをパッケージ単位で順次転送する。
このときの具体的なデータ転送を第21図に基づいて説
明する。
すなわち、IOT50は、１パッケージデータを受信する
と、先ず、CRCチェックを行ってOKであるか否かを判別
する。そして、OKであれば上記１パッケージデータにつ
いてのプログラミングを実行し、プログラミングが終了
した段階でアクノリッジステータス“ACKNOWLEDGE"（第
21図中ACKと略す）を送信する。
そして、ESS30は“ACK"を受信すると、次のパッケー
ジデータを送信し、IOT50はパッケージデータData1（13
2Byte）〜Data384（132Byte）を順次受信し、プログラ
ミングを実行する。
そして、IOT50は、最後のパッケージデータData384
（132Byte）のプログラミングで終わると、チェックサ
ムチェックを行い、OKであればロード完了ステータス
“LOAD COMPLETE"をESS30側へ送信する。
尚、第18図中、NVMの欄、CPUの欄並びにMESSAGEの欄
における記載内容は、ESS30とIOT50のとコマンドステー
タスのやり取りに対応して順次変化する状態データ、実
行対象メモリ並びにLCDにおけるメッセージ内容を示
す。このことは以後の第19図及び第20図においても同様
である。
（５−ｂ）CRC Error時 基本的なダウンローディング処理に関しては、正常時
のときと略同様であるが、第19図に示すように、所定の
パッケージデータ、例えばData2にCRC Errorが発生し
ているとすると、第21図に示すように、IOT50は、所謂N
AK送信、具体的には、ロードナックステータス“LOAD N
AK"をESS30側へ送信する。
そして、ESS30がNAK受信すると、送信したパッケージ
データData2を再送する。
（５−ｃ）Checksum Error時 基本的なダウンローディング処理に関しては、正常時
のときと略同様であるが、第20図に示すように、フラッ
シュROMにセーブした48KByteのDataにチェックサムエラ
ーが発生しているとすると、第21図に示すように、IOT5
0はチェックサムエラーステータス“CHECKSUM ERROR"を
ESS30側へ送信し、ESS30はロード再要求、具体的には、
イレーズコマンド“ERASE COAD"を３回IOT50側へ送信す
る。
V.異常時処理 （ａ）ダウンローディング実行中にパワーオフされる場
合 第15図に示すように、ダウンローディング実行中（イ
レーズ処理開始からプログラミング終了までの間）のNV
Mの状態データは“Not Programmed"に書き換えられてい
るため、ダウンローディング実行中にパワーオフされた
としても、NVMの状態データは“Not Programmed"に保持
される。このため、次にパワーオンした際には、第14図
のST10〜ST15の処理が行われ、制御ソフトウエアが確実
にダウンローディングされることになる。
このため、制御ソフトウエアがロードされていない状
態でCPUが暴走するというような事態は有効に回避され
る。
（ｂ）フラッシュROMの状態データが異常値である場合 第14図のST16、17の処理が行われ、以後上記（ａ）と
同様に、第14図のST10〜15の処理が行われる。
（ｃ）異常なコマンドを受信した場合 IOT50は、コマンド拒否ステータス“COMMAND REJECT"
をESS側へ送信し、正常なコマンドの受信待ち状態とな
る。
（ｄ）UART Lineに異常が発生した場合 IOT50は60秒間いずれのコマンドまたはデータを受信
しない場合にUART Lineの異常と判断し、その旨のメッ
セージを表示する。
但し、上記60秒間のチェックは、“LOAD COAD"コマン
ドを受信してから“LOAD COMPLETE"ステータスまたは
“CHECKSUM ERROR"ステータスを送信するまでの間のみ
である。
（ｅ）フラッシュROMのプログラム／イレーズエラーが
発生した場合 IOTはフラッシュROMのハードウエア障害と判断し、そ
の旨のメッセージを表示すると共に、以後のコマンドを
受け付けない。
この場合、フラッシュROMを搭載したメインボードの
交換が必要になる。
VI.割り込み処理 （１）割り込み処理に必要な基本要素 割り込み処理を行う上で、ブートROM及びフラッシュR
OM1,2内には、第22図に示すように、以下の４つの割り
込み処理用メモリ領域が割り付けられている。
テーブル１（Table1） これは、ブートROM内の例えば“FFE6h"〜“FFFFh"の
アドレスに割り付けられる割り込みベクタテーブルであ
り、ブートROM内の割り込みモジュール（Int Mod Boo
t）にジャンプするようになっている。
割り付けモジュール（Int Mod Boot） これは、ブートROM内の任意の位置に割り付けられる
もので、ダウンローディング実行中において必要な３つ
の割り込みに対する処理を実現するためのソフトウエア
を格納している。
ここで、ダウンローディング実行中において必要な割
り込みとしては、 （ａ）UART受信割り込み …ESSからのコマンド受信時に発生 （ｂ）UART送信割り込み …IOTからのステータス送信時に発生 （ｃ）CPUの基準クロックタイマ割り込み …CPUからの基準クロック（2.5ms）を計数する際に発
生 が挙げられる。
尚、ダウンローディング実行中において使用する割り
込みか否かはフラグにより判断を行い、ダウンローディ
ング中に上記３つの割り込み以外の割り込み要求があっ
た場合には、その割り込み要求を拒否するようになって
いる。
また、の割り込みモジュールは、フラッシュROM内部
のソフトウエア実行中であれば、後述するテーブル２に
ジャンプする処理を含む。
テーブル２（Table2） これは、フラッシュROM2のアクセス可能な例えば最後
のアドレス（この実施例では“DF80h"〜“DFFFh"）に割
り付けられる割り込みベクタテーブルであり、フラッシ
ュROM、例えばフラッシュROM1内の割り込みモジュール
（Int Mod Flash）にジャンプするようになっている。
割り付けモジュール（Int Mod Boot） これは、例えばフラッシュROM1内の任意の位置に割り
付けられるもので、外部割り込み等の通常の割り込み
（ダウンローディング実行中において必要な上記３つの
割り込みも含む）に対する処理を実現するためのソフト
ウエアを格納している。
（２）ブートROM内実行中の割り込み処理 割り込み処理の内容を第22図（処理の流れを点線で示
す）及び第23図の処理フローに基づいて説明する。
今、ブートROM内で一連の処理、具体的にはダウンロ
ーディングが実行されているとする（ST1）。
このとき、CPUは、割り込み要求があったと判定する
（ST2）と、先ずテーブル１を実行して割り込みモジュ
ール（Int Mod Boot）へジャンプする（ST3）。そし
て、割り込みモジュール（Int Mod Boot）内において、
一連の処理がブートROM内の処理であると判定する（ST
4）と、割り込みモジュール（Int Mod Boot）内にて割
り込み処理を実行する（ST8）、そして、割り込み処理
が終了する（ST9）と、通常の一連処理を続行する。
このような割り込み処理過程においては、フラッシュ
ROM内が実行されることはないので、ダウンローディン
グ中において、制御ソフトウエアが格納されていないフ
ラッシュROM内を実行し、CPUが暴走する虞れは全くな
い。
（３）フラッシュROM内実行中の割り込み処理 （２）と同様に、第22図（処理の流れの実線で示す）
及び第23図に基づいて割り込み処理フローを説明する。
今、フラッシュROM内で一連の処理が実行されている
とする（ST1）。
このとき、CPUは、割り込み要求があったと判定する
（ST2）と、先ずテーブル１を実行して割り込みモジュ
ール（Int Mod Boot）へジャンプする（ST3）。そし
て、割り込みモジュール（Int Mod Boot）内において、
一連の処理がフラッシュROM内の処理であると判定する
（ST4）と、テーブル２へジャンプ（ST5）、テーブル２
を実行して割り込みモジュール（Int Mod Flash）へジ
ャンプする（ST6）。この後、割り込みモジュール（Int
Mod Flash）内にて割り込み処理を実行（ST7）し、割
り込み処理が終了する（ST9）と、通常の一連処理を続
行する。
〔発明の効果〕
以上説明してきたように、このような画像記録装置に
おける制御ソフトウエア仕様変更システムによれば、画
像出力手段の制御仕様を変更するに際し、簡単なロード
要求操作をするだけで、画像出力手段に新たな制御ソフ
トウエアをロードし得るようにしたので、画像出力手段
の制御ソフトウエアを格納する制御ソフト格納メモリを
直接的に交換するという面倒な作業を回避することがで
き、制御ソフトウエアの仕様変更作業性を向上させるこ
とができることは勿論、それぞれ以下のような作用効果
を相することができる。
すなわち、請求項１記載のシステムによれば、制御ソ
フト格納メモリを既存の要素部品にて構成することがで
きるので、制御ソフトウエアのローディング状態を有効
に保護しながら、制御ソフトウエアの仕様変更を可能に
する上で、制御ソフト格納メモリを特に工夫して構成す
る必要がなく、その分、システムの簡略化を図ることが
できる。
また、請求項２記載のシステムによれば、制御ソフト
ウエアのローディングに必要なファイル構成のブート部
を用意し、これに基づいて制御ソフトウエアのローディ
ングを実現するようにしたので、ロード実行判定手段及
びロード実行手段の構成を簡単にすることができ、その
分、システムの簡略化を実現することができる。
また、請求項３記載のシステムによれば、制御ソフト
格納メモリがどのような状態にあるか否かを示す状態デ
ータを不揮発性メモリに予め格納しておき、この状態デ
ータを参照する方式にてロード実行判定手段を構成する
ようにしたので、ロードの有無の判定を確実に行うこと
ができる。
更に、請求項４記載のシステムによれば、制御ソフト
格納メモリがどのような状態にあるか否かを示す状態デ
ータとして、プログラム済状態、プログラム済イレーズ
要求状態のほかに、非プログラム状態を具備するように
したので、ローディング実行中にパワーオフされるとい
う異常事態等に対して非プログラム状態の状態データを
用いることにより、上記異常事態等に対し効果的に対処
することができる。
更にまた、請求項５、６記載のシステムによれば、状
態データの格納配置及びその決定方式を工夫するように
したので、メモリクラッシュによるデータ破壊が部分的
にあったとしても、状態データを正確に判断することが
できる。
また、請求項７記載のシステムによれば、ロード実行
手段には、制御ソフトウエアのローディング中における
異常系に対処する異常時処理手段を付加したので、制御
ソフトウエアのローディング動作を安全に行うことがで
きる。
また、請求項８記載のシステムによれば、所定の異常
系に対しては制御ソフトウエアのローディングを再度実
行するようにしたので、制御ソフトウエアがローディン
グされない状態で画像記録装置が暴走作動する事態を有
効に回避できる。
また、請求項９記載のシステムによれば、制御ソフト
ウエアのローディングエラーを判定し、ローディングエ
ラーを判定した時点で制御ソフトウエアの全部若しくは
一部を再度ロードするようにしたので、ローディングさ
れる制御ソフトウエアの信頼性を高めることができる。
また、請求項10記載のシステムによれば、制御ソフト
ウエアのローディング中において、割り込み要求があっ
たとしても、制御ソフト格納メモリ内を実行せず、割り
込み処理を実現できるようにしたので、どのような状態
に対しても、画像記録装置の暴走を有効に回避しなが
ら、割り込み処理を確実に行うことができる。
また、請求項11記載のシステムによれば、通常の画像
記録操作と無関係な操作に基づいてロード要求コマンド
を転送するようにしているので、ユーザの誤操作を有効
に回避することができる。
更に、請求項12記載のシステムによれば、複数回のロ
ード要求コマンドに基づいてロード実行手段を作動させ
るようにしたので、誤ってロード要求コマンドが転送さ
れたとしても、直ちにロード実行手段が作動する虞れは
なく、ロード実行手段による誤動作を有効に回避するこ
とができる。
【図面の簡単な説明】
第１図はこの発明に係る画像記録装置における制御ソフ
トウエア仕様変更システムの概略構成を示す説明図、第
２図はこの発明が適用される画像記録装置の一実施例の
概略構成を示す斜視図、第３図は実施例における制御ソ
フトウエア仕様変更システムの概略を示す模式図、第４
図は実施例に係るESSの構成を示すブロック図、第５図
はこの実施例に係るIOTの構成を示すブロック図、第６
図はこの実施例で用いられるメモリマップの一例を示す
説明図、第７図は状態データの格納配置関係を示す説明
図、第８図はブートROMのファイル構成を示す説明図、
第９図はフラッシュROMインタフェースのハード構成を
示すブロック図、第10図はフラッシュROMの仕様を示す
説明図、第11図はフラッシュROMのプログラミングアル
ゴリズムを示すフローチャート、第12図はフラッシュRO
Mのイレーズアルゴリズムを示すフローチャート、第13
図はダウンローディングテータの構造を示す説明図、第
14図はパワーオン時のブートROMの概略を示すフローチ
ャート、第15図は状態データの書き換え処理を示すフロ
ーチャート、第16図及び第17図はNVM多数決テスト1,2の
概略を示すフローチャート、第18図は正常時のダウンロ
ーディング処理を示す説明図、第19図はCRCエラー時の
ダウンローディング処理を示す説明図、第20図はチェッ
クサムエラー時のダウンローディング処理を示す説明
図、第21図はダウンローディング処理中のデータ転送の
概略を示すフローチャート、第22図は割り込み処理の流
れを示す説明図、第23図は割り込み処理の概略を示すフ
ローチャートである。 〔符号の説明〕 DT……データ CM……コマンド CS……制御ソフトウエア １……信号送出手段 ２……画像出力手段 ３……制御ソフト格納メモリ ４……制御ソフト記憶媒体 ５……制御ソフト受付手段 ６……ロード要求手段 ７……ロード実行判定手段 ８……ロード実行手段
フロントページの続き (56)参考文献 特開 昭63−78253（ＪＰ，Ａ) 特開 昭62−108659（ＪＰ，Ａ) 特開 平１−204132（ＪＰ，Ａ) 米国特許4711560（ＵＳ，Ａ) 近藤、小坂（リコー），”ファクシミ リの機能に柔軟性を持たせるためＥＥＰ ＲＯＭを使用”，日経エレクトロニク ス，（1984／５／７），Ｎｏ．342，ｐ ｐ．211−222 ”市場の拡大を見込み新規参入メーカ 相次ぐ大容量ＥＥＰＲＯＭ”．日経エレ クトロニクス（1985／10／21），Ｎｏ. 380，ｐｐ．127−154 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/06 - 11/36 B41J 5/30 G03G 21/00 G06F 3/12

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】コマンド（CM）及びデータ（DT）を信号と
    して送出する信号送出手段（１）と、制御ソフトウエア
    （CS）が格納される制御ソフト格納メモリ（３）を具備
    し、この制御ソフト格納メモリ（３）に格納された内容
    に基づいて上記信号送出手段（１）から送出される信号
    を判定し、画像データに基づく画像を出力する画像出力
    手段（２）とを備えた画像記録装置において、 上記画像出力手段（２）の仕様変更用の新たな制御ソフ
    トウエア（CS）が格納される制御ソフト記憶媒体（４）
    と、 この制御ソフト記憶媒体（４）に格納された内容を信号
    送出手段（１）のデータ（DT）として取り込む制御ソフ
    ト受付手段（５）と、 上記信号送出手段（１）がロード要求コマンドを送信す
    るように要求するロード要求手段（６）と、 上記信号送出手段（１）からの信号がロード要求コマン
    ドか否かを判定するロード実行判定手段 （７）と、 このロード実行判定手段（７）がロード要求コマンドと
    判定したときに、上記制御ソフト格納メモリ（３）内の
    内容をイレーズ処理した後、上記信号送出手段（１）に
    取り込んだ新たな制御ソフトウエア（CS）を画像出力手
    段（２）側へ転送し、転送された新たな制御ソフトウエ
    ア（CS）を上記制御ソフト格納メモリ（７）にロードす
    るロード実行手段（８）とを備え、 上記ロード要求手段（６）はロード要求コマンドを複数
    回送信するものであり、ロード実行手段（８）は複数回
    のロード要求コマンドを受信した段階で制御ソフトウエ
    ア（CS）のローディングを実行することを特徴とする画
    像記録装置における制御ソフトウエア仕様変更システ
    ム。
  2. 【請求項２】コマンド（CM）及びデータ（DT）を信号と
    して送出する信号送出手段（１）と、制御ソフトウエア
    （CS）が格納される制御ソフト格納メモリ（３）を具備
    し、この制御ソフト格納メモリ（３）に格納された内容
    に基づいて上記信号送出手段（１）から送出される信号
    を判定し、画像データに基づく画像を出力する画像出力
    手段（２）とを備えた画像記録装置において、 上記画像出力手段（２）の仕様変更用の新たな制御ソフ
    トウエア（CS）が格納される制御ソフト記憶媒体（４）
    と、 この制御ソフト記憶媒体（４）に格納された内容を信号
    送出手段（１）のデータ（DT）として取り込む制御ソフ
    ト受付手段（５）と、 上記信号送出手段（１）がロード要求コマンドを送信す
    るように要求するロード要求手段（６）と、 上記信号送出手段（１）からの信号がロード要求コマン
    ドか否かを判定するロード実行判定手段 （７）と、 このロード実行判定手段（７）がロード要求コマンドと
    判定したときに、上記制御ソフト格納メモリ（３）内の
    内容をイレーズ処理した後、上記信号送出手段（１）に
    取り込んだ新たな制御ソフトウエア（CS）を画像出力手
    段（２）側へ転送し、転送された新たな制御ソフトウエ
    ア（CS）を上記制御ソフト格納メモリ（７）にロードす
    るロード実行手段（８）とを備え、 上記ロード実行判定手段（７）及びロード実行手段
    （８）は、制御ソフトウエア（CS）のローディングに必
    要なファイル構成のブートを有し、このブート部と画像
    出力手段（２）のCPUとの間で夫々の機能を実現するよ
    うになっていることを特徴とする画像記録装置における
    制御ソフトウエア仕様変更システム。
  3. 【請求項３】請求項２記載のものにおいて、 上記ロード実行判定手段（７）は、パワーオン時にブー
    ト部内の先頭アドレスより実行を開始し、不揮発性メモ
    リに書き込まれた制御ソフト格納メモリ（３）の状態デ
    ータを参照して制御ソフトウエア（CS）をロードするか
    否かについて判定するものであることを特徴とする画像
    記録装置における制御ソフトウエア仕様変更システム。
  4. 【請求項４】請求項３記載のものにおいて、 上記制御ソフト格納メモリ（３）の状態データとして、
    制御ソフトウエア（CS）が既にロードされていて、イレ
    ーズ処理要求がない場合を示す“プログラム済状態”
    と、制御ソフトウエア（CS）が既にロードされていて、
    イレーズ処理要求がある場合を示す“プログラム済イレ
    ーズ要求状態”と、制御ソフトウエア（CS）がロードさ
    れておらず、イレーズ処理を実行する必要がある場合を
    示す“非プログラム状態”とを具備していることを特徴
    とする画像記録装置における制御ソフトウエア仕様変更
    システム。
  5. 【請求項５】請求項３若しくは４記載のものにおいて、 状態データは不揮発性メモリの所定アドレスに複数個格
    納され、ロード実行判定手段（７）はパワーオン時に不
    揮発性メモリ内の状態データを多数決にて同じデータに
    書き換えるものであることを特徴とする画像記録装置に
    おける制御ソフトウエア仕様変更システム。
  6. 【請求項６】請求項３ないし５いずれかに記載のものに
    おいて、 状態データは不揮発性メモリの相互に離れたアドレスの
    複数箇所に所定数ずつ分散して格納され、ロード実行判
    定手段（７）は複数箇所の状態データを多数決にて判定
    するものであることを特徴とする画像記録装置における
    制御ソフトウエア仕様変更システム。
  7. 【請求項７】コマンド（CM）及びデータ（DT）を信号と
    して送出する信号送出手段（１）と、制御ソフトウエア
    （CS）が格納される制御ソフト格納メモリ（３）を具備
    し、この制御ソフト格納メモリ（３）に格納された内容
    に基づいて上記信号送出手段（１）から送出される信号
    を判定し、画像データに基づく画像を出力する画像出力
    手段（２）とを備えた画像記録装置において、 上記画像出力手段（２）の仕様変更用の新たな制御ソフ
    トウエア（CS）が格納される制御ソフト記録媒体（４）
    と、 この制御ソフト記憶媒体（４）に格納された内容を信号
    送出手段（１）のデータ（DT）として取り込む制御ソフ
    ト受付手段（５）と、 上記信号送出手段（１）がロード要求コマンドを送信す
    るように要求するロード要求手段（６）と、 上記信号送出手段（１）からの信号がロード要求コマン
    ドか否かを判定するロード実行判定手段 （７）と、 このロード実行判定手段（７）がロード要求コマンドと
    判定したときに、上記制御ソフト格納メモリ（３）内の
    内容をイレーズ処理した後、上記信号送出手段（１）に
    取り込んだ新たな制御ソフトウエア（CS）を画像出力手
    段（２）側へ転送し、転送された新たな制御ソフトウエ
    ア（CS）を上記制御ソフト格納メモリ（７）にロードす
    るロード実行手段（８）とを備え、 上記ロード実行手段（８）は、制御ソフトウエア（CS）
    のローディング実行中の異常に対し、必ずデータが正常
    に制御ソフト格納メモリ（３）にセーブされるように異
    常系に対処する異常時処理手段を備えていることを特徴
    とする画像記録装置における制御ソフトウエア仕様変更
    システム。
  8. 【請求項８】請求項７記載のものにおいて、 ロード実行手段（８）の異常時処理手段は、制御ソフト
    ウエア（CS）のローディング実行中にパワーオフする異
    常系あるいはロード実行判定手段（７）による判定が不
    能になる異常系に対し、制御ソフトウエア（CS）のロー
    ディングを再度実行させるよものであることを特徴とす
    る画像記録装置における制御ソフトウエア仕様変更シス
    テム。
  9. 【請求項９】コマンド（CM）及びデータ（DT）を信号と
    して送出する信号送出手段（１）と、制御ソフトウエア
    （CS）が格納される制御ソフト格納メモリ（３）を具備
    し、この制御ソフト格納メモリ（３）に格納された内容
    に基づいて上記信号送出手段（１）から送出される信号
    を判定し、画像データに基づく画像を出力する画像出力
    手段（２）とを備えた画像記録装置において、 上記画像出力手段（２）の仕様変更用の新たな制御ソフ
    トウエア（CS）が格納される制御ソフト記憶媒体（４）
    と、 この制御ソフト記憶媒体（４）に格納された内容を信号
    送出手段（１）のデータ（DT）として取り込む制御ソフ
    ト受付手段（５）と、 上記信号送出手段（１）がロード要求コマンドを送信す
    るように要求するロード要求手段（６）と、 上記信号送出手段（１）からの信号がロード要求コマン
    ドか否かを判定するロード実行判定手段 （７）と、 このロード実行判定手段（７）がロード要求コマンドと
    判定したときに、上記制御ソフト格納メモリ（３）内の
    内容をイレーズ処理した後、上記信号送出手段（１）に
    取り込んだ新たな制御ソフトウエア（CS）を画像出力手
    段（２）側へ転送し、転送された新たな制御ソフトウエ
    ア（CS）を上記制御ソフト格納メモリ（７）にロードす
    るロード実行手段（８）とを備え、 上記ロード実行手段（８）は、制御ソフトウエア（CS）
    のローディングエラーが生じたか否かを判定するエラー
    判定部を有し、ローディングエラーが生じたことを判定
    した時点で制御ソフトウエア（CS）の全部若しくは対応
    する一部を再度ロードするようにしたことを特徴とする
    画像記録装置における制御ソフトウエア仕様変更システ
    ム。
  10. 【請求項１０】請求項２記載のものにおいて、 上記画像出力手段（２）は割り込み要求に応じて割り込
    み処理が実行される割り込み処理手段を具備し、この割
    り込み処理手段は、画像出力手段（２）のCPUがブート
    部内を実行中であれば、ブート部内の割り込みベクタテ
    ーブルからブート部内の割り込みモジュールへ移行して
    割り込み処理を行い、一方、上記CPUが制御ソフト格納
    （３）内を実行中であれば、ブート部内の割り込みベク
    タテーブルからブート部内の割り込みモジュールへ移行
    した後、制御ソフト格納メモリ（３）の割り込みベクタ
    テーブルを介して制御ソフト格納メモリ（３）内の割り
    込みモジュールへ移行して割り込み処理を行うものであ
    ることを特徴とする画像記録装置における制御ソフトウ
    エア仕様変更システム。
  11. 【請求項１１】請求項１ないし10いずれかに記載のもの
    において、 上記ロード要求手段（６）は、通常の画像記録操作と無
    関係な操作に基づいてロード要求コマンドの送信を要求
    するものであることを特徴とする画像記録装置における
    制御ソフトウエア仕様変更システム。
  12. 【請求項１２】請求項１ないし11いずれかに記載のもの
    において、 上記制御ソフト格納メモリ（３）はEEPROMからなること
    を特徴とする画像記録装置における制御ソフトウエア仕
    様変更システム。
JP2067325A 1990-03-19 1990-03-19 画像記録装置における制御ソフトウエア仕様変更システム Expired - Fee Related JP3064324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2067325A JP3064324B2 (ja) 1990-03-19 1990-03-19 画像記録装置における制御ソフトウエア仕様変更システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2067325A JP3064324B2 (ja) 1990-03-19 1990-03-19 画像記録装置における制御ソフトウエア仕様変更システム

Publications (2)

Publication Number Publication Date
JPH03268139A JPH03268139A (ja) 1991-11-28
JP3064324B2 true JP3064324B2 (ja) 2000-07-12

Family

ID=13341760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2067325A Expired - Fee Related JP3064324B2 (ja) 1990-03-19 1990-03-19 画像記録装置における制御ソフトウエア仕様変更システム

Country Status (1)

Country Link
JP (1) JP3064324B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5678135A (en) * 1994-06-21 1997-10-14 Ricoh Company, Ltd. Image forming apparatus for a multiplex copying system
JP2005028676A (ja) 2003-07-10 2005-02-03 Canon Inc 画像形成装置及び前記装置におけるプログラム更新方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4711560A (en) 1904-07-10 1987-12-08 Canon Kabushiki Kaisha Image processing apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4711560A (en) 1904-07-10 1987-12-08 Canon Kabushiki Kaisha Image processing apparatus

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"市場の拡大を見込み新規参入メーカ相次ぐ大容量ＥＥＰＲＯＭ"．日経エレクトロニクス（１９８５／１０／２１），Ｎｏ．３８０，ｐｐ．１２７−１５４
近藤、小坂（リコー），"ファクシミリの機能に柔軟性を持たせるためＥＥＰＲＯＭを使用"，日経エレクトロニクス，（１９８４／５／７），Ｎｏ．３４２，ｐｐ．２１１−２２２

Also Published As

Publication number Publication date
JPH03268139A (ja) 1991-11-28

Similar Documents

Publication Publication Date Title
US5694600A (en) Methods and apparatus for booting a computer having a removable media disk drive
US4663707A (en) Multilevel bootstrap apparatus
CN112947977B (zh) 一种软件在线升级方法及系统
US4914576A (en) Apparatus and method of loading a control store memory of a central subsystem
CN112947978A (zh) 基于芯片usbhid升级固件的方法、终端设备及计算机可读存储介质
US20150121137A1 (en) Storage device interface and methods for using same
EP0273260B1 (en) Apparatus for loading and verifying a control store memory of a central subsystem
WO2009116661A1 (ja) 液体収容体
JP3493772B2 (ja) 制御ソフトウェア仕様変更システム
US20060010282A1 (en) Method and apparatus to boot a system by monitoring an operating status of a NAND flash memory
CN115840579A (zh) Fpga远程更新方法、系统、贴片机及存储介质
CN114443544A (zh) 基于i2c模块主从模式切换方法及设备
EP0247605B1 (en) System management apparatus for a multiprocessor system
CN116755749A (zh) 板载mcu的升级方法、板载mcu、板卡及信息处理系统
CN120762710B (zh) 服务器的板卡固件升级系统、方法、装置、设备及介质
JP3064324B2 (ja) 画像記録装置における制御ソフトウエア仕様変更システム
EP1560154A1 (en) Entertainment system, information processing unit and portable storage device
US8797587B2 (en) Image processing device and image recording apparatus having the same
EP1394682B1 (en) Data transfer control device, program and method of fabricating an electronic instrument
EP0272547B1 (en) Data processing system having a bus command generated by one subsystem on behalf of another subsystem
EP4296860A1 (en) Method for running startup program of electronic device, and electronic device
CN116820515A (zh) 一种基于Xilinx SOC芯片的在线更新及防成砖方法
CN119829163B (zh) 高可靠性的芯片启动方法及芯片
WO1996029654A1 (en) Interface control system
JP2008204005A (ja) 周辺装置の通信方法、コンピュータプログラム、及び周辺装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees