JP3230432B2 - 電界放出素子及びその製造方法 - Google Patents
電界放出素子及びその製造方法Info
- Publication number
- JP3230432B2 JP3230432B2 JP13977496A JP13977496A JP3230432B2 JP 3230432 B2 JP3230432 B2 JP 3230432B2 JP 13977496 A JP13977496 A JP 13977496A JP 13977496 A JP13977496 A JP 13977496A JP 3230432 B2 JP3230432 B2 JP 3230432B2
- Authority
- JP
- Japan
- Prior art keywords
- field emission
- substrate
- emitter
- work function
- cathode substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電界放出素子及び
その製造方法に関するものである。
その製造方法に関するものである。
【０００２】
【従来の技術】金属または半導体表面の印加電界を１０
9 ［Ｖ／ｍ］程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放出が行われる
ようになる。これを電界放出（Field Emission）と呼
び、このような原理で電子を放出するカソードを電界放
出カソード（Field Emission Cathode）（以下、ＦＥＣ
という）と呼んでいる。
9 ［Ｖ／ｍ］程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放出が行われる
ようになる。これを電界放出（Field Emission）と呼
び、このような原理で電子を放出するカソードを電界放
出カソード（Field Emission Cathode）（以下、ＦＥＣ
という）と呼んでいる。
【０００３】近年、半導体加工技術を駆使して、ミクロ
ンサイズの電界放出カソードからなる面放出型の電界放
出カソードを作製することが可能となっており、電界放
出カソードを基板上に多数個形成したものは、その各エ
ミッタから放出された電子をアノード基板に形成されて
いる蛍光面に照射することによってフラットな表示装置
や各種の電子装置を構成する素子として期待されてい
る。
ンサイズの電界放出カソードからなる面放出型の電界放
出カソードを作製することが可能となっており、電界放
出カソードを基板上に多数個形成したものは、その各エ
ミッタから放出された電子をアノード基板に形成されて
いる蛍光面に照射することによってフラットな表示装置
や各種の電子装置を構成する素子として期待されてい
る。
【０００４】図２はカソード基板及びアノード基板の構
成例を示す図である。カソード基板１００は、ガラス等
の基板１０１上に、金属層からなるカソード１０２、ア
モルファスシリコン等からなる抵抗層１０３、シリコン
を熱酸化させて形成した絶縁層（ＳｉＯ2 層）１０４、
及び、ニオブ等の金属層からなるゲート１０５を蒸着等
により順次形成する。さらに、ゲート１０５上にフォト
レジスト（図示せず）を塗布した後、パターニング及び
エッチングを行い、図示するようにゲート１０５及び絶
縁層１０４に開口部１０６を形成する。
成例を示す図である。カソード基板１００は、ガラス等
の基板１０１上に、金属層からなるカソード１０２、ア
モルファスシリコン等からなる抵抗層１０３、シリコン
を熱酸化させて形成した絶縁層（ＳｉＯ2 層）１０４、
及び、ニオブ等の金属層からなるゲート１０５を蒸着等
により順次形成する。さらに、ゲート１０５上にフォト
レジスト（図示せず）を塗布した後、パターニング及び
エッチングを行い、図示するようにゲート１０５及び絶
縁層１０４に開口部１０６を形成する。
【０００５】次に、フォトレジストを除去し、基板１０
１を回転させながら、基板面に対して斜め方向からアル
ミニウムを回転蒸着させることにより剥離層（図示せ
ず）の蒸着を行う。すると、剥離層は開口部１０６の中
には蒸着されずにゲート１０５の表面にのみ選択的に蒸
着されることになる。さらに、剥離層の上から、例えば
モリブデンを堆積させると、剥離層の上に堆積層が、エ
ッチングにより開けた開口部１０６の中に、エミッタ１
０７がコーンの形状で堆積する。この後、ゲート１０５
上の剥離層及び堆積層をエッチングにより除去すると図
示されているような構造のＦＥＣが得られる。
１を回転させながら、基板面に対して斜め方向からアル
ミニウムを回転蒸着させることにより剥離層（図示せ
ず）の蒸着を行う。すると、剥離層は開口部１０６の中
には蒸着されずにゲート１０５の表面にのみ選択的に蒸
着されることになる。さらに、剥離層の上から、例えば
モリブデンを堆積させると、剥離層の上に堆積層が、エ
ッチングにより開けた開口部１０６の中に、エミッタ１
０７がコーンの形状で堆積する。この後、ゲート１０５
上の剥離層及び堆積層をエッチングにより除去すると図
示されているような構造のＦＥＣが得られる。
【０００６】この図に示すＦＥＣは、半導体集積化技術
を用いて製作すると、コーン状のエミッタ１０７とゲー
ト１０５との距離をサブミクロンとすることが出来るた
め、エミッタ１０７とゲート１０５間に数１０ボルトの
電圧を印加することによりエミッタ１０７から電子を放
出させることが出来るようになる。なお、基板１０１上
にＦＥＣを多数集積化する場合に、各エミッタ１０７間
のピッチは５ミクロンないし１０ミクロンとして製作す
ることが出来るため、数万から数１０万個のＦＥＣを１
枚のカソード基板１００上に設けることが出来る。
を用いて製作すると、コーン状のエミッタ１０７とゲー
ト１０５との距離をサブミクロンとすることが出来るた
め、エミッタ１０７とゲート１０５間に数１０ボルトの
電圧を印加することによりエミッタ１０７から電子を放
出させることが出来るようになる。なお、基板１０１上
にＦＥＣを多数集積化する場合に、各エミッタ１０７間
のピッチは５ミクロンないし１０ミクロンとして製作す
ることが出来るため、数万から数１０万個のＦＥＣを１
枚のカソード基板１００上に設けることが出来る。
【０００７】また、アノード基板１１０は、例えばガラ
ス等で形成された基板１１１上に、例えばＩＴＯ等から
なる透明の導電膜１１２が形成され、さらに、例えば緑
色を発光するＺｎＯ等の蛍光体１１３が塗布されてい
る。そして、カソード基板１００とアノード基板１１０
は例えば２００μｍ程度のギャップを保ち真空封止され
ている。
ス等で形成された基板１１１上に、例えばＩＴＯ等から
なる透明の導電膜１１２が形成され、さらに、例えば緑
色を発光するＺｎＯ等の蛍光体１１３が塗布されてい
る。そして、カソード基板１００とアノード基板１１０
は例えば２００μｍ程度のギャップを保ち真空封止され
ている。
【０００８】このように、面放出型のＦＥＣを製作する
ことが可能となっており、このＦＥＣ素子は蛍光表示装
置、ＣＲＴ、電子顕微鏡や電子ビーム装置に適用するこ
とが提案されている。
ことが可能となっており、このＦＥＣ素子は蛍光表示装
置、ＣＲＴ、電子顕微鏡や電子ビーム装置に適用するこ
とが提案されている。
【０００９】図３に、このような面放出型のＦＥＣ素子
の斜視図を示す。この図において、基板１０１上にカソ
ード１０２が形成されており、このカソード１０２の上
には抵抗層１０３が形成されている。そして、この抵抗
層１０３上にコーン状のエミッタ１０７が形成されてい
る。さらに、カソード１０２上に絶縁層１０４を介して
ゲ−ト１０５が設けられており、ゲート１０５に設けら
れた丸い開口部１０６からコーン状のエミッタ１０７の
先端部分が臨んでいる。
の斜視図を示す。この図において、基板１０１上にカソ
ード１０２が形成されており、このカソード１０２の上
には抵抗層１０３が形成されている。そして、この抵抗
層１０３上にコーン状のエミッタ１０７が形成されてい
る。さらに、カソード１０２上に絶縁層１０４を介して
ゲ−ト１０５が設けられており、ゲート１０５に設けら
れた丸い開口部１０６からコーン状のエミッタ１０７の
先端部分が臨んでいる。
【００１０】このように形成された面放出型のＦＥＣに
おいて、ゲート１０５とカソード１０２との間に数十ボ
ルトの駆動電圧ＶGEを印加すると、エミッタ１０７から
電子が放出され、エミッタ１０７から放出された電子
は、ゲート１０５上に離隔して配置され、アノード電圧
ＶA の印加されたアノード基板１１０の導電膜１１２に
より捕集される。この場合、導電膜１１２がエミッタ１
０７から放出された電子を補集することにより、導電膜
１１２上に塗布されている蛍光体１１３が励起されて発
光させることができる。
おいて、ゲート１０５とカソード１０２との間に数十ボ
ルトの駆動電圧ＶGEを印加すると、エミッタ１０７から
電子が放出され、エミッタ１０７から放出された電子
は、ゲート１０５上に離隔して配置され、アノード電圧
ＶA の印加されたアノード基板１１０の導電膜１１２に
より捕集される。この場合、導電膜１１２がエミッタ１
０７から放出された電子を補集することにより、導電膜
１１２上に塗布されている蛍光体１１３が励起されて発
光させることができる。
【００１１】
【発明が解決しようとする課題】ところで、このような
ＦＥＣにおいて、各種省電力化の手段が考えられてい
る。例えば、カソード基板１００側において、 １．ゲート１０５とエミッタ１０７の間隔を狭める。 ２．エミッタ１０７を形成する材料に低仕事関数の材料
を用いる。 ３．エミッタの曲率半径を小さくする。 ４．エミッションの放出面積を大きくする。 等の、各手段が挙げられる。
ＦＥＣにおいて、各種省電力化の手段が考えられてい
る。例えば、カソード基板１００側において、 １．ゲート１０５とエミッタ１０７の間隔を狭める。 ２．エミッタ１０７を形成する材料に低仕事関数の材料
を用いる。 ３．エミッタの曲率半径を小さくする。 ４．エミッションの放出面積を大きくする。 等の、各手段が挙げられる。
【００１２】例えば上記第２の手段において、エミッタ
１０７は加工性等の理由からモリブデン等によって形成
されている。これは、モリブデンのアスペクト比（エミ
ッタ１０７が堆積する高さ／エミッタ１０７の底辺）が
１：１程度であるために、エミッタ１０７を作製する上
で適した材質とされているためである。しかしながら、
モリブデンは仕事関数において優れた材質とはいえない
ためため、省電力化を実現するのは困難である。また、
例えばモリブデン以外の低仕事関数の材料を用いると加
工性が劣化して、エミッタ１０７を所定の形状とするこ
とが困難になるという問題がある。
１０７は加工性等の理由からモリブデン等によって形成
されている。これは、モリブデンのアスペクト比（エミ
ッタ１０７が堆積する高さ／エミッタ１０７の底辺）が
１：１程度であるために、エミッタ１０７を作製する上
で適した材質とされているためである。しかしながら、
モリブデンは仕事関数において優れた材質とはいえない
ためため、省電力化を実現するのは困難である。また、
例えばモリブデン以外の低仕事関数の材料を用いると加
工性が劣化して、エミッタ１０７を所定の形状とするこ
とが困難になるという問題がある。
【００１３】
【課題を解決するための手段】本発明はこのような問題
点を解決するためになされたもので、電界放出カソード
基板と、該電界放出カソード基板と離隔して封止されて
いるアノード基板と、低仕事関数の物質Ｔｉ、Ｈｆ、Ｚ
ｒ、Ｂａ、Ｃｒ、Ｐｔ、Ｎｂ、Ａｕの材料あるいはこれ
らの材料の窒化物、炭化物、ホウ化物、酸化物を混入し
てなる蛍光材料から形成されている前記アノード基板に
形成されている蛍光体と、を備え、エージングにより前
記電界放出カソード基板上のエミッタの表面に前記低仕
事関数の物質からなる堆積層が形成されている電界放出
素子を構成する。
点を解決するためになされたもので、電界放出カソード
基板と、該電界放出カソード基板と離隔して封止されて
いるアノード基板と、低仕事関数の物質Ｔｉ、Ｈｆ、Ｚ
ｒ、Ｂａ、Ｃｒ、Ｐｔ、Ｎｂ、Ａｕの材料あるいはこれ
らの材料の窒化物、炭化物、ホウ化物、酸化物を混入し
てなる蛍光材料から形成されている前記アノード基板に
形成されている蛍光体と、を備え、エージングにより前
記電界放出カソード基板上のエミッタの表面に前記低仕
事関数の物質からなる堆積層が形成されている電界放出
素子を構成する。
【００１４】また、電界放出カソード基板と、該電界放
出カソード基板と離隔して封着されているアノード基板
によって構成されている電界放出素子の製造方法におい
て、前記アノード基板に低仕事関数の物質Ｔｉ、Ｈｆ、
Ｚｒ、Ｂａ、Ｃｒ、Ｐｔ、Ｎｂ、Ａｕの材料あるいはこ
れらの材料の窒化物、炭化物、ホウ化物、酸化物を混入
した蛍光体を形成した後に、電界放出カソード基板と前
記アノード基板を封着してエージングを行い、前記電界
放出カソード基板上のエミッタの表面に低仕事関数の物
質からなる堆積層を形成して電界放出素子を製造する。
出カソード基板と離隔して封着されているアノード基板
によって構成されている電界放出素子の製造方法におい
て、前記アノード基板に低仕事関数の物質Ｔｉ、Ｈｆ、
Ｚｒ、Ｂａ、Ｃｒ、Ｐｔ、Ｎｂ、Ａｕの材料あるいはこ
れらの材料の窒化物、炭化物、ホウ化物、酸化物を混入
した蛍光体を形成した後に、電界放出カソード基板と前
記アノード基板を封着してエージングを行い、前記電界
放出カソード基板上のエミッタの表面に低仕事関数の物
質からなる堆積層を形成して電界放出素子を製造する。
【００１５】
【発明の実施の形態】以下、本発明の実施形態を説明す
る。図１（ａ）（ｂ）（ｃ）は本実施形態の電界放出素
子の製造工程を説明する摸式図である。カソード基板１
において、基板２、カソード３、抵抗層４、絶縁層５、
ゲート６、開口部７、エミッタ８は、それぞれ先程図２
に示したカソード基板１００と同等の構成とされ、基板
１０１、カソード１０２、抵抗層１０３、絶縁層１０
４、ゲート１０５、開口部１０６、エミッタ１０７に対
応している。
る。図１（ａ）（ｂ）（ｃ）は本実施形態の電界放出素
子の製造工程を説明する摸式図である。カソード基板１
において、基板２、カソード３、抵抗層４、絶縁層５、
ゲート６、開口部７、エミッタ８は、それぞれ先程図２
に示したカソード基板１００と同等の構成とされ、基板
１０１、カソード１０２、抵抗層１０３、絶縁層１０
４、ゲート１０５、開口部１０６、エミッタ１０７に対
応している。
【００１６】本発明では、アノード基板１０に形成され
ている導電膜１２に塗布される蛍光体１３に低仕事関数
の物質を混入している。導電膜１２上に、例えばスラリ
ー法によって蛍光体１３をパターニングする場合、スラ
リー液には界面活性剤、感光剤、水、目的とする蛍光材
料、及び低仕事関数の物質を混ぜ合わせる。低仕事関数
の物質としては、例えば、Ｔｉ（３．４５ｅＶ）、Ｈｆ
（３．５３ｅＶ）、Ｚｒ（３．９ｅＶ）等の材料あるい
はこれらの材料の窒化物、炭化物、ホウ化物（酸化物も
含む）とされ、蛍光材料に対して例えば数％から数１０
％混入する。またこの他にも、Ｂａ、Ｃｒ、Ｗ、Ｐｔ、
Ｎｂ、Ａｕ、Ｔａ等の材料あるいはこれらの材料の窒化
物、炭化物、ホウ化物、酸化物、ケイ化物等の物質でも
良い。なお、図１（ａ）（ｂ）（ｃ）には、Ｚｎ及びＴ
ｉを混入して蛍光体１３をパターニングした例を示して
いる。
ている導電膜１２に塗布される蛍光体１３に低仕事関数
の物質を混入している。導電膜１２上に、例えばスラリ
ー法によって蛍光体１３をパターニングする場合、スラ
リー液には界面活性剤、感光剤、水、目的とする蛍光材
料、及び低仕事関数の物質を混ぜ合わせる。低仕事関数
の物質としては、例えば、Ｔｉ（３．４５ｅＶ）、Ｈｆ
（３．５３ｅＶ）、Ｚｒ（３．９ｅＶ）等の材料あるい
はこれらの材料の窒化物、炭化物、ホウ化物（酸化物も
含む）とされ、蛍光材料に対して例えば数％から数１０
％混入する。またこの他にも、Ｂａ、Ｃｒ、Ｗ、Ｐｔ、
Ｎｂ、Ａｕ、Ｔａ等の材料あるいはこれらの材料の窒化
物、炭化物、ホウ化物、酸化物、ケイ化物等の物質でも
良い。なお、図１（ａ）（ｂ）（ｃ）には、Ｚｎ及びＴ
ｉを混入して蛍光体１３をパターニングした例を示して
いる。
【００１７】図１（ａ）は、例えばＺｎ及びＴｉが混入
された蛍光体１３がパターニングされている状態を示し
ており、さらに、カソード基板１とアノード基板１０を
面付けして、封着、排気工程を経ている状態である。
された蛍光体１３がパターニングされている状態を示し
ており、さらに、カソード基板１とアノード基板１０を
面付けして、封着、排気工程を経ている状態である。
【００１８】この状態で、先程図３で説明したようにＦ
ＥＣを駆動させエージング工程に移行すると、図１
（ｂ）に矢印で示されているように、蛍光体１３に混入
されているＺｎ、Ｔｉの一部が飛散して、エミッタ８の
先端部分に選択的に付着するようになる。この、エージ
ング工程を、エミッタ８に対するＺｎ、Ｔｉの付着が完
了するまで行うと、図１（ｃ）に示されているように、
エミッタ８の先端部分はＺｎ、Ｔｉによってコーティン
グされ、低仕事関数の堆積層９が形成される。これは、
蛍光体１３において＋電荷に帯電して飛散したＺｎ、Ｔ
ｉ等の混入物が、アノードより負電位とされているエミ
ッタ８の先端に付着するためである。
ＥＣを駆動させエージング工程に移行すると、図１
（ｂ）に矢印で示されているように、蛍光体１３に混入
されているＺｎ、Ｔｉの一部が飛散して、エミッタ８の
先端部分に選択的に付着するようになる。この、エージ
ング工程を、エミッタ８に対するＺｎ、Ｔｉの付着が完
了するまで行うと、図１（ｃ）に示されているように、
エミッタ８の先端部分はＺｎ、Ｔｉによってコーティン
グされ、低仕事関数の堆積層９が形成される。これは、
蛍光体１３において＋電荷に帯電して飛散したＺｎ、Ｔ
ｉ等の混入物が、アノードより負電位とされているエミ
ッタ８の先端に付着するためである。
【００１９】このように、エミッタ８の先端部分に例え
ばＺｎ、Ｔｉ等からなる堆積層９が形成され低仕事関数
の物質でコーティングされることにより、エミッタ８か
ら電子が放出されすくなり、従来よりも低いカソード電
圧、ゲート電圧でもアノード基板側に十分な電子を供給
することができるようになる。
ばＺｎ、Ｔｉ等からなる堆積層９が形成され低仕事関数
の物質でコーティングされることにより、エミッタ８か
ら電子が放出されすくなり、従来よりも低いカソード電
圧、ゲート電圧でもアノード基板側に十分な電子を供給
することができるようになる。
【００２０】
【発明の効果】以上、説明したように本発明は、アノー
ド基板に形成される蛍光体に、例えばＺｎ、Ｔｉ等の低
仕事関数の物質を混入しておくことにより、これらの低
仕事関数の物質がエージングによってエミッタの先端部
分に付着するようになる。これにより、従来よりも低い
カソード電圧、ゲート電圧でもアノード基板において十
分な電子が得られるようになる。したがって、ＦＥＣ自
体の低消費電力化を実現することができる。また、カソ
ード、ゲートのドライブ電圧を低下することにより、ド
ライバコストを安価に抑えることができるようになり、
製造コストを低下することができるという利点がある。
ド基板に形成される蛍光体に、例えばＺｎ、Ｔｉ等の低
仕事関数の物質を混入しておくことにより、これらの低
仕事関数の物質がエージングによってエミッタの先端部
分に付着するようになる。これにより、従来よりも低い
カソード電圧、ゲート電圧でもアノード基板において十
分な電子が得られるようになる。したがって、ＦＥＣ自
体の低消費電力化を実現することができる。また、カソ
ード、ゲートのドライブ電圧を低下することにより、ド
ライバコストを安価に抑えることができるようになり、
製造コストを低下することができるという利点がある。
【図１】本発明の実施の形態の電界放出素子を断面的に
示す図である。
示す図である。
【図２】従来の電界放出素子を断面的に示す図である。
【図３】従来の電界放出素子を示す斜視図である。
１ カソード基板 ８ エミッタ ９ 堆積層 １０ アノード基板 １３ 蛍光体
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 31/12 H01J 1/304 H01J 9/02
Claims (2)
- 【請求項１】 電界放出カソード基板と、 該電界放出カソード基板と離隔して封止されているアノ
ード基板と、 低仕事関数の物質Ｔｉ、Ｈｆ、Ｚｒ、Ｂａ、Ｃｒ、Ｐ
ｔ、Ｎｂ、Ａｕの材料あるいはこれらの材料の窒化物、
炭化物、ホウ化物、酸化物を混入してなる蛍光材料から
形成されている前記アノード基板に形成されている蛍光
体と、 を備え、 エージングにより前記電界放出カソード基板上のエミッ
タの表面に前記低仕事関数の物質からなる堆積層が形成
されている ことを特徴とする電界放出素子。 - 【請求項２】 電界放出カソード基板と、 該電界放出カソード基板と離隔して封着されているアノ
ード基板によって構成されている電界放出素子の製造方
法において、 前記アノード基板に低仕事関数の物質Ｔｉ、Ｈｆ、Ｚ
ｒ、Ｂａ、Ｃｒ、Ｐｔ、Ｎｂ、Ａｕの材料あるいはこれ
らの材料の窒化物、炭化物、ホウ化物、酸化物を混入し
た蛍光体を形成した後に、電界放出カソード基板と前記
アノード基板を封着してエージングを行い、前記電界放
出カソード基板上のエミッタの表面に低仕事関数の物質
からなる堆積層を形成したことを特徴とする電界放出素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13977496A JP3230432B2 (ja) | 1996-05-10 | 1996-05-10 | 電界放出素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13977496A JP3230432B2 (ja) | 1996-05-10 | 1996-05-10 | 電界放出素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09306336A JPH09306336A (ja) | 1997-11-28 |
| JP3230432B2 true JP3230432B2 (ja) | 2001-11-19 |
Family
ID=15253109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13977496A Expired - Fee Related JP3230432B2 (ja) | 1996-05-10 | 1996-05-10 | 電界放出素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3230432B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3546606B2 (ja) * | 1996-08-05 | 2004-07-28 | 双葉電子工業株式会社 | 電界放出素子の製造方法 |
| WO1998055414A1 (fr) | 1997-06-03 | 1998-12-10 | Nippon Sheet Glass Co., Ltd. | Article en verre a reflectance faible et son procede de preparation |
| CN1222975C (zh) | 1999-01-19 | 2005-10-12 | 佳能株式会社 | 制造图像形成装置的方法 |
-
1996
- 1996-05-10 JP JP13977496A patent/JP3230432B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09306336A (ja) | 1997-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3726117B2 (ja) | 平坦パネル・ディスプレイ・システムと構成部品とを製造する方法 | |
| US5332627A (en) | Field emission type emitter and a method of manufacturing thereof | |
| JPH04284327A (ja) | 平面型電子放出素子の製造方法及び平面型電子放出素子 | |
| JPH08115654A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| JPH06223707A (ja) | シリコン電界放出素子及びその製造方法 | |
| KR0133498B1 (ko) | 전계방출형냉음극제조방법,그것을이용한전계방출형냉음극,및평판형화상표시장치 | |
| KR0159805B1 (ko) | 저전압구동형 전계방출어레이의 제조방법 | |
| JP3230432B2 (ja) | 電界放出素子及びその製造方法 | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| JP3243471B2 (ja) | 電子放出素子の製造方法 | |
| JP2969081B2 (ja) | 水平電界効果を有する電子放出素子及びその製造方法 | |
| JP2852356B2 (ja) | フィールドエミッタの表面改質方法 | |
| JP3643503B2 (ja) | 薄膜型電子源およびその製造方法並びに薄膜型電子源応用機器 | |
| JP2001160355A (ja) | 電子放出素子及び画像表示装置 | |
| CN101017752A (zh) | 二极管元件和将该二极管元件作为电子源的显示装置 | |
| JP3598267B2 (ja) | 画像表示装置 | |
| KR100282261B1 (ko) | 전계방출 캐소드 어레이 및 이의 제조방법 | |
| JP3184890B2 (ja) | 電子放出素子及びその製造方法 | |
| KR960010426B1 (ko) | 디스크-엣지형 전계 전자 방출 소자 및 그 제조방법 | |
| JP2003249162A (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに冷陰極電界電子放出表示装置 | |
| JP2001256907A (ja) | 画像表示装置 | |
| JP2000268703A (ja) | 電界放出デバイス | |
| JPH08264108A (ja) | 電界電子放出素子、この電界電子放出素子を用いた電子放出源および平面ディスプレイ装置、電界電子放出素子の製造方法 | |
| JP3097523B2 (ja) | 電界放射型素子の製造方法 | |
| JP3097522B2 (ja) | 電界放射型素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010814 |
|
| LAPS | Cancellation because of no payment of annual fees |