JP3294687B2 - クロック分周器およびモータ駆動制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、所望の分周比を生成
する可変分周器の改良に係り、特に、モータ駆動用Ｉ
Ｃ、光ディスクドライブ、ハードディスクドライブ等で
使用するのに好適なクロック分周器およびモータ駆動制
御装置に関する。

【０００２】具体的にいえば、回路構成を変更する必要
なしに、様々な値の分周比が設定できるようにすると共
に、整数値だけでなく、小数を含む任意の値の分周比の
生成も可能にしたクロック分周器およびモータ駆動制御
装置に関する。

【０００３】

【従来の技術】従来の分周器にあっては、所望の分周比
を得るために、２進カウンタまたは１０進カウンタをカ
スケード接続して構成している。

【０００４】そのため、設定可能な分周比は、整数のみ
に限られてしまう、という制約がある。

【０００５】ところが、技術の高度化に伴って機器の多
様化が進み、各機器の内部回路も、複雑で多機能的なも
のが要求されている。

【０００６】その結果、分周器の分野においても、この
ような多機能化に対応して、あるいは機器の汎用性を高
めるために、１つの機器の中に何種類もの分周比を生成
する分周器が設けられる傾向になっている。

【０００７】しかしながら、実際上は頻繁に使用される
分周比は限定されているので、機器内に設けられた分周
器の中から、いずれかの分周器を選択して使用する場合
が多い。

【０００８】以上のように、従来の分周器は、２進カウ
ンタまたは１０進カウンタで構成されているので、設定
可能な分周比は、整数値に限定されてしまう、という不
都合があった。

【０００９】

【発明が解決しようとする課題】この発明では、従来の
分周器は、２進および１０進カウンタで構成されている
ため、分周比が整数値に限られる、という不都合を解決
し、回路構成を変えることなしに、整数値だけでなく小
数を含む様々な値の分周比を設定可能にしたクロック分
周器およびモータ駆動制御装置を提供することを目的と
する。

【００１０】

【課題を解決するための手段】この発明では、第１に、
与えられたデータクロックを設定値に基づいて分周し、
分周クロックを発生させるクロック分周器において、ク
ロック分周器における１周期当りのデータクロック数を
Ｄ、１周期当りのカウンタの出力パルス数をＮ、分周比
をＹとしたとき、 Ｄ÷Ｎ＝Ｙ 余り数Ｍ を求め、これら４つの数値Ｄ，Ｎ，Ｙ，Ｍの関係を、 Ｄ＝（Ｎ−Ｍ）×Ｙ＋Ｍ×（Ｙ＋１） と規定し、前記分周比Ｙを第１の設定値、前記余り数Ｍ
を第２の設定値、前記１周期当りのカウンタの出力パル
ス数Ｎを第３の設定値として値が与えられた前記第１、
第２および第３の設定値を基礎として、 与えられた前記
第２の設定値と前記第３の設定値とが入力され、前記デ
ータク ロックの発生ごとに、前記第２の設定値と前記第
３の設定値とに基づく演算を行い、演算結果に応じて埋
め合わせ信号を規則的に発生する埋め合わせ信号発生部
と、 前記データクロックと与えられた前記第１の設定値
と前記埋め合わせ信号とが入力されて、分周クロックを
出力する分周カウンタとを備え、 前記分周カウンタは、
前記埋め合わせ信号発生部から埋め合わせ信号が発生さ
れないときは、データクロックを第１の設定値で分周
し、埋め合わせ信号が発生されたときは、データクロッ
クを第１の設定値に「１」を加えた値で分周して、分周
クロックを出力するように構成している。

【００１１】第２に、上記第１の埋め合わせ信号発生部
の演算アルゴリズムにおいて、前記埋め合わせ信号発生
部にデータクロックを入力するたびに、初期値を「０」
とする演算値から第２の設定値を減算し、前回の演算結
果が負のときは、埋め合わせ信号を発生すると共に、減
算後の演算値に第３の設定値を加算して、次のデータク
ロックを待つ第１のアルゴリズムと、前記演算結果が
「０」以上のときは、埋め合わせ信号を発生させず、次
のデータクロックの入力を待つ第２のアルゴリズム、と
を用いる構成である。

【００１２】第３に、上記第１の埋め合わせ信号発生部
で加算器を用いて行う演算のアルゴリズムにおいて、前
記埋め合わせ信号発生部にデータクロックを入力するた
びに、初期値を「０」とする演算値に第２の設定値を加
算し、前回の加算結果が所定の値以下で、加算器から繰
り上がり信号が発生しないときは、埋め合わせ信号を発
生すると共に、加算後の演算値に第３の設定値を加算し
て、次のデータクロックを待つ第１のアルゴリズムと、
前記加算結果が所定の値より大きく、加算器から繰り上
がり信号が発生したときは、埋め合わせ信号を発生させ
ず、次のデータクロックを待つ第２のアルゴリズム、と
を用いる構成である。

【００１３】第４に、上記第１のクロック分周器におい
て、埋め合わせ信号発生部は、データクロックの発生ご
とに、第２および第３の設定値と前演算値とを加算する
加算器と、前記第２および第３の設定値と前演算値を前
記加算器の演算ビット数ごとに複数に分割して記憶する
第１のレジスタ群と、該第１のレジスタ群の中からクロ
ック発生ごとに１レジスタを順次セレクトして設定値を
前記加算器へ出力するセレクタと、前記加算器の演算結
果を記憶する、前記第１のレジスタ群のレジスタ数と同
数の第２のレジスタ群、とから構成している。

【００１４】第５に、上記の第２または第３のアルゴリ
ズムに基づいた演算を繰り返えす埋め合わせ信号発生部
を備え、前記演算結果がある演算周期ごとに同じ値とな
るクロック分周器において、演算結果をモニタするモニ
タ手段を備え、該モニタ手段によって演算回数もしくは
前演算値が所定の値となる回数を数えるように構成して
いる。

【００１５】第６に、上記第１のクロック分周器の出力
を回転制御に使用するモータ駆動方式の駆動制御装置に
おいて、第１または第２または第３の設定値を変化させ
ることにより、モータの回転を制御するように構成して
いる。

【００１６】

【基本原理と作用】この発明のクロック分周器では、２
種類の整数値の分周比（Ｙ，Ｙ＋１）を生成する機能を
設け、これらの分周比を混ぜる割合を変えて、半端な部
分を埋め合わせることにより、所望の分周比が得られる
ようにしている。

【００１７】換言すれば、この発明では、Ｙ分周と（Ｙ
＋１）分周とを、とり混ぜて半端な部分を埋め合わせる
ことにより、必要とする中途半端な分周比を得る方法を
採用している。

【００１８】この原理が理解しやすいように、地球の公
転運動と対比して説明する。

【００１９】地球の公転運動では、その公転周期（ｄａ
ｙｓ）が、計算上得られる半端な分周比に相当する。

【００２０】図２は、この発明のクロック分周器におい
て、半端な分周比を整数値の組合せにより周期的に埋め
合わせ、全体で半端な分周比と変わらない周期性を得て
いる一例を説明する図である。

【００２１】この図２では、地球の公転運動を図示して
いる。

【００２２】地球の公転周期は、約３６５．２５日であ
る。

【００２３】しかしながら、周知のように、暦の上で
は、年の単位は整数値（自然数）しかとり得ないので、
１年（３６５日）当り約０．２５日のずれが起きる。

【００２４】そこで、通常は４年を１単位として、その
内の３年間は３６５日とし、４年に１度を閏年として１
日伸ばして、１年を３６６日とする。

【００２５】このように、暦では、整数（１日）に満た
ない半端な部分を、適当にまとめて整数（１日）とする
ことで、半端な部分（１日に満たない端数）の埋め合わ
せをしている。

【００２６】この地球の公転運動を、この発明のクロッ
ク分周器と対比すれば、 地球の公転周期（ｄａｙｓ） ：中途半端な分周比 カレンダー上の１年（ｄａｙｓ）：実現可能な整数 となる。

【００２７】すなわち、実現可能な整数の分周比を
「Ｙ」とすれば、 Ｙ＝３６５ （Ｙ＋１）＝３６６ となる。

【００２８】以上の関係を、クロック分周器におけるデ
ィスクの１回転当りのデータクロック数（Ｄ）と、同じ
く１回転当りのカウンタの出力パルス数（Ｎ）と、分周
比（Ｙ）とについて考察すれば、次の式(1) が成立す
る。

【００２９】 Ｄ÷Ｎ＝Ｙ 余り数Ｍ …… (1) また、これら４つの数値Ｄ，Ｎ，Ｙ，Ｍの関係は、次の
式(2) で表わすことができる。

【００３０】 Ｄ＝（Ｎ−Ｍ）×Ｙ＋Ｍ×（Ｙ＋１） …… (2) この式(2) の物理的意味は、カウンタの出力パルス数Ｎ
と余り数Ｍとの差（Ｎ−Ｍ）のパルス分は、データクロ
ック（ＤＸ）をＹ分周し、Ｍパルス分は、データクロッ
ク（ＤＸ）を（Ｙ＋１）分周すれば、データクロック
（ＤＸ）から、所望の分周比（小数を含む任意の分周
比）の基準クロックが得られる、ということである。

【００３１】次に、そのアルゴリズムの説明として、簡
単な一例を説明する。

【００３２】例えば、ディスクの１回転当りのデータク
ロック数Ｄ＝５００、１回転当りのカウンタの出力パル
ス数Ｎ＝３５とすると、先の式(1) 、すなわち、 Ｄ÷Ｎ＝Ｙ 余り数Ｍ から、 ５００÷３５＝１４ 余り数１０ となり、分周比Ｙ＝１４、余数Ｍ＝１０が得られる。

【００３３】同時に、この場合には、先の式(2) 、すな
わち、 Ｄ＝（Ｎ−Ｍ）×Ｙ＋Ｍ×（Ｙ＋１） が成立するので、 ５００＝（３５−１０）×１４＋１０×１５ となる。

【００３４】このように、式(1) と式(2) との演算によ
り、１回転当りのデータクロック数Ｄ＝５００の場合、
１回転当りのカウンタの出力パルス数Ｎ＝３５につい
て、（Ｎ−Ｍ）＝（３５−１０）＝２５パルス分は、デ
ータクロックＤＸを１４分周し（Ｙ＝１４）し、Ｍ＝１
０パルス分は、データクロックＤＸを１５分周（１４＋
１＝Ｙ＋１） する。

【００３５】この場合には、分周比が、５００／３５＝
１４．２の分周器、すなわち、小数の分周比の分周器が
得られることが分る。

【００３６】以上を要約すれば、第１に、分周比Ｙの設
定によってデータクロック（ＤＸ）からの分周比（整数
部分）を決定し、第２に、１回転当りのカウンタ出力Ｒ
ＣＯのパルス数（Ｎ）と、余り数（Ｍ）とを設定するこ
とによって、式(2) で示したように、Ｙ分周と（Ｙ＋
１）分周の割合を決定する。

【００３７】この発明のクロック分周器およびモータ駆
動制御装置では、以上のような点に着目して、Ｙ分周と
（Ｙ＋１）分周とが均一に混じった分周比が得られるよ
うにしている。

【００３８】

【この発明の背景と基準クロックの数値例】ここで、こ
の発明の背景、すなわち、非整数の分周比を必要とする
理由について、簡単に説明しておく。

【００３９】すでに触れたように、基準クロックの周波
数は、使用するＬＳＩによって異なるので、分周比も種
々であり、また、必ずしも整数値とは限らない半端な数
値であるから、アルゴリズムおよび回路が複雑になる。

【００４０】次に、この発明が対象とする分周器につい
て、その基準クロックの数値例を説明する。

【００４１】この具体例では、スピンドルモータ駆動用
ＬＳＩに供給するクロック（以下、基準クロックと呼
ぶ）を、データＲ／Ｗ用のクロック（データクロック）
から生成する場合の分周器を一例として、その構成と動
作とを詳しく説明する。

【００４２】このような分周器は、一般にスピンドルプ
リスケーラと呼ばれている。

【００４３】分周器、すなわち、スピンドルプリスケー
ラは、各種の周波数に対応可能であり、データクロック
としては、例えば、３．５″ディスクの１，８００ｒｐ
ｍの場合には、８．７ＭHzを使用する。

【００４４】ところで、基準クロックは、使用するスピ
ンドルモータ駆動用ＬＳＩによって異なるので、プリス
ケーラに要求される分周比は様々である。

【００４５】そこで、この発明では、使用するスピンド
ルモータ駆動用ＬＳＩ（使用対象のスピンドルモータ駆
動用ＬＳＩ）を確定せず、汎用性の高いプリスケーラと
するために分周比設定をプログラマブルに行えるように
している。

【００４６】この場合に、スピンドルプリスケーラが分
周できる分周比、すなわち、設定可能分周比は、例え
ば、６〜５１０分周のように設定する。

【００４７】その根拠は、回路構成上の制約から、最低
の分周比は「６」となり、また、使用するスピンドルモ
ータ駆動用ＬＳＩによって、基準クロックの数値が変化
するので、３．５″ディスクを対象として、様々なＬＳ
Ｉに対応できるように計算した値が「５１０」である。

【００４８】このような設定可能分周比は、単なる一例
であり、使用対象とするディスクが変われば、他の値を
選択することはいうまでもない。

【００４９】図３は、この発明のクロック分周器が使用
対象としているメディアサイズが３．５″と５．２５″
のディスクについて、そのデータクロック周波数と、メ
ディア１回転当りの必要パルス数の一例を示す図であ
る。

【００５０】この図３に示したように、データクロック
は、ドライブの種類によって異なるが、分周比を決定す
る要因であるメディア１回転当りに必要なパルス数は、
対象メディアのフォーマットによって決定される。

【００５１】この発明のクロック分周器（スピンドルプ
リスケーラ）は、後出の図１に示すように、データクロ
ックをカウンタ（図１の１）およびＴ−フリップフロッ
プ回路（図１の３）により分周して、所望の分周比のク
ロック（基準クロック）を生成する機能を有している。

【００５２】スピンドルモータ駆動用ＬＳＩとして、タ
イプＡ（例えば東芝社製のＴＡ８４５３ＡＦ）と、タイ
プＢ（例えば日立社製のＨＡ１３４８１Ｓ）の２種類の
ＬＳＩを、３．５″ディスクの１，８００ｒｐｍに用い
る場合について、要求される基準クロックの周波数を説
明する。

【００５３】この場合に要求される分周比は、半端な値
となる。

【００５４】まず、１回転当りのデータクロック数
（Ｄ）は、 Ｄ＝１６（クロック／バイト）×７２５（バイト／セク
タ）×２５（セクタ／回転） ＝２９０，０００（クロック／回転） である。

【００５５】また、１回転当りの基準クロック数（Ｎ
ｘ）は、タイプＡの場合、 Ｎｘ＝（３／４）×ＦＧ×１２８×２０×６＝４６，０
８０（クロック／回転）であり、タイプＢの場合、 Ｎｘ＝（Ｐ／２）×（ｎ／ｍ）×（Ｉ−０．５）（クロ
ック／回転） である。

【００５６】タイプＢの場合、一例として、Ｐ＝８，ｎ
＝１６，ｍ＝４，Ｉ＝２．０４８とすれば、 Ｎｘ＝（８／２）×（１６／４）×（２，０４８−０．
５） ＝４×４×（２，０４７．５） ＝３２，７６０（クロック／回転）である。

【００５７】したがって、各々の分周比（Ｄ／Ｎｘ）を
求めれば、タイプＡの場合には、 ２９０，０００÷４６，０８０＝６．２９３４… タイプＢの場合で、Ｐ，ｎ，ｍ，Ｉが先の数値のとき
は、 ２９０，０００÷３２，７６０＝８．８５２２… となる。

【００５８】これらの数値例は、一例に過ぎないが、ス
ピンドルプリスケーラには、半端な分周比が必要であ
り、一般に使用されている分周器では、所望の分周比を
簡単に生成することはできなかった。

【００５９】以下の実施例で、主として説明するスピン
ドルプリスケーラは、３．５″のディスク（メディア１
回転当りに必要なパルス数２９万パルス）を対象として
いる場合であるが、数値は一例に過ぎないことはいうま
でもない。

【００６０】そして、この発明によれば、半端な分周比
（任意の小数値を含む分周比）が設定可能であり、設定
自由度の高い分周比、という観点から汎用性を高めてい
るので、５．２５″のディスク（メディア１回転当りに
必要なパルス数約３７万パルス）にも十分対応可能であ
る。

【００６１】以上が、この発明の背景とする非整数の分
周比（小数値となる分周比）を必要とする理由である。

【００６２】

【実施例１】次に、この発明のクロック分周器につい
て、図面を参照しながら実施例を説明する。

【００６３】この実施例は、主として請求項１の発明に
対応しているが、請求項２から請求項６の発明にも関連
している。

【００６４】図１は、この発明のクロック分周器につい
て、その基本構成の一実施例を示す要部ブロック図であ
る。図において、１はカウンタ、２は埋め合わせ信号発
生部、３はＴ−フリップフロップ回路を示す。

【００６５】この図１に示すように、この発明のクロッ
ク分周器では、カウンタ１に、データクロックと、第１
の設定値と、埋め合わせ信号発生部２から出力される埋
め合わせ信号とを与える。

【００６６】埋め合わせ信号発生部２には、第２の設定
値と、第３の設定値とが与えられている。

【００６７】ここで、第１の設定値は、先の式(1) と
(2) で説明した分周比Ｙである。

【００６８】また、第２の設定値は、余り数Ｍであり、
第３の設定値は、１回転当りのカウンタの出力パルス数
Ｎである。

【００６９】この埋め合わせ信号発生部２は、第２の設
定値（余り数Ｍ）と、第３の設定値（１回転当りのカウ
ンタの出力パルス数Ｎ）とで決定される埋め合わせ信号
を出力するが、埋め合わせ信号発生部２から埋め合わせ
信号が出力されないときは、カウンタ１は、データクロ
ックを第１の設定値で分周して、Ｔ−フリップフロップ
回路へ出力する。

【００７０】また、埋め合わせ信号が出力されたとき
は、データクロックを、第１の設定値に「１」を加えた
値で分周して、Ｔ−フリップフロップ回路３へ出力す
る。

【００７１】したがって、Ｔ−フリップフロップ回路３
から、第１、第２、第３の設定値によって分周された分
周クロックが生成され、基準クロックとして出力され
る。

【００７２】この場合に、カウント値を、第２と第３の
設定値に基づいて変化させて、カウント値を取り混ぜる
ことにより、見かけ上小数を含む任意の分周比の生成が
可能になる。

【００７３】このように、埋め合わせ信号発生部２とカ
ウンタ１とが、先に述べたような演算機能、すなわち、
先の式(2) で示したように、Ｙ分周と（Ｙ＋１）分周の
割合を決定し、両分周が均一に混ぜられた分周比のクロ
ック信号を生成する（請求項１の発明）。

【００７４】この図１では、主としてハード構成を説明
したが、機能的には、次の図４に示すような構成であ
る。

【００７５】図４は、この発明のクロック分周器につい
て、その要部構成の一実施例を示す機能ブロック図であ
る。図において、４は分周比設定レジスタ、５はカウン
タ、６は埋め合わせタイミング部、７はＴ−フリップフ
ロップ回路を示す。

【００７６】図示されないＣＰＵが、分周比設定レジス
タ４に対して、分周比を指示するパラメータを設定す
る。

【００７７】このパラメータは、埋め合わせタイミング
部６へ与えられる。

【００７８】埋め合わせタイミング部６では、このパラ
メータによってタイミング信号を生成し、カウンタ５へ
入力する（端子ＥＮ）。

【００７９】そのため、カウンタ５では、分周比が周期
的に変化され、見かけ上非整数のような半端な分周比が
設定されることになる。

【００８０】このような動作によって、図４のクロック
分周器（スピンドルプリスケーラ）によれば、カウンタ
５へ入力されるデータクロックが所望の分周比で分周さ
れて、基準クロックが生成される。

【００８１】そして、すでに何回も触れたように、基準
クロックとしてスピンドルモータ駆動用ＬＳＩに供給す
る場合には、Ｙ分周と（Ｙ＋１）分周とが均一に混じっ
ていることが望ましい。

【００８２】そこで、先の図４に示したこの発明のクロ
ック分周器、例えばスピンドルプリスケーラのような分
周器に、次の演算機能を付加する。次に、この演算機能
を、フローチャートで詳しく説明する。

【００８３】図５は、この発明のクロック分周器につい
て、演算時の主要な処理の流れを示すフローチャートで
ある。図において、♯１〜♯７はステップを示す。

【００８４】リセット時には、ステップ♯１で、Ｉ＝
０，Ｘ＝０とする。

【００８５】ここで、Ｉはリセット時からの出力パルス
ＲＣＯ番号、Ｘは演算部（加算器）での演算結果であ
る。そこで、リセット時に、Ｉ＝０，Ｘ＝０とする。

【００８６】そして、カウンタ出力ＲＣＯのパルスが出
力するたび毎に、Ｘ＝Ｘ−Ｍの演算を行う。

【００８７】フローでは、ステップ♯２で、Ｘ＝Ｘ−Ｍ
とする。このＭは、先の式(1) における余数である。

【００８８】次のステップ♯３で、Ｘ＜０であるかどう
かチェックする。

【００８９】この「Ｘ＜０」の判定は、演算部（加算
器）での演算結果が、正であるか否かを判定するもの
で、もし、Ｘ＜０でなければ、ステップ♯４へ進む。

【００９０】ステップ♯４で、分周比Ｙを設定した後、
ステップ♯５へ移る。このＹは、データクロックからの
分周比である。

【００９１】ステップ♯５では、Ｉ＝Ｉ＋１にする。す
なわち、Ｘ≧０のときは、次の（Ｉ＋１）番目のカウン
タ出力ＲＣＯのパルスは、Ｙ分周のまま出力させる。

【００９２】これに対して、Ｘ＜０のときは、ステップ
♯６へ進む。

【００９３】ステップ♯６で、分周比（Ｙ＋１）を設定
し、次のステップ♯７で、Ｘ＝Ｘ＋Ｎの演算を行う。こ
のＮは、先の式(1) における１回転当りのカウンタ出力
ＲＣＯのパルス数である。

【００９４】すなわち、Ｘ＜０のときは、分周比（Ｙ＋
１）を設定した後、ステップ♯５へ移る。

【００９５】したがって、この場合には、次の（Ｉ＋
１）番目のカウンタ出力ＲＣＯのパルスは、１データク
ロック伸ばされて（Ｙ＋１）分周にされると同時に、Ｘ
＝Ｘ＋Ｎの演算が行われることになる。

【００９６】以上のステップ♯１〜♯７の演算機能が、
この発明のクロック分周器（スピンドルプリスケーラ）
に設けられる（請求項１と請求項２の発明）。

【００９７】この発明のクロック分周器の演算処理機
能、すなわち、式(1) による分周比Ｙと余数Ｍの演算、
および式(2) による分周比Ｙのパルス数（Ｎ−Ｍ）と、
分周比（Ｙ＋１）のパルス数Ｍの演算処理機能は、この
図５に示したフローによって実現され、見かけ上小数を
含む任意の分周比の生成が可能になる。

【００９８】図６は、この発明のクロック分周器につい
て、演算例による動作の一例を示す図である。

【００９９】この図６では、リセット時からの出力パル
スＲＣＯ番号「Ｉ」の０〜７，…について、先の図５の
フローチャート（ステップ♯２）による演算、すなわ
ち、演算部での演算結果「Ｘ」と余数「Ｍ」のと差から
求められる「Ｘ」（＝Ｘ−Ｍ）を左方に、また、先の図
５のフローチャート（ステップ♯７）による演算、すな
わち、Ｘ＝Ｘ＋Ｎと、その際の分周比（Ｙ＝１４）を右
方に示している。

【０１００】なお、図６の中央には、図５のフローチャ
ート（ステップ♯３）による判定結果（Ｘ＜０の場合）
も併せて示している。

【０１０１】この図６から、この演算例の場合、ＲＣＯ
出力パルスの番号「Ｉ」＝７で、左端の「Ｘ」の値が０
に戻り、「Ｉ」＝０と同じ条件になることが分る。

【０１０２】したがって、Ｉ＝０〜６に対応する７つの
動作（以下、ループと呼ぶ）を繰り返えすことなる。

【０１０３】この図６では、７つの動作の内、分周比
（Ｙ＋１）が２回、分周比Ｙが５回であり、出力ＲＣＯ
パルスの「Ｉ＝３５」については、この図６に示すＩ＝
０〜６を、５回繰り返えすことによって、先の演算で求
められたように、分周比（Ｙ＋１）が１０回、分周比Ｙ
が２５回である。

【０１０４】また、式(2) から、分周比Ｙ＝１４である
から、１４分周（分周比Ｙ）のデータクロックが、２５
パルス分の出力ＲＣＯパルスと、１５分周（分周比Ｙ＋
１）のデータクロックが、１０パルス分の出力ＲＣＯパ
ルス、として出力されることになる。

【０１０５】次に、この図６に示した演算結果につい
て、その分周比Ｙと（Ｙ＋１）との割り合いを、全体図
によって確認する。

【０１０６】そのために、実際にディスクが１回転した
とき（図６に示したＩ＝０〜６のループを５回繰り返し
たとき）、Ｙ分周と（Ｙ＋１）分周とが混ざり合ってい
る状態を、次の図７の全体図に示す。

【０１０７】図７は、実際にディスクが１回転したとき
に、先の図５のフローチャートによる演算回数、分周
比、全パルス数に対する（Ｙ＋１）分周パルス数の関係
を示す全体図である。

【０１０８】この図７では、全パルスが３５であり、そ
れぞれにパルス番号（Ｉ）として１〜３５を付けてい
る。

【０１０９】そして、パルス番号Ｉ＝１〜７，８〜１
４，１５〜２１，２２〜２８，２９〜３５に対応して、
ループ回数１〜５（５回繰り返えす）を付けている（図
６のＩ＝０〜６の各ループに対応する）。

【０１１０】その下方に、「演算回数」（０〜６）を示
し、分周比Ｙと分周比（Ｙ＋１）との状態を示してい
る。

【０１１１】この図７から、各ループ（ループ回数１〜
５）ごとに、（Ｙ＋１）分周のパルスが２回生成されて
おり、全「３５」パルス中の１０パルスが、（Ｙ＋１）
分周となっていることが分かる。

【０１１２】同時に、この図７から、先の図６に関連し
て説明した演算結果、すなわち、（３５−１０）＝２５
パルス分は、データクロックを１４分周し、１０パルス
分は、データクロックを１５分周する、という結果と合
致していることが分る。

【０１１３】以上のように、この発明のクロック分周器
（スピンドルプリスケーラ）によれば、整数でない分周
比の基準クロックでも、正確に生成することが可能であ
る。

【０１１４】

【実施例２】次に、第２の実施例を説明する。

【０１１５】この実施例は、請求項３の発明に対応して
いるが、請求項１や請求項４の発明にも関連している。

【０１１６】この発明のクロック分周器については、先
の図５のフローチャートに関連して、その演算機能の構
成と動作とを詳しく述べた。

【０１１７】しかし、実際に回路を構成する場合には、
図５のステップ♯２の演算「Ｘ＝Ｘ−Ｍ」に際しては、
Ｍの代りに、Ｍの補数を使用して、Ｘと加算する方法が
実用的である。

【０１１８】最初に、先の図４に示したこの発明のクロ
ック分周器について、分周比の生成部分の構成と動作を
詳しく説明する。

【０１１９】図８は、この発明のクロック分周器におい
て、データクロックを分周して基準クロックを生成する
分周比生成部の機能ブロック図である。図における符号
は図４と同様であり、ＤＸはデータクロック、ＲＣＯは
Ｙ分周と（Ｙ＋１）分周とを均一に混ぜ合わせたカウン
タ出力、Ｎｘは１回転当りの基準クロック数を示す。

【０１２０】カウンタ５に、分周比Ｙを設定し、データ
クロックＤＸを入力させると共に、端子ＥＮへタイミン
グ信号を与えると、カウンタ５からは、データクロック
ＤＸのＹ分周と（Ｙ＋１）分周とを均一に混ぜ合わせた
カウンタ出力ＲＣＯが得られる。

【０１２１】このカウンタ出力ＲＣＯを、次のＴ−フリ
ップフロップ回路７の端子Ｔへ与えると、Ｔ−フリップ
フロップ回路７からは、２分周され、デューテイ５０％
に近い基準クロックが出力される。

【０１２２】すなわち、１回転当りのカウンタ出力ＲＣ
Ｏのパルス数（Ｎ）と、１回転当りの基準クロック数
（Ｎｘ）との関係は、 Ｎ＝２×（Ｎｘ） …… (3) となる。

【０１２３】この図８で、分周比をＹまたは（Ｙ＋１）
分周に制御している機能を有しているのは、カウンタ５
であり、基準クロックはカウンタ出力ＲＣＯ信号（パル
ス信号）の２分周クロックである。

【０１２４】そこで、分周比設定のアルゴリズムを簡潔
にするために、基準クロックの代りに、このカウンタ出
力ＲＣＯ信号を用いて説明する。

【０１２５】すでに述べたが、この発明のクロック分周
器のアルゴリズムは、次のとおりである。

【０１２６】１回転当りのデータクロック数をＤ、１回
転当りのカウンタ出力ＲＣＯのパルス数をＮ、分周比を
Ｙ、余数をＭとすると、これらの値の関係は以下の式
(1) と式(2) によって表わすことができる。

【０１２７】 Ｄ÷Ｎ＝Ｙ 余りＭ …… (1) この式(1) は、また、次の式(2) で表現することができ
る。

【０１２８】 Ｄ＝（Ｎ−Ｍ）×Ｙ＋Ｍ×（Ｙ＋１） …… (2) この式(2) から明らかなように、データクロック（Ｄ
Ｘ）を次のように分周して供給すれば、所望の分周比が
得られることが分る。

【０１２９】第１に、（Ｎ−Ｍ）パルス分は、データク
ロック（ＤＸ）をＹ分周する。

【０１３０】第２に、Ｍパルス分は、データクロック
（ＤＸ）を（Ｙ＋１）分周する。

【０１３１】この場合に、この第２の実施例では、先の
第１の実施例で示した図５のステップ♯２の演算「Ｘ＝
Ｘ−Ｍ」に際して、Ｍの補数を使用し、Ｘと加算する点
に特徴を有している。

【０１３２】次に、この発明のクロック分周器の演算機
能について、第２の実施例をフローチャートで説明す
る。

【０１３３】図９は、この発明の第２の実施例につい
て、演算時の主要な処理の流れを示すフローチャートで
ある。図において、♯１１〜♯１７はステップを示す。

【０１３４】この図９のフローチャートで、先の図５と
実質的に異なる点は、ステップ♯１２と♯１３だけであ
る。

【０１３５】ステップ♯１２に示したＭの補数《Ｍ》
は、前出の式(1) における余数Ｍの補数である。

【０１３６】なお、明細書中では、便宜的にＭの補数
（ Ｔwo's Ｃomplement ）を、《Ｍ》で表現している
（したがって、図９の表現とは異なっている）。

【０１３７】また、ステップ♯１３では、図５のステッ
プ♯３の判定「Ｘ＜０」の代りに、「Ｘ＞ＦＦ」によっ
て、キャリーの有無を判定する。

【０１３８】その他の演算処理は、基本的に図５と同様
である。

【０１３９】リセット時には、ステップ♯１１で、Ｉ＝
０，Ｘ＝０とする。

【０１４０】ここで、Ｉはリセット時からの出力パルス
ＲＣＯ番号、Ｘは演算部（加算器）での演算結果であ
る。そこで、リセット時に、Ｉ＝０，Ｘ＝０とする。

【０１４１】そして、カウンタ出力ＲＣＯパルスが出力
するたび毎に、Ｘ＝Ｘ＋《Ｍ》の演算を行う。

【０１４２】フローでは、ステップ♯１２で、Ｘ＝Ｘ＋
《Ｍ》とする。この《Ｍ》は、先の式(1) における余数
Ｍの補数であることは、すでに述べた。

【０１４３】次のステップ♯１３で、「Ｘ＞ＦＦ」によ
って、キャリーの有無をチェックする。このステップ♯
１３は、加算器におけるキャリー（桁上げ）の有無を検
知するステップである。

【０１４４】もし、「Ｘ＞ＦＦ」であれば（すなわち、
Ｃａｒｒｙがあったとき）は、次のステップ♯１４で、
分周比Ｙを設定し、その後、ステップ♯１５へ進む。

【０１４５】すなわち、「Ｘ＞ＦＦ」のときは、次の
（Ｉ＋１）番目のカウンタ出力ＲＣＯパルスは、Ｙ分周
のまま出力させる。

【０１４６】これに対して、Ｘ≦ＦＦのとき（すなわ
ち、加算器でのＣａｒｒｙがでなかったとき）は、ステ
ップ♯１６へ進む。

【０１４７】ステップ♯１６で、分周比（Ｙ＋１）を設
定し、次のステップ♯１７で、Ｘ＝Ｘ＋Ｎの演算を行
う。このＮは、先の式(1) における１回転当りの出力Ｒ
ＣＯのパルス数である。

【０１４８】したがって、このＸ≦ＦＦの場合、次の
（Ｉ＋１）番目のカウンタ出力ＲＣＯパルスを、１デー
タクロック伸ばして（Ｙ＋１）分周にする処理と、Ｘ＝
Ｘ＋Ｎの演算とが同時に行われる。

【０１４９】以上のステップ♯１１〜♯１７の演算機能
が、この発明のクロック分周器（スピンドルプリスケー
ラ）に設けられることによって、小数を含む任意の分周
比の設定が可能になる。

【０１５０】その上、第１の実施例に比べて、回路構成
も、容易かつ実用的である。

【０１５１】

【実施例３】次に、第３の実施例を説明する。

【０１５２】この実施例は、主として請求項４の発明に
対応しているが、請求項１から請求項３の発明にも関連
している。

【０１５３】この発明のクロック分周器については、演
算機能を有する基本的な回路構成について、先の図１と
図４に関連して詳しく説明した。この第３の実施例で
は、他の具体的な構成例を説明する。

【０１５４】図１０と図１１は、この発明のクロック分
周器について、その要部構成の第３の実施例を示す機能
ブロック図である。図において、１１はリセット部、１
２は分周比設定部、１３はカウンタ、１４はタイミング
部、１５はセレクタ、１６は加算器、１７は演算記憶
部、１８はＴ−フリップフロップ回路、１９はシステム
バスを示す。各信号は、先の図４と同様であり、とは接
続を示す。

【０１５５】この図１０と図１１において、各信号波形
は、後出の図１４のタイミングチャートと同様であり、
次のようになっている。

【０１５６】ＤＸはデータクロック、 《ＤＸＲ》はスピンドルプリスケーラ系リセット信号、 Ｔ₀ はセレクタＡの選択信号、 Ｔ₁ はセレクタＢの選択信号、 Ｔ₂ はセレクタＣの選択信号、 Ｔ₃ はセレクタＤの選択信号、 Ｌ１とＬ２は演算記憶部１７の演算結果、 ＡＤＯ（Ｘ）は加算器１６の演算結果、 ＲＣＯはカウンタ１３の出力信号、 ＣＹはキャリー信号、 ＣＩ（Ｃａｒｒｙ ＩＮ）はキャリーインを示す。

【０１５７】また、この図１０と図１１に示したクロッ
ク分周器において、各部の機能は、概略次のとおりであ
る。

【０１５８】まず、リセット部１１は、スピンドルプリ
スケーラ内の各レジスタに供給されるリセット信号生成
部である。

【０１５９】このリセット部１１には、図示されないＣ
ＰＵからのリセット信号、および低消費電力化のための
スピンドルスリープ信号によって、プリスケーラの内部
の各レジスタ等がリセットされる。

【０１６０】なお、このリセット部１１は、非同期リセ
ットで、同期セットである。

【０１６１】分周比設定部１２は、同じくＣＰＵから与
えられる分周比設定パラメータが記憶されるレジスタ
（記憶部）１２ａ〜１２ｅである。ここでも、便宜的に
Ｙ，Ｍの補数（ Ｔwo's Ｃomplement ）を、《Ｙ》，
《Ｍ》で表現している（したがって、図１０の表現とは
異なっている）。

【０１６２】記憶部１２ａは、分周比Ｙの補数（ Ｔwo'
s Ｃomplement ）が記憶されるレジスタであり、８ビッ
トの分周比が設定される《Ｙ》レジスタである。

【０１６３】記憶部１２ｂは、先の式(2) の余数（Ｍ）
について、その下位８ビットが設定されるレジスタであ
り、この場合には、その補数（ Ｔwo's Ｃomplement ）
が設定される《ＭＬ》レジスタである。

【０１６４】記憶部１２ｃは、同じく式(2) の余数
（Ｍ）について、その上位８ビットが設定されるレジス
タで、その補数が設定される《ＭＨ》レジスタである。

【０１６５】記憶部１２ｄは、１回転当りのカウンタ出
力ＲＣＯパルス数の下位８ビットが設定されるＮＬレジ
スタである。

【０１６６】また、記憶部１２ｅは、同じく１回転当り
の出力ＲＣＯパルス数の上位８ビットが設定されるＮＨ
レジスタである。

【０１６７】カウンタ１３は、８．７ＭHzのデータクロ
ック（ＤＸ）をクロックとした８ビットの同期ロードカ
ウンタであり、リセットおよびＲＣＯ入力時に、先の記
憶部１２ａ（《Ｙ》レジスタ）に記憶された分周比の値
がロードされる。

【０１６８】そして、通常、Ｙ分周で動作するが、信号
Ｔ₂ （１クロック分）が入ることによって、（Ｙ＋１）
分周として動作する。

【０１６９】タイミング部１４は、データクロック８．
７ＭHz（ＤＸ）をクロックとしたＤ−フリップフロップ
回路群で構成されている。

【０１７０】そして、カウンタ１３からのＲＣＯ（Ｔ0
）を１クロックずつ遅らせて、出力信号Ｔ₁ ，Ｔ₂ ，
Ｔ₃ ，として出力する（詳細は、後出の図１４のタイミ
ングチャートで説明する）。

【０１７１】なお、出力信号Ｔ₂ ，Ｔ₃ は、加算器１６
における信号Ｔ1 入力時の演算が、ＸＬ＋《ＭＨ》＜Ｆ
Ｆとなり、キャリー信号ＣＹが「Ｈ」になったときのみ
に生じ、また、信号Ｔ2 は、カウンタ１３の分周比を
（Ｙ＋１）とさせる。

【０１７２】ここで、ＸＬとは、加算器１６での演算に
おける余数Ｍの補数《Ｍ》、もしくはＮの下位８ビット
の演算結果である。

【０１７３】セレクタ１５は、タイミング部１４からの
信号（Ｔ₀ ，Ｔ₁ ，Ｔ₂ ，Ｔ₃ ）によって、《ＭＬ》，
《ＭＨ》，ＮＬ，ＮＨの各信号をセレクトして、加算器
１６へ出力する。

【０１７４】加算器１６は、８ビット構成の加算部を中
心として、ロードレジスタＬ２の出力（ＸＬまたはＸ
Ｈ）と《ＭＬ》，《ＭＨ》，ＮＬ，ＮＨを加算する機能
を有している。

【０１７５】この加算器１６による演算処理の状態を、
次の図１２に示す。

【０１７６】図１２は、この発明のクロック分周器にお
いて、加算器１６による演算動作と、次の演算での動作
を示す図である。

【０１７７】この図１２で、最左端の列は、加算器１６
における演算処理（演算式）を示しており、その右側の
列は、キャリーアウト（ＣＯ）の有無、さらにその右側
の列は、同じく加算器１６における次の演算処理（演算
式）、最右列は、キャリーイン（ＣＩ）を示す。

【０１７８】また、この加算器１６における演算動作に
おいて、上の４行分は、キャリーアウトＣＯがでる場合
で、その出力は「Ｈ」、下の４行は、キャリーアウトＣ
Ｏがでなかった場合で、出力は「Ｌ」となる。

【０１７９】このような加算器１６における演算結果に
対応して、それぞれ右側に示すような、次の演算動作が
行われる。

【０１８０】例えば、１番上の行では、最左端に示した
加算器１６における演算は「ＸＬ＋《ＭＬ》＞ＦＦ」で
あり、キャリーアウトＣＯは「Ｈ」である。

【０１８１】この場合には、次の演算、すなわち、「Ｘ
Ｈ＋《ＭＨ》」の演算時に、「１」を繰り上げて実行す
る。したがって、この場合には、キャリーインＣＩは
「Ｈ」である。

【０１８２】また、次の行（上から２番目の行）では、
演算は「ＸＨ＋《ＭＨ》＞ＦＦ」であり、キャリーアウ
トＣＯは「Ｈ」である。

【０１８３】この場合には、通常の演算が行われ、キャ
リーインＣＩは「Ｌ」である。以下の説明では、この図
１２に示した加算器１６での演算結果を「Ｘ」として説
明する。

【０１８４】演算記憶部１７は、加算器１６によって演
算された値を記憶する記憶部で、ロード機能を有してい
る。

【０１８５】例えば、２個のレジスタＬ１，Ｌ２から構
成されており、タイミング部１４からの信号Ｔ₀ ，Ｔ
₁ ，Ｔ₂ ，Ｔ₃ のいずれかが「Ｈ」になったとき、入力
された信号を記憶する。

【０１８６】なお、これらのレジスタＬ１，Ｌ２は、交
互に新演算値ＸＬもしくはＸＨを記憶するが、信号Ｔ₀
〜Ｔ₃ がいずれも「Ｌ」のときは、レジスタＬ１，Ｌ２
は、それぞれ演算結果ＸＨ，ＸＬを保持している。

【０１８７】Ｔ−フリップフロップ回路１８は、カウン
タ１３の出力信号（ＲＣＯ）を２分周し、デューテイ５
０％に近いクロックに変換する機能を有しており、その
出力信号が基準クロックとなる。

【０１８８】図１０と図１１に示したクロック分周器に
おいて、各部の機能は、概略以上のとおりである。

【０１８９】そして、このクロック分周器（スピンドル
プリスケーラ）は、分周比設定がプログラマブルであ
る。

【０１９０】この点に関しては、すでに基本原理でも述
べたが、ここでは、その設定パラメータについて詳しく
説明する。

【０１９１】データクロック（ＤＸ）を分周して、基準
クロックを得る際に、既知の値（以下、システムパラメ
ータと呼ぶ）として、 Ｄ…１回転当りのデータクロック数 Ｎ…１回転当りのＲＣＯパルス数 がある。

【０１９２】これを先に示した式(1) 、すなわち、 Ｄ÷Ｎ＝Ｙ 余り数Ｍ …… (1) に代入して、分周比（Ｙ）と余り数（Ｍ）を求める。

【０１９３】ここで、システムパラメータＤ，Ｎと余り
数Ｍは、通常非常に大きな値であるので、演算式が簡潔
さに欠ける上、使用するスピンドルモータ駆動用ＬＳＩ
によっては、パラメータ設定の最大許容値を超える可能
性がある。

【０１９４】そこで、先の式(2) の左右両辺を、システ
ムパラメータＤ，Ｎおよび余り数Ｍの最大公約数（Ｌ）
で割り算（除算）を行い、小さな値にする。

【０１９５】以下、これらの値Ｙ，Ｍ，Ｌを中間パラメ
ータと呼ぶ。

【０１９６】この中間パラメータＹ，Ｍ，Ｌは、次の式
(4) によって求められる。

【０１９７】 （Ｄ／Ｌ）÷（Ｎ／Ｌ）＝Ｙ 余り（Ｍ／Ｌ） …… (4) ここで、システムパラメータＤ，Ｎと、中間パラメータ
Ｙ，Ｍ，Ｌは、次のとおりである。

【０１９８】 システムパラメータ Ｄ…１回転当りのデータクロック数 Ｎ…１回転当りのＲＣＯパルス数 中間パラメータ Ｙ…分周比 Ｍ…余数 Ｌ…Ｄ，Ｎ，Ｍの最大公約数 このようにして求めた中間パラメータＹ，Ｍ，Ｌと、シ
ステムパラメータＤ，Ｎを用いて表わしたスピンドルプ
リスケーラの分周比設定パラメータの設定早見表を、次
の図１３に示す。

【０１９９】図１３は、この発明のクロック分周器（ス
ピンドルプリスケーラ）で使用するパラメータ設定値早
見表の一例を示す図である。

【０２００】この図１３で、各パラメータは、次のよう
に規定する。

【０２０１】 Ｎ′ ：１回転当りのＲＣＯパルス数Ｎの設定値 Ｙ′ ：分周比の設定値 Ｍ′ ：余数の設定値 《Ｙ》 ：Ｙの補数 《Ｍ／Ｌ》 ：Ｍ／Ｌの補数 この図１３のパラメータ設定値早見表に示すように、各
設定パラメータＮ′，Ｙ′，Ｍ′について、それぞれ設
定値、Ｎ／Ｌ（＝２×Ｎｘ／Ｌ），《Ｙ》，《Ｍ／Ｌ》
を与える。

【０２０２】この場合に、各設定パラメータの許容値
は、スピンドルプリスケーラの回路構成上から、次のと
おりになっている。なお、補数による表現ではない。

【０２０３】 Ｎ′：１６ビット（０〜６５，５３５） Ｙ′： ８ビット（０〜２５５） Ｍ′：１６ビット（０〜６５，５３５） ここで、設定パラメータＮ′，Ｍ′を１６ビットとした
理由は、現在対象としているスピンドルモータ駆動用Ｌ
ＳＩの基準クロックを考慮して、各パラメータの最大公
約数（Ｌ）が２（すなわち、ＮｘがＤとＮの最大公約
数）としたときの最小限必要ビット数となるからであ
る。

【０２０４】また、設定パラメータＹ′を８ビットとし
た理由は、３．５″と５．２５″のディスクのデータク
ロックに対して、ほとんどの基準クロックが、生成でき
るためのビット数であるからである。

【０２０５】そして、この発明のクロック分周器（スピ
ンドルプリスケーラ）が対象としているスピンドルモー
タ駆動用ＬＳＩについて、これらのパラメータを設定す
る。

【０２０６】例えば、先に述べたスピンドルモータ駆動
用ＬＳＩのタイプＡ（東芝社製のＴＡ８４５３ＡＦ）の
場合には、設定パラメータの算出式は、次の式(3) ，
(1) ，(4) に示すようになる。

【０２０７】なお、ここでは、３．５″のディスクが
１，８００ｒｐｍのとき、１回転当りのデータクロック
数Ｄが、Ｄ＝２９０，０００とした場合である。

【０２０８】 Ｎ＝２×（Ｎｘ） …… (3) Ｄ÷Ｎ＝Ｙ 余りＭ …… (1) （Ｄ／Ｌ）÷（Ｎ／Ｌ）＝Ｙ 余り（Ｍ／Ｌ） …… (4) このタイプＡの場合、すでに述べたように、１回転当り
の基準クロック数Ｎｘは、 Ｎｘ＝（３／４）×ＦＧ×１２８×２０×６ ＝４６，０８０（クロック／回転） であり、また、ＦＧ＝４と規定されている。

【０２０９】そこで、これらの値を、先の式(3) に代入
すると、 Ｎ＝２×（Ｎｘ） ＝２×４６，０８０ ＝９２，１６０ となり、また、式(1) のＤ÷Ｎ＝Ｙに代入すると、 Ｙ＝Ｄ÷Ｎ ＝２９０，０００÷９２，１６０ ＝３ 余り数Ｍ＝１３，５２０ となる。

【０２１０】したがって、Ｄ＝２９０，０００，Ｎ＝９
２，１６０，Ｍ＝１３，５２０である。

【０２１１】そして、式(1) の値Ｄ，Ｎ，Ｍの最大公約
数Ｌ＝８０で割ると、 ３，６２５÷１，１５２＝３ 余り１６９ となる。

【０２１２】このような演算から、各設定パラメータ
は、 Ｎ′＝１，１５２（４８０ｈ） Ｙ′＝３（ＦＤｈ） Ｍ′＝１６９（ＦＦ５７ｈ） となる。

【０２１３】また、タイプＢ（日立社製のＨＡ１３４８
４５Ｓ）の場合には、次の式で１回転当りの基準クロッ
ク数Ｎｘが規定されている。

【０２１４】 Ｎｘ＝（Ｐ／２）×（ｎ／ｍ）×（Ｉ−０．５）＝３２，７６０ ここで、Ｐ＝８，ｎ＝１６，ｍ＝４，Ｉ＝２，０４８で
ある。

【０２１５】これらの値を先の式(1) 、式(3) に代入す
ると、 Ｙ＝Ｄ÷Ｎ ＝Ｄ÷２×（Ｎｘ） となる。

【０２１６】そして、Ｄ＝２９０，０００，Ｎｘ＝３
２，７６０であるから、 Ｙ＝２９０，０００÷（３２，７６０×２） ＝４ 余りＭ＝２７，９２０ となる。

【０２１７】すなわち、Ｄ＝２９０，０００、Ｎ＝６
５，５２０、Ｍ＝２７，９２０が得られる。

【０２１８】次に、これらの値Ｄ，Ｎ，Ｍの最大公約数
Ｌ＝８０で割ると、Ｄ＝３，６２５、Ｎ＝８１９、Ｍ＝
３４９となる。

【０２１９】したがって、タイプＢの場合には、設定パ
ラメータは、 Ｎ′＝８１９（３３３ｈ） Ｙ′＝４（ＦＣｈ） Ｍ′＝３４９（ＦＥＡ３ｈ） となる。

【０２２０】以上のように、この発明のクロック分周器
（スピンドルプリスケーラ）では、分周比設定のパラメ
ータを決定することによって、小数のような任意の分周
比が設定できるようにしている。

【０２２１】この場合に、この発明のクロック分周器の
動作を、大別すれば、データクロックをＹ分周する第１
の動作と、１クロック伸ばして（Ｙ＋１）分周する第２
の動作、の２つに分けることができる。

【０２２２】これらの動作は、図１１のタイミング部１
４から出力される信号Ｔ₀ ，Ｔ₁ ，Ｔ₂ ，Ｔ₃ によって
制御される。

【０２２３】次に、図１０と図１１に示したこの発明の
クロック分周器について、そのタイミング部１４の動作
を説明する。

【０２２４】図１４は、図１０と図１１に示したこの発
明のクロック分周器について、そのタイミング部１４の
動作を説明するタイミングチャートである。図の前半は
第１の動作に対応するパターン１、後半は第２の動作に
対応するパターン２の波形を示し、各波形のＤＸはデー
タクロック、Ｔ₀ ，Ｔ₁ ，Ｔ₂ ，Ｔ₃ はタイミング部１
４から出力される信号、ＣＹはキャリー出力信号を示
す。

【０２２５】まず、第１の動作、すなわち、データクロ
ックＤＸをＹ分周するパターン１の動作では、信号Ｔ0
（カウンタ出力ＲＣＯ）が１データクロック分「Ｈ」に
なると、次のデータクロックＤＸの立上りで、信号Ｔ₁
が１データクロック分「Ｈ」となる。

【０２２６】この際、加算器１６における演算の結果
が、Ｘ＋《ＭＨ》＞ＦＦであると、キャリー出力信号Ｃ
Ｙは、「Ｌ」のままである。

【０２２７】したがって、信号Ｔ₂ ，Ｔ₃ は生成され
ず、次の信号Ｔ0 の入力を待つ。

【０２２８】これに対して、第２の動作、すなわち、デ
ータクロックＤＸを（Ｙ＋１）分周するパターン２の動
作は、次のように行われる。

【０２２９】信号Ｔ₀ （カウンタ出力ＲＣＯ）が１デー
タクロック分「Ｈ」になると、第１の動作と同様に、次
のデータクロックＤＸの立上りで、信号Ｔ₁ が１データ
クロック分の間だけ「Ｈ」となる。

【０２３０】この際、加算器１６における演算の結果
が、Ｘ＋《ＭＨ》≦ＦＦであると、キャリー出力信号Ｃ
Ｙは、「Ｈ」になり、次のデータクロックＤＸの立上り
で信号Ｔ₂ が、その次のデータクロックＤＸの立上りで
信号Ｔ₃ が、それぞれ１データクロック分「Ｈ」にな
る。

【０２３１】また、信号Ｔ₂ が「Ｈ」となる１データク
ロック分の間は、カウンタ１３がディスイネーブルとな
るので、分周比は（Ｙ＋１）になる。

【０２３２】以上が、この発明における分周比設定と、
その数値に基づく演算により、タイミング部１４から出
力される信号Ｔ₀ ，Ｔ₁ ，Ｔ₂ ，Ｔ₃ によって制御され
る分周動作の概要である。

【０２３３】次に、先の第１の動作と第２の動作とに分
けて、詳しく説明する。

【０２３４】図１５は、図１０と図１１に示したこの発
明のクロック分周器について、その演算部における第１
の動作時のステップを説明する図で、(1) は信号Ｔ₀ の
出力時、(2) は信号Ｔ1 の出力時、(3) は信号Ｔ₁ の出
力後に次の信号Ｔ₂ 等が与えられない状態を示す図であ
る。図における符号は図１０および図１１と同様であ
り、また、Ｌ１，Ｌ２はロードレジスタを示す。

【０２３５】この図１５では、先の図１４に示したパタ
ーン１の動作（第１の動作）のステップを、タイミング
部１４から出力される信号Ｔ₀ ，Ｔ₁ ごとに分けて示し
ている。

【０２３６】また、加算器１６による演算結果を「Ｘ」
とする。

【０２３７】この演算処理は、図１０と図１１のブロッ
クにおいて、セレクタ１５と加算器１６、および演算記
憶部１７によって行われるので、図１５では、この部分
のみを示している。

【０２３８】なお、この図１５(1) 〜(3) の動作は、先
の図９に示したフローチャートに基づいて行われる動作
である。

【０２３９】まず、図１１のタイミング部１４から信号
Ｔ₀ が出力されると、図１５(1) に示すように、セレク
タ１５においては、その入力端子Ａの入力、すなわち、
《ＭＬ》が選択される。

【０２４０】そして、加算器１６により、この《ＭＬ》
と、演算記憶部１７内のロードレジスタＬ２の出力信号
ＸＬとが加算される。

【０２４１】この加算機能、すなわち、Ｘ＝ＸＬ＋《Ｍ
Ｌ》の演算機能は、図９のフローチャートでは、ステッ
プ♯１２において行われる。

【０２４２】なお、Ｘ＞ＦＦとなったときは、キャリー
アウトＣＯが「Ｈ」となる。

【０２４３】次に、タイミング部１４からの出力が信号
Ｔ₁ になると、そのデータクロックＤＸの立上りで、図
１５(2) に示すように、ロードレジスタＬ１，Ｌ２がデ
ータを更新する。

【０２４４】すなわち、この場合には、ロードレジスタ
Ｌ１の出力信号は、ＸＬ′＝ＸＬ＋《ＭＬ》となり、ま
た、ロードレジスタＬ２の出力信号は、ＸＨとなる。

【０２４５】また、セレクタ１５においては、その入力
端子Ｂの入力、すなわち、《ＭＨ》が選択される。

【０２４６】そして、次の加算器１６により、この《Ｍ
Ｈ》と、ロードレジスタＬ２の出力信号ＸＨとが加算さ
れ、演算結果Ｘ＝ＸＨ＋《ＭＨ》が出力される。

【０２４７】この場合に、前の演算結果Ｘ＝ＸＬ＋《Ｍ
Ｌ》、すなわち、図１５(1) に示した信号Ｔ₀ の出力時
における演算結果について、キャリーアウトＣＯが
「Ｈ」となっていたときは、図１５(2) のＸ＝ＸＨ＋
《ＭＨ》の演算時に、キャリーインＣＩを「Ｈ」にし
て、繰り上がり信号を作成する。

【０２４８】したがって、キャリーアウトＣＯが「Ｈ」
となっているときには、Ｘ＝ＸＨ＋《ＭＨ》＋１の演算
が行われることになる。

【０２４９】その後、タイミング部１４から出力がない
とき、すなわち、信号Ｔ_１ が出力された後、図１４に
示したような信号Ｔ_２ が出力されないときは、次のデ
ータクロックＤＸの立上りで、ロードレジスタＬ１，Ｌ
２が、前データを更新する。

【０２５０】具体的にいえば、図１５(3) に示したよう
に、ロードレジスタＬ１の出力信号は、ＸＨ′＝ＸＨ＋
《ＭＨ》となり、また、ロードレジスタＬ２の出力信号
は、ＸＬ′となる。

【０２５１】この状態で、次の信号Ｔ₀ （カウンタ出力
ＲＣＯ）の入力を待つ。

【０２５２】以上のように、第１の動作（図１４のパタ
ーン１の動作）、すなわち、分周比Ｙの場合の動作で
は、セレクタ１５によって、余数Ｍの補数である《Ｍ
Ｌ》と、《ＭＨ》とが、交互に選択されて、加算器１６
の入力端子Ｂへ与えられる。

【０２５３】また、加算器１６の入力端子Ａには、演算
記憶部１７内のロードレジスタＬ２の出力信号（ＸＬ，
ＸＨ）とが与えられて、両入力端子Ａ，Ｂが加算され
る。

【０２５４】次に、第２の動作、すなわち、図１４のパ
ターン２の動作を説明する。

【０２５５】ここでも、タイミング部１４から出力され
る信号Ｔ₀ ，Ｔ₁ ，Ｔ₂ ，Ｔ₃ ごとに分けて説明する。

【０２５６】この第２の動作の場合には、分周比（Ｙ＋
１）の動作が行われ、タイミング部１４からは、信号Ｔ
₀ 〜Ｔ₃ が順次出力される。

【０２５７】図１６は、図１０と図１１に示したこの発
明のクロック分周器について、その演算部における第２
の動作時のステップを説明する図で、(1) は信号Ｔ₂ の
出力時、(2) は信号Ｔ₃ の出力時、(3) は信号Ｔ₃ の出
力後に次の信号Ｔ0 等が与えられない状態を示す図であ
る。図における符号は、図１５と同様である。

【０２５８】この図１６は、先に図１５に示した第１の
動作時（パターン１の動作時）のステップに続く状態を
示す図である。

【０２５９】すなわち、第２の動作の場合にも、タイミ
ング部１４から信号Ｔ₀ ，Ｔ₁ が出力される点は、両動
作に共通している。

【０２６０】そして、先の第１の動作の場合、すなわ
ち、分周比がＹのときは、図１５(1)と(2) に示した動
作が行われた後は、次の信号Ｔ₂ が与えられない。

【０２６１】この点については、先の図１５(3) に関連
して説明したとおりである。

【０２６２】これに対して、この第２の動作の場合に
は、先の図１５(2) に示した動作、すなわち、加算器１
６によってＸ＝ＸＨ＋《ＭＨ》の演算が実行されると、
演算結果は、Ｘ≦ＦＦとなる。

【０２６３】その結果、キャリーアウトＣＯが「Ｌ」と
なるので、キャリーＣＹが「Ｈ」となり、次のデータク
ロックＤＸによって、信号Ｔ₂ が「Ｈ」になる。

【０２６４】このように、分周比が（Ｙ＋１）のとき
は、パターン１の動作が終了する時点で、タイミング部
１４により次の信号Ｔ₂ が生成されて出力される。

【０２６５】この信号Ｔ₂ が出力された状態は、図１６
(1) に示すとおりである。

【０２６６】すなわち、信号Ｔ₂ が出力されるデータク
ロックＤＸの立上りで、演算記憶部１７内のロードレジ
スタＬ１，Ｌ２が、データを更新する。

【０２６７】具体的にいえば、ロードレジスタＬ１の出
力信号は、ＸＨ′＝ＸＨ＋《ＭＨ》となり、また、ロー
ドレジスタＬ２の出力信号は、ＸＬ′となる。

【０２６８】そして、図１６(1) に示すように、セレク
タ１５においては、その入力端子Ｃの入力、すなわち、
ＮＬが選択される。

【０２６９】加算器１６では、このＮＬと、ロードレジ
スタＬ２の出力信号ＸＬ′とが加算されて、その演算結
果Ｘは、Ｘ＝ＸＬ′＋ＮＬとなる。

【０２７０】なお、この演算結果Ｘが、Ｘ＞ＦＦとなっ
たときには、キャリーアウトＣＯが「Ｈ」となる。

【０２７１】その後、タイミング部１４から次の信号Ｔ
₃ が生成されて出力されるデータクロックＤＸの立上り
で、演算記憶部１７内のロードレジスタＬ１，Ｌ２が、
データを更新する。

【０２７２】この状態は、図１６(2) に示すとおりで、
ロードレジスタＬ１の出力信号は、ＸＬ″＝ＸＬ′＋Ｎ
Ｌとなり、また、ロードレジスタＬ２の出力信号は、Ｘ
Ｈ′となる。

【０２７３】次に、この図１６(2) に示すように、セレ
クタ１５においては、その入力端子Ｄの入力、すなわ
ち、ＮＨが選択される。

【０２７４】そして、加算器１６では、このＮＨと、ロ
ードレジスタＬ２の出力信号ＸＨ′とが加算されて、そ
の演算結果Ｘは、Ｘ＝ＸＨ′＋ＮＨとなる。

【０２７５】この場合に、前の演算結果、すなわち、信
号Ｔ₂ が出力されたときの演算結果Ｘ＝ＸＬ′＋ＮＬに
おいて、キャリーアウトＣＯが「Ｈ」となっていれば、
この信号Ｔ₃ の出力時の演算Ｘ＝ＸＨ′＋ＮＨに際し
て、キャリーインＣＩを「Ｈ」にして繰り上がりを作成
する。

【０２７６】具体的には、この場合、Ｘ＝ＸＨ′＋ＮＨ
＋１の演算を行う。

【０２７７】すでに述べたように、タイミング部１４
は、信号Ｔ₀ ，Ｔ₁ ，Ｔ₂ ，Ｔ₃ を生成する機能を有し
ている。

【０２７８】したがって、次にデータクロックＤＸから
生成される信号は、Ｔ₀ であり、その間は、タイミング
部１４から出力が発生されない。

【０２７９】この場合には、次のデータクロックＤＸの
立上がりで、演算記憶部１７内のロードレジスタＬ１，
Ｌ２が、データを更新する。

【０２８０】この状態は、図１６(3) に示すとおりで、
ロードレジスタＬ１の出力信号は、ＸＨ″＝ＸＨ′＋Ｎ
Ｈとなり、また、ロードレジスタＬ２の出力信号は、Ｘ
Ｌ″となる。

【０２８１】また、セレクタ１５は不動作となり、加算
器１６の入力端子Ｂには、信号が与えらない。この状態
で、次の信号Ｔ₀ （カウンタ出力ＲＣＯ）の入力を待
つ。

【０２８２】以上のように、第２の動作（図１４のパタ
ーン２の動作）、すなわち、分周比（Ｙ＋１）の場合の
動作では、タイミング部１４から出力される信号Ｔ₀ 〜
Ｔ₃の入力ごとに、加算器１６による演算が行われて、
（Ｙ＋１）分周の基準クロック信号が得られる。

【０２８３】図４に示したクロック分周器における演算
部、すなわち、セレクタ１５と加算器１６、および演算
記憶部１７による演算処理は、以上のとおりである。

【０２８４】次に、このクロック分周器について、全体
の動作をタイミングチャートで説明する。

【０２８５】図１７は、図４に示したクロック分周器に
ついて、その全体の動作を説明するタイミングチャート
である。各信号波形に付けた符号は、図１０および図１
１の符号位置に対応している。

【０２８６】なお、一連の動作を集約して示すために、
ここでは、データクロックが、８．７ＭHz（１回転当り
２９０，０００）でない一例を挙げている。

【０２８７】 ２４４，６２８÷（２×２８，３９０）＝４ 余り１７，５０８ Ｄ ＝２４４，６２８ Ｎｘ＝２×２８，３９０ Ｙ ＝４ Ｍ ＝１７，５０８

【０２８８】

【実施例４】次に、第４の実施例を説明する。この実施
例は、請求項５の発明に対応している。

【０２８９】この第４の実施例では、埋め合わせ信号発
生部を、加算器を用いて構成したとき、加算器による演
算結果をモニタすることによって、演算値が所定の値と
なる回数（演算ループ回路）をカウントする手段を備え
た点に特徴を有している。

【０２９０】図１８は、この発明のクロック分周器につ
いて、その演算ループ回数検出部の要部構成の一実施例
を示す機能ブロック図である。図における符号は図１と
同様であり、また、２１は加算器、２２は演算値記憶レ
ジスタ、２３は検出部、２４はカウンタを示し、Ｓ１は
第２と第３の設定値データ、Ｓ２は前演算値データ、Ｓ
３は加算器２１から出力される加算結果、Ｓ４は検出信
号、Ｓ５は演算ループ回数データを示す。

【０２９１】この第４の実施例では、埋め合わせ信号発
生部２内に加算器２１を設け、この加算器２１へ、第２
と第３の設定値データＳ１と、演算値記憶レジスタ２２
に保持された出力信号の前演算値データＳ２とを入力し
て加算する。

【０２９２】そして、加算器２１から出力される加算結
果Ｓ３を検出部２３へ入力し、この検出部２３におい
て、所定値であるかどうかを判別し、所定値のときは、
検出信号Ｓ４を発生させる。

【０２９３】このようにして発生される検出信号Ｓ４の
回数を、次のカウンタ２４によってカウントする。

【０２９４】したがって、カウンタ２４から、演算ルー
プ回数データＳ５が得られる。

【０２９５】この場合の分周クロックと、検出信号Ｓ４
との関係は、次の図１９に示すとおりである。

【０２９６】図１９は、この発明のクロック分周器にお
いて、第４の実施例による分周クロックと検出信号との
関係の一実施例を示すタイミングチャートである。

【０２９７】この図１９に示すように、分周器から出力
されるクロックのパルス数を、埋め合わせ信号発生部２
の外部で計数する場合には、外付けカウンタ２４によっ
てカウントする必要がある。

【０２９８】この場合に、検出信号Ｓ４は、分周クロッ
クに対して周期的に発生するので、この検出信号Ｓ４を
計数用として用いたり、演算ループ回数を数えたりする
ことにより、外付けカウンタのビット数を減らすことが
できる。

【０２９９】例えば、モータの回転制御用クロックとし
て、この発明のクロック分周器によって生成した分周ク
ロックを用いて、ディスク（メディア）の１回転当り１
回のパルスを出力する場合には、次のようになる。

【０３００】メディアの１回転当りのデータクロックの
パルス数をＤ、分周器の出力パルス数をＮ、分周比の整
数部をＹ、およびパルスの余り数をＭとすれば、これら
の値の関係は、すでに何回も述べたように、式(1) で表
わすことができる。

【０３０１】すなわち、 Ｄ÷Ｎ＝Ｙ 余り数Ｍ となる。

【０３０２】また、この式(1) を変形すると、式(2) に
なる。

【０３０３】 Ｄ＝（Ｎ−Ｍ）×Ｙ＋Ｍ×（Ｙ＋１） …… (2) そして、この点についても、すでに述べたように、デー
タクロックを、次のように分周すれば、所望の分周比が
得られる。

【０３０４】（Ｎ−Ｍ）パルス分は、データクロックを
Ｙ分周し、Ｍパルス分は、データクロックを（Ｙ＋１）
分周する。

【０３０５】ここで、式(2) のＤ，Ｎ，Ｍの最大公約数
（Ｌ）は、メディア１回転当りに必要な演算のループ回
数を示している。

【０３０６】そして、本来、メディア１回転当りに１回
パルスを生成する場合、分周器の出力クロックをＮ回数
えることになるが、検出部２３から検出信号Ｓ４と、メ
ディア１回転当りのループ回数（Ｌ）をカウントするこ
とによって、より少ないビット数のカウンタを実現する
ことができる。

【０３０７】

【実施例５】次に、第５の実施例を説明する。この実施
例は、請求項６の発明に対応している。

【０３０８】この第５の実施例では、先に説明した第１
から第４の実施例の分周器を、モータの駆動制御に用い
る点に特徴を有している。

【０３０９】すなわち、外部から入力されるクロックの
周波数に比例した回転速度を生成するモータの回転基準
クロックとして、この発明のクロック分周器を使用する
ことができる。

【０３１０】図２０は、この発明のクロック分周器をモ
ータ駆動制御装置の回転制御用に使用する場合につい
て、その一実施例を示す機能ブロック図である。図にお
いて、３１はクロック分周器、３２はモータを示す。

【０３１１】この図２０に示すように、この発明のクロ
ック分周器を、クロック分周器３１として使用すれば、
その各設定値を変えることにより、クロックの分周比
（周波数）を変化させることができる。

【０３１２】この図２０に示すように、クロック分周器
３１としてこの発明の分周器を使用して、その分周比を
制御すれば、モータの回転基準クロックの周期を変化さ
せることができる。

【０３１３】この場合の制御波形を、次の図２１に示
す。

【０３１４】図２１は、この発明のクロック分周器を使
用したモータの回転速度制御時の動作を示すタイミング
チャートである。図の横軸は時間、縦軸は基準クロック
とモータの回転速度を示し、上の波形はクロック分周器
から出力されるモータの回転基準クロック、下の波形は
モータの回転速度を示す。

【０３１５】この図２１の上方に示すように、モータの
回転基準クロックの分周比の変更により、モータの回転
速度は、その下方に示すように変化される。したがっ
て、図２０のクロック分周器３１の分周比を変更すれ
ば、モータの回転速度を制御することができる。

【０３１６】

【発明の効果】請求項１のクロック分周器では、データ
クロックを第１の設定値と埋め合わせ信号によって決定
された分周比で分周する分周カウンタと、この分周カウ
ンタのカウント値を、第２の設定値と第３の設定値に基
づいて変化させる埋め合わせ信号発生部、とで構成して
いる。

【０３１７】したがって、第１、第２、および第３の設
定値を変えることにより、同一回路で様々な分周比を設
定することが可能になると共に、カウント値を第２、第
３の設定値に基づいて変化させ、カウント値を取り混ぜ
ることによって、見かけ上小数を含む分周比を生成する
ことができる。

【０３１８】請求項２のクロック分周器では、請求項１
の埋め合わせ信号発生部の演算アルゴリズムにおいて、
前記埋め合わせ信号発生部にデータクロックを入力する
たびに、初期値を「０」とする演算値から第２の設定値
を減算し、前回の演算結果が負のときは、埋め合わせ信
号を発生すると共に、減算後の演算値に第３の設定値を
加算して、次のデータクロックを待つ第１のアルゴリズ
ムと、前記演算結果が「０」以上のときは、埋め合わせ
信号を発生させず、次のデータクロックの入力を待つ第
２のアルゴリズムとを用いている。

【０３１９】このように、演算のアルゴリズムを容易に
し、かつ、その演算結果が、ある周期ごとに同じ値をと
る方式とすることによって、埋め合わせ信号を周期的に
出力させているので、生成されるクロックの分周比が均
一となり、小数を含む所望の分周比をほぼ正確に設定す
ることが可能になる。

【０３２０】請求項３のクロック分周器では、請求項１
の埋め合わせ信号発生部で加算器を用いて行う演算のア
ルゴリズムにおいて、前記埋め合わせ信号発生部にデー
タクロックを入力するたびに、初期値を「０」とする演
算値に第２の設定値を加算し、前回の加算結果が所定の
値以下で、加算器から繰り上がり信号が発生しないとき
は、埋め合わせ信号を発生すると共に、加算後の演算値
に第３の設定値を加算して、次のデータクロックを待つ
第１のアルゴリズムと、前記加算結果が所定の値より大
きく、加算器から繰り上がり信号が発生したときは、埋
め合わせ信号を発生させず、次のデータクロックを待つ
第２のアルゴリズム、とを用いている。

【０３２１】このように、請求項２のクロック分周器の
基本演算アルゴリズムを、加算のみで行うことにより、
回路による演算が容易に実現される。

【０３２２】請求項４のクロック分周器では、先の請求
項１のクロック分周器において、設定値を加算器の演算
ビット数の整数倍ごとに分割し、セレクタにより順次演
算を行い、各演算結果をレジスタで順次記憶する構成に
している。

【０３２３】したがって、設定値のビット数より少ない
演算ビット数の加算器を使用することが可能となり、通
常は回路規模が大きい加算器を小規模で構成することが
できる。

【０３２４】請求項５のクロック分周器では、分周器の
出力クロックに対して周期的な検出信号を用いてカウン
トしている。

【０３２５】したがって、請求項２または請求項３のク
ロック分周器において、分周器の出力クロックを所望の
値までカウントする場合に比べて、より少ないビット数
で所望の値をカウントすることができる。

【０３２６】請求項６のモータ駆動制御装置では、モー
タが回転速度の基準としているクロックの周波数を、設
定者が制御するようにしているので、モータの速度検出
手段を設ける必要なしに、モータの回転速度を検知する
ことができる。

【０３２７】また、この発明のクロック分周器の出力周
波数を変えて制御するので、モータの低速回転時には、
出力クロックの周波数を低くすることが可能であり、低
消費電力化にも寄与する。

【図面の簡単な説明】

【図１】この発明のクロック分周器について、その基本
構成の一実施例を示す要部ブロック図である。

【図２】この発明のクロック分周器において、半端な分
周比を整数値の組合せにより周期的に埋め合わせ、全体
で半端な分周比と変わらない周期性を得ている一例を説
明する図である。

【図３】この発明のクロック分周器が使用対象としてい
るメディアサイズが３．５″と５．２５″のディスクに
ついて、そのデータクロック周波数と、メディア１回転
当りの必要パルス数の一例を示す図である。

【図４】この発明のクロック分周器について、その要部
構成の一実施例を示す機能ブロック図である。

【図５】この発明のクロック分周器について、演算時の
主要な処理の流れを示すフローチャートである。

【図６】この発明のクロック分周器について、演算例に
よる動作の一例を示す図である。

【図７】実際にディスクが１回転したときに、先の図５
のフローチャートによる演算回数、分周比、全パルス数
に対する（Ｙ＋１）分周パルス数の関係を示す全体図で
ある。

【図８】この発明のクロック分周器において、データク
ロックを分周して基準クロックを生成する分周比生成部
の機能ブロック図である。

【図９】この発明の第２の実施例について、演算時の主
要な処理の流れを示すフローチャートである。

【図１０】この発明のクロック分周器について、その要
部構成の第３の実施例を示す機能ブロック図である。

【図１１】この発明のクロック分周器について、その要
部構成の第３の実施例を示す機能ブロック図である。

【図１２】この発明のクロック分周器において、加算器
１６による演算動作と、次の演算での動作を示す図であ
る。

【図１３】この発明のクロック分周器（スピンドルプリ
スケーラ）で使用するパラメータ設定値早見表の一例を
示す図である。

【図１４】図１０と図１１に示したこの発明のクロック
分周器について、そのタイミング部１４の動作を説明す
るタイミングチャートである。

【図１５】図１０と図１１に示したこの発明のクロック
分周器について、その演算部における第１の動作時のス
テップを説明する図である。

【図１６】図１０と図１１に示したこの発明のクロック
分周器について、その演算部における第２の動作時のス
テップを説明する図である。

【図１７】図４に示したクロック分周器について、その
全体の動作を説明するタイミングチャートである。

【図１８】この発明のクロック分周器について、その演
算ループ回数検出部の要部構成の一実施例を示す機能ブ
ロック図である。

【図１９】この発明のクロック分周器において、第４の
実施例による分周クロックと検出信号との関係の一実施
例を示すタイミングチャートである。

【図２０】この発明のクロック分周器をモータ駆動制御
装置の回転制御用に使用する場合について、その一実施
例を示す機能ブロック図である。

【図２１】この発明のクロック分周器を使用したモータ
の回転速度制御時の動作を示すタイミングチャートであ
る。

【符号の説明】

１ カウンタ ２ 埋め合わせ信号発生部 ３ Ｔ−フリップフロップ回路 ４ 分周比設定レジスタ ５ カウンタ ６ 埋め合わせタイミング部 ７ Ｔ−フリップフロップ回路 １１ リセット部 １２ 分周比設定部 １３ カウンタ １４ タイミング部 １５ セレクタ １６ 加算器 １７ 演算記憶部 １８ Ｔ−フリップフロップ回路 １９ システムバス ２１ 加算器 ２２ 演算値記憶レジスタ ２３ 検出部 ２４ カウンタ ３１ クロック分周器 ３２ モータ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−48436（ＪＰ，Ａ) 特開 平３−283029（ＪＰ，Ａ) 特開 平３−80641（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02P 5/00 G11B 19/247 H03L 7/06

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 与えられたデータクロックを設定値に基
   づいて分周し、分周クロックを発生させるクロック分周
   器において、クロック分周器における１周期当りのデータクロック数
   をＤ、１周期当りのカウンタの出力パルス数をＮ、分周
   比をＹとしたとき、 Ｄ÷Ｎ＝Ｙ 余り数Ｍ を求め、これら４つの数値Ｄ，Ｎ，Ｙ，Ｍの関係を、 Ｄ＝（Ｎ−Ｍ）×Ｙ＋Ｍ×（Ｙ＋１） と規定し、前記分周比Ｙを第１の設定値、前記余り数Ｍ
   を第２の設定値、前記１周期当りのカウンタの出力パル
   ス数Ｎを第３の設定値として値が与えられた前記第１、
   第２および第３の設定値を基礎として、 与えられた前記第２の設定値と前記第３の設定値とが入
   力され、前記データクロックの発生ごとに、前記第２の
   設定値と前記第３の設定値とに基づく演算を行い、演算
   結果に応じて埋め合わせ信号を規則的に発生する埋め合
   わせ信号発生部と、 前記データクロックと与えられた前記第１の設定値と前
   記埋め合わせ信号とが入力されて、分周クロックを出力
   する分周カウンタとを備え、 前記分周カウンタは、前記埋め合わせ信号発生部から埋
   め合わせ信号が発生されないときは、データクロックを
   第１の設定値で分周し、埋め合わせ信号が発生されたと
   きは、データクロックを第１の設定値に「１」を加えた
   値で分周して、分周クロックを出力することを特徴とす
   るクロック分周器。
2. 【請求項２】 請求項１の埋め合わせ信号発生部の演算
   アルゴリズムにおいて、 前記埋め合わせ信号発生部にデータクロックを入力する
   たびに、初期値を「０」とする演算値から第２の設定値
   を減算し、前回の演算結果が負のときは、埋め合わせ信
   号を発生すると共に、減算後の演算値に第３の設定値を
   加算して、次の分周クロックを待つ第１のアルゴリズム
   と、 前記演算結果が「０」以上のときは、埋め合わせ信号を
   発生させず、次のデータクロックの入力を待つ第２のア
   ルゴリズム、 とを用いることを特徴とするクロック分周器。
3. 【請求項３】 請求項１の埋め合わせ信号発生部で加算
   器を用いて行う演算のアルゴリズムにおいて、 前記埋め合わせ信号発生部にデータクロックを入力する
   たびに、初期値を「０」とする演算値に第２の設定値を
   加算し、前回の加算結果が所定の値以下で、加算器から
   繰り上がり信号が発生しないときは、埋め合わせ信号を
   発生すると共に、加算後の演算値に第３の設定値を加算
   して、次のデータクロックを待つ第１のアルゴリズム
   と、 前記加算結果が所定の値より大きく、加算器から繰り上
   がり信号が発生したときは、埋め合わせ信号を発生させ
   ず、次のデータクロックを待つ第２のアルゴリズム、 とを用いることを特徴とするクロック分周器。
4. 【請求項４】 請求項１のクロック分周器において、 埋め合わせ信号発生部は、データ クロックの発生ごとに、第２および第３の設定値
   と前演算値とを加算する加算器と、 前記第２および第３の設定値と前演算値を前記加算器の
   演算ビット数ごとに複数に分割して記憶する第１のレジ
   スタ群と、 該第１のレジスタ群の中からクロック発生ごとに１レジ
   スタを順次セレクトして設定値を前記加算器へ出力する
   セレクタと、 前記加算器の演算結果を記憶する、前記第１のレジスタ
   群のレジスタ数と同数の第２のレジスタ群、 とから構成されていることを特徴とするクロック分周
   器。
5. 【請求項５】 請求項２または請求項３のアルゴリズム
   に基づいた演算を繰り返えす埋め合わせ信号発生部を備
   え、前記演算結果がある演算周期ごとに同じ値となるク
   ロック分周器において、 演算結果をモニタするモニタ手段を備え、 該モニタ手段によって演算回数もしくは前演算値が所定
   の値となる回数を数えることを特徴とするクロック分周
   器。
6. 【請求項６】 請求項１のクロック分周器の出力を回転
   制御に使用するモータ駆動方式の駆動制御装置におい
   て、 第１または第２または第３の設定値を変化させることに
   より、モータの回転を制御することを特徴とするモータ
   駆動制御装置。