JP3633507B2 - データ転送処理装置、データ転送方法およびデータ転送プログラム - Google Patents
データ転送処理装置、データ転送方法およびデータ転送プログラム Download PDFInfo
- Publication number
- JP3633507B2 JP3633507B2 JP2001157173A JP2001157173A JP3633507B2 JP 3633507 B2 JP3633507 B2 JP 3633507B2 JP 2001157173 A JP2001157173 A JP 2001157173A JP 2001157173 A JP2001157173 A JP 2001157173A JP 3633507 B2 JP3633507 B2 JP 3633507B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- serial bus
- amount
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40071—Packet processing; Packet format
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/13—Flow control; Congestion control in a LAN segment, e.g. ring or bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/22—Traffic shaping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
- H04L47/2416—Real-time traffic
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＥＥＥ１３９４シリアスバスを用いてデータ転送を行う際にフロー制御を実現するデータ転送装置、データ転送方法およびデータ転送プログラムに関する。
【０００２】
【従来の技術】
従来より、ポータブルおよびデスクトップ・コンピュータ環境や、オーディオ装置やビデオ装置などの民生用機器に適したインターフェースとして、シリアルバス規格の１つであるＩＥＥＥ（Institute of Electrical and Electronics Engineers）１３９４シリアスバスが知られている。ＩＥＥＥ１３９４規格による通信は、データのアイソクロナス（isochronous）転送および非同期転送、高速転送（１００〜３２００Ｍｂｐｓ）、複数の機器（ノード）を接続などができることから、大きく注目されている。
【０００３】
【発明が解決しようとする課題】
ところで、従来、ＩＥＥＥ１３９４シリアスバスにおいて、フロー制御を実現する際には、送信側装置のアプリケーションクロックをバリピッチにて送信データ量を制御していた。しかしながら、バリピッチに対応していない機器ではフロー制御を行うことができないという問題があった。また、従来のＩＥＥＥ１３９４シリアスバスによるデータ転送では、クロック情報も転送していたので、通信中にノイズが重畳したり、量子化誤差が発生したりしていた。このため、特に、音楽データを転送する場合、転送による音質劣化が発生するという問題があった。
【０００４】
そこで本発明は、シリアルバスを介してのデータ転送において、容易にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるデータ転送装置、データ転送方法およびデータ転送プログラムを提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的達成のため、請求項１記載の発明によるデータ転送処理装置は、前段回路から供給されるデータをパケット単位でシリアルバス上へ送信するデータ転送装置であって、データ転送増減値を保持する保持手段と、前記前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングで出力するバッファ手段と、所定の転送期間における、前記バッファ手段から前記シリアルバス上へ送信されるパケット数をカウントするカウント手段と、前記保持手段に保持されているデータ転送増減値および前記カウント手段によるカウント値に基づいて、前記バッファ手段から前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信する送信制御手段とを具備することを特徴とする。
【０００６】
また、好ましい態様として、例えば請求項２記載のように、請求項１記載のデータ転送処理装置において、前記バッファ手段に保持されるデータ量を監視する監視手段と、前記監視手段により監視された前記バッファ手段のデータ量と前記保持手段に保持されているデータ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するデータ供給量指示手段とを具備するようにしてもよい。
【０００７】
また、好ましい態様として、例えば請求項３記載のように、請求項１記載のデータ転送処理装置において、前記シリアルバスは、ＩＥＥＥ１３９４シリアルバスであってもよい。
【０００８】
また、上記目的達成のため、請求項４記載の発明によるデータ転送方法は、前段回路から供給されるデータをパケット単位でシリアルバス上へ送信するデータ転送方法であって、前記前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングでシリアルバス上へ送信する際に、所定の転送期間における、シリアルバス上へ送信されるパケット数をカウントし、データ転送増減値および前記カウント値に基づいて、前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信することを特徴とする。
【０００９】
また、好ましい態様として、例えば請求項５記載のように、請求項４記載のデータ転送方法において、前記保持されるデータ量を監視し、前記監視されたデータ量と前記データ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するようにしてもよい。
【００１０】
また、上記目的達成のため、請求項６記載の発明によるデータ転送プログラムは、前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングで、パケット単位でシリアルバス上へ送信するステップと、所定の転送期間における、シリアルバス上へ送信されるパケット数をカウントするステップと、データ転送増減値および前記カウント値に基づいて、前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信するステップとをコンピュータに実行させることを特徴とする。
【００１１】
また、好ましい態様として、例えば請求項７記載のように、請求項６記載のデータ転送プログラムにおいて、前記保持されるデータ量を監視するステップと、前記監視されたデータ量と前記データ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するステップとをコンピュータに実行させるようにしてもよい。
【００１２】
この発明では、保持手段にデータ転送増減値を保持する。バッファ手段に前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングで出力する際に、カウント手段により、所定の転送期間における、前記バッファ手段から前記シリアルバス上へ送信されるパケット数をカウントし、送信制御手段により、前記保持手段に保持されているデータ転送増減値および前記カウント手段によるカウント値に基づいて、前記バッファ手段から前記シリアルバス上へ送信されるデータパケット数を増減する。したがって、シリアルバスを介してのデータ転送において、容易にフロー制御を実現することが可能となり、また、データにノイズが重畳せず、量子化誤差を無視することが可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
Ａ．実施形態の構成
図１は、本発明の実施形態によるデータ送受信システムの構成を示すブロック図である。送信側装置は、デコーダ１と、ＩＥＥＥ１３９４インターフェース回路２と、ホスト（マイクロコンピュータ）３とからなる。デコーダ１は、スーパー・オーディオＣＤ（ＳＡＣＤ）などのメディア４からデータを読み込んで復号化する。ＩＥＥＥ１３９４インターフェース回路２は、復号化されたデータをＩＥＥＥ１３９４規格のアイソクロノスパケットとして、ＩＥＥＥ１３９４シリアルバスを介して受信側装置へ転送する。ホスト３は、ＩＥＥＥ１３９４インターフェース回路２に対して送信指示を与える。
【００１４】
受信側装置は、ＩＥＥＥ１３９４インターフェース回路６と、Ｄ／Ａ変換回路７と、スピーカ８と、ホスト（マイクロコンピュータ）９と、ＤＲＡＭ１０とからなる。ＩＥＥＥ１３９４インターフェース回路６は、ＩＥＥＥ１３９４シリアルバスを介して送信側装置から転送されてくるアイソクロノスパケットを受信し、Ｄ／Ａ変換回路７へ供給する。Ｄ／Ａ変換回路７は、上記データをアナログ信号に変換する。スピーカ８は、Ｄ／Ａ変換回路７からのアナログ信号を音声として出力する。ホスト９は、ＩＥＥＥ１３９４インターフェース回路６の動作を制御する。
【００１５】
次に、図２は、データ送受信システムにおける送信側装置のＩＥＥＥ１３９４インターフェース回路の構成を示すブロック図である。ＩＥＥＥ１３９４インターフェース回路２は、レジスタ（ＣＦＲ：Configuration Register）１５、データ入力制御部（ＴＸＰＲＥ：Tx pre process）１６、ＦＩＦＯ１７、データ量監視部（ＦＳＴＡＴ：Fifo STATus check）１８、カウンタ（ＴＸＰＯＳＴ：Tx post process）１９、ＰＨＹ回路（ＰＨＹ：物理層）２０から構成されている。レジスタ１５は、ホストからの送信指示（±１％）を格納する。データ入力制御部１６は、デコーダ１からのデータを、レジスタ１５に格納された送信指示およびデータ量監視部１８の制御に従って、デコーダ１に対して当該回路へのデータ転送量を指示するとともに、デコーダ１からのデータをＦＩＦＯ１７に供給する。このとき、ＩＥＥＥ１３９４送信用のクワドレットに変換する。
【００１６】
ＦＩＦＯ１７は、バンク単位でデータ入力制御部１６からのデータを格納するとともに、順次、カウンタ１９へ送出する。データ量監視部１８は、ＦＩＦＯ１７のデータ容量を監視し（オーバフロー／空）、ＦＩＦＯ１７がオーバフローになったり、空になったりしないように、データ入力制御部１６に対してデコーダ１へのデータ要求・停止を行う。カウンタ１９は、レジスタ１５に格納された送信指示に従って、ＦＩＦＯ１７から出力されるアイソクロノスパケット送信回数をカウントする（フリーランカウンタ）。また、カウンタ１９は、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空（Ｅｍｐｔｙ）パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信するようになっている。空パケットは、送信データがないときに転送する、１３９４ヘッダ、ＣＩＰ１／２のみからなるパケットである。また、カウンタ１９は、送信時に、送信用のＩＥＥＥ１３９４クワドレットにヘッダ、ＣＲＣを付加する。ＰＨＹ回路２０は、上記ＦＩＦＯ１７からのアイソクロノスパケットを実際のＩＥＥＥ１３９４バス上に流れる電気信号に変換するとともに、バスを獲得するための調停などを行う。
【００１７】
次に、図３は、デコーダとＩＥＥＥ１３９４インターフェース回路との接続関係を示すブロック図である。デコーダ１とＩＥＥＥ１３９４インターフェース回路２とは、図３に示すように接続され、ＩＥＥＥ１３９４インターフェース回路２からデコーダ１に対してデータ要求・停止指示を送信することにより、デコーダ１におけるデータ転送期間を制御し、デコーダ１からＩＥＥＥ１３９４インターフェース回路２側へ入力されるデータ量を制御するようになっている。ｄｔｘ２は、デコーダ側への倍速要求信号であり、ｘｒｅｑ＿ｏｕｔはデコーダ側へのデータ停止要求信号である。
【００１８】
ＩＥＥＥ１３９４インターフェース回路２は、＋１％送信時には、ＦＩＦＯ１７内のデータが不足する場合が想定されるので、ｄｔｘ２を「Ｈ」とし、デコーダ１に２倍速転送を要求する。そして、データ量監視部１８によってＦＩＦＯ１７のＦＵＬＬ（オーバフローの手前）信号が認識されると、デコーダ１側へのデータ要求を停止する。すなわち、ｄｔｘ２＝Ｌ／ＸＲＥＱ＝Ｈとする。一方、ＦＵＬＬ信号が非アクティブになると、ＩＥＥＥ１３９４インターフェース回路２は、再び、ｄｔｘ２を「Ｈ」とし、デコーダ１に２倍速転送を要求するようになっている。これは、ＦＩＦＯ１７内のデータが空になって、＋１％で転送することができなくなることを防止するためである。
【００１９】
これに対して、−１％送信時には、ＩＥＥＥ１３９４バス上への転送速度が遅くなるので、通常書き込みが基本となるが、ＦＩＦＯ１７内のデータ量はＦＵＬＬ方向へ増加する。この場合、ＩＥＥＥ１３９４インターフェース回路２は、ＦＩＦＯ１７のデータ容量がオーバフローの手前に達したことを示すＦＵＬＬ信号に従って、ＸＲＥＱ＝Ｈとし、デコーダ１からの転送を停止させるようになっている。
【００２０】
Ｂ．実施形態の動作
次に、上述した実施形態の動作について説明する。ここで、図４は、図３に示すデコーダとＩＥＥＥ１３９４インターフェース回路との制御信号およびデータ授受を示すタイミングチャートである。また、図５は、送信側装置における送信制御を示す概念図である。【００２１】
±１％送信の指示は、ホスト３からレジスタ１５に書き込まれる。データ入力制御部１６は、デコーダ１からのデータをＦＩＦＯ１７に供給する。ＦＩＦＯ１７では、バンク単位でデータを格納するとともに、所定の送信タイミングでデータを出力する。カウンタ１９では、上記レジスタ１５に格納された送信指示に基づいてＦＩＦＯ１７からのアイソクロノスパケットの送信回数をカウントする（フリーランカウンタ）。
【００２２】
このとき、ＦＩＦＯ１７のデータ容量がオーバフローしないか、空にならないかを、データ量監視部１８で監視しながら、オーバフローの直前になるか、空になる直前で、データ入力制御部１６を介してデコーダ１へのデータ要求・停止を行う。
【００２３】
すなわち、図４に示すタイムチャートのように、＋１％送信時には、ｄｔｘ２＝Ｈとし、デコーダ１に２倍速転送を要求する（２倍速期間）。そして、データ量監視部１８によってＦＩＦＯ１７のＦＵＬＬ（オーバフローの手前）信号が認識されると、ｄｔｘ２＝Ｌ／ｘｒｅｑ＿ｏｕｔ＝Ｈとし、デコーダ１側へのデータ要求を停止する（停止期間）。一方、ＦＵＬＬ信号が非アクティブになると、再び、デコーダ１に２倍速転送を要求する（図示略）。
【００２４】
一方、−１％送信時には、バス上への転送速度が遅くなるので、通常書き込みとするが、ＦＩＦＯ１７内のデータ量が増加してオーバフローの直前になると、ｘｒｅｑ＿ｏｕｔ＝Ｈとし、デコーダ１からのデータ転送を停止させる。
【００２５】
さらに、送信側装置では、図５に示すように、ＩＥＥＥ１３９４インターフェース回路２において、カウンタ１９によるカウント値に従って、ＩＥＥＥ１３９４バス上にデータを送信するタイミングを制御する。例えば、アイソクロノスサイクルが１００回あった場合、通常、データを９９回送信し、１回は空パケットを送信する。これを基準に±１％の送受信を制御する。すなわち、＋１％送信時には、カウンタ１９によりカウントした送信回数に従って、通常ならば空パケットを転送するタイミングでデータパケットを送信する。一方、−１％送信時には、＋１％送信時とは逆に、カウンタ１９によりカウントした送信回数に従って、送信するタイミングにおいて空パケットを送信する。すなわち、ＦＩＦＯ１７にデータが残っていても空パケットを送信する。
【００２６】
例えば、スーパー・オーディオＣＤ（ＳＡＣＤ）においては１００回のアイソクロノスサイクルに９１．８７回の転送がある。したがって、＋１％送信時には９２．７８８７回、−１％送信時には９０．９５１３回、アイソクロノスパケットを転送すればよい。そこで、本実施形態によるＩＥＥＥ１３９４インターフェース回路２では、ホスト３から＋１％送信の指示が出た際には、１００回のアイソクロノスサイクルに９３回のアイソクロノスパケットを送信する（厳密には＋１．０１２％になる）。また、−１％送信の指示が出た際には、９０回のアイソクロノスパケットを送信する（厳密には−２％になる）。言い換えると、−１％送信時には、９０回を越える部分で空パケットを送信する。
【００２７】
上述した実施形態によれば、ＩＥＥＥ１３９４シリアルバスを介してのデータ転送において、送信側装置と受信側装置とで、クロックの非同期化が可能になる。このため、受信側装置は、マスタクロックからデータを読み出せるので、音楽データにノイズが重畳せず、ＩＥＥＥ１３９４による量子化誤差を無視することができる。
【００２８】
【発明の効果】
請求項１記載の発明によれば、保持手段にデータ転送増減値を保持し、バッファ手段に前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングで出力する際に、カウント手段により、所定の転送期間における、前記バッファ手段から前記シリアルバス上へ送信されるパケット数をカウントし、送信制御手段により、前記保持手段に保持されているデータ転送増減値および前記カウント手段によるカウント値に基づいて、前記バッファ手段から前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信するようにしたので、シリアルバスを介してのデータ転送において、容易にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【００２９】
また、請求項２記載の発明によれば、監視手段により、前記バッファ手段に保持されるデータ量を監視し、データ供給量指示手段により、前記監視手段により監視された前記バッファ手段のデータ量と前記保持手段に保持されているデータ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するようにしたので、シリアルバスを介してのデータ転送において、容易に、かつ円滑にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【００３０】
また、請求項３記載の発明によれば、前記シリアルバスを、ＩＥＥＥ１３９４シリアルバスとしたので、ＩＥＥＥ１３９４シリアルバスを介してのデータ転送において、容易にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【００３１】
また、請求項４記載の発明によれば、前記前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングでシリアルバス上へ送信する際に、所定の転送期間における、シリアルバス上へ送信されるパケット数をカウントし、データ転送増減値および前記カウント値に基づいて、前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信するようにしたので、シリアルバスを介してのデータ転送において、容易にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【００３２】
また、請求項５記載の発明によれば、前記保持されるデータ量を監視し、前記監視されたデータ量と前記データ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するようにしたので、シリアルバスを介してのデータ転送において、容易に、かつ円滑にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【００３３】
また、請求項６記載の発明によれば、前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングで、パケット単位でシリアルバス上へ送信するステップと、所定の転送期間における、シリアルバス上へ送信されるパケット数をカウントするステップと、データ転送増減値および前記カウント値に基づいて、前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信するステップとをコンピュータに実行させるようにしたので、シリアルバスを介してのデータ転送において、容易にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【００３４】
また、請求項７記載の発明によれば、前記保持されるデータ量を監視するステップと、前記監視されたデータ量と前記データ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するステップとをコンピュータに実行させるようにしたので、シリアルバスを介してのデータ転送において、容易に、かつ円滑にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【図面の簡単な説明】
【図１】本発明の実施形態によるデータ送受信システムの構成を示すブロック図である。
【図２】データ送受信システムにおける送信側装置のＩＥＥＥ１３９４インターフェース回路の構成を示すブロック図である。
【図３】デコーダとＩＥＥＥ１３９４インターフェース回路との接続関係を示すブロック図である。
【図４】図３に示すデコーダとＩＥＥＥ１３９４インターフェース回路との制御信号およびデータ授受を示すタイミングチャートである。
【図５】送信側装置における送信制御を示す概念図である。
【符号の説明】
１……デコーダ、２……ＩＥＥＥ１３９４インターフェース回路、３……ホスト、６……ＩＥＥＥ１３９４インターフェース回路、７……Ｄ／Ａ変換回路、８……スピーカ、９……ホスト、１５……レジスタ（保持手段）、１６……データ入力制御部（データ供給量指示手段）、１７……ＦＩＦＯ（バッファ手段）、１８……データ量監視部（監視手段）、１９……カウンタ（カウント手段、送信制御手段）、２０……ＰＨＹ回路。
【発明の属する技術分野】
本発明は、ＩＥＥＥ１３９４シリアスバスを用いてデータ転送を行う際にフロー制御を実現するデータ転送装置、データ転送方法およびデータ転送プログラムに関する。
【０００２】
【従来の技術】
従来より、ポータブルおよびデスクトップ・コンピュータ環境や、オーディオ装置やビデオ装置などの民生用機器に適したインターフェースとして、シリアルバス規格の１つであるＩＥＥＥ（Institute of Electrical and Electronics Engineers）１３９４シリアスバスが知られている。ＩＥＥＥ１３９４規格による通信は、データのアイソクロナス（isochronous）転送および非同期転送、高速転送（１００〜３２００Ｍｂｐｓ）、複数の機器（ノード）を接続などができることから、大きく注目されている。
【０００３】
【発明が解決しようとする課題】
ところで、従来、ＩＥＥＥ１３９４シリアスバスにおいて、フロー制御を実現する際には、送信側装置のアプリケーションクロックをバリピッチにて送信データ量を制御していた。しかしながら、バリピッチに対応していない機器ではフロー制御を行うことができないという問題があった。また、従来のＩＥＥＥ１３９４シリアスバスによるデータ転送では、クロック情報も転送していたので、通信中にノイズが重畳したり、量子化誤差が発生したりしていた。このため、特に、音楽データを転送する場合、転送による音質劣化が発生するという問題があった。
【０００４】
そこで本発明は、シリアルバスを介してのデータ転送において、容易にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるデータ転送装置、データ転送方法およびデータ転送プログラムを提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的達成のため、請求項１記載の発明によるデータ転送処理装置は、前段回路から供給されるデータをパケット単位でシリアルバス上へ送信するデータ転送装置であって、データ転送増減値を保持する保持手段と、前記前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングで出力するバッファ手段と、所定の転送期間における、前記バッファ手段から前記シリアルバス上へ送信されるパケット数をカウントするカウント手段と、前記保持手段に保持されているデータ転送増減値および前記カウント手段によるカウント値に基づいて、前記バッファ手段から前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信する送信制御手段とを具備することを特徴とする。
【０００６】
また、好ましい態様として、例えば請求項２記載のように、請求項１記載のデータ転送処理装置において、前記バッファ手段に保持されるデータ量を監視する監視手段と、前記監視手段により監視された前記バッファ手段のデータ量と前記保持手段に保持されているデータ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するデータ供給量指示手段とを具備するようにしてもよい。
【０００７】
また、好ましい態様として、例えば請求項３記載のように、請求項１記載のデータ転送処理装置において、前記シリアルバスは、ＩＥＥＥ１３９４シリアルバスであってもよい。
【０００８】
また、上記目的達成のため、請求項４記載の発明によるデータ転送方法は、前段回路から供給されるデータをパケット単位でシリアルバス上へ送信するデータ転送方法であって、前記前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングでシリアルバス上へ送信する際に、所定の転送期間における、シリアルバス上へ送信されるパケット数をカウントし、データ転送増減値および前記カウント値に基づいて、前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信することを特徴とする。
【０００９】
また、好ましい態様として、例えば請求項５記載のように、請求項４記載のデータ転送方法において、前記保持されるデータ量を監視し、前記監視されたデータ量と前記データ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するようにしてもよい。
【００１０】
また、上記目的達成のため、請求項６記載の発明によるデータ転送プログラムは、前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングで、パケット単位でシリアルバス上へ送信するステップと、所定の転送期間における、シリアルバス上へ送信されるパケット数をカウントするステップと、データ転送増減値および前記カウント値に基づいて、前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信するステップとをコンピュータに実行させることを特徴とする。
【００１１】
また、好ましい態様として、例えば請求項７記載のように、請求項６記載のデータ転送プログラムにおいて、前記保持されるデータ量を監視するステップと、前記監視されたデータ量と前記データ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するステップとをコンピュータに実行させるようにしてもよい。
【００１２】
この発明では、保持手段にデータ転送増減値を保持する。バッファ手段に前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングで出力する際に、カウント手段により、所定の転送期間における、前記バッファ手段から前記シリアルバス上へ送信されるパケット数をカウントし、送信制御手段により、前記保持手段に保持されているデータ転送増減値および前記カウント手段によるカウント値に基づいて、前記バッファ手段から前記シリアルバス上へ送信されるデータパケット数を増減する。したがって、シリアルバスを介してのデータ転送において、容易にフロー制御を実現することが可能となり、また、データにノイズが重畳せず、量子化誤差を無視することが可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
Ａ．実施形態の構成
図１は、本発明の実施形態によるデータ送受信システムの構成を示すブロック図である。送信側装置は、デコーダ１と、ＩＥＥＥ１３９４インターフェース回路２と、ホスト（マイクロコンピュータ）３とからなる。デコーダ１は、スーパー・オーディオＣＤ（ＳＡＣＤ）などのメディア４からデータを読み込んで復号化する。ＩＥＥＥ１３９４インターフェース回路２は、復号化されたデータをＩＥＥＥ１３９４規格のアイソクロノスパケットとして、ＩＥＥＥ１３９４シリアルバスを介して受信側装置へ転送する。ホスト３は、ＩＥＥＥ１３９４インターフェース回路２に対して送信指示を与える。
【００１４】
受信側装置は、ＩＥＥＥ１３９４インターフェース回路６と、Ｄ／Ａ変換回路７と、スピーカ８と、ホスト（マイクロコンピュータ）９と、ＤＲＡＭ１０とからなる。ＩＥＥＥ１３９４インターフェース回路６は、ＩＥＥＥ１３９４シリアルバスを介して送信側装置から転送されてくるアイソクロノスパケットを受信し、Ｄ／Ａ変換回路７へ供給する。Ｄ／Ａ変換回路７は、上記データをアナログ信号に変換する。スピーカ８は、Ｄ／Ａ変換回路７からのアナログ信号を音声として出力する。ホスト９は、ＩＥＥＥ１３９４インターフェース回路６の動作を制御する。
【００１５】
次に、図２は、データ送受信システムにおける送信側装置のＩＥＥＥ１３９４インターフェース回路の構成を示すブロック図である。ＩＥＥＥ１３９４インターフェース回路２は、レジスタ（ＣＦＲ：Configuration Register）１５、データ入力制御部（ＴＸＰＲＥ：Tx pre process）１６、ＦＩＦＯ１７、データ量監視部（ＦＳＴＡＴ：Fifo STATus check）１８、カウンタ（ＴＸＰＯＳＴ：Tx post process）１９、ＰＨＹ回路（ＰＨＹ：物理層）２０から構成されている。レジスタ１５は、ホストからの送信指示（±１％）を格納する。データ入力制御部１６は、デコーダ１からのデータを、レジスタ１５に格納された送信指示およびデータ量監視部１８の制御に従って、デコーダ１に対して当該回路へのデータ転送量を指示するとともに、デコーダ１からのデータをＦＩＦＯ１７に供給する。このとき、ＩＥＥＥ１３９４送信用のクワドレットに変換する。
【００１６】
ＦＩＦＯ１７は、バンク単位でデータ入力制御部１６からのデータを格納するとともに、順次、カウンタ１９へ送出する。データ量監視部１８は、ＦＩＦＯ１７のデータ容量を監視し（オーバフロー／空）、ＦＩＦＯ１７がオーバフローになったり、空になったりしないように、データ入力制御部１６に対してデコーダ１へのデータ要求・停止を行う。カウンタ１９は、レジスタ１５に格納された送信指示に従って、ＦＩＦＯ１７から出力されるアイソクロノスパケット送信回数をカウントする（フリーランカウンタ）。また、カウンタ１９は、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空（Ｅｍｐｔｙ）パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信するようになっている。空パケットは、送信データがないときに転送する、１３９４ヘッダ、ＣＩＰ１／２のみからなるパケットである。また、カウンタ１９は、送信時に、送信用のＩＥＥＥ１３９４クワドレットにヘッダ、ＣＲＣを付加する。ＰＨＹ回路２０は、上記ＦＩＦＯ１７からのアイソクロノスパケットを実際のＩＥＥＥ１３９４バス上に流れる電気信号に変換するとともに、バスを獲得するための調停などを行う。
【００１７】
次に、図３は、デコーダとＩＥＥＥ１３９４インターフェース回路との接続関係を示すブロック図である。デコーダ１とＩＥＥＥ１３９４インターフェース回路２とは、図３に示すように接続され、ＩＥＥＥ１３９４インターフェース回路２からデコーダ１に対してデータ要求・停止指示を送信することにより、デコーダ１におけるデータ転送期間を制御し、デコーダ１からＩＥＥＥ１３９４インターフェース回路２側へ入力されるデータ量を制御するようになっている。ｄｔｘ２は、デコーダ側への倍速要求信号であり、ｘｒｅｑ＿ｏｕｔはデコーダ側へのデータ停止要求信号である。
【００１８】
ＩＥＥＥ１３９４インターフェース回路２は、＋１％送信時には、ＦＩＦＯ１７内のデータが不足する場合が想定されるので、ｄｔｘ２を「Ｈ」とし、デコーダ１に２倍速転送を要求する。そして、データ量監視部１８によってＦＩＦＯ１７のＦＵＬＬ（オーバフローの手前）信号が認識されると、デコーダ１側へのデータ要求を停止する。すなわち、ｄｔｘ２＝Ｌ／ＸＲＥＱ＝Ｈとする。一方、ＦＵＬＬ信号が非アクティブになると、ＩＥＥＥ１３９４インターフェース回路２は、再び、ｄｔｘ２を「Ｈ」とし、デコーダ１に２倍速転送を要求するようになっている。これは、ＦＩＦＯ１７内のデータが空になって、＋１％で転送することができなくなることを防止するためである。
【００１９】
これに対して、−１％送信時には、ＩＥＥＥ１３９４バス上への転送速度が遅くなるので、通常書き込みが基本となるが、ＦＩＦＯ１７内のデータ量はＦＵＬＬ方向へ増加する。この場合、ＩＥＥＥ１３９４インターフェース回路２は、ＦＩＦＯ１７のデータ容量がオーバフローの手前に達したことを示すＦＵＬＬ信号に従って、ＸＲＥＱ＝Ｈとし、デコーダ１からの転送を停止させるようになっている。
【００２０】
Ｂ．実施形態の動作
次に、上述した実施形態の動作について説明する。ここで、図４は、図３に示すデコーダとＩＥＥＥ１３９４インターフェース回路との制御信号およびデータ授受を示すタイミングチャートである。また、図５は、送信側装置における送信制御を示す概念図である。【００２１】
±１％送信の指示は、ホスト３からレジスタ１５に書き込まれる。データ入力制御部１６は、デコーダ１からのデータをＦＩＦＯ１７に供給する。ＦＩＦＯ１７では、バンク単位でデータを格納するとともに、所定の送信タイミングでデータを出力する。カウンタ１９では、上記レジスタ１５に格納された送信指示に基づいてＦＩＦＯ１７からのアイソクロノスパケットの送信回数をカウントする（フリーランカウンタ）。
【００２２】
このとき、ＦＩＦＯ１７のデータ容量がオーバフローしないか、空にならないかを、データ量監視部１８で監視しながら、オーバフローの直前になるか、空になる直前で、データ入力制御部１６を介してデコーダ１へのデータ要求・停止を行う。
【００２３】
すなわち、図４に示すタイムチャートのように、＋１％送信時には、ｄｔｘ２＝Ｈとし、デコーダ１に２倍速転送を要求する（２倍速期間）。そして、データ量監視部１８によってＦＩＦＯ１７のＦＵＬＬ（オーバフローの手前）信号が認識されると、ｄｔｘ２＝Ｌ／ｘｒｅｑ＿ｏｕｔ＝Ｈとし、デコーダ１側へのデータ要求を停止する（停止期間）。一方、ＦＵＬＬ信号が非アクティブになると、再び、デコーダ１に２倍速転送を要求する（図示略）。
【００２４】
一方、−１％送信時には、バス上への転送速度が遅くなるので、通常書き込みとするが、ＦＩＦＯ１７内のデータ量が増加してオーバフローの直前になると、ｘｒｅｑ＿ｏｕｔ＝Ｈとし、デコーダ１からのデータ転送を停止させる。
【００２５】
さらに、送信側装置では、図５に示すように、ＩＥＥＥ１３９４インターフェース回路２において、カウンタ１９によるカウント値に従って、ＩＥＥＥ１３９４バス上にデータを送信するタイミングを制御する。例えば、アイソクロノスサイクルが１００回あった場合、通常、データを９９回送信し、１回は空パケットを送信する。これを基準に±１％の送受信を制御する。すなわち、＋１％送信時には、カウンタ１９によりカウントした送信回数に従って、通常ならば空パケットを転送するタイミングでデータパケットを送信する。一方、−１％送信時には、＋１％送信時とは逆に、カウンタ１９によりカウントした送信回数に従って、送信するタイミングにおいて空パケットを送信する。すなわち、ＦＩＦＯ１７にデータが残っていても空パケットを送信する。
【００２６】
例えば、スーパー・オーディオＣＤ（ＳＡＣＤ）においては１００回のアイソクロノスサイクルに９１．８７回の転送がある。したがって、＋１％送信時には９２．７８８７回、−１％送信時には９０．９５１３回、アイソクロノスパケットを転送すればよい。そこで、本実施形態によるＩＥＥＥ１３９４インターフェース回路２では、ホスト３から＋１％送信の指示が出た際には、１００回のアイソクロノスサイクルに９３回のアイソクロノスパケットを送信する（厳密には＋１．０１２％になる）。また、−１％送信の指示が出た際には、９０回のアイソクロノスパケットを送信する（厳密には−２％になる）。言い換えると、−１％送信時には、９０回を越える部分で空パケットを送信する。
【００２７】
上述した実施形態によれば、ＩＥＥＥ１３９４シリアルバスを介してのデータ転送において、送信側装置と受信側装置とで、クロックの非同期化が可能になる。このため、受信側装置は、マスタクロックからデータを読み出せるので、音楽データにノイズが重畳せず、ＩＥＥＥ１３９４による量子化誤差を無視することができる。
【００２８】
【発明の効果】
請求項１記載の発明によれば、保持手段にデータ転送増減値を保持し、バッファ手段に前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングで出力する際に、カウント手段により、所定の転送期間における、前記バッファ手段から前記シリアルバス上へ送信されるパケット数をカウントし、送信制御手段により、前記保持手段に保持されているデータ転送増減値および前記カウント手段によるカウント値に基づいて、前記バッファ手段から前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信するようにしたので、シリアルバスを介してのデータ転送において、容易にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【００２９】
また、請求項２記載の発明によれば、監視手段により、前記バッファ手段に保持されるデータ量を監視し、データ供給量指示手段により、前記監視手段により監視された前記バッファ手段のデータ量と前記保持手段に保持されているデータ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するようにしたので、シリアルバスを介してのデータ転送において、容易に、かつ円滑にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【００３０】
また、請求項３記載の発明によれば、前記シリアルバスを、ＩＥＥＥ１３９４シリアルバスとしたので、ＩＥＥＥ１３９４シリアルバスを介してのデータ転送において、容易にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【００３１】
また、請求項４記載の発明によれば、前記前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングでシリアルバス上へ送信する際に、所定の転送期間における、シリアルバス上へ送信されるパケット数をカウントし、データ転送増減値および前記カウント値に基づいて、前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信するようにしたので、シリアルバスを介してのデータ転送において、容易にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【００３２】
また、請求項５記載の発明によれば、前記保持されるデータ量を監視し、前記監視されたデータ量と前記データ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するようにしたので、シリアルバスを介してのデータ転送において、容易に、かつ円滑にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【００３３】
また、請求項６記載の発明によれば、前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングで、パケット単位でシリアルバス上へ送信するステップと、所定の転送期間における、シリアルバス上へ送信されるパケット数をカウントするステップと、データ転送増減値および前記カウント値に基づいて、前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信するステップとをコンピュータに実行させるようにしたので、シリアルバスを介してのデータ転送において、容易にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【００３４】
また、請求項７記載の発明によれば、前記保持されるデータ量を監視するステップと、前記監視されたデータ量と前記データ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するステップとをコンピュータに実行させるようにしたので、シリアルバスを介してのデータ転送において、容易に、かつ円滑にフロー制御を実現することができ、また、データにノイズが重畳せず、量子化誤差を無視することができるという利点が得られる。
【図面の簡単な説明】
【図１】本発明の実施形態によるデータ送受信システムの構成を示すブロック図である。
【図２】データ送受信システムにおける送信側装置のＩＥＥＥ１３９４インターフェース回路の構成を示すブロック図である。
【図３】デコーダとＩＥＥＥ１３９４インターフェース回路との接続関係を示すブロック図である。
【図４】図３に示すデコーダとＩＥＥＥ１３９４インターフェース回路との制御信号およびデータ授受を示すタイミングチャートである。
【図５】送信側装置における送信制御を示す概念図である。
【符号の説明】
１……デコーダ、２……ＩＥＥＥ１３９４インターフェース回路、３……ホスト、６……ＩＥＥＥ１３９４インターフェース回路、７……Ｄ／Ａ変換回路、８……スピーカ、９……ホスト、１５……レジスタ（保持手段）、１６……データ入力制御部（データ供給量指示手段）、１７……ＦＩＦＯ（バッファ手段）、１８……データ量監視部（監視手段）、１９……カウンタ（カウント手段、送信制御手段）、２０……ＰＨＹ回路。
Claims (7)
- 前段回路から供給されるデータをパケット単位でシリアルバス上へ送信するデータ転送装置であって、
データ転送増減値を保持する保持手段と、
前記前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングで出力するバッファ手段と、
所定の転送期間における、前記バッファ手段から前記シリアルバス上へ送信されるパケット数をカウントするカウント手段と、
前記保持手段に保持されているデータ転送増減値および前記カウント手段によるカウント値に基づいて、前記バッファ手段から前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信する送信制御手段と
を具備することを特徴とするデータ転送処理装置。 - 前記バッファ手段に保持されるデータ量を監視する監視手段と、
前記監視手段により監視された前記バッファ手段のデータ量と前記保持手段に保持されているデータ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するデータ供給量指示手段と
を具備することを特徴とする請求項１記載のデータ転送処理装置。 - 前記シリアルバスは、ＩＥＥＥ１３９４シリアルバスであることを特徴とする請求項１記載のデータ転送処理装置。
- 前段回路から供給されるデータをパケット単位でシリアルバス上へ送信するデータ転送方法であって、
前記前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングでシリアルバス上へ送信する際に、
所定の転送期間における、シリアルバス上へ送信されるパケット数をカウントし、
データ転送増減値および前記カウント値に基づいて、前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、
データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信する
ことを特徴とするデータ転送方法。 - 前記保持されるデータ量を監視し、
前記監視されたデータ量と前記データ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示することを特徴とする請求項４記載のデータ転送方法。 - 前段回路からのデータを一旦保持し、該保持したデータを所定の送信タイミングで、パケット単位でシリアルバス上へ送信するステップと、
所定の転送期間における、シリアルバス上へ送信されるパケット数をカウントするステップと、
データ転送増減値および前記カウント値に基づいて、前記シリアルバス上へ送信されるデータパケット数を増減し、データ転送量を増加するときには、前記所定の転送期間に送信されるパケット群に含まれる空パケットの転送時にデータパケットを送信し、データ転送量を減少させるときには、データパケットの送信タイミングで空パケットを送信するステップと をコンピュータに実行させることを特徴とするデータ転送プログラム。 - 前記保持されるデータ量を監視するステップと、
前記監視されたデータ量と前記データ転送増減値とに基づいて、前記前段回路に対し、当該装置へのデータ供給量を指示するステップと
をコンピュータに実行させることを特徴とする請求項６記載のデータ転送プログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001157173A JP3633507B2 (ja) | 2001-05-25 | 2001-05-25 | データ転送処理装置、データ転送方法およびデータ転送プログラム |
| US10/155,495 US7177280B2 (en) | 2001-05-25 | 2002-05-23 | Data transfer processing apparatus, data transfer method, and data transfer program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001157173A JP3633507B2 (ja) | 2001-05-25 | 2001-05-25 | データ転送処理装置、データ転送方法およびデータ転送プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002354051A JP2002354051A (ja) | 2002-12-06 |
| JP3633507B2 true JP3633507B2 (ja) | 2005-03-30 |
Family
ID=19001071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001157173A Expired - Fee Related JP3633507B2 (ja) | 2001-05-25 | 2001-05-25 | データ転送処理装置、データ転送方法およびデータ転送プログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7177280B2 (ja) |
| JP (1) | JP3633507B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6782208B1 (en) * | 1999-11-16 | 2004-08-24 | Motorola, Inc. | Wireless communication device and method having coordinated primary and secondary transmitters |
| JP4217386B2 (ja) * | 2001-05-15 | 2009-01-28 | 株式会社リコー | Ｆｉｆｏ装置 |
| US7599456B1 (en) * | 2004-12-13 | 2009-10-06 | Marvell International Ltd. | Input/output data rate synchronization using first in first out data buffers |
| US8126030B2 (en) * | 2005-08-31 | 2012-02-28 | Motorola Mobility, Inc. | Multi-mode wireless communication device and method |
| US7894435B2 (en) * | 2006-09-14 | 2011-02-22 | Intel Corporation | Indicator packets for process/forward decision |
| US20100035562A1 (en) * | 2008-08-05 | 2010-02-11 | Motorola, Inc. | Method and System for Signal Processing and Transmission |
| US9565036B2 (en) * | 2009-06-30 | 2017-02-07 | Rambus Inc. | Techniques for adjusting clock signals to compensate for noise |
| US10447461B2 (en) * | 2015-12-01 | 2019-10-15 | Infineon Technologies Austria Ag | Accessing data via different clocks |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065758A (ja) * | 1996-08-23 | 1998-03-06 | Sony Corp | データ伝送方法及び装置 |
| JPH11275122A (ja) * | 1998-03-25 | 1999-10-08 | Sony Corp | データ伝送装置 |
| JP4112717B2 (ja) * | 1998-12-10 | 2008-07-02 | 日本テキサス・インスツルメンツ株式会社 | データ処理装置 |
| JP2001156807A (ja) * | 1999-09-14 | 2001-06-08 | Sony Corp | 伝送方法、伝送システム及び伝送装置 |
| JP2001230821A (ja) * | 2000-02-16 | 2001-08-24 | Sony Corp | データ中継装置および方法、並びに提供媒体 |
| JP2001244952A (ja) * | 2000-02-29 | 2001-09-07 | Sony Corp | 通信制御装置 |
| US6940873B2 (en) * | 2000-12-27 | 2005-09-06 | Keen Personal Technologies, Inc. | Data stream control system for associating counter values with stored selected data packets from an incoming data transport stream to preserve interpacket time interval information |
-
2001
- 2001-05-25 JP JP2001157173A patent/JP3633507B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-23 US US10/155,495 patent/US7177280B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002354051A (ja) | 2002-12-06 |
| US20020176425A1 (en) | 2002-11-28 |
| US7177280B2 (en) | 2007-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9892081B2 (en) | Split transaction protocol for a bus system | |
| KR100381646B1 (ko) | 데이터 전송 제어 장치 및 전자 기기 | |
| KR100464468B1 (ko) | 데이터 전송 제어장치 및 전자기기 | |
| KR19990088404A (ko) | 데이터버스상의데이터를최대속도로전송하는방법및장치 | |
| JP2009506682A (ja) | ギガビット／１０ギガビット・イーサネット（登録商標）・システムにおける明示的フロー制御 | |
| KR100405250B1 (ko) | 데이터 전송 제어 장치 및 전자 기기 | |
| JP3584789B2 (ja) | データ転送制御装置及び電子機器 | |
| JP3633507B2 (ja) | データ転送処理装置、データ転送方法およびデータ転送プログラム | |
| US6580711B1 (en) | Serial interface circuit and signal processing method of the same | |
| JP3539287B2 (ja) | データ転送制御装置及び電子機器 | |
| CN1107396C (zh) | 电子设备及其通信控制方法 | |
| JP3494040B2 (ja) | データ転送制御装置及び電子機器 | |
| JPS59114941A (ja) | プログラマブルコントロ−ラ | |
| KR100464469B1 (ko) | 데이터 전송 제어 장치 및 전자기기 | |
| US9571397B2 (en) | Flow control mechanisms on synchronous serial TDMA bus | |
| JP2004056376A (ja) | 半導体装置及びデータ転送制御方法 | |
| JP2003196229A (ja) | バス・インタフェースにおけるデータ転送方法およびバス・インタフェース | |
| JP5776346B2 (ja) | 通信装置、ネットワークシステム、及びパケットの処理方法 | |
| CN121901131A (zh) | Usb通信速率调整方法、装置及电子设备 | |
| JP2003196227A (ja) | バス・インタフェースにおけるデータ転送方法およびバス・インタフェース | |
| JP2004235747A (ja) | データ伝送方法、データ伝送装置およびデータ伝送システム | |
| JP2000151738A (ja) | データ処理装置、データ伝送システムおよびその方法 | |
| JP2004118704A (ja) | インターフェイス装置およびインターフェイス装置の制御方法 | |
| JP2002077309A (ja) | 信号処理回路 | |
| JP2002288107A (ja) | データ転送装置及びデータ転送方法、プログラム並びに記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |