JP3716672B2 - 昇圧チョッパ装置および電気負荷作動装置 - Google Patents
昇圧チョッパ装置および電気負荷作動装置 Download PDFInfo
- Publication number
- JP3716672B2 JP3716672B2 JP16379299A JP16379299A JP3716672B2 JP 3716672 B2 JP3716672 B2 JP 3716672B2 JP 16379299 A JP16379299 A JP 16379299A JP 16379299 A JP16379299 A JP 16379299A JP 3716672 B2 JP3716672 B2 JP 3716672B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching means
- synchronous rectifier
- voltage
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、昇圧チョッパ装置およびこれを用いた電気負荷作動装置に関する。
【０００２】
【従来の技術】
図１７は、本発明の前提となる昇圧チョッパ装置を示す回路図である。
【０００３】
この昇圧チョッパ装置は、本発明者らが先に提案したもので、特願平７−１４９２３７号として出願されている。
【０００４】
上記昇圧チョッパ装置は、交流電源１０１に接続される交流入力端子ｔｉ１、ｔｉ２と直流出力端子ｔｏ１、ｔｏ２と間に一方の交流入力端子ｔｉ１の電圧が正極性のときに作動する第１の昇圧チョッパ回路１０２Ａと、他方の交流入力端子ｔｉ２の電圧が正極性のときに作動する第２の昇圧チョッパ回路１０２Ｂとを対称的で並列的に接続し、それぞれの昇圧チョッパ回路１０２Ａ、１０２Ｂの直流出力によって充電される共通の平滑コンデンサ１０３を直流出力端子ｔｏ１、ｔｏ２間に接続し、さらにそれぞれの昇圧チョッパ回路１０２Ａ、１０２Ｂと交流電源１０１との間に直列に挿入される一対のダイオード１０４Ａ、１０４Ｂからなるダイオード逆直列回路１０４を交流入力端子ｔｉ１、ｔｉ２間に接続した回路構成を備えている。なお、図中符号１０５は負荷で、直流出力端子ｔｏ１、ｔｏ２間に接続される。
【０００５】
第１の昇圧チョッパ回路１０２Ａは、第１のインダクタ１０２Ａ１、第１のスイッチング手段１０２Ａ２および第１のダイオード１０２Ａ３を備えている。
【０００６】
第１のインダクタ１０２Ａ１および第１のダイオード１０２Ａ３は、交流入力端子ｔｉ１と直流出力端子ｔｏ１との間に直列接続されている。
【０００７】
第１のスイッチング手段１０２Ａ２は、第１のインダクタ１０２Ａ１および第１のダイオード１０２Ａ３の接続点と、ダイオード逆直列回路１０４のダイオード１０４Ａおよび１０４Ｂの接続点と、直流出力端子ｔｏ２とに接続している。
【０００８】
同様に第２の昇圧チョッパ装置１０２Ｂは、第２のインダクタ１０２Ｂ１、第２のスイッチング手段１０２Ｂ２および第２のダイオード１０２Ｂ３を備えている。
【０００９】
第２のインダクタ１０２Ｂ１および第２のダイオード１０２Ｂ３は、交流入力端子ｔｉ２と直流出力端子ｔｏ２との間に直列接続されている。
【００１０】
第２のスイッチング手段１０２Ｂ２は、第２のインダクタ１０２Ｂ１および第２のダイオード１０Ｂ３の接続点と、ダイオード逆直列回路１０４のダイオード１０４Ａおよび１０４Ｂの接続点と、直流出力端子ｔｏ２とに接続している。
【００１１】
上記した本発明の前提となる昇圧チョッパ装置は、入力電流が通過するダイオード１０４Ａ、１０４Ｂが２個であるから、単一の昇圧チョッパ回路にブリッジ形全波整流回路を組み合わせてなり、入力電流がブリッジ形全波整流回路の４個のダイオードを通過する回路構成の場合では変換効率が９５％程度であるのに対して、入力整流ダイオードの損失が１／２になって、変換効率が９７〜９８％近くまで改善する。
【００１２】
また、交流電源の端子電圧が高周波で振動することがないため、コモンモードノイズの発生も少ない。
【００１３】
【発明が解決しようとする課題】
しかし、さらに良好な変換効率を備えていれば、回路損失による放熱量が減少し、これに伴い装置の小形化、軽量化およびコストダウンを図れるので、望ましいことである。
【００１４】
本発明は、変換効率をさらに向上した昇圧チョッパ装置およびこれを用いた電気負荷作動装置を提供することを目的とする。
【００１５】
【課題を達成するための手段】
請求項１の発明の昇圧チョッパ装置は、交流電源に接続する一対の入力端子と；一対の直流出力端子と；一対の直流出力端子間に接続された共通の平滑コンデンサと；一方の入力端子および一方の直流出力端子の間に直列的に接続された第１のインダクタおよび第１のダイオードの直列回路、ならびに第１のインダクタおよび第１のダイオードの接続点と他方の直流出力端子との間に接続された第１のスイッチング手段を備え、一方の入力端子に印加される電圧が正のときに作動して平滑コンデンサを充電する第１の昇圧チョッパ回路と；他方の入力端子および他方の直流出力端子の間に直列的に接続された第２のインダクタおよび第２のダイオードの直列回路、ならびに第２のインダクタおよび第２のダイオードの接続点と他方の直流出力端子との間に接続された第２のスイッチング手段を備え 、他方の入力端子に印加される電圧が正のときに作動して平滑コンデンサを充電する第２の昇圧チョッパ回路と；逆直列接続された第１および第２の同期整流器からなり、一対の入力端子および第１および第２の昇圧チョッパ回路の間において線間に挿入されるとともに一対の同期整流器の接続点を第１および第２のスイッチング手段の接続点に接続してなる同期整流器逆直列回路と；少なくとも一方のスイッチング手段に並列接続されたピーク電圧検出手段と；ピーク電圧検出手段の出力に基づいて同期整流器を同期的にドライブするドライブ手段と；を具備していることを特徴としている。
【００１６】
本発明および以下の各発明において、特に指定しない限り用語の定義および技術的意味は次による。
【００１７】
＜スイッチング手段について＞
第１のスイッチング手段および第２のスイッチング手段は、高周波でスイッチングするものであれば、どのようなものでもよく、たとえばＦＥＴ、バイポーラトランジスタなどを用いることができる。しかし、逆方向に電流が流れ得る機能が付与されているのが好ましい。なぜなら、後述する同期整流器による電流の交流電源への還流の他に、スイッチング手段を経由した還流をも行わせることが可能になり、さらに損失が低下するからである。
【００１８】
スイッチング手段自体に逆方向に電流が流れ得る機能を備えていない場合には、ダイオードなどを逆方向電流通流手段としてスイッチング手段に外付けで接続することにより、逆電流が流れ得る機能が付与されていてもよい。たとえば、バイポーラトランジスタの場合には、ダイオードを逆並列に接続すればよい。しかし、ＦＥＴの場合は、寄生ダイオードが逆方向電流通流手段として作用するので、そのまま使用することができる。また、ＦＥＴは、ゲート・ソース間にゲートがドライブ方向の極性になるようにゲート電圧を印加することにより、ソース・ドレイン間の抵抗が小さくなってソース・ドレイン間に逆電流を低損失で流すことができる特性を備えているので、この特性を利用した同期整流器として作用させて逆方向の電流通流手段を得るようにしてもよい。
【００１９】
＜平滑コンデンサについて＞
平滑コンデンサは、電解コンデンサのように静電容量の大きなコンデンサからなり、第１および第２の昇圧チョッパの直流出力に対して共通の平滑化手段として機能して、平滑化された直流電圧を直流出力端子間に印加する。
【００２０】
＜第１および第２の昇圧チョッパ回路について＞
第１の昇圧チョッパ回路は、第１のインダクタ、第１のスイッチング手段および第１のダイオードを備えて構成され、交流入力端子の一方に印加される電圧が正極性であるときに作動する。
【００２１】
同様に第２の昇圧チョッパ回路は、第２のインダクタ、第２のスイッチング手段および第２のダイオードを備えて構成され、交流入力端子の他方に印加される電圧が正極性であるときに作動する。
【００２２】
したがって、交流電源電圧の正の半サイクルの期間中には第１の昇圧チョッパ回路が作動し、負の半サイクルの期間中には第２の昇圧チョッパ回路が作動する。
【００２３】
＜同期整流器逆直列回路について＞
同期整流器逆直列回路は、第１および第２の同期整流器を逆直列接続して構成されていて、交流入力端子および第１および第２の昇圧チョッパ回路の間において線間に挿入されている。
【００２４】
「同期整流器」とは、整流作用を行わせるのと同期して制御することによって整流作用を行うように構成されたスイッチング手段である。どのようなスイッチング手段を用いて上記のように構成してもよい。しかし、本発明においては、同期整流器としてＦＥＴを用いるのが好適である。なぜなら、ＦＥＴのゲート・ソース間にゲートがドライブ方向の極性になるようにゲート電圧を印加すると、ソース・ドレイン間の抵抗値が小さくなって逆電流を低損失で流せるからである。
【００２５】
また、同期整流作用を交流電圧の半サイクル単位に設定して、半サイクルごとに第１および第２の同期整流器を切り換えると、その制御が簡単になる。
【００２６】
そうして、第１の昇圧チョッパ回路が作動中には、第２の同期整流器を作用させ、また第２の昇圧チョッパ回路が作動中には、第１の同期整流器を作用させるように構成する。
【００２７】
＜ピーク電圧検出手段について＞
ピーク電圧検出手段は、第１および第２のスイッチング手段の少なくとも一方に並列接続される。すなわち、ピーク電圧検出手段は、第１および第２のスイッチング手段にそれぞれピーク電圧検出手段を接続するのでもよいし、第１および第２のスイッチング手段のいずれか一方たとえば第１のスイッチング手段にのみピーク電圧検出手段を並列接続する構成であってもよい。
【００２８】
＜ドライブ手段について＞
ドライブ手段は、ピーク電圧検出手段の検出出力に応じて同期整流器をドライブする手段である。ピーク電圧検出手段が上記の前者の構成の場合、以下のように構成する。すなわち、第１のスイッチング手段に並列接続したピーク電圧検出手段の検出出力で第２の同期整流器のドライブを制御する。また、第２のスイッチング手段に並列接続したピーク電圧検出手段の検出出力で第１の同期整流器のドライブを制御する。
【００２９】
これに対して、上記後者の場合には、第２の同期整流器のドライブの制御については上記の同様であるが、第１の同期整流器のドライブの制御は、ピーク電圧検出手段の検出出力を反転回路を介してドライブを行うように構成する。したがって、ピーク電圧検出手段は、１個でよいから、回路の簡素化を図ることができる。
【００３０】
＜その他の構成について＞
昇圧チョッパ回路の動作中に第１および第２のインダクタから電磁エネルギーが放出された際に流れる減少電流が交流電源側に流れやすいように高周波バイパス用のコンデンサを同期整流器逆直列回路と並列に接続することができる。これにより減少電流が交流電源に直接またはノイズフィルタを経由しないでバイパスされるようになる。
【００３１】
また、交流入力端子と第１および第２の昇圧チョッパ回路との間にノイズフィルタを挿入することができる。ノイズフィルタは、昇圧チョッパ動作によって発生した高周波電流成分が交流電源に流出しないように阻止する機能を備える。一般的には、コモンモードインダクタの前後にコンデンサを線間に挿入してなる回路構成が多く用いられるが、高周波電流成分を阻止するのであれば、どのような回路構成であってもよい。
【００３２】
＜本発明の作用について＞
交流入力端子を交流電源に接続した状態で第１の昇圧チョッパ回路の第１のスイッチング手段に順方向電圧が印加される半サイクルにおいては、第１の昇圧チョッパ回路が作動する。すなわち、第１のスイッチング手段は、高周波でオン、オフを繰り返し、第１のスイッチング手段がオンすると、交流電源から一方の交流入力端子、第１のインダクタ、第１のスイッチング手段、主として同期整流器逆直列回路の第２の同期整流器、他方の交流入力端子および交流電源の経路を増加電流が流れて第１のインダクタに電磁エネルギーが蓄積される。
【００３３】
なお、本発明において、「高周波」とは１ｋＨｚ以上の周波数をいう。また、「増加電流」とは、スイッチオン時点からオフするまで増加していく電流を意味する。さらに、「主として同期整流器の第２の同期整流器」とは、交流電源に還流する増加電流は、殆ど第２の同期整流器を流れるが、これと第２のインダクタを介して並列関係にある第２のスイッチング手段を逆方向に流れる電流もわずかながらあるからである。なお、この電流は、第２のインダクタを経由して流れるため、主として直流成分である。
【００３４】
次に、第１のスイッチング手段がオフすると、第１のインダクタに蓄積されていた電磁エネルギーが放出されて、第１のインダクタから第１のダイオード、平滑コンデンサ、主として同期整流器逆直列回路の第２の同期整流器、交流電源側および第１のインダクタの経路を減少電流が増加電流と同一方向に流れる。なお、「減少電流」とは、スイッチオフ時点から次にオンするまで減少していく電流を意味する。
【００３５】
その結果、一対の直流出力端子間には交流電源電圧より昇圧され、かつ平滑コンデンサにより平滑化された直流電圧が得られる。
【００３６】
以上の動作は、昇圧チョッパとしての動作なので、入力電圧をＶｐ、出力電圧をＶｏとし、第１のスイッチング手段のオン時間をｔＯＮ、オフ時間をｔＯＦＦとすると、概ね下式で表す昇圧された直流電圧が得られる。
【００３７】
Ｖｏ＝Ｖｐ（ｔＯＮ＋ｔＯＦＦ）／ｔＯＦＦ
そうして、第１の昇圧チョッパ回路は、交流電圧が第１のスイッチング手段に対して順方向に印加される半サイクルの間繰り返される。
【００３８】
次に、交流電源電圧が反転して、第２のスイッチング手段に対して順方向電圧が印加される他方の半サイクルになると、第２の昇圧チョッパ回路が作動する。すなわち、第２のスイッチング手段は、第１の昇圧チョッパと同一周波数の高周波でオン、オフを繰り返し、第１のスイッチング手段がオンすると、交流電源から他方の交流入力端子、第２のインダクタ、第２のスイッチング手段、主として同期整流器逆直列回路の第１の同期整流器、一方の交流入力端子および交流電源の経路を増加電流が流れて第２のインダクタに電磁エネルギーが蓄積される。
【００３９】
次に、第２のスイッチング手段がオフすると、第２のインダクタに蓄積されていた電磁エネルギーが放出されて、第２のインダクタから第２のダイオード、平滑コンデンサ、主として同期整流器逆直列回路の第１の同期整流器、交流電源側および第２のインダクタの経路を減少電流が増加電流と同一方向に流れる。
【００４０】
その結果、上記の半サイクルにおいても一対の直流出力端子間には交流電源電圧より昇圧され、かつ平滑コンデンサにより平滑化された同一極性の直流電圧が得られる。
【００４１】
なお、交流電源側に高周波バイパスコンデンサを接続しておくことにより、共通のインダクタに電気エネルギーを蓄積する際の増加電流および共通のインダクタを電源とする減少電流が流れやすくなる。
【００４２】
また、交流入力側にコモンモードインダクタを含むノイズフィルタを接続したとしても、同期整流器逆直列回路の第１および第２の同期整流器の接続点と第１および第２のスイッチング手段の接続点とが接続されると、交流電源の端子電圧が高周波で振動することがないため、コモンモードノイズの発生を抑制することができる。
【００４３】
次に、ピーク電圧検出手段の作用について説明する。
【００４４】
第１および第２のスイッチング手段の一方が昇圧チョッパのスイッチング手段として作動中の場合、その両端にはオフ時に直流出力電圧が現れる。これに対して、他方のスイッチング手段はその寄生ダイオードまたは同期整流器として作用するので、両端には殆ど電圧が現れない。
【００４５】
そこで、ピーク電圧検出手段を前述のように接続することにより、第１および第２のスイッチング手段が昇圧チョッパとして作動しているのか、同期整流器または寄生ダイオードが整流器として作動しているのか、ピーク電圧検出手段の検出出力から識別できる。このため、ピーク電圧検出手段の検出出力に応じて同期整流器を後述するように所要にドライブすることができる。
【００４６】
次に、同期整流器の作用について説明する。
【００４７】
同期整流器は、第１の昇圧チョッパ回路が作動中には、第２の同期整流器が整流作用を行えるようにピーク電圧検出手段により同期して制御される。このとき第１の同期整流器は整流作用を行えないように制御されている。
【００４８】
同様に、第２の昇圧チョッパ回路が作動中には、第１の同期整流器が整流作用を行えるようにピーク電圧検出手段により同期して制御され、このとき第２の同期整流器は整流作用を行えないように制御されている。
【００４９】
そうして、本発明においては、第１および第２の昇圧チョッパ回路に対して同期整流器を一対用いればよく、しかも同期整流器は、その同期整流中の電圧降下が通常の整流器の順方向電圧降下より小さくできるので、損失が極めて少なくなる。
【００５０】
その結果、本発明によれば、約９９％程度の変換効率を得ることができる。
【００５１】
電力変換装置において、その変換効率がたとえ１％でも向上するということは、変換に伴う電力損失がその分減少することである。そして、これにより放熱量が低減するので、装置の小形化、軽量化およびコストダウンに多大な影響を与えることから、本発明の効果は極めて大きい。
【００５２】
また、本発明によれば、スイッチング手段の両端のピーク電圧を検出して同期整流器の同期制御を行うので、回路構成が簡単で、しかも制御が確実になる。
【００５３】
請求項２の発明の昇圧チョッパ装置は、請求項１記載の昇圧チョッパ装置において、同期整流器は、同期的に逆電流を流すように構成されたＦＥＴからなることを特徴としている。
【００５４】
本発明において、「同期的に逆電流を流す」とは、逆電流を流すことによって同期整流を行うことを意味している。ＦＥＴは、そのゲート・ソース間にゲートがドライブ方向の極性になるようにゲート電圧を印加すると、ソース・ドレイン間の抵抗が小さくなり、逆電流を流しても電圧降下が少なくなる。
【００５５】
また、同期整流器としてのＦＥＴは、逆電流が流れているときのドレイン・ソース間電圧ＶＤＳが低いものほど損失が少なくなる。
【００５６】
そうして、本発明においては、同期整流器が上記のように構成されたＦＥＴからなるので、損失が少なくて変換効率が一層高くなるとともに、同期整流器の制御が容易である。
【００５７】
請求項３の発明の昇圧チョッパ装置は、請求項１または２記載の昇圧チョッパ装置において、第１のスイッチング手段および第２のスイッチング手段は、ＦＥＴからなり、昇圧チョッパ回路として作動していないときには、同期整流器として作用して電流通路手段を構成することを特徴としている。
【００５８】
本発明は、昇圧チョッパのスイッチング手段として作用していない半サイクル期間中ＦＥＴを同期整流器として作動させて電流通路手段として用いるように構成したものである。
【００５９】
既述のように、ＦＥＴを同期整流器とするには、ゲート・ソース間にゲートがドライブ方向の極性になるようにゲート電圧を印加することにより、チャンネルが広がり、チャンネル抵抗が小さくなって逆電流が流れやすくする。たとえば、ＦＥＴのゲート・ソース間に交流電圧の半サイクルの期間中順方向電圧を印加するように構成すればよい。
【００６０】
そうして、第１および第２のスイッチング手段を昇圧チョッパとして作動していない半サイクルの期間中同期整流器として作用させることによって、昇圧チョッパ動作における電流の少なくとも一部が流通する。その結果、損失がさらに少なくなる。
【００６１】
しかし、本発明においては、電流が同期整流器を通過して交流電源に還流する経路中にインダクタが直列に介在しているから、この同期整流器として作動するスイッチング手段には、主として直流成分が流れる。
【００６２】
請求項４の発明の電気負荷作動装置は、請求項１ないし３のいずれか一記載の昇圧チョッパ装置と；昇圧チョッパ装置の直流出力端間に接続されて作動する電気負荷と；を具備していることを特徴としている。
【００６３】
本発明において、「電気負荷」とは、昇圧チョッパ装置に対して、その直流出力端間に接続されて作動するあらゆる負荷を含む概念である。たとえば、昇圧チョッパ装置の直流出力端間に入力端を接続した高周波インバータなどであってもよい。
【００６４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００６５】
図１は、本発明の昇圧チョッパ装置および電気負荷作動装置の第１の実施形態を示す回路図である。
【００６６】
図において、ＡＳは交流電源、ａ、ｂは一対の交流入力端子、ＮＦはノイズフィルタ、Ｃ１は高周波バイパスコンデンサ、ＳＲＳは同期整流器逆直列回路、ＢＵＴ１は第１の昇圧チョッパ回路、ＢＵＴ２は第２の昇圧チョッパ回路、Ｃ２は平滑コンデンサ、ｃ、ｄは直流出力端子、ＬＣは負荷である。
【００６７】
＜回路構成について＞
交流電源ＡＳは、たとえば商用１００Ｖ電源である。
【００６８】
ノイズフィルタＮＦは、一端が交流入力端子ａ、ｂに接続し、昇圧チョッパ装置から交流電源ＡＳ側に流出しようとする高周波電流成分を除去する。
【００６９】
高周波バイパスコンデンサＣ１は、後述する第１および第２のインダクタＬ１、Ｌ２と共振しない程度の小容量のコンデンサからなり、ノイズフィルタＮＦの他端間に接続されている。
【００７０】
同期整流器逆直列回路ＳＲＳは、第１の同期整流器ＳＲ１および第２の同期整流器ＳＲ２を互いに逆極性にして直列接続してなり、交流電源ＡＳおよび第１および第２の昇圧チョッパ回路ＢＵＴ１、ＢＵＴ２の間において線間に挿入されている。
【００７１】
第１の昇圧チョッパ回路ＢＵＴ１は、第１のインダクタＬ１、第１のスイッチング手段Ｑ１および第１のダイオードＤ１からなる。
【００７２】
第１のインダクタＬ１は、その一端が高周波バイパスコンデンサＣ１の交流入力端子ａ側の一端に接続し、他端は第１のダイオードＤ１のアノードに接続している。
【００７３】
第１のスイッチング手段Ｑ１は、第１のインダクタＬ１および第１のダイオードＤ１の接続点と、第１の同期整流器ＳＲ１および第２の同期整流器ＳＲ２の接続点との間に接続されている。
【００７４】
第１のダイオードＤ１は、そのカソードが平滑コンデンサＣ２の一端に接続している。
【００７５】
第２の昇圧チョッパ回路ＢＵＴ２は、第２のインダクタＬ２、第２のスイッチング手段Ｑ２および第２のダイオードＤ２からなる。
【００７６】
第２のインダクタＬ２は、その一端が高周波バイパスコンデンサＣ１の交流入力端子ｂ側の一端に接続し、他端は第２のダイオードＤ２のアノードに接続している。
【００７７】
第２のスイッチング手段Ｑ２は、第２のインダクタＬ２および第２のダイオードＤ２の接続点と、第１の同期整流器ＳＲ１および第２の同期整流器ＳＲ２の接続点との間に接続されている。
【００７８】
第２のダイオードＤ２は、そのカソードが平滑コンデンサＣ２の一端に接続している。
【００７９】
平滑コンデンサＣ２は、その他端が第１の同期整流器ＳＲ１および第２の同期整流器ＳＲ２の接続点に接続されている。
【００８０】
直流出力端子ｃ、ｄは、平滑コンデンサＣ２の両端に接続している。
【００８１】
負荷ＬＣは、直流出力端子ｃ、ｄ間に接続されている。
【００８２】
＜回路動作について＞
交流入力端子ａが正極性の電圧となる半サイクル期間中は、第１の昇圧チョッパ回路ＢＵＴ１が昇圧チョッパとして作動する。
【００８３】
すなわち、第１のスイッチング手段Ｑ１が高周波でオンすると、交流電源ＡＳ、交流入力端子ａ、ノイズフィルタＮＦ、第１のインダクタＬ１、第１のスイッチング手段Ｑ１、同期整流器逆直列回路ＳＲＳの第２の同期整流器ＳＲ２、ノイズフィルタＮＦ、交流入力端子ｂおよび交流電源ＡＳの経路を増加電流が流れて、第１のインダクタＬ１に電磁エネルギーが蓄積される。
【００８４】
次に、第１のスイッチング手段Ｑ１がオフすると、第１のインダクタＬ１に蓄積されていた電磁エネルギーが放出されて第１のインダクタＬ１から第１のダイオードＤ１、平滑コンデンサＣ２、同期整流器逆直列回路ＳＲＳの第２の同期整流器ＳＲ２、高周波バイパスコンデンサＣ１および第１のインダクタＬ１の経路を減少電流が流れ、平滑コンデンサＣ２は昇圧された電圧で充電される。
【００８５】
以上の動作を繰り返すうちに交流電源ＡＳの交流電圧の極性が反転すると、次の半サイクル期間中第２の昇圧チョッパ回路ＢＵＴ２が昇圧チョッパとして作動する。
【００８６】
すなわち、第２のスイッチング手段Ｑ２が高周波でオンすると、交流電源ＡＳ、交流入力端子ｂ、ノイズフィルタＮＦ、第２のインダクタＬ２、第２のスイッチング手段Ｑ２、同期整流器逆直列回路ＳＲＳの第１の同期整流器ＳＲ１、ノイズフィルタＮＦ、交流入力端子ａおよび交流電源ＡＳの経路を増加電流が流れて、第２のインダクタＬ２に電磁エネルギーが蓄積される。
【００８７】
次に、第２のスイッチング手段Ｑ２がオフすると、第２のインダクタＬ２に蓄積されていた電磁エネルギーが放出されて第２のインダクタＬ２から第２のダイオードＤ２、平滑コンデンサＣ２、同期整流器逆直列回路ＳＲＳの第１の同期整流器ＳＲ１、高周波バイパスコンデンサＣ１および第２のインダクタＬ２の経路を減少電流が流れ、平滑コンデンサＣ２は昇圧された電圧で充電される。
【００８８】
したがって、交流電源電圧の正負両極性に対して常に直流出力端子ｃ、ｄ間に昇圧された直流電圧が得られ、負荷ＬＣが平滑化された直流出力電圧の印加によって付勢される。
【００８９】
一方、高周波成分がノイズフィルタで除去されるため、交流電源ＡＳからは高力率で低高調波歪の交流電流が流入する。
【００９０】
図２は、本発明の昇圧チョッパ装置の第２の実施形態を示す回路図である。
【００９１】
図において、図１と同一部分については同一符号を付して説明は省略する。
【００９２】
本実施形態は、スイッチング手段および同期整流器としてＦＥＴを用いている点で異なる。
【００９３】
すなわち、第１および第２のスイッチング手段Ｑ１、Ｑ２ならびに第１および第２の同期整流器ＳＲ１、ＳＲ２をエンハンスメント形ＭＯＳＦＥＴによって構成している。
【００９４】
同期整流器ＳＲ１、ＳＲ２を同期整流させるには、ゲート・ソース間にゲートが正極性となるようにゲート電圧を印加する。
【００９５】
図３は、本発明の昇圧チョッパ装置の第３の実施形態を示す回路図である。
【００９６】
図において、図１と同一部分については同一符号を付して説明は省略する。
【００９７】
本実施形態は、同期整流器逆直列回路ＳＲＳの各同期整流器ＳＲ１、ＳＲ２を第１および第２のスイッチング手段Ｑ１およびＱ２の両端間に現れる電圧のピーク値によって制御するように構成している点で異なる。
【００９８】
ＰＶＤ１は第１のピーク電圧検出手段、ＰＶＤ２は第２のピーク電圧検出手段、ＧＤ１は第１のゲートドライブ手段、ＧＤ２は第２のゲートドライブ手段である。
【００９９】
第１のピーク電圧検出手段ＰＶＤ１は、第１のドレイン・ソース間電圧検出回路ＶＤＳ１および第１のピーク値検出回路ＰＤ１からなる。
【０１００】
第１のドレイン・ソース間電圧検出回路ＶＤＳ１は、第１のスイッチング手段Ｑ１に並列接続されている。
【０１０１】
第１のピーク値検出回路ＰＤ１は、第１のドレイン・ソース間電圧検出回路ＶＤＳ１の出力を制御入力してピーク値を検出する。
【０１０２】
第２のピーク電圧検出手段ＰＶＤ２は、第２のドレイン・ソース間電圧検出回路ＶＤＳ２および第１のピーク値検出回路ＰＤ２からなる。
【０１０３】
第２のドレイン・ソース間電圧検出回路ＶＤＳ２は、同様に第２のスイッチング手段Ｑ２に並列接続されている。
【０１０４】
第２のピーク値検出回路ＰＤ２は、第２のドレイン・ソース間電圧検出回路ＶＤＳ２の出力を制御入力してピーク値を検出する。
【０１０５】
第１のゲートドライブ手段ＧＤ１は、第２のピーク値検出回路ＰＤ２の検出出力を制御入力してゲートがドライブ方向の極性になるゲート電圧を発生して第１の同期整流器ＳＲ１のゲートをドライブする。
【０１０６】
同様に第２のゲートドライブ手段ＧＤ２は、第１のピーク値検出回路ＰＤ１の検出出力を制御入力してゲート電圧を発生して第２の同期整流器ＳＲ２のゲートをドライブする。
【０１０７】
そうして、たとえば第１のスイッチング手段Ｑ１が昇圧チョッパ動作をしていると、第１のピーク電圧検出手段ＰＶＤ１が大きなピーク値を検出するので、ゲートドライブ手段ＧＤ２を介して第１の同期整流器ＳＲ２がゲートドライブされて同期整流状態となり、逆電流が流れやすくなる。
【０１０８】
反対に、第２のスイッチング手段Ｑ２が昇圧チョッパ動作をしていると、第２のピーク電圧検出手段ＰＶＤ２およびゲートドライブ手段ＧＤ１を介して第１の同期整流器ＳＲ１が同期整流状態になる。
【０１０９】
図４は、本発明の昇圧チョッパ装置の第３の実施形態における各部の電圧、電流波形を示す波形図である。
【０１１０】
図において、（ａ）ないし（ｈ）は以下のとおりである。
（ａ）ＶＤＳ（Ｑ１） ；第１のスイッチング手段Ｑ１のドレイン・ソース間電圧波形
（ｂ）ＶＤＳ（Ｑ２） ；第２のスイッチング手段Ｑ２のドレイン・ソース間電圧波形
（ｃ）ＶＧＳ（ＳＲ１）；第１の同期整流器ＳＲ１のゲート電圧波形
（ｄ）ＩＤ（ＳＲ１） ；第１の同期整流器ＳＲ１のドレイン電流波形
（ｅ）ＶＧＳ（ＳＲ２）；第２の同期整流器ＳＲ２のゲート電圧波形
（ｆ）ＩＤ（ＳＲ２） ；第２の同期整流器ＳＲ２の電流波形
（ｇ）Ｉｉｎ ；入力電流波形
（ｈ）ＩＬ２ ；第２のインダクタＬ２の電流波形
図５は、図４において第２の昇圧チョッパ回路が作動中の主要部の電圧、電流波形を時間軸を引き延ばして示す波形図である。
【０１１１】
図６は、同じく第１の昇圧チョッパ回路が作動中の主要部の電圧、電流波形を時間軸を引き延ばして示す波形図である。
【０１１２】
各図において、図４におけると同一項目については同一記号を付している。
【０１１３】
図７は、本発明の昇圧チョッパ装置の第４の実施形態を示す回路図である。
【０１１４】
図において、図３と同一部分については同一符号を付して説明は省略する。
【０１１５】
本実施形態は、単一のピーク電圧検出手段ＰＶＤ１のみを用いている点で異なる。
【０１１６】
すなわち、ピーク電圧検出手段ＰＶＤ１のドレイン・ソース間電圧検出回路ＶＤＳ１を第１のスイッチング手段Ｑ１に並列接続し、その検出出力をピーク値検出回路ＰＤ１に制御入力してピーク電圧を検出する。そして、その検出出力を第２のゲートドライブ手段ＧＤ２に制御入力するとともに、反転回路ＩＮＶ１を介して第１のゲートドライブ手段ＧＤ１に制御入力している。
【０１１７】
図８は、本発明の昇圧チョッパ装置の第５の実施形態を示す回路図である。
【０１１８】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１１９】
本実施形態は、第１の交流電源電圧極性検出手段ＶＰＤ１および第２の交流電源電圧検出手段ＶＰＤ２を用いて同期整流器ＳＲ１、ＳＲ２を制御するようにしている点で異なる。
【０１２０】
すなわち、第１の交流電源電圧極性検出手段ＶＰＤ１を第１の同期整流器ＳＲ１に並列接続し、その検出出力を第１のゲートドライブ手段ＧＤ１に制御入力するように構成する。また、第２の交流電源電圧検出手段ＶＰＤ２を第２の同期整流器ＳＲ２に並列接続し、その検出出力を第２のゲートドライブ手段ＧＤ２に制御入力するように構成している。
【０１２１】
図９は、本発明の昇圧チョッパ装置の第５の実施形態における各部の電圧波形を示す波形図である。
【０１２２】
図において、（ａ）ないし（ｃ）は以下のとおりである。
（ａ）Ｖａｃ ；交流電源電圧波形
（ｂ）ＶＧＳ（ＳＲ１）；第１の同期整流器ＳＲ１のゲート電圧波形
（ｃ）ＶＧＳ（ＳＲ２）；第２の同期整流器ＳＲ２のゲート電圧波形
本実施形態においては、図８および図９から理解できるように、第１の交流電源電圧極性検出手段ＶＰＤ１が第１の同期整流器ＳＲ１に印加される交流電源電圧が負極性であることを検出すると、第１のゲートドライブ手段ＧＤ１からゲート電圧が出力されるので、第１の同期整流器ＳＲ１は同期整流状態になる。
【０１２３】
また、第２の交流電源電圧検出手段ＶＰＤ２が第２の同期整流器ＳＲ２に印加される交流電源電圧が負極性であることを検出すると、第２のゲートドライブ手段ＧＤ２からゲート電圧が出力されるので、第２の同期整流器ＳＲ２は同期整流状態になる。
【０１２４】
図１０は、本発明の昇圧チョッパ装置の第６の実施形態を示す回路図である。
【０１２５】
図において、図８と同一部分については同一符号を付して説明は省略する。
【０１２６】
本実施形態は、単一の交流電源電圧極性検出手段ＶＰＤ１のみを用いている点で異なる。
【０１２７】
すなわち、交流電源電圧極性検出手段ＶＰＤ１の接続位置および第１の同期整流器ＳＲ１に対する接続は図８と同様であるが、さらに加えて反転回路ＩＮＶ２を介して第２のゲートドライブ手段ＧＤ２に制御入力している。
【０１２８】
図１１は、本発明の昇圧チョッパ装置の第７の実施形態を示す回路図である。
【０１２９】
図において、図３と同一部分については同一符号を付して説明は省略する。
【０１３０】
本実施形態は、さらに第１および第２のスイッチング手段Ｑ１、Ｑ２を昇圧チョッパとして動作していない期間中同期整流器として作動させるように構成している点で異なる。
【０１３１】
ＩＣ１は第１の高力率制御用ＩＣ、ＩＣ２は第２の高力率制御用ＩＣ、ＣＰ１は第１の比較回路、ＣＰ２は第２の比較回路、ＧＤ３は第３のゲートドライブ回路、ＧＤ４は第４のゲートドライブ回路である。なお、高力率制御用ＩＣは、しはんされている。
【０１３２】
第１および第２の高力率制御用ＩＣは、交流入力電流が高力率になるように交流電源位相に応じて発振周波数を自動的に制御する発振回路を構成している。
【０１３３】
第１および第２の比較回路ＣＰ１、ＣＰ２は、制御入力信号電圧の高い方を優先して出力する論理回路であって、第１または第２の高力率制御用ＩＣの発振出力と第２または第１のピーク値検出回路ＰＶＤ２、ＰＶＤ１の出力とを比較して、その出力をゲートドライブ手段ＧＤ３またはＧＤ４に制御入力するように接続されている。
【０１３４】
第３および第４のゲートドライブ回路ＧＤ３、４は、第１および第２のスイッチング手段Ｑ１、Ｑ２に印加するゲート電圧を発生する。
【０１３５】
図１２は、本発明の昇圧チョッパ装置の第７の実施形態における各部の電圧波形を示す波形図である。
【０１３６】
図において、（ａ）ないし（ｆ）は以下のとおりである。
（ａ）ＶＤＳ（Ｑ１） ；第１のスイッチング手段Ｑ１のドレイン・ソース間電圧
（ｂ）ＶＧＳ（Ｑ１） ；第１のスイッチング手段Ｑ１のゲート電圧
（ｃ）ＶＧＳ（ＳＲ１）；第１の同期整流器ＳＲ２のゲート電圧
（ｄ）ＶＤＳ（Ｑ２） ；第２のスイッチング手段Ｑ２のドレイン・ソース間電圧
（ｅ）ＶＧＳ（Ｑ２） ；第２のスイッチング手段Ｑ２の
（ｆ）ＶＧＳ（ＳＲ２）；第２の同期整流器ＳＲ２のゲート電圧
図１３は、本発明の昇圧チョッパ装置の第８の実施形態を示す回路図である。
【０１３７】
図において、図１１と同一部分については同一符号を付して説明は省略する。
【０１３８】
本実施形態は、単一のピーク電圧検出手段ＰＶＤ１のみを用いている点で異なる。
【０１３９】
すなわち、ピーク電圧検出手段ＰＶＤ１のドレイン・ソース間電圧検出回路ＶＤＳ１を第１のスイッチング手段Ｑ１に並列接続し、その検出出力をピーク値検出回路ＰＤ１に制御入力してピーク電圧を検出する。そして、その検出出力を第２のゲートドライブ手段ＧＤ２および第２の比較回路ＣＰ２にそれぞれに制御入力するとともに、さらに反転回路ＩＮＶ１を介して第１のゲートドライブ手段ＧＤ１および第１の比較回路ＣＰ１にそれぞれ制御入力している。
【０１４０】
なお、回路動作は図１１と同様である。
【０１４１】
図１４は、本発明の昇圧チョッパ装置の第９の実施形態を示す回路図である。
【０１４２】
図において、図８および図１１と同一部分については同一符号を付して説明は省略する。
【０１４３】
本実施形態は、第１および第２の交流電源電圧極性検出手段ＶＰＤ１、ＶＰＤ２の検出出力によって、同時に第１および第２のスイッチング手段Ｑ１、Ｑ２を同期整流器として制御するように構成した点で異なる。
【０１４４】
すなわち、第１の交流電源電圧極性検出手段ＶＰＤ１の検出出力をゲートドライブ手段ＧＤ１および第１のスイッチング手段Ｑ１の第１の比較回路ＣＰ１に制御入力する。
【０１４５】
同様に第２の交流電源電圧極性検出手段ＶＰＤ２の検出出力をゲートドライブ手段ＧＤ２および第２のスイッチング手段Ｑ２の第２の比較回路ＣＰ２に制御入力する。
【０１４６】
図１５は、本発明の昇圧チョッパ装置の第１０の実施形態を示す回路図である。
【０１４７】
図において、図１４と同一部分については同一符号を付して説明は省略する。
【０１４８】
本実施形態は、単一の交流電源電圧検出手段ＶＰＤ１のみを用いている点で異なる。
【０１４９】
すなわち、交流電源電圧極性検出手段ＶＰＤ１の接続位置および第１の同期整流器ＳＲ１および第１のスイッチング手段Ｑ１側への接続は図１４と同様であるが、さらに加えて反転回路ＩＮＶ２を介して第２のゲートドライブ手段ＧＤ２および第２の比較回路ＣＰ２に制御入力している。
【０１５０】
図１６は、本発明の電気負荷作動装置の第２の実施形態を示す回路図である。
【０１５１】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１５２】
本実施形態は、負荷ＬＣが放電ランプ高周波点灯装置からなる点で異なる。
【０１５３】
すなわち、電気負荷ＬＣは、高周波インバータＨＦＩ、限流インピーダンスＳＴ、放電ランプＤＬ、点灯状態検出手段ＯＤおよび負帰還制御手段ＮＦＢから構成されている。
【０１５４】
高周波インバータＨＦＩは、一対のスイッチング手段Ｑ３、Ｑ４およびゲートドライブ回路ＧＤ５からなる。
【０１５５】
一対のスイッチング手段Ｑ３、Ｑ４は、同極性に直列接続して、昇圧チョッパ装置の直流出力端子間に接続している。
【０１５６】
ゲートドライブ回路ＧＤ５は、一対のスイッチング手段Ｑ３、Ｑ４に対して制御信号を供給して交互にスイッチングさせる。
【０１５７】
限流インピーダンスＳＴは、インダクタからなり、放電ランプＤＬと直列接続されて高周波インバータＨＦＩの出力端間に接続されている。
【０１５８】
放電ランプＤＬは、蛍光ランプからなる。
【０１５９】
点灯状態検出手段ＯＤは、ランプ電圧検出手段ＶＬＤおよびランプ電流検出手段ＩＬＤからなる。
【０１６０】
負帰還制御手段ＮＦＢは、点灯状態検出手段ＯＤの検出信号からランプ電力を演算して、ランプ電力が一定になるように負帰還的にゲート制御手段ＧＣに制御信号を供給する。
【０１６１】
なお、Ｃ３は直流カットコンデンサである。また、Ｃ４はフィラメント加熱コンデンサである。
【０１６２】
【発明の効果】
請求項１ないし３の各発明によれば、交流電源電圧の一方の半サイクルの期間中に第１のインダクタ、第１のスイッチング手段および第１のダイオードを備えた第１の昇圧チョッパ回路が作動し、他方の半サイクルの期間中に第２のインダクタ、第２のスイッチング手段および第２のダイオードを備えた第２の昇圧チョッパ回路が作動し、各昇圧チョッパの直流出力によって共通の平滑コンデンサを充電して平滑化された直流電圧を負荷に印加して付勢できるが、各昇圧チョッパ回路に対して第１および第２の同期整流器を逆直列接続してなる同期整流器逆直列回路を一対の交流入力端子と第１および第２の昇圧チョッパ回路との間において線間に挿入して昇圧チョッパ動作の際の電流通路手段を構成したことにより、昇圧チョッパ回路の作動中に同期整流器を電流が通流する際の損失が少なくなり高い変換効率を有し、かつコモンモードノイズが少ないとともに、スイッチング手段の両端のピーク電圧を検出して同期整流器の同期制御を行うので、回路構成が簡単で、しかも制御が確実な昇圧チョッパ装置を提供することができる。
【０１６３】
請求項２の発明によれば、加えて同期整流器が同期的に逆電流を流すように構成されたＦＥＴからなることにより、損失が少なくて変換効率が一層高いとともに、制御が容易な昇圧チョッパ装置を提供することができる。
【０１６４】
請求項３の発明によれば、加えて第１および第２のスイッチング手段をＦＥＴにて構成するとともに、昇圧チョッパとして作動していない半サイクル期間中にスイッチング手段を同期整流器として作動させて電流通流手段にすることにより、一層損失が少なくて変換効率が高い昇圧チョッパ装置を提供することができる。
【０１６５】
請求項４の発明によれば、請求項１ないし３の効果を有する電気負荷作動装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の昇圧チョッパ装置および電気負荷作動装置の第１の実施形態を示す回路図
【図２】 本発明の昇圧チョッパ装置の第２の実施形態を示す回路図
【図３】 本発明の昇圧チョッパ装置の第３の実施形態を示す回路図
【図４】 本発明の昇圧チョッパ装置の第３の実施形態における各部の電圧、電流波形を示す波形図
【図５】 図4において第２の昇圧チョッパ回路が作動中の主要部の電圧、電流波形を時間軸を引き延ばして示す波形図
【図６】 同じく第１の昇圧チョッパ回路が作動中の主要部の電圧、電流波形を時間軸を引き延ばして示す波形図
【図７】 本発明の昇圧チョッパ装置の第４の実施形態を示す回路図
【図８】 本発明の昇圧チョッパ装置の第５の実施形態を示す回路図
【図９】 本発明の昇圧チョッパ装置の第５の実施形態における各部の電圧波形を示す波形図
【図１０】 本発明の昇圧チョッパ装置の第６の実施形態を示す回路図
【図１１】 本発明の昇圧チョッパ装置の第７の実施形態を示す回路図
【図１２】 本発明の昇圧チョッパ装置の第７の実施形態における各部の電圧波形を示す波形図
【図１３】 本発明の昇圧チョッパ装置の第８の実施形態を示す回路図
【図１４】 本発明の昇圧チョッパ装置の第９の実施形態を示す回路図
【図１５】 本発明の昇圧チョッパ装置の第１０の実施形態を示す回路図
【図１６】 本発明の電気負荷作動装置の第２の実施形態を示す回路図
【図１７】 本発明の前提となる昇圧チョッパ装置を示す回路図
【符号の説明】
ＡＳ…交流電源
ａ…交流入力端子
ｂ…交流入力端子
ＮＦ…ノイズフィルタ
Ｃ１…高周波バイパスコンデンサ
ＳＲＳ…同期整流器逆直列回路
ＳＲ１…第１の同期整流器
ＳＲ２…第２の同期整流器
ＢＵＴ１…第１の昇圧チョッパ回路
Ｌ１…第１のインダクタ
Ｑ１…第１のスイッチング手段
Ｄ１…第１のダイオード
ＢＵＴ２…第２の昇圧チョッパ回路
Ｌ２…第２のインダクタ
Ｑ２…第２のスイッチング手段
Ｄ２…第２のダイオード
Ｃ２…平滑コンデンサ
ｃ…直流出力端子
ｄ…直流出力端子
ＬＣ…負荷
ＰＶＤ１…第１のピーク電圧検出手段
ＶＤＳ１…第１のドレイン・ソース間電圧検出回路
ＰＤ１…第１のピーク値検出回路
ＰＶＤ２…第２のピーク電圧検出手段
ＶＤＳ２…第２のドレイン・ソース間電圧検出回路
ＰＤ２…第２のピーク値検出回路
ＧＤ１…第１のゲートドライブ手段
ＧＤ２…第２のゲートドライブ手段
【発明の属する技術分野】
本発明は、昇圧チョッパ装置およびこれを用いた電気負荷作動装置に関する。
【０００２】
【従来の技術】
図１７は、本発明の前提となる昇圧チョッパ装置を示す回路図である。
【０００３】
この昇圧チョッパ装置は、本発明者らが先に提案したもので、特願平７−１４９２３７号として出願されている。
【０００４】
上記昇圧チョッパ装置は、交流電源１０１に接続される交流入力端子ｔｉ１、ｔｉ２と直流出力端子ｔｏ１、ｔｏ２と間に一方の交流入力端子ｔｉ１の電圧が正極性のときに作動する第１の昇圧チョッパ回路１０２Ａと、他方の交流入力端子ｔｉ２の電圧が正極性のときに作動する第２の昇圧チョッパ回路１０２Ｂとを対称的で並列的に接続し、それぞれの昇圧チョッパ回路１０２Ａ、１０２Ｂの直流出力によって充電される共通の平滑コンデンサ１０３を直流出力端子ｔｏ１、ｔｏ２間に接続し、さらにそれぞれの昇圧チョッパ回路１０２Ａ、１０２Ｂと交流電源１０１との間に直列に挿入される一対のダイオード１０４Ａ、１０４Ｂからなるダイオード逆直列回路１０４を交流入力端子ｔｉ１、ｔｉ２間に接続した回路構成を備えている。なお、図中符号１０５は負荷で、直流出力端子ｔｏ１、ｔｏ２間に接続される。
【０００５】
第１の昇圧チョッパ回路１０２Ａは、第１のインダクタ１０２Ａ１、第１のスイッチング手段１０２Ａ２および第１のダイオード１０２Ａ３を備えている。
【０００６】
第１のインダクタ１０２Ａ１および第１のダイオード１０２Ａ３は、交流入力端子ｔｉ１と直流出力端子ｔｏ１との間に直列接続されている。
【０００７】
第１のスイッチング手段１０２Ａ２は、第１のインダクタ１０２Ａ１および第１のダイオード１０２Ａ３の接続点と、ダイオード逆直列回路１０４のダイオード１０４Ａおよび１０４Ｂの接続点と、直流出力端子ｔｏ２とに接続している。
【０００８】
同様に第２の昇圧チョッパ装置１０２Ｂは、第２のインダクタ１０２Ｂ１、第２のスイッチング手段１０２Ｂ２および第２のダイオード１０２Ｂ３を備えている。
【０００９】
第２のインダクタ１０２Ｂ１および第２のダイオード１０２Ｂ３は、交流入力端子ｔｉ２と直流出力端子ｔｏ２との間に直列接続されている。
【００１０】
第２のスイッチング手段１０２Ｂ２は、第２のインダクタ１０２Ｂ１および第２のダイオード１０Ｂ３の接続点と、ダイオード逆直列回路１０４のダイオード１０４Ａおよび１０４Ｂの接続点と、直流出力端子ｔｏ２とに接続している。
【００１１】
上記した本発明の前提となる昇圧チョッパ装置は、入力電流が通過するダイオード１０４Ａ、１０４Ｂが２個であるから、単一の昇圧チョッパ回路にブリッジ形全波整流回路を組み合わせてなり、入力電流がブリッジ形全波整流回路の４個のダイオードを通過する回路構成の場合では変換効率が９５％程度であるのに対して、入力整流ダイオードの損失が１／２になって、変換効率が９７〜９８％近くまで改善する。
【００１２】
また、交流電源の端子電圧が高周波で振動することがないため、コモンモードノイズの発生も少ない。
【００１３】
【発明が解決しようとする課題】
しかし、さらに良好な変換効率を備えていれば、回路損失による放熱量が減少し、これに伴い装置の小形化、軽量化およびコストダウンを図れるので、望ましいことである。
【００１４】
本発明は、変換効率をさらに向上した昇圧チョッパ装置およびこれを用いた電気負荷作動装置を提供することを目的とする。
【００１５】
【課題を達成するための手段】
請求項１の発明の昇圧チョッパ装置は、交流電源に接続する一対の入力端子と；一対の直流出力端子と；一対の直流出力端子間に接続された共通の平滑コンデンサと；一方の入力端子および一方の直流出力端子の間に直列的に接続された第１のインダクタおよび第１のダイオードの直列回路、ならびに第１のインダクタおよび第１のダイオードの接続点と他方の直流出力端子との間に接続された第１のスイッチング手段を備え、一方の入力端子に印加される電圧が正のときに作動して平滑コンデンサを充電する第１の昇圧チョッパ回路と；他方の入力端子および他方の直流出力端子の間に直列的に接続された第２のインダクタおよび第２のダイオードの直列回路、ならびに第２のインダクタおよび第２のダイオードの接続点と他方の直流出力端子との間に接続された第２のスイッチング手段を備え 、他方の入力端子に印加される電圧が正のときに作動して平滑コンデンサを充電する第２の昇圧チョッパ回路と；逆直列接続された第１および第２の同期整流器からなり、一対の入力端子および第１および第２の昇圧チョッパ回路の間において線間に挿入されるとともに一対の同期整流器の接続点を第１および第２のスイッチング手段の接続点に接続してなる同期整流器逆直列回路と；少なくとも一方のスイッチング手段に並列接続されたピーク電圧検出手段と；ピーク電圧検出手段の出力に基づいて同期整流器を同期的にドライブするドライブ手段と；を具備していることを特徴としている。
【００１６】
本発明および以下の各発明において、特に指定しない限り用語の定義および技術的意味は次による。
【００１７】
＜スイッチング手段について＞
第１のスイッチング手段および第２のスイッチング手段は、高周波でスイッチングするものであれば、どのようなものでもよく、たとえばＦＥＴ、バイポーラトランジスタなどを用いることができる。しかし、逆方向に電流が流れ得る機能が付与されているのが好ましい。なぜなら、後述する同期整流器による電流の交流電源への還流の他に、スイッチング手段を経由した還流をも行わせることが可能になり、さらに損失が低下するからである。
【００１８】
スイッチング手段自体に逆方向に電流が流れ得る機能を備えていない場合には、ダイオードなどを逆方向電流通流手段としてスイッチング手段に外付けで接続することにより、逆電流が流れ得る機能が付与されていてもよい。たとえば、バイポーラトランジスタの場合には、ダイオードを逆並列に接続すればよい。しかし、ＦＥＴの場合は、寄生ダイオードが逆方向電流通流手段として作用するので、そのまま使用することができる。また、ＦＥＴは、ゲート・ソース間にゲートがドライブ方向の極性になるようにゲート電圧を印加することにより、ソース・ドレイン間の抵抗が小さくなってソース・ドレイン間に逆電流を低損失で流すことができる特性を備えているので、この特性を利用した同期整流器として作用させて逆方向の電流通流手段を得るようにしてもよい。
【００１９】
＜平滑コンデンサについて＞
平滑コンデンサは、電解コンデンサのように静電容量の大きなコンデンサからなり、第１および第２の昇圧チョッパの直流出力に対して共通の平滑化手段として機能して、平滑化された直流電圧を直流出力端子間に印加する。
【００２０】
＜第１および第２の昇圧チョッパ回路について＞
第１の昇圧チョッパ回路は、第１のインダクタ、第１のスイッチング手段および第１のダイオードを備えて構成され、交流入力端子の一方に印加される電圧が正極性であるときに作動する。
【００２１】
同様に第２の昇圧チョッパ回路は、第２のインダクタ、第２のスイッチング手段および第２のダイオードを備えて構成され、交流入力端子の他方に印加される電圧が正極性であるときに作動する。
【００２２】
したがって、交流電源電圧の正の半サイクルの期間中には第１の昇圧チョッパ回路が作動し、負の半サイクルの期間中には第２の昇圧チョッパ回路が作動する。
【００２３】
＜同期整流器逆直列回路について＞
同期整流器逆直列回路は、第１および第２の同期整流器を逆直列接続して構成されていて、交流入力端子および第１および第２の昇圧チョッパ回路の間において線間に挿入されている。
【００２４】
「同期整流器」とは、整流作用を行わせるのと同期して制御することによって整流作用を行うように構成されたスイッチング手段である。どのようなスイッチング手段を用いて上記のように構成してもよい。しかし、本発明においては、同期整流器としてＦＥＴを用いるのが好適である。なぜなら、ＦＥＴのゲート・ソース間にゲートがドライブ方向の極性になるようにゲート電圧を印加すると、ソース・ドレイン間の抵抗値が小さくなって逆電流を低損失で流せるからである。
【００２５】
また、同期整流作用を交流電圧の半サイクル単位に設定して、半サイクルごとに第１および第２の同期整流器を切り換えると、その制御が簡単になる。
【００２６】
そうして、第１の昇圧チョッパ回路が作動中には、第２の同期整流器を作用させ、また第２の昇圧チョッパ回路が作動中には、第１の同期整流器を作用させるように構成する。
【００２７】
＜ピーク電圧検出手段について＞
ピーク電圧検出手段は、第１および第２のスイッチング手段の少なくとも一方に並列接続される。すなわち、ピーク電圧検出手段は、第１および第２のスイッチング手段にそれぞれピーク電圧検出手段を接続するのでもよいし、第１および第２のスイッチング手段のいずれか一方たとえば第１のスイッチング手段にのみピーク電圧検出手段を並列接続する構成であってもよい。
【００２８】
＜ドライブ手段について＞
ドライブ手段は、ピーク電圧検出手段の検出出力に応じて同期整流器をドライブする手段である。ピーク電圧検出手段が上記の前者の構成の場合、以下のように構成する。すなわち、第１のスイッチング手段に並列接続したピーク電圧検出手段の検出出力で第２の同期整流器のドライブを制御する。また、第２のスイッチング手段に並列接続したピーク電圧検出手段の検出出力で第１の同期整流器のドライブを制御する。
【００２９】
これに対して、上記後者の場合には、第２の同期整流器のドライブの制御については上記の同様であるが、第１の同期整流器のドライブの制御は、ピーク電圧検出手段の検出出力を反転回路を介してドライブを行うように構成する。したがって、ピーク電圧検出手段は、１個でよいから、回路の簡素化を図ることができる。
【００３０】
＜その他の構成について＞
昇圧チョッパ回路の動作中に第１および第２のインダクタから電磁エネルギーが放出された際に流れる減少電流が交流電源側に流れやすいように高周波バイパス用のコンデンサを同期整流器逆直列回路と並列に接続することができる。これにより減少電流が交流電源に直接またはノイズフィルタを経由しないでバイパスされるようになる。
【００３１】
また、交流入力端子と第１および第２の昇圧チョッパ回路との間にノイズフィルタを挿入することができる。ノイズフィルタは、昇圧チョッパ動作によって発生した高周波電流成分が交流電源に流出しないように阻止する機能を備える。一般的には、コモンモードインダクタの前後にコンデンサを線間に挿入してなる回路構成が多く用いられるが、高周波電流成分を阻止するのであれば、どのような回路構成であってもよい。
【００３２】
＜本発明の作用について＞
交流入力端子を交流電源に接続した状態で第１の昇圧チョッパ回路の第１のスイッチング手段に順方向電圧が印加される半サイクルにおいては、第１の昇圧チョッパ回路が作動する。すなわち、第１のスイッチング手段は、高周波でオン、オフを繰り返し、第１のスイッチング手段がオンすると、交流電源から一方の交流入力端子、第１のインダクタ、第１のスイッチング手段、主として同期整流器逆直列回路の第２の同期整流器、他方の交流入力端子および交流電源の経路を増加電流が流れて第１のインダクタに電磁エネルギーが蓄積される。
【００３３】
なお、本発明において、「高周波」とは１ｋＨｚ以上の周波数をいう。また、「増加電流」とは、スイッチオン時点からオフするまで増加していく電流を意味する。さらに、「主として同期整流器の第２の同期整流器」とは、交流電源に還流する増加電流は、殆ど第２の同期整流器を流れるが、これと第２のインダクタを介して並列関係にある第２のスイッチング手段を逆方向に流れる電流もわずかながらあるからである。なお、この電流は、第２のインダクタを経由して流れるため、主として直流成分である。
【００３４】
次に、第１のスイッチング手段がオフすると、第１のインダクタに蓄積されていた電磁エネルギーが放出されて、第１のインダクタから第１のダイオード、平滑コンデンサ、主として同期整流器逆直列回路の第２の同期整流器、交流電源側および第１のインダクタの経路を減少電流が増加電流と同一方向に流れる。なお、「減少電流」とは、スイッチオフ時点から次にオンするまで減少していく電流を意味する。
【００３５】
その結果、一対の直流出力端子間には交流電源電圧より昇圧され、かつ平滑コンデンサにより平滑化された直流電圧が得られる。
【００３６】
以上の動作は、昇圧チョッパとしての動作なので、入力電圧をＶｐ、出力電圧をＶｏとし、第１のスイッチング手段のオン時間をｔＯＮ、オフ時間をｔＯＦＦとすると、概ね下式で表す昇圧された直流電圧が得られる。
【００３７】
Ｖｏ＝Ｖｐ（ｔＯＮ＋ｔＯＦＦ）／ｔＯＦＦ
そうして、第１の昇圧チョッパ回路は、交流電圧が第１のスイッチング手段に対して順方向に印加される半サイクルの間繰り返される。
【００３８】
次に、交流電源電圧が反転して、第２のスイッチング手段に対して順方向電圧が印加される他方の半サイクルになると、第２の昇圧チョッパ回路が作動する。すなわち、第２のスイッチング手段は、第１の昇圧チョッパと同一周波数の高周波でオン、オフを繰り返し、第１のスイッチング手段がオンすると、交流電源から他方の交流入力端子、第２のインダクタ、第２のスイッチング手段、主として同期整流器逆直列回路の第１の同期整流器、一方の交流入力端子および交流電源の経路を増加電流が流れて第２のインダクタに電磁エネルギーが蓄積される。
【００３９】
次に、第２のスイッチング手段がオフすると、第２のインダクタに蓄積されていた電磁エネルギーが放出されて、第２のインダクタから第２のダイオード、平滑コンデンサ、主として同期整流器逆直列回路の第１の同期整流器、交流電源側および第２のインダクタの経路を減少電流が増加電流と同一方向に流れる。
【００４０】
その結果、上記の半サイクルにおいても一対の直流出力端子間には交流電源電圧より昇圧され、かつ平滑コンデンサにより平滑化された同一極性の直流電圧が得られる。
【００４１】
なお、交流電源側に高周波バイパスコンデンサを接続しておくことにより、共通のインダクタに電気エネルギーを蓄積する際の増加電流および共通のインダクタを電源とする減少電流が流れやすくなる。
【００４２】
また、交流入力側にコモンモードインダクタを含むノイズフィルタを接続したとしても、同期整流器逆直列回路の第１および第２の同期整流器の接続点と第１および第２のスイッチング手段の接続点とが接続されると、交流電源の端子電圧が高周波で振動することがないため、コモンモードノイズの発生を抑制することができる。
【００４３】
次に、ピーク電圧検出手段の作用について説明する。
【００４４】
第１および第２のスイッチング手段の一方が昇圧チョッパのスイッチング手段として作動中の場合、その両端にはオフ時に直流出力電圧が現れる。これに対して、他方のスイッチング手段はその寄生ダイオードまたは同期整流器として作用するので、両端には殆ど電圧が現れない。
【００４５】
そこで、ピーク電圧検出手段を前述のように接続することにより、第１および第２のスイッチング手段が昇圧チョッパとして作動しているのか、同期整流器または寄生ダイオードが整流器として作動しているのか、ピーク電圧検出手段の検出出力から識別できる。このため、ピーク電圧検出手段の検出出力に応じて同期整流器を後述するように所要にドライブすることができる。
【００４６】
次に、同期整流器の作用について説明する。
【００４７】
同期整流器は、第１の昇圧チョッパ回路が作動中には、第２の同期整流器が整流作用を行えるようにピーク電圧検出手段により同期して制御される。このとき第１の同期整流器は整流作用を行えないように制御されている。
【００４８】
同様に、第２の昇圧チョッパ回路が作動中には、第１の同期整流器が整流作用を行えるようにピーク電圧検出手段により同期して制御され、このとき第２の同期整流器は整流作用を行えないように制御されている。
【００４９】
そうして、本発明においては、第１および第２の昇圧チョッパ回路に対して同期整流器を一対用いればよく、しかも同期整流器は、その同期整流中の電圧降下が通常の整流器の順方向電圧降下より小さくできるので、損失が極めて少なくなる。
【００５０】
その結果、本発明によれば、約９９％程度の変換効率を得ることができる。
【００５１】
電力変換装置において、その変換効率がたとえ１％でも向上するということは、変換に伴う電力損失がその分減少することである。そして、これにより放熱量が低減するので、装置の小形化、軽量化およびコストダウンに多大な影響を与えることから、本発明の効果は極めて大きい。
【００５２】
また、本発明によれば、スイッチング手段の両端のピーク電圧を検出して同期整流器の同期制御を行うので、回路構成が簡単で、しかも制御が確実になる。
【００５３】
請求項２の発明の昇圧チョッパ装置は、請求項１記載の昇圧チョッパ装置において、同期整流器は、同期的に逆電流を流すように構成されたＦＥＴからなることを特徴としている。
【００５４】
本発明において、「同期的に逆電流を流す」とは、逆電流を流すことによって同期整流を行うことを意味している。ＦＥＴは、そのゲート・ソース間にゲートがドライブ方向の極性になるようにゲート電圧を印加すると、ソース・ドレイン間の抵抗が小さくなり、逆電流を流しても電圧降下が少なくなる。
【００５５】
また、同期整流器としてのＦＥＴは、逆電流が流れているときのドレイン・ソース間電圧ＶＤＳが低いものほど損失が少なくなる。
【００５６】
そうして、本発明においては、同期整流器が上記のように構成されたＦＥＴからなるので、損失が少なくて変換効率が一層高くなるとともに、同期整流器の制御が容易である。
【００５７】
請求項３の発明の昇圧チョッパ装置は、請求項１または２記載の昇圧チョッパ装置において、第１のスイッチング手段および第２のスイッチング手段は、ＦＥＴからなり、昇圧チョッパ回路として作動していないときには、同期整流器として作用して電流通路手段を構成することを特徴としている。
【００５８】
本発明は、昇圧チョッパのスイッチング手段として作用していない半サイクル期間中ＦＥＴを同期整流器として作動させて電流通路手段として用いるように構成したものである。
【００５９】
既述のように、ＦＥＴを同期整流器とするには、ゲート・ソース間にゲートがドライブ方向の極性になるようにゲート電圧を印加することにより、チャンネルが広がり、チャンネル抵抗が小さくなって逆電流が流れやすくする。たとえば、ＦＥＴのゲート・ソース間に交流電圧の半サイクルの期間中順方向電圧を印加するように構成すればよい。
【００６０】
そうして、第１および第２のスイッチング手段を昇圧チョッパとして作動していない半サイクルの期間中同期整流器として作用させることによって、昇圧チョッパ動作における電流の少なくとも一部が流通する。その結果、損失がさらに少なくなる。
【００６１】
しかし、本発明においては、電流が同期整流器を通過して交流電源に還流する経路中にインダクタが直列に介在しているから、この同期整流器として作動するスイッチング手段には、主として直流成分が流れる。
【００６２】
請求項４の発明の電気負荷作動装置は、請求項１ないし３のいずれか一記載の昇圧チョッパ装置と；昇圧チョッパ装置の直流出力端間に接続されて作動する電気負荷と；を具備していることを特徴としている。
【００６３】
本発明において、「電気負荷」とは、昇圧チョッパ装置に対して、その直流出力端間に接続されて作動するあらゆる負荷を含む概念である。たとえば、昇圧チョッパ装置の直流出力端間に入力端を接続した高周波インバータなどであってもよい。
【００６４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００６５】
図１は、本発明の昇圧チョッパ装置および電気負荷作動装置の第１の実施形態を示す回路図である。
【００６６】
図において、ＡＳは交流電源、ａ、ｂは一対の交流入力端子、ＮＦはノイズフィルタ、Ｃ１は高周波バイパスコンデンサ、ＳＲＳは同期整流器逆直列回路、ＢＵＴ１は第１の昇圧チョッパ回路、ＢＵＴ２は第２の昇圧チョッパ回路、Ｃ２は平滑コンデンサ、ｃ、ｄは直流出力端子、ＬＣは負荷である。
【００６７】
＜回路構成について＞
交流電源ＡＳは、たとえば商用１００Ｖ電源である。
【００６８】
ノイズフィルタＮＦは、一端が交流入力端子ａ、ｂに接続し、昇圧チョッパ装置から交流電源ＡＳ側に流出しようとする高周波電流成分を除去する。
【００６９】
高周波バイパスコンデンサＣ１は、後述する第１および第２のインダクタＬ１、Ｌ２と共振しない程度の小容量のコンデンサからなり、ノイズフィルタＮＦの他端間に接続されている。
【００７０】
同期整流器逆直列回路ＳＲＳは、第１の同期整流器ＳＲ１および第２の同期整流器ＳＲ２を互いに逆極性にして直列接続してなり、交流電源ＡＳおよび第１および第２の昇圧チョッパ回路ＢＵＴ１、ＢＵＴ２の間において線間に挿入されている。
【００７１】
第１の昇圧チョッパ回路ＢＵＴ１は、第１のインダクタＬ１、第１のスイッチング手段Ｑ１および第１のダイオードＤ１からなる。
【００７２】
第１のインダクタＬ１は、その一端が高周波バイパスコンデンサＣ１の交流入力端子ａ側の一端に接続し、他端は第１のダイオードＤ１のアノードに接続している。
【００７３】
第１のスイッチング手段Ｑ１は、第１のインダクタＬ１および第１のダイオードＤ１の接続点と、第１の同期整流器ＳＲ１および第２の同期整流器ＳＲ２の接続点との間に接続されている。
【００７４】
第１のダイオードＤ１は、そのカソードが平滑コンデンサＣ２の一端に接続している。
【００７５】
第２の昇圧チョッパ回路ＢＵＴ２は、第２のインダクタＬ２、第２のスイッチング手段Ｑ２および第２のダイオードＤ２からなる。
【００７６】
第２のインダクタＬ２は、その一端が高周波バイパスコンデンサＣ１の交流入力端子ｂ側の一端に接続し、他端は第２のダイオードＤ２のアノードに接続している。
【００７７】
第２のスイッチング手段Ｑ２は、第２のインダクタＬ２および第２のダイオードＤ２の接続点と、第１の同期整流器ＳＲ１および第２の同期整流器ＳＲ２の接続点との間に接続されている。
【００７８】
第２のダイオードＤ２は、そのカソードが平滑コンデンサＣ２の一端に接続している。
【００７９】
平滑コンデンサＣ２は、その他端が第１の同期整流器ＳＲ１および第２の同期整流器ＳＲ２の接続点に接続されている。
【００８０】
直流出力端子ｃ、ｄは、平滑コンデンサＣ２の両端に接続している。
【００８１】
負荷ＬＣは、直流出力端子ｃ、ｄ間に接続されている。
【００８２】
＜回路動作について＞
交流入力端子ａが正極性の電圧となる半サイクル期間中は、第１の昇圧チョッパ回路ＢＵＴ１が昇圧チョッパとして作動する。
【００８３】
すなわち、第１のスイッチング手段Ｑ１が高周波でオンすると、交流電源ＡＳ、交流入力端子ａ、ノイズフィルタＮＦ、第１のインダクタＬ１、第１のスイッチング手段Ｑ１、同期整流器逆直列回路ＳＲＳの第２の同期整流器ＳＲ２、ノイズフィルタＮＦ、交流入力端子ｂおよび交流電源ＡＳの経路を増加電流が流れて、第１のインダクタＬ１に電磁エネルギーが蓄積される。
【００８４】
次に、第１のスイッチング手段Ｑ１がオフすると、第１のインダクタＬ１に蓄積されていた電磁エネルギーが放出されて第１のインダクタＬ１から第１のダイオードＤ１、平滑コンデンサＣ２、同期整流器逆直列回路ＳＲＳの第２の同期整流器ＳＲ２、高周波バイパスコンデンサＣ１および第１のインダクタＬ１の経路を減少電流が流れ、平滑コンデンサＣ２は昇圧された電圧で充電される。
【００８５】
以上の動作を繰り返すうちに交流電源ＡＳの交流電圧の極性が反転すると、次の半サイクル期間中第２の昇圧チョッパ回路ＢＵＴ２が昇圧チョッパとして作動する。
【００８６】
すなわち、第２のスイッチング手段Ｑ２が高周波でオンすると、交流電源ＡＳ、交流入力端子ｂ、ノイズフィルタＮＦ、第２のインダクタＬ２、第２のスイッチング手段Ｑ２、同期整流器逆直列回路ＳＲＳの第１の同期整流器ＳＲ１、ノイズフィルタＮＦ、交流入力端子ａおよび交流電源ＡＳの経路を増加電流が流れて、第２のインダクタＬ２に電磁エネルギーが蓄積される。
【００８７】
次に、第２のスイッチング手段Ｑ２がオフすると、第２のインダクタＬ２に蓄積されていた電磁エネルギーが放出されて第２のインダクタＬ２から第２のダイオードＤ２、平滑コンデンサＣ２、同期整流器逆直列回路ＳＲＳの第１の同期整流器ＳＲ１、高周波バイパスコンデンサＣ１および第２のインダクタＬ２の経路を減少電流が流れ、平滑コンデンサＣ２は昇圧された電圧で充電される。
【００８８】
したがって、交流電源電圧の正負両極性に対して常に直流出力端子ｃ、ｄ間に昇圧された直流電圧が得られ、負荷ＬＣが平滑化された直流出力電圧の印加によって付勢される。
【００８９】
一方、高周波成分がノイズフィルタで除去されるため、交流電源ＡＳからは高力率で低高調波歪の交流電流が流入する。
【００９０】
図２は、本発明の昇圧チョッパ装置の第２の実施形態を示す回路図である。
【００９１】
図において、図１と同一部分については同一符号を付して説明は省略する。
【００９２】
本実施形態は、スイッチング手段および同期整流器としてＦＥＴを用いている点で異なる。
【００９３】
すなわち、第１および第２のスイッチング手段Ｑ１、Ｑ２ならびに第１および第２の同期整流器ＳＲ１、ＳＲ２をエンハンスメント形ＭＯＳＦＥＴによって構成している。
【００９４】
同期整流器ＳＲ１、ＳＲ２を同期整流させるには、ゲート・ソース間にゲートが正極性となるようにゲート電圧を印加する。
【００９５】
図３は、本発明の昇圧チョッパ装置の第３の実施形態を示す回路図である。
【００９６】
図において、図１と同一部分については同一符号を付して説明は省略する。
【００９７】
本実施形態は、同期整流器逆直列回路ＳＲＳの各同期整流器ＳＲ１、ＳＲ２を第１および第２のスイッチング手段Ｑ１およびＱ２の両端間に現れる電圧のピーク値によって制御するように構成している点で異なる。
【００９８】
ＰＶＤ１は第１のピーク電圧検出手段、ＰＶＤ２は第２のピーク電圧検出手段、ＧＤ１は第１のゲートドライブ手段、ＧＤ２は第２のゲートドライブ手段である。
【００９９】
第１のピーク電圧検出手段ＰＶＤ１は、第１のドレイン・ソース間電圧検出回路ＶＤＳ１および第１のピーク値検出回路ＰＤ１からなる。
【０１００】
第１のドレイン・ソース間電圧検出回路ＶＤＳ１は、第１のスイッチング手段Ｑ１に並列接続されている。
【０１０１】
第１のピーク値検出回路ＰＤ１は、第１のドレイン・ソース間電圧検出回路ＶＤＳ１の出力を制御入力してピーク値を検出する。
【０１０２】
第２のピーク電圧検出手段ＰＶＤ２は、第２のドレイン・ソース間電圧検出回路ＶＤＳ２および第１のピーク値検出回路ＰＤ２からなる。
【０１０３】
第２のドレイン・ソース間電圧検出回路ＶＤＳ２は、同様に第２のスイッチング手段Ｑ２に並列接続されている。
【０１０４】
第２のピーク値検出回路ＰＤ２は、第２のドレイン・ソース間電圧検出回路ＶＤＳ２の出力を制御入力してピーク値を検出する。
【０１０５】
第１のゲートドライブ手段ＧＤ１は、第２のピーク値検出回路ＰＤ２の検出出力を制御入力してゲートがドライブ方向の極性になるゲート電圧を発生して第１の同期整流器ＳＲ１のゲートをドライブする。
【０１０６】
同様に第２のゲートドライブ手段ＧＤ２は、第１のピーク値検出回路ＰＤ１の検出出力を制御入力してゲート電圧を発生して第２の同期整流器ＳＲ２のゲートをドライブする。
【０１０７】
そうして、たとえば第１のスイッチング手段Ｑ１が昇圧チョッパ動作をしていると、第１のピーク電圧検出手段ＰＶＤ１が大きなピーク値を検出するので、ゲートドライブ手段ＧＤ２を介して第１の同期整流器ＳＲ２がゲートドライブされて同期整流状態となり、逆電流が流れやすくなる。
【０１０８】
反対に、第２のスイッチング手段Ｑ２が昇圧チョッパ動作をしていると、第２のピーク電圧検出手段ＰＶＤ２およびゲートドライブ手段ＧＤ１を介して第１の同期整流器ＳＲ１が同期整流状態になる。
【０１０９】
図４は、本発明の昇圧チョッパ装置の第３の実施形態における各部の電圧、電流波形を示す波形図である。
【０１１０】
図において、（ａ）ないし（ｈ）は以下のとおりである。
（ａ）ＶＤＳ（Ｑ１） ；第１のスイッチング手段Ｑ１のドレイン・ソース間電圧波形
（ｂ）ＶＤＳ（Ｑ２） ；第２のスイッチング手段Ｑ２のドレイン・ソース間電圧波形
（ｃ）ＶＧＳ（ＳＲ１）；第１の同期整流器ＳＲ１のゲート電圧波形
（ｄ）ＩＤ（ＳＲ１） ；第１の同期整流器ＳＲ１のドレイン電流波形
（ｅ）ＶＧＳ（ＳＲ２）；第２の同期整流器ＳＲ２のゲート電圧波形
（ｆ）ＩＤ（ＳＲ２） ；第２の同期整流器ＳＲ２の電流波形
（ｇ）Ｉｉｎ ；入力電流波形
（ｈ）ＩＬ２ ；第２のインダクタＬ２の電流波形
図５は、図４において第２の昇圧チョッパ回路が作動中の主要部の電圧、電流波形を時間軸を引き延ばして示す波形図である。
【０１１１】
図６は、同じく第１の昇圧チョッパ回路が作動中の主要部の電圧、電流波形を時間軸を引き延ばして示す波形図である。
【０１１２】
各図において、図４におけると同一項目については同一記号を付している。
【０１１３】
図７は、本発明の昇圧チョッパ装置の第４の実施形態を示す回路図である。
【０１１４】
図において、図３と同一部分については同一符号を付して説明は省略する。
【０１１５】
本実施形態は、単一のピーク電圧検出手段ＰＶＤ１のみを用いている点で異なる。
【０１１６】
すなわち、ピーク電圧検出手段ＰＶＤ１のドレイン・ソース間電圧検出回路ＶＤＳ１を第１のスイッチング手段Ｑ１に並列接続し、その検出出力をピーク値検出回路ＰＤ１に制御入力してピーク電圧を検出する。そして、その検出出力を第２のゲートドライブ手段ＧＤ２に制御入力するとともに、反転回路ＩＮＶ１を介して第１のゲートドライブ手段ＧＤ１に制御入力している。
【０１１７】
図８は、本発明の昇圧チョッパ装置の第５の実施形態を示す回路図である。
【０１１８】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１１９】
本実施形態は、第１の交流電源電圧極性検出手段ＶＰＤ１および第２の交流電源電圧検出手段ＶＰＤ２を用いて同期整流器ＳＲ１、ＳＲ２を制御するようにしている点で異なる。
【０１２０】
すなわち、第１の交流電源電圧極性検出手段ＶＰＤ１を第１の同期整流器ＳＲ１に並列接続し、その検出出力を第１のゲートドライブ手段ＧＤ１に制御入力するように構成する。また、第２の交流電源電圧検出手段ＶＰＤ２を第２の同期整流器ＳＲ２に並列接続し、その検出出力を第２のゲートドライブ手段ＧＤ２に制御入力するように構成している。
【０１２１】
図９は、本発明の昇圧チョッパ装置の第５の実施形態における各部の電圧波形を示す波形図である。
【０１２２】
図において、（ａ）ないし（ｃ）は以下のとおりである。
（ａ）Ｖａｃ ；交流電源電圧波形
（ｂ）ＶＧＳ（ＳＲ１）；第１の同期整流器ＳＲ１のゲート電圧波形
（ｃ）ＶＧＳ（ＳＲ２）；第２の同期整流器ＳＲ２のゲート電圧波形
本実施形態においては、図８および図９から理解できるように、第１の交流電源電圧極性検出手段ＶＰＤ１が第１の同期整流器ＳＲ１に印加される交流電源電圧が負極性であることを検出すると、第１のゲートドライブ手段ＧＤ１からゲート電圧が出力されるので、第１の同期整流器ＳＲ１は同期整流状態になる。
【０１２３】
また、第２の交流電源電圧検出手段ＶＰＤ２が第２の同期整流器ＳＲ２に印加される交流電源電圧が負極性であることを検出すると、第２のゲートドライブ手段ＧＤ２からゲート電圧が出力されるので、第２の同期整流器ＳＲ２は同期整流状態になる。
【０１２４】
図１０は、本発明の昇圧チョッパ装置の第６の実施形態を示す回路図である。
【０１２５】
図において、図８と同一部分については同一符号を付して説明は省略する。
【０１２６】
本実施形態は、単一の交流電源電圧極性検出手段ＶＰＤ１のみを用いている点で異なる。
【０１２７】
すなわち、交流電源電圧極性検出手段ＶＰＤ１の接続位置および第１の同期整流器ＳＲ１に対する接続は図８と同様であるが、さらに加えて反転回路ＩＮＶ２を介して第２のゲートドライブ手段ＧＤ２に制御入力している。
【０１２８】
図１１は、本発明の昇圧チョッパ装置の第７の実施形態を示す回路図である。
【０１２９】
図において、図３と同一部分については同一符号を付して説明は省略する。
【０１３０】
本実施形態は、さらに第１および第２のスイッチング手段Ｑ１、Ｑ２を昇圧チョッパとして動作していない期間中同期整流器として作動させるように構成している点で異なる。
【０１３１】
ＩＣ１は第１の高力率制御用ＩＣ、ＩＣ２は第２の高力率制御用ＩＣ、ＣＰ１は第１の比較回路、ＣＰ２は第２の比較回路、ＧＤ３は第３のゲートドライブ回路、ＧＤ４は第４のゲートドライブ回路である。なお、高力率制御用ＩＣは、しはんされている。
【０１３２】
第１および第２の高力率制御用ＩＣは、交流入力電流が高力率になるように交流電源位相に応じて発振周波数を自動的に制御する発振回路を構成している。
【０１３３】
第１および第２の比較回路ＣＰ１、ＣＰ２は、制御入力信号電圧の高い方を優先して出力する論理回路であって、第１または第２の高力率制御用ＩＣの発振出力と第２または第１のピーク値検出回路ＰＶＤ２、ＰＶＤ１の出力とを比較して、その出力をゲートドライブ手段ＧＤ３またはＧＤ４に制御入力するように接続されている。
【０１３４】
第３および第４のゲートドライブ回路ＧＤ３、４は、第１および第２のスイッチング手段Ｑ１、Ｑ２に印加するゲート電圧を発生する。
【０１３５】
図１２は、本発明の昇圧チョッパ装置の第７の実施形態における各部の電圧波形を示す波形図である。
【０１３６】
図において、（ａ）ないし（ｆ）は以下のとおりである。
（ａ）ＶＤＳ（Ｑ１） ；第１のスイッチング手段Ｑ１のドレイン・ソース間電圧
（ｂ）ＶＧＳ（Ｑ１） ；第１のスイッチング手段Ｑ１のゲート電圧
（ｃ）ＶＧＳ（ＳＲ１）；第１の同期整流器ＳＲ２のゲート電圧
（ｄ）ＶＤＳ（Ｑ２） ；第２のスイッチング手段Ｑ２のドレイン・ソース間電圧
（ｅ）ＶＧＳ（Ｑ２） ；第２のスイッチング手段Ｑ２の
（ｆ）ＶＧＳ（ＳＲ２）；第２の同期整流器ＳＲ２のゲート電圧
図１３は、本発明の昇圧チョッパ装置の第８の実施形態を示す回路図である。
【０１３７】
図において、図１１と同一部分については同一符号を付して説明は省略する。
【０１３８】
本実施形態は、単一のピーク電圧検出手段ＰＶＤ１のみを用いている点で異なる。
【０１３９】
すなわち、ピーク電圧検出手段ＰＶＤ１のドレイン・ソース間電圧検出回路ＶＤＳ１を第１のスイッチング手段Ｑ１に並列接続し、その検出出力をピーク値検出回路ＰＤ１に制御入力してピーク電圧を検出する。そして、その検出出力を第２のゲートドライブ手段ＧＤ２および第２の比較回路ＣＰ２にそれぞれに制御入力するとともに、さらに反転回路ＩＮＶ１を介して第１のゲートドライブ手段ＧＤ１および第１の比較回路ＣＰ１にそれぞれ制御入力している。
【０１４０】
なお、回路動作は図１１と同様である。
【０１４１】
図１４は、本発明の昇圧チョッパ装置の第９の実施形態を示す回路図である。
【０１４２】
図において、図８および図１１と同一部分については同一符号を付して説明は省略する。
【０１４３】
本実施形態は、第１および第２の交流電源電圧極性検出手段ＶＰＤ１、ＶＰＤ２の検出出力によって、同時に第１および第２のスイッチング手段Ｑ１、Ｑ２を同期整流器として制御するように構成した点で異なる。
【０１４４】
すなわち、第１の交流電源電圧極性検出手段ＶＰＤ１の検出出力をゲートドライブ手段ＧＤ１および第１のスイッチング手段Ｑ１の第１の比較回路ＣＰ１に制御入力する。
【０１４５】
同様に第２の交流電源電圧極性検出手段ＶＰＤ２の検出出力をゲートドライブ手段ＧＤ２および第２のスイッチング手段Ｑ２の第２の比較回路ＣＰ２に制御入力する。
【０１４６】
図１５は、本発明の昇圧チョッパ装置の第１０の実施形態を示す回路図である。
【０１４７】
図において、図１４と同一部分については同一符号を付して説明は省略する。
【０１４８】
本実施形態は、単一の交流電源電圧検出手段ＶＰＤ１のみを用いている点で異なる。
【０１４９】
すなわち、交流電源電圧極性検出手段ＶＰＤ１の接続位置および第１の同期整流器ＳＲ１および第１のスイッチング手段Ｑ１側への接続は図１４と同様であるが、さらに加えて反転回路ＩＮＶ２を介して第２のゲートドライブ手段ＧＤ２および第２の比較回路ＣＰ２に制御入力している。
【０１５０】
図１６は、本発明の電気負荷作動装置の第２の実施形態を示す回路図である。
【０１５１】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１５２】
本実施形態は、負荷ＬＣが放電ランプ高周波点灯装置からなる点で異なる。
【０１５３】
すなわち、電気負荷ＬＣは、高周波インバータＨＦＩ、限流インピーダンスＳＴ、放電ランプＤＬ、点灯状態検出手段ＯＤおよび負帰還制御手段ＮＦＢから構成されている。
【０１５４】
高周波インバータＨＦＩは、一対のスイッチング手段Ｑ３、Ｑ４およびゲートドライブ回路ＧＤ５からなる。
【０１５５】
一対のスイッチング手段Ｑ３、Ｑ４は、同極性に直列接続して、昇圧チョッパ装置の直流出力端子間に接続している。
【０１５６】
ゲートドライブ回路ＧＤ５は、一対のスイッチング手段Ｑ３、Ｑ４に対して制御信号を供給して交互にスイッチングさせる。
【０１５７】
限流インピーダンスＳＴは、インダクタからなり、放電ランプＤＬと直列接続されて高周波インバータＨＦＩの出力端間に接続されている。
【０１５８】
放電ランプＤＬは、蛍光ランプからなる。
【０１５９】
点灯状態検出手段ＯＤは、ランプ電圧検出手段ＶＬＤおよびランプ電流検出手段ＩＬＤからなる。
【０１６０】
負帰還制御手段ＮＦＢは、点灯状態検出手段ＯＤの検出信号からランプ電力を演算して、ランプ電力が一定になるように負帰還的にゲート制御手段ＧＣに制御信号を供給する。
【０１６１】
なお、Ｃ３は直流カットコンデンサである。また、Ｃ４はフィラメント加熱コンデンサである。
【０１６２】
【発明の効果】
請求項１ないし３の各発明によれば、交流電源電圧の一方の半サイクルの期間中に第１のインダクタ、第１のスイッチング手段および第１のダイオードを備えた第１の昇圧チョッパ回路が作動し、他方の半サイクルの期間中に第２のインダクタ、第２のスイッチング手段および第２のダイオードを備えた第２の昇圧チョッパ回路が作動し、各昇圧チョッパの直流出力によって共通の平滑コンデンサを充電して平滑化された直流電圧を負荷に印加して付勢できるが、各昇圧チョッパ回路に対して第１および第２の同期整流器を逆直列接続してなる同期整流器逆直列回路を一対の交流入力端子と第１および第２の昇圧チョッパ回路との間において線間に挿入して昇圧チョッパ動作の際の電流通路手段を構成したことにより、昇圧チョッパ回路の作動中に同期整流器を電流が通流する際の損失が少なくなり高い変換効率を有し、かつコモンモードノイズが少ないとともに、スイッチング手段の両端のピーク電圧を検出して同期整流器の同期制御を行うので、回路構成が簡単で、しかも制御が確実な昇圧チョッパ装置を提供することができる。
【０１６３】
請求項２の発明によれば、加えて同期整流器が同期的に逆電流を流すように構成されたＦＥＴからなることにより、損失が少なくて変換効率が一層高いとともに、制御が容易な昇圧チョッパ装置を提供することができる。
【０１６４】
請求項３の発明によれば、加えて第１および第２のスイッチング手段をＦＥＴにて構成するとともに、昇圧チョッパとして作動していない半サイクル期間中にスイッチング手段を同期整流器として作動させて電流通流手段にすることにより、一層損失が少なくて変換効率が高い昇圧チョッパ装置を提供することができる。
【０１６５】
請求項４の発明によれば、請求項１ないし３の効果を有する電気負荷作動装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の昇圧チョッパ装置および電気負荷作動装置の第１の実施形態を示す回路図
【図２】 本発明の昇圧チョッパ装置の第２の実施形態を示す回路図
【図３】 本発明の昇圧チョッパ装置の第３の実施形態を示す回路図
【図４】 本発明の昇圧チョッパ装置の第３の実施形態における各部の電圧、電流波形を示す波形図
【図５】 図4において第２の昇圧チョッパ回路が作動中の主要部の電圧、電流波形を時間軸を引き延ばして示す波形図
【図６】 同じく第１の昇圧チョッパ回路が作動中の主要部の電圧、電流波形を時間軸を引き延ばして示す波形図
【図７】 本発明の昇圧チョッパ装置の第４の実施形態を示す回路図
【図８】 本発明の昇圧チョッパ装置の第５の実施形態を示す回路図
【図９】 本発明の昇圧チョッパ装置の第５の実施形態における各部の電圧波形を示す波形図
【図１０】 本発明の昇圧チョッパ装置の第６の実施形態を示す回路図
【図１１】 本発明の昇圧チョッパ装置の第７の実施形態を示す回路図
【図１２】 本発明の昇圧チョッパ装置の第７の実施形態における各部の電圧波形を示す波形図
【図１３】 本発明の昇圧チョッパ装置の第８の実施形態を示す回路図
【図１４】 本発明の昇圧チョッパ装置の第９の実施形態を示す回路図
【図１５】 本発明の昇圧チョッパ装置の第１０の実施形態を示す回路図
【図１６】 本発明の電気負荷作動装置の第２の実施形態を示す回路図
【図１７】 本発明の前提となる昇圧チョッパ装置を示す回路図
【符号の説明】
ＡＳ…交流電源
ａ…交流入力端子
ｂ…交流入力端子
ＮＦ…ノイズフィルタ
Ｃ１…高周波バイパスコンデンサ
ＳＲＳ…同期整流器逆直列回路
ＳＲ１…第１の同期整流器
ＳＲ２…第２の同期整流器
ＢＵＴ１…第１の昇圧チョッパ回路
Ｌ１…第１のインダクタ
Ｑ１…第１のスイッチング手段
Ｄ１…第１のダイオード
ＢＵＴ２…第２の昇圧チョッパ回路
Ｌ２…第２のインダクタ
Ｑ２…第２のスイッチング手段
Ｄ２…第２のダイオード
Ｃ２…平滑コンデンサ
ｃ…直流出力端子
ｄ…直流出力端子
ＬＣ…負荷
ＰＶＤ１…第１のピーク電圧検出手段
ＶＤＳ１…第１のドレイン・ソース間電圧検出回路
ＰＤ１…第１のピーク値検出回路
ＰＶＤ２…第２のピーク電圧検出手段
ＶＤＳ２…第２のドレイン・ソース間電圧検出回路
ＰＤ２…第２のピーク値検出回路
ＧＤ１…第１のゲートドライブ手段
ＧＤ２…第２のゲートドライブ手段
Claims (4)
- 交流電源に接続する一対の入力端子と；
一対の直流出力端子と；
一対の直流出力端子間に接続された共通の平滑コンデンサと；
一方の入力端子および一方の直流出力端子の間に直列的に接続された第１のインダクタおよび第１のダイオードの直列回路、ならびに第１のインダクタおよび第１のダイオードの接続点と他方の直流出力端子との間に接続された第１のスイッチング手段を備え、一方の入力端子に印加される電圧が正のときに作動して平滑コンデンサを充電する第１の昇圧チョッパ回路と；
他方の入力端子および他方の直流出力端子の間に直列的に接続された第２のインダクタおよび第２のダイオードの直列回路、ならびに第２のインダクタおよび第２のダイオードの接続点と他方の直流出力端子との間に接続された第２のスイッチング手段を備え、他方の入力端子に印加される電圧が正のときに作動して平滑コンデンサを充電する第２の昇圧チョッパ回路と；
逆直列接続された第１および第２の同期整流器からなり、一対の入力端子および第１および第２の昇圧チョッパ回路の間において線間に挿入されるとともに一対の同期整流器の接続点を第１および第２のスイッチング手段の接続点に接続してなる同期整流器逆直列回路と；
少なくとも一方のスイッチング手段に並列接続されたピーク電圧検出手段と；
ピーク電圧検出手段の出力に基づいて同期整流器を同期的にドライブするドライブ手段と；
を具備していることを特徴とする昇圧チョッパ装置。 - 同期整流器は、同期的に逆電流を流すように構成されたＦＥＴからなることを特徴とする請求項１記載の昇圧チョッパ装置。
- 第１のスイッチング手段および第２のスイッチング手段は、ＦＥＴからなり、昇圧チョッパ回路として作動していないときには、同期整流器として作用して電流通路手段を構成することを特徴とする請求項１または２記載の昇圧チョッパ装置。
- 請求項１ないし３のいずれか一記載の昇圧チョッパ装置と；
昇圧チョッパ装置の直流出力端間に接続されて作動する電気負荷と；
を具備していることを特徴とする電気負荷作動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16379299A JP3716672B2 (ja) | 1999-06-10 | 1999-06-10 | 昇圧チョッパ装置および電気負荷作動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16379299A JP3716672B2 (ja) | 1999-06-10 | 1999-06-10 | 昇圧チョッパ装置および電気負荷作動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000354362A JP2000354362A (ja) | 2000-12-19 |
| JP3716672B2 true JP3716672B2 (ja) | 2005-11-16 |
Family
ID=15780798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16379299A Expired - Fee Related JP3716672B2 (ja) | 1999-06-10 | 1999-06-10 | 昇圧チョッパ装置および電気負荷作動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3716672B2 (ja) |
-
1999
- 1999-06-10 JP JP16379299A patent/JP3716672B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000354362A (ja) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3382012B2 (ja) | 自励式インバータ装置 | |
| US7692936B2 (en) | Medium frequency power generator | |
| US6738274B2 (en) | Power supply with integrated bridge and boost circuit | |
| US5274540A (en) | Inverter device for stable, high power-factor input current supply | |
| JP2677409B2 (ja) | インバータ装置 | |
| US20100259240A1 (en) | Bridgeless PFC converter | |
| CN102405585B (zh) | Pfc升压器电路 | |
| US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
| JP3484937B2 (ja) | 電源装置 | |
| CN103888000A (zh) | 电源装置 | |
| CN110537320B (zh) | 一个相断开或短路时操作基于矩阵转换器的整流器的装置和方法 | |
| JP5576748B2 (ja) | 放電灯点灯装置 | |
| JP3716672B2 (ja) | 昇圧チョッパ装置および電気負荷作動装置 | |
| JP5169679B2 (ja) | 共振型電力変換装置 | |
| JP4003346B2 (ja) | 昇圧チョッパ装置および電気負荷作動装置 | |
| JP2690042B2 (ja) | インバータ装置 | |
| JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
| JP2889316B2 (ja) | 電源装置 | |
| US9509254B1 (en) | Bi-directional soft-switching class-D power amplifier | |
| JPH1066351A (ja) | 電源装置 | |
| CN100423437C (zh) | 具有死区时间调整的桥式同步整流电路 | |
| JP2975045B2 (ja) | 電源装置 | |
| CN117837071A (zh) | 在高线路和轻负载条件下具有稳定输出的集成辅助电源 | |
| JP3729050B2 (ja) | インバータ装置 | |
| JP3400592B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130909 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |