JP3732033B2

JP3732033B2 - 光出力制御回路

Info

Publication number: JP3732033B2
Application number: JP04217899A
Authority: JP
Inventors: 忠夫井上; 公池内; 裕幸六川; 正昭河合; 典夫上野; 典生村上; 哲松山; 誠三木; 敏行高氏
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-02-19
Filing date: 1999-02-19
Publication date: 2006-01-05
Anticipated expiration: 2019-02-19
Also published as: EP1030417A3; EP1286438A1; DE60010526D1; DE60010777T2; EP1030417A2; EP1286437A1; EP1286438B1; US6975813B1; DE60010526T2; US20060024068A1; JP2000244053A; US7266308B2; EP1030417B1; DE60010525T2; DE60010525D1; DE60010777D1; EP1286437B1

Description

【０００１】
【発明の属する技術分野】
本発明は、光通信などにおいて用いられる半導体レーザ（レーザ・ダイオード：ＬＤ）、発光ダイオード（ＬＥＤ）等の発光素子の光出力を制御する光出力制御回路に関する。
【０００２】
【従来の技術】
一般に、光伝送装置など発光素子を用いる装置では、光出力を所定の値に制御することが要求される。一方、ＬＤなどの発光素子の発光効率には、大きな温度依存性があり、また、経年変化によって効率が変わる。従って、あらゆる条件で光出力を一定に制御するには、発光素子に流す電流値を適切な値に制御する必要がある。従来から、発光素子の光出力を定値制御するために、負帰還制御が行われている。従来の発光素子の光出力を制御する光出力制御回路を図１に示す。以下、この回路の動作を述べる。
【０００３】
ＬＤ駆動回路１０においてデータに従って変調された駆動電流が発光素子１２に供給される。この駆動電流のピーク値（以降、駆動電流値と呼ぶ）はＤ／Ａ変換回路１４に入力されるデジタル値に比例した値として制御される。このデジタル値は、前段のカウンタ１６から与えられる。すなわち、カウンタ値に比例した駆動電流値が得られる。
【０００４】
発光素子（ＬＤ）の光量に比例したモニタ電流をフォトダイオード（ＰＤ）１８で得、次に、モニタ電流値をモニタ部２０において電圧値に変換してそのピーク値を保持する。比較器２２においてモニタ部２０の出力を基準値（電圧）２４と比較し、比較した結果により、カウンタ１６のカウント値を操作する。すなわち、基準値より小さければ、カウンタの値を１増やして、駆動電流値を増やし、基準値より大きければ、カウンタの値を１減らして、駆動電流値を減らす。以上の動作により、光出力は負帰還制御によって基準値に対して定値制御されていた。
【０００５】
このときに、駆動電流値は、Ｄ／Ａ変換回路１４の最小桁（ＬＳＢ）で決められる分解能で決まる精度で制御される。例えば、１０ビットのＤ／Ａ変換回路を使用した場合、２¹⁰＝１０２４の分解能が得られる。この回路で、出力電流の範囲を１０〜１００mAの範囲で制御する場合、１ＬＳＢあたり０．１mAに相当するようにＬＤ駆動回路１０内のカレントミラー回路を設計し、デジタル値における１００〜１０００を駆動電流１０〜１００mAに対応させる。この場合、駆動電流の最小値１０mAにおいて、ＬＳＢあたりの電流０．１mAは１％に相当することから、本回路は駆動電流を１％程度（光出力も比例）の高精度な制御が可能となる。従来では、以上のような回路で高精度な制御が可能であった。
【０００６】
【発明が解決しようとする課題】
従来の光出力制御回路の課題は、所望の光出力に到達するまでに、時間がかかる、すなわち、立ち上げ時間が長いということである。
図２は、従来の光出力制御回路の動作特性を示す。横軸は時間、縦軸は駆動電流値である。起動時には、カウンタ回路の値はリセットされている。前述のフィードバックが起動されると、モニタ部２０の出力と基準値２４を比較した結果によって、カウンタの値が１づつ加減して更新され、これに伴って駆動電流値も更新され、駆動電流はステップ状に変わってゆく。このとき、駆動電流値は、Ｄ／Ａ変換回路の最小桁（ＬＳＢ）に相当する電流に比例したステップ０．１mAで変化する。駆動電流値が目標値に到達すると、目標値をはさんだ２つの電流値の間で往復して、この範囲で安定な光出力値が得られる。
【０００７】
この従来技術では、起動から目標に到達するまでには、到達するデジタル値を１づつ上げる、または、下げることになるため、目標値と起動時の電流値（デジタル値）の差が大きい場合には、立ち上がるまでに、多数のステップ数が必要で、立ち上がり時間が長くなる。
近年、実用化段階に入った、アクセス系光通信では、加入者と局間の伝送方式として、データをセルごとに分けて、断続的に送るバースト伝送方式が必要とされている。図３に、従来技術の課題として、光出力制御回路を、バースト伝送に適用した場合の動作を示す。図２と同様に、横軸は時間、縦軸は駆動電流値である。
【０００８】
バースト伝送装置を起動する際に、光出力を目標値までに立ち上げるまでに許される時間としては、初期起動用セルの数μｓのごく短い時間しか許されない。そのため、従来の光出力制御回路をバースト伝送に使おうとすると、起動用セルの期間だけでは立ち上げが終わらずに、通常の通信用のセルの出力までに光出力を安定化できないため、使用できない。
【０００９】
例えば、１０ビットのＤ／Ａ変換回路を用いて、カウンタの初期値０から動作させて、駆動電流のＭＡＸ値の１００mAを得るまでの場合、安定化するまで、カウンタを最悪で１０２４回更新する必要がある。
このように、従来の技術では、立ち上げ時間が長くかかるため、バースト伝送では使用できないという課題があった。
【００１０】
また、連続伝送においても、立ち上げ時間の間はデータの送信ができない。光モジュール送信部の立ち上げ時間が長いと、システム全体の立ち上げが遅くなる、という問題があった。あるいはシステムの時間的マージンを制限している、立ち上げを遅くしている、という問題があった。
図１の従来技術をバースト伝送に適用した場合の別の問題点として、セルが存在しないときの制御の問題がある。図１の従来技術では、カウンタ１６の制御は信号の有無にかかわらず常時行なわれるので、セルの存在しないときでも安定した制御を維持するためにはモニタ部２０の時定数を充分長くする必要がある。しかしながら、時定数が長くなると、応答が遅くなるという問題がある。
【００１１】
図１の従来技術のさらに別の問題点として、制御が安定した後の微小変動の問題がある。図２に示されるように、従来の光出力制御回路では、光出力制御回路の立ち上げが完了して、安定化した後には、光出力値は基準値をはさむ２値の間を頻繁に往復する。通常は、この２つの値間の変動があっても光出力が規定の範囲内に納まるように設計されるが、光出力値が必要のない変化を繰り返す。
【００１２】
特にバースト伝送においては、光出力が安定するまでの時間を短くする必要があり、そのためには、フィードバックを回す速度を上げる必要があるが、常に高速でフィードバックを行うと、必要のない更新を繰り返すことになる。この問題は、光信号を受信する側にとっては、エラーレート増加の要因となる。
また、従来の光出力制御回路において、光出力制御回路が光出力値を更新する際に、Ｄ／Ａ変換回路１４に入力されるデジタルコードが変わるが、このとき、グリッチと呼ばれるスパイクが発生する。これが駆動電流に現れ、波形歪みを引き起こす。この問題も、光信号を受信する側にとっては、エラーレート増加の要因となる。
【００１３】
したがって本発明の第１の目的は、起動時の立ち上げ時間が短かい光出力制御回路を提供することにある。
本発明の第２の目的は、バースト伝送に適した光出力制御回路を提供することにある。
本発明の第３の目的は、光出力が安定した後の微少変動が少ない光出力制御回路を提供することにある。
【００１４】
本発明の第４の目的は、Ｄ／Ａ変換によるグリッジの影響の少ない光出力制御回路を提供することにある。
【００１５】
【課題を解決するための手段】
前述の第１の目的は、発光素子の光出力を検出する光検出器と、光出力の検出値を基準値と比較する比較器と、比較器の比較結果に応じて発光素子の光出力を離散的に制御する光出力制御器と、光出力制御器における制御の回数をカウントし制御開始後の制御回数が所定値に達するまでは光出力制御器に立ち上げモードの制御を行なわせ制御回数が所定値に達した後は光出力制御器に安定モードの制御を行なわせる切替回路とを具備する光出力制御回路によって達成される。
【００１６】
前述の第１の目的は、発光素子の光出力を検出する光検出器と、光出力の検出値を基準値と比較する比較器と、比較器の比較結果に応じて発光素子の光出力を離散的に制御する光出力制御器と、制御開始後光出力の検出値が所定の幅のウィンドウに入るまでは光出力制御器に立ち上げモードの制御を行なわせウィンドウに入った後は光出力制御器に安定モードの動作を行なわせる切替回路とを具備する光出力制御回路によっても達成される。
【００１７】
前述の第１の目的は、発光素子の光出力を検出する光検出器と、光出力の検出値を基準値と比較する比較器と、比較器の比較結果に応じて発光素子の光出力を離散的に制御する光出力制御器と、制御開始後光出力制御器の制御の履歴が所定のパターンに一致するまでは光出力制御器に立ち上げモードの動作を行なわせ所定のパターンに一致した後は光出力制御器に安定モードの動作を行なわせる切替回路とを具備する光出力制御回路によっても達成される。
【００１８】
前述の第２の目的は、発光素子の光出力を検出する光検出器と、光出力の検出値を基準値と比較する比較器と、比較器の比較結果に応じて発光素子の光出力を離散的に制御する光出力制御器と、発光素子に与えられるデータを検出し検出結果に応じたクロックを発生して光出力制御器に制御のタイミングを示すタイミング信号として与えるクロック制御回路とを具備する光出力制御回路によって達成される。
【００１９】
前述の第３の目的は、発光素子の光出力を検出する光検出器と、光出力の検出値を基準値と比較する比較器と、比較器の比較結果に応じて発光素子の光出力を離散的に制御する光出力制御器と、光出力が安定した後において、光出力の制御値の更新がされた後、所定の条件が満たされるまで更新を制限する更新許可制御回路とを具備する光出力制御回路によって達成される。
【００２０】
前述の第４の目的は、発光素子の光出力を検出する光検出器と、光出力の検出値を基準値と比較する比較器と、比較器の比較結果に応じて発光素子の光出力を離散的に制御する光出力制御器とを具備し、光出力が安定した後において発光素子の駆動電流の周波数帯域幅が狭められる光出力制御回路によって達成される。
【００２１】
【発明の実施の形態】
図４に本発明の第１の実施例を示す。図１と同一の構成要素には同一の参照番号が付されている。本実施例では、リセット信号によって粗密切替回路２６をリセットした後、光出力値を制御するカウンタ１６に対して決められた回数だけ大きいステップでアップダウンして、その後は、カウンタ１６の動作モードを切替え、最小のステップでアップまたはダウンさせる。本実施例は、連続伝送向けのレーザ駆動回路向け光出力制御回路である。
【００２２】
本回路は、図１の従来技術と同様に、ＬＤ駆動回路１０においてデータ信号によって変調された駆動電流を発光素子に与える。この駆動電流値はカウンタ１６とＤ／Ａ変換回路１４によって制御される。ＬＤ出力のモニタ電流をモニタ部２０でＩ／Ｖ変換した結果を基準値２４と比較してカウンタ１６を操作する。Ｄ／Ａ変換回路１４として１０ビットのＤ／Ａ変換器を使用し、そのデジタル値の１に、駆動電流０．１mAを対応させれば、駆動電流の制御可能な範囲は０〜１０２．３mAとなる。
【００２３】
基準値として、ＢＧＲ型やツェナーダイオードを用いた一般的な定電圧回路を用いる。また、比較器２２として、差動増幅回路を使用する。連続伝送向けであるため、モニタ部２０は、抵抗と容量で構成された、平均値検出回路を用いている。モニタ部と同様な回路にデータ信号を入力して基準値を生成しても良い。
本実施例が図１の従来技術と異なる部分は、駆動電流を制御するカウンタ１６に対して粗密切替を行う機構である。本実施例では、粗密を切り替えるのに、初期起動時のフィードバック回数（アップダウンカウンタの更新回数）によって、粗密切替を行う構成にしてある。
【００２４】
カウンタ１６の粗密動作は、粗密切替回路２６の出力である粗密切替信号によって制御される。粗密切替回路２６は、クロックとリセット信号２７によって制御される。また、カウンタ１６、粗密制御回路２６及びＤ／Ａ変換回路１４に送るクロックは、クロック制御回路２８で生成される。
以降、本実施例の動作を図５を用いて説明する。
【００２５】
初期起動時３０：初期起動のリセット信号（Ｌｏｗ）によりカウンタ１６および粗密切替回路２６内のカウンタの値をクリアする。また、このとき、粗密切替出力は、粗動モードを示すＨｉｇｈになる。
粗動モード３２：クロックとデータが入力されると、ＬＤ駆動回路１０は、データに従って変調された駆動電流を出力する。初めは、カウンタ１６がリセットされているために電流の値は０mAとなる。次に、そのモニタ電流値を基準値と比較した結果、カウンタ１６の値が増えてゆく。このとき、粗密切替信号が粗動（Ｈｉｇｈ）であることから、カウンタ１６を１回更新するたびに、カウンタ値は３２づつ増え、これに伴って駆動電流は３．２mAづつ上昇する。これを繰り返して目標値に達した後は、目標値付近で３．２mAの差がある２つの値の間で往復する。ここまでのカウンタ１６の更新回数は、１／Ｍに縮小され（この例では１／３２）、その結果、立ち上げ時間を短縮できる。本例では、カウンタ１の初期値０から動作させた後、駆動電流の最大値１０２．４mAまで、最悪で３２回の更新で到達できる。
【００２６】
カウンタ１６および粗密切替回路２６に送るクロックは、モニタ部２０の平均値回路の時定数を考慮して、基本クロックを１２８分周した遅いものを使用する。分周クロックは、クロック制御回路２８（後に詳述）内で生成される。
その粗動モードは、粗密切替回路２６のカウンタ（後に詳述）で、３２回カウントした後に完了し、粗密切替回路２６の出力はＬｏｗに変わって停止し、密動モードに切り替わる。カウンタ１６の更新周期はこの分周クロックの周期と同じであり、本実施例の粗動モードの時間は、基本クロックの周期の１２８×３２＝４０９６倍の時間になる。
【００２７】
密動モード３４：密動モードでは、カウンタ１６が最小単位の１づつ変化する。これに伴って駆動電流は０．１mAづつ変化して、最終安定値に近づく。目標値に達した後は、目標値にもっとも近い２つの電流値の間で往復する。密動モードに入ってから最終安定値に到達するまでに、カウンタ１６の更新回数は、密動モードに入ってからＭ回以下である（この例では、３２回以下）。従って、最悪の条件でも、粗動モード・密動モードで合計、３２＋３２＝６４回の更新で安定値に到達できる。従来例では、最悪で１０２４回かかっていることから、この例では、１０倍以上のスピードアップが得られる。
【００２８】
図６に、カウンタ１６の具体的回路ブロック図を示す。本回路は、駆動電流制御値を格納する、粗密のモード切替が可能な１０ビットアップダウンカウンタを有している。１０ビットアップダウンカウンタは、５ビットのアップダウンカウンタ３６，３８を接続して実現される。５ビットアップダウンカウンタ３６，３８の入出力信号の意味を下記に示す。
【００２９】
・ＵＤ：アップ／ダウン入力。Ｈｉｇｈでアップ。Ｌｏｗでダウン。
・ＣＬ：クリア入力。Ｌｏｗでクリア。
・ＣＫ：クロック入力。
・ＥＮ：イネーブル入力。Ｈｉｇｈで動作、Ｌｏｗで保持。
・ＣＯ：キャリー出力。キャリーまたはボロー発生で、Ｈｉｇｈ。
【００３０】
・Ｄ０〜４：ＬＯＡＤデータ入力。
・Ｌ０〜４：ＬＯＡＤ制御入力。Ｈｉｇｈで該当桁にＬＯＡＤデータがロードされる。
・Ｏ０〜４：出力（カウント値）データ。
上記２つの５ビットカウンタを接続した図６の回路の動作を以下に説明する。
（１）粗密切替信号＝Ｈのとき（粗動モード）
粗密切替信号がＨレベルのとき、アップダウンカウンタ３６のＬＯＡＤ入力はすべてＨレベルであるので、比較器の出力がアップダウンカウンタ３６のカウント値の全ビットにロードされる。また、比較器の出力はカウンタ３６のアップ／ダウン入力にも入力されている。モニタ値が基準値よりも小で比較器の出力がＨレベルであると、カウンタ３６の全ビットが“１”となる。このときアップ／ダウン入力はＨレベル（アップ）であるので、毎クロックでキャリーが発生する。比較器出力がＬレベルであると、カウンタ３６の全ビットが“０”となりアップ／ダウン入力はＬレベル（ダウン）であるので、毎クロックでボローが発生する。カウンタ３６にキャリーまたはボローが発生すると、ＡＮＤゲート３７を介してアップダウンカウンタ３８がイネーブルになる。上位のカウンタ３８のＬ０〜４入力はＬｏｗであるためロードはされずに、上位カウンタ３８はアップ／ダウン動作する。すなわち、比較器２２から送られたアップダウン信号に従って、上位カウンタ３８のＤ０〜４がアップ／ダウン動作する。
【００３１】
このように粗動モードでは、下位５ビットにアップ信号・ダウン信号によって、オール１またはオール０が格納されるために発生するキャリー／ボローによって上位５ビットのカウンタ３８にアップダウン動作をさせることで、粗動モードを実現する。
（２）粗密切替信号＝Ｌのとき（密動モード）
上位および下位のカウンタのＬ０〜４入力すべてがＬｏｗであるため、５×２＝１０bit の全桁において、通常の１０ビットアップダウンカウンタとしてのアップダウン動作（密動モード）を行う。
【００３２】
このように、カウンタ１６は、粗密切替信号に従って、粗動モード／密動モードを切り替えできるアップダウンカウンタとして動作する。
図７に、粗密切替回路２６の具体的回路ブロック図を示し、図８にその動作を示す。本回路は、リセット信号とクロック信号から、粗密切替信号を発生する。本回路は、５ビットの２進カウンタ４０とインバータ４２とから成る。
【００３３】
初期起動において、リセット信号＝Ｌｏｗで、カウンタ内部はリセットされる。クロックが入力されると、アップ動作され、３２＝２⁵までカウントしたところで、キャリー出力ＣＯがＨｉｇｈになり、それがインバータ４２で反転されてイネーブル端子ＥにＬｏｗが送られる為に、カウント動作が停止する。このため、リセット解除後、クロックを３２回カウントするまでの間、粗密切替出力はＨｉｇｈであり、その後はＬｏｗとなる。このクロックとして、光出力制御用のカウンタ１６と同じクロックを用いることで、カウンタ４０はカウンタ１６の更新回数をカウントする。一定回数、粗動モードでカウンタ１６を更新する回数を数えることによって、粗密切替機能を実現する。
【００３４】
本実施例の図７では、３２回カウントするタイプを用いたが、他のカウント数を用いる場合には、それに相当するカウンタを使用すればよい。
図９に、クロック制御回路２８の具体的回路ブロック図を示し、図１０にその動作を示す。本回路は、連続伝送向けのクロック制御回路である。基本クロックを１／１２８の周期に分周して、カウンタ用クロックを生成してカウンタ１６と粗密切替回路２６へ送る。分周回路は７つのＤ−ＦＦ（フリップフロップ）回路４４から成り、入力クロック１２８周期で、出力クロック１周期を出力する。また、Ｄ／Ａ変換回路１４に送るクロックは、Ｄ−ＦＦ４６によって半周期遅延させて出力する。
【００３５】
図１１に、ＬＤ駆動回路１０の具体的回路図を示す。本回路は、インバータ４８，５０によって差動化されたデータ信号とｎチャネルＭＯＳトランジスタ５２，５４から成る差動対によって、電流源として働くｎチャネルＭＯＳトランジスタ５６から出力される電流を変調して、ＬＤに流す駆動電流（変調電流）を得るものである。
【００３６】
定電流源５６の電流値は、ｎチャネルＭＯＳトランジスタ５６，５８から成るカレントミラーの出力電流として得られ、その入力電流は、ｐチャネルＭＯＳトランジスタ６０，６２から成るカレントミラーから得られ、その入力電流は、Ｄ／Ａ変換出力電圧を、ＯＰアンプ６４とｎチャネルＭＯＳトランジスタ６６と固定抵抗６８によって、一定の電流値に変換して得られる。従って、Ｄ／Ａ変換回路１４の出力によって駆動電流値は制御される。ここではＤ／Ａ変換回路出力は電圧信号であると想定しているが、電流出力の場合、その出力を直接、トランジスタ６０，６２からなるカレントミラー回路またはトランジスタ５６，５８からなるカレントミラー回路に接続することができる。
【００３７】
以上、第１の実施例は、粗密切替回路をリセット後、光出力を決めるカウンタ値を、最小桁で示される値のＭ倍の幅で決められた回数だけアップ、またはダウンさせ、その後は、カウンタの最小桁で示される値をアップ、またはダウンさせるので、連続伝送用のレーザダイオード駆動回路の光出力制御回路の立ち上げを加速することができる。
【００３８】
本実施例のリセット信号は、外部からの信号を用いたが、あるいは、電源電圧を検知する回路（通常のパワー・ＯＮ・リセット回路）などによって電源電圧が投入されたときに自動的に発生させた信号をリセット信号としても良い。
光出力の目標値付近に速く到達させるには、粗動のステップを大きくするとよいが、粗動のステップを大きくしすぎると、密動モードに入った後に、最終的安定値に到達するステップ数が増加することになる。Ｄ／Ａ変換回路のビット数をＮ桁、粗動ステップを下からＭ桁めとすると、Ｄ／Ａ変換のデジタル値の全域の範囲を走査する場合、粗動の回数は２^(N-M)回、密動の回数は２^M回で合計は２^(N-M)＋２^M回となる。この値は、Ｍ＝Ｎ／２のときに最小となる。
【００３９】
すなわち、１０ビットのＤ／Ａ変換器を用いた場合には、粗動を３２ステップにするのがベストで、６４回で全桁が安定する。
以上の実施例では、１０ビットＤ／Ａ変換回路に入力するデジタル値０〜１０２３すべてを走査すべく、粗動を３２回（３２×３２＝１０２４）としたが、立ち上げ時にすべての範囲を走査させる必要がないとき、例えば、カウンタに初期値を入れる場合や、使用する電流範囲が狭い場合には、カウントする回数を減らしたほうが立ち上げが速くなるので望ましい。
【００４０】
本実施例では、リセット時に、光出力制御用のカウンタ１６の値をリセットさせておいたが、これは、必ずしも０の値を入れることが必須ではない。何かの理由で、初期値をロードさせても構わない。例えば、目標値より大きな電流に相当する値を初期値とした場合には、この値をもとに、カウンタ１６は更新のたびに１６づつ減るように開始するようにすることも可能である。また、ＬＤの種類や、流す電流値や要求される光出力の精度に従って適当な初期値をロードしておいても良い。
【００４１】
また更に、光出力制御の初期値として、そのときの温度とＬＤの温度特性に応じた適切な値をロードすることによって、第一のバースト信号の先頭ビットから所望の光出力を得る事が出来、光出力の高速応答性と高精度制御が両立できる。また、バースト間で上記の初期化を行なうことによりバースト信号間の急激な周囲温度変化に対する光出力の補償機能を実現することができる。
【００４２】
本実施例では、１０ビットアップダウンカウンタとして５ビットカウンタを２つ接続したものを用いたが、あるいは、４ビットカウンタ２つと２ビットカウンタを接続した形でも、１０ビットカウンタとして一体となっているものを使用しても構わない。
第２の実施例を図１２に示す。本例は、バースト伝送、連続伝送の両方に対応できるもので、第１の実施例（図４）とは、モニタ部と、クロック制御回路が異なる。
【００４３】
図１３に、モニタ部７０の回路図を示す。本回路は、Ｉ／Ｖ変換回路７３とピークホールド回路７４から成る。第１の実施例のモニタ部は、時定数の長い平均値検出回路を用いていたので、連続伝送にしか対応できないのに対し、本実施例では、光出力のピーク値を捕らえることによって短時間に光出力のモニタ値を捕らえることができるので、バースト伝送、連続伝送の両方に対応できる。抵抗７５による自然放電機能は光出力値が小さくなる方向に更新されたときにそれに追従するために電流を放電しているものである。本実施例では、ピークホールド回路を用いたが、ボトムホールド回路、サンプルホールド回路などを使用しても構わない。
【００４４】
第１の実施例のクロック制御回路２８では、連続伝送に対応して、基本クロックを単純に分周したクロックをカウンタに送っていた。バースト伝送ではデータがない時間帯が長く、この間、光出力値をフィードバックできない。このことから、第２の実施例のクロック制御回路７２では、データがないときには制御状態を更新しないように、カウンタ１６、粗密切替回路２６、およびＤ／Ａ変換回路１４へのクロックを停止する。
【００４５】
本実施例の動作を、図１４に示す。前述の第１の実施例との違いは、データがない時間において、カウンタ１６に送るクロックが停止して、カウンタが更新されないところである。クロック制御回路７２の詳細については後述する。
上述の実施例１，２では、粗動・密動モードを切り替えることによって、立ち上げを速くしていたが、さらに粗動モードの段階を増やすことで、最終桁が安定する迄の立ち上げ時間をさらに速くすることができる（多段カウント法）。
【００４６】
この動作を実現する本発明の第３の実施例の動作を図１５に示す。
光出力制御用カウンタの初期起動時、最初の３２回の更新は、同カウンタの６桁目をアップダウンさせることによって、一回の更新で、３２ＬＳＢ更新し、駆動電流にして３．２mAづつ増減する。次の更新から４回は、同カウンタの下から４桁目をアップダウンさせることによって、一回の更新で、８ＬＳＢづつ更新し、駆動電流にして０．８mAづつ増減する。その後は、１ＬＳＢづつ更新し、駆動電流にして０．１mAづつ増減する。この例では、カウンタの最後の桁が安定するまでに、３２＋４＋８＝４４回の更新で、安定値に到達できる。第２の実施例は、３２＋３２＝６４回の更新が必要であったことに対し、１．５倍のスピードアップが得られる。
【００４７】
この第３の実施例を実現する回路ブロック構成を図１６に示す。第２の実施例の図１２との大きな違いは、２つの粗動モードに対応して、粗密切替回路７６から光出力制御用のカウンタ１６に粗密切替信号が２本出ていることである。
この構成で用いる光出力制御用のカウンタ１６の回路図を図１７に示す。第１，２の実施例で用いた図６のカウンタとの違いは、２つの粗密切替信号付近の接続である。すなわち、下位カウンタのＬＯＡＤ制御入力Ｌ０〜４に対し、粗密切替信号１と２の２本が、該当するビットに接続されている。この切替信号がＨｉｇｈになっている間、接続された桁には、アップ時にＨｉｇｈ、ダウン時にＬｏｗがＬＯＡＤされる。下位５ビットカウンタの下位から４〜５bit （８と１６の位）は粗密切替信号１で制御される。下位５ビットカウンタの下位から１〜３bit （１，２と４の位）は粗密切替信号２で制御される。
【００４８】
この粗密切替信号１，２を生成する粗密切替回路の回路図を図１８にその動作を図１９に示す。本回路は、図７と異なり、２つのカウンタ回路を有する。
すなわち、リセット信号解除後（Ｌｏｗ→Ｈｉｇｈ）、クロック信号を送って５ビットのカウンタ７８が動作して３２回カウントしたところで停止し、粗密切替信号１をＨｉｇｈ→Ｌｏｗに切り替える。カウンタ７８のキャリー出口がＨｉｇｈになることにより、カウンタ８０のＣＬ端子がＨｉｇｈになり、２ビットのカウンタ８０が動作を始め、４回カウントしたところで停止し、粗密切替信号２をＨｉｇｈ→Ｌｏｗに切り替える。
【００４９】
第３の実施例では、粗動モードを２つ設けて、立ち上げのスピードアップを実現したが、さらに速くするには、粗動のモード数をさらに増やすと有効である。そのためには、粗密切替信号を増やし、これを制御する回路を設ければ実現できる。
この粗動モード段数をさらに増やして、粗動モードを各桁ごとに設けると、立ち上げ速度を最も速くできる。本発明の第４の実施例（２分法）の、動作を図２０に示す。
【００５０】
光出力制御用カウンタのリセット後、最初の３２回の更新は、第２の実施例と同様に同カウンタの６桁目以上をアップダウンさせることによって、一回の更新で、３２ＬＳＢ更新し、駆動電流にして３．２mAづつ増減する。第４の実施例の特徴的な動作は、次の更新から１づつ、更新桁を下げることである。すなわち、同カウンタの５桁目以上の桁に於いてアップダウンを１回行い（第２の粗動モード）、４桁目以上（第３の粗動モード）、３桁目以上（第４の粗動モード）、２桁目以上（第５の粗動モード）と順次、アップダウン動作する最小桁を下げて行き、最後に最小桁（ＬＳＢ）が決定されるに至り、最終的安定値に到達する。この例では、カウンタの最後の桁が安定するまでに、３２＋５＝３７回の更新で、安定値に到達できる。第２の実施例は４４回の更新が必要であったことに対し、さらにスピードアップできる。
【００５１】
第４の実施例において、立ち上げの高速化に対する理論を説明する。光出力制御回路の立ち上げ過程は、駆動電流制御値、Ｘを変数とした関数である光出力＝Ｆ（Ｘ）において、Ｆ（Ｘ）が目標値Ｖに一致するＸを求めることに相当する。すなわちＦ（Ｘ）＝ＶとなるＸ＝Ｆ^-1（Ｖ）を求めればよいわけである。図２１に、Ｘ−Ｆ（Ｘ）のグラフを示す。例えば、区間Ｘ＝０〜３２の間で単調（増加、または、減少）な関数、Ｆ（０）＜Ｖ＜Ｆ（３２）となることが判っている場合、Ｘ＝Ｆ^-1（Ｖ）は０〜３２の間に存在する。
【００５２】
このＸを求める方法として、２分法がある。２分法は、ある区間の間に答えが存在することが判っている場合、区間の中点での値を求めて、答えの存在する区間の幅を半分に絞ることを繰り返すものである。この方法は、変数Ｘが２進数（デジタル）である場合には、デジタル値の上位の桁から順次決めて行くことに相当し、デジタルのビット数と同じ回数だけ試行することで、解を求めることができる。第４の実施例では、初期起動時に６桁め以上でアップダウンさせ、答えが存在する区間を求めてから、下５桁で２分法を行っているので、２分法では５回で答えに到達できる。
【００５３】
この第４の実施例を実現する回路ブロック構成を図２２に示す。第２の実施例との違いは、粗密切替信号が５本あることである。
この構成で用いる光出力制御用のカウンタ１６の回路図を図２３に示す。第２の実施例の図６との違いは、粗密切替信号付近の接続である。すなわち、下位カウンタのＬＯＡＤ制御入力Ｌ０〜４の全５本に対し、５本の粗密切替信号が、該当するビットに接続されている。粗密信号として図２４の波形を入力することで、上述の、カウンタ６桁め以上の粗動を３２回行う後、５桁めから最小桁までを２分法で求める動作を実現できる。
【００５４】
この粗密切替信号を生成する粗密切替回路の回路図を図２５に示す。本回路は、図１８と異なり、３２回をカウントする５ビットのカウンタ８４と、１回カウントする４つの１ビットのカウンタ８０で構成される。
上記、第４の実施例では、初期起動時に６桁め以上でアップダウンさせ、答えが存在する区間を求めてから、２分法を用いているが、初期起動時に最高位の１０桁め（以上）でアップダウンさせるところから開始して、すぐに２分法を開始しても構わない。この場合、１０桁の２進数＝１０bit のカウンタでは、上位から１回づつ値を変えて行けば、１０回で目標値に到達できる。
【００５５】
上記、第４の実施例で、２分法による粗動部分で各桁を各１回づつアップダウンさせているが、必ずしも１回づつである必要はない。最も速い例として、各１回を挙げただけで、他の理由で、回数を増やしても構わない。
本発明の第５の実施例の動作を図２６に示す。本実施例では、光出力が目標値に近づいたことを検出して、粗密切替を行う。前述の実施例１〜４では、初期起動時に、あらかじめ決められた回数だけ粗動モードを実行するように粗密切替をおこなっていたが、本実施例は安定化に近づいたかどうかを判断して、粗密切替を行うものである。安定化に近づいたことの判断は、目標値の付近に一定の幅を有するウィンドウを設け、モニタ値がこのウィンドウに入ったか否かで判断する。
【００５６】
本実施例のブロック図を図２７に示す。前述の実施例１〜４と異なる点は、粗密切替回路８８に、モニタ値と基準値の信号が入力されていることである。
この粗密切替回路８８を図２８に示す。粗密切替回路８８は、ウィンドウコンパレータ部９０とラッチ部９２からなる。ウィンドウコンパレータ部９０には、２つの差動増幅回路による比較器９４，９６を有し、基準値を電圧ΔＶｗ１，ΔＶｗ２のレベルシフト用電圧源９８，１００でシフトしたレベルを基準として、モニタ出力を比較した結果のＮＯＲをとった値が、ウィンドウコンパレータ出力となる。すなわち、モニタ値が基準値を中心とする幅ΔＶｗ１＋ΔＶｗ２のウィンドウの中に入ったときに、ウィンドウコンパレータの出力がＨｉｇｈになる。
【００５７】
リセット後に、粗動モードを行うために、ラッチ９２が設けられている。ラッチとしては、ＪＫフリップフロップ１０２を用いる。起動時にはこのラッチ９２をリセットしておき、粗密切替回路の出力としてラッチのＸＱ＝Ｈｉｇｈを出力することによって、粗動モード信号を送る。粗動立ち上げが進み、モニタ値がウィンドウの範囲に入った後は、ラッチのＪ入力＝Ｈｉｇｈ、従って、ＸＱはＬｏｗとなり、密動モード信号を送る。
【００５８】
なお、粗動モードの１回の制御におけるモニタ値の変化幅よりウィンドウの幅は広くなければならない。もし、ウィンドウの幅の方が狭いと、粗動時にウィンドウを越えた範囲でアップダウンすると、永久に粗動モードが続く恐れがある。
ウィンドウコンパレータのレベルシフト用電圧源９８，１００の部分のさらに具体的回路を図２９に示す。本回路でレベルシフト用電圧源は、２つの抵抗ＲＷ１，ＲＷ２に電流Ｉｗ１＝Ｉｗ２を流すことで実現している。素子値の例としては、ＲＷ１＝ＲＷ２＝１ｋΩ，Ｉｗ１＝Ｉｗ２＝５０μＡで、その結果、ΔＶｗ１＝ΔＶｗ２＝５０mVが得られる。Ｉｗ１の電流は、基準電圧（ツェナーダイオード型、ＢＧＲ型など通常の定電圧回路）、と抵抗Ｒ１、オペアンプ、ｎチャンネルＭＯＳＭ１からなる定電流回路の出力電流を、ｐチャネルＭＯＳＭ２，Ｍ４から成るカレントミラーを介して、発生させる。また、Ｉｗ２の電流は、定電流回路の出力電流を、ｐチャネルＭＯＳＭ２，Ｍ３から成るカレントミラーで伝達し、さらに、ｎチャネルＭＯＳＭ５，Ｍ６から成るカレントミラーを介して発生させる。
【００５９】
なお、この第５の実施例の変形として、ウィンドウコンパレータのウィンドウ幅に温度依存性を持たせることによって、さらに立ち上げ時間を加速することが出きる。この原理を、図３０を用いて説明する。図３０に、レーザダイオードの電流−光出力特性を示す。駆動電流がしきい値を越えると発光するが、微分効率＝ΔＬ／ΔＩには、大きな温度依存性があり、高温で微分効率が小さくなっている。従って駆動電流をデジタル制御する場合、デジタル値が１変化するときの光量の変化は高温で小さくなる。その結果、ウィンドウの幅を固定で動作させると、高温では密動モードになった後に、安定するまでの更新回数が増えてしまう。この対策として、この光量のステップの温度依存性（レーザの微分効率に比例）にあわせて、ウィンドウの幅を高温で狭くすることによって、密動モードになった後に安定するまでの更新回数の温度依存性を無くして、広い温度範囲で立ち上げ時間を高速化する。
【００６０】
その具体的方法として、図２９の定電流発生回路の固定抵抗Ｒ１の代わりに、温度依存性を有する正温度係数抵抗器（正温度係数サーミスタとも呼ぶ）、あるいは、これと固定抵抗との合成抵抗を用いることによって、ウィンドウ幅を決める電圧源の電圧を高温で小さくなるようにすることができる。
また、上記ウィンドウコンパレータでは、レベルシフト用電圧ΔＶｗ１＝ΔＶｗ２の例で示したが、必ずしも一致させる必要はない。同様に、必ずしもＲＷ１＝ＲＷ２である必要はない。
【００６１】
第６の実施例を図３１に示す。本実施例は、第５の実施例の粗動モードを２段階にしたものである。それに伴い、粗密切替回路が２つある。カウンタ１６は、第３の実施例で使用した図１７のタイプを用いる。粗密切替回路１０４は、その内部のウィンドウコンパレータのウィンドウが大きい方であり、粗密切替信号１を出力し、粗密切替回路１０６は、その内部のウィンドウコンパレータのウィンドウが小さい方であり、粗密切替信号２を出力する。
【００６２】
以上の構造により、第６の実施例は、初期起動時に複数のウィンドウコンパレータを用いて、アップダウンカウンタの動作を粗密切り替えさせることにより、立ち上げを速くすることが出きる。
第７の実施例の動作を図３２に示す。本実施例は、光出力が目標値に近づいたことの検出方法として、光出力制御カウンタを更新するときの履歴を用いる。すなわち、比較器と光出力制御用のアップダウンカウンタを使用する光出力制御回路においては、アップダウンカウンタを更新する時の比較器出力が、光出力が目標値と異なっているときは、アップまたはダウンの一方だけが繰り返され、光出力が安定化したあと、アップとダウンを交互に繰り返すことになる。従って、アップ・ダウンの履歴をとり、アップとダウンが混じっているか否かを判断すれば、粗動モードにおいて、光出力が安定化したことが判定できる。
【００６３】
第７の実施例を図３３に示す。他の実施例との違いは、粗密切替回路１０８に、比較器の出力が接続されていることである。
粗密切替回路１０８の具体例の１つを、図３４に示す。本回路は、比較器出力の履歴をシフトレジスタ１１０に格納し、各桁の論理によって、信号を生成する。シフトレジスタ各桁が、互いに異なっている状態、「１０１」または「０１０」を論理積で検出して、ラッチ１１２のＸＱ出力をＬｏｗにする。この構成によって、粗動モードにおいて比較器出力の履歴から、光出力が目標値に到達したことを判断して、粗密切替信号を発生させることが出きる。
【００６４】
粗密切替回路１０８の他の例を、図３５に示す。本回路は、比較器出力の履歴を５ビットシフトレジスタ１１４に格納し、各桁の論理によって、信号を生成する。シフトレジスタ各桁が互いに異なる状態を排他的論理和（ＥＸＯＲ）により、検出する。さらに、目標値に到達した条件の定義を「１０１」や「０１０」以外にも広くし、「１００１０」「０１１０１」「１１０１０」「１０１０１」「０１０１０」「００１０１」を目標値に到達した条件とした。
【００６５】
本発明の第８の実施例を図３６に示す。本実施例は、第７の実施例（図３２，３３）に対し、粗動モードを２段設けてある。回路図上では、粗密切替信号が２本になっている。粗密切替回路１１６の具体例を、図３７に示す。本回路は、第７の実施例の図３４に対し、ラッチを２段有し、２つの粗動モードに対応した、２つの粗密切替信号を発生させる。
【００６６】
本発明の第９の実施例を図３８に示す。本実施例は、外部信号によって粗密切替を行うために粗密切替端子を備えるものである。特に、光通信システム等に用いた場合に、光送信部をモジュール化した構成のときには、本体装置から様々な制御信号が送られるが、粗密切替信号を本体装置から供給する場合、本実施例を適用できる。
【００６７】
第１０の実施例は、第２の実施例（カウント法）と第５の実施例（ウィンドウコンパレータ）を組み合わせたもので、起動時に、３２回数だけカウンタ１６の下から６桁目をアップ、またはダウンさせ、次に、モニタ値がウィンドウコンパレータのレベル幅の中に入るまで、カウンタ１６の下から４桁めをアップ、またはダウンさせる、その後、最小桁をアップ、またはダウンさせる。
【００６８】
全体の構成は、粗密切替信号が２本になるほかは図２７と同様である。粗密切替回路の構成を、図３９に示した。まず始めにカウントを行うためのカウンタ１１８があり、これから、粗密切替信号１が出力される。また、次に、ウィンドウコンパレータ１２０により、粗密制御を行い、上記動作を実現する。
第１１の実施例を図４０に示す。本実施例は、第２の実施例（カウント法）と第７の実施例（履歴参照、図３３）を組み合わせたもので、起動時に、該カウンタの下から６桁めをアップ、またはダウンさせ、次に、該比較回路の出力結果の履歴においてアップとダウンが混じるまで、該カウンタの下から３桁めをアップ、またはダウンさせ、その後は、カウンタの最小桁をアップ、または、ダウンさせる。粗密切替回路１２４には、カウントに必要なクロックの他に、比較器２２の出力が接続されている。
【００６９】
粗密切替回路１２４の一例を図４１に示す。まず始めにカウントを行うためのカウンタ１２２（図７と同等）があり、これから、粗密切替信号１が出力される。また、次に、比較器の履歴により、粗密制御を行う回路（図３４と同等）を有し、上記動作を実現する。
第１２の実施例を図４２に示す。本実施例は、第５の実施例（ウィンドウコンパレータ、図２７）と第４の実施例（２分法、図２２）を組み合わせたもので、起動時に、モニタ値がウィンドウコンパレータのレベル幅の中になるまで、該カウンタの下から６桁目をアップ、またはダウンさせ、次に、該カウンタの５桁目を１回だけ、アップ、またはダウンさせた後、その次に、４桁目を１回だけ、アップ、またはダウンさせ、これを繰り返して、該カウンタの最小桁以上桁で示す値をアップ、またはダウンさせて、最終的には、最小の桁をアップ、またはダウンさせることを続けて、光出力を安定化させる。
【００７０】
構造は、粗密切替回路１２６に、モニタ部７０、基準値２４の信号が入力され、粗密切替信号は、２分法のために５bit 並列に出力される。粗密切替回路１２６の一例を図４３に示す。第５の実施例のウィンドウコンパレータ（図２８）と第４の実施例の２分法の制御回路（図２５と同等）から成る。
第１３の実施例を図４４に示す。本実施例は、第５の実施例（ウィンドウコンパレータ、図２７）と第７の実施例（履歴参照、図３３）を組み合わせたもので、粗密切替回路１２８には、ウィンドウコンパレータに送るモニタ値と基準値、さらに、比較器の出力が接続されている。
【００７１】
起動時に、モニタ値がウィンドウコンパレータのレベル幅の中になるまで、該カウンタの下から６桁目をアップ、またはダウンさせ、次に、該カウンタの下から３桁目をアップ、またはダウンさせる。所定のアップ・ダウンのパターンを繰り返したあとは、最小の桁をアップ、またはダウンさせることを続けて、光出力を安定化させる。
【００７２】
粗密切替回路１２８の具体的構造を、図４５に示す。第５の実施例のウィンドウコンパレータ（図２８）と第７の実施例の履歴参照型のシフトレジスタ（図３４）を有している。
第１４の実施例に用いられる粗密切替回路２３０を図４６に示す。本実施例は、第８の実施例（履歴参照、図３７）と第４の実施例（２分法、図２５）とを組み合わせたもので、粗密切替回路２３０には、比較器の出力が接続されている。粗密切替回路２３０は、第８の実施例の履歴参照型のシフトレジスタ（図３４）と、２分法の粗密制御回路（図２５）を有する。
【００７３】
これまでに説明された第１の実施例を除く各実施例において使用されるクロック制御回路７２の回路構成の第１の例を図４７に示す。
バースト伝送においてはデータがない時間帯が長く、この間、光出力値をフィードバックできない。このことから、入力データが存在する時のみ、カウンタを更新するようにカウンタ１６、粗密切替回路２６，７６，８２，１０８，１１６，１２０，１２４，１２６，１２８または２３０、Ｄ／Ａ変換回路１４に送るクロック信号を入力データと基本クロックから生成する。本回路は、データ検出回路２３２、４ビットの２進カウンタ２３４、遅延回路２３６から構成される。データ検出回路２３２は入力データを検出しＨｉを出力する。このデータ検出回路の出力がＨｉ、且つ、４ビットの２進カウンタ２３４のキャリーが上がっている（Ｈｉ）時のみ、４ビットの２進アップカウンタのＬＯＡＤ制御入力はＨｉとなるので、４ビットの２進アップカウンタのデータをロードし、その後、キャリーが解除されることでカウンタはカウントを開始する。図４８に示したクロック制御回路のタイムチャートは、４ビットの２進アップカウンタにロードされるデータが“２”、また、カウント値が“１”でキャリーを発生するように設定されている場合を示している。また、４ビットの２進カウンタの最上位ビットの値Ｑ３がカウンタ用クロック信号に用いられている。
【００７４】
図４７および図４８を参照して、本発明のクロック制御回路の動作を説明する。最初にリセット信号によりカウンタ２３４はゼロにリセットされ、次のクロックでカウント値が“１”になるとキャリーが発生してカウンタ２３４のＥＮ入力がＬレベルになるのでカウントを停止する。データ検出回路２３２の詳細については後述するが、データ検出回路２３２へ入力されるデータが３ビット続けて“１”であるときデータ検出回路２３２の出力がＨレベルになり、値“２”がカウンタ２３４にロードされる。これによりカウンタ２３４はカウントを再開し、カウント値が“８”になって出力Ｑ３がＨレベルになり、カウンタ用クロックがＨレベルになる。カウント値が０になると出力Ｑ３はＬレベルになり、カウンタ用クロックがＬレベルになる。カウント値“１”でキャリーが発生してカウンタ２３４は停止する。その後、データ検出回路２３２の出力がＨレベルになると前述の過程を繰り返す。強制放電信号（後述）は遅延回路２３６のフリップフロップ２３８によりカウンタ用クロックから１クロック遅れて出力される。Ｄ／Ａ変換用クロックはフリップフロップ２４０により、さらに１クロック遅れて出力される。
【００７５】
このように入力データ信号の存在する時のみ、光出力更新タイミングのためのカウンタ用クロックを生成する。即ち、入力データの“１”に同期した光出力更新タイミングが実現できる。
データ検出回路２３２の一例を図４９に示す。入力データ信号が３ビット連続して入力された場合、ＡＮＤゲート２４２の入力はすべて“１”になるのでデータ検出出力信号はＨｉとなり前述の４ビットの２進カウンタはカウントを開始する。この例では、入力データ信号が３ビット連続したのを検出したが、必ずしもこれにとらわれる必要はない。
【００７６】
また、Ｄ／Ａ変換回路１４に送るクロックとしては、カウンタ１６の遅延時間及びＤ／Ａ変換回路１４の入力セットアップ時間等の遅延分を考慮して、４ビットの２進カウンタ２３４の出力を遅延回路２３６によって遅延したものが使用される。
強制放電信号は、目標値よりも高い初期値から制御を開始する場合のように、光出力を高速に低下させることが要求される場合にモニタ部において使用される。図１３に示されたモニタ部７０では、モニタ出力が目標値よりも高い時に制御値を下げて光出力を下げ、それによりモニタ電流が減少したとき、モニタ出力は抵抗７５による自然放電で徐々に低下する。そのため、実際には光出力が基準値よりも低くなっているにもかかわらず高いという判断になり、実際の光出力が基準値より著しく低くなってしまう恐れがある。これに対処するため、図５０に示したモニタ部２４３では抵抗７５に並列にトランジスタ２４４が設けられている。カウンタ１６の更新が終わったタイミングで強制放電信号によりトランジスタ２４４がＯＮにされコンデンサ２４６の電荷が強制的に放電される。これにより、光出力の急激な低下に対するモニタ出力の追従性が改善される。光出力制御の基準値をデータ信号から生成する場合には、基準値の放電も同様の回路によって構成すればよい。また、基準値発生回路として、前述の一般的な定電圧回路を用いてもよい。
【００７７】
リセット信号によりディジタル値をクリアした後の初期値が必ず光出力の基準値より低いレベルにあり、高速な光出力の減少更新を必要としない場合は、この強制放電信号は不要である。
更に、自然放電及び強制放電の双方を持たないサンプルホールド回路あるいはエッジ検出回路によりモニタ部、基準値を構成しても構わない。
【００７８】
以上の説明において、クロック制御回路の各種出力信号の更新タイミングは、本光出力制御方式を実現する各ブロックの遅延時間等により、任意に設定してもよい。
本実施例のリセット信号は、外部からの信号を用いたが、あるいは、電源電圧を検知する回路（通常のパワー・オン・リセット回路）などによって電源電圧が投入されたときに自動的に発生させた信号をリセット信号としても良い。さらに、入力ＣＬＫが無くなったことを検知するクロック断検出回路によってリセット信号を生成しても良い。また更に、外部信号、電源電圧の検知回路、クロック断検出回路の２種以上を併用しても構わない。
【００７９】
以前に説明した、カウンタ１６に初期値をロードする場合のカウンタ１６の詳細な構成を図５１に示す。初期値の上位５ビットは上位５ビットのアップダウンカウンタ３８のロードデータ入力に直接接続される。下位５ビットは５連のスイッチ２４８の一方へ接続される。初期値ロード信号がＨレベルのときスイッチ２４８は初期値の下位５ビットを選択してアップダウンカウンタ３６のロードデータ入力に接続する。初期値ロード信号がＬレベルのとき比較器２２の出力を選択してロードデータ入力に接続する。
【００８０】
図５２に、クロック制御回路７２の第２の例を示す。前述のカウンタ１６に光出力に対する初期値を入力するために、データ検出回路出力信号と初期値印加終了信号との論理和を取ってカウンタ２３４のＬＯＡＤ端子へ入力する。これによって、図５３に示すように初期値印加終了とともにカウンタ用クロックが出力され、初期値がカウンタ１６へロードされる。
【００８１】
以上の例においては、入力ＤＡＴＡの“１”に同期した光出力更新タイミングを実現したが、データが存在しない時間においてのみ、カウンタ１６、粗密切替回路、Ｄ／Ａ変換回路に送るクロックを制御することによって、光出力に対するディジタル値を更新しない光出力更新タイミングを生成することも可能である。これを実現するのは図５４のクロック制御回路である。本回路は、データ断検出回路２５０、４ビットの２進カウンタ２３４、遅延回路２３６から構成される。データ断検出回路２５０は入力データの“０”を検出しＨｉを出力する。動作は前述と同様であり、図５２と同様、光出力に対する初期値を付加したい場合は、図５４に初期値印加終了信号を設けても良い。データ断検出回路２５０の具体例を図５５に示す。
【００８２】
以上の説明におけるクロック制御回路は、遅延回路を含んで構成されていたが、遅延回路の代わりに組み合わせ論理２５２を使用して構成することも可能である。具体例を図５６に示す。
図５７はカウンタの代わりに分周器を用いたクロック制御回路の例を示す。図４７のカウンタ２３４の代わりに４段の分周器２５２と、データ検出との同期のためのフリップフロップ２５４が使われている。データ検出回路２５６は図５８に示す構成のものを使用する。図５８において、データがないときトランジスタ２５８がＯＮになって電流源２６０からの電流がコンデンサ２６２にチャージされ、コンデンサ２６２の電圧は高いレベルになる。データが有るとき、トランジスタ２６４がＯＮになって電流源２６６によりコンデンサ２６２が放電されて低い電圧レベルになる。トランジスタ２６８はゲート電位が高いときＯＦＦになって電圧検出出力はＬレベルになり、ゲート電位が低いときＯＮになって検出出力はＨレベルになる。すなわち、検出出力はデータが有るときＨレベルになり続け、データがないときＬレベルになる。図５９に図５７のＡ〜Ｊ点の信号を示す。
【００８３】
光出力制御回路における負帰還制御について、レーザ・ダイオード（ＬＤ）の劣化モードを考える。経年変化等によりＬＤが劣化するとその発光効率は低下し、フォトダイオード（ＰＤ）から出力されるモニタ信号は低下する。従って、光出力の負帰還制御により、光出力に対応するカウンタ１６のディジタル値は上昇を続ける。ここで、何らかの理由で、ＬＤの発光効率が復帰すると、その時には光出力に対するディジタル値は最大値となっている場合も考えられる。この場合、ＬＤの破損を生じかねない。
【００８４】
図６０はＬＤ駆動回路１０から、ＬＤ駆動電流リミット信号を出力し、この信号を光出力値を制御するカウンタ１６に入力し、光出力のアップ方向の動作を停止することで、前述のＬＤの破損モードを回避したものである。ＬＤ駆動回路１０及び光出力値を制御するカウンタ１６の具体的回路をそれぞれ図６１，６２に示す。図６１において、ＰチャネルＭＯＳトランジスタ６０と６２、更に６０と２７０はそれぞれカレントミラーを構成する。また、ＮチャネルＭＯＳトランジスタ２７２と２７４は、５６と５８と同様にカレントミラーを構成する。電流源２７６、トランジスタ２７２，２７４によって生成される電流ＩＡ（基準値）と、トランジスタ６０，２７０によって生成される電流ＩＢについて、ＩＢ＞ＩＡの場合、ＬＤ駆動電流リミット信号はＨｉを出力する。電流源２７６、トランジスタ２７２，２７４によって生成される電流ＩＡがＬＤ駆動電流をリミットさせたい基準値になる。リミット信号がＨレベルになることにより図６２に示す、カウンタ３８はアップ動作のみを停止する。
【００８５】
これまでに説明した光出力制御回路では、光出力制御回路の立ち上げが完了して、安定化した後には、図６３に示すように光出力値は基準値をはさむ２値の間を頻繁に往復する。通常は、この２つの値は光出力規定の範囲内に納めるように設計するが、光出力値が必要のない変化を繰り返す。
特にバースト伝送においては、光出力が安定するまでの時間を短くする必要があり、そのためには、フィードバックを回す速度を上げる必要がある。しかし、常に高速でフィードバックを行うと、必要のない更新を繰り返すことになる。この問題は、光信号を受信する側にとっては、エラーレート増加の要因となる。
【００８６】
また、これまでに説明した光出力制御回路で用いられるＤ／Ａ変換回路周辺に関する課題を、図６４を用いて説明する。光出力制御回路が光出力値を更新する際に、Ｄ／Ａ変換回路に入力されるデジタルコードが変わって、Ｄ／Ａ変換回路の出口にグリッチと呼ばれるスパイクが発生する。これが駆動電流に現れ、波形歪みを引き起こす。この問題も、光信号を受信する側にとっては、エラーレート増加の要因となる。
【００８７】
本発明の他の実施例を図６５にその動作を図６６に示す。本実施例は、これまでに説明した実施例に対して、光出力制御値を格納するカウンタ１６に送るクロックを制御するクロック制御部２８のほかに、カウンタ１６の更新の許可を制御する更新許可制御部２７６を有し、ここから出力される更新許可信号ＳＩＧ１によりカウンタの更新の許可を制御する。すなわち、信号ＳＩＧ１によって、一度、カウンタ１６を更新した後、クロックまたはデータ信号のカウント等により一定の条件を満たすまでの間、更新を許可しないことによって、フィードバックによる更新に最低限必要な周期より長い時間、不要な更新を禁止する。これによって、実際にフィードバックされる周期を長くして、必要のない更新回数を減らすことができる。光出力は、基準値を挟んだ２値の間を往復するが、その頻度は減るので波形が改善できる。
【００８８】
図６５の例では、ＳＩＧ１の論理は、更新許可時に“１”＝Ｈｉｇｈ、更新禁止時に“０”＝Ｌｏｗであり、更新の後、“０”になり、ある条件を満たすまでの間この状態を継続し、条件を満たしてから、次の更新がなされるまで“１”となっている。ＳＩＧ１の信号の具体的な生成方法については、後に複数の例を示す。
【００８９】
図６５の回路では、カウンタの更新／禁止の制御として、カウンタ１６に送るクロックとは別の更新許可信号が使用されているが、これのかわりに、許可信号とクロックとで論理演算を行なって、更新禁止時にクロック自体を停止させるようにしても（例えば、ＡＮＤゲートなどで容易に実現できる）、全く同様の効果がある。以降、クロックとは独立の更新許可信号について説明するが、クロック自体を停止する方式でも実現できるのは、自明である。
【００９０】
次に、図６７，６８を用いて、本発明のさらに他の実施例を説明する。本実施例は、制御安定時には光出力の更新回数が少ない一方で、立ち上げ時には高速の更新を実現するものである。
本実施例の動作を図６７に示す。切替信号ＳＩＧ２によって、更新に最低限必要な周期でフィードバックを行う立ち上げモードと、更新が一度行われた後、ある条件を満たすまでの間、更新を禁止させる安定モード、とを有し、切り替えることにより、高速立ち上げと、安定化時の波形劣化低減を両立させるものである。ＳＩＧ２は、この図の例では、高速立ち上げ時に“１”で、安定化後“０”となる。
【００９１】
これを実現するための構造を、図６８に示す。図６５の回路に立ち上げ時を示す信号ＳＩＧ２を生成する動作切替部が追加され、ＳＩＧ２と更新許可制御部２７６の出力のＯＲゲート２７９による論理和がＳＩＧ１としてカウンタ１６へ入力される。切替信号であるＳＩＧ２としては、データ、クロック、あるいは、他の外部信号などから生成することが可能であり、具体的な生成方法については、後に複数の例を示す。
【００９２】
さらに、図６９を用いて、本発明のさらに他の実施例を説明する。本実施例は、高速立ち上げ機能を保持しながら、光出力制御値を更新する際にＤ／Ａ変換回路で発生するグリッチによる光出力波形の劣化を防ぐことを目的としている。
図６９の基本構造は前述の図６８とほぼ同様であり、異なる点は高速立ち上げ／安定時の動作モード切替によって、ＬＤ駆動回路内の駆動電流を決める電流源の周波数帯域を、変えられるようにしてあることである。
【００９３】
これにより、高速立ち上げ時には、電流源の周波数帯域を広帯域にして、フィードバックを高速に回して、光出力を目標値に短時間で到達させることによって、高速立ち上げ機能を実現し、安定化した後は、フィードバックを遅くして、かつ、駆動電流の周波数帯域を狭くして、Ｄ／Ａ変換回路のグリッチによる光波形劣化を防ぐことができるので、良好な光波形で通信を行うことができる。
【００９４】
更新許可制御回路２７６の一例を図７０に示す。更新頻度を制限するために、光出力制御値を格納するカウンタ１６の更新が行われた後、クロックをカウントするデジタルタイマーを回し、一定の時間は更新を禁止し、その後、許可する。回路の動作を以下に説明する。初め、カウンタ２８０には、クロックを分周器２８２で２分周した２分周クロックが入力されているが、Ｑ０〜Ｑ７には、１１１１１１１１（２進数＝２５５＠１０進数）があり、キャリーＣＯは“１”になっており、イネーブルＥに“０”が入っているために、停止している。そこに、カウンタクロックが入力されると、その立ち上がりをＤ−ＦＦにて検出して、カウンタ２８０に０をロードする。すると、キャリーＣＯは“０”となり停止状態から、カウント状態に切り替わる。カウンタ２８０は、２分周クロックによって、＋１アップ動作を行う。このときカウンタクロックが再び変化しても、カウンタ２８０のＬＯＡＤ端子には、ＣＯによって“０”が入力されるため、無視される。その結果、アップ動作を継続して、２５５（１０進）までアップを続ける。カウンタ２８０の値が２５５（１０進数）に到達すると、キャリーＣＯは“１”になり、イネーブルＥに“０”が入るために、停止する。そして、次に、カウンタクロックが入ると、上記の動作を繰り返す。以上の動作の結果、一度カウンタクロックが入ると基本クロックが２×２５６回＝５１２回入るまでＳＩＧ１がＬレベルになってカウンタ１６の更新が禁止され、その後更新が許可される。例えば、基本クロックが１５６Mb／ｓでカウンタクロックが連続的に入っている場合は、６．４３ns×５１２＝３．３μｓに一度更新が許可されることになる。
【００９５】
図７１，７２に、ＬＤ駆動回路１０の具体的回路図を示す。Ｄ／Ａ変換回路のアナログ出力が電圧で与えられる時の回路を図７１に、同出力が電流で与えられるときの回路を図７２に示す。帯域切替回路２８４がトランジスタ６０と６２の間に設けられる点を除いて、図１１を参照して説明した、電圧入力形および電流入力形のＬＤ駆動回路と同じである。
【００９６】
図７３に、帯域切替回路の回路図を示し、図７４にその動作シーケンスを示す。本回路は、ＬＤ駆動回路の電流出力の周波数帯域を動作切替信号によって切り替える回路である。
左右のトランジスタ６０と６２で駆動電流を決める電流源としてのカレントミラーが構成され、トランジスタ６０にＤ／Ａ変換回路のアナログ出力に応じた電流が入力され、トランジスタ６２が出力側である。
【００９７】
帯域切替の基本原理は、このトランジスタ６０，６２のゲートの間に、ＲＮ３とＣＮ３から成るＲＣ型低域通過フィルタを挿入／削除する切替を行なうことにある。また、容量Ｃを接続する際に、電位の異なるＣをいきなり接続すると充電流が瞬間的に流れてゲートが不安定になり、出力電流の波形が乱れる可能性があることから、ＣＮ３の電位をあらかじめゲートと同電位にする回路を設けた。このような切替動作を行うために、ＳＷ１〜３と、このスイッチを良好に動作させるためのシーケンス制御回路を有する。
【００９８】
以降、カレントミラーが広帯域となる高速立ち上げモードから、狭帯域となる切替動作を説明する。
・高速立ち上げモードでは、ＳＷ１＝ＯＮ，ＳＷ２＝ＯＦＦ，ＳＷ３＝ＯＮ、により広帯域になっており、トランジスタ６０，６２のゲートはスイッチＳＷ１で短絡され、ＣＮ３はトランジスタ６２のゲートとは接続されていないため、トランジスタ６０，６２から成る通常のカレントミラーの構成となるので、周波数帯域が広い。
【００９９】
また、トランジスタ６２と同じサイズのＰｃｈ−ＭＯＳＭＭ１は、同様にトランジスタ６０とカレントミラーを構成し、トランジスタ６２と同等の電流が流れる。さらにＭＭ１の電流は、ｎｃｈ−ＭＯＳＭＭ２に流れ、ＭＭ２とカレントミラーを構成するＭＭ３に流れる電流がＭＭ４に流れ、ＭＭ４のゲートレベルはトランジスタ６２と等しくなる。このとき、ＳＷ１がＯＮ、ＳＷ２はＯＦＦとなっていることから、ＣＮ３には、トランジスタ６２のゲートと同じ電圧が現れるように、ＣＮ３を充電している。
【０１００】
・切替信号が、“１”→“０”に切り替わると、ＳＷ１をＯＦＦし、容量ＣＮ３が解放され、その後、ＣＮ１，ＲＮ１で構成されるＲＣ時定数回路とインバータを経て、Ｎ１が“０”→“１”に切り替わり、ＳＷ２がＯＮになってＣＮ３をトランジスタ６２のゲートに接続する。
・Ｎ１が“０”→“１”に切り替わると、その後、ＣＮ２，ＲＮ２で構成されるＲＣ時定数回路とインバータを経て、Ｎ２が“１”→“０”に切り替わり、ＲＮ３を短絡していたＳＷ３がＯＦＦになって、トランジスタ６０，６２のゲート間にＲＮ３が見えるようになり、トランジスタ６０，６２のゲート間にＲＮ３，ＣＮ３から成る低域通過フィルタが挿入されることになる。
【０１０１】
以上の動作により、帯域切替回路は、駆動電流を制御するカレントミラーに低域通過フィルタを挿入／削除する切替を行うことにより、周波数帯域を切り替えることができる。
上述の帯域切替回路はＲＣ時定数回路を挿入するものであったが、図７５の帯域切替回路はＲＮ３だけを付加するものである。この回路は、帯域切替部としては図７３のＲＮ３の抵抗と、これを制御する回路だけを利用している。回路を構成する各トランジスタには容量成分があることから、Ｒだけの付加／削除を切り替えるだけで、帯域切替が実現できる。
【０１０２】
図７６の帯域切替回路はＣＮ３を付加するものである。この回路は、帯域切替部としては上述の図７３のＣＮ３の容量と、これを制御する回路だけを利用している。回路を構成する各トランジスタには抵抗成分あるいは、電流源としての電流制限機能があることから、Ｃだけの付加／削除を切り替えるだけで、帯域切替が実現できる。
【０１０３】
更新周期の短かい立ち上げモードと更新周期の長い安定モードとの動作モードの切替およびＬＤ駆動回路の周波数特性の切替のため或いはそれらのいずれか一方の切替のための動作切替信号ＳＩＧ２については、図７を参照して説明した粗密切替回路２６が出力する信号がそのまま使用できる。或いは、図７７に示すように、図７の回路２６は、粗密切替および動作モードの切替のための粗密／動作切替信号を出力する粗密／動作切替回路として使用することができる。
【０１０４】
図１８に示した粗密切替回路７６、図２５に示した粗密切替回路８２、図２８に示した粗密切替回路８８、図３４，３５に示した粗密切替回路１０８および図３７に示した粗密切替回路も同様に、上記の動作切替回路または粗密／動作切替回路として使用することができる。後者の例をそれぞれ図７８〜図８２にそれぞれ示す。図８３に示すように、動作切替信号または粗密／動作切替信号を外部から入力するようにしても良い。
【０１０５】
粗密／動作切替回路の他の例を図８４に示す。本回路は、アナログ回路によって比較器出力が変わるのを検出して、切替信号を生成する。中には、チャージポンプを使用した同符号連続検出回路を有し、比較結果が変わる状態を検出する。チャージポンプ回路２８６は、容量Ｃ１と、定電流源Ｉ１とｐｃｈ−ＭＯＳ−ＦＥＴＭ２によって定電流Ｉ１を出力できるＭ１と、入力信号によってスイッチング動作ができるＭ３と、定電流源Ｉ２とｎｃｈ−ＭＯＳ−ＦＥＴＭ６によって定電流Ｉ２を出力できるＭ５と、入力信号によってスイッチング動作ができるＭ４と、リセット信号がＬＯＷのときにＯＮして容量Ｃ１を放電するｎｃｈ−ＭＯＳ−ＦＥＴＭ７を有する。
【０１０６】
チャージポンプ制御回路２８８は、下記３つの機能を有する。
・比較器出力が“１”＝Ｕｐの場合、カウンタクロックがＨｉｇｈになるとき（カウンタ更新時）にＭ３をＯＮして、容量Ｃ１を放電するように制御するので、該チャージポンプ回路出力ＶＣをＧｎｄに向かって近づける。
・比較器出力が“０”＝Ｄｏｗｎの場合、カウンタクロックがＨｉｇｈになるとき（カウンタ更新時）にＭ４をＯＮして、容量Ｃ１を充電するように制御するので、チャージポンプ回路出力ＶＣをＶｄｄに向かって近づける動作をする。
・リセッチ信号ＲＳＴがＬｏｗのときに、Ｍ７がＯＮして、該チャージポンプ回路出力ＶＣをＧｎｄに短絡し、Ｃ１に初期値を与える。
【０１０７】
レベル比較部２８９は、電源ＶｄｄとＧＮＤの間の電圧を抵抗Ｒ１〜３で分圧する抵抗分圧回路を有し、差動比較器２つとＯＲ回路によって、チャージポンプ回路出力ＶＣがＲ１／（Ｒ１＋Ｒ２＋Ｒ３）〜（Ｒ１＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）の間にあること（Ｖｄｄ＝３Ｖ，Ｒ１＝Ｒ２＝Ｒ３＝５ｋΩでは、ＶＣ＝１〜２Ｖ）を検出して、ＵＰ／ＤＯＷＮが混じったことを検出する。
【０１０８】
図８４の切替回路の動作を図８５に示す。リセット信号ＲＳＴがＨｉｇｈになると、Ｍ７がＯＮして、チャージポンプ回路が動作を始める。初め、光出力回路の起動時に光出力が基準値より小さいときには、比較器出力が“１”＝Ｕｐとなって、カウンタクロックがＨｉｇｈになるとき（カウンタ更新時）にＭ３をＯＮして、容量Ｃ１を放電するので、チャージポンプ回路出力ＶＣはＧｎｄのままである。
【０１０９】
そして、基準値に到達して、比較器出力が“１”＝Ｕｐと“０”＝Ｄｏｗｎの両方を出すようになると、Ｍ３をＯＮする頻度が上がるため、容量Ｃ１を放電するので、チャージポンプ回路出力ＶＣはＶＤＤとＧｎｄの中間値をとる。そのため、レベル比較部２８９の出力はＨｉｇｈレベルになる。最後のラッチ２９０によって、リセット解除後に、立ち上げ動作を１回だけ許可する。
【０１１０】
図８６は更新許可制御回路２７６の他の例を示す。図７０との相違は、図７０では基本クロックが分周器２８２へ直接入力されているのに対して、図８６では基本クロックとデータの論理積が分周器２８２へ入力される点である。すなわち、図７０の更新許可制御回路では更新許可後、次の更新許可までの期間（禁止期間）が基本クロックをカウントして決定されていたのに対して、図８６の更新許可制御回路では、“１”であるデータの数をカウントして禁止期間が決定される。連続伝送の場合は、どちらもほぼ同様の動作をするが、バースト伝送の場合、図８６の回路によれば、セルが存在しない期間では禁止期間が長くなる。
【０１１１】
更新許可制御回路２７６のさらに他の例を図８７に示す。本回路では、更新頻度を制限するために、モニタ値と基準値を比較した結果が、アップになる回数とダウンになる回数の差をカウントし、この値が一定値になるまでの間、更新を禁止する。この回路の例では、一定値としてカウンタの１１１１１１１１（２５５＠１０進数）になってキャリーがあがった時に相当する。比較結果にアップ／ダウンが混じっているときは、光出力が目標付近にいることを示す。このとき、カウントは上下して、カウンタ内の値は大きく動くことがなくなって、不要な更新を防ぐ。
【０１１２】
図８８は図８７の回路の動作を示すタイミングチャートである。切替信号ＳＩＧ２がＨレベルである間はＳＩＧ１がＨレベルになりカウンタクロックに応じてカウンタ１６の更新が行なわれる。その後は、カウンタ２９２の値が最大値＋２５５または最小値＋０になったときだけカウンタ１６の更新が行なわれる。カウンタ２９２の値が＋２５５または＋０になったとき１２８がロードされる。
【０１１３】
図８９は更新許可制御回路２７６のさらに他の例を示す。この例は、モニタ／基準値の比較結果の履歴におけるアップ／ダウンの回数をカウンタ２９４，２９６で各々カウントし、どちらかが一定数を越えたところで更新するものである。図９０に図８９の更新許可制御回路の動作を示す。
図９１は更新許可制御回路２７６のさらに他の例を示す。この例は、バーストのセルの有無を示す信号を用いて、１セルが送信されるごとに１回更新するものである。これにより更新回数を制限できる。図９２にこの更新許可制御回路の動作を示す。バースト伝送においてセルがある時間帯を示すバーストセル信号を装置から送り、これによって、安定化時に更新頻度を低減することができる。このため、更新許可制御回路の入力としては、動作切替信号ＳＩＧ２、バーストセル信号、および、カウンタクロックがある。動作モードが高速立ち上げのときは、更新許可制御信号ＳＩＧ１に“１”を出力し、安定化モードのときには、バーストセルが“１”になったときに、“１”＝更新許可を出力し、カウンタクロックが一度入ると、“０”＝禁止を出力する。以上の動作によって、更新頻度を低減できるので、波形改善効果がある。
【０１１４】
【発明の効果】
以上説明したように本発明によれば、起動時の立ち上げ時間が短かく、バースト信号の伝送に適し、光出力が安定した後の微少変動およびＤ／Ａ変換によるグリッジの影響の少ない光出力制御回路が提供される。
【図面の簡単な説明】
【図１】従来の光出力制御回路のブロック図である。
【図２】図１の回路の動作を説明するグラフである。
【図３】バースト信号を示す図である。
【図４】本発明の第１の実施例のブロック図である。
【図５】図４の回路の動作を説明するタイミングチャートである。
【図６】カウンタ１６の一例の回路図である。
【図７】粗密切替回路２６の一例の回路図である。
【図８】図７の回路の動作を示すタイミングチャートである。
【図９】クロック制御回路２８の一例の回路図である。
【図１０】図９の回路の動作を示すタイミングチャートである。
【図１１】ＬＤ駆動回路１０の一例の回路図である。
【図１２】本発明の第２の実施例のブロック図である。
【図１３】モニタ部２０の一例の回路図である。
【図１４】第２の実施例の動作を示すタイミングチャートである。
【図１５】第３の実施例の動作を示す図である。
【図１６】第３の実施例のブロック図である。
【図１７】第２の実施例で用いられるカウンタ１６の一例の回路図である。
【図１８】粗密切替回路７６の一例の回路図である。
【図１９】図１８の回路の動作を示すタイミングチャートである。
【図２０】本発明の第４の実施例の動作を示す図である。
【図２１】第４の実施例の動作を説明するグラフである。
【図２２】第４の実施例のブロック図である。
【図２３】第４の実施例で用いられるカウンタ１６の一例の回路図である。
【図２４】第４の実施例の動作を示すタイミングチャートである。
【図２５】粗密切替回路８２の回路図である。
【図２６】本発明の第５の実施例の動作を示す図である。
【図２７】第５の実施例のブロック図である。
【図２８】粗密切替回路８８の回路図である。
【図２９】図２８のレベルシフト用電圧源９８，１００の一例の回路図である。
【図３０】レーザダイオードの電流−光出力特性を示すグラフである。
【図３１】本発明の第６の実施例のブロック図である。
【図３２】本発明の第７の実施例の動作を示す図である。
【図３３】第７の実施例のブロック図である。
【図３４】粗密切替回路１０８の一例の回路図である。
【図３５】粗密切替回路１０８の他の例の回路図である。
【図３６】本発明の第８の実施例のブロック図である。
【図３７】粗密切替回路１１６の一例の回路図である。
【図３８】本発明の第９の実施例のブロック図である。
【図３９】本発明の第１０の実施例における粗密切替回路の一例の回路図である。
【図４０】本発明の第１１の実施例のブロック図である。
【図４１】粗密切替回路１２４の一例の回路図である。
【図４２】本発明の第１２の実施例のブロック図である。
【図４３】粗密切替回路１２６の一例の回路図である。
【図４４】本発明の第１３の実施例のブロック図である。
【図４５】粗密切替回路１２８の一例の回路図である。
【図４６】本発明の第１４の実施例における粗密切替回路２３０の一例の回路図である。
【図４７】クロック制御回路７２の一例の回路図である。
【図４８】図４８の回路の動作を示すタイミングチャートである。
【図４９】データ検出回路２３２の一例の回路図である。
【図５０】モニタ部２４３の一例の回路図である。
【図５１】カウンタ１６の他の例の回路図である。
【図５２】クロック制御回路７２の第２の例の回路図である。
【図５３】図５２の回路の動作を示すタイミングチャートである。
【図５４】クロック制御回路７２の他の例を示す回路図である。
【図５５】データ断検出回路２５０の一例の回路図である。
【図５６】クロック制御回路７２のさらに他の例の回路図である。
【図５７】クロック制御回路のさらに他の例の回路図である。
【図５８】データ検出回路２５６の一例の回路図である。
【図５９】図５７のＡ〜Ｊ点の信号を示すタイミングチャートである。
【図６０】本発明の他の実施例のブロック図である。
【図６１】図６０の実施例におけるＬＤ駆動回路１０の回路図である。
【図６２】図６０の実施例におけるカウンタ１６の回路図である。
【図６３】安定時の制御状態を示す図である。
【図６４】Ｄ／Ａ変換のグリッジを示す図である。
【図６５】本発明のさらに他の実施例のブロック図である。
【図６６】図６５の実施例の動作を示すタイミングチャートである。
【図６７】本発明のさらに他の実施例の動作を示すタイミングチャートである。
【図６８】前述の実施例のブロック図である。
【図６９】本発明のさらに他の実施例のブロック図である。
【図７０】更新許可制御回路２７６の一例の回路図である。
【図７１】ＬＤ駆動回路の一例の回路図である。
【図７２】ＬＤ駆動回路の他の例の回路図である。
【図７３】帯域切替回路の一例の回路図である。
【図７４】図７３の回路の動作を示すタイミングチャートである。
【図７５】帯域切替回路の他の例の回路図である。
【図７６】帯域切替回路のさらに他の例の回路図である。
【図７７】本発明のさらに他の実施例のブロック図である。
【図７８】本発明のさらに他の実施例のブロック図である。
【図７９】本発明のさらに他の実施例のブロック図である。
【図８０】本発明のさらに他の実施例のブロック図である。
【図８１】本発明のさらに他の実施例のブロック図である。
【図８２】本発明のさらに他の実施例のブロック図である。
【図８３】本発明のさらに他の実施例のブロック図である。
【図８４】粗密動作切替回路の他の例を示す回路図である。
【図８５】図８４の回路の動作を示すタイミングチャートである。
【図８６】更新許可制御回路２７６の他の例の回路図である。
【図８７】更新許可制御回路２７６のさらに他の例の回路図である。
【図８８】図８７の回路の動作を示すタイミングチャートである。
【図８９】更新許可制御回路２７６のさらに他の例の回路図である。
【図９０】図８９の回路の動作を示すタイミングチャートである。
【図９１】更新許可制御回路２７６のさらに他の例の回路図である。
【図９２】図９１の回路の動作を示すタイミングチャートである。
【符号の説明】
１０…フォトダイオード
１２…レーザダイオード
２２…比較器
２４…基準電圧源

Claims

発光素子の光出力を検出する光検出器と、
光出力の検出値を基準値と比較する比較器と、
比較器の比較結果に応じて発光素子の光出力を離散的に制御する光出力制御器と、
光出力制御器における制御の回数をカウントし、制御開始後の制御回数が所定値に達するまでは光出力制御器に立ち上げモードの制御を行なわせ、制御回数が所定値に達した後は光出力制御器に安定モードの制御を行なわせる切替回路とを具備する光出力制御回路。
発光素子に与えられるデータの有無を検出し検出結果に応じたクロックを生成して光出力制御器および切替回路に制御のタイミングを示すタイミング信号として与えるクロック制御回路をさらに具備する請求項１記載の光出力制御回路。
切替回路は、立ち上げモードにおいて、光出力制御器の１回の制御における制御値の変化量を第１の変化量に設定し、安定モードにおいて、光出力制御器の１回の制御における制御値の変化量を第１の変化量よりも小さい第２の変化量に設定する請求項１記載の光出力制御回路。
切替回路は、立ち上げモードにおいて、第１の変化量を複数の段階にわたって段階的に小さくする請求項３記載の光出力制御回路。
第１の変化量は２分法に従って小さくなる請求項４記載の光出力制御回路。
安定モードにおいて、所定の周期で光出力制御器に制御値の更新を許可する更新許可制御回路をさらに具備する請求項３記載の光出力制御回路。
安定モードにおける発光素子の駆動電流の周波数帯域幅は立ち上げモードにおける周波数帯域幅よりも狭く設定される請求項３記載の光出力制御回路。