JP3794018B2

JP3794018B2 - アッテネータの周波数特性調整回路

Info

Publication number: JP3794018B2
Application number: JP2001070633A
Authority: JP
Inventors: 清之杉原; 俊輔根井; 健二郎西野
Original assignee: Shibasoku Co Ltd
Current assignee: Shibasoku Co Ltd
Priority date: 2001-03-13
Filing date: 2001-03-13
Publication date: 2006-07-05
Anticipated expiration: 2021-03-13
Also published as: JP2002271159A

Description

【０００１】
【発明の属する技術分野】
本発明は、パルス信号や交流電圧の測定器など様々な電子機器に使用されるアッテネータの周波数特性調整回路に関し、特に周波数特性の調整の自動化が可能な周波数特性調整回路に関する。
【０００２】
【従来の技術】
従来のアッテネータの周波数特性を調整する回路の一般的な回路例を図１４に示す。図１４の入力側（Input ）に印加された入力信号を、分圧抵抗Ｒ₁とＲ₂とによる分圧比により減衰して出力側（Output）から取り出す場合、周波数特性をフラットにする必要があるため、抵抗成分の分圧比と容量成分の分圧比とを一致させる必要がある。そのため入力側の抵抗Ｒ₁に並列接続されたコンデンサＣ₁の容量に対し出力側に接続されている漂遊容量を含むコンデンサＣ₂に並列接続されたトリマ・コンデンサＣ_tを回転調整して容量成分の分圧比を一致させるようにしている。即ち、各抵抗Ｒ₁，Ｒ₂の抵抗値とコンデンサＣ₁，Ｃ₂（漂遊容量を含む），トリマ・コンデンサＣ_tの容量値を、それぞれの記号と同一の記号で示したとすると、周波数特性をフラットにする要件は、次式で示される。
【数１】
Ｃ₁，Ｒ₁＝（Ｃ₂＋Ｃ_t）Ｒ₂
【０００３】
【発明が解決しようとする課題】
しかしながら、前述の図１４に示した従来の回路では、次のような問題があった。
(1) 一般にトリマ・コンデンサＣ_tはプリント基板上に設置され、そのプリント基板が機器筐体内に密集して配置されている場合が多い。このような場合、プリント基板などに設けられたトリマ・コンデンサＣ_tを、実装状態のままで外部から調整することができない。この場合、トリマ・コンデンサＣ_tを調整するには、トリマ・コンデンサＣ _tが設けられているプリント基板を外部に取出して調整しなければならないが、実際の実装状態と外部に取出した状態とではプリント基板の動作環境が変わってしまうことになる。従って、プリント基板を取出して調整した後、元の実装状態に戻して特性を試験し、調整が十分でないときは再度プリント基板を取出し調整を行い、その後再び実装状態に戻して再度の特性を試験するという作業が必要であり、この調整作業が数回に及ぶこともあり、かつトリマ・コンデンサＣ_tが設けられているプリント基板の枚数が多い装置の場合には、極めて長時間の調整作業を要するという問題がある。
【０００４】
(2) トリマ・コンデンサＣ_tを実装状態のまま外部から手動調整できる場合においても、調整工具の挿入により漂遊容量が変化し、１回の調整では完了できない場合もあり、調整に手間取ることがある。
本発明は、プリント基板を実装した状態で調整をすることができると共に、自動的に周波数特性を調整することが可能なアッテネータの周波数特性調整回路を提供するものである。
【０００５】
【課題を解決するための手段】
本発明によるアッテネータの周波数特性調整回路は、入力端と出力端との間に第１の抵抗と第１のコンデンサとの並列回路が設けられると共に、出力端と接地との間に第２の抵抗と第２のコンデンサとの並列回路が設けられたアッテネータにおいて、前記第１のコンデンサに並列接続された第３のコンデンサと第４のコンデンサとの直列回路と、前記第３のコンデンサと第４のコンデンサとの接続点と前記出力端との間に設けられた第３の抵抗と、前記出力端と接地との間に設けられた第５のコンデンサと相互に逆極性に接続された同特性の第１の可変容量ダイオードと第２の可変容量ダイオードとの直列回路と、前記第５のコンデンサと前記第１の可変容量ダイオードとの接続点と接地との間に設けられた第４の抵抗と、前記第１の可変容量ダイオードと第２の可変容量ダイオードとの接続点に第５の抵抗を介して所要の直流電圧を印加する電源部とを備え、該電源部の電圧を調整して当該アッテネータの周波数特性がフラットになるように前記第１の可変容量ダイオード及び前記第２の可変容量ダイオードの容量を調整するようにしたものである。
【０００６】
【発明の実施の形態】
図１は本発明の第１の実施例を示すもので、図１４に示した従来のアッテネータの周波数特性を調整するトリマ・コンデンサＣ_tに替えて可変容量ダイオードＣ_D1を設けると共に、この可変容量ダイオードＣ_D1の容量を調整する直流電源Ｖを設けたものである。
【０００７】
なお、Ｃ₃は可変容量ダイオードＣ_D1に直流電圧（以後バイアス電圧と呼称する）を印加するための結合コンデンサ、Ｒ₃は抵抗でその抵抗値Ｒ₃はＲ₃≫Ｒ₂となるように選ぶ。
このようにすると、抵抗Ｒ₃の存在は無視できるから前記可変容量ダイオードＣ_D1に印加するバイアス電圧を調整して可変容量ダイオードＣ_D1の容量値Ｃ_D1が
【数２】
Ｃ₁Ｒ₁＝｛Ｃ₂＋（Ｃ_D1・Ｃ₃）／（Ｃ_D1＋Ｃ₃）｝Ｒ₂
を満足するようにすれば、通常の分圧器と同様にフラットな周波数特性が得られる。
【０００８】
図１の回路の周波数特性の測定例を図２に示す。なお、図１における各抵抗Ｒ₁〜Ｒ₃及びコンデンサＣ₁，Ｃ₂，Ｃ₃，Ｃ_D1の抵抗値又は容量値を
【数３】
Ｒ₁＝１ＭΩ、Ｒ₂＝３４．４８ｋΩ、Ｒ₃＝１０ＭΩ
Ｃ₁＝１ｐＦ，Ｃ₂＝２０ｐＦ，Ｃ₃＝１００ｐＦ，Ｃ_D1＝９．８９ｐＦ
とし、Ｒ₃≫Ｒ₂が満足されている場合の特性で、実線は振幅特性、破線は位相特性を示すもので、振幅特性は１０ｋＨｚで−０．０２５ｄＢ、位相特性は１０ｋＨｚを中心として１４０Ｈｚで−０．０８°、１６０ｋＨｚで＋０．０８°であり、それぞれほぼフラットな所期の特性が得られていることが分かる。
【０００９】
この第１の実施例に示すように本発明は、アッテネータの可変容量ダイオードＣ_D1に印加するバイアス電圧を加減して、その周波数特性を調整することができるものであるため、アッテネータが設けられた場所に関係なく実際の装着状態で調整することが可能であり、従来の調整作業に比較して極めて短い時間で調整を行うことができる。
【００１０】
また、前記可変容量ダイオードＣ_D1に印加するバイアス電圧として図示していないＤ／Ａコンバータの出力を用い、適当な試験信号を印加したときの出力信号を測定し、期待値からのずれに基づいて前記Ｄ／Ａコンバータへ入力するデジタルデータを修正して、その出力電圧を調整し、前記可変容量ダイオードＣ_D1の容量を調整することによりアッテネータの周波数特性の自動調整を行うことができ、調整作業の大幅な効率化が達成できる。
【００１１】
なお、図１に示した第１の実施例においては、可変容量ダイオードＣ_D1のアノード・カソード間に印加される過渡的電圧について考えると、入力端子Ｔ_inに信号が印加されていないときは、可変容量ダイオードＣ_D1には直流電源Ｖの出力電圧Ｖ₀がバイアス電圧として印加されている。
この状態で入力に方形波信号などの過渡的信号が印加されると、入力電圧の変化分（過渡信号の振幅）がこのアッテネータの分圧比によって分圧され、この分圧された電圧が前記バイアス電圧に重畳して可変容量ダイオードＣ_D1に印加される。
【００１２】
可変容量ダイオードはアノード・カソード間に印加されている逆電圧によって、その容量値が変化する素子であるから、可変容量ダイオードＣ_D1は前記のように印加電圧が変化するとその容量値も変化する。
該可変容量ダイオードに前記バイアス電圧に重畳して印加された過渡信号成分はその後抵抗Ｒ₃を通して放電され、最終的には可変容量ダイオードＣ_D1のアノード・カソード間の電圧は元のバイアス電圧Ｖ₀に戻るが、それまでの間は前述のように可変容量ダイオードＣ_D1に印加される電圧が過渡的に変化するから可変容量ダイオードＣ_D1の容量値も変化して、このアッテネータの特性が過渡的に変化し、出力波形にひずみを生ずることになる。従って、出力波形に生ずるひずみを実用上問題ない程度に抑えるためには、前記重畳する過渡的電圧がバイアス電圧Ｖ₀に比べて十分小さい値に収まる範囲に入力電圧を制限する必要がある。
【００１３】
【実施例】
前記の問題を改善して許容入力電圧範囲を拡大したアッテネータの周波数特性調整回路の第２の実施例を図３により説明する。
この実施例は、図１に示した第１の実施例におけるコンデンサＣ₃と可変容量ダイオードＣ_D1との間に、可変容量ダイオードＣ_D1と逆向きに可変容量ダイオードＣ_D1と同じ特性の可変容量ダイオードＣ_D2を設けると共に、コンデンサＣ₃と可変容量ダイオードＣ_D2との接続箇所と接地との間に抵抗Ｒ₄を設けたものである。なお、抵抗Ｒ₄の抵抗値は、Ｒ₄≫Ｒ₂を満足するように選ぶ。更に抵抗Ｒ₃とＲ₄の抵抗値の関係はＲ₃≫Ｒ₄とすることが好ましい。
【００１４】
このように構成すると、入力端子に過渡的信号が印加された場合の前記入力信号による重畳電圧は、可変容量ダイオードＣ_D2のアノードと可変容量ダイオードＣ_D1のカソード間に印加され、そのほぼ１／２の電圧がそれぞれ可変容量ダイオードＣ_D1．Ｃ_D2に印加される。しかるに、可変容量ダイオードＣ_D1，Ｃ_D2は互いに逆向きに接続されているから、それぞれの可変容量ダイオードＣ_D1，Ｃ_D2に印加される電圧は反対方向になる。
即ち、それぞれの可変容量ダイオードＣ_D1，Ｃ_D2には、元々同じバイアス電圧Ｖ₀が印加されているから、一方の可変容量ダイオードＣ_D1又はＣ_D2では印加電圧が増加し、他方の可変容量ダイオードＣ_D2又はＣ_D1では印加電圧が減少する。
【００１５】
従って、一方の可変容量ダイオードＣ_D1又はＣ_D2の容量値が減少し、他方の可変容量ダイオードＣ_D2又はＣ_D1の容量値が増加する。これにより、前記二つの可変容量ダイオードＣ_D1とＣ_D2の容量の変化が相殺され、バイアス電圧に重畳電圧が加算されても可変容量ダイオードＣ_D1とＣ_D2との直列回路の容量値は変わらないことになる。よって、入力電圧範囲の広いアッテネータの周波数特性調整回路が得られる。
【００１６】
前述の説明では、図１の第１の実施例における抵抗Ｒ₃又は第２の実施例の図３における抵抗Ｒ₄の抵抗値は、抵抗Ｒ₂の抵抗値に比べて十分に大きく、その影響が無視できるものとした。また、図３においては更に抵抗Ｒ₃，Ｒ₄の抵抗値をＲ₃≫Ｒ₄とし、抵抗Ｒ₃の影響も無視できるものとした。
この条件は通常の場合、容易に満たすことができるが、分圧器の入力インピーダンスを高くする必要があるときで、分圧比が小さい場合は上記条件を満たすことは難しくなる。例えば、入力側の抵抗が１０ＭΩで分圧比が１／２のときは、抵抗Ｒ₂は１０ＭΩとなる。このような場合には、抵抗Ｒ₃又はＲ₄の抵抗値をＲ₂≪Ｒ₃又はＲ₂≪Ｒ₄にしようとすると、Ｒ₃又はＲ₄は極端な高抵抗となり現実的ではない。
【００１７】
前述した条件が満たされない場合の好ましくない特性例を図４〜図６に示す。なお、これらの特性例は図１の回路において
【数４】
分圧比１／２
Ｒ₁＝１ＭΩ、Ｒ₂＝１ＭΩ、Ｒ₃＝３ＭΩ
Ｃ₁＝１０ｐＦ、Ｃ₂＝５ｐＦ、Ｃ₃＝３０ｐＦ、Ｃ_D1＝６ｐＦ
としたときのものである。
【００１８】
図４は周波数特性を示し、実線は振幅特性、破線は位相特性を示してある。これをみると、周波数特性に５００Ｈｚ〜５０ｋＨｚの間で大きな凹み（４．８ｋＨｚで−０．８７ｄＢ）ができ、位相特性も４．９ｋＨｚを境にしてその前後で遅れ（１．２ｋＨｚで−２．９°）から進み（１９．６ｋＨｚで＋２．９°）へと大きく変化していて、抵抗Ｒ₃の影響が現れていることがわかる。
図５と図６は、第１の実施例の図１の回路に方形波信号を印加した場合の出力波形で、図５は立上がり時間の短い信号（ｔ_r＝０．１μｓ）を印加した場合、図６は立上がり時間の長い信号（ｔ_r＝５０μｓ）を印加した場合である。この特性図では入力電圧を破線、出力電圧を実線で示してある。この特性図から明らかなように、いずれの場合も出力波形にひずみが生じていることが分かる。
次にこのような条件を満たすことができない場合においても、適正な波形が得られる更に高精度で調整可能な実施例を図７及び図８に基づき説明する。
【００１９】
まず、図７の回路の第３の実施例は、図１の回路の第１の実施例に対応するもので、コンデンサＣ₁に対して並列にコンデンサＣ₄とＣ₅との直列回路を設けると共に、コンデンサＣ₅に対して並列に抵抗Ｒ₅を設けたものである。この分圧回路においては、各抵抗Ｒ₁〜Ｒ₃，Ｒ₅とコンデンサＣ₁〜Ｃ₅，Ｃ_D1の定数を次の関係を満たすように定める。
【数５】
Ｒ₁／Ｒ₂＝Ｃ₂／Ｃ₁＝Ｃ₃／Ｃ₄＝Ｃ_D1／Ｃ₅＝Ｒ₅／Ｒ₃
このように各定数を定めると、Ｃ₁，Ｃ₄，Ｃ₅，Ｒ₁，Ｒ₅より成る入力側回路のインピーダンスＺ_inと、Ｃ₂，Ｃ₃，Ｃ_D1，Ｒ₂，Ｒ₃より成る出力側回路のインピーダンスＺ_outの比Ｋは、周波数に無関係に
【数６】
Ｋ＝Ｚ_out／Ｚ_in＝Ｒ₂／Ｒ₁
となるから、周波数特性がフラットな所期の分圧特性を得ることができる。
【００２０】
次に、図８の回路の第４の実施例は、図３の回路の第２の実施例に対応するもので、コンデンサＣ₁に対して並列にコンデンサＣ₄，Ｃ₆，Ｃ₅の直列回路を設けると共に、コンデンサＣ₅に対して並列に抵抗Ｒ₅を設け、更にコンデンサＣ₅とＣ₆の直列回路に対して並列に抵抗Ｒ₆を設けたものである。
この分圧回路においては、各抵抗Ｒ₁〜Ｒ₆とコンデンサＣ₁〜Ｃ₆，Ｃ_D1，Ｃ_D2の定数を、次の関係を満たすように定める。
【数７】
Ｒ₁／Ｒ₂＝Ｃ₂／Ｃ₁＝Ｃ₃／Ｃ₄＝Ｃ_D1／Ｃ₅＝Ｃ_D2／Ｃ₆＝Ｒ₅／Ｒ₃＝Ｒ₆／Ｒ₄
このように各定数を定めると、Ｃ₁，Ｃ₄，Ｃ₅，Ｃ₆，Ｒ₁，Ｒ₅，Ｒ₆より成る入力側回路のインピーダンスＺ_inと、Ｃ₂，Ｃ₃，Ｃ_D1，Ｃ_D2，Ｒ₂，Ｒ₃，Ｒ₄より成る出力側回路のインピーダンスＺ_outとの比Ｋは、周波数に無関係に
【数８】
Ｋ＝Ｚ_out／Ｚ_in＝Ｒ₂／Ｒ₁
となるから、周波数特性がフラットな所期の分圧特性を得ることができる。
【００２１】
なお、この図８に示した実施例における抵抗Ｒ₃〜Ｒ₆の抵抗値の関係は、Ｒ₃≫Ｒ₄、Ｒ₅≫Ｒ₆とすることが望ましい。これは入力信号に方形波などのように過渡的信号が印加されたとき、可変容量ダイオードＣ_D1．Ｃ_D2にそれぞれ印加される前記過渡電圧が過渡期間全域に亘ってそれぞれほぼ等しく（但し、極性は反対）なるようにして、過渡電圧による容量の変化の打消し動作を確実にするためである。
【００２２】
次に図９に示した本発明の第５の実施例について説明する。この実施例は図８に示した第４の実施例を簡略化したもので、図８の実施例の抵抗Ｒ₅を省略し、コンデンサＣ₅とＣ_6.との直列回路をコンデンサＣ₇に置き換えたものである。この場合、コンデンサＣ₇の容量値Ｃ₇および抵抗Ｒ₇の抵抗値Ｒ₇はそれぞれ
【数９】
Ｃ₇／｛Ｃ_D1・Ｃ_D2／（Ｃ_D1＋Ｃ_D2）｝＝Ｒ₄／Ｒ₇＝Ｒ₂／Ｒ₁
を満足するように選び、更に
【数１０】
Ｒ₃≫Ｒ₄
とする。
【００２３】
即ち、抵抗Ｒ₃が無視できれば、図９の回路は図７の回路において可変容量ダイオードＣ_D1を可変容量ダイオードＣ_D1とＣ_D2との直列回路に、コンデンサＣ₅をＣ₇に、抵抗Ｒ₃をＲ₄に、抵抗Ｒ₅をＲ₇にそれぞれ置き換えたものと等しくなるから、図７の回路の場合と同様に周波数特性がフラットな所期の分圧特性を得ることができる。
前記実施例における入・出力特性の一例を図１０〜図１２に示す。なお、図９の各抵抗とコンデンサの抵抗値又は容量値は、次の通りにした場合である。
【数１１】
Ｒ₁＝Ｒ₂＝１ＭΩ、Ｒ₃＝１０ＭΩ、Ｒ₄＝Ｒ₇＝１ＭΩ
Ｃ₁＝Ｃ₂＝１０ｐＦ、Ｃ₃＝Ｃ₄＝３０ｐＦ、Ｃ₇＝１５ｐＦ、Ｃ_D1＝Ｃ_D2＝３０ｐＦ
図１０は周波数特性を示すもので、実線は振幅特性、破線は位相特性を示してあり、それぞれほぼフラットな振幅特性及び位相特性が得られている。
【００２４】
図１１と図１２は何れもパルス信号を印加したときの応答波形を示し、図１１は入力信号の立上がり速度が早い（ｔ_r＝０．１μｓ）場合、図１２は入力信号の立上がり速度が遅い（ｔ_r＝５０μｓ）場合であり、何れも破線が入力信号、実線が出力信号であり、入力信号に追随した殆どひずみのない出力信号が得られている。
以上これまで説明した実施例のうち、第３以降の実施例においては、何れも入力側の容量辺を構成する回路（Ｃ₁，Ｃ₄，Ｃ₅，Ｃ₆，Ｃ₇などを含む回路）が複雑になっている。
【００２５】
そこで、入力側容量辺の構成を単純化した第６の実施例について、図１３の回路図により説明する。
図１３において、一点鎖線で示したＣは、例えば図７の回路図又は図９の回路図の出力側の容量辺を構成する回路で、これまで説明したものと同じである。入力側の容量辺はＣ₁₀，Ｃ₁₁，Ｒ₁₀より成り、２個のコンデンサＣ₁₀，Ｃ₁₁を直列接続した回路が抵抗Ｒ₁に並列接続され、コンデンサＣ₁₁には抵抗Ｒ₁₀が並列接続されている。この回路は、図７の回路における入力側の容量辺Ｃ₁，Ｃ₄，Ｃ₅，Ｒ₅、又は図９の回路における入力側の容量辺Ｃ₁，Ｃ₄，Ｃ₇，Ｒ₇に代わるもので、図７の回路に対してはそれぞれ容量値及び抵抗値を
【数１２】
Ｃ₁₀＝Ｃ₁＋Ｃ₄ ……………………………………………………………(1)
Ｃ₁₁＝（１＋Ｃ₁／Ｃ₄）｛Ｃ₅＋Ｃ₁（１＋Ｃ₅／Ｃ₄）｝…………(2)
Ｒ₁₀＝Ｒ₅・Ｃ₄／（Ｃ₁＋Ｃ₄）（１＋Ｃ₁／Ｃ₄） …………(3)
【００２６】
また、図９の回路に対しては、
【数１３】
Ｃ₁₀＝Ｃ₁＋Ｃ₄ ……………………………………………………………(1)
Ｃ₁₁＝（１＋Ｃ₁／Ｃ₄）｛Ｃ₇＋Ｃ₁（１＋Ｃ₇／Ｃ₄）｝…………(2)'
Ｒ₁₀＝Ｒ₇・Ｃ₄／（Ｃ₁＋Ｃ₄）（１＋Ｃ₁／Ｃ₄） …………(3)'
とする。
このように定数を選ぶと、図１３の回路における入力側容量辺のインピーダンス特性と、図７又は図９における入力側容量辺のインピーダンス特性とが全く同一となるから、分圧器の特性を劣化させることなく、回路を簡単なものにすることができる。
【００２７】
なお、前記の関係式は次のようにして求めることができる。
図７又は図９の回路の入力側容量辺と図１３の回路の入力側容量辺について、まず、周波数０においては、コンデンサのインピーダンスは無限大になるから、コンデンサに対し抵抗は短絡とみなすことができる。この条件で両回路が等価であるとして、（１）式が得られる。
次に周波数∞においては、コンデンサのインピーダンスはゼロになるから、抵抗は開放とみなすことができる。この条件で両回路が等価であるとして、（２）式が得られる。
次にそれぞれの回路のインピーダンスＺ_a（図７又は図９の入力側容量辺回路）及びＺ_b（図１３の入力側容量辺回路）を表す一般式を求める。すなわち、図７または図９において、
【数１４】
Ｚ_a＝Ｚ₁・Ｚ₂／（Ｚ₁＋Ｚ₂） ………………………………(4)
ここに、Ｚ₁はＣ₁のインピーダンス、Ｚ₂はＣ₄，Ｃ₅（またはＣ₇）、Ｒ₅（またはＲ₇）より成る回路のインピーダンスである。
図１３において
【数１５】
Ｚ_b＝Ｚ₃＋Ｚ₄ ………………………………………(5)
ここに、Ｚ₃はＣ₁₀のインピーダンス、Ｚ４はＣ₁₁とＲ₁₀の並列回路のインピーダンスである。
次に、（４）式および（５）式をそれぞれ実数部と虚数部の和の形に変形する。
【数１６】
Ｚ_a＝Ｒ_a＋ｊＸ_a ………………………………(6)
Ｚ_b＝Ｒ_b＋ｊＸ_b ………………………………(7)
ここに、Ｒ_aおよびＲ_bは実数部、Ｘ_aおよびＸ_bは虚数部である。
更に（６）式および（７）式において実数部と虚数部の比を求めると、
【数１７】
Ｘ_a／Ｒ_a＝Ｘ' _a／Ｒ₅＋Ｒ₅／Ｘ" _a ………………………………(8)
Ｘ_b／Ｒ_b＝Ｘ' _b／Ｒ₁₀＋Ｒ₁₀／Ｘ" _b ………………………………(9)
の形になる。ただし、図９の場合は、Ｒ₅はＲ₇におきかえる（以下おなじ）。しかして、図７または図９と図１３が等価であるためには、（８）式と（９）式は等しくなければならないから、
【数１８】
Ｘ' _a／Ｒ₅＝Ｘ ' _b／Ｒ₁₀………………………………(10)
Ｒ ₅ ／Ｘ " _a ＝Ｒ ₁₀ ／Ｘ " _b ………………………………(11)
（１０）式または（１１）式に（１）式および（２）式の関係を代入してＲ₁₀について解くと（３）式が得られる。
【００２８】
前述した各実施例において、既に述べたように可変容量ダイオードＣ_D1及びＣ_D2の容量を変化させるために、その可変容量ダイオードＣ_D1及びＣ_D2に与えるバイアス電圧Ｖは、定電圧電源の出力電圧をボリュームなどで分圧し、手動で調整するようにしてもよいが、電圧源にＤ／Ａコンバータを用い、その出力電圧をコンピュータなどにより調整するようにしてもよい。このようにすると、アッテネータの調整を自動化することができ、また経年変化により特性がずれた場合の再調整も極めて容易にできる。
【００２９】
【発明の効果】
以上本発明を詳細に説明したように、本発明によればアッテネータの周波数特性を調整する場合、容量可変素子の取付場所に関係なく、実装状態のままで調整作業を行うことができるため、調整作業を行うアッテネータの数が多い場合でも、極めて迅速に、かつ正確に調整作業を行うことができると共に、コンピュータなどによる自動調整ができるため、調整作業の効率化に多大な効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるアッテネータの周波数特性を調整する回路図である。
【図２】本発明の第１の実施例において、回路素子に適切な回路定数を用いた場合における、正弦波入力に対する出力電圧の振幅特性と位相特性を示す図である。
【図３】本発明の第２の実施例によるアッテネータの周波数特性を調整する回路図である。
【図４】本発明の第１の実施例において、回路素子に適切でない回路定数を用いた場合における、正弦波入力に対する出力電圧の振幅特性と位相特性を示す図である。
【図５】本発明の第１の実施例において、回路素子に適切でない回路定数を用いた場合における、立上り速度の早い入力パルス電圧波形に対する出力電圧波形を示す特性図である。
【図６】本発明の第１の実施例において、回路素子に適切でない回路定数を用いた場合における、立上り速度の遅い入力パルス電圧波形に対する出力電圧波形を示す特性図である。
【図７】本発明の第３の実施例によるアッテネータの周波数特性を調整する回路図である。
【図８】本発明の第４の実施例によるアッテネータの周波数特性を調整する回路図である。
【図９】本発明の第５の実施例によるアッテネータの周波数特性を調整する回路図である。
【図１０】本発明の第５の実施例において、正弦波入力に対する出力電圧の振幅特性と位相特性を例示する図である。
【図１１】本発明の第５の実施例において、立上り速度の早い入力パルス電圧波形に対する出力電圧波形を例示する特性図である。
【図１２】本発明の第５の実施例において、立上り速度の遅い入力パルス電圧波形に対する出力電圧波形を例示する特性図である。
【図１３】本発明の第６の実施例によるアッテネータの周波数特性を調整する回路図である。
【図１４】従来のアッテネータの周波数特性を調整する回路図である。
【符号の説明】
Ｒ₁，Ｒ₂，Ｒ₃，Ｒ₄，Ｒ₅，Ｒ₆，Ｒ₇，Ｒ₁₀ 抵抗
Ｃ₁，Ｃ₂，Ｃ₃，Ｃ₄，Ｃ₅，Ｃ₆，Ｃ₇，Ｃ₁₀，Ｃ₁₁ コンデンサ
Ｃ_D1，Ｃ_D2 可変容量ダイオード
Ｖ直流電源
Ｃ出力側容量辺

Claims

入力端と出力端との間に第１の抵抗と第１のコンデンサとの並列回路が設けられると共に、出力端と接地との間に第２の抵抗と第２のコンデンサとの並列回路が設けられたアッテネータにおいて、
前記第１のコンデンサに並列接続された第３のコンデンサと第４のコンデンサとの直列回路と、
前記第３のコンデンサと第４のコンデンサとの接続点と前記出力端との間に設けられた第３の抵抗と、
前記出力端と接地との間に設けられた第５のコンデンサと相互に逆極性に接続された同特性の第１の可変容量ダイオードと第２の可変容量ダイオードとの直列回路と、
前記第５のコンデンサと前記第１の可変容量ダイオードとの接続点と接地との間に設けられた第４の抵抗と、
前記第１の可変容量ダイオードと第２の可変容量ダイオードとの接続点に第５の抵抗を介して所要の直流電圧を印加する電源部とを備え、
該電源部の電圧を調整して当該アッテネータの周波数特性がフラットになるように前記第１の可変容量ダイオード及び第２の可変容量ダイオードの容量を調整するようにしたことを特徴とするアッテネータの周波数特性調整回路。
前記第３のコンデンサと前記第４のコンデンサとの直列回路に直列接続された第６のコンデンサと、
前記第４のコンデンサと前記第６のコンデンサとの接続点と前記出力端との間に設けられた第６の抵抗とを備えた請求項１に記載のアッテネータの周波数特性調整回路。
入力端と出力端との間に第１の抵抗と第１のコンデンサとの並列回路が設けられると共に、出力端と接地との間に第２の抵抗と第２のコンデンサとの並列回路が設けられたアッテネータにおいて、
前記第１のコンデンサに直列接続された第３のコンデンサと、
該第１のコンデンサと第３のコンデンサとの接続点と前記出力端との間に設けられた第３の抵抗と、
前記出力端と接地との間に設けられた第４のコンデンサと相互に逆極性に接続された同特性の第１の可変容量ダイオードと第２の可変容量ダイオードとの直列回路と、
前記第４のコンデンサと前記第１の可変容量ダイオードとの接続点と接地との間に設けられた第４の抵抗と、
前記第１の可変容量ダイオードと第２の可変容量ダイオードとの接続点に第５の抵抗を介して所要の直流電圧を印加する電源部とを備え、
該電源部の電圧を調整して当該アッテネータの周波数特性がフラットになるように前記可変容量ダイオードの容量を調整するようにしたことを特徴とするアッテネータの周波数特性調整回路。