JP3961806B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP3961806B2 JP3961806B2 JP2001320909A JP2001320909A JP3961806B2 JP 3961806 B2 JP3961806 B2 JP 3961806B2 JP 2001320909 A JP2001320909 A JP 2001320909A JP 2001320909 A JP2001320909 A JP 2001320909A JP 3961806 B2 JP3961806 B2 JP 3961806B2
- Authority
- JP
- Japan
- Prior art keywords
- bank
- command
- read
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に不揮発性半導体記憶装置に関し、詳しくはパスワードによるデータ保護機能を備えた不揮発性半導体記憶装置に関する。
【０００２】
【従来の技術】
デュアルオペレーション動作の不揮発性半導体記憶装置においては、メモリセルアレイを例えば４つのバンクに分割し、あるバンクに対して書き換え動作（プログラム動作／イレーズ動作）をしている間に、他のバンクに対して読み出し動作を実行することが出来る。
【０００３】
図１は、デュアルオペレーション動作の不揮発性半導体記憶装置の概略構成を示す構成図である。
【０００４】
図１の不揮発性半導体記憶装置１０は、コマンドレジスタ１１、コマンドデコーダ１２、制御回路１３、ラッチ信号発生回路１４、バンクデコーダ１５、バンクコントロール回路１６、バンクＡ選択回路１７、バンクＢ選択回路１８、バンクＣ選択回路１９、バンクＤ選択回路２０、バンクＡ２１、バンクＢ２２、バンクＣ２３、及びバンクＤ２４を含む。
【０００５】
コマンドレジスタ１１は、外部からコマンド信号及び制御信号を受け取り、コマンドデコーダ１２に供給する。コマンドデコーダ１２は、コマンドをデコードして、デコード結果を制御回路１３及びバンクコントロール回路１６に供給する。制御回路１３は、ステートマシンであり、供給されたコマンドデコード結果に基づいて不揮発性半導体記憶装置１０の各内部回路を制御する。
【０００６】
ラッチ信号発生回路１４は、チップイネーブル信号／ＣＥ或いはライトイネーブル信号／ＷＥに応答してラッチ信号Ｘを生成し、ラッチ信号Ｘをバンク選択回路１７乃至２０に供給する。バンクデコーダ１５は、外部から供給されるバンクアドレスをデコードする。バンクデコーダ１５は、バンクアドレスデコード結果に応じてバンクを選択するバンク選択信号ＡＰＢＫ、ＢＰＢＫ、ＣＰＢＫ、及びＤＰＢＫを生成し、対応するバンク選択回路１７乃至２０に供給する。バンク選択回路１７乃至２０は、対応する各バンク２１乃至２４に対して、書き換えを指示する信号或いは読み出しを指示する信号を生成する。例えばバンクＡ選択回路１７は、バンクＡ２１に対して、書き換えを指示する信号ＡＢＷＳＥＬ或いは読み出しを指示する信号ＡＢＲＳＥＬをアサートする。各バンク２１乃至２４には、メモリセルアレイ、アドレスデコーダ、及び制御回路が設けられており、書き換え動作或いは読み出し動作のうちで選択指示された動作を実行する。
【０００７】
バンクコントロール回路１６は、コマンドデコーダ１２から書き換えコマンド入力を示す信号Ｚを受け取ると、これに応答して、ライトを指示するリード／ライト選択信号Ｙを各バンク選択回路１７乃至２０に供給する。入力バンクアドレスが例えばバンクＡ２１を示す場合には、バンクデコーダ１５から信号ＡＰＢＫがアサートされる。バンクデコーダ１５からのバンク選択信号ＡＰＢＫがアサートされている状態で、ラッチ信号発生回路１４からラッチ信号Ｘを受け取ると、バンクＡ選択回路１７は、バンクＡ２１が選択されていることを示すバンク選択状態をラッチする。バンクＡ選択回路１７は、このラッチされたバンク選択状態とライト指示のリード／ライト選択信号Ｙとに応じて、バンクＡ２１に対して書き換え動作を指示する。これに応じて、バンクＡ２１は書き換え動作を実行する。
【０００８】
バンクＡ２１が書き換え動作を実行している状態で、読み出しコマンドが次のコマンドとして外部からコマンドレジスタ１１に入力され、更にバンクデコーダ１５に読み出しバンクアドレスが入力されるとする。読み出しコマンド入力に応じて、リード／ライト選択信号Ｙはリード指示となる。バンクアドレスが例えばバンクＢ２２を指定する場合には、バンクデコーダ１５のバンク選択信号ＢＰＢＫがアサートされる。バンクＢ２２を選択するバンク選択信号ＢＰＢＫとリード指示状態のリード／ライト選択信号Ｙとに応じて、バンクＢ選択回路１８はバンクＢ２２に対して読み出し動作を指示する。これに応じて、バンクＢ２２は読み出し動作を実行する。この時、バンクＡ２１に対する書き換え動作は、バンクＢ２２に対する読み出し動作と同時に、継続して実行される。
【０００９】
上記のようにして、デュアルオペレーション動作の不揮発性半導体記憶装置においては、あるバンクに対して書き換え動作（プログラム動作／イレーズ動作）をしている間に、他のバンクに対して読み出し動作を実行することが出来る。
【００１０】
最近の不揮発性半導体記憶装置には、プロテクト機能が設けられているものがあり、セクタ或いはブロックと呼ばれる１つの消去単位毎或いは複数の消去単位毎に、一括して記憶内容の書き換えを禁止することが出来る。書き換えを禁止する記憶領域（セクタ或いはブロック）に関する情報は、不揮発性素子にプロテクト状態として記憶し、不揮発性半導体記憶装置内部の制御回路（ステートマシン）がこの情報を参照することで、プロテクトされている領域の書き換えを禁止する。
【００１１】
上記プロテクト状態を自由に変更出来ないように、パスワードモードが設けられる。パスワードモードにおいては、プロテクト状態を記憶する不揮発性素子が書き換え不可な状態にロックされ、プロテクト状態をデフォールトで変更することが出来ないように設定される。不揮発性メモリに記憶してあるパスワードと外部からの入力パスワードとが一致すると、ロックがはずされて、プロテクト状態を変更することが可能となる。このロックをはずす動作は、パスワード・アンロックと呼ばれる。
【００１２】
バスワードを記憶する不揮発性メモリの領域は、ＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｔｅｃｔ）領域と呼ばれ、主記憶領域外にあるメモリ領域である。このＯＴＰ領域は、一度プロテクトをかけると二度とはずすことが出来ない。通常のアクセスモードではＯＴＰ領域にアクセスすることは出来ず、ＯＴＰ領域にアクセスするためにはＯＴＰモードを使用する必要がある。ＯＴＰモードに入ると、主記憶領域の任意の１つのセクタとＯＴＰ領域とが論理的に置き換わり、そのセクタにアクセスするアドレスを入力してＯＴＰ領域にアクセスすることが出来る。パスワードは、ＯＴＰ領域の一部に格納されるので、パスワード機能を使用する際には必ずＯＴＰモードに設定される。
【００１３】
【発明が解決しようとする課題】
図１の不揮発性半導体記憶装置１０において、ＯＴＰ領域２５をバンクＡ２１に対して設けるとする。即ち、ＯＴＰモードに入ると、バンクＡ２１の任意の１つのセクタとＯＴＰ領域２５とが論理的に置き換わり、そのセクタにアクセスするアドレスを入力することで、ＯＴＰ領域２５にアクセスする構成とする。
【００１４】
パスワードを記憶してある領域の所在は、ユーザに知らせる必要がない。従って、パスワードプログラム動作（パスワード書き込み動作）においては、アドレスを指定するアドレス入力なしで、パスワードプログラムコマンド入力だけにより、パスワードの書き込みを実行できることが好ましい。またパスワードプログラム動作を実行しながら、他のバンクに対してリード動作を実行するデュアルオペレーションが可能であることが好ましい。
【００１５】
しかしアドレス指定なくパスワードプログラムコマンド入力をした場合、アドレス入力がドントケアであるために、バンクＡ２１以外のバンクの選択状態がバンク選択回路にラッチされる可能性がある。例えばバンクＣ選択回路１９においてバンク選択状態がラッチされると、ライトを指示するリード／ライト選択信号Ｙに応じてバンクＣ２３が書き換え動作対象であると見なされて、バンクＣ２３に対する読み出し動作を実行することが出来ない。またバンクＡ２１ではなくバンクＣ２３が書き換え対象となっているので、バンクＡ２１に割り当てられるＯＴＰ領域２５に対するプログラム動作を実行することさえ出来なくなってしまう。
【００１６】
以上を鑑みて、本発明は、デュアルオペレーションが可能で且つアドレス指定無しで適切なパスワードプログラム動作が可能な不揮発性半導体記憶装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明による不揮発性半導体記憶装置は、それぞれ独立したメモリセルアレイを含む複数のバンクと、該複数のバンクうち１つのバンクに対応して設けられるパスワード格納領域と、バンクアドレスをデコードしてバンク選択信号を生成するバンクデコーダと、該１つのバンクに対して書き換え指示又は読み出し指示を出力する第１のバンク選択回路と、該１つのバンク以外の該複数のバンクのそれぞれに対して書き換え指示又は読み出し指示を出力する複数の第２のバンク選択回路と、第１のコマンド入力の場合に該バンク選択信号により選択される該第１或いは第２のバンク選択回路が書き換え指示又は読み出し指示を出力し、第２のコマンド入力の場合に該第１のバンク選択回路が該バンク選択信号とは独立に書き換え指示を出力し且つ該第２のバンク選択回路が該バンク選択信号で選択されると読み出し指示を出力するように、該バンク選択回路を制御するコマンドデコーダ＆バンクコントロール回路を含むことを特徴とする。
【００１８】
上記不揮発性半導体記憶装置においては、パスワードプログラムコマンド入力である第２のコマンド入力の場合に、パスワード格納領域（ＯＴＰ領域）が対応するバンクのバンク選択回路はバンク選択状態とは無関係に書き換え指示を出力し、それ以外のバンク選択回路はバンク選択されても書き換え指示でなく読み出し指示を出力する。従って、パスワード格納領域に対応するバンク以外のバンクがバンク選択信号により選択されても、書き換え動作が設定されることがないので、デュアルオペレーションにおいて当該バンクに対して読み出し動作を実行することが出来る。またパスワード格納領域が対応するバンクに対しては、適切にプログラム動作を実行することが出来る。
【００１９】
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００２０】
図２は、本発明による不揮発性半導体記憶装置の概略構成を示す図である。
【００２１】
図２の不揮発性半導体記憶装置３０は、コマンドレジスタ１１、コマンドデコーダ１２Ａ、制御回路１３、ラッチ信号発生回路１４、バンクデコーダ１５、バンクコントロール回路１６Ａ、バンクＡ選択回路１７Ａ、バンクＢ選択回路１８、バンクＣ選択回路１９、バンクＤ選択回路２０、バンクＡ２１、バンクＢ２２、バンクＣ２３、バンクＤ２４、及びＯＴＰ領域２５を含む。図２において、図１と同一の構成要素は同一の参照番号で参照される。
【００２２】
コマンドレジスタ１１は、外部からコマンド信号及び制御信号を受け取り、コマンドデコーダ１２Ａに供給する。コマンドデコーダ１２Ａは、コマンドをデコードして、デコード結果を制御回路１３及びバンクコントロール回路１６Ａに供給する。コマンドデコーダ１２Ａは、プログラム或いはイレーズコマンドが外部から入力された場合には、書き換えコマンド入力を示す信号Ｚをアサートする。またパスワードプログラムコマンドが外部から入力された場合には、書き換え動作を指示するために信号Ｚをアサートすると共に、パスワード動作信号ＰＷＡＣＴをアサートする。
【００２３】
制御回路１３は、ステートマシンであり、供給されたコマンドデコード結果に基づいて不揮発性半導体記憶装置１０の各内部回路を制御する。信号Ｚがアサートされた場合には、選択されたバンクに対して書き換え動作を実行するように各回路を制御する。
【００２４】
ラッチ信号発生回路１４は、チップイネーブル信号／ＣＥ或いはライトイネーブル信号／ＷＥに応答してラッチ信号Ｘを生成し、ラッチ信号Ｘを各バンク選択回路に供給する。バンクデコーダ１５は、外部から供給されるバンクアドレスをデコードする。バンクデコーダ１５は、バンクアドレスデコード結果に応じてバンクを選択するバンク選択信号ＡＰＢＫ、ＢＰＢＫ、ＣＰＢＫ、及びＤＰＢＫを生成し、対応するバンク選択回路に供給する。バンク選択回路１７Ａ、１８、１９、及び２０は、対応する各バンク２１乃至２４に対して、書き換えを指示する信号或いは読み出しを指示する信号を生成する。例えばバンクＡ選択回路１７Ａは、バンクＡ２１に対して、書き換えを指示する信号ＡＢＷＳＥＬ或いは読み出しを指示する信号ＡＢＲＳＥＬをアサートする。各バンク２１乃至２４には、メモリセルアレイ、アドレスデコーダ、及び制御回路が設けられており、書き換え動作或いは読み出し動作のうちで選択指示された動作を実行する。
【００２５】
書き換え動作の場合、バンクコントロール回路１６Ａは、コマンドデコーダ１２Ａから書き換えコマンド入力を示す信号Ｚを受け取ると、これに応答して、ライトを指示するリード／ライト選択信号Ｙを各バンク選択回路１７Ａ、１８、１９、及び２０に供給する。入力バンクアドレスが例えばバンクＡ２１を示す場合には、バンクデコーダ１５から信号ＡＰＢＫがアサートされる。バンクデコーダ１５からのバンク選択信号ＡＰＢＫがアサートされている状態で、ラッチ信号発生回路１４からラッチ信号Ｘを受け取ると、バンクＡ選択回路１７Ａは、バンクＡ２１が選択されていることを示すバンク選択状態をラッチする。バンクＡ選択回路１７は、このラッチされたバンク選択状態とライト指示のリード／ライト選択信号Ｙとに応じて、バンクＡ２１に対して書き換え動作を指示する。これに応じて、バンクＡ２１は書き換え動作を実行する。
【００２６】
入力バンクアドレスが例えばバンクＢ２２を示す場合には、上述の場合と同様に、バンクＢ選択回路１８が、バンクＢ２２が選択されているバンク選択状態をラッチする。バンクＢ選択回路１８は、このラッチされたバンク選択状態とライト指示のリード／ライト選択信号Ｙとに応じて、バンクＢ２２に対して書き換え動作を指示する。これに応じて、バンクＢ２２は書き換え動作を実行する。バンクＣ２３及びバンクＤ２４についても、それぞれのバンクが選択された場合の動作は上記と同様である。
【００２７】
パスワードプログラム動作の場合、バンクコントロール回路１６Ａは、コマンドデコーダ１２Ａからパスワードプログラムコマンド入力を示す信号ＰＷＡＣＴを受け取ると、リード／ライト選択信号Ｙをリード指示状態にする。またコマンドデコーダ１２からの信号ＰＷＡＣＴは、更にバンクＡ選択回路１７Ａに供給される。
【００２８】
バンクＡ選択回路１７Ａは、コマンドデコーダ１２からの信号ＰＷＡＣＴに応じて、書き換えを指示する信号ＡＢＷＳＥＬをアサートする。即ち、バンクＡ２１に対して書き換え動作を指示する。これに応じて、バンクＡ２１はＯＴＰ領域２５に対する書き換え動作を実行する。この際、バンクデコーダ１５のデコード結果とは独立に、バンクＡ選択回路１７Ａは、書き換えを指示する信号ＡＢＷＳＥＬをアサートすることが出来る。
【００２９】
バンクＢ選択回路１８、バンクＣ選択回路１９、及びバンクＤ選択回路２０においては、リード／ライト選択信号Ｙがリード指示状態にされているので、バンクデコーダ１５からのバンク選択信号によりバンク選択されても、書き換え動作に設定されることはない。
【００３０】
バンクＡ２１に対してパスワードプログラム動作を実行している状態で、読み出しコマンドが次のコマンドとして外部からコマンドレジスタ１１に入力され、更にバンクデコーダ１５に読み出しバンクアドレスが入力されるとする。読み出し動作であるからリード／ライト選択信号Ｙはリード指示であり、バンクアドレスが例えばバンクＢ２２を指定する場合には、バンクデコーダ１５のバンク選択信号ＢＰＢＫがアサートされる。バンクＢ２２を選択するバンク選択信号ＢＰＢＫとリード指示状態のリード／ライト選択信号Ｙとに応じて、バンクＢ選択回路１８はバンクＢ２２に対して読み出し動作を指示する。これに応じて、バンクＢ２２は読み出し動作を実行する。この時、バンクＡ２１に対するパスワードプログラム動作は、バンクＢ２２に対する読み出し動作と同時に、継続して実行される。
【００３１】
上記のようにして、本発明のデュアルオペレーション動作の不揮発性半導体記憶装置においては、アドレス指定することなくパスワードプログラムコマンド入力によりパスワードプログラム動作を実行し、更に、あるバンクに対してパスワードプログラム動作をしている間に、他のバンクに対して読み出し動作を実行することが出来る。
【００３２】
図３は、本発明におけるバスワードプログラム動作のタイミング図である。
【００３３】
図３に示されるように、チップイネーブル信号／ＣＥ或いはライトイネーブル信号／ＷＥに同期して、パスワードプログラムコマンド（Ａｄｄ：５５Ｈ＆Ｉ／Ｏ：３８Ｈ）を入力する。その次のタイミングで、入出力データＩ／Ｏとして書き込むパスワードのデータＰＷＤを入力し、アドレスデータＡｄｄとしてはドントケアとなる。チップイネーブル信号／ＣＥ或いはライトイネーブル信号／ＷＥに応答して、ラッチ信号Ｘがラッチ信号発生回路１４により発生される。またパスワードプログラムコマンドに応答して、書き換え動作を指示する信号Ｚ及びパスワード動作信号ＰＷＡＣＴがＨＩＧＨになる。
【００３４】
アドレス入力はドントケアであるために、何れのバンクを選択するバンク選択状態がバンク選択回路にラッチされるか不明である。この状態で、リード／ライト選択信号Ｙが図３のＴ０で示されるタイミングでＨＩＧＨ（ライト指示）になってしまうと、ＯＴＰ領域２５があるバンクＡ２１ではなく、それ以外のバンクが書き込み動作に設定されてしまう危険性がある。本発明においては、パスワード動作信号ＰＷＡＣＴによってリード／ライト選択信号ＹをＬＯＷ（リード指示）にすることで、全バンクを読み出し状態に設定する。但し、バンクＡ２１に関しては、パスワード動作信号ＰＷＡＣＴによって強制的に書き込み状態に設定する。
【００３５】
図４は、バンクコントロール回路１６Ａの回路構成の一例を示す回路図である。
【００３６】
図４のバンクコントロール回路１６Ａは、インバータ３１とＮＯＲ回路３２を含む。プログラム或いはイレーズコマンドが外部から入力された場合には、書き換えコマンド入力を示す信号ＺがＨＩＧＨであり、パスワード動作信号ＰＷＡＣＴがＬＯＷであるので、リード／ライト選択信号Ｙはライトを指示するＨＩＧＨとなる。またパスワードプログラムコマンドが外部から入力された場合には、書き換えを指示する信号ＺがＨＩＧＨであるが、パスワード動作信号ＰＷＡＣＴがＨＩＧＨであるので、リード／ライト選択信号Ｙはリードを指示するＬＯＷとなる。
【００３７】
図５は、バンクＡ選択回路１７Ａの回路構成の一例を示す回路図である。
【００３８】
図５のバンクＡ選択回路１７Ａは、インバータ４１乃至４８、ＮＭＯＳトランジスタ４９乃至５１、及びＮＡＮＤ回路５２乃至５５を含む。インバータ４４及び４５が、バンク選択状態をラッチするラッチ回路を形成する。ラッチ回路は、ラッチ信号Ｘに応答して、バンクＡ２１選択時にＨＩＧＨとなるバンク選択信号ＡＰＢＫをラッチする。
【００３９】
プログラム或いはイレーズコマンドが外部から入力された場合には、リード／ライト選択信号ＹはＨＩＧＨであり、パスワード動作信号ＰＷＡＣＴはＬＯＷである。従って、ラッチ回路の出力（バンク選択信号ＡＰＢＫの反転信号）が、ＮＭＯＳトランジスタ５０、ＮＡＮＤ回路５２、ＮＡＮＤ回路５３、及びインバータ４６を介して、論理反転されて書き換え指示信号ＡＢＷＳＥＬとして出力される。従って、バンクＡ２１が選択されている場合に、書き換え指示信号ＡＢＷＳＥＬはＨＩＧＨになる。
【００４０】
またラッチ回路の出力は、ＮＭＯＳトランジスタ５０、ＮＡＮＤ回路５２、及びインバータ４８を介して、ＮＡＮＤ回路５４に供給される。ＮＡＮＤ回路５４の２つの入力は、バンク選択信号ＡＰＢＫ及びその論理反転（ラッチ回路出力）であるので、読み出し指示信号ＡＢＲＳＥＬはバンク選択状態に関わらずＬＯＷとなる。
【００４１】
リードコマンドが外部から入力された場合には、リード／ライト選択信号ＹはＬＯＷであり、パスワード動作信号ＰＷＡＣＴもＬＯＷである。従って、書き換え指示信号ＡＢＷＳＥＬはバンク選択状態に関わらずＬＯＷとなる。またバンク選択信号ＡＰＢＫは、ＮＭＯＳトランジスタ５１、ＮＡＮＤ回路５２、及びインバータ４８を介して、ＮＡＮＤ回路５４に供給される。ＮＡＮＤ回路５４の２つの入力は、双方共にバンク選択信号ＡＰＢＫであるので、読み出し指示信号ＡＢＲＳＥＬはバンク選択時にＨＩＧＨとなる。
【００４２】
パスワードプログラムコマンドが外部から入力された場合には、リード／ライト選択信号ＹはＬＯＷであり、パスワード動作信号ＰＷＡＣＴがＨＩＧＨである。従って、ＮＡＮＤ回路５２及び５５の出力が双方共にＨＩＧＨとなり、書き換え指示信号ＡＢＷＳＥＬはＨＩＧＨ、読み出し指示信号ＡＢＲＳＥＬはＬＯＷとなる。
【００４３】
図６は、バンク選択回路の回路構成の一例を示す回路図である。バンクＢ選択回路１８、バンクＣ選択回路１９、及びバンクＤ選択回路２０は、図６の回路構成である。
【００４４】
図６のバンク選択回路は、インバータ６１乃至６７、ＮＭＯＳトランジスタ６８乃至７０、及びＮＡＮＤ回路７１及び７２を含む。インバータ６２及び６３が、バンク選択状態をラッチするラッチ回路を形成する。ラッチ回路は、ラッチ信号Ｘに応答して、当該バンク選択時にＨＩＧＨとなるバンク選択信号ｑＰＢＫ（ｑ＝Ｂ，Ｃ，ｏｒ Ｄ）をラッチする。
【００４５】
プログラム或いはイレーズコマンドが外部から入力された場合には、リード／ライト選択信号ＹはＨＩＧＨである。従って、ラッチ回路の出力（バンク選択信号ｑＰＢＫの反転信号）が、ＮＭＯＳトランジスタ６９、インバータ６４、ＮＡＮＤ回路７１、及びインバータ６６を介して、論理反転されて書き換え指示信号ｑＢＷＳＥＬとして出力される。従って、当該バンクが選択されている場合に、書き換え指示信号ｑＢＷＳＥＬはＨＩＧＨになる。
【００４６】
またラッチ回路の出力は、ＮＭＯＳトランジスタ６９、インバータ６４、及びインバータ６５を介して、ＮＡＮＤ回路７２に供給される。ＮＡＮＤ回路７２の２つの入力は、バンク選択信号ｑＰＢＫ及びその論理反転（ラッチ回路出力）であるので、読み出し指示信号ｑＢＲＳＥＬはバンク選択状態に関わらずＬＯＷとなる。
【００４７】
リードコマンドが外部から入力された場合、及びパスワードプログラムコマンドが外部から入力された場合には、リード／ライト選択信号ＹはＬＯＷである。従って、書き換え指示信号ｑＢＷＳＥＬはバンク選択状態に関わらずＬＯＷとなる。またバンク選択信号ｑＰＢＫは、ＮＭＯＳトランジスタ７０、インバータ６４、及びインバータ６５を介して、ＮＡＮＤ回路７２に供給される。ＮＡＮＤ回路７２の２つの入力は、双方共にバンク選択信号ｑＰＢＫであるので、読み出し指示信号ｑＢＲＳＥＬは当該バンク選択時にＨＩＧＨとなる。
【００４８】
図７は、図４乃至図６の回路の動作を示すタイミング図である。図７は、最初にリード状態であり、その後パスワードプログラム状態になる場合を示す。またバンクＡ選択回路１７Ａの動作と、バンクＢ乃至Ｄを代表してバンクＢ選択回路１８の動作を示す。
【００４９】
リード状態においては、書き換えコマンド入力を示す信号Ｚ及びパスワード動作信号ＰＷＡＣＴはＬＯＷであり、リード／ライト選択信号Ｙはリードを指示するＬＯＷである。この時、バンク選択信号ＡＰＢＫがＨＩＧＨになりバンクＡ２１を選択すると、バンクＡ２１に対する読み出し指示信号ＡＢＲＳＥＬがＨＩＧＨとなる。またバンク選択信号ＢＰＢＫがＨＩＧＨになりバンクＢ２２を選択すると、バンクＢ２２に対する読み出し指示信号ＢＢＲＳＥＬがＨＩＧＨとなる。
【００５０】
その後のパスワードプログラム状態においては、書き換え動作を指示する信号Ｚ及びパスワード動作信号ＰＷＡＣＴはＨＩＧＨであり、リード／ライト選択信号Ｙはリードを指示するＬＯＷである。ラッチ信号ＸがＨＩＧＨパルスとして供給されるので、バンクＡ２１の非選択状態を示すＬＯＷのバンク選択信号ＡＰＢＫがラッチされるが、それとは無関係に、パスワード動作信号ＰＷＡＣＴのＨＩＧＨに応答して、書き換え指示信号ＡＢＷＳＥＬがＨＩＧＨになる。またリード／ライト選択信号Ｙはリードを指示するＬＯＷのままであるので、ラッチ信号Ｘに応答してバンクＢ２２の選択状態を示すＨＩＧＨのバンク選択信号ＢＰＢＫがラッチされても、バンクＢ２２に対して書き込み動作が設定されることはない。
【００５１】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【００５２】
【発明の効果】
本発明による不揮発性半導体記憶装置においては、パスワードプログラムコマンド入力の場合に、ＯＴＰ領域が対応するバンクのバンク選択回路はバンク選択状態とは無関係に書き換え指示を出力し、それ以外のバンク選択回路はバンク選択されても書き換え指示でなく読み出し指示を出力する。従って、ＯＴＰ領域に対応するバンク以外のバンクがバンク選択信号により選択されても、書き換え動作が設定されることがないので、デュアルオペレーションにおいて当該バンクに対して読み出し動作を実行することが出来る。またＯＴＰ領域が対応するバンクに対しては、適切にプログラム動作を実行することが出来る。
【００５３】
従って、デュアルオペレーションが可能であると共に、アドレス指定無しで適切なパスワードプログラム動作が可能となる。
【図面の簡単な説明】
【図１】デュアルオペレーション動作の不揮発性半導体記憶装置の概略構成を示す構成図である。
【図２】本発明による不揮発性半導体記憶装置の概略構成を示す図である。
【図３】本発明におけるバスワードプログラム動作のタイミング図である。
【図４】バンクコントロール回路の回路構成の一例を示す回路図である。
【図５】バンクＡ選択回路の回路構成の一例を示す回路図である。
【図６】他のバンク選択回路の回路構成の一例を示す回路図である。
【図７】図４乃至図６の回路の動作を示すタイミング図である。
【符号の説明】
１０ 不揮発性半導体記憶装置
１１ コマンドレジスタ
１２、１２Ａ コマンドデコーダ
１３ 制御回路
１４ ラッチ信号発生回路
１５ バンクデコーダ
１６、１６Ａ バンクコントロール回路
１７、１７Ａ バンクＡ選択回路
１８ バンクＢ選択回路
１９ バンクＣ選択回路
２０ バンクＤ選択回路
２１ バンクＡ
２２ バンクＢ
２３ バンクＣ
２４ バンクＤ
２５ ＯＴＰ領域
３０ 不揮発性半導体記憶装置
【発明の属する技術分野】
本発明は、一般に不揮発性半導体記憶装置に関し、詳しくはパスワードによるデータ保護機能を備えた不揮発性半導体記憶装置に関する。
【０００２】
【従来の技術】
デュアルオペレーション動作の不揮発性半導体記憶装置においては、メモリセルアレイを例えば４つのバンクに分割し、あるバンクに対して書き換え動作（プログラム動作／イレーズ動作）をしている間に、他のバンクに対して読み出し動作を実行することが出来る。
【０００３】
図１は、デュアルオペレーション動作の不揮発性半導体記憶装置の概略構成を示す構成図である。
【０００４】
図１の不揮発性半導体記憶装置１０は、コマンドレジスタ１１、コマンドデコーダ１２、制御回路１３、ラッチ信号発生回路１４、バンクデコーダ１５、バンクコントロール回路１６、バンクＡ選択回路１７、バンクＢ選択回路１８、バンクＣ選択回路１９、バンクＤ選択回路２０、バンクＡ２１、バンクＢ２２、バンクＣ２３、及びバンクＤ２４を含む。
【０００５】
コマンドレジスタ１１は、外部からコマンド信号及び制御信号を受け取り、コマンドデコーダ１２に供給する。コマンドデコーダ１２は、コマンドをデコードして、デコード結果を制御回路１３及びバンクコントロール回路１６に供給する。制御回路１３は、ステートマシンであり、供給されたコマンドデコード結果に基づいて不揮発性半導体記憶装置１０の各内部回路を制御する。
【０００６】
ラッチ信号発生回路１４は、チップイネーブル信号／ＣＥ或いはライトイネーブル信号／ＷＥに応答してラッチ信号Ｘを生成し、ラッチ信号Ｘをバンク選択回路１７乃至２０に供給する。バンクデコーダ１５は、外部から供給されるバンクアドレスをデコードする。バンクデコーダ１５は、バンクアドレスデコード結果に応じてバンクを選択するバンク選択信号ＡＰＢＫ、ＢＰＢＫ、ＣＰＢＫ、及びＤＰＢＫを生成し、対応するバンク選択回路１７乃至２０に供給する。バンク選択回路１７乃至２０は、対応する各バンク２１乃至２４に対して、書き換えを指示する信号或いは読み出しを指示する信号を生成する。例えばバンクＡ選択回路１７は、バンクＡ２１に対して、書き換えを指示する信号ＡＢＷＳＥＬ或いは読み出しを指示する信号ＡＢＲＳＥＬをアサートする。各バンク２１乃至２４には、メモリセルアレイ、アドレスデコーダ、及び制御回路が設けられており、書き換え動作或いは読み出し動作のうちで選択指示された動作を実行する。
【０００７】
バンクコントロール回路１６は、コマンドデコーダ１２から書き換えコマンド入力を示す信号Ｚを受け取ると、これに応答して、ライトを指示するリード／ライト選択信号Ｙを各バンク選択回路１７乃至２０に供給する。入力バンクアドレスが例えばバンクＡ２１を示す場合には、バンクデコーダ１５から信号ＡＰＢＫがアサートされる。バンクデコーダ１５からのバンク選択信号ＡＰＢＫがアサートされている状態で、ラッチ信号発生回路１４からラッチ信号Ｘを受け取ると、バンクＡ選択回路１７は、バンクＡ２１が選択されていることを示すバンク選択状態をラッチする。バンクＡ選択回路１７は、このラッチされたバンク選択状態とライト指示のリード／ライト選択信号Ｙとに応じて、バンクＡ２１に対して書き換え動作を指示する。これに応じて、バンクＡ２１は書き換え動作を実行する。
【０００８】
バンクＡ２１が書き換え動作を実行している状態で、読み出しコマンドが次のコマンドとして外部からコマンドレジスタ１１に入力され、更にバンクデコーダ１５に読み出しバンクアドレスが入力されるとする。読み出しコマンド入力に応じて、リード／ライト選択信号Ｙはリード指示となる。バンクアドレスが例えばバンクＢ２２を指定する場合には、バンクデコーダ１５のバンク選択信号ＢＰＢＫがアサートされる。バンクＢ２２を選択するバンク選択信号ＢＰＢＫとリード指示状態のリード／ライト選択信号Ｙとに応じて、バンクＢ選択回路１８はバンクＢ２２に対して読み出し動作を指示する。これに応じて、バンクＢ２２は読み出し動作を実行する。この時、バンクＡ２１に対する書き換え動作は、バンクＢ２２に対する読み出し動作と同時に、継続して実行される。
【０００９】
上記のようにして、デュアルオペレーション動作の不揮発性半導体記憶装置においては、あるバンクに対して書き換え動作（プログラム動作／イレーズ動作）をしている間に、他のバンクに対して読み出し動作を実行することが出来る。
【００１０】
最近の不揮発性半導体記憶装置には、プロテクト機能が設けられているものがあり、セクタ或いはブロックと呼ばれる１つの消去単位毎或いは複数の消去単位毎に、一括して記憶内容の書き換えを禁止することが出来る。書き換えを禁止する記憶領域（セクタ或いはブロック）に関する情報は、不揮発性素子にプロテクト状態として記憶し、不揮発性半導体記憶装置内部の制御回路（ステートマシン）がこの情報を参照することで、プロテクトされている領域の書き換えを禁止する。
【００１１】
上記プロテクト状態を自由に変更出来ないように、パスワードモードが設けられる。パスワードモードにおいては、プロテクト状態を記憶する不揮発性素子が書き換え不可な状態にロックされ、プロテクト状態をデフォールトで変更することが出来ないように設定される。不揮発性メモリに記憶してあるパスワードと外部からの入力パスワードとが一致すると、ロックがはずされて、プロテクト状態を変更することが可能となる。このロックをはずす動作は、パスワード・アンロックと呼ばれる。
【００１２】
バスワードを記憶する不揮発性メモリの領域は、ＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｔｅｃｔ）領域と呼ばれ、主記憶領域外にあるメモリ領域である。このＯＴＰ領域は、一度プロテクトをかけると二度とはずすことが出来ない。通常のアクセスモードではＯＴＰ領域にアクセスすることは出来ず、ＯＴＰ領域にアクセスするためにはＯＴＰモードを使用する必要がある。ＯＴＰモードに入ると、主記憶領域の任意の１つのセクタとＯＴＰ領域とが論理的に置き換わり、そのセクタにアクセスするアドレスを入力してＯＴＰ領域にアクセスすることが出来る。パスワードは、ＯＴＰ領域の一部に格納されるので、パスワード機能を使用する際には必ずＯＴＰモードに設定される。
【００１３】
【発明が解決しようとする課題】
図１の不揮発性半導体記憶装置１０において、ＯＴＰ領域２５をバンクＡ２１に対して設けるとする。即ち、ＯＴＰモードに入ると、バンクＡ２１の任意の１つのセクタとＯＴＰ領域２５とが論理的に置き換わり、そのセクタにアクセスするアドレスを入力することで、ＯＴＰ領域２５にアクセスする構成とする。
【００１４】
パスワードを記憶してある領域の所在は、ユーザに知らせる必要がない。従って、パスワードプログラム動作（パスワード書き込み動作）においては、アドレスを指定するアドレス入力なしで、パスワードプログラムコマンド入力だけにより、パスワードの書き込みを実行できることが好ましい。またパスワードプログラム動作を実行しながら、他のバンクに対してリード動作を実行するデュアルオペレーションが可能であることが好ましい。
【００１５】
しかしアドレス指定なくパスワードプログラムコマンド入力をした場合、アドレス入力がドントケアであるために、バンクＡ２１以外のバンクの選択状態がバンク選択回路にラッチされる可能性がある。例えばバンクＣ選択回路１９においてバンク選択状態がラッチされると、ライトを指示するリード／ライト選択信号Ｙに応じてバンクＣ２３が書き換え動作対象であると見なされて、バンクＣ２３に対する読み出し動作を実行することが出来ない。またバンクＡ２１ではなくバンクＣ２３が書き換え対象となっているので、バンクＡ２１に割り当てられるＯＴＰ領域２５に対するプログラム動作を実行することさえ出来なくなってしまう。
【００１６】
以上を鑑みて、本発明は、デュアルオペレーションが可能で且つアドレス指定無しで適切なパスワードプログラム動作が可能な不揮発性半導体記憶装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明による不揮発性半導体記憶装置は、それぞれ独立したメモリセルアレイを含む複数のバンクと、該複数のバンクうち１つのバンクに対応して設けられるパスワード格納領域と、バンクアドレスをデコードしてバンク選択信号を生成するバンクデコーダと、該１つのバンクに対して書き換え指示又は読み出し指示を出力する第１のバンク選択回路と、該１つのバンク以外の該複数のバンクのそれぞれに対して書き換え指示又は読み出し指示を出力する複数の第２のバンク選択回路と、第１のコマンド入力の場合に該バンク選択信号により選択される該第１或いは第２のバンク選択回路が書き換え指示又は読み出し指示を出力し、第２のコマンド入力の場合に該第１のバンク選択回路が該バンク選択信号とは独立に書き換え指示を出力し且つ該第２のバンク選択回路が該バンク選択信号で選択されると読み出し指示を出力するように、該バンク選択回路を制御するコマンドデコーダ＆バンクコントロール回路を含むことを特徴とする。
【００１８】
上記不揮発性半導体記憶装置においては、パスワードプログラムコマンド入力である第２のコマンド入力の場合に、パスワード格納領域（ＯＴＰ領域）が対応するバンクのバンク選択回路はバンク選択状態とは無関係に書き換え指示を出力し、それ以外のバンク選択回路はバンク選択されても書き換え指示でなく読み出し指示を出力する。従って、パスワード格納領域に対応するバンク以外のバンクがバンク選択信号により選択されても、書き換え動作が設定されることがないので、デュアルオペレーションにおいて当該バンクに対して読み出し動作を実行することが出来る。またパスワード格納領域が対応するバンクに対しては、適切にプログラム動作を実行することが出来る。
【００１９】
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００２０】
図２は、本発明による不揮発性半導体記憶装置の概略構成を示す図である。
【００２１】
図２の不揮発性半導体記憶装置３０は、コマンドレジスタ１１、コマンドデコーダ１２Ａ、制御回路１３、ラッチ信号発生回路１４、バンクデコーダ１５、バンクコントロール回路１６Ａ、バンクＡ選択回路１７Ａ、バンクＢ選択回路１８、バンクＣ選択回路１９、バンクＤ選択回路２０、バンクＡ２１、バンクＢ２２、バンクＣ２３、バンクＤ２４、及びＯＴＰ領域２５を含む。図２において、図１と同一の構成要素は同一の参照番号で参照される。
【００２２】
コマンドレジスタ１１は、外部からコマンド信号及び制御信号を受け取り、コマンドデコーダ１２Ａに供給する。コマンドデコーダ１２Ａは、コマンドをデコードして、デコード結果を制御回路１３及びバンクコントロール回路１６Ａに供給する。コマンドデコーダ１２Ａは、プログラム或いはイレーズコマンドが外部から入力された場合には、書き換えコマンド入力を示す信号Ｚをアサートする。またパスワードプログラムコマンドが外部から入力された場合には、書き換え動作を指示するために信号Ｚをアサートすると共に、パスワード動作信号ＰＷＡＣＴをアサートする。
【００２３】
制御回路１３は、ステートマシンであり、供給されたコマンドデコード結果に基づいて不揮発性半導体記憶装置１０の各内部回路を制御する。信号Ｚがアサートされた場合には、選択されたバンクに対して書き換え動作を実行するように各回路を制御する。
【００２４】
ラッチ信号発生回路１４は、チップイネーブル信号／ＣＥ或いはライトイネーブル信号／ＷＥに応答してラッチ信号Ｘを生成し、ラッチ信号Ｘを各バンク選択回路に供給する。バンクデコーダ１５は、外部から供給されるバンクアドレスをデコードする。バンクデコーダ１５は、バンクアドレスデコード結果に応じてバンクを選択するバンク選択信号ＡＰＢＫ、ＢＰＢＫ、ＣＰＢＫ、及びＤＰＢＫを生成し、対応するバンク選択回路に供給する。バンク選択回路１７Ａ、１８、１９、及び２０は、対応する各バンク２１乃至２４に対して、書き換えを指示する信号或いは読み出しを指示する信号を生成する。例えばバンクＡ選択回路１７Ａは、バンクＡ２１に対して、書き換えを指示する信号ＡＢＷＳＥＬ或いは読み出しを指示する信号ＡＢＲＳＥＬをアサートする。各バンク２１乃至２４には、メモリセルアレイ、アドレスデコーダ、及び制御回路が設けられており、書き換え動作或いは読み出し動作のうちで選択指示された動作を実行する。
【００２５】
書き換え動作の場合、バンクコントロール回路１６Ａは、コマンドデコーダ１２Ａから書き換えコマンド入力を示す信号Ｚを受け取ると、これに応答して、ライトを指示するリード／ライト選択信号Ｙを各バンク選択回路１７Ａ、１８、１９、及び２０に供給する。入力バンクアドレスが例えばバンクＡ２１を示す場合には、バンクデコーダ１５から信号ＡＰＢＫがアサートされる。バンクデコーダ１５からのバンク選択信号ＡＰＢＫがアサートされている状態で、ラッチ信号発生回路１４からラッチ信号Ｘを受け取ると、バンクＡ選択回路１７Ａは、バンクＡ２１が選択されていることを示すバンク選択状態をラッチする。バンクＡ選択回路１７は、このラッチされたバンク選択状態とライト指示のリード／ライト選択信号Ｙとに応じて、バンクＡ２１に対して書き換え動作を指示する。これに応じて、バンクＡ２１は書き換え動作を実行する。
【００２６】
入力バンクアドレスが例えばバンクＢ２２を示す場合には、上述の場合と同様に、バンクＢ選択回路１８が、バンクＢ２２が選択されているバンク選択状態をラッチする。バンクＢ選択回路１８は、このラッチされたバンク選択状態とライト指示のリード／ライト選択信号Ｙとに応じて、バンクＢ２２に対して書き換え動作を指示する。これに応じて、バンクＢ２２は書き換え動作を実行する。バンクＣ２３及びバンクＤ２４についても、それぞれのバンクが選択された場合の動作は上記と同様である。
【００２７】
パスワードプログラム動作の場合、バンクコントロール回路１６Ａは、コマンドデコーダ１２Ａからパスワードプログラムコマンド入力を示す信号ＰＷＡＣＴを受け取ると、リード／ライト選択信号Ｙをリード指示状態にする。またコマンドデコーダ１２からの信号ＰＷＡＣＴは、更にバンクＡ選択回路１７Ａに供給される。
【００２８】
バンクＡ選択回路１７Ａは、コマンドデコーダ１２からの信号ＰＷＡＣＴに応じて、書き換えを指示する信号ＡＢＷＳＥＬをアサートする。即ち、バンクＡ２１に対して書き換え動作を指示する。これに応じて、バンクＡ２１はＯＴＰ領域２５に対する書き換え動作を実行する。この際、バンクデコーダ１５のデコード結果とは独立に、バンクＡ選択回路１７Ａは、書き換えを指示する信号ＡＢＷＳＥＬをアサートすることが出来る。
【００２９】
バンクＢ選択回路１８、バンクＣ選択回路１９、及びバンクＤ選択回路２０においては、リード／ライト選択信号Ｙがリード指示状態にされているので、バンクデコーダ１５からのバンク選択信号によりバンク選択されても、書き換え動作に設定されることはない。
【００３０】
バンクＡ２１に対してパスワードプログラム動作を実行している状態で、読み出しコマンドが次のコマンドとして外部からコマンドレジスタ１１に入力され、更にバンクデコーダ１５に読み出しバンクアドレスが入力されるとする。読み出し動作であるからリード／ライト選択信号Ｙはリード指示であり、バンクアドレスが例えばバンクＢ２２を指定する場合には、バンクデコーダ１５のバンク選択信号ＢＰＢＫがアサートされる。バンクＢ２２を選択するバンク選択信号ＢＰＢＫとリード指示状態のリード／ライト選択信号Ｙとに応じて、バンクＢ選択回路１８はバンクＢ２２に対して読み出し動作を指示する。これに応じて、バンクＢ２２は読み出し動作を実行する。この時、バンクＡ２１に対するパスワードプログラム動作は、バンクＢ２２に対する読み出し動作と同時に、継続して実行される。
【００３１】
上記のようにして、本発明のデュアルオペレーション動作の不揮発性半導体記憶装置においては、アドレス指定することなくパスワードプログラムコマンド入力によりパスワードプログラム動作を実行し、更に、あるバンクに対してパスワードプログラム動作をしている間に、他のバンクに対して読み出し動作を実行することが出来る。
【００３２】
図３は、本発明におけるバスワードプログラム動作のタイミング図である。
【００３３】
図３に示されるように、チップイネーブル信号／ＣＥ或いはライトイネーブル信号／ＷＥに同期して、パスワードプログラムコマンド（Ａｄｄ：５５Ｈ＆Ｉ／Ｏ：３８Ｈ）を入力する。その次のタイミングで、入出力データＩ／Ｏとして書き込むパスワードのデータＰＷＤを入力し、アドレスデータＡｄｄとしてはドントケアとなる。チップイネーブル信号／ＣＥ或いはライトイネーブル信号／ＷＥに応答して、ラッチ信号Ｘがラッチ信号発生回路１４により発生される。またパスワードプログラムコマンドに応答して、書き換え動作を指示する信号Ｚ及びパスワード動作信号ＰＷＡＣＴがＨＩＧＨになる。
【００３４】
アドレス入力はドントケアであるために、何れのバンクを選択するバンク選択状態がバンク選択回路にラッチされるか不明である。この状態で、リード／ライト選択信号Ｙが図３のＴ０で示されるタイミングでＨＩＧＨ（ライト指示）になってしまうと、ＯＴＰ領域２５があるバンクＡ２１ではなく、それ以外のバンクが書き込み動作に設定されてしまう危険性がある。本発明においては、パスワード動作信号ＰＷＡＣＴによってリード／ライト選択信号ＹをＬＯＷ（リード指示）にすることで、全バンクを読み出し状態に設定する。但し、バンクＡ２１に関しては、パスワード動作信号ＰＷＡＣＴによって強制的に書き込み状態に設定する。
【００３５】
図４は、バンクコントロール回路１６Ａの回路構成の一例を示す回路図である。
【００３６】
図４のバンクコントロール回路１６Ａは、インバータ３１とＮＯＲ回路３２を含む。プログラム或いはイレーズコマンドが外部から入力された場合には、書き換えコマンド入力を示す信号ＺがＨＩＧＨであり、パスワード動作信号ＰＷＡＣＴがＬＯＷであるので、リード／ライト選択信号Ｙはライトを指示するＨＩＧＨとなる。またパスワードプログラムコマンドが外部から入力された場合には、書き換えを指示する信号ＺがＨＩＧＨであるが、パスワード動作信号ＰＷＡＣＴがＨＩＧＨであるので、リード／ライト選択信号Ｙはリードを指示するＬＯＷとなる。
【００３７】
図５は、バンクＡ選択回路１７Ａの回路構成の一例を示す回路図である。
【００３８】
図５のバンクＡ選択回路１７Ａは、インバータ４１乃至４８、ＮＭＯＳトランジスタ４９乃至５１、及びＮＡＮＤ回路５２乃至５５を含む。インバータ４４及び４５が、バンク選択状態をラッチするラッチ回路を形成する。ラッチ回路は、ラッチ信号Ｘに応答して、バンクＡ２１選択時にＨＩＧＨとなるバンク選択信号ＡＰＢＫをラッチする。
【００３９】
プログラム或いはイレーズコマンドが外部から入力された場合には、リード／ライト選択信号ＹはＨＩＧＨであり、パスワード動作信号ＰＷＡＣＴはＬＯＷである。従って、ラッチ回路の出力（バンク選択信号ＡＰＢＫの反転信号）が、ＮＭＯＳトランジスタ５０、ＮＡＮＤ回路５２、ＮＡＮＤ回路５３、及びインバータ４６を介して、論理反転されて書き換え指示信号ＡＢＷＳＥＬとして出力される。従って、バンクＡ２１が選択されている場合に、書き換え指示信号ＡＢＷＳＥＬはＨＩＧＨになる。
【００４０】
またラッチ回路の出力は、ＮＭＯＳトランジスタ５０、ＮＡＮＤ回路５２、及びインバータ４８を介して、ＮＡＮＤ回路５４に供給される。ＮＡＮＤ回路５４の２つの入力は、バンク選択信号ＡＰＢＫ及びその論理反転（ラッチ回路出力）であるので、読み出し指示信号ＡＢＲＳＥＬはバンク選択状態に関わらずＬＯＷとなる。
【００４１】
リードコマンドが外部から入力された場合には、リード／ライト選択信号ＹはＬＯＷであり、パスワード動作信号ＰＷＡＣＴもＬＯＷである。従って、書き換え指示信号ＡＢＷＳＥＬはバンク選択状態に関わらずＬＯＷとなる。またバンク選択信号ＡＰＢＫは、ＮＭＯＳトランジスタ５１、ＮＡＮＤ回路５２、及びインバータ４８を介して、ＮＡＮＤ回路５４に供給される。ＮＡＮＤ回路５４の２つの入力は、双方共にバンク選択信号ＡＰＢＫであるので、読み出し指示信号ＡＢＲＳＥＬはバンク選択時にＨＩＧＨとなる。
【００４２】
パスワードプログラムコマンドが外部から入力された場合には、リード／ライト選択信号ＹはＬＯＷであり、パスワード動作信号ＰＷＡＣＴがＨＩＧＨである。従って、ＮＡＮＤ回路５２及び５５の出力が双方共にＨＩＧＨとなり、書き換え指示信号ＡＢＷＳＥＬはＨＩＧＨ、読み出し指示信号ＡＢＲＳＥＬはＬＯＷとなる。
【００４３】
図６は、バンク選択回路の回路構成の一例を示す回路図である。バンクＢ選択回路１８、バンクＣ選択回路１９、及びバンクＤ選択回路２０は、図６の回路構成である。
【００４４】
図６のバンク選択回路は、インバータ６１乃至６７、ＮＭＯＳトランジスタ６８乃至７０、及びＮＡＮＤ回路７１及び７２を含む。インバータ６２及び６３が、バンク選択状態をラッチするラッチ回路を形成する。ラッチ回路は、ラッチ信号Ｘに応答して、当該バンク選択時にＨＩＧＨとなるバンク選択信号ｑＰＢＫ（ｑ＝Ｂ，Ｃ，ｏｒ Ｄ）をラッチする。
【００４５】
プログラム或いはイレーズコマンドが外部から入力された場合には、リード／ライト選択信号ＹはＨＩＧＨである。従って、ラッチ回路の出力（バンク選択信号ｑＰＢＫの反転信号）が、ＮＭＯＳトランジスタ６９、インバータ６４、ＮＡＮＤ回路７１、及びインバータ６６を介して、論理反転されて書き換え指示信号ｑＢＷＳＥＬとして出力される。従って、当該バンクが選択されている場合に、書き換え指示信号ｑＢＷＳＥＬはＨＩＧＨになる。
【００４６】
またラッチ回路の出力は、ＮＭＯＳトランジスタ６９、インバータ６４、及びインバータ６５を介して、ＮＡＮＤ回路７２に供給される。ＮＡＮＤ回路７２の２つの入力は、バンク選択信号ｑＰＢＫ及びその論理反転（ラッチ回路出力）であるので、読み出し指示信号ｑＢＲＳＥＬはバンク選択状態に関わらずＬＯＷとなる。
【００４７】
リードコマンドが外部から入力された場合、及びパスワードプログラムコマンドが外部から入力された場合には、リード／ライト選択信号ＹはＬＯＷである。従って、書き換え指示信号ｑＢＷＳＥＬはバンク選択状態に関わらずＬＯＷとなる。またバンク選択信号ｑＰＢＫは、ＮＭＯＳトランジスタ７０、インバータ６４、及びインバータ６５を介して、ＮＡＮＤ回路７２に供給される。ＮＡＮＤ回路７２の２つの入力は、双方共にバンク選択信号ｑＰＢＫであるので、読み出し指示信号ｑＢＲＳＥＬは当該バンク選択時にＨＩＧＨとなる。
【００４８】
図７は、図４乃至図６の回路の動作を示すタイミング図である。図７は、最初にリード状態であり、その後パスワードプログラム状態になる場合を示す。またバンクＡ選択回路１７Ａの動作と、バンクＢ乃至Ｄを代表してバンクＢ選択回路１８の動作を示す。
【００４９】
リード状態においては、書き換えコマンド入力を示す信号Ｚ及びパスワード動作信号ＰＷＡＣＴはＬＯＷであり、リード／ライト選択信号Ｙはリードを指示するＬＯＷである。この時、バンク選択信号ＡＰＢＫがＨＩＧＨになりバンクＡ２１を選択すると、バンクＡ２１に対する読み出し指示信号ＡＢＲＳＥＬがＨＩＧＨとなる。またバンク選択信号ＢＰＢＫがＨＩＧＨになりバンクＢ２２を選択すると、バンクＢ２２に対する読み出し指示信号ＢＢＲＳＥＬがＨＩＧＨとなる。
【００５０】
その後のパスワードプログラム状態においては、書き換え動作を指示する信号Ｚ及びパスワード動作信号ＰＷＡＣＴはＨＩＧＨであり、リード／ライト選択信号Ｙはリードを指示するＬＯＷである。ラッチ信号ＸがＨＩＧＨパルスとして供給されるので、バンクＡ２１の非選択状態を示すＬＯＷのバンク選択信号ＡＰＢＫがラッチされるが、それとは無関係に、パスワード動作信号ＰＷＡＣＴのＨＩＧＨに応答して、書き換え指示信号ＡＢＷＳＥＬがＨＩＧＨになる。またリード／ライト選択信号Ｙはリードを指示するＬＯＷのままであるので、ラッチ信号Ｘに応答してバンクＢ２２の選択状態を示すＨＩＧＨのバンク選択信号ＢＰＢＫがラッチされても、バンクＢ２２に対して書き込み動作が設定されることはない。
【００５１】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【００５２】
【発明の効果】
本発明による不揮発性半導体記憶装置においては、パスワードプログラムコマンド入力の場合に、ＯＴＰ領域が対応するバンクのバンク選択回路はバンク選択状態とは無関係に書き換え指示を出力し、それ以外のバンク選択回路はバンク選択されても書き換え指示でなく読み出し指示を出力する。従って、ＯＴＰ領域に対応するバンク以外のバンクがバンク選択信号により選択されても、書き換え動作が設定されることがないので、デュアルオペレーションにおいて当該バンクに対して読み出し動作を実行することが出来る。またＯＴＰ領域が対応するバンクに対しては、適切にプログラム動作を実行することが出来る。
【００５３】
従って、デュアルオペレーションが可能であると共に、アドレス指定無しで適切なパスワードプログラム動作が可能となる。
【図面の簡単な説明】
【図１】デュアルオペレーション動作の不揮発性半導体記憶装置の概略構成を示す構成図である。
【図２】本発明による不揮発性半導体記憶装置の概略構成を示す図である。
【図３】本発明におけるバスワードプログラム動作のタイミング図である。
【図４】バンクコントロール回路の回路構成の一例を示す回路図である。
【図５】バンクＡ選択回路の回路構成の一例を示す回路図である。
【図６】他のバンク選択回路の回路構成の一例を示す回路図である。
【図７】図４乃至図６の回路の動作を示すタイミング図である。
【符号の説明】
１０ 不揮発性半導体記憶装置
１１ コマンドレジスタ
１２、１２Ａ コマンドデコーダ
１３ 制御回路
１４ ラッチ信号発生回路
１５ バンクデコーダ
１６、１６Ａ バンクコントロール回路
１７、１７Ａ バンクＡ選択回路
１８ バンクＢ選択回路
１９ バンクＣ選択回路
２０ バンクＤ選択回路
２１ バンクＡ
２２ バンクＢ
２３ バンクＣ
２４ バンクＤ
２５ ＯＴＰ領域
３０ 不揮発性半導体記憶装置
Claims (10)
- それぞれ独立したメモリセルアレイを含む複数のバンクと、
該複数のバンクうち１つのバンクに対応して設けられるパスワード格納領域と、
バンクアドレスをデコードしてバンク選択信号を生成するバンクデコーダと、
該１つのバンクに対して書き換え指示又は読み出し指示を出力する第１のバンク選択回路と、
該１つのバンク以外の該複数のバンクのそれぞれに対して書き換え指示又は読み出し指示を出力する複数の第２のバンク選択回路と、
第１のコマンド入力の場合に該バンク選択信号により選択される該第１或いは第２のバンク選択回路が書き換え指示又は読み出し指示を出力し、第２のコマンド入力の場合に該第１のバンク選択回路が該バンク選択信号とは独立に書き換え指示を出力し且つ該第２のバンク選択回路が該バンク選択信号で選択されると読み出し指示を出力するように、該第１及び第２のバンク選択回路を制御するコマンドデコーダ＆バンクコントロール回路
を含むことを特徴とする不揮発性半導体記憶装置。 - 該第１のコマンドは該バンクに対する書き換え又は読み出しを指示するコマンドであり、該第２のコマンドは該パスワード格納領域への書き込みを指示するコマンドであることを特徴とする請求項１記載の不揮発性半導体記憶装置。
- 該パスワード格納領域への書き込みを指示するコマンド入力はアドレス指定無しのコマンド入力であることを特徴とする請求項２記載の不揮発性半導体記憶装置。
- 該複数のバンクの１つに対する書き換え動作或いは該パスワード格納領域への書き込み動作を実行するのと同時に、他のバンクに対して読み出し動作を実行することを特徴とする請求項２記載の不揮発性半導体記憶装置。
- 該コマンドデコーダ＆バンクコントロール回路は、コマンド入力に応じて書き換え動作或いは読み出し動作を指示するライト／リード選択信号を出力する回路を含み、該第１のコマンド入力の場合に該第１及び第２のバンク選択回路は該ライト／リード選択信号及び該バンク選択信号に応じて該書き換え指示又は読み出し指示を出力することを特徴とする請求項１記載の不揮発性半導体記憶装置。
- 該コマンドデコーダ＆バンクコントロール回路は、該第２のコマンド入力の場合に該ライト／リード選択信号を読み出し動作指示状態に設定し、且つ第１のバンク選択回路に該ライト／リード選択信号及び該バンク選択信号を無視して該書き換え指示を出力するように指示する信号を供給することを特徴とする請求項５記載の不揮発性半導体記憶装置。
- それぞれ独立したメモリセルアレイを含む複数のバンクと、
バンクアドレスをデコードしてバンク選択信号を生成するバンクデコーダと、
該複数のバンクのそれぞれに対して設けられアドレス指定を伴うコマンド入力の場合に該バンク選択信号により選択されると書き換え指示又は読み出し指示を対応するバンクに出力する複数のバンク選択回路
を含み、該複数のバンク選択回路の１つはアドレス指定を伴わないコマンド入力の場合に該バンク選択信号とは独立に該書き換え指示を出力することを特徴とする不揮発性半導体記憶装置。 - 該複数のバンク選択回路の該１つに対応するバンクに設けられるパスワード格納領域を更に含み、該アドレス指定を伴わないコマンド入力は該パスワード格納領域に対する書き込み命令であることを特徴とする請求項７記載の不揮発性半導体記憶装置。
- 該複数のバンク選択回路の該１つ以外のバンク選択回路は、アドレス指定を伴わないコマンド入力の場合に該書き換え指示を出力しないように制御されることを特徴とする請求項８記載の不揮発性半導体記憶装置。
- 該複数のバンクの１つに対する書き換え動作或いは該パスワード格納領域への書き込み動作を実行するのと同時に、他のバンクに対して読み出し動作を実行することを特徴とする請求項８記載の不揮発性半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001320909A JP3961806B2 (ja) | 2001-10-18 | 2001-10-18 | 不揮発性半導体記憶装置 |
| US10/263,646 US6711055B2 (en) | 2001-10-18 | 2002-10-04 | Nonvolatile semiconductor memory device of dual-operation type with data protection function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001320909A JP3961806B2 (ja) | 2001-10-18 | 2001-10-18 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003123489A JP2003123489A (ja) | 2003-04-25 |
| JP3961806B2 true JP3961806B2 (ja) | 2007-08-22 |
Family
ID=19138221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001320909A Expired - Fee Related JP3961806B2 (ja) | 2001-10-18 | 2001-10-18 | 不揮発性半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6711055B2 (ja) |
| JP (1) | JP3961806B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100558486B1 (ko) * | 2003-07-14 | 2006-03-07 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 이 장치의 원 타임프로그래밍 제어방법 |
| JP2005317127A (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
| US9256525B2 (en) | 2011-12-02 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device including a flag for selectively controlling erasing and writing of confidential information area |
| JP5885638B2 (ja) * | 2011-12-02 | 2016-03-15 | 株式会社東芝 | 半導体記憶装置 |
| US9620216B2 (en) | 2015-02-17 | 2017-04-11 | Silicon Storage Technology, Inc. | Flash memory device configurable to provide read only memory functionality |
| US10141042B1 (en) | 2017-05-23 | 2018-11-27 | Micron Technology, Inc. | Method and apparatus for precharge and refresh control |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0812646B2 (ja) * | 1989-03-03 | 1996-02-07 | 三菱電機株式会社 | 半導体集積回路 |
| US6009495A (en) * | 1989-12-29 | 1999-12-28 | Packard Bell Nec | Protected address range in an electrically erasable programmable read only memory |
| TW231343B (ja) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
| US6031757A (en) * | 1996-11-22 | 2000-02-29 | Macronix International Co., Ltd. | Write protected, non-volatile memory device with user programmable sector lock capability |
| JPH11110293A (ja) * | 1997-09-29 | 1999-04-23 | Mitsubishi Electric Corp | 不揮発性メモリ制御回路 |
-
2001
- 2001-10-18 JP JP2001320909A patent/JP3961806B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-04 US US10/263,646 patent/US6711055B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030076730A1 (en) | 2003-04-24 |
| US6711055B2 (en) | 2004-03-23 |
| JP2003123489A (ja) | 2003-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3884839B2 (ja) | 半導体記憶装置 | |
| US7911839B2 (en) | System and method to control one time programmable memory | |
| US5749088A (en) | Memory card with erasure blocks and circuitry for selectively protecting the blocks from memory operations | |
| US20020085419A1 (en) | Nonvolatile semiconductor memory device and data input/output control method thereof | |
| US20050071592A1 (en) | Selectable block protection for non-volatile memory | |
| JP2002202911A (ja) | 不揮発性メモリ装置 | |
| US5765184A (en) | Method and apparatus for programming an array controller in a flash memory device | |
| US6226199B1 (en) | Non-volatile semiconductor memory | |
| JPH11110293A (ja) | 不揮発性メモリ制御回路 | |
| US20040221092A1 (en) | Flash memory device with partial copy-back mode | |
| US6930919B2 (en) | NAND-type flash memory device having array of status cells for storing block erase/program information | |
| JP4678083B2 (ja) | メモリ装置およびメモリアクセス制限方法 | |
| JP2002329396A (ja) | バンク構成を変更可能なフラッシュメモリ | |
| JP4619367B2 (ja) | 不揮発性記憶装置 | |
| JP3961806B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH11242632A (ja) | メモリ装置 | |
| US7099226B2 (en) | Functional register decoding system for multiple plane operation | |
| JP4138291B2 (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JP2003051195A (ja) | 半導体記憶装置 | |
| JP3872922B2 (ja) | 半導体記憶装置及びメモリ混載ロジックｌｓｉ | |
| CN101002281A (zh) | 半导体装置及半导体装置的控制方法 | |
| JP2000181802A (ja) | 半導体記憶装置 | |
| TW446875B (en) | Instruction memory circuit | |
| JP3625812B2 (ja) | 不揮発性メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |