JP4133490B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP4133490B2
JP4133490B2 JP2003081629A JP2003081629A JP4133490B2 JP 4133490 B2 JP4133490 B2 JP 4133490B2 JP 2003081629 A JP2003081629 A JP 2003081629A JP 2003081629 A JP2003081629 A JP 2003081629A JP 4133490 B2 JP4133490 B2 JP 4133490B2
Authority
JP
Japan
Prior art keywords
film
forming method
thin film
ions
method described
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003081629A
Other languages
English (en)
Other versions
JP2004289026A (ja
Inventor
俊夫 後藤
勝 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2003081629A priority Critical patent/JP4133490B2/ja
Publication of JP2004289026A publication Critical patent/JP2004289026A/ja
Application granted granted Critical
Publication of JP4133490B2 publication Critical patent/JP4133490B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜の成膜方法に関する。
【0002】
【従来の技術】
現在、液晶ディスプレイ(LCD:Liquid Crystal Display)等に用いられる薄膜トランジスタ(TFT:Thin Film Transistor)の形成には、主にアモルファスシリコン(a−Si:Amorphous Silicon)薄膜が使用されている。しかし、a−Si薄膜は電界効果による電子の移動度が0.5〜1.0cm2/Vsと非常に小さく、オフ状態でのリーク電流が大きいため、処理速度を追求するメモリや論理回路等の高速動作が要求されるトランジスタには利用できない。このようなa−Si薄膜の問題点とともに、LCDの更なる小型化および高精細化に対する要求の高まりから、移動度が30〜200cm2/Vsと大きく、オフ状態でのリーク電流が小さい多結晶シリコン(poly−Si:Polycrystalline Silicon)薄膜が注目されている。
【0003】
poly−Si薄膜の形成方法として、ホットウォール減圧化学気相堆積(LPCVD:Low Pressure Chemical Vapor Deposition)法、レーザアニール法等が挙げられる。ホットウォールLPCVD法は、1.33×102Pa以下の低圧でガスと装置全体とを500℃以上の高温にすることにより、原料ガスであるSiH4を熱分解して基板上にpoly−Si薄膜を形成する方法である。しかし、上述した高速動作が要求されるトランジスタを形成するためには、更に結晶薄膜の結晶性を向上させる必要があり、それには1000℃以上の高温プロセスが必要となる。レーザアニール法は、プラズマ化学気相堆積(PECVD:Plasma Enhanced Chemical Vaper Deposition)法により堆積させたa−Si薄膜をエキシマレーザにより加熱して溶解させ、再結晶化させる方法である。しかし、製造工程が多段階に亘り、高コストとなる。
【0004】
これらに代わる方法として、低温でかつ1回のプロセスで直接形成可能なPECVD法によるpoly−Siおよび微結晶シリコン(μc−Si)等の結晶薄膜形成の研究が現在盛んに行われている(例えば、非特許文献1参照)。なお、微結晶薄膜とは、薄膜の中にナノないしμ(マイクロ)寸法の結晶成分を含む薄膜であり、非晶質薄膜の中に数十%以上の結晶を含む構造をしている。
【0005】
【非特許文献1】
「第62回応用物理学会学術講演会予稿集 14a−ZF−3」,2001年9月,p.736
【0006】
【発明が解決しようとする課題】
しかしながら、現在研究されているPECVD法を用いて低温で形成された結晶薄膜は、上述した他の方法で形成されたpoly−Si薄膜ほど大きな移動度が得られず、実用化には至っていない。移動度を改善するためには、結晶薄膜の結晶性向上のほか、結晶方位すなわち配向性を統一する必要がある。
また、MOS構造を有するTFTを低温プロセスで形成する場合には、ゲート絶縁膜として使用される非晶質膜膜も低温で形成することになる。しかし、低温で形成された非晶質薄膜は密度が小さく、ゲート絶縁膜として良好に機能しない。
【0007】
本発明はこのような課題を解決するためになされたものであり、その目的は、低温でかつ少ない回数のプロセスで良質の薄膜を形成できるようにすることにある。
【0008】
【課題を解決するための手段】
このような目的を達成するために、本発明は、被処理体上に正イオンを含むプラズマと負イオンを含むプラズマとを供給して被処理体上に薄膜を形成する方法であって、所定のデューティ比でパルス変調された電力を用いてプラズマを生成させることにより正イオンおよび負イオンを被処理体表面まで到達させ、これらの正イオンと負イオンとが再結合する際の生成エネルギーを利用して被処理体表面の温度を上昇させることを特徴とする。
ここで、薄膜は、結晶薄膜であってもよいし、非晶質薄膜であってもよい。
また、負イオンは、ハロゲン元素を含む負イオン、または、ハロゲン元素を含む分子からなる負イオン、を含んでいてもよい。例えば、F-またはCl-を含んでいてもよい。また、負イオンは、H-またはO-を含んでいてもよい。
一方、正イオンは、少なくもとSiまたはCを含む正イオンを含んでいてもよい。例えば、SiH3 +、SiHX+、SiHX3 +またはCH3 +を含んでいてもよい。また、正イオンは、H+またはH3 +を含んでいてもよい。
【0009】
また、デューティ比を30%〜70%の所定値にしてもよいし、70%と30%とに交互に切り換えるようにしてもよい。または、デューティ比を30%にして成膜する第1のステップと、デューティ比を70%にして成膜する第2のステップとを有するようにしてもよい。
また、パルス変調された電力がオンからオフに変化するのに同期して負イオンの原料ガスを被処理体上に導入するようにしてもよい。
また、被処理体上の第1の空間に向けて負イオンの原料ガスを導入し、被処理体から第1の空間よりも離れた第2の空間に向けて正イオンの原料ガスを導入するようにしてもよい。
【0010】
また、上述した成膜方法において、正のイオンビームと負のイオンビームとを被処理体に向けて照射するようにしてもよい。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る成膜方法で使用されるマイクロ波プラズマCVD装置の構成を示す断面図である。このCVD装置は、被処理体としてのガラス基板W上にμc−Si薄膜を形成するものである。
【0012】
プロセスチャンバ1の内部には、ガラス基板Wを載置するサセプタ2が収容されている。サセプタ2には、ガラス基板Wをサセプタ2に密着させるための静電チャックまたはメカニカルチャック(図示せず)が用意されている。サセプタ2には更にガラス基板Wを所定の温度に加熱するヒータ3が内蔵されている。チャンバ1の下部には排気口4が設けられており、排気口4に連通する真空ポンプ(図示せず)によりチャンバ1内が10-5Pa台に真空引きされる。チャンバ1の上部にはガス導入用ノズル5が設けられており、ノズル5からチャンバ1内に原料ガスが導入される。原料ガスには、μc−Si薄膜を組成するSi元素を含むSiH4,SiF4と、Si元素を含まないH2,Xeとが使用される。
【0013】
サセプタ2に対向するようにチャンバ1内の上部空間にディスクアンテナ6が配置されている。ディスクアンテナ6の上には石英板7を挟んで円形の地板8が配置されている。ディスクアンテナ6および地板8にはそれぞれ同軸導波管9の内導体および外導体が接続されている。同軸導波管9には矩形導波管10を介してマイクロ波電源11が接続されている。マイクロ波電源11は出力電力を所定の周期でON/OFFするパルス変調ができる。電力のON時間とON時間+OFF時間との比(ON時間/(ON時間+OFF時間))をデューティ比という。なお、矩形導波管10または同軸導波管9には負荷整合器12が設けられている。
【0014】
このようなCVD装置を使用して、次のようにしてガラス基板W上にμc−Si薄膜を形成する。サセプタ2上にガラス基板Wを配置し、静電チャック等でガラス基板Wをサセプタ2に密着させ、ヒータ3により基板温度を400℃にする。チャンバ1内を真空引きするとともに、ノズル5からチャンバ1内に原料ガスをSiH4/SiF4/H2/Xe=4/1/200/50sccm(standard cubic centimeter/minute)の流量で導入し、チャンバ1内の圧力を1.5Paに保持する。この状態で、電力が800Wで周波数が2.45GHzのマイクロ波をパルス変調しマイクロ波電源11から供給する。なお、パルス変調周波数を10kHz、デューティ比70%とする。このようなプロセス条件の下、ガラス基板W上に結晶性のよいμc−Si薄膜を形成することができる。
【0015】
次に、本実施の形態に関する実験結果を示す。
図2に、μc−Si薄膜のラマン分光法により得られたスペクトル(以下、ラマンスペクトルという)を示す。μc−Si薄膜は、上述したプロセス条件において、パルス変調周波数のデューティ比を30%、70%、C.W.(パルス変調しない Carrier Wave)と変えて形成したものである。図2から、デューティ比70%のときに、520cm-1の結晶のピークが強く現れ、最も結晶性がよいことがわる。このときの結晶化率は92%であった。
【0016】
図3に、μc−Si薄膜のラマンスペクトルの結晶成分とアモルファス成分の面積強度比(Ic/Ia)のデューティ比依存性を示す。μc−Si薄膜は、上述したプロセス条件において、原料ガスとしてSiF4を添加せずに形成したものと、SiF4を添加して形成したものである。また図4に、上述したプロセス中に四重極質量分析法(QMS:Quadrupole Mass Spectrometer)で計測したF-イオン信号強度の総和(面積)のデューティ比依存性を示す。
まず、図3をみると、SiF4を添加しなかった場合(図3の点線)は、デューティ比の増加に伴って結晶性が向上し、デューティ比70%以上で飽和傾向を示している。SiF4を添加しなかった場合には、結晶性はH原子や正イオンの衝撃の影響を大きく受けている。デューティ比を大きくしていくと、H原子増加により結晶性が向上し、それとともにイオン衝撃も増加するため、デューティ比70%以上やC.W.で結晶性の向上が抑制された可能性がある。
【0017】
一方、SiF4を添加した場合(図3の実線)は、SiF4を添加しなかった場合と比べて、C.W.のときには結晶性の向上が僅かであるが、パルス変調すると全体的に結晶性が向上し、デューティ比70%で最も結晶性が良くなっている。SiF4を添加した場合には、SiF4がプラズマP中の電子と反応し、F-イオンが生成される。ここで図4をみると、プロセス中におけるF-イオンはμc−Si薄膜の結晶性(図3の実線)と同じ傾向となり、ともにデューティ比70%でピークを示している。このことから、SiF4を添加した場合には、結晶性はH原子や正イオンの衝撃の影響もある程度受けるが、それよりもF-イオンが結晶性に大きく寄与していることがわかる。
【0018】
結晶性向上に対するF-イオンの寄与については、次のように説明することができる。図5(a)に示すように、C.W.やパルスON時にはシースによりF-イオンは基板表面まで到達することができないが、図5(b)に示すように、パルスOFF時にはシースが消滅し、F-イオンは基板表面まで到達することができる。よって、電力をパルス変調してプラズマPを生成することにより、F-イオンをプロセスに直接活用できるようになる。
-イオンはH+イオンやH3 +イオン、SiH3 +イオン等の正イオンと衝突するとすぐに再結合を起こす。例えば、
++F-→HF
という再結合の生成エネルギーは、1544kJ/molである。薄膜表面付近でのこのような再結合が、薄膜極表面のみに温度上昇(ローカルヒーティング)を引き起こし、結晶化を促進させている。
【0019】
以上の知見から、本実施の形態に係る成膜方法の原理を次のように説明することができる。まず、原料ガスとしてSiF4を添加することにより、F-イオンが生成される。また、電力を所定のデューティ比でパルス変調してプラズマPを生成することにより、F-イオンが基板表面に供給されるようになる。そして、基板表面でF-イオンとH+イオンやH3 +イオン、SiH3 +イオン等の正イオンとが再結合を起こし、その生成エネルギーがSiの結晶化に利用された結果、結晶性のよいμc−Si薄膜が形成されている。
【0020】
本実施の形態では、F-イオンとH+イオン等の正イオンとの再結合の際の生成エネルギーを利用するため、poly−Si薄膜の成膜方法の一つであるLPCVD法と異なり1000℃以上の高温プロセスは必要ない。また、再結合は薄膜極表面のみに温度上昇を引き起こすため、熱的に強いが高価な石英基板を用いる必要がなく、安価なガラス基板やプラスチックフィルムを用いることが可能となる。また、レーザアニール法のような多段階のプロセスが不要であり、1回のプロセスで直接形成可能である。よって、本実施の形態によれば、結晶性のよいμc−Si薄膜を低温でかつ1回のプロセスで形成することができる。
【0021】
また、本実施の形態に係る成膜方法の成膜原理を応用することにより、様々な原料ガスを使って結晶性のよい結晶薄膜を形成することが可能となる。例えば、本実施の形態ではF-イオンを生成するためにSiF4を添加したが、F2,SiHF3,SiH22,SiH3Fを添加してもよい。また、負イオンとして使用可能なものはF-イオンに限られず、ハロゲン元素を含む負イオンや、ハロゲン元素を含む分子からなる負イオンを使用してもよい。具体的には、Cl-イオンやBr-イオンを使用してもよい。Cl-イオンを生成するには、原料ガスとしてSiCl4,SiHCl3,SiH2Cl2,SiH3Clを添加すればよい。Br-イオンを生成するには、原料ガスとしてSiHBr3,SiH2Br2,SiH3Brを添加すればよい。また、負イオンとしてH-イオンを使用してもよい。また、正イオンとしてはH+イオン,H3 +イオン,SiH3 +イオンのほか、SiHX+イオン,SiHX3 +イオンを使用することもできる。
【0022】
さらに、本実施の形態に係る成膜方法の原理を応用することにより、Si系以外の結晶薄膜を形成することもできる。例えば、負イオンとしてF-イオンを使用し、正イオンとしてCH3 +イオンを使用することにより、カーボン系の結晶薄膜、例えばダイヤモンド、微結晶、ナノクリスタルダイヤモンド、カーボンナノチューブを結晶性よく形成することができる。この場合、原料ガスとしてCH4,CH3F,CH22,CHF3,CF4を使用してもよい。
【0023】
この他、本実施の形態に係る成膜方法の原理を応用することにより、半導体プロセスで重要なZrOX,HfOX,Al23,HfAlOX,ZrSiXY,HfSiXY,HfAlXSiYZ,TaOX,LaOX,YOX,CeOX,PrOX等またはこれらの混合物からなる金属酸化膜の非晶質薄膜を、低温で高密度に形成することもできる。すなわち、正イオンと負イオンとが再結合する際の生成エネルギーを利用することにより、低温で良質な非晶質薄膜を形成できるようになる。したがって、この方法を用いれば有機物上への非晶質薄膜の形成が可能になり、非晶質薄膜でMOS用ゲート絶縁膜が形成される有機トランジスタを実現することができる。なお、この場合には、負イオンとしてO-を用いる。また、TiOXの結晶薄膜を低温で高密度に形成することもできる。
【0024】
また、正イオンと負イオンとが再結合する際の生成エネルギーを利用した成膜方法をMOS構造を有するTFTを形成する一連のプロセスに採用することにより、結晶薄膜で形成されるソース層、ドレイン層、ドリフト層等と非晶質薄膜で形成されるゲート絶縁膜とを低温で形成できるようになる。特に、有機フィルムまたは有機EL(electro luminescent panel)のガラス転換温度以下の低温で形成することにより、有機フィルムまたは有機EL(electro luminescent panel)上へのTFTの形成が可能になる。
【0025】
なお、本実施の形態ではパルス変調周波数の最適なデューティ比は70%であったが、使用される原料ガスによってその値が変わる場合もある。
また、所定のデューティ比でパルス変調する電力は、マイクロ波電力、高周波電力、電子ビーム、レーザアブレーションのいずれでもよい。
【0026】
(第2の実施の形態)
本発明の第2の実施の形態に係る成膜方法では、第1の実施の形態のプロセス条件において、原料ガスとしてSiF4を添加したまま、パルス変調周波数のデューティ比のみを変化させる。
【0027】
本実施の形態に関する実験結果を示す。
図6に、μc−Si薄膜に対してX線回折(XRD:X-ray Diffraction)により得られたスペクトル(以下、XRDスペクトルという)を示す。μc−Si薄膜は、原料ガスとしてSiF4を添加し、パルス変調周波数のデューティ比を30%、C.W.として形成したものである。図6では、C.W.の場合には、(111)に最も強いピークが現れているのに対し、デューティ比30%の場合には、(220)に最も強いピークが現れており、配向性の制御が可能であることがわかる。
【0028】
図7に、μc−Si薄膜のXRDスペクトルの(220)と(111)の面積強度比のデューティ比依存性を示す。μc−Si薄膜は、原料ガスとしてSiF4を添加せずに形成したものと、SiF4を添加して形成したものである。SiF4を添加した場合と添加しなかった場合ともに、デューティ比の減少に伴い(220)に優先配向している。また、SiF4を添加した場合の方が更に(220)に配向している。
【0029】
これらの実験結果から次のことが言える。すなわち、原料ガスとしてSiF4を添加することにより、μc−Si薄膜の配向性が向上する。また、電力をパルス変調するデューティ比を変化させてプラズマPを生成することにより配向制御が可能となる。特に、デューティ比30%で良好な配向性を得られる。
なお、本実施の形態でも第1の実施の形態と同様の種々の原料ガスを用いて、微結晶薄膜を配向性よく形成することができる。この場合も、最適なデューティ比の値が変わる場合もある。
【0030】
上述した第1および第2の実施の形態を説明するにあたり、プロセス条件を具体的な値で規定したが、このプロセス条件は一例に過ぎず、このプロセス条件に本発明が限定されるものではない。また、微結晶薄膜だけでなく、多結晶薄膜等の結晶薄膜を形成することもできる。
【0031】
(第3の実施の形態)
本発明の第3の実施の形態に係る成膜方法では、第1の実施の形態のプロセス条件において、電力をパルス変調するデューティ比を70%と30%とに交互に切り換えてプラズマPを生成する。デューティ比を70%にしたときには結晶性のよいμc−Siが堆積し、デューティ比を30%にしたときには配向性のよいμc−Siが堆積する。したがって、結晶性と配向性とが両立したμc−Si薄膜を形成することができる。なお、デューティ比を70%と30%とに交互に切り換えることには、それぞれのデューティ比を適宜時間分割して行うことが含まれる。
【0032】
また、まずデューティ比を30%にして配向性のよいμc−Si薄膜を堆積し、その後デューティ比を70%にして結晶性のよいμc−Si薄膜を堆積するようにしてもよい。このように2ステップで成膜すると、上層の薄膜の配向性は下層の薄膜の配向性に影響を受ける。よって、全体として結晶性と配向性とが両立したμc−Si薄膜を形成することができる。
なお、デューティ比を30%〜70%の所定値に固定し、μc−Si薄膜の結晶性と配向性との両立を図ってもよい。
【0033】
(第4の実施の形態)
図8は、本発明の第4の実施の形態に係る成膜方法を説明するための図である。本実施の形態でも、第1の実施の形態と同様に、電力をパルス変調してプラズマPを生成する。ただし、電力のON/OFFと負イオンの原料ガス導入のON/OFFとを同期させる。より具体的には、図8(a)と(c)とに示すように、パルス変調された電力がONからOFFに変化するのに同期して、間欠的に負イオンの原料ガスとしてSiF4、F2などをチャンバ1内に導入する。
【0034】
電力がONからOFFに変化するときに、プラズマP中の電子のエネルギーすなわち電子温度が小さくなる。このため、電子がFと結合しF-イオンが生成されやすくなる。よって、電力がONからOFFに変化する前後に負イオンの原料ガスを導入することにより、効率よく負イオンを生成し、成膜に利用することができる。
なお、図8(b)に示すように、SiH4などの正イオンの原料ガスは電力のON/OFFに関係なく、定常的に導入してもよい。
【0035】
(第5の実施の形態)
図9は、本発明の第5の実施の形態に係る成膜方法で使用されるマイクロ波プラズマCVD装置の要部構成を示す図である。このCVD装置のガス導入系は二段構成になっている。下段にはサセプタ2に近い(すなわちアンテナ6から離れた)第1の空間21に向けて負イオンの原料ガスとしてSiF4、F2などを導入する負イオン原料ガス導入用ノズル51A,51Bが設けられ、上段にはアンテナ6に近い(すなわちサセプタ2から離れた)第2の空間22に向けて正イオンの原料ガスとしてSiH4、H2などを導入する正イオン原料ガス導入用ノズル52A,52Bが設けられている。
【0036】
アンテナ6に近い空間22では、プラズマPの電子温度が大きく、正イオンが生成されやすい。したがって、空間22に向けて正イオンの原料ガスとしてSiH4、H2などを導入し、生成されたSiH3 +、H+などの正イオンを拡散または電界によりガラス基板W上に供給することにより、正イオンをガラス基板W上に効率よく供給できる。
一方、サセプタ2に近い空間21では、プラズマPの電子温度が小さく、負イオンが生成されやすい。したがって、空間21に向けて負イオンの原料ガスとしてSiF4、F2などを導入し、F-などの負イオンを生成することにより、負イオンをガラス基板W上に効率よく供給できる。
【0037】
(第6の実施の形態)
図10は、本発明の第6の実施の形態に係る成膜方法を説明するための図である。本実施の形態では、正のイオンビーム源31から正のイオンビーム31Aを引き出し、負のイオンビーム源32から負のイオンビーム32Aを引き出し、これらをガラス基板Wに向けて照射する。これにより、プラズマを用いずに正のイオンを負のイオンとをガラス基板W上に供給することができる。
なお、上述した第4の実施の形態は、電子エネルギーの大と小とを時間的に分離した例であり、第5および第6の実施の形態は、電子エネルギーの大と小とを空間的に分離した例である。
【0038】
(第7の実施の形態)
以上では、プラズマCVD法による成膜を例して説明したが、プラズマスパッタリング法による成膜にも本発明を適用することができる。例えば、Al23薄膜を形成する場合、ターゲットからたたき出されたAl+イオンと、チャンバ1内に導入したO2ガスから生成されたO-イオンとをガラス基板W上に供給することにより、Al+イオンとO-イオンとが再結合する際の生成エネルギーを利用し、低温でかつ結晶性のよいAl23薄膜を形成することができる。なお、O-イオンはパルス変調された電力のOFF時に生成される。
同様に、AlOx -等の金属酸化物の負イオンとAr+またはO+等の正イオンとが再結合する際の生成エネルギーを利用してもよい。
また、LaXYやYrXY等からなる薄膜を形成することもできる。
また、本発明はレーザーアブレーション法による成膜にも適用することができる。
【0039】
以上では、マイクロ波プラズマCVD装置を使用する例を示したが、容量結合形プラズマCVD装置、誘導結合形プラズマCVD装置、ECRプラズマCVD装置等、いずれのプラズマCVD装置を使用してもよい。また、CVD装置の中には反応性スパッタリング装置も含まれる。
【0040】
【発明の効果】
以上説明したように、本発明によれば、被処理体上に正イオンと負イオンとを供給し、これらの正イオンと負イオンとが再結合する際の生成エネルギーを利用して被処理体上に薄膜を形成するため、低温でかつ少ない回数のプロセスで良質の薄膜を形成することができる。
また、所定のデューティ比でパルス変調された電力を用いてプラズマを生成することにより、パルスOFF時にシースが消滅し、プラズマにより生成された負イオンが被処理体表面まで到達するため、負イオンを成膜に効率的に活用することができる。
【0041】
また、デューティ比を30%〜70%の所定値にすることにより、良質の結晶薄膜を形成することができる。特に、デューティ比を70%にすることにより、結晶薄膜の結晶性を向上させることができ、デューティ比を30%にすることにより、結晶薄膜の配向性を向上させることができる。
また、デューティ比を70%と30%とに交互に切り換えることにより、結晶性と配向性とが両立した結晶薄膜を形成することができる。
【0042】
また、パルス変調された電力がオンからオフに変化するのに同期して負イオンの原料ガスを被処理体上に導入することにより、効率よく負イオンを生成し、成膜に利用することができる。
また、被処理体上の第1の空間に向けて負イオンの原料ガスを導入し、被処理体から第1の空間よりも離れた第2の空間に向けて正イオンの原料ガスを導入することにより、効率よく負イオンおよび正イオンを生成し、成膜に利用することができる。
また、正のイオンビームと負のイオンビームとを被処理体に向けて照射することにより、被処理体上に正イオンと負イオンとを効率よく供給することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係る成膜方法で使用されるマイクロ波プラズマCVD装置の構成を示す断面図である。
【図2】 パルス変調周波数のデューティ比を変えて形成したμc−Si薄膜のラマンスペクトルを示す図である。
【図3】 μc−Si薄膜のラマンスペクトルの結晶成分とアモルファス成分の面積強度比のデューティ比依存性を示す図である。
【図4】 F-イオン信号強度の総和(面積)のデューティ比依存性を示す図である。
【図5】 C.W.とパルス変調とにおける負イオンの振る舞いの変化を説明するための図である。
【図6】 パルス変調周波数のデューティ比を変えて形成したμc−Si薄膜のXRDスペクトルを示す図である。
【図7】 XRDスペクトルの(220)と(111)の面積強度比のデューティ比依存性を示す図である。
【図8】 本発明の第4の実施の形態に係る成膜方法を説明するための図である。
【図9】 本発明の第5の実施の形態に係る成膜方法で使用されるマイクロ波プラズマCVD装置の要部構成を示す図である。
【図10】 本発明の第6の実施の形態に係る成膜方法を説明するための図である。
【符号の説明】
1…プロセスチャンバ、2…サセプタ、3…ヒータ、4…排気口、5…ガス導入用ノズル、6…ディスクアンテナ、7…石英板、8…地板、9…同軸導波管、10…矩形導波管、11…マイクロ波電源、12…負荷整合器、P…プラズマ、W…ガラス基板(被処理体)、21…第1の空間、22…第2の空間、31…正のイオンビーム源、31A…正のイオンビーム、32…負のイオンビーム源、32A…負のイオンビーム、51A,51B…負イオン原料ガス導入用ノズル、52A,52B…正イオン原料ガス導入用ノズル。

Claims (14)

  1. 被処理体上に正イオンを含むプラズマと負イオンを含むプラズマとを供給して前記被処理体上に薄膜を形成する方法であって、
    所定のデューティ比でパルス変調された電力を用いて前記プラズマを生成させることにより正イオンおよび負イオンを前記被処理体表面まで到達させ
    これらの正イオンと負イオンとが再結合する際の生成エネルギーを利用して前記被処理体表面の温度を上昇させることを特徴とする成膜方法。
  2. 請求項1に記載された成膜方法において、
    前記薄膜は、結晶薄膜であることを特徴とする成膜方法。
  3. 請求項1に記載された成膜方法において、
    前記薄膜は、非晶質薄膜であることを特徴とする成膜方法。
  4. 請求項1に記載された成膜方法において、
    前記負イオンは、ハロゲン元素を含む負イオン、または、ハロゲン元素を含む分子からなる負イオン、を含むことを特徴とする成膜方法。
  5. 請求項4に記載された成膜方法において、
    前記負イオンは、F-またはCl-を含むことを特徴とする成膜方法。
  6. 請求項1に記載された成膜方法において、
    前記負イオンは、H-またはO-を含むことを特徴とする成膜方法。
  7. 請求項1に記載された成膜方法において、
    前記正イオンは、少なくもとSiまたはCを含む正イオンを含むことを特徴とする成膜方法。
  8. 請求項7に記載された成膜方法において、
    前記正イオンは、SiH3 +、SiHX+、SiHX3 +またはCH3 +を含むことを特徴とする成膜方法。
  9. 請求項1に記載された成膜方法において、
    前記正イオンは、H+またはH3 +を含むことを特徴とする成膜方法。
  10. 請求項1に記載された成膜方法において、
    前記デューティ比は、30%〜70%の所定値であることを特徴とする成膜方法。
  11. 請求項1に記載された成膜方法において、
    前記デューティ比を70%と30%とに交互に切り換えることを特徴とする成膜方法。
  12. 請求項1に記載された成膜方法において、
    前記デューティ比を30%にして成膜する第1のステップと、
    前記デューティ比を70%にして成膜する第2のステップとを有することを特徴とする成膜方法。
  13. 請求項1に記載された成膜方法において、
    前記パルス変調された電力がオンからオフに変化するのに同期して前記負イオンの原料ガスを前記被処理体上に導入することを特徴とする成膜方法。
  14. 請求項1に記載された成膜方法において、
    前記被処理体上の第1の空間に向けて前記負イオンの原料ガスを導入し、前記被処理体から前記第1の空間よりも離れた第2の空間に向けて前記正イオンの原料ガスを導入することを特徴とする成膜方法。
JP2003081629A 2003-03-24 2003-03-24 成膜方法 Expired - Fee Related JP4133490B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003081629A JP4133490B2 (ja) 2003-03-24 2003-03-24 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003081629A JP4133490B2 (ja) 2003-03-24 2003-03-24 成膜方法

Publications (2)

Publication Number Publication Date
JP2004289026A JP2004289026A (ja) 2004-10-14
JP4133490B2 true JP4133490B2 (ja) 2008-08-13

Family

ID=33295111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003081629A Expired - Fee Related JP4133490B2 (ja) 2003-03-24 2003-03-24 成膜方法

Country Status (1)

Country Link
JP (1) JP4133490B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4853706B2 (ja) * 2006-03-22 2012-01-11 凸版印刷株式会社 インプリント用モールド及びその製造方法
DE102006037144B4 (de) * 2006-08-09 2010-05-20 Roth & Rau Ag ECR-Plasmaquelle
JP5297629B2 (ja) * 2007-11-01 2013-09-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2010082345A1 (ja) * 2009-01-19 2012-06-28 日新電機株式会社 シリコンドット形成方法及びシリコンドット形成装置
JP5648349B2 (ja) 2009-09-17 2015-01-07 東京エレクトロン株式会社 成膜装置

Also Published As

Publication number Publication date
JP2004289026A (ja) 2004-10-14

Similar Documents

Publication Publication Date Title
US7759598B2 (en) Substrate treating method and production method for semiconductor device
KR910003171B1 (ko) 반도체 장치 제조 방법 및 시스템
JP5261436B2 (ja) プラズマ処理装置およびプラズマ処理方法
US20100210093A1 (en) Method for forming silicon-based thin film by plasma cvd method
CN103151234B (zh) 等离子体处理装置以及等离子体处理方法
JP4434115B2 (ja) 結晶性シリコン薄膜の形成方法及び装置
Voronin et al. 50 years of reactive ion etching in microelectronics
JP3327391B2 (ja) 薄膜製造装置および製造方法
JP4133490B2 (ja) 成膜方法
WO2024085970A1 (en) Method to selectively etch silicon nitride to silicon oxide using water crystallization
JP3807127B2 (ja) シリコン系薄膜の形成方法
US20100062585A1 (en) Method for forming silicon thin film
US6734119B2 (en) Electro-optical apparatus and method for fabricating a film, semiconductor device and memory device at near atmospheric pressure
JP4470227B2 (ja) 成膜方法及び薄膜トランジスタの作製方法
JPH09263948A (ja) プラズマを用いた薄膜形成方法、薄膜製造装置、エッチング方法、及びエッチング装置
JP3258441B2 (ja) マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法
JP4515440B2 (ja) 薄膜トランジスタの作製方法
TWI706576B (zh) 形成半導體結構之方法及半導體結構
Ohmi Manufacturing process of flat display
JP2011021256A (ja) ナノ結晶シリコン薄膜の成膜方法及びナノ結晶シリコン薄膜、並びに該薄膜を成膜する成膜装置
CN112582252A (zh) 形成半导体结构的方法及半导体结构
TWI272682B (en) Method of hydrogenating poly-silicon layer
JPH03229871A (ja) 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法
JP2000087232A (ja) シリコンカーバイド結晶膜の形成方法
JPH03146673A (ja) 薄膜堆積法及び薄膜堆積装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140606

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees