JP4400937B2 - Usbデバイス - Google Patents

Usbデバイス Download PDF

Info

Publication number
JP4400937B2
JP4400937B2 JP26416597A JP26416597A JP4400937B2 JP 4400937 B2 JP4400937 B2 JP 4400937B2 JP 26416597 A JP26416597 A JP 26416597A JP 26416597 A JP26416597 A JP 26416597A JP 4400937 B2 JP4400937 B2 JP 4400937B2
Authority
JP
Japan
Prior art keywords
host computer
pull
signal line
state
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26416597A
Other languages
English (en)
Other versions
JPH11110097A (ja
Inventor
浩之 前村
暢也 宇多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP26416597A priority Critical patent/JP4400937B2/ja
Priority to TW087104327A priority patent/TW497064B/zh
Priority to US09/047,484 priority patent/US6076119A/en
Priority to DE19819567A priority patent/DE19819567A1/de
Priority to CNB981088619A priority patent/CN1139865C/zh
Priority to KR1019980020813A priority patent/KR100273619B1/ko
Publication of JPH11110097A publication Critical patent/JPH11110097A/ja
Application granted granted Critical
Publication of JP4400937B2 publication Critical patent/JP4400937B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4086Bus impedance matching, e.g. termination

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、USB(Universal Serial Bus Spesification version1.0,1996年1月19日)規格の元でホストコンピュータと接続されるデバイスの使用又は不使用の状況等を伝達する使用状況伝達装置及び使用状況伝達方法に関するものである。
【0002】
【従来の技術】
図9はUSB規格におけるホストコンピュータとデバイス間の接続関係を示す回路図であり、図において、1は例えばマウス,キーボード,ペンタブレットやゲームパッドなどのデバイス、2はプルアップ電源、3はUSB規格の信号線D- をプルアップするUSB規格のプルアップ抵抗、4はホストコンピュータ5とデバイス1を接続するコネクタ、5は例えばパソコンなどのホストコンピュータ、6はデバイス1から信号線D- 及び信号線D+ を介してデータを受信するとともに、信号線D- 及び信号線D+ を介してデータをデバイス1に送信するホストコンピュータ5の入出力部、7は信号線D- をプルダウンするUSB規格のプルダウン抵抗、8は信号線D+ をプルダウンするUSB規格のプルダウン抵抗である。
【0003】
次に動作について説明する。
まず、USB規格による通信方式では、図9に示すように、ホストコンピュータ5とデバイス1間を4つの信号線(信号線D- ,信号線D+ ,5V電源線VCC,グランド線GND)で接続する。
そして、USB規格による通信方式では、デバイス1がホストコンピュータ5にデータを伝送する場合には、デバイス1が信号線D- と信号線D+ 間に差動信号を出力することにより(具体的には、信号線D- にLレベルの信号を出力するときは信号線D+ にHレベルの信号を出力し、信号線D- にHレベルの信号を出力するときは信号線D+ にLレベルの信号を出力する)、データをホストコンピュータ5に送信する。これにより、ホストコンピュータ5の入出力部6がデバイス1からのデータを受信し、図示せぬホストコンピュータ5のCPUがデータの内容を解析する。
【0004】
なお、従来はデバイス1がホストコンピュータ5に接続されている状態において、デバイス1の使用又は不使用の状況を伝達することができる使用状況伝達装置がなく、ホストコンピュータ5はデバイス1が物理的に接続されている限り、現在使用中であるとして、例えば、ホストコンピュータ5のCPUが周期的に入出力部6の受信状況を監視するなどの処理が行われていた。
【0005】
因みに、デバイス1がホストコンピュータ5と物理的に接続されている場合、プルアップ電源2及びプルアップ抵抗3が信号線D- の電位VM をプルアップすることにより、信号線D- の電位VM が設定値VTH1 より高くなり(図10(a)参照)、一方、デバイス1がホストコンピュータ5と物理的に接続されていない場合、信号線D- の電位VM はプルアップされず、信号線D- の電位VM が設定値VTH2 より低くなる(図10(b)参照)。
従って、ホストコンピュータ5は信号線D- の電位VM を設定値VTH1 及び設定値VTH2 と比較することにより、デバイス1が物理的に接続されているか否かを判断することができる。
【0006】
【発明が解決しようとする課題】
従来は使用状況伝達装置が存在していなかったので、デバイス1がホストコンピュータ5と物理的に接続されているか否かを判断できても、デバイス1が現在使用中であるか否かの判断ができず、デバイス1がホストコンピュータ5と物理的に接続されている限り、実際にデバイス1を使用していないときでも、ホストコンピュータ5は実際にデバイス1を使用しているときと同様の通信処理等が必要となり、ホストコンピュータ5の処理負担を低減することができない課題があった。
また、デバイス1がホストコンピュータ5と物理的に接続されている限り、実際にデバイス1を使用していないときでも、プルアップ電源2からプルアップ抵抗3及びプルダウン抵抗7を介してグランドに電流が流れるため、消費電流を低減することができないなどの課題もあった。
【0007】
この発明は上記のような課題を解決するためになされたもので、デバイスが現在使用中であるか否かを示す情報をホストコンピュータに伝達することができる使用状況伝達装置及び使用状況伝達方法を得ることを目的とする。
【0008】
【課題を解決するための手段】
この発明に係る使用状況伝達装置は、設定手段によりデバイスを使用する旨の設定がされると、電源とプルアップ抵抗間を電気的に接続し、設定手段によりデバイスを使用しない旨の設定がされると、電源とプルアップ抵抗間を電気的に非接続とするようにしたものである。
【0009】
この発明に係る使用状況伝達装置は、設定手段によりデバイスを使用する旨の設定がされると、プルアップ抵抗とグランド間を電気的に非接続とし、設定手段によりデバイスを使用しない旨の設定がされると、プルアップ抵抗とグランド間を電気的に接続するようにしたものである。
【0010】
この発明に係る使用状況伝達装置は、設定手段によりデバイスを待機させる旨の設定がされると、電源とプルアップ抵抗間にインピーダンスを付加するようにしたものである。
【0011】
この発明に係る使用状況伝達方法は、デバイスを使用しない場合にはUSB規格の第1の信号線及び第2の信号線に対してLレベルの信号を出力するようにしたものである。
【0012】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1による使用状況伝達装置を示す回路図であり、図において、11は例えばマウス,キーボード,ペンタブレットやゲームパッドなどのデバイス、12はホストコンピュータ13とデバイス11を接続するコネクタ、13は例えばパソコンなどのホストコンピュータである。
【0013】
また、14は実際にデバイス11を使用する場合は、ホストコンピュータ13に伝送するデータに応じてLレベルの信号又はHレベルの信号をレジスタ15及びレジスタ17に格納するとともに、Lレベルの信号をレジスタ19に格納し、実際にデバイス11を使用しない場合は、Hレベルの信号をレジスタ19に格納するCPU(設定手段)、15はCPU14から出力された信号を格納するレジスタ、16はレジスタ15に格納されている信号をUSB規格の信号線D- に出力するバッファ、17はCPU14から出力された信号を格納するレジスタ、18はレジスタ17に格納されている信号をUSB規格の信号線D+ に出力するバッファである。
【0014】
また、19はデバイス11を使用する場合にはCPU14からLレベルの信号を受信して格納し、デバイス11を使用しない場合にはCPU14からHレベルの信号を受信して格納するレジスタ(設定手段)、20はプルアップ電源(電源)、21は一端が信号線D- に接続され、信号線D- をプルアップするUSB規格のプルアップ抵抗、22は一端がプルアップ電源20に接続される一方、他端がプルアップ抵抗21の他端に接続され、レジスタ19にLレベルの信号が格納されると導通状態となり、レジスタ19にHレベルの信号が格納されると非導通状態となるPチャネルMOSトランジスタなどのゲート(切換手段)である。
【0015】
さらに、23はデバイス11から信号線D- 及び信号線D+ を介してデータを受信するとともに、信号線D- 及び信号線D+ を介してデータをデバイス11に送信するホストコンピュータ13の入出力部、24は信号線D- をプルダウンするUSB規格のプルダウン抵抗、25は信号線D+ をプルダウンするUSB規格のプルダウン抵抗である。
【0016】
次に動作について説明する。
まず、USB規格による通信方式では、図1に示すように、ホストコンピュータ13とデバイス11間を4つの信号線(信号線D- ,信号線D+ ,5V電源線VCC,グランド線GND)で接続する。
【0017】
そして、USB規格による通信方式では、デバイス11がホストコンピュータ13にデータを伝送する場合には、デバイス11が信号線D- と信号線D+ 間に差動信号を出力することにより(具体的には、信号線D- にLレベルの信号を出力するときは信号線D+ にHレベルの信号を出力し、信号線D- にHレベルの信号を出力するときは信号線D+ にLレベルの信号を出力する)、データをホストコンピュータ13に送信する。これにより、ホストコンピュータ13の入出力部23がデバイス11からのデータを受信し、図示せぬホストコンピュータ13のCPUがデータの内容を解析する。
その逆に、ホストコンピュータ13がデバイス11にデータを伝送する場合には、ホストコンピュータ13の入出力部23が信号線D- と信号線D+ 間に差動信号を出力することにより、データをデバイス11に送信する。これにより、デバイス11のCPU14がホストコンピュータ13からのデータをバスを介して受信し、データの内容を解析する。
【0018】
このように、デバイス11がホストコンピュータ13と物理的に接続されて、実際に使用されるときは、CPU14はレジスタ19にLレベルの信号を格納する。これにより、ゲート22は導通状態となるため、プルアップ電源20とプルアップ抵抗21間が電気的に接続されて、信号線D- の電位VM がプルアップされることになる。
従って、レジスタ15にHレベルの信号が格納された場合には、図2(a)に示すように、信号線D- の電位VM が設定値VTH1 より高くなるので、ホストコンピュータ13はこの状態を検知することにより、デバイス11が現在使用中であると判断することができる。
【0019】
ただし、デバイス11からホストコンピュータ13に伝送するデータによってはレジスタ15に格納される信号がLレベルとなるため、デバイス11を現在使用していても、信号線D- の電位VM が設定値VTH1 より高くならなくなり、ホストコンピュータ13は信号線D- の電位VM を監視しても、デバイス11が現在使用中であることを検知できなくなる。
しかし、USB規格の通信方式では、信号線D- と信号線D+ 間に差動信号が出力されるので、レジスタ15に格納される信号がLレベルの信号であるときは、一部の例外を除き、レジスタ17に格納される信号はHレベルの信号となるため(パケットの送信が終了するときは双方のレジスタにLレベルの信号が格納される)、信号線D+ の電位VN が図示せぬ設定値VTH3 より高くなる。
従って、上記のようなデータを伝送する場合でも、ホストコンピュータ13は信号線D+ の電位VN を監視することによりデバイス11が現在使用中であると判断することができる。
即ち、ホストコンピュータ13は、信号線D- の電位VM 又は信号線D+ の電位VN の何れか一方が設定値より高い場合には、デバイス11が現在使用中であると判断することができる。
【0020】
一方、デバイス11がホストコンピュータ13と物理的に接続されているが、実際に使用されていないときは、CPU14はレジスタ19にHレベルの信号を格納する。これにより、ゲート22は非導通状態となるため、プルアップ電源20とプルアップ抵抗21間が電気的に非接続となり、信号線D- の電位VM がプルアップされない状態となる。
そして、デバイス11が実際に使用されないときは、通常デバイス11にはデータが何も入力されないので、レジスタ15及びレジスタ17は初期状態となり(Lレベルの信号が格納されているのと等価な状態)、信号線D- の電位VM 及び信号線D+ の電位VN は0Vとなってそれぞれ設定値VTH2 ,VTH4 (図示せず)より低くなる。
従って、ホストコンピュータ13はこの状態を検知することにより、デバイス11が現在使用されていないと判断することができる。
【0021】
なお、パケットの送信が終了するときはレジスタ15及びレジスタ17の双方にLレベルの信号が格納されて、信号線D- の電位VM 及び信号線D+ の電位VN がそれぞれ0Vとなるが、かかる信号の出力は約1.3μS程度の短い期間であり、USB規格では、2.5μS以上の期間連続して0Vであることをもってデバイス11の接続状態を判断するように定めているので、パケット送信の終了を示す信号によってデバイス11が不使用であると判断するおそれはない。
【0022】
以上で明らかなように、この実施の形態1によれば、CPU14によりデバイス11を使用する旨の設定がされると、プルアップ電源20とプルアップ抵抗21間を電気的に接続し、CPU14によりデバイス11を使用しない旨の設定がされると、プルアップ電源20とプルアップ抵抗21間を電気的に非接続とするようにしたので、デバイス11がホストコンピュータ13と物理的に接続されている状態において、デバイス11が現在使用中であるか否かを示す情報をホストコンピュータ13に伝達することができるようになり、その結果、ホストコンピュータ13は実際にデバイス11を使用していないときは、デバイス11との通信処理等が不要となり、ホストコンピュータ13の処理負担を低減することができる効果を奏する。
また、実際にデバイス11を使用していないときは、プルアップ電源20からプルアップ抵抗21及びプルダウン抵抗24を介してグランドに流れる電流がゲート22により遮断されるため、消費電流を低減することができるなどの効果も奏する。
【0023】
実施の形態2.
図3はこの発明の実施の形態2による使用状況伝達装置を示す回路図であり、図において、図1のものと同一符号は同一または相当部分を示すので説明を省略する。
26は一端がプルアップ抵抗21の他端に接続される一方、他端がグランドに接続され、レジスタ19にLレベルの信号が格納されると非導通状態となり、レジスタ19にHレベルの信号が格納されると導通状態となるNチャネルMOSトランジスタなどのゲート(スイッチ手段)である。
【0024】
次に動作について説明する。
ゲート26を設けた以外は上記実施の形態1と同様であるので、ゲート26の動作についてのみ説明する。
実際にデバイス11を使用する場合は、上述したように、レジスタ19にLレベルの信号が格納されるので、ゲート26は非導通状態となり、信号線D- の電位VM は、上記実施の形態1の場合と同様に、プルアップされて設定値VTH1 より高くなる。
【0025】
一方、実際にデバイス11を使用しない場合は、上述したように、レジスタ19にHレベルの信号が格納されるので、ゲート26は導通状態となり、プルアップ抵抗21はグランドと電気的に接続された状態となる。
従って、この実施の形態2によれば、プルアップ電源20とプルアップ抵抗21間の電気的な接続関係を単に非接続とする実施の形態1と異なり、信号線D- の電位VM が強制的に0Vとされるので(実施の形態1における信号線D- の電位VM は徐々に低下して0Vとなる)、ホストコンピュータ13は実施の形態1の場合よりも素早くデバイス11の不使用状態を認識することができる効果を奏する。
【0026】
実施の形態3.
図4はこの発明の実施の形態3による使用状況伝達装置を示す回路図であり、図において、図1のものと同一符号は同一または相当部分を示すので説明を省略する。
27は実際にデバイス11を使用する場合は、Lレベルの信号をレジスタ19に格納するとともに、Hレベルの信号(またはLレベルの信号)をレジスタ28に格納し、実際にデバイス11を使用しない場合は、Hレベルの信号をレジスタ19及びレジスタ28に格納し、デバイス11を待機させる場合は、Hレベルの信号をレジスタ19に格納するとともに、Lレベルの信号をレジスタ28に格納するCPU(設定手段)、28はCPU27が出力する信号を格納するレジスタ(設定手段)、29はレジスタ28にLレベルの信号が格納されると、プルアップ電源20とプルアップ抵抗21間にインピーダンスを付加したのと等価な状態となる高インピーダンスをもつPチャネルMOSトランジスタなどのゲートであり、ゲート22と共に切換手段を構成する。
【0027】
次に動作について説明する。
上記実施の形態1,2では、使用又は不使用を設定するものについて説明したが、不使用を設定した場合、上述したように、信号線D- の電位VM は0Vとなるので、次に信号線D- の電位VM を設定値VTH1 より高くしてデバイス11の使用を設定する際、信号線D- の電位VM が設定値VTH1 より高くなるまで、ある程度の時間待つ必要がある。
【0028】
そこで、この実施の形態3では、デバイス11を現在使用していないが、近い将来使用の予定がある場合には、信号線D- の電位VM を0Vとせずに、信号線D- の電位VM を設定値VTH1 よりわずかに低い電位にして、直ちにデバイス11の使用を開始することができる待機状態(アイドリング状態)の設定を可能にしたものである。
【0029】
即ち、図5に示すように、レジスタ19及びレジスタ28に格納する信号の組合せにより、デバイス11の使用,不使用又は待機を設定することができる。
具体的には、実際にデバイス11を使用する場合には、CPU27がレジスタ19にLレベルの信号を格納するとともに、レジスタ28にHレベルの信号(またはLレベルの信号)を格納すると、ゲート22が導通状態となるため、ゲート29の状態に拘わらず、プルアップ電源20がプルアップ抵抗21と電気的に接続され、使用状態となる。
【0030】
次に、実際にデバイス11を使用しない場合には、CPU27がレジスタ19にHレベルの信号を格納するとともに、レジスタ28にHレベルの信号を格納すると、ゲート22及びゲート29が非導通状態となるため、プルアップ電源20がプルアップ抵抗21と電気的に非接続され、不使用状態となる。
そして、デバイス11を待機させる場合には、CPU27がレジスタ19にHレベルの信号を格納するとともに、レジスタ28にLレベルの信号を格納すると、ゲート22が非導通状態となり、ゲート29がインピーダンス状態となるため、プルアップ電源20とプルアップ抵抗21間にインピーダンスを付加したのと等価な状態とされ、待機状態となる。
【0031】
なお、USB規格では、プルアップ電源20が約3.3V、プルアップ抵抗21が1.5KΩ、プルダウン抵抗24が15KΩ、バッファ16が出力するLレベルの信号の電位VM が最大0.3V、設定値VTH2 が最大0.8Vに設定されるので、ゲート29はON抵抗値が150KΩのものが採用される。
【0032】
以上で明らかなように、この実施の形態3によれば、CPU27によりデバイス11を待機させる旨の設定がされると、プルアップ電源20とプルアップ抵抗21間にインピーダンスを付加するようにしたので、デバイス11の不使用時の消費電流を低減しつつ(ゲート29は高インピーダンスを有しているがプルアップ電源20とプルアップ抵抗21は電気的には接続されているので、多少の電流は流れる)、デバイス11の使用を開始する際、デバイス11の使用を早期に開始することができる効果を奏する。
【0033】
実施の形態4.
上記実施の形態1では、ゲート22等の状態を切り換えることにより、デバイス11の使用又は不使用を設定するものについて示したが、実際にデバイス11を使用しない場合には、CPU14がレジスタ15,17にLレベルの信号を格納するように、プログラムを作成することができる場合には、信号線D- (第1の信号線)及び信号線D+ (第2の信号線)に対してLレベルの信号を出力することができるので、デバイス11がホストコンピュータ13と物理的に接続されている状態において、デバイス11が現在使用中であるか否かを示す情報をホストコンピュータ13に伝達することができるようになり、その結果、ホストコンピュータ13は実際にデバイス11を使用していないときは、デバイス11との通信処理等が不要となり、ホストコンピュータ13の処理負担を低減することができる効果がある。
【0034】
実施の形態5.
上記実施の形態1〜4では、CPU27等がレジスタ19等に設定内容を格納するものについて示したが、外部スイッチ等を設け、その外部スイッチ等の状態がレジスタ19等に格納されるようにしてもよい。
【0035】
実施の形態6.
上記実施の形態1〜4では、信号線D- にプルアップ抵抗21やゲート22等を接続して信号線D- の電位VM を制御するものについて示しが、信号線D+ にプルアップ抵抗21やゲート22等を接続して信号線D+ の電位VN を制御するようにしてもよい。
【0036】
実施の形態7.
上記実施の形態1〜4では、デバイス11の中にプルアップ電源20やゲート22を設けたものについて示したが、図6に示すように、デバイス11の外にプルアップ電源20やゲート22を設けてもよい。
【0037】
実施の形態8.
上記実施の形態1〜4では、デバイス11がホストコンピュータ13と物理的に接続されているが、実際に使用されないときは、レジスタ15及びレジスタ17が初期状態となって、信号線D- の電位VM 及び信号線D+ の電位VN が0Vとなるものについて示したが、図7に示すように、実際に使用されないときは、レジスタ30及びレジスタ31にLレベルの信号を格納することにより、強制的にバッファ16及びバッファ18が何も出力しない状態(ハイインピーダンス状態)に遷移させるようにしてもよい(図8参照)。
【0038】
これにより、上記実施の形態1等では、実際に使用されないときでもバッファ16等を通じて電流がグランドに流れていたが、この実施の形態8によれば、バッファ16,18がハイインピーダンス状態となるため、バッファ16等を通じてグランドに流れる電流が遮断され、さらに消費電流を低減することができる。
【0039】
なお実施の形態1〜8では、信号線D+ ,D- の入力をバスに直接入力する形態であるが、必要に応じてバスへの入力データを保持する回路を設けてもよい。
【0040】
【発明の効果】
以上のように、この発明によれば、設定手段によりデバイスを使用する旨の設定がされると、電源とプルアップ抵抗間を電気的に接続し、設定手段によりデバイスを使用しない旨の設定がされると、電源とプルアップ抵抗間を電気的に非接続とするように構成したので、デバイスがホストコンピュータと物理的に接続されている状態において、デバイスが現在使用中であるか否かを示す情報をホストコンピュータに伝達することができるようになり、その結果、ホストコンピュータは実際にデバイスを使用していないときは、デバイスとの通信処理等が不要となり、ホストコンピュータの処理負担を低減することができる効果がある。
また、実際にデバイスを使用していないときは、電源からプルアップ抵抗及びプルダウン抵抗を介してグランドに流れる電流が切換手段により遮断されるため、消費電流を低減することができるなどの効果もある。
【0041】
この発明によれば、設定手段によりデバイスを使用する旨の設定がされると、プルアップ抵抗とグランド間を電気的に非接続とし、設定手段によりデバイスを使用しない旨の設定がされると、プルアップ抵抗とグランド間を電気的に接続するように構成したので、USB規格の信号線の電位が強制的に0Vとされるようになり、ホストコンピュータが素早くデバイスの不使用状態を認識することができる効果がある。
【0042】
この発明によれば、設定手段によりデバイスを待機させる旨の設定がされると、電源とプルアップ抵抗間にインピーダンスを付加するように構成したので、不使用時の消費電流を低減しつつ、デバイスの使用を開始する際、デバイスの使用を早期に開始することができる効果がある。
【0043】
この発明によれば、デバイスを使用しない場合にはUSB規格の第1の信号線及び第2の信号線に対してLレベルの信号を出力するように構成したので、デバイスがホストコンピュータと物理的に接続されている状態において、デバイスが現在使用中であるか否かを示す情報をホストコンピュータに伝達することができるようになり、その結果、ホストコンピュータは実際にデバイスを使用していないときは、デバイスとの通信処理等が不要となり、ホストコンピュータの処理負担を低減することができる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による使用状況伝達装置を示す回路図である。
【図2】 信号線D- の電位VM の変化を示すグラフ図である。
【図3】 この発明の実施の形態2による使用状況伝達装置を示す回路図である。
【図4】 この発明の実施の形態3による使用状況伝達装置を示す回路図である。
【図5】 デバイスの状態を説明する表図である。
【図6】 この発明の実施の形態7による使用状況伝達装置を示す回路図である。
【図7】 この発明の実施の形態8による使用状況伝達装置を示す回路図である。
【図8】 バッファの状態を説明する表図である。
【図9】 USB規格におけるホストコンピュータとデバイス間の接続関係を示す回路図である。
【図10】 信号線D- の電位VM の変化を示すグラフ図である。
【符号の説明】
11 デバイス、14,27 CPU(設定手段)、19,28 レジスタ(設定手段)、20 プルアップ電源(電源)、21 プルアップ抵抗、22,29 ゲート(切換手段)、26 ゲート(スイッチ手段)。

Claims (2)

  1. ホストコンピュータの外部に接続されるUSBデバイスであって、
    前記USBデバイスから前記ホストコンピュータへデータ送信可能な第1状態とデータ送信を行わない第2状態とのうちのいずれかの状態の設定をされる設定手段と、
    一端がUSB規格の信号線に接続され、前記ホストコンピュータに前記USBデバイスが接続されていることを前記ホストコンピュータが認識するための所定電圧を供給するためのプルアップ抵抗と、
    一端が電源に接続され、他端が前記プルアップ抵抗の他端に接続され、前記設定手段に前記第1状態の設定がされると導通状態となり、前記設定手段に前記第2状態の設定がされると非導通状態となる第1のスイッチ手段と、
    一端が前記プルアップ抵抗の他端に接続され、他端がグランドに接続され、前記設定手段に前記第1状態の設定がされると非導通状態となり、前記設定手段に前記第2状態の設定がされると導通状態となる第2のスイッチ手段とを備えたUSBデバイス。
  2. ホストコンピュータの外部に接続されるUSBデバイスであって、
    前記USBデバイスから前記ホストコンピュータへデータ送信可能な第1状態とデータ送信を行わない第2状態と待機状態である第3状態とのうちのいずれかの状態の設定をされる設定手段と、
    一端がUSB規格の信号線に接続され、前記ホストコンピュータに前記USBデバイスが接続されていることを前記ホストコンピュータが認識するための所定電圧を供給するためのプルアップ抵抗と、
    一端が電源に接続され、他端が前記プルアップ抵抗の他端に接続され、前記設定手段に前記第1状態の設定がされると導通状態となり、前記設定手段に前記第2状態の設定がされると非導通状態となり、前記設定手段に前記第3状態が設定されると高インピーダンス状態となるスイッチ手段とを備えたUSBデバイス。
JP26416597A 1997-09-29 1997-09-29 Usbデバイス Expired - Fee Related JP4400937B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP26416597A JP4400937B2 (ja) 1997-09-29 1997-09-29 Usbデバイス
TW087104327A TW497064B (en) 1997-09-29 1998-03-23 An usage status transmission method and its associated device
US09/047,484 US6076119A (en) 1997-09-29 1998-03-25 Operation mode transfer system and method
DE19819567A DE19819567A1 (de) 1997-09-29 1998-04-30 Betriebsartübertragungssystem und -verfahren
CNB981088619A CN1139865C (zh) 1997-09-29 1998-05-20 使用状态传送设备
KR1019980020813A KR100273619B1 (ko) 1997-09-29 1998-06-05 사용 상황 전달 장치 및 사용 상황 전달 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26416597A JP4400937B2 (ja) 1997-09-29 1997-09-29 Usbデバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009106602A Division JP4660599B2 (ja) 2009-04-24 2009-04-24 半導体処理装置およびそれを用いた半導体処理システム

Publications (2)

Publication Number Publication Date
JPH11110097A JPH11110097A (ja) 1999-04-23
JP4400937B2 true JP4400937B2 (ja) 2010-01-20

Family

ID=17399366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26416597A Expired - Fee Related JP4400937B2 (ja) 1997-09-29 1997-09-29 Usbデバイス

Country Status (6)

Country Link
US (1) US6076119A (ja)
JP (1) JP4400937B2 (ja)
KR (1) KR100273619B1 (ja)
CN (1) CN1139865C (ja)
DE (1) DE19819567A1 (ja)
TW (1) TW497064B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141719A (en) * 1998-12-10 2000-10-31 Network Technologies, Inc. USB selector switch
US6473608B1 (en) 1999-01-12 2002-10-29 Powerdsine Ltd. Structure cabling system
US6611552B2 (en) * 1999-01-28 2003-08-26 Intel Corporation Universal serial bus transceiver and associated methods
US6457083B1 (en) * 1999-06-02 2002-09-24 Hewlett-Packard Company Communication on non-continuously sampled lines
US7567579B2 (en) * 1999-08-02 2009-07-28 Microsemi Corp.-Analog Mixed Signal Group Ltd. Multiple current limits for power over ethernet controller
US7134960B1 (en) * 2000-08-23 2006-11-14 Nintendo Co., Ltd. External interfaces for a 3D graphics system
US6609977B1 (en) 2000-08-23 2003-08-26 Nintendo Co., Ltd. External interfaces for a 3D graphics system
DE10042633C2 (de) 2000-08-30 2002-06-20 Infineon Technologies Ag Erkennung eines Geräte-Anschlußzustands beim USB
KR100392451B1 (ko) 2000-11-17 2003-07-22 삼성전자주식회사 휴대용 컴퓨터 시스템 및 그의 제어방법
US6543690B2 (en) * 2000-12-04 2003-04-08 Schlumberger Malco, Inc. Method and apparatus for communicating with a host
JP2002323941A (ja) * 2001-04-24 2002-11-08 Teac Corp 周辺装置
US7003588B1 (en) 2001-08-22 2006-02-21 Nintendo Co., Ltd. Peripheral devices for a video game system
CN1296798C (zh) * 2002-02-05 2007-01-24 劲永科技(苏州)有限公司 用于usb介面的低厚度连接装置及其储存器储存装置
US20030167347A1 (en) * 2002-02-11 2003-09-04 Combs James Lee Home network printer adapter
JPWO2004061636A1 (ja) * 2002-12-27 2006-05-18 富士通株式会社 Usb装置およびusb装置の制御方法
TW591509B (en) * 2003-01-28 2004-06-11 Via Tech Inc USB control circuit and operation method applied in computer-to-computer transmission
JP4529441B2 (ja) * 2004-01-05 2010-08-25 富士ゼロックス株式会社 画像処理装置およびホスト装置
ATE441249T1 (de) * 2004-01-15 2009-09-15 Nxp Bv Pullup-schaltung
US7895384B2 (en) * 2004-05-10 2011-02-22 Sony Computer Entertainment Inc. Portable terminal and USB device
JP2006268306A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 半導体装置及びその接続処理方法
KR100630123B1 (ko) 2005-08-31 2006-09-28 삼성전자주식회사 디지털 멀티미디어 방송 데이터를 수신 및 재생하기 위한이동 단말기 액세서리 장치 및 방법
JP4910468B2 (ja) * 2006-04-25 2012-04-04 横河電機株式会社 Usb機器
US7644217B2 (en) * 2007-03-02 2010-01-05 Microchip Technology Incorporated Detecting connection to a USB host or hub without using an extra status input
JP4660599B2 (ja) * 2009-04-24 2011-03-30 ルネサスエレクトロニクス株式会社 半導体処理装置およびそれを用いた半導体処理システム
US9558144B2 (en) 2014-09-26 2017-01-31 Intel Corporation Serial bus electrical termination control

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03201175A (ja) * 1989-12-28 1991-09-03 Matsushita Electric Ind Co Ltd 端子電位制御装置
US5140193A (en) * 1990-03-27 1992-08-18 Xilinx, Inc. Programmable connector for programmable logic device
JPH07118831B2 (ja) * 1993-05-13 1995-12-18 日本電気株式会社 制御方式
US5675813A (en) * 1995-10-26 1997-10-07 Microsoft Corporation System and method for power control in a universal serial bus
US5896534A (en) * 1996-01-26 1999-04-20 Dell Usa, L.P. Operating system independent apparatus and method for supporting input/output devices unsupported by executing programs
US5767844A (en) * 1996-02-29 1998-06-16 Sun Microsystems Inc Modified universal serial bus interface implementing remote power up while permitting normal remote power down
US5943506A (en) * 1996-03-25 1999-08-24 Intel Corporation System for facilitating data I/O between serial bus input device and non-serial bus cognition application by generating alternate interrupt and shutting off interrupt triggering activities
US5835791A (en) * 1996-03-26 1998-11-10 Vlsi Technology, Inc. Versatile connection of a first keyboard/mouse interface and a second keyboard/mouse interface to a host computer
US5808481A (en) * 1996-06-28 1998-09-15 Intel Corporation Output swing clamp for USB differential buffer
US5841424A (en) * 1997-03-03 1998-11-24 Lextron Systems, Inc. USB to multiple connect and support bays for peripheral devices
US5884086A (en) * 1997-04-15 1999-03-16 International Business Machines Corporation System and method for voltage switching to supply various voltages and power levels to a peripheral device
US5935224A (en) * 1997-04-24 1999-08-10 Microsoft Corporation Method and apparatus for adaptively coupling an external peripheral device to either a universal serial bus port on a computer or hub or a game port on a computer
US5905389A (en) * 1997-09-22 1999-05-18 Cypress Semiconductor Corp. Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver
US5912569A (en) * 1997-09-22 1999-06-15 Cypress Semiconductor Corp. Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver
US5929664A (en) * 1997-09-22 1999-07-27 Alleven; Gary W. Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver

Also Published As

Publication number Publication date
KR100273619B1 (ko) 2000-12-15
JPH11110097A (ja) 1999-04-23
CN1213100A (zh) 1999-04-07
DE19819567A1 (de) 1999-04-15
US6076119A (en) 2000-06-13
TW497064B (en) 2002-08-01
CN1139865C (zh) 2004-02-25
KR19990029215A (ko) 1999-04-26

Similar Documents

Publication Publication Date Title
JP4400937B2 (ja) Usbデバイス
JP3610424B2 (ja) 電子機器及びインタフェース回路
US6625738B1 (en) USB apparatus that turns on computer power supply using signals substantially longer than information conveying pulse widths when predetermined operation is performed on input device
US6532506B1 (en) Communicating with devices over a bus and negotiating the transfer rate over the same
US7085876B2 (en) USB controlling apparatus for data transfer between computers and method for the same
CN101622612B (zh) 在不使用额外状态输入的情况下检测到通用串行总线主机或集线器的连接
US7755412B2 (en) Bi-directional level shifted interrupt control
CN112189177A (zh) 用于usb c型电力输送控制器的低功率模式
TWI443497B (zh) 主機裝置、usb的接口模組與其電源管理方法
JPH0567046A (ja) 低電力バスを有するマイクロプロセツサー
JPH10301898A (ja) 電子機器及びインタフェース回路
TW201901459A (zh) 音訊裝置的控制方法與系統
CN115525099B (zh) 一种终端设备及检测键盘接入的方法
CN111181738B (zh) 一种poe供电设备和系统
JP3987163B2 (ja) データ通信システム
US5489809A (en) Power control unit for electronic device
JP4896246B2 (ja) 半導体処理装置
US20010016890A1 (en) Interface distinguishing apparatus
JP4660599B2 (ja) 半導体処理装置およびそれを用いた半導体処理システム
JP4657362B2 (ja) データ処理システム
CN109344016B (zh) 可在主机和设备模式之间切换的usb设备及切换的方法
JP3012378B2 (ja) プリンタのインターフェイス回路
JP2003223373A (ja) データ送受信バッファ
JP2003140780A (ja) Usb用電源コントロール装置
CN111404538B (zh) 连接电路及其连接方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040928

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060314

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071207

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091027

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees