JP4535295B2 - 半導体モジュール及びその製造方法 - Google Patents
半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP4535295B2 JP4535295B2 JP2008051969A JP2008051969A JP4535295B2 JP 4535295 B2 JP4535295 B2 JP 4535295B2 JP 2008051969 A JP2008051969 A JP 2008051969A JP 2008051969 A JP2008051969 A JP 2008051969A JP 4535295 B2 JP4535295 B2 JP 4535295B2
- Authority
- JP
- Japan
- Prior art keywords
- elastic
- lead
- wiring
- semiconductor chip
- elastic protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
- H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
集積回路が形成された半導体チップと、
前記半導体チップに形成され、前記集積回路に電気的に接続された電極と、
前記電極上に位置する開口を有して前記半導体チップ上に形成された絶縁膜と、
前記絶縁膜上に配置され、前記絶縁膜とは反対側の表面が凸曲面をなす弾性突起と、
前記電極上から、前記弾性突起上に至るように延びる配線と、
前記配線の前記弾性突起上の部分に接触するリードが形成された弾性基板と、
前記半導体チップの前記前記弾性突起が形成された面と、前記弾性基板の前記リードが形成された面と、の間で間隔を保持する接着剤と、
を有し、
前記弾性基板は、弾性変形によって形成された窪みを有し、
前記リードの前記配線との接触部は、前記窪みの表面上に形成されている。本発明によれば、弾性基板に形成された窪みの表面でリードと配線が接触するので、平坦面で接触するよりも接触面積が大きくなって、電気的接続信頼性が高まる。また、弾性基板及び弾性突起の両方からの弾力性によって、リードと配線が圧接するのでさらに信頼性が高まる。
(2)この半導体モジュールにおいて、
前記弾性突起は、弾性変形によって形成された第2の窪みを有し、
前記配線の前記リードとの接触部は、前記第2の窪みの表面上に形成されていてもよい。
(3)本発明に係る半導体モジュールにおいて、
前記弾性突起の弾性率は、前記弾性基板の弾性率よりも高くてもよい。
(4)本発明に係る半導体モジュールの製造方法は、
(a)半導体装置を、接着剤を介して、リードが形成された弾性基板に搭載する工程と、その後、
(b)前記接着剤を硬化して、前記半導体チップと前記弾性基板の間隔を保持する工程と、
を含み、
前記半導体装置は、
集積回路が形成された半導体チップと、
前記半導体チップに形成され、前記集積回路に電気的に接続された電極と、
前記電極上に位置する開口を有して前記半導体チップ上に形成された絶縁膜と、
前記絶縁膜上に配置され、前記絶縁膜とは反対側の表面が凸曲面をなす弾性突起と、
前記電極上から、前記弾性突起上に至るように延びる配線と、
を有し、
前記(a)工程で、
前記半導体装置と前記弾性基板の間に押圧力を加えて、前記配線の前記弾性突起上の部分を前記リードに押圧し、
前記押圧力によって、前記リードを介して、前記弾性基板を弾性変形させて窪みを形成するとともに前記窪みの表面で前記リードを延展する。本発明によれば、リードを窪みの表面で延展するので、配線との接触面積が大きくなって、電気的接続信頼性が高まる。ここで、弾性突起の表面が凸曲面なので、リードを延展するときにその破断が生じにくい。しかも、弾性突起の弾性力によって応力が分散されることからも、リードの破断が防止される。
(5)この半導体モジュールの製造方法において、
前記押圧力によって、前記配線を介して前記弾性突起を弾性変形させて第2の窪みを形成してもよい。
図1は、本発明の実施の形態に係る半導体モジュールに使用される半導体装置を示す平面図である。図2は、図1に示す半導体装置のII-II線断面図である。
図3〜図4は、本発明の実施の形態に係る半導体モジュールの製造方法を説明する図である。
図5は、本発明の実施の形態に係る半導体モジュールを説明する図である。半導体モジュールは、上述した半導体装置1と、弾性基板24と、を有する。弾性基板24は、リード26の弾性突起18とは反対側を支持する。リード26は、配線20の弾性突起18上の部分に接触する。
Claims (2)
- 集積回路が形成された半導体チップと、
前記半導体チップに形成され、前記集積回路に電気的に接続された電極と、
前記電極上に位置する開口を有して前記半導体チップ上に形成された絶縁膜と、
前記絶縁膜上に配置され、前記絶縁膜とは反対側の表面が凸曲面をなす弾性突起と、
前記電極上から、前記弾性突起上に至るように、第1の方向に延びる配線と、
前記配線の前記弾性突起上の部分に接触し、前記第1の方向に延びるリードが形成された弾性基板と、
前記半導体チップの前記前記弾性突起が形成された面と、前記弾性基板の前記リードが形成された面と、の間で間隔を保持する接着剤と、
を有し、
前記弾性基板は、前記リードの前記配線との接触による弾性変形によって形成された第1の窪みを有し、
前記弾性突起は、前記リードの前記配線との接触による弾性変形によって形成された第2の窪みを有し、
前記第1の方向と直交する第2の方向において、前記配線の幅は、前記リードの幅よりも大きく、
前記配線は、
前記第2の方向における前記リードとの前記接触部において、前記リードと接触し、前記第2の窪み内に形成された第1の部分と、
前記第1の部分を挟み、前記弾性基板と接触する第2の部分と、
を有する、半導体モジュール。 - (a)半導体装置を、接着剤を介して、リードが形成された弾性基板に搭載する工程と、その後、
(b)前記接着剤を硬化して、前記半導体チップと前記弾性基板の間隔を保持する工程と、
を含み、
前記半導体装置は、
集積回路が形成された半導体チップと、
前記半導体チップに形成され、前記集積回路に電気的に接続された電極と、
前記電極上に位置する開口を有して前記半導体チップ上に形成された絶縁膜と、
前記絶縁膜上に配置され、前記絶縁膜とは反対側の表面が凸曲面をなす弾性突起と、
前記電極上から、前記弾性突起上に至るように、第1の方向に延びる配線であって、前記第1の方向と直交する第2の方向における配線幅が、前記リードの配線幅よりも大きい配線と、
を有し、
前記(a)工程は、前記リードが前記第1の方向において延びるように、前記リードと前記配線とを接触させ、前記半導体装置と前記弾性基板の間に押圧力を加えて、前記配線の前記弾性突起上の部分を前記リードに押圧する押圧工程を含み、
前記押圧工程において、前記リードの前記配線との接触による弾性変形により、前記弾性基板には第1の窪みが形成され、前記弾性突起には第2の窪みが形成され、
前記押圧工程の後、前記配線は、
前記第2の方向における前記リードとの前記接触部において、前記リードと接触し、前記第2の窪み内に形成された第1の部分と、
前記第1の部分を挟み、前記弾性基板と接触する第2の部分と、
を有する、半導体モジュールの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008051969A JP4535295B2 (ja) | 2008-03-03 | 2008-03-03 | 半導体モジュール及びその製造方法 |
| TW098104340A TWI430412B (zh) | 2008-03-03 | 2009-02-11 | 半導體模組及其製造方法 |
| US12/392,312 US7986046B2 (en) | 2008-03-03 | 2009-02-25 | Semiconductor module and method of producing the same |
| KR1020090017580A KR101110930B1 (ko) | 2008-03-03 | 2009-03-02 | 반도체 모듈 및 그 제조 방법 |
| CN2009101182487A CN101527286B (zh) | 2008-03-03 | 2009-03-03 | 半导体模块及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008051969A JP4535295B2 (ja) | 2008-03-03 | 2008-03-03 | 半導体モジュール及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009212206A JP2009212206A (ja) | 2009-09-17 |
| JP4535295B2 true JP4535295B2 (ja) | 2010-09-01 |
Family
ID=41012542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008051969A Expired - Fee Related JP4535295B2 (ja) | 2008-03-03 | 2008-03-03 | 半導体モジュール及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7986046B2 (ja) |
| JP (1) | JP4535295B2 (ja) |
| KR (1) | KR101110930B1 (ja) |
| CN (1) | CN101527286B (ja) |
| TW (1) | TWI430412B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI607535B (zh) * | 2016-11-23 | 2017-12-01 | 南茂科技股份有限公司 | 重配置線路結構及其製作方法 |
| US10861763B2 (en) | 2016-11-26 | 2020-12-08 | Texas Instruments Incorporated | Thermal routing trench by additive processing |
| CN107461304B (zh) * | 2017-09-11 | 2019-05-03 | 北京金风科创风电设备有限公司 | 抑制围护结构振动的环绕体、设备、吊装塔筒的方法 |
| DE102018127123A1 (de) * | 2018-10-30 | 2020-04-30 | Osram Opto Semiconductors Gmbh | Transferwerkzeug und Verfahren zum Transferieren von Halbleiterchips |
| US20230268312A1 (en) * | 2022-02-18 | 2023-08-24 | Bae Systems Information And Electronic Systems Integration Inc. | Soft touch eutectic solder pressure pad |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874780A (en) * | 1995-07-27 | 1999-02-23 | Nec Corporation | Method of mounting a semiconductor device to a substrate and a mounted structure |
| US6284563B1 (en) * | 1995-10-31 | 2001-09-04 | Tessera, Inc. | Method of making compliant microelectronic assemblies |
| JP3284916B2 (ja) | 1997-03-12 | 2002-05-27 | 日立電線株式会社 | 半導体装置およびその製造方法 |
| JPH10270496A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法 |
| JPH11330328A (ja) | 1998-05-14 | 1999-11-30 | Denso Corp | 半導体モジュール |
| DE10016132A1 (de) * | 2000-03-31 | 2001-10-18 | Infineon Technologies Ag | Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung |
| US7041533B1 (en) * | 2000-06-08 | 2006-05-09 | Micron Technology, Inc. | Stereolithographic method for fabricating stabilizers for semiconductor devices |
| JP3822040B2 (ja) * | 2000-08-31 | 2006-09-13 | 株式会社ルネサステクノロジ | 電子装置及びその製造方法 |
| DE10163799B4 (de) * | 2000-12-28 | 2006-11-23 | Matsushita Electric Works, Ltd., Kadoma | Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates |
| JP4165495B2 (ja) * | 2004-10-28 | 2008-10-15 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器 |
| JP4269173B2 (ja) * | 2005-07-06 | 2009-05-27 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP4968424B2 (ja) | 2005-08-03 | 2012-07-04 | セイコーエプソン株式会社 | 半導体装置 |
| JP4235835B2 (ja) * | 2005-08-08 | 2009-03-11 | セイコーエプソン株式会社 | 半導体装置 |
| US20070042867A1 (en) * | 2005-08-17 | 2007-02-22 | Chia-Lu Lin | Device having wireless rotational speed detector and display |
| DE102006021412B3 (de) * | 2006-05-09 | 2007-11-15 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul |
| JP4548459B2 (ja) | 2007-08-21 | 2010-09-22 | セイコーエプソン株式会社 | 電子部品の実装構造体 |
-
2008
- 2008-03-03 JP JP2008051969A patent/JP4535295B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-11 TW TW098104340A patent/TWI430412B/zh not_active IP Right Cessation
- 2009-02-25 US US12/392,312 patent/US7986046B2/en not_active Expired - Fee Related
- 2009-03-02 KR KR1020090017580A patent/KR101110930B1/ko not_active Expired - Fee Related
- 2009-03-03 CN CN2009101182487A patent/CN101527286B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090094766A (ko) | 2009-09-08 |
| JP2009212206A (ja) | 2009-09-17 |
| TWI430412B (zh) | 2014-03-11 |
| TW201001644A (en) | 2010-01-01 |
| CN101527286A (zh) | 2009-09-09 |
| US20090218685A1 (en) | 2009-09-03 |
| KR101110930B1 (ko) | 2012-03-14 |
| CN101527286B (zh) | 2012-06-06 |
| US7986046B2 (en) | 2011-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100517680C (zh) | 布线基板、半导体装置及显示模块 | |
| JP4535295B2 (ja) | 半導体モジュール及びその製造方法 | |
| JP4488254B2 (ja) | 半導体モジュール | |
| JP3642414B2 (ja) | 半導体装置およびその製造方法 | |
| JP4936010B2 (ja) | 半導体モジュール及びその製造方法 | |
| JP5263485B2 (ja) | 半導体モジュールの製造方法 | |
| JP4645832B2 (ja) | 半導体装置及びその製造方法 | |
| JP4061506B2 (ja) | 半導体装置の製造方法 | |
| JP5088489B2 (ja) | 半導体モジュール及びその製造方法 | |
| JP5088488B2 (ja) | 半導体モジュール及びその製造方法 | |
| JPH11191571A (ja) | 半導体装置およびその製造方法 | |
| JP4936009B2 (ja) | 半導体装置並びに半導体モジュール及びその製造方法 | |
| JP5019060B2 (ja) | 半導体装置の製造方法 | |
| JP2009212209A (ja) | 半導体モジュール及びその製造方法 | |
| JP2009049189A (ja) | 電子デバイス | |
| JP3964319B2 (ja) | 半導体装置 | |
| JP5077540B2 (ja) | 半導体装置の製造方法 | |
| JP5217299B2 (ja) | 半導体装置および電子デバイス | |
| JP2009049188A (ja) | 半導体装置及びその製造方法並びに電子デバイス | |
| JP2007042777A (ja) | 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器 | |
| JP2007042805A (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
| JP2006245186A (ja) | 半導体装置及びその製造方法 | |
| JP2010171191A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
| JPH1154653A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4535295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100608 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |