JP4638698B2

JP4638698B2 - 少なくとも１つの高圧放電ランプを作動させるための回路装置

Info

Publication number: JP4638698B2
Application number: JP2004217819A
Authority: JP
Inventors: ケストレヘルベルト
Original assignee: Patent Treuhand Gesellschaft fuer Elektrische Gluehlampen mbH
Current assignee: Osram GmbH
Priority date: 2003-07-24
Filing date: 2004-07-26
Publication date: 2011-02-23
Anticipated expiration: 2024-07-26
Also published as: TWI270324B; JP2005044812A; EP1501338A2; US8125156B2; DE10333820A1; US20050285544A1; CN1578579A; CA2475400A1; TW200520630A; KR20050012150A; EP1501338A3

Description

本発明は、少なくとも１つの高圧放電ランプを作動させるための回路装置であって、完全ブリッジ構造の４つのスイッチを有しており、ただし、第１及び第２のスイッチは第１の半ブリッジ分岐を、第３及び第４のスイッチは第２の半ブリッジ分岐を形成しており、さらに、前記高圧放電ランプを前記第１及び第２の半ブリッジ分岐の中心の間に結合するための少なくとも２つの端子と、回路装置に直流電圧信号を供給するための少なくとも２つの端子と、前記４つのスイッチを制御するための制御回路（２０）とを有する形式の回路装置に関する。

この種の回路装置は特許文献１、特許文献２及び特許文献３から公知である。これらすべての文献は高圧放電ランプにおいて生じる問題、すなわち、垂直動作と水平動作とで異なる色特性が生じるという問題に関わっている。とりわけ、垂直動作においては、色分かれが生じる。このことの原因は、放電領域において金属添加物の不完全な混合が生じていることにある。対策としては、第２の横方向の音響共鳴を起こすことが提案される。この目的のための基本的な回路構成は特許文献４から公知である。しかしながら、この文献に記載されている定式化は、たしかに実験室環境では、所望の制御信号を発生させるのに適しているが、この回路装置は、相応する信号発生器が存在していない環境には適していない。特許文献１による解決手段については、以下で添付図面１及び２ａに関連させて手短に説明する。

図１に示されている回路装置１０はまず、特に力率補正に使用される前調整器１２を有している。前調整器１２には４つのスイッチを備えた完全ブリッジ構造が続く。これは整流子として機能し、フィルタ回路１８を介してランプ１６に供給される電圧信号の極性を変化させる。制御回路２０は、入力信号としてランプ電流Ｉ_Ｌとランプ電圧Ｕ_Ｌを受け取り、出力信号として、完全ブリッジ１４のスイッチに対する駆動回路２２に供給される制御信号ｚ（ｔ）を形成する。制御回路（２０）は一般的に出力調整素子を有しており、出力調整素子がＰＷＭ（パルス幅変調）モジュールを制御するための信号発生器を駆動する。制御回路はアナログ式にも、またマイクロプロセッサを用いてデジタル式にも実現することできる。以下では、例として、最後に挙げた実施形態を説明する。制御回路２０の内部には、マイクロプロセッサ２４、信号発生器２６、及びＰＷＭモジュール２８が配置されている。図２ａを参照すれば、従来技術では一方でＰＷＭモジュール２８の変調入力側に信号

が供給される。この信号は、信号発生器２６において、マイクロプロセッサ２４により提供されるパラメータに基づいて生成される。その際、振幅変調の周波数ｆ_ａは２０ｋＨｚと３０ｋＨｚの間の範囲にあり、その一方で、搬送周波数ｆ_ｔは一般的には４５ｋＨｚと５０ｋＨｚの間で掃引される。それゆえ、ＰＷＭモジュール２８に対して信号ｘ（ｔ）を介して非常に複雑な信号が、とりわけ所望の信号の完全なシグナチャが、供給されなければならない。ＰＷＭモジュール２８のシステム入力側を介して供給される信号ｙ（ｔ）は（周期Ｔ_０に相応した）一定のシステム周波数ｆ_０の関数である。このシステム周波数は従来技術によれば５００ｋＨｚである。例えば、特許文献１の図５を参照せよ。これにより、実際の動作にとって重要な以下の不都合が生じる。

完全ブリッジ回路及び制御回路１４，２０の全体は高スイッチング周波数向けに設計されていなければならない。これは結果として、一方では必要な構成素子のための高コストを、さらには高いスイッチング損を生じる。他方では、ＰＷＭモジュール２８に対して完全な信号シグナチャを供給しなければならない（古典的なクラスＤ原理に比較されうる）という高い要求が信号発生器２６に課せられる。

特許文献１の第７頁第３１〜３２行に察知されるように、ＰＷＭモジュール２８に供給される電圧信号ｘ（ｔ）は、ランプ１６を制御するために要望される波形の低電圧版である。言い換えれば、全情報が信号ｘ（ｔ）に込められている。

まとめると、結論としては、上で言及した特許文献４による元の定式化に比べればたしかに或る程度の進歩が為されているものの、許容できる価格の大量生産品として使用することを可能にするのには十分ではない。
ＷＯ０２／３０１６２Ａ２ＷＯ０３／０２４１６１Ａ１ＵＳ２００２／００４１１６５Ａ１アメリカ合衆国特許出願通し番号０９／３３５０２０

本発明の課題は、所望の結果、すなわち、放電ランプ内で金属添加物の可能な限り広範囲の混合が低コストで実現されるように、冒頭で述べた回路装置を発展させることである。

上記課題は、少なくとも１つの高圧放電ランプを作動させるための回路装置であって、完全ブリッジ構造の４つのスイッチを有しており、ただし、第１及び第２のスイッチは第１の半ブリッジ分岐を、第３及び第４のスイッチは第２の半ブリッジ分岐を形成しており、さらに、前記高圧放電ランプを前記第１及び第２の半ブリッジ分岐の中心の間に結合するための少なくとも２つの端子と、回路装置に直流電圧信号を供給するための少なくとも２つの端子と、前記４つのスイッチを制御するための制御回路とを有する形式の回路装置において、前記制御回路は、前記４つのスイッチに対する制御信号［数式］を供給するように設計されており、前記制御信号のクロックは第１の周波数と第２の周波数の間で掃引され、前記制御信号のパルス幅及び／又は位相は予め設定可能な第３の周波数により変調されるようにすることにより解決される。

本発明は、例えばＰＷＭモジュールの形態のコンパレータに対して、一方では入力信号ｘ（ｔ）として、すなわち変調入力側において、振幅変調信号のみが使用可能であり、他方でシステム入力側には、信号ｙ（ｔ）として、掃引された搬送周波信号が供給されるようにすると、特に有利な実施形態が達成されるという認識に基づいている。同様に、上記課題は、パルス幅の代わりに位相を適切な仕方で変調することによっても解決される。その上、パルス幅変調の深さ又は位相シフトの深さを介して、ランプに対する交流電圧出力側における変調の深さが調整される。それゆえ、有利な実施形態では、走査切換プロセスはおよそ５０ｋＨｚのオーダーであり、したがって省電流かつ低コストの実施が可能となる。

特に有利な実施形態では、アナログの振幅変調信号ｘ（ｔ）がＬＣ素子においてフィルタリングごとにデジタル方形波信号から形成される。この信号の周波数は５０ｋＨｚよりも低く、有利には２０ｋＨｚと３５ｋＨｚの間である。

信号ｙ（ｔ）のクロック周波数は好適には１５０ｋＨｚよりも低く、有利には、それによって作動させるべきランプの設計に応じて、４０ｋＨｚと６０ｋＨｚの間、又は８０ｋＨｚと１２０ｋＨｚの間である。掃引周波数は好適には５０Ｈｚと５００Ｈｚの間、有利には８０Ｈｚと２００Ｈｚの間である。

パルス幅変調の場合には、完全ブリッジ構造の対角線分岐内のスイッチがそれぞれ自らの信号によって制御されるように、制御回路が設計されていると好適である。位相変調の場合には、制御回路は位相シフトモジュールを内蔵しており、この位相シフトモジュールのクロック入力側は第１の周波数と第２の周波数の間で掃引される信号のソースに結合されており、この位相シフトモジュールの変調入力側は第３の周波数（ｆ_ａ）の信号のソースに結合されている。

パルス幅は非対称的又は対称的に変調してよい。好適には、制御回路はＰＷＭモジュールを内蔵しており、このＰＷＭモジュールのクロック入力側は第１の周波数と第２の周波数の間で掃引される信号のソースに結合されており、このＰＷＭモジュールの変調入力側は第３の周波数の信号のソースに結合されている。

有利には、ＰＷＭモジュールの変調入力側はさらにオフセット信号のソースにも結合されており、これにより、完全ブリッジ構造における基本出力を制御することができる。それと同時に、ランプ出力の調整のために介入することも可能となる。

別の有利な実施形態は従属請求項から把握することができる。

図２ｂには、図１のＰＷＭモジュール２８の本発明による制御が示されている。図２ａ及び２ｂに示されているのと同じ機能は、クロック入力側において鋸波信号から形成された方形波信号により制御されるＰＷＭモジュールの代わりに、コンパレータを備えた回路によっても実現可能であることに再度注意されたい。つまり、簡略化した表示では、ＰＷＭモジュールは、クロック入力側において鋸波信号を受け取り、変調入力側においてパルス幅信号に変換される変調信号を受け取るコンパレータとして理解することができる。そえゆえ以下では、クロック入力側に印加される信号、すなわち、ＰＷＭモジュールの入力側における方形波信号又はコンパレータのクロック入力側における鋸波信号は、一般的にｙ（ｔ）で表される。ここで、クロック入力側には、掃引されたクロック周波数ｆ_ｔと同じ周波数の鋸波信号が印加される。ＰＷＭモジュール２８の変調入力側には、信号ｘ（ｔ）として、振幅変調情報を含んだ信号、すなわち、信号

図４では、信号ｙ（ｔ）として、基本発振器信号（曲線ａ）参照）から導出される対称的なコンパレータランプ信号が形成される。図５では、基本発振器信号から非対称的なコンパレータランプ信号が形成される。

図６及び７には、再び、対称的なＰＷＭモジュール出力信号（図６）と非対称的なＰＷＭモジュール出力信号（図７）とによる制御信号ｚ_１（ｔ）及びｚ_２（ｔ）の２重対の形成が示されている。ここでは、図４及び５において使用されているのと同じ基本発振器信号から、当業者に周知の手段によって、基本発振器周波数の２倍の周波数を有するコンパレータランプ信号ｙ（ｔ）が導出される。変調入力側に印加されるそれぞれの振幅変調信号ｘ（ｔ）は図４及び５の場合と同じである。この結果、完全ブリッジのスイッチＱ_１〜Ｑ_４を制御するＰＷＭモジュール２８（図１では図示せず）の出力信号の２重対ｚ_１（ｔ）及びｚ_２（ｔ）が生じる。当業者にとっては明らかなように、互いに対角線上に位置するそれぞれのスイッチ、すなわち、Ｑ_１とＱ_４ないしＱ_２とＱ_３は、時間τの間同時に導通している。

図４〜７による４つのすべての実施形態において、ＰＷＭモジュール２８の出力側にはｆ_ｔよりも高い周波数、つまり、５５ｋＨｚよりも高い周波数を有する方形波信号は現れない。

図８には、ＰＷＭモジュールの代わりに位相シフトモジュール（図示せず）を用いた位相シフトによるＰＷＭモジュール出力信号の形成が原理的に示されている。ここでは、曲線ａ）として示された基本発振器信号が、信号ｚ_１（ｔ）と曲線ｃ）として示された遅延信号とを形成している。なお、遅延信号の遅延値Δ_ｉはＰＷＭ変調信号ｘ（ｔ）に反比例している。したがって、比較的大きな振幅を有するＰＷＭ変調信号は小さな遅延につながり、比較的小さな振幅を有するＰＷＭ変調信号は大きな遅延につながる。図８において曲線ｂ）で示されている垂直矢印は、図８ｃに示されているｚ_１（ｔ）とｚ_２（ｔ）との間にある遅延Δ_１，Δ_２等に対応している。

一般的に言えば、対称的な信号ｙ（ｔ）を用いたＰＷＭモジュール２８の出力信号の形成方法が選好される。といのも、この方法では、完全ブリッジ１４の出力側に発生する高調波が比較的小さいからである。

本発明による回路装置の実施形態のブロック回路図を示す。図１によるＰＷＭモジュールの従来技術から公知の制御を示す。図１のＰＷＭモジュールの本発明による制御を示す。本発明による回路装置の別の実施形態のブロック回路図を示す。ＰＷＭモジュールの対称的な出力信号の形成を概略的に示す。ＰＷＭモジュールの非対称的な出力信号の形成を概略的に示す。対称的な実施形式の場合のＰＷＭモジュールの双対的に交番する出力信号の形成を概略的に示す。非対称的な実施形式の場合のＰＷＭモジュールの双対的に交番する出力信号の形成を概略的に示す。ＰＷＭモジュールの出力信号における位相シフトの形成を概略的に示す。パルス幅変調の際の双対的に交番する相補的信号の比較を概略的に示す。位相変調の際の双対的に交番する相補的信号の比較を概略的に示す。

符号の説明

１０回路装置
１２前調整器
１４完全ブリッジ構造
１６高圧放電ランプ
１８フィルタ回路
２０制御回路
２２駆動回路
２２ａ駆動回路
２２ｂ駆動回路
２４マイクロプロセッサ
２６信号発生器
２８ＰＷＭモジュール
３０方形波発生器
３２ＬＣフィルタ
３４減衰素子
３８オフセット信号ソース
４０加算器

Claims

少なくとも１つの高圧放電ランプ（１６）を作動させるための回路装置であって、
完全ブリッジ構造の４つのスイッチ（Ｑ₁〜Ｑ₄）を有しており、ただし、第１及び第２のスイッチ（Ｑ₁，Ｑ₂）は第１の半ブリッジ分岐を、第３及び第４のスイッチ（Ｑ₃，Ｑ₄）は第２の半ブリッジ分岐を形成しており、
さらに、前記高圧放電ランプ（１６）を前記第１及び第２の半ブリッジ分岐の中心の間に結合するための少なくとも２つの端子と、
回路装置（１０）に直流電圧信号を供給するための少なくとも２つの端子と、
前記４つのスイッチ（Ｑ₁〜Ｑ₄）を制御するための制御回路（２０）とを有する形式の回路装置において、
前記制御回路（２０）は、前記４つのスイッチ（Ｑ₁〜Ｑ₄）に対する制御信号

を供給するように設計されており、前記制御信号のクロック（ｆ_t）は第１の周波数と第２の周波数の間で掃引され、前記制御信号のパルス幅及び／又は位相は予め設定可能な第３の周波数（ｆ_a）により変調され、
前記制御回路（２０）はＰＷＭモジュール（２８）を有しており、該ＰＷＭモジュールのクロック入力側は前記第１及び第２の周波数の間で掃引されるクロックのソースに、前記ＰＷＭモジュールの変調入力側は前記第３の周波数（ｆ _a ）の信号のソースに結合されていることを特徴とする、少なくとも１つの高圧放電ランプ（１６）を作動させるための回路装置。
前記クロック周波数は１５０ｋＨｚより低く、有利には４０ｋＨｚと６０ｋＨｚの間又は８０ｋＨｚと１２０ｋＨｚの間である、請求項１記載の回路装置。
前記第３の周波数（ｆ_a）は５０ｋＨｚより低く、有利には２０ｋＨｚと３５ｋＨｚの間である、請求項１又は２記載の回路装置。
前記掃引周波数（ｆ_s）は５０Ｈｚと５００Ｈｚの間、有利には８０Ｈｚと２００Ｈｚの間にある、請求項１から３のいずれか１項記載の回路装置。
前記制御回路（２０）は、前記完全ブリッジ構造（１４）のスイッチ（Ｑ₁，Ｑ₃；Ｑ₂，Ｑ₄）を、双対的に交番する相補信号

により制御するように設計されている、請求項１から４のいずれか１項記載の回路装置。
前記パルス幅は非対称的に変調される、請求項１から５のいずれか１項記載の回路装置。
前記パルス幅は対称的に変調される、請求項１から５のいずれか１項記載の回路装置。
前記ＰＷＭモジュールの変調入力側はさらにオフセット信号（ＯＳ）のソース（３８）に結合されている、請求項１記載の回路装置。
前記制御回路は位相シフトモジュールを有しており、該位相シフトモジュールのクロック入力側は前記第１及び第２の周波数の間で掃引されるクロックのソースに、前記位相シフトモジュールの変調入力側は前記第３の周波数（ｆ_a）の信号のソースに結合されている、請求項１から５のいずれか１項記載の回路装置。