JP4750933B2 - 薄型パンチスルー型パワーデバイス - Google Patents
薄型パンチスルー型パワーデバイス Download PDFInfo
- Publication number
- JP4750933B2 JP4750933B2 JP2000297698A JP2000297698A JP4750933B2 JP 4750933 B2 JP4750933 B2 JP 4750933B2 JP 2000297698 A JP2000297698 A JP 2000297698A JP 2000297698 A JP2000297698 A JP 2000297698A JP 4750933 B2 JP4750933 B2 JP 4750933B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- base layer
- power device
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高耐圧の半導体装置に関し、特に、ＩＧＢＴなどのパワーデバイスに使用される。
【０００２】
【従来の技術】
従来の高耐圧の縦型半導体装置について、エピタキシャル基板上に形成されたパンチスルー型ＩＧＢＴを例にとって、以下に説明する。
【０００３】
図２６は、エピタキシャル基板上に形成された従来のパンチスルー型ＩＧＢＴのセル部の断面を示している。
【０００４】
エピタキシャル基板は、Ｐ型半導体基板（Ｐ型コレクタ層）１１と、エピタキシャル成長法により半導体基板１１上に形成されるＮ型エピタキシャル層とから構成される。本例では、エピタキシャル層は、Ｎ型バッファ層１２及びＮ型ドリフト層（活性層）１３となる。そして、例えば、半導体基板１１中のＰ型不純物の濃度は、７．５×１０１８ａｔｏｍｓ／ｃｍ３程度に設定され、バッファ層１２中のＮ型不純物の濃度は、２．７×１０１７ａｔｏｍｓ／ｃｍ３程度に設定され、ドリフト層１３中のＮ型不純物の濃度は、１．３５×１０１４ａｔｏｍｓ／ｃｍ３程度に設定される。
【０００５】
ドリフト層１３の表面領域には、Ｐ型ベース層１４が形成される。Ｐ型ベース層１４内には、Ｎ＋型エミッタ層１５及びＰ＋型ベース取り出し層１６が形成される。また、ドリフト層１３内には、Ｐ型ベース層１４に隣接するＮ＋型低抵抗層１７が形成される。
【０００６】
そして、例えば、Ｐ型ベース層１４中のＰ型不純物の表面濃度は、４．０×１０１７ａｔｏｍｓ／ｃｍ３程度に設定され、Ｎ＋型エミッタ層１５中のＮ型不純物の表面濃度は、１．２７×１０２０ａｔｏｍｓ／ｃｍ３程度に設定され、Ｐ＋型ベース取り出し層１６中のＰ型不純物の表面濃度は、２．８×１０１９ａｔｏｍｓ／ｃｍ３程度に設定され、Ｎ＋型低抵抗層１７中のＮ型不純物の表面濃度は、５．０×１０１５ａｔｏｍｓ／ｃｍ３程度に設定される。
【０００７】
Ｎ＋型エミッタ層１５上及びＰ＋型ベース取り出し層１６上には、これらに接触するエミッタ電極１８が形成され、Ｐ型ベース層１４上には、絶縁膜１９を介してゲート電極２０が形成される。また、半導体基板１１の裏面には、コレクタ電極２１が形成される。
【０００８】
【発明が解決しようとする課題】
上述のＩＧＢＴを含む従来のパワーデバイスにおいては、エピタキシャル基板が採用されている。しかし、エピタキシャル基板の製造コストは、高く、結果として、縦型半導体装置の価格を上昇させる。
【０００９】
また、パワーデバイスにおいては、ターンオフ特性の向上を目的として、いわゆるライフタイム制御が行われる。ライフタイムは、短くすればするほど、高速ターンオフが可能となるため、従来では、例えば、ライフタイムを、５〜１０μｓから１００ｎｓ程度に短くする作業が行われていた。
【００１０】
しかし、よく知られているように、パワーデバイスのターンオフ特性とターンオン特性は、トレードオフの関係にある。つまり、ターンオフ特性を向上させると、逆に、オン電圧が高くなり、オン特性が劣化する。
【００１１】
なお、このようなトレードオフ関係は、バッファ層を有する上述のパンチスルー型デバイスだけでなく、例えば、バッファ層を有しないノンパンチスルー型デバイスや、トレンチゲート型デバイスにも生じる。
【００１２】
本発明は、トレードオフ関係の向上を目指してなされたもので、その目的は、ＩＧＢＴなどのパワーデバイスにおいて、低い製造コストを実現すると共に、オン特性を劣化させずに、オフ特性を向上させることにある。
【００１３】
【課題を解決するための手段】
本発明の薄型パンチスルー型パワーデバイスは、厚さが７０μｍ以下の半導体基板と、前記半導体基板内に配置される第１導電型の第１ベース層と、前記半導体基板の第１表面領域内に配置され、その厚さが１μｍ以下に設定され、その表面濃度が１×１０ ２０ ａｔｏｍｓ／ｃｍ ３ 以下に設定される第２導電型のコレクタ層と、前記第１ベース層と前記コレクタ層との間に配置される第１導電型のバッファ層と、前記半導体基板の第２表面領域内に配置される第２導電型の第２ベース層と、前記第２ベース層内に配置される第１導電型のエミッタ層と、前記エミッタ層と前記第１ベース層の間に位置する前記第２ベース層の表面に配置されるゲート絶縁膜と、前記ゲート絶縁膜上に配置されるゲート電極とを備える。また、ターンオフ開始時の電流増幅率ｈＦＥは、ｂＤＰ・ＱＰ／ｂＤＮ・ＱＮ（但し、ＱＮは、前記バッファ層の第１導電型不純物のドーズ量、ｂＤＮは、前記バッファ層内の第１導電型のキャリアの拡散係数の平均、ＱＰは、前記コレクタ層の第２導電型不純物のドーズ量、ｂＤＰは、前記コレクタ層内の第２導電型のキャリアの拡散係数の平均である。）により規定され、ターンオフ過程においてコレクタ電流Ｉｃを電子電流Ｉｅで除算した値Ｉｃ／Ｉｅで定義される前記電流増幅率ｈＦＥの最大値が５以下になるＱＮ及びＱＰを持つ。
【００２９】
【発明の実施の形態】
以下、図面を参照しながら、本発明の半導体装置及びその製造方法について詳細に説明する。
【００３０】
まず、以下に説明するに当り、本発明のパワーデバイス（例えば、ＩＧＢＴ）を薄型パンチスルー型と称することにする。その理由は、本発明のパワーデバイスの構造が一般的なパンチスルー型のそれとは異なるため、一般的なパンチスルー型パワーデバイスと同一視されることを防ぐためである。
［第１実施の形態］
図１は、本発明の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴのセル部の断面を示している。
【００３１】
本実施の形態の縦型デバイスの特徴は、第一に、Ｐ型エミッタ層の厚さが薄く、いわゆる低注入エミッタ構造を採用している点、第二に、Ｎ型ドリフト層（活性層）の厚さを調節することにより耐圧を確保している点にある。
【００３２】
以下、上述の特徴を踏まえつつ、具体的なデバイス構造について説明する。
本発明の薄型パンチスルー型ＩＧＢＴは、同図から明らかなように、エピタキシャル層を形成せず、半導体基板１１内にＮ型ドリフト層（活性層）１３が形成される。この点、Ｎ型ドリフト層がエピタキシャル層から構成される一般的なパンチスルー型ＩＧＢＴと異なる。
【００３３】
Ｎ型半導体基板１１の一面（裏面）側には、Ｐ＋型コレクタ層（エミッタ層）１０及びＮ型バッファ層１２が形成される。Ｐ＋型コレクタ層１０及びＮ型バッファ層１２は、それぞれ、例えば、イオン注入法を用いて半導体基板１１内に不純物を注入することにより形成される。
【００３４】
Ｐ＋型コレクタ層１０の深さ（厚さ）は、１．０μｍ以下、例えば、０．１〜１．０μｍの範囲内の値に設定され、Ｐ＋型コレクタ層１０の表面濃度は、２×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３の範囲内の値に設定される。但し、Ｐ＋型コレクタ層１０の適切な表面濃度は、Ｐ＋型コレクタ層１０の深さに依存する。
【００３５】
このように、Ｐ＋型コレクタ層１０を低ドーズ量のイオン注入で形成し、かつ、Ｐ＋型コレクタ層１０の深さを浅くすることで、低注入エミッタ構造を実現できる。
【００３６】
低注入エミッタ構造は、主として、バッファ層を有しないノンパンチスルー型デバイスに採用されているもので、その動作原理は、Ｐ＋型コレクタ層１０からＮ型ドリフト層（活性層）１３への正孔（ホール）の注入量が少ないため、高速ターンオフが実現できる、というものである。
しかし、ノンパンチスルー型は、一般的には、パンチスルー型（本発明の薄型パンチスルー型を含む）よりも厚い半導体基板を採用し、そのため、Ｎ型ドリフト層も厚くなるため、低注入エミッタ構造を採用しているとはいっても、本発明の薄型パンチスルー型ＩＧＢＴにおいて低注入エミッタ構造を採用する場合とは異なる。
【００３７】
このように、本発明では、ターンオフ特性の向上のために、低注入エミッタ構造を採用しているため、従来のようなライフタイム制御を行う必要がなく、このため、ライフタイム制御によるターンオン特性の劣化も防止できる。
【００３８】
一方、本実施の形態に関わる縦型デバイスに逆バイアスが印加されたときの破壊を防止するため、逆バイアス状態のときの素子耐圧は、Ｎ型ドリフト層（活性層）１３の厚さにより制御する。但し、本発明の薄型パンチスルー型ＩＧＢＴは、ノンパンチスルー型ではないので、Ｎ型ドリフト層１３の厚さの上限がノンパンチスルー型の範疇に含まれる、ということはない。
【００３９】
例えば、Ｎ型ドリフト層（活性層）１３の不純物濃度を適切な値に設定すれば、一般的に、約１０μｍの厚さで、１００Ｖの耐圧を確保できる。即ち、Ｎ型ドリフト層１３の厚さを１０μｍに設定すれば、１００Ｖの耐圧を確保でき、２０μｍに設定すれば、２００Ｖの耐圧を確保できる。一般的には、Ｎ型ドリフト層の厚さを、１０×Ｉ（Ｉは、正数）μｍに設定すれば、（１００×Ｉ）Ｖの耐圧を確保できる。
【００４０】
ところで、プレーナ型の場合、Ｎ型ドリフト層１３の厚さＬとハーフセルサイズＷは、６００Ｖ系素子の場合は、それぞれ、理想的には、 ６×Ｗ と Ｌ とが等しいか又は非常に近い値となるように設定される。つまり、耐圧６００Ｖを確保する場合には、Ｌ＝６０μｍとなるため、ハーフセルサイズＷは、１０μｍとなる。
【００４１】
また、耐圧６００Ｖを確保した状態で、ハーフセルサイズＷを１０μｍ未満に設定すると、素子の特性改善（オン電圧の低減）が律速される。これは、ゲートとゲートの間のジャンクションＦＥＴ抵抗が増えるため、ハーフセルサイズＷを必要以上に小さくしていっても、オン電圧が下がらないのである。つまり、単純に、セルピッチを小さくして微細化を図っても、オン電圧の低減には寄与しないのである。一方、ＩＧＢＴのオン抵抗は、チャネル抵抗の占める割合が大きいので、短チャネル化は、オン電圧の低減に効果がある。
【００４２】
以上の点、及び、耐圧と短チャネル化による破壊防止を考慮すると、シミュレーションの結果からＮ型ドリフト層１３の厚さＬとハーフセルサイズＷの関係は、８×Ｗ＞Ｌを満たすような値に設定される。例えば、耐圧６００Ｖを確保する場合には、ハーフセルサイズＷは、７．５μｍまでは縮小することができる。
【００４３】
Ｎ型バッファ層１２の厚さは、例えば、１５μｍ程度に設定され、Ｎ型バッファ層１２中のＮ型不純物の濃度は、例えば、２．７×１０１７ａｔｏｍｓ／ｃｍ３程度に設定される。Ｎ型ドリフト層（活性層）１３の厚さは、例えば、５２．５μｍ程度に設定され、Ｎ型ドリフト層１３中のＮ型不純物の濃度は、例えば、１．３５×１０１４ａｔｏｍｓ／ｃｍ３程度に設定される。
【００４４】
Ｎ型ドリフト層１３の表面領域には、Ｐ型ベース層１４が形成される。Ｐ型ベース層１４内には、Ｎ＋型エミッタ層１５及びＰ＋型ベース取り出し層１６が形成される。また、Ｎ型ドリフト層１３内には、Ｐ型ベース層１４に隣接するＮ＋型低抵抗層１７が形成される。
【００４５】
そして、例えば、Ｐ型ベース層１４の深さは、４．５μｍ程度に設定され、Ｐ型ベース層１４中のＰ型不純物の表面濃度は、４．０×１０１７ａｔｏｍｓ／ｃｍ３程度に設定される。また、Ｎ＋型エミッタ層１５の深さは、０．３μｍ程度に設定され、Ｎ＋型エミッタ層１５中のＮ型不純物の表面濃度は、１．２７×１０２０ａｔｏｍｓ／ｃｍ３程度に設定される。
【００４６】
また、例えば、Ｐ＋型ベース取り出し層１６の深さは、２．５μｍ程度に設定され、Ｐ＋型ベース取り出し層１６中のＰ型不純物の表面濃度は、２．８×１０１９ａｔｏｍｓ／ｃｍ３程度に設定される。また、Ｎ＋型低抵抗層１７の深さは、４．５μｍ程度に設定され、Ｎ＋型低抵抗層１７中のＮ型不純物の表面濃度は、５．０×１０１５ａｔｏｍｓ／ｃｍ３程度に設定される。
【００４７】
Ｎ＋型エミッタ層１５上及びＰ＋型ベース取り出し層１６上には、これらに接触するエミッタ電極１８が形成され、Ｐ型ベース層（チャネル領域）１４上には、ゲート絶縁膜１９Ａを介してゲート電極２０が形成される。Ｎ＋型低抵抗層１７上には、十分に厚いフィールド絶縁膜１９が形成される。また、半導体基板１１の裏面には、コレクタ電極２１が形成される。
【００４８】
本発明の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴによれば、Ｐ型エミッタ層の厚さが薄く、いわゆる低注入エミッタ構造が採用されている。従って、ターンオフ特性の向上のために、従来のようなライフタイム制御を行う必要がなく、ライフタイム制御によるオン特性の劣化を防止できる。
【００４９】
また、本発明の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴによれば、Ｎ型ドリフト層（活性層）の厚さを調節することにより耐圧を確保している。また、ＩＧＢＴセルの短チャネル化によりオン電圧の低減に貢献でき、特に、８×Ｗ＞Ｌを満たすように、セルを形成すれば、特性向上（オン電圧の低減）と十分な耐圧確保を同時に実現できる。
【００５０】
［第２実施の形態］
図２は、本発明の第２実施の形態に関わる薄型パンチスルー型ＩＧＢＴのセル部の断面を示している。
【００５１】
本実施の形態に関わる縦型デバイスは、上述の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴの変形例であり、かつ、上述の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴの特徴の全てを含んでいる。
【００５２】
そして、本実施の形態の縦型デバイスでは、上述の第１実施の形態に関わるパンチスルー型ＩＧＢＴの特徴に加え、さらに、ＩＧＢＴセルのチャネルを短チャネル化した場合の破壊を防止するため、ＩＧＢＴセルのチャネル部にＰ型不純物層（破壊防止層）２２を追加した点に特徴を有している。
【００５３】
例えば、単純に、ＩＧＢＴセルのチャネルを短チャネル化した場合、この短チャネル化によりチャネル破壊が発生し易くなる。そこで、本実施の形態では、ＩＧＢＴセルの閾値Ｖｔｈを変えることなく、この破壊を有効に防止するために、例えば、ＣＭＯＳプロセスを利用して、ＩＧＢＴセルのチャネル部にＰ型不純物層２２を追加形成する。
【００５４】
ここで、ＣＭＯＳプロセスとは、チャネル部分に対してイオン注入を行った後に、ゲート酸化膜及びゲート電極を形成するプロセスを指すものとする。この際、Ｐ型不純物層２２の表面濃度は、ＭＯＳトランジスタの閾値Ｖｔｈを変えないような値に設定される。
【００５５】
図３は、ＩＧＢＴセル部の表面部（横方向）の不純物の濃度プロファイルを示している。
【００５６】
ＩＧＢＴセルのチャネルとなるＰ型ベース層１４は、その端部においては、Ｐ型不純物の濃度プロファイルが一定ではなく、大きな傾きを持っている。これは、Ｐ型ベース層１４がイオン注入と熱拡散により形成されることに起因している。結果として、ＩＧＢＴセルの短チャネル化が進行すると、チャネル部の濃度プロファイルは、図示するように、大きな傾きを持つことになる（実線）。そして、パンチスルーなどの素子破壊を起こし易くなる。
【００５７】
そこで、本実施の形態では、ＩＧＢＴセルのチャネル部に、新たに、イオン注入と熱拡散により、Ｐ型不純物層２２を形成する。その結果、ＩＧＢＴセルのチャネル部のドーズ量の追加が図れ、かつ、ＩＧＢＴセルのチャネル部の濃度プロファイルがほぼ一定となるため（破線）、素子の破壊を防止や、短チャネル化によるオン電圧の低減を図ることができる。
【００５８】
このように、本実施の形態に関わる縦型デバイスは、Ｐ型不純物層２２を有しているため、ＩＧＢＴセルの閾値を変えることなく、チャネル抵抗を低減でき、かつ、オン電圧を低減できる。なお、本実施の形態の縦型デバイスにおいても、薄型半導体基板を用い、かつ、低注入エミッタ構造を採用しているため、ライフタイム制御なしに、高速ターンオフが可能になる、という効果も得ることができる。
【００５９】
［第３実施の形態］
図４は、本発明の第３実施の形態に関わる薄型パンチスルー型ＩＧＢＴのセル部の断面を示している。
【００６０】
本実施の形態に関わる縦型デバイスも、上述の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴの変形例であり、かつ、上述の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴの特徴の全てを含んでいる。
【００６１】
また、本実施の形態の縦型デバイスは、上述の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴの特徴に加え、さらに、Ｎ＋型低抵抗層１７上のフィールド絶縁膜１９をＬＯＣＯＳ法による酸化膜から構成した点に特徴を有している。
【００６２】
例えば、ＣＭＯＳプロセスでは、通常、ＣＭＯＳ部分のデバイスの製造工程においてＬＯＣＯＳ法による酸化工程が採用されているため、本実施の形態に関わる縦型デバイスにおいても、ＣＭＯＳプロセスを採用し、かつ、ＬＯＣＯＳ法による酸化工程を採用することができる。ＬＯＣＯＳ酸化膜は、その一部が半導体基板１１内に入り込むため、十分な厚さを確保できると共に、半導体基板１１上の段差を緩和することができ、その結果、配線の段切れ防止などの効果を得ることができる。
【００６３】
このように、本実施の形態に関わる縦型デバイスでは、フィールド絶縁膜１９にＬＯＣＯＳ酸化膜を採用しているため、半導体基板１１上の段差を緩和することができる。また、本実施の形態の縦型デバイスにおいても、薄型半導体基板を用い、かつ、低注入エミッタ構造を採用しているため、ライフタイム制御なしに、高速ターンオフが可能になる、という効果も得ることができる。
【００６４】
［第４実施の形態］
図５は、本発明の第４実施の形態に関わる薄型パンチスルー型ＩＧＢＴのセル部の断面を示している。
【００６５】
本実施の形態に関わる縦型デバイスは、上述の第３実施の形態に関わる薄型パンチスルー型ＩＧＢＴの変形例であり、かつ、上述の第３実施の形態に関わる薄型パンチスルー型ＩＧＢＴの特徴の全てを含んでいる。
【００６６】
また、本実施の形態の縦型デバイスは、上述の第３実施の形態に関わる薄型パンチスルー型ＩＧＢＴの特徴に加え、さらに、Ｐ＋型ベース取り出し層１６の表面部に溝２３を形成し、ターンオフ特性の向上を図った点に特徴を有している。即ち、Ｐ＋型ベース取り出し層１６の表面部に溝２３を形成することにより、ターンオフ時の正孔（ホール）の排出がスムーズに行われるようになる。このため、高速ターンオフを実現することができる。
【００６７】
溝２３は、種々の方法により形成することができる。例えば、ＣＭＯＳプロセスにおいてＬＯＣＯＳ工程を採用する場合には、このＬＯＣＯＳ工程を利用して溝２３を同時に形成することができる。
【００６８】
即ち、まず、ＬＯＣＯＳ工程時に、ＬＯＣＯＳ酸化膜１９を形成すると共に、Ｐ＋型ベース取り出し層１６上にも、ＬＯＣＯＳ酸化膜を形成する。この後、例えば、素子周辺部（ＩＧＢＴセルを形成する領域以外の領域）において、Ｎ＋拡散層を形成するために、ＬＯＣＯＳ酸化膜１９をエッチングする工程が行われる。この時、Ｐ＋型ベース取り出し層１６上のＬＯＣＯＳ酸化膜も、エッチングすれば、溝２３が形成される。
【００６９】
なお、ＣＭＯＳプロセスにおいては、後に詳述する。
【００７０】
このように、本実施の形態に関わる縦型デバイスでは、フィールド絶縁膜１９にＬＯＣＯＳ酸化膜を採用し、かつ、このＬＯＣＯＳ酸化膜を利用して、Ｐ＋型ベース取り出し層１６の表面部に溝２３を形成している。これにより、ターンオフ時の正孔（ホール）の排出がスムーズに行われるようになるため、高速ターンオフを実現できる。
【００７１】
［第５実施の形態］
図６は、本発明の第５実施の形態に関わる薄型パンチスルー型ＩＧＢＴのセル部の断面を示している。
【００７２】
本実施の形態に関わる縦型デバイスの特徴は、ＩＧＢＴセル部のゲート絶縁膜１９Ａ及びゲート電極２０と、素子周辺部のゲート絶縁膜１９Ｂ及びゲート電極２０Ｂとが、それぞれ同じ材料で同時に形成される点にある。
【００７３】
即ち、本実施の形態に関わる縦型デバイスによれば、ＣＭＯＳプロセスを採用することにより、素子周辺部のＭＯＳトランジスタを、製造工程数の大幅な増加なく、ＩＧＢＴセル部のＩＧＢＴセルと同時に形成することができる。
【００７５】
以下、本実施の形態に関わるパワーデバイスの製造方法の具体例について説明する。
【００７６】
まず、図７に示すように、熱酸化法により、Ｎ型半導体基板（Ｎ型ドリフト層１３となる）１１上に、酸化膜３１を形成する。
【００７７】
また、図８に示すように、ＰＥＰ（Photo Engraving Process）により、酸化膜３１上にレジストパターンを形成し、このレジストパターンをマスクにして、ＲＩＥにより、ＩＧＢＴセル部の酸化膜３１を除去する。そして、レジストパターンを除去した後、イオン注入法により、Ｎ型不純物（例えば、リン）を半導体基板１１内に注入する。
【００７８】
次に、図９に示すように、熱酸化法により、半導体基板１１上に、再び、酸化膜３２を形成する。この時、半導体基板１１内には、Ｎ＋型低抵抗層１７が形成される。
【００７９】
次に、図１０に示すように、酸化膜３１上にレジストパターンを形成し、このレジストパターンをマスクにして、素子周辺部の酸化膜３１を部分的に除去する。そして、レジストパターンを除去し、かつ、熱酸化法により、素子周辺部の剥き出しになった半導体基板１１上に、イオン注入時のダメージを抑える薄い酸化膜３３を形成する。この後、イオン注入法により、Ｐ型不純物（例えば、ボロン）を半導体基板１１内に注入する。
【００８０】
次に、図１１に示すように、熱酸化・拡散法により、半導体基板１１内に、Ｐ型不純物層３５を形成する。
【００８１】
次に、図１２に示すように、ＰＥＰにより、酸化膜３４上にレジストパターンを形成し、このレジストパターンをマスクにして、ＩＧＢＴセル部及び素子周辺部の酸化膜３４を除去する。
【００８２】
そして、図１３に示すように、レジストパターンを除去し、かつ、熱酸化法により、ＩＧＢＴセル部及び素子周辺部の剥き出しになった半導体基板１１上に、イオン注入時のダメージを抑える薄い酸化膜を形成する。この後、イオン注入法により、Ｐ型不純物（例えば、ボロン）を半導体基板１１内に注入する。
【００８３】
次に、図１４に示すように、熱酸化・拡散法により、半導体基板１１内に、Ｐ型不純物層（Ｐ型ベース層）１４を形成する。
【００８４】
次に、再び、ＩＧＢＴセル部の酸化膜の除去、イオン注入時のダメージを抑える薄い酸化膜の形成の後、イオン注入法により、Ｐ型不純物（例えば、ボロン）を半導体基板１１内に注入する。
【００８５】
次に、図１５に示すように、熱酸化・拡散法により、半導体基板１１内に、Ｐ型不純物層（いわゆるＮ型チャネルインプラ層）３６を形成する。
【００８６】
次に、図１６に示すように、熱酸化法により、半導体基板１１上に薄い酸化膜（ゲート酸化膜）を形成する。
【００８７】
この後、全面に、ポリシリコン膜を形成する。また、ＰＥＰにより、ポリシリコン膜上にレジストパターンを形成し、このレジストパターンをマスクにして、ポリシリコン膜をエッチングする。その結果、ＩＧＢＴセル部には、ゲート電極２０が形成される。
【００８８】
次に、図１７に示すように、レジストパターンをマスクにして、イオン注入法により、Ｐ型不純物（例えば、ボロン）を半導体基板１１内に注入する。この後、さらに、別のレジストパターンをマスクにして、イオン注入法により、Ｎ型不純物（例えば、ヒ素）を半導体基板１１内に注入する。この際、適宜、イオン注入の前に、酸化膜の剥離や、適切な膜厚の酸化膜の形成を行う。
【００８９】
この後、図１８に示すように、レジストパターンを除去した後、熱拡散を行うと、半導体基板１１内には、Ｐ＋型コンタクト層１６及びＮ型エミッタ層１５が形成される。
【００９０】
次に、図１９に示すように、全面に、酸化膜３８を形成する。また、ＰＥＰにより、酸化膜３８上にレジストパターンを形成し、このレジストパターンをマスクにして、酸化膜３８をエッチングし、コンタクトホールを形成する。そして、酸化膜３８上に、電極（例えば、アルミ）を形成し、パターニングすると、エミッタ電極１８及びその他の電極３９が形成される。
【００９１】
以上の工程により、本発明に関わる縦型デバイスの一面側の構造が完成する。なお、本発明に関わる縦型デバイスの他の一面側（裏面側）の構造は、イオン注入、熱拡散や、レーザアニールなど、半導体基板１１内に注入されたイオンを活性化させる工程によって実現できる。
【００９２】
また、エピタキシャル基板を利用して、裏面側の構造を実現することも可能である。
【００９３】
このような製造方法によれば、ＣＭＯＳプロセスを採用することにより、ＩＧＢＴセル部とその制御回路（例えば、ポリシリコンで形成する回路など）を、同一プロセス（共通プロセス）で形成することができる。このため、製造工程数の大幅な増加がなく、製造コストの低減を実現できる。
【００９４】
なお、本発明に関わる製造方法（ＣＭＯＳプロセス）は、縦型パワーデバイスだけではなく、横型パワーデバイス（例えば、ＬＯＣＯＳ工程を採用したＳＯＩ−ＣＭＯＳプロセスによる高耐圧ＩＰＤ（Intelligent Power Device）の製造方法）にも適用することができる。
【００９５】
［第６実施の形態］
図２０は、本発明の第６実施の形態に関わる薄型パンチスルー型ＩＧＢＴのセル部の断面を示している。
【００９６】
Ｎ型半導体基板１１の一面（裏面）側には、Ｐ＋型コレクタ層（エミッタ層）１０及びＮ型バッファ層１２が形成される。Ｐ＋型コレクタ層１０及びＮ型バッファ層１２は、それぞれ、例えば、イオン注入法を用いて半導体基板１１内に不純物を注入することにより形成される。
【００９７】
本実施の形態のデバイスでは、上述の第１実施の形態のデバイスと同様に、いわゆる低注入エミッタ構造が採用されている。即ち、Ｐ＋型コレクタ層１０の表面濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３）の範囲内の値に設定され、Ｐ＋型コレクタ層１０の深さ（厚さ）は、０．１〜１．０μｍの範囲内の値に設定される。
【００９８】
Ｎ型ドリフト層（活性層）１３の厚さは、素子の耐圧に応じて所定値に設定される。例えば、６００Ｖ程度の耐圧を確保する場合には、Ｎ型ドリフト層（活性層）１３の厚さは、６０μｍ程度に設定される。
【００９９】
Ｎ型ドリフト層１３の表面領域には、Ｐ型ベース層１４が形成される。Ｐ型ベース層１４内には、Ｎ＋型エミッタ層１５及びＰ＋型ベース取り出し層（コンタクト層）１６が形成される。また、Ｎ型ドリフト層１３内には、Ｐ型ベース層１４に隣接するＮ＋型低抵抗層１７が形成される。なお、Ｎ＋型低抵抗層１７は、Ｊ（ジャンクション）ＦＥＴ効果を低減する目的で設けられている。
【０１００】
Ｎ＋型エミッタ層１５上及びＰ＋型ベース取り出し層１６上には、これらに接触するエミッタ電極１８が形成され、Ｐ型ベース層（チャネル領域）１４上には、ゲート絶縁膜１９Ａを介してゲート電極２０が形成される。ゲート電極２０は、絶縁膜１９Ｂに覆われており、これにより、エミッタ電極１８とゲート電極２０の短絡が防止されている。また、半導体基板１１の裏面には、コレクタ電極２１が形成される。
【０１０１】
なお、上述のようなＩＧＢＴでは、Ｎ型ドリフト層１３、Ｐ型ベース層１４、Ｎ＋型エミッタ層１５、ゲート絶縁膜１９Ａ及びゲート電極２０によって、ＮチャネルＭＯＳトランジスタが構成されており、ゲート電極２０にオン電圧が印加されると、Ｐ型ベース層１４の表面にチャネルが形成され、電子が、Ｎ＋型エミッタ層１５からＮ型ドリフト層１３に注入される。
【０１０２】
次に、上述のＩＧＢＴの動作について説明する。
【０１０３】
ターンオン動作は、以下の通りである。
まず、エミッタ電極１８とコレクタ電極２１との間にコレクタ電圧ＶＣＥを印加した状態で、エミッタ電極１８とゲート電極２０との間に所定の正のゲート電圧（オン電圧）ＶＧＥを印加すると、Ｐ型ベース層１４の表面領域（チャネル領域）の導電型がＰ型からＮ型に反転し、Ｎチャネルが形成される。そして、このチャネルを通じて、電子が、Ｎ＋型エミッタ層１５からＮ型ドリフト層（ベース層）１３に注入される。
【０１０４】
また、Ｎ型ドリフト層１３に注入された電子は、Ｎ型バッファ層１２を挟むＰ＋型コレクタ層１０とＮ型ドリフト層１３からなるダイオードを順方向にバイアスするため、正孔が、Ｐ＋型コレクタ層１０からＮ型バッファ層１２を経由してＮ型ドリフト層１３に注入される。
【０１０５】
その結果、伝導度変調により、Ｎ型ドリフト層１３の抵抗が大幅に低減し、エミッタ電極１８とコレクタ電極２１との間に主電流が流れる。
【０１０６】
ターンオフ動作は、以下の通りである。
まず、ゲート電極２０に、エミッタ電極１８の電位よりも低い電位、例えば、エミッタ電極１８の電位が０Ｖの場合には、負電位が印加される。これにより、Ｐ型ベース層１４の表面領域（チャネル領域）に形成されていたＮチャネル（反転層）が消滅し、Ｎ＋型エミッタ層１５からＮ型ドリフト層（ベース層）１３への電子の注入が停止する。
【０１０７】
その結果、Ｎ型ドリフト層１３内に蓄積されている正孔の一部は、Ｐ型ベース層１４，１６を経由してエミッタ電極１８に排出され、かつ、残りの一部は、電子と再結合して消滅するため、エミッタ電極１８とコレクタ電極２１との間に流れる主電流は、遮断される。
【０１０８】
ところで、式（１）に示すように、電流増幅率ｈＦＥが、コレクタ電流Ｉｃを電子電流Ｉｅで除算した値であると定義する。
ｈＦＥ ＝ Ｉｃ／Ｉｅ ・・・（１）
この場合に、本発明者は、ターンオフ過程において、電流増幅率ｈＦＥの最大値が、Ｎ型バッファ層１２のドーズ量と厚さ、及び、Ｐ型コレクタ層１０のドーズ量と厚さによって変化し、さらに、この電流増幅率ｈＦＥの最大値がフォールタイムｔｆと密接に関係していることを発見した。
【０１０９】
以下、この点について詳細に説明する。
【０１１０】
図２１は、ターンオフ時の電流波形を示すものであり、縦軸が電流値、横軸が時間となっている。
【０１１１】
▲１▼の電流波形は、Ｎ型バッファ層の厚さが、１．２μｍ、そのドーズ量が、１．８×１０１３ａｔｏｍｓ／ｃｍ２に設定され、Ｐ型コレクタ層の厚さが、０．３μｍ、そのドーズ量が、６．２×１０１３ａｔｏｍｓ／ｃｍ２に設定されたデバイスに対するものである。
【０１１２】
▲２▼の電流波形は、Ｎ型バッファ層の厚さが、１．２μｍ、そのドーズ量が、１．８×１０１３ａｔｏｍｓ／ｃｍ２に設定され、Ｐ型コレクタ層の厚さが、０．３μｍ、そのドーズ量が、２．２×１０１４ａｔｏｍｓ／ｃｍ２に設定されたデバイスに対するものである。
【０１１３】
つまり、▲１▼及び▲２▼は、Ｎ型バッファ層の厚さとドーズ量及びＰ型コレクタ層の厚さの各値を固定し、Ｐ型コレクタ層のドーズ量を変化させた２種類のデバイスの電流波形を表している。
【０１１４】
同図より、各デバイスのフォールタイムｔｆを求めると、▲１▼の場合（Ｐ型コレクタ層のドーズ量が６．２×１０１３ａｔｏｍｓ／ｃｍ２の場合）には、ｔｆ ＝ １４３ｎｓｅｃとなり、▲２▼の場合（Ｐ型コレクタ層のドーズ量が２．２×１０１４ａｔｏｍｓ／ｃｍ２の場合）には、ｔｆ ＝ ３９５ｎｓｅｃとなる。
【０１１５】
このように、図２１によれば、Ｐ型コレクタ層のドーズ量の変化に応じてフォールタイムｔｆが変化することが分かる。そこで、今度は、Ｐ型コレクタ層のドーズ量の変化に応じてフォールタイムｔｆが変化する原因について説明する。
【０１１６】
図２２は、ターンオフ時の電流増幅率ｈＦＥの時間的推移を示すものであり、縦軸が電流増幅率ｈＦＥ、横軸が時間となっている。
【０１１７】
ここで、▲１▼は、図２１の▲１▼の電流波形の条件と同じ条件のときの波形であり、▲２▼は、図２１の▲２▼の電流波形の条件と同じ条件のときの波形である。つまり、▲１▼の波形は、Ｐ型コレクタ層のドーズ量が６．２×１０１３ａｔｏｍｓ／ｃｍ２の場合を表しており、▲２▼の波形は、Ｐ型コレクタ層のドーズ量が２．２×１０１４ａｔｏｍｓ／ｃｍ２の場合を表している。また、横軸（時間）は、図２１と図２２で互いに対応している。
【０１１８】
同図によれば、電流値がほぼ一定（図２１の１５Ａ近傍）の場合には、▲１▼及び▲２▼の電流増幅率ｈＦＥは、ほぼ一定であり、かつ、▲１▼の電流増幅率ｈＦＥと▲２▼の電流増幅率ｈＦＥとの差も、ほとんどないことが分かる。
【０１１９】
しかし、ターンオフ動作により電流値が減少し始めると、これに伴って、電流増幅率ｈＦＥが徐々に増加してくる。そして、この電流増幅率ｈＦＥの変化を、▲１▼と▲２▼で比較すると、フォールタイムｔｆ（又はターンオフ期間）の長い▲２▼の場合の電流増幅率ｈＦＥは、フォールタイムｔｆ（又はターンオフ期間）の短い▲１▼の場合の電流増幅率ｈＦＥよりも大きくなることが分かる。
【０１２０】
つまり、▲１▼の場合の電流増幅率ｈＦＥの最大値は、概ね３であるのに対し、▲２▼の場合の電流増幅率ｈＦＥの最大値は、８付近となる。
【０１２１】
また、電流増幅率ｈＦＥが最大値になるとき、ターンオフ過程における電子電流は、定常時での電子電流と比較すると僅かであるが、▲２▼の場合のように、電流増幅率ｈＦＥの最大値が８程度になると、（１）式に示すように、コレクタ電流Ｉｃは、電子電流Ｉｅの８倍にもなり、これがターンオフ期間を長くする原因となる。
【０１２２】
電流増幅率ｈＦＥの最大値とフォールタイムｔｆ（又はターンオフ期間）の関係について、さらに、詳細に説明する。
【０１２３】
図２３及び図２４は、それぞれ、ターンオフ時の電子電流Ｉｅとコレクタ電流Ｉｃの電流波形を示しており、縦軸が電流値、横軸が時間となっている。
なお、図２３は、図２１及び図２２の▲１▼の条件に対応する波形を示しており、図２４は、図２１及び図２２の▲２▼の条件に対応する波形を示している。また、図２３及び図２４の横軸（時間）は、図２１及び図２２の横軸（時間）に対応している。
【０１２４】
▲１▼の場合の電流増幅率ｈＦＥの変化範囲は、図２２に示すように、概ね、１．６〜３（最大値３は、電流波形のテール部分、４２０ｎｓｅｃ近傍で発生する）であり、図２３に示すように、電子電流Ｉｅに対するコレクタ電流Ｉｃの増幅率は、比較的小さく、結果として、図２１に示すように、フォールタイムｔｆ（又はターンオフ期間）を短くすることができる。
【０１２５】
これに対し、▲２▼の場合の電流増幅率ｈＦＥの変化範囲は、図２２に示すように、概ね、１．８〜８（最大値８は、電流波形のテール部分、８００ｎｓｅｃ近傍で発生する）であり、図２４に示すように、電子電流Ｉｅに対するコレクタ電流Ｉｃの増幅率は、比較的大きく、結果として、図２１に示すように、フォールタイムｔｆ（又はターンオフ期間）が非常に長くなる。
【０１２６】
以上、説明したように、ターンオフ過程において、電流増幅率ｈＦＥの最大値は、Ｐ型コレクタ層のドーズ量によって変化し、かつ、この電流増幅率ｈＦＥがフォールタイムｔｆ（又はターンオフ期間）に密接に関係していることが分かった。
【０１２７】
ここで、図２０に示すようなＩＧＢＴを含むパワーデバイスにおいては、例えば、フォールタイムｔｆを一定値以下にすることが要求されている。一般的には、フォールタイムｔｆは、２００ｎｓｅｃ近傍又はそれよりも低い値にすることが要求されている。これにより、例えば、ターンオフ損失Ｅｏｆｆを小さくできるからである（例えば、１ｍＪ近傍又はそれよりも低い値）。
【０１２８】
本発明者は、このような要求を満たすためには、ターンオフ時の電流増幅率ｈＦＥの最大値をどの程度の値にしたらよいかを、上述のシミュレーション結果を踏まえて検討した。その結果、ターンオフ時の電流増幅率ｈＦＥの最大値を５以下に設定すれば、上述の要求が満たされることが判明した。
【０１２９】
つまり、“ターンオフ時の電流増幅率ｈＦＥの最大値が５以下である”、という条件を満たすように、パワーデバイスを製造すれば、フォールタイムｔｆを十分に短い値に設定できると共に（例えば、２００ｎｓｅｃ近傍又はそれよりも低い値）、ターンオフ損失Ｅｏｆｆも十分に小さくできる（例えば、１ｍＪ近傍又はそれよりも低い値）。
【０１３０】
次に、“ターンオフ時の電流増幅率ｈＦＥの最大値が５以下である”、という条件を満たすように、パワーデバイスを製造するには、どうしたらよいか、について検討する。
【０１３１】
上述のシミュレーションでは、薄型パンチスルー型ＩＧＢＴにおいて、Ｎ型バッファ層のドーズ量と厚さ及びＰ型コレクタ層の厚さを固定し、Ｐ型コレクタ層のドーズ量を変化させた場合のみを示した。
【０１３２】
しかし、さらに詳細に検討した結果、ターンオフ時の電流増幅率ｈＦＥは、Ｎ型バッファ層のドーズ量と厚さ、及び、Ｐ型コレクタ層のドーズ量と厚さによって変化することが明らかになった。
【０１３３】
そこで、以下では、この根拠を説明する。
【０１３４】
十分にライフタイムが長い場合（１μｓから１０μｓ）には、電流増幅率ｈＦＥは、Ｎ型バッファ層のドーズ量を、ＱＮ、Ｎ型バッファ層内の拡散係数の平均を、ｂＤＮ、Ｐ型コレクタ層のドーズ量を、ＱＰ、Ｐ型コレクタ層内の拡散係数の平均を、ｂＤＰとすると、（２）式で表すことができる。
ｈＦＥ ＝ ｂＤＰ・ＱＰ／ｂＤＮ・ＱＮ …（２）
ここで、Ｎ型バッファ層内の不純物濃度の平均ｂＮｂｕｆｆｅｒと拡散係数の平均ｂＤＮとの間、及び、Ｐ型コレクタ層内の不純物濃度の平均ｂＮｃｏｌｌｅｃｔｏｒと拡散係数の平均ｂＤＰとの間には、例えば、図２５に示すような一定の関係がある。
【０１３５】
また、Ｎ型バッファ層内の不純物濃度の平均ｂＮｂｕｆｆｅｒ及びＰ型コレクタ層内の不純物濃度の平均ｂＮｃｏｌｌｅｃｔｏｒは、（３ａ）式及び（３ｂ）式で表すことができる。
【０１３６】
【数１】
【０１３７】
但し、ＷＮは、Ｎ型バッファ層の厚さ、ＷＰは、Ｐ型コレクタ層の厚さを表している。また、Ｎｂｕｆｆｅｒ（ｘ）は、Ｎ型バッファ層の深さ方向（ｘ方向）の濃度プロファイル、Ｎｃｏｌｌｅｃｔｏｒ（ｘ）は、Ｐ型コレクタ層の深さ方向（ｘ方向）の濃度プロファイルを表している。
【０１３８】
つまり、（２）式、（３ａ）式、（３ｂ）式及び図２５に示す関係図によれば、ターンオフ時の電流増幅率ｈＦＥは、Ｎ型バッファ層のドーズ量ＱＮ（又は濃度プロファイルＮｂｕｆｆｅｒ（ｘ））と厚さＷＮ、及び、Ｐ型コレクタ層のドーズ量ＱＰ（又は濃度プロファイルＮｃｏｌｌｅｃｔｏｒ（ｘ））と厚さＷＰにより制御することができる。
【０１３９】
なお、上述のシミュレーション結果における２つのケース（▲１▼と▲２▼）についても、（２）式、（３ａ）式及び（３ｂ）式を満たすことが確かめられた。
【０１４０】
従って、“ターンオフ時の電流増幅率ｈＦＥの最大値が５以下である”、という条件を満たすように、Ｎ型バッファ層のドーズ量と厚さ及びＰ型コレクタ層のドーズ量と厚さを決めて、パワーデバイスを製造すれば、フォールタイムｔｆを十分に短い値に改善できると共に、ターンオフ損失Ｅｏｆｆも十分に小さくできる。
【０１４１】
また、例えば、Ｎ型バッファ層のドーズ量と厚さ及びＰ型コレクタ層のドーズ量と厚さの少なくとも１つが決定されている場合に、“ターンオフ時の電流増幅率ｈＦＥの最大値が５以下である”、という条件を満たすように、これらの値のうち未決定のものを決めることもできる。
【０１４２】
例えば、Ｎ型バッファ層のドーズ量ＱＮが決定されている場合（例えば、濃度プロファイルＮｂｕｆｆｅｒ（ｘ）のピーク値が５×１０１６ａｔｏｍｓ／ｃｍ３以上に設定されている場合）に、これに基づいて、Ｎ型バッファ層の厚さＷＮや、Ｐ型コレクタ層のドーズ量ＱＰ及び厚さＷＰを決定できる。
【０１４３】
また、半導体基板（ウェハ）の厚さが決定されている場合（例えば、７０μｍ近傍又はそれ以下の場合）に、これを考慮して、Ｎ型バッファ層の厚さやＰ型コレクタ層の厚さを決定することができる。
【０１４４】
なお、上述の第１乃至第６実施の形態において、パワーデバイスを構成する各層の導電型は、一例であり、例えば、各層の導電型を逆にしたデバイスにおいても、本発明の効果が得られることは言うまでもない。
【０１４５】
【発明の効果】
以上、説明したように、本発明によれば、第一に、イオン注入により、薄く、低ドーズ量のＰ型コレクタ層を形成し、かつ、Ｎ型ドリフト層により耐圧を確保しているため、低い製造コストを実現すると共に、オン特性を劣化させずに、オフ特性を向上させることができる。
【０１４６】
第二に、ＣＭＯＳプロセスを採用してパワーデバイスを製造することにより、セル部と制御部とを同一プロセスで形成することができるため、製造工程数（又はＰＥＰ数）の削減により、低い製造コストを実現できる。
【０１４７】
第三に、ターンオフ時の電流増幅率の最大値が５以下となるように、Ｎ型バッファ層のドーズ量と厚さ及びＰ型コレクタ層のドーズ量と厚さを決めているため、フォールタイムを十分に短くできると共に、ターンオフ損失も十分に小さくできる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わるＩＧＢＴを示す断面図。
【図２】本発明の第２実施の形態に関わるＩＧＢＴを示す断面図。
【図３】図２のデバイスの半導体基板の表面部の濃度プロファイルを示す図。
【図４】本発明の第３実施の形態に関わるＩＧＢＴを示す断面図。
【図５】本発明の第４実施の形態に関わるＩＧＢＴを示す断面図。
【図６】本発明の第５実施の形態に関わるＩＧＢＴを示す断面図。
【図７】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図８】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図９】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１０】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１１】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１２】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１３】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１４】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１５】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１６】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１７】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１８】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１９】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図２０】本発明の第７実施の形態に関わるＩＧＢＴを示す断面図。
【図２１】ターンオフ時の電流波形を示す図。
【図２２】ターンオフ時の電流増幅率を示す図。
【図２３】ターンオフ時の電子電流とコレクタ電流の関係を示す図。
【図２４】ターンオフ時の電子電流とコレクタ電流の関係を示す図。
【図２５】不純物濃度の平均と拡散係数の平均との関係を示す図。
【図２６】従来のＩＧＢＴを示す断面図。
【符号の説明】
１０ ：Ｐ型コレクタ層、
１１ ：半導体基板、
１２ ：Ｎ型バッファ層、
１３ ：Ｎ型ドリフト層（Ｎ型ベース層）、
１４ ：Ｐ型ベース層、
１５ ：Ｎ＋ 型エミッタ層、
１６ ：Ｐ＋ 型ベース取り出し層、
１７ ：Ｎ＋ 型低抵抗層、
１８ ：エミッタ電極、
１８Ｂ ：半導体層、
１９ ：絶縁膜、
１９Ａ，１９Ｂ ：ゲート絶縁膜、
２０，２０Ｂ ：ゲート電極、
２１ ：コレクタ電極、
２２ ：Ｐ型不純物層、
２３ ：溝。
【発明の属する技術分野】
本発明は、高耐圧の半導体装置に関し、特に、ＩＧＢＴなどのパワーデバイスに使用される。
【０００２】
【従来の技術】
従来の高耐圧の縦型半導体装置について、エピタキシャル基板上に形成されたパンチスルー型ＩＧＢＴを例にとって、以下に説明する。
【０００３】
図２６は、エピタキシャル基板上に形成された従来のパンチスルー型ＩＧＢＴのセル部の断面を示している。
【０００４】
エピタキシャル基板は、Ｐ型半導体基板（Ｐ型コレクタ層）１１と、エピタキシャル成長法により半導体基板１１上に形成されるＮ型エピタキシャル層とから構成される。本例では、エピタキシャル層は、Ｎ型バッファ層１２及びＮ型ドリフト層（活性層）１３となる。そして、例えば、半導体基板１１中のＰ型不純物の濃度は、７．５×１０１８ａｔｏｍｓ／ｃｍ３程度に設定され、バッファ層１２中のＮ型不純物の濃度は、２．７×１０１７ａｔｏｍｓ／ｃｍ３程度に設定され、ドリフト層１３中のＮ型不純物の濃度は、１．３５×１０１４ａｔｏｍｓ／ｃｍ３程度に設定される。
【０００５】
ドリフト層１３の表面領域には、Ｐ型ベース層１４が形成される。Ｐ型ベース層１４内には、Ｎ＋型エミッタ層１５及びＰ＋型ベース取り出し層１６が形成される。また、ドリフト層１３内には、Ｐ型ベース層１４に隣接するＮ＋型低抵抗層１７が形成される。
【０００６】
そして、例えば、Ｐ型ベース層１４中のＰ型不純物の表面濃度は、４．０×１０１７ａｔｏｍｓ／ｃｍ３程度に設定され、Ｎ＋型エミッタ層１５中のＮ型不純物の表面濃度は、１．２７×１０２０ａｔｏｍｓ／ｃｍ３程度に設定され、Ｐ＋型ベース取り出し層１６中のＰ型不純物の表面濃度は、２．８×１０１９ａｔｏｍｓ／ｃｍ３程度に設定され、Ｎ＋型低抵抗層１７中のＮ型不純物の表面濃度は、５．０×１０１５ａｔｏｍｓ／ｃｍ３程度に設定される。
【０００７】
Ｎ＋型エミッタ層１５上及びＰ＋型ベース取り出し層１６上には、これらに接触するエミッタ電極１８が形成され、Ｐ型ベース層１４上には、絶縁膜１９を介してゲート電極２０が形成される。また、半導体基板１１の裏面には、コレクタ電極２１が形成される。
【０００８】
【発明が解決しようとする課題】
上述のＩＧＢＴを含む従来のパワーデバイスにおいては、エピタキシャル基板が採用されている。しかし、エピタキシャル基板の製造コストは、高く、結果として、縦型半導体装置の価格を上昇させる。
【０００９】
また、パワーデバイスにおいては、ターンオフ特性の向上を目的として、いわゆるライフタイム制御が行われる。ライフタイムは、短くすればするほど、高速ターンオフが可能となるため、従来では、例えば、ライフタイムを、５〜１０μｓから１００ｎｓ程度に短くする作業が行われていた。
【００１０】
しかし、よく知られているように、パワーデバイスのターンオフ特性とターンオン特性は、トレードオフの関係にある。つまり、ターンオフ特性を向上させると、逆に、オン電圧が高くなり、オン特性が劣化する。
【００１１】
なお、このようなトレードオフ関係は、バッファ層を有する上述のパンチスルー型デバイスだけでなく、例えば、バッファ層を有しないノンパンチスルー型デバイスや、トレンチゲート型デバイスにも生じる。
【００１２】
本発明は、トレードオフ関係の向上を目指してなされたもので、その目的は、ＩＧＢＴなどのパワーデバイスにおいて、低い製造コストを実現すると共に、オン特性を劣化させずに、オフ特性を向上させることにある。
【００１３】
【課題を解決するための手段】
本発明の薄型パンチスルー型パワーデバイスは、厚さが７０μｍ以下の半導体基板と、前記半導体基板内に配置される第１導電型の第１ベース層と、前記半導体基板の第１表面領域内に配置され、その厚さが１μｍ以下に設定され、その表面濃度が１×１０ ２０ ａｔｏｍｓ／ｃｍ ３ 以下に設定される第２導電型のコレクタ層と、前記第１ベース層と前記コレクタ層との間に配置される第１導電型のバッファ層と、前記半導体基板の第２表面領域内に配置される第２導電型の第２ベース層と、前記第２ベース層内に配置される第１導電型のエミッタ層と、前記エミッタ層と前記第１ベース層の間に位置する前記第２ベース層の表面に配置されるゲート絶縁膜と、前記ゲート絶縁膜上に配置されるゲート電極とを備える。また、ターンオフ開始時の電流増幅率ｈＦＥは、ｂＤＰ・ＱＰ／ｂＤＮ・ＱＮ（但し、ＱＮは、前記バッファ層の第１導電型不純物のドーズ量、ｂＤＮは、前記バッファ層内の第１導電型のキャリアの拡散係数の平均、ＱＰは、前記コレクタ層の第２導電型不純物のドーズ量、ｂＤＰは、前記コレクタ層内の第２導電型のキャリアの拡散係数の平均である。）により規定され、ターンオフ過程においてコレクタ電流Ｉｃを電子電流Ｉｅで除算した値Ｉｃ／Ｉｅで定義される前記電流増幅率ｈＦＥの最大値が５以下になるＱＮ及びＱＰを持つ。
【００２９】
【発明の実施の形態】
以下、図面を参照しながら、本発明の半導体装置及びその製造方法について詳細に説明する。
【００３０】
まず、以下に説明するに当り、本発明のパワーデバイス（例えば、ＩＧＢＴ）を薄型パンチスルー型と称することにする。その理由は、本発明のパワーデバイスの構造が一般的なパンチスルー型のそれとは異なるため、一般的なパンチスルー型パワーデバイスと同一視されることを防ぐためである。
［第１実施の形態］
図１は、本発明の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴのセル部の断面を示している。
【００３１】
本実施の形態の縦型デバイスの特徴は、第一に、Ｐ型エミッタ層の厚さが薄く、いわゆる低注入エミッタ構造を採用している点、第二に、Ｎ型ドリフト層（活性層）の厚さを調節することにより耐圧を確保している点にある。
【００３２】
以下、上述の特徴を踏まえつつ、具体的なデバイス構造について説明する。
本発明の薄型パンチスルー型ＩＧＢＴは、同図から明らかなように、エピタキシャル層を形成せず、半導体基板１１内にＮ型ドリフト層（活性層）１３が形成される。この点、Ｎ型ドリフト層がエピタキシャル層から構成される一般的なパンチスルー型ＩＧＢＴと異なる。
【００３３】
Ｎ型半導体基板１１の一面（裏面）側には、Ｐ＋型コレクタ層（エミッタ層）１０及びＮ型バッファ層１２が形成される。Ｐ＋型コレクタ層１０及びＮ型バッファ層１２は、それぞれ、例えば、イオン注入法を用いて半導体基板１１内に不純物を注入することにより形成される。
【００３４】
Ｐ＋型コレクタ層１０の深さ（厚さ）は、１．０μｍ以下、例えば、０．１〜１．０μｍの範囲内の値に設定され、Ｐ＋型コレクタ層１０の表面濃度は、２×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３の範囲内の値に設定される。但し、Ｐ＋型コレクタ層１０の適切な表面濃度は、Ｐ＋型コレクタ層１０の深さに依存する。
【００３５】
このように、Ｐ＋型コレクタ層１０を低ドーズ量のイオン注入で形成し、かつ、Ｐ＋型コレクタ層１０の深さを浅くすることで、低注入エミッタ構造を実現できる。
【００３６】
低注入エミッタ構造は、主として、バッファ層を有しないノンパンチスルー型デバイスに採用されているもので、その動作原理は、Ｐ＋型コレクタ層１０からＮ型ドリフト層（活性層）１３への正孔（ホール）の注入量が少ないため、高速ターンオフが実現できる、というものである。
しかし、ノンパンチスルー型は、一般的には、パンチスルー型（本発明の薄型パンチスルー型を含む）よりも厚い半導体基板を採用し、そのため、Ｎ型ドリフト層も厚くなるため、低注入エミッタ構造を採用しているとはいっても、本発明の薄型パンチスルー型ＩＧＢＴにおいて低注入エミッタ構造を採用する場合とは異なる。
【００３７】
このように、本発明では、ターンオフ特性の向上のために、低注入エミッタ構造を採用しているため、従来のようなライフタイム制御を行う必要がなく、このため、ライフタイム制御によるターンオン特性の劣化も防止できる。
【００３８】
一方、本実施の形態に関わる縦型デバイスに逆バイアスが印加されたときの破壊を防止するため、逆バイアス状態のときの素子耐圧は、Ｎ型ドリフト層（活性層）１３の厚さにより制御する。但し、本発明の薄型パンチスルー型ＩＧＢＴは、ノンパンチスルー型ではないので、Ｎ型ドリフト層１３の厚さの上限がノンパンチスルー型の範疇に含まれる、ということはない。
【００３９】
例えば、Ｎ型ドリフト層（活性層）１３の不純物濃度を適切な値に設定すれば、一般的に、約１０μｍの厚さで、１００Ｖの耐圧を確保できる。即ち、Ｎ型ドリフト層１３の厚さを１０μｍに設定すれば、１００Ｖの耐圧を確保でき、２０μｍに設定すれば、２００Ｖの耐圧を確保できる。一般的には、Ｎ型ドリフト層の厚さを、１０×Ｉ（Ｉは、正数）μｍに設定すれば、（１００×Ｉ）Ｖの耐圧を確保できる。
【００４０】
ところで、プレーナ型の場合、Ｎ型ドリフト層１３の厚さＬとハーフセルサイズＷは、６００Ｖ系素子の場合は、それぞれ、理想的には、 ６×Ｗ と Ｌ とが等しいか又は非常に近い値となるように設定される。つまり、耐圧６００Ｖを確保する場合には、Ｌ＝６０μｍとなるため、ハーフセルサイズＷは、１０μｍとなる。
【００４１】
また、耐圧６００Ｖを確保した状態で、ハーフセルサイズＷを１０μｍ未満に設定すると、素子の特性改善（オン電圧の低減）が律速される。これは、ゲートとゲートの間のジャンクションＦＥＴ抵抗が増えるため、ハーフセルサイズＷを必要以上に小さくしていっても、オン電圧が下がらないのである。つまり、単純に、セルピッチを小さくして微細化を図っても、オン電圧の低減には寄与しないのである。一方、ＩＧＢＴのオン抵抗は、チャネル抵抗の占める割合が大きいので、短チャネル化は、オン電圧の低減に効果がある。
【００４２】
以上の点、及び、耐圧と短チャネル化による破壊防止を考慮すると、シミュレーションの結果からＮ型ドリフト層１３の厚さＬとハーフセルサイズＷの関係は、８×Ｗ＞Ｌを満たすような値に設定される。例えば、耐圧６００Ｖを確保する場合には、ハーフセルサイズＷは、７．５μｍまでは縮小することができる。
【００４３】
Ｎ型バッファ層１２の厚さは、例えば、１５μｍ程度に設定され、Ｎ型バッファ層１２中のＮ型不純物の濃度は、例えば、２．７×１０１７ａｔｏｍｓ／ｃｍ３程度に設定される。Ｎ型ドリフト層（活性層）１３の厚さは、例えば、５２．５μｍ程度に設定され、Ｎ型ドリフト層１３中のＮ型不純物の濃度は、例えば、１．３５×１０１４ａｔｏｍｓ／ｃｍ３程度に設定される。
【００４４】
Ｎ型ドリフト層１３の表面領域には、Ｐ型ベース層１４が形成される。Ｐ型ベース層１４内には、Ｎ＋型エミッタ層１５及びＰ＋型ベース取り出し層１６が形成される。また、Ｎ型ドリフト層１３内には、Ｐ型ベース層１４に隣接するＮ＋型低抵抗層１７が形成される。
【００４５】
そして、例えば、Ｐ型ベース層１４の深さは、４．５μｍ程度に設定され、Ｐ型ベース層１４中のＰ型不純物の表面濃度は、４．０×１０１７ａｔｏｍｓ／ｃｍ３程度に設定される。また、Ｎ＋型エミッタ層１５の深さは、０．３μｍ程度に設定され、Ｎ＋型エミッタ層１５中のＮ型不純物の表面濃度は、１．２７×１０２０ａｔｏｍｓ／ｃｍ３程度に設定される。
【００４６】
また、例えば、Ｐ＋型ベース取り出し層１６の深さは、２．５μｍ程度に設定され、Ｐ＋型ベース取り出し層１６中のＰ型不純物の表面濃度は、２．８×１０１９ａｔｏｍｓ／ｃｍ３程度に設定される。また、Ｎ＋型低抵抗層１７の深さは、４．５μｍ程度に設定され、Ｎ＋型低抵抗層１７中のＮ型不純物の表面濃度は、５．０×１０１５ａｔｏｍｓ／ｃｍ３程度に設定される。
【００４７】
Ｎ＋型エミッタ層１５上及びＰ＋型ベース取り出し層１６上には、これらに接触するエミッタ電極１８が形成され、Ｐ型ベース層（チャネル領域）１４上には、ゲート絶縁膜１９Ａを介してゲート電極２０が形成される。Ｎ＋型低抵抗層１７上には、十分に厚いフィールド絶縁膜１９が形成される。また、半導体基板１１の裏面には、コレクタ電極２１が形成される。
【００４８】
本発明の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴによれば、Ｐ型エミッタ層の厚さが薄く、いわゆる低注入エミッタ構造が採用されている。従って、ターンオフ特性の向上のために、従来のようなライフタイム制御を行う必要がなく、ライフタイム制御によるオン特性の劣化を防止できる。
【００４９】
また、本発明の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴによれば、Ｎ型ドリフト層（活性層）の厚さを調節することにより耐圧を確保している。また、ＩＧＢＴセルの短チャネル化によりオン電圧の低減に貢献でき、特に、８×Ｗ＞Ｌを満たすように、セルを形成すれば、特性向上（オン電圧の低減）と十分な耐圧確保を同時に実現できる。
【００５０】
［第２実施の形態］
図２は、本発明の第２実施の形態に関わる薄型パンチスルー型ＩＧＢＴのセル部の断面を示している。
【００５１】
本実施の形態に関わる縦型デバイスは、上述の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴの変形例であり、かつ、上述の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴの特徴の全てを含んでいる。
【００５２】
そして、本実施の形態の縦型デバイスでは、上述の第１実施の形態に関わるパンチスルー型ＩＧＢＴの特徴に加え、さらに、ＩＧＢＴセルのチャネルを短チャネル化した場合の破壊を防止するため、ＩＧＢＴセルのチャネル部にＰ型不純物層（破壊防止層）２２を追加した点に特徴を有している。
【００５３】
例えば、単純に、ＩＧＢＴセルのチャネルを短チャネル化した場合、この短チャネル化によりチャネル破壊が発生し易くなる。そこで、本実施の形態では、ＩＧＢＴセルの閾値Ｖｔｈを変えることなく、この破壊を有効に防止するために、例えば、ＣＭＯＳプロセスを利用して、ＩＧＢＴセルのチャネル部にＰ型不純物層２２を追加形成する。
【００５４】
ここで、ＣＭＯＳプロセスとは、チャネル部分に対してイオン注入を行った後に、ゲート酸化膜及びゲート電極を形成するプロセスを指すものとする。この際、Ｐ型不純物層２２の表面濃度は、ＭＯＳトランジスタの閾値Ｖｔｈを変えないような値に設定される。
【００５５】
図３は、ＩＧＢＴセル部の表面部（横方向）の不純物の濃度プロファイルを示している。
【００５６】
ＩＧＢＴセルのチャネルとなるＰ型ベース層１４は、その端部においては、Ｐ型不純物の濃度プロファイルが一定ではなく、大きな傾きを持っている。これは、Ｐ型ベース層１４がイオン注入と熱拡散により形成されることに起因している。結果として、ＩＧＢＴセルの短チャネル化が進行すると、チャネル部の濃度プロファイルは、図示するように、大きな傾きを持つことになる（実線）。そして、パンチスルーなどの素子破壊を起こし易くなる。
【００５７】
そこで、本実施の形態では、ＩＧＢＴセルのチャネル部に、新たに、イオン注入と熱拡散により、Ｐ型不純物層２２を形成する。その結果、ＩＧＢＴセルのチャネル部のドーズ量の追加が図れ、かつ、ＩＧＢＴセルのチャネル部の濃度プロファイルがほぼ一定となるため（破線）、素子の破壊を防止や、短チャネル化によるオン電圧の低減を図ることができる。
【００５８】
このように、本実施の形態に関わる縦型デバイスは、Ｐ型不純物層２２を有しているため、ＩＧＢＴセルの閾値を変えることなく、チャネル抵抗を低減でき、かつ、オン電圧を低減できる。なお、本実施の形態の縦型デバイスにおいても、薄型半導体基板を用い、かつ、低注入エミッタ構造を採用しているため、ライフタイム制御なしに、高速ターンオフが可能になる、という効果も得ることができる。
【００５９】
［第３実施の形態］
図４は、本発明の第３実施の形態に関わる薄型パンチスルー型ＩＧＢＴのセル部の断面を示している。
【００６０】
本実施の形態に関わる縦型デバイスも、上述の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴの変形例であり、かつ、上述の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴの特徴の全てを含んでいる。
【００６１】
また、本実施の形態の縦型デバイスは、上述の第１実施の形態に関わる薄型パンチスルー型ＩＧＢＴの特徴に加え、さらに、Ｎ＋型低抵抗層１７上のフィールド絶縁膜１９をＬＯＣＯＳ法による酸化膜から構成した点に特徴を有している。
【００６２】
例えば、ＣＭＯＳプロセスでは、通常、ＣＭＯＳ部分のデバイスの製造工程においてＬＯＣＯＳ法による酸化工程が採用されているため、本実施の形態に関わる縦型デバイスにおいても、ＣＭＯＳプロセスを採用し、かつ、ＬＯＣＯＳ法による酸化工程を採用することができる。ＬＯＣＯＳ酸化膜は、その一部が半導体基板１１内に入り込むため、十分な厚さを確保できると共に、半導体基板１１上の段差を緩和することができ、その結果、配線の段切れ防止などの効果を得ることができる。
【００６３】
このように、本実施の形態に関わる縦型デバイスでは、フィールド絶縁膜１９にＬＯＣＯＳ酸化膜を採用しているため、半導体基板１１上の段差を緩和することができる。また、本実施の形態の縦型デバイスにおいても、薄型半導体基板を用い、かつ、低注入エミッタ構造を採用しているため、ライフタイム制御なしに、高速ターンオフが可能になる、という効果も得ることができる。
【００６４】
［第４実施の形態］
図５は、本発明の第４実施の形態に関わる薄型パンチスルー型ＩＧＢＴのセル部の断面を示している。
【００６５】
本実施の形態に関わる縦型デバイスは、上述の第３実施の形態に関わる薄型パンチスルー型ＩＧＢＴの変形例であり、かつ、上述の第３実施の形態に関わる薄型パンチスルー型ＩＧＢＴの特徴の全てを含んでいる。
【００６６】
また、本実施の形態の縦型デバイスは、上述の第３実施の形態に関わる薄型パンチスルー型ＩＧＢＴの特徴に加え、さらに、Ｐ＋型ベース取り出し層１６の表面部に溝２３を形成し、ターンオフ特性の向上を図った点に特徴を有している。即ち、Ｐ＋型ベース取り出し層１６の表面部に溝２３を形成することにより、ターンオフ時の正孔（ホール）の排出がスムーズに行われるようになる。このため、高速ターンオフを実現することができる。
【００６７】
溝２３は、種々の方法により形成することができる。例えば、ＣＭＯＳプロセスにおいてＬＯＣＯＳ工程を採用する場合には、このＬＯＣＯＳ工程を利用して溝２３を同時に形成することができる。
【００６８】
即ち、まず、ＬＯＣＯＳ工程時に、ＬＯＣＯＳ酸化膜１９を形成すると共に、Ｐ＋型ベース取り出し層１６上にも、ＬＯＣＯＳ酸化膜を形成する。この後、例えば、素子周辺部（ＩＧＢＴセルを形成する領域以外の領域）において、Ｎ＋拡散層を形成するために、ＬＯＣＯＳ酸化膜１９をエッチングする工程が行われる。この時、Ｐ＋型ベース取り出し層１６上のＬＯＣＯＳ酸化膜も、エッチングすれば、溝２３が形成される。
【００６９】
なお、ＣＭＯＳプロセスにおいては、後に詳述する。
【００７０】
このように、本実施の形態に関わる縦型デバイスでは、フィールド絶縁膜１９にＬＯＣＯＳ酸化膜を採用し、かつ、このＬＯＣＯＳ酸化膜を利用して、Ｐ＋型ベース取り出し層１６の表面部に溝２３を形成している。これにより、ターンオフ時の正孔（ホール）の排出がスムーズに行われるようになるため、高速ターンオフを実現できる。
【００７１】
［第５実施の形態］
図６は、本発明の第５実施の形態に関わる薄型パンチスルー型ＩＧＢＴのセル部の断面を示している。
【００７２】
本実施の形態に関わる縦型デバイスの特徴は、ＩＧＢＴセル部のゲート絶縁膜１９Ａ及びゲート電極２０と、素子周辺部のゲート絶縁膜１９Ｂ及びゲート電極２０Ｂとが、それぞれ同じ材料で同時に形成される点にある。
【００７３】
即ち、本実施の形態に関わる縦型デバイスによれば、ＣＭＯＳプロセスを採用することにより、素子周辺部のＭＯＳトランジスタを、製造工程数の大幅な増加なく、ＩＧＢＴセル部のＩＧＢＴセルと同時に形成することができる。
【００７５】
以下、本実施の形態に関わるパワーデバイスの製造方法の具体例について説明する。
【００７６】
まず、図７に示すように、熱酸化法により、Ｎ型半導体基板（Ｎ型ドリフト層１３となる）１１上に、酸化膜３１を形成する。
【００７７】
また、図８に示すように、ＰＥＰ（Photo Engraving Process）により、酸化膜３１上にレジストパターンを形成し、このレジストパターンをマスクにして、ＲＩＥにより、ＩＧＢＴセル部の酸化膜３１を除去する。そして、レジストパターンを除去した後、イオン注入法により、Ｎ型不純物（例えば、リン）を半導体基板１１内に注入する。
【００７８】
次に、図９に示すように、熱酸化法により、半導体基板１１上に、再び、酸化膜３２を形成する。この時、半導体基板１１内には、Ｎ＋型低抵抗層１７が形成される。
【００７９】
次に、図１０に示すように、酸化膜３１上にレジストパターンを形成し、このレジストパターンをマスクにして、素子周辺部の酸化膜３１を部分的に除去する。そして、レジストパターンを除去し、かつ、熱酸化法により、素子周辺部の剥き出しになった半導体基板１１上に、イオン注入時のダメージを抑える薄い酸化膜３３を形成する。この後、イオン注入法により、Ｐ型不純物（例えば、ボロン）を半導体基板１１内に注入する。
【００８０】
次に、図１１に示すように、熱酸化・拡散法により、半導体基板１１内に、Ｐ型不純物層３５を形成する。
【００８１】
次に、図１２に示すように、ＰＥＰにより、酸化膜３４上にレジストパターンを形成し、このレジストパターンをマスクにして、ＩＧＢＴセル部及び素子周辺部の酸化膜３４を除去する。
【００８２】
そして、図１３に示すように、レジストパターンを除去し、かつ、熱酸化法により、ＩＧＢＴセル部及び素子周辺部の剥き出しになった半導体基板１１上に、イオン注入時のダメージを抑える薄い酸化膜を形成する。この後、イオン注入法により、Ｐ型不純物（例えば、ボロン）を半導体基板１１内に注入する。
【００８３】
次に、図１４に示すように、熱酸化・拡散法により、半導体基板１１内に、Ｐ型不純物層（Ｐ型ベース層）１４を形成する。
【００８４】
次に、再び、ＩＧＢＴセル部の酸化膜の除去、イオン注入時のダメージを抑える薄い酸化膜の形成の後、イオン注入法により、Ｐ型不純物（例えば、ボロン）を半導体基板１１内に注入する。
【００８５】
次に、図１５に示すように、熱酸化・拡散法により、半導体基板１１内に、Ｐ型不純物層（いわゆるＮ型チャネルインプラ層）３６を形成する。
【００８６】
次に、図１６に示すように、熱酸化法により、半導体基板１１上に薄い酸化膜（ゲート酸化膜）を形成する。
【００８７】
この後、全面に、ポリシリコン膜を形成する。また、ＰＥＰにより、ポリシリコン膜上にレジストパターンを形成し、このレジストパターンをマスクにして、ポリシリコン膜をエッチングする。その結果、ＩＧＢＴセル部には、ゲート電極２０が形成される。
【００８８】
次に、図１７に示すように、レジストパターンをマスクにして、イオン注入法により、Ｐ型不純物（例えば、ボロン）を半導体基板１１内に注入する。この後、さらに、別のレジストパターンをマスクにして、イオン注入法により、Ｎ型不純物（例えば、ヒ素）を半導体基板１１内に注入する。この際、適宜、イオン注入の前に、酸化膜の剥離や、適切な膜厚の酸化膜の形成を行う。
【００８９】
この後、図１８に示すように、レジストパターンを除去した後、熱拡散を行うと、半導体基板１１内には、Ｐ＋型コンタクト層１６及びＮ型エミッタ層１５が形成される。
【００９０】
次に、図１９に示すように、全面に、酸化膜３８を形成する。また、ＰＥＰにより、酸化膜３８上にレジストパターンを形成し、このレジストパターンをマスクにして、酸化膜３８をエッチングし、コンタクトホールを形成する。そして、酸化膜３８上に、電極（例えば、アルミ）を形成し、パターニングすると、エミッタ電極１８及びその他の電極３９が形成される。
【００９１】
以上の工程により、本発明に関わる縦型デバイスの一面側の構造が完成する。なお、本発明に関わる縦型デバイスの他の一面側（裏面側）の構造は、イオン注入、熱拡散や、レーザアニールなど、半導体基板１１内に注入されたイオンを活性化させる工程によって実現できる。
【００９２】
また、エピタキシャル基板を利用して、裏面側の構造を実現することも可能である。
【００９３】
このような製造方法によれば、ＣＭＯＳプロセスを採用することにより、ＩＧＢＴセル部とその制御回路（例えば、ポリシリコンで形成する回路など）を、同一プロセス（共通プロセス）で形成することができる。このため、製造工程数の大幅な増加がなく、製造コストの低減を実現できる。
【００９４】
なお、本発明に関わる製造方法（ＣＭＯＳプロセス）は、縦型パワーデバイスだけではなく、横型パワーデバイス（例えば、ＬＯＣＯＳ工程を採用したＳＯＩ−ＣＭＯＳプロセスによる高耐圧ＩＰＤ（Intelligent Power Device）の製造方法）にも適用することができる。
【００９５】
［第６実施の形態］
図２０は、本発明の第６実施の形態に関わる薄型パンチスルー型ＩＧＢＴのセル部の断面を示している。
【００９６】
Ｎ型半導体基板１１の一面（裏面）側には、Ｐ＋型コレクタ層（エミッタ層）１０及びＮ型バッファ層１２が形成される。Ｐ＋型コレクタ層１０及びＮ型バッファ層１２は、それぞれ、例えば、イオン注入法を用いて半導体基板１１内に不純物を注入することにより形成される。
【００９７】
本実施の形態のデバイスでは、上述の第１実施の形態のデバイスと同様に、いわゆる低注入エミッタ構造が採用されている。即ち、Ｐ＋型コレクタ層１０の表面濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３）の範囲内の値に設定され、Ｐ＋型コレクタ層１０の深さ（厚さ）は、０．１〜１．０μｍの範囲内の値に設定される。
【００９８】
Ｎ型ドリフト層（活性層）１３の厚さは、素子の耐圧に応じて所定値に設定される。例えば、６００Ｖ程度の耐圧を確保する場合には、Ｎ型ドリフト層（活性層）１３の厚さは、６０μｍ程度に設定される。
【００９９】
Ｎ型ドリフト層１３の表面領域には、Ｐ型ベース層１４が形成される。Ｐ型ベース層１４内には、Ｎ＋型エミッタ層１５及びＰ＋型ベース取り出し層（コンタクト層）１６が形成される。また、Ｎ型ドリフト層１３内には、Ｐ型ベース層１４に隣接するＮ＋型低抵抗層１７が形成される。なお、Ｎ＋型低抵抗層１７は、Ｊ（ジャンクション）ＦＥＴ効果を低減する目的で設けられている。
【０１００】
Ｎ＋型エミッタ層１５上及びＰ＋型ベース取り出し層１６上には、これらに接触するエミッタ電極１８が形成され、Ｐ型ベース層（チャネル領域）１４上には、ゲート絶縁膜１９Ａを介してゲート電極２０が形成される。ゲート電極２０は、絶縁膜１９Ｂに覆われており、これにより、エミッタ電極１８とゲート電極２０の短絡が防止されている。また、半導体基板１１の裏面には、コレクタ電極２１が形成される。
【０１０１】
なお、上述のようなＩＧＢＴでは、Ｎ型ドリフト層１３、Ｐ型ベース層１４、Ｎ＋型エミッタ層１５、ゲート絶縁膜１９Ａ及びゲート電極２０によって、ＮチャネルＭＯＳトランジスタが構成されており、ゲート電極２０にオン電圧が印加されると、Ｐ型ベース層１４の表面にチャネルが形成され、電子が、Ｎ＋型エミッタ層１５からＮ型ドリフト層１３に注入される。
【０１０２】
次に、上述のＩＧＢＴの動作について説明する。
【０１０３】
ターンオン動作は、以下の通りである。
まず、エミッタ電極１８とコレクタ電極２１との間にコレクタ電圧ＶＣＥを印加した状態で、エミッタ電極１８とゲート電極２０との間に所定の正のゲート電圧（オン電圧）ＶＧＥを印加すると、Ｐ型ベース層１４の表面領域（チャネル領域）の導電型がＰ型からＮ型に反転し、Ｎチャネルが形成される。そして、このチャネルを通じて、電子が、Ｎ＋型エミッタ層１５からＮ型ドリフト層（ベース層）１３に注入される。
【０１０４】
また、Ｎ型ドリフト層１３に注入された電子は、Ｎ型バッファ層１２を挟むＰ＋型コレクタ層１０とＮ型ドリフト層１３からなるダイオードを順方向にバイアスするため、正孔が、Ｐ＋型コレクタ層１０からＮ型バッファ層１２を経由してＮ型ドリフト層１３に注入される。
【０１０５】
その結果、伝導度変調により、Ｎ型ドリフト層１３の抵抗が大幅に低減し、エミッタ電極１８とコレクタ電極２１との間に主電流が流れる。
【０１０６】
ターンオフ動作は、以下の通りである。
まず、ゲート電極２０に、エミッタ電極１８の電位よりも低い電位、例えば、エミッタ電極１８の電位が０Ｖの場合には、負電位が印加される。これにより、Ｐ型ベース層１４の表面領域（チャネル領域）に形成されていたＮチャネル（反転層）が消滅し、Ｎ＋型エミッタ層１５からＮ型ドリフト層（ベース層）１３への電子の注入が停止する。
【０１０７】
その結果、Ｎ型ドリフト層１３内に蓄積されている正孔の一部は、Ｐ型ベース層１４，１６を経由してエミッタ電極１８に排出され、かつ、残りの一部は、電子と再結合して消滅するため、エミッタ電極１８とコレクタ電極２１との間に流れる主電流は、遮断される。
【０１０８】
ところで、式（１）に示すように、電流増幅率ｈＦＥが、コレクタ電流Ｉｃを電子電流Ｉｅで除算した値であると定義する。
ｈＦＥ ＝ Ｉｃ／Ｉｅ ・・・（１）
この場合に、本発明者は、ターンオフ過程において、電流増幅率ｈＦＥの最大値が、Ｎ型バッファ層１２のドーズ量と厚さ、及び、Ｐ型コレクタ層１０のドーズ量と厚さによって変化し、さらに、この電流増幅率ｈＦＥの最大値がフォールタイムｔｆと密接に関係していることを発見した。
【０１０９】
以下、この点について詳細に説明する。
【０１１０】
図２１は、ターンオフ時の電流波形を示すものであり、縦軸が電流値、横軸が時間となっている。
【０１１１】
▲１▼の電流波形は、Ｎ型バッファ層の厚さが、１．２μｍ、そのドーズ量が、１．８×１０１３ａｔｏｍｓ／ｃｍ２に設定され、Ｐ型コレクタ層の厚さが、０．３μｍ、そのドーズ量が、６．２×１０１３ａｔｏｍｓ／ｃｍ２に設定されたデバイスに対するものである。
【０１１２】
▲２▼の電流波形は、Ｎ型バッファ層の厚さが、１．２μｍ、そのドーズ量が、１．８×１０１３ａｔｏｍｓ／ｃｍ２に設定され、Ｐ型コレクタ層の厚さが、０．３μｍ、そのドーズ量が、２．２×１０１４ａｔｏｍｓ／ｃｍ２に設定されたデバイスに対するものである。
【０１１３】
つまり、▲１▼及び▲２▼は、Ｎ型バッファ層の厚さとドーズ量及びＰ型コレクタ層の厚さの各値を固定し、Ｐ型コレクタ層のドーズ量を変化させた２種類のデバイスの電流波形を表している。
【０１１４】
同図より、各デバイスのフォールタイムｔｆを求めると、▲１▼の場合（Ｐ型コレクタ層のドーズ量が６．２×１０１３ａｔｏｍｓ／ｃｍ２の場合）には、ｔｆ ＝ １４３ｎｓｅｃとなり、▲２▼の場合（Ｐ型コレクタ層のドーズ量が２．２×１０１４ａｔｏｍｓ／ｃｍ２の場合）には、ｔｆ ＝ ３９５ｎｓｅｃとなる。
【０１１５】
このように、図２１によれば、Ｐ型コレクタ層のドーズ量の変化に応じてフォールタイムｔｆが変化することが分かる。そこで、今度は、Ｐ型コレクタ層のドーズ量の変化に応じてフォールタイムｔｆが変化する原因について説明する。
【０１１６】
図２２は、ターンオフ時の電流増幅率ｈＦＥの時間的推移を示すものであり、縦軸が電流増幅率ｈＦＥ、横軸が時間となっている。
【０１１７】
ここで、▲１▼は、図２１の▲１▼の電流波形の条件と同じ条件のときの波形であり、▲２▼は、図２１の▲２▼の電流波形の条件と同じ条件のときの波形である。つまり、▲１▼の波形は、Ｐ型コレクタ層のドーズ量が６．２×１０１３ａｔｏｍｓ／ｃｍ２の場合を表しており、▲２▼の波形は、Ｐ型コレクタ層のドーズ量が２．２×１０１４ａｔｏｍｓ／ｃｍ２の場合を表している。また、横軸（時間）は、図２１と図２２で互いに対応している。
【０１１８】
同図によれば、電流値がほぼ一定（図２１の１５Ａ近傍）の場合には、▲１▼及び▲２▼の電流増幅率ｈＦＥは、ほぼ一定であり、かつ、▲１▼の電流増幅率ｈＦＥと▲２▼の電流増幅率ｈＦＥとの差も、ほとんどないことが分かる。
【０１１９】
しかし、ターンオフ動作により電流値が減少し始めると、これに伴って、電流増幅率ｈＦＥが徐々に増加してくる。そして、この電流増幅率ｈＦＥの変化を、▲１▼と▲２▼で比較すると、フォールタイムｔｆ（又はターンオフ期間）の長い▲２▼の場合の電流増幅率ｈＦＥは、フォールタイムｔｆ（又はターンオフ期間）の短い▲１▼の場合の電流増幅率ｈＦＥよりも大きくなることが分かる。
【０１２０】
つまり、▲１▼の場合の電流増幅率ｈＦＥの最大値は、概ね３であるのに対し、▲２▼の場合の電流増幅率ｈＦＥの最大値は、８付近となる。
【０１２１】
また、電流増幅率ｈＦＥが最大値になるとき、ターンオフ過程における電子電流は、定常時での電子電流と比較すると僅かであるが、▲２▼の場合のように、電流増幅率ｈＦＥの最大値が８程度になると、（１）式に示すように、コレクタ電流Ｉｃは、電子電流Ｉｅの８倍にもなり、これがターンオフ期間を長くする原因となる。
【０１２２】
電流増幅率ｈＦＥの最大値とフォールタイムｔｆ（又はターンオフ期間）の関係について、さらに、詳細に説明する。
【０１２３】
図２３及び図２４は、それぞれ、ターンオフ時の電子電流Ｉｅとコレクタ電流Ｉｃの電流波形を示しており、縦軸が電流値、横軸が時間となっている。
なお、図２３は、図２１及び図２２の▲１▼の条件に対応する波形を示しており、図２４は、図２１及び図２２の▲２▼の条件に対応する波形を示している。また、図２３及び図２４の横軸（時間）は、図２１及び図２２の横軸（時間）に対応している。
【０１２４】
▲１▼の場合の電流増幅率ｈＦＥの変化範囲は、図２２に示すように、概ね、１．６〜３（最大値３は、電流波形のテール部分、４２０ｎｓｅｃ近傍で発生する）であり、図２３に示すように、電子電流Ｉｅに対するコレクタ電流Ｉｃの増幅率は、比較的小さく、結果として、図２１に示すように、フォールタイムｔｆ（又はターンオフ期間）を短くすることができる。
【０１２５】
これに対し、▲２▼の場合の電流増幅率ｈＦＥの変化範囲は、図２２に示すように、概ね、１．８〜８（最大値８は、電流波形のテール部分、８００ｎｓｅｃ近傍で発生する）であり、図２４に示すように、電子電流Ｉｅに対するコレクタ電流Ｉｃの増幅率は、比較的大きく、結果として、図２１に示すように、フォールタイムｔｆ（又はターンオフ期間）が非常に長くなる。
【０１２６】
以上、説明したように、ターンオフ過程において、電流増幅率ｈＦＥの最大値は、Ｐ型コレクタ層のドーズ量によって変化し、かつ、この電流増幅率ｈＦＥがフォールタイムｔｆ（又はターンオフ期間）に密接に関係していることが分かった。
【０１２７】
ここで、図２０に示すようなＩＧＢＴを含むパワーデバイスにおいては、例えば、フォールタイムｔｆを一定値以下にすることが要求されている。一般的には、フォールタイムｔｆは、２００ｎｓｅｃ近傍又はそれよりも低い値にすることが要求されている。これにより、例えば、ターンオフ損失Ｅｏｆｆを小さくできるからである（例えば、１ｍＪ近傍又はそれよりも低い値）。
【０１２８】
本発明者は、このような要求を満たすためには、ターンオフ時の電流増幅率ｈＦＥの最大値をどの程度の値にしたらよいかを、上述のシミュレーション結果を踏まえて検討した。その結果、ターンオフ時の電流増幅率ｈＦＥの最大値を５以下に設定すれば、上述の要求が満たされることが判明した。
【０１２９】
つまり、“ターンオフ時の電流増幅率ｈＦＥの最大値が５以下である”、という条件を満たすように、パワーデバイスを製造すれば、フォールタイムｔｆを十分に短い値に設定できると共に（例えば、２００ｎｓｅｃ近傍又はそれよりも低い値）、ターンオフ損失Ｅｏｆｆも十分に小さくできる（例えば、１ｍＪ近傍又はそれよりも低い値）。
【０１３０】
次に、“ターンオフ時の電流増幅率ｈＦＥの最大値が５以下である”、という条件を満たすように、パワーデバイスを製造するには、どうしたらよいか、について検討する。
【０１３１】
上述のシミュレーションでは、薄型パンチスルー型ＩＧＢＴにおいて、Ｎ型バッファ層のドーズ量と厚さ及びＰ型コレクタ層の厚さを固定し、Ｐ型コレクタ層のドーズ量を変化させた場合のみを示した。
【０１３２】
しかし、さらに詳細に検討した結果、ターンオフ時の電流増幅率ｈＦＥは、Ｎ型バッファ層のドーズ量と厚さ、及び、Ｐ型コレクタ層のドーズ量と厚さによって変化することが明らかになった。
【０１３３】
そこで、以下では、この根拠を説明する。
【０１３４】
十分にライフタイムが長い場合（１μｓから１０μｓ）には、電流増幅率ｈＦＥは、Ｎ型バッファ層のドーズ量を、ＱＮ、Ｎ型バッファ層内の拡散係数の平均を、ｂＤＮ、Ｐ型コレクタ層のドーズ量を、ＱＰ、Ｐ型コレクタ層内の拡散係数の平均を、ｂＤＰとすると、（２）式で表すことができる。
ｈＦＥ ＝ ｂＤＰ・ＱＰ／ｂＤＮ・ＱＮ …（２）
ここで、Ｎ型バッファ層内の不純物濃度の平均ｂＮｂｕｆｆｅｒと拡散係数の平均ｂＤＮとの間、及び、Ｐ型コレクタ層内の不純物濃度の平均ｂＮｃｏｌｌｅｃｔｏｒと拡散係数の平均ｂＤＰとの間には、例えば、図２５に示すような一定の関係がある。
【０１３５】
また、Ｎ型バッファ層内の不純物濃度の平均ｂＮｂｕｆｆｅｒ及びＰ型コレクタ層内の不純物濃度の平均ｂＮｃｏｌｌｅｃｔｏｒは、（３ａ）式及び（３ｂ）式で表すことができる。
【０１３６】
【数１】
但し、ＷＮは、Ｎ型バッファ層の厚さ、ＷＰは、Ｐ型コレクタ層の厚さを表している。また、Ｎｂｕｆｆｅｒ（ｘ）は、Ｎ型バッファ層の深さ方向（ｘ方向）の濃度プロファイル、Ｎｃｏｌｌｅｃｔｏｒ（ｘ）は、Ｐ型コレクタ層の深さ方向（ｘ方向）の濃度プロファイルを表している。
【０１３８】
つまり、（２）式、（３ａ）式、（３ｂ）式及び図２５に示す関係図によれば、ターンオフ時の電流増幅率ｈＦＥは、Ｎ型バッファ層のドーズ量ＱＮ（又は濃度プロファイルＮｂｕｆｆｅｒ（ｘ））と厚さＷＮ、及び、Ｐ型コレクタ層のドーズ量ＱＰ（又は濃度プロファイルＮｃｏｌｌｅｃｔｏｒ（ｘ））と厚さＷＰにより制御することができる。
【０１３９】
なお、上述のシミュレーション結果における２つのケース（▲１▼と▲２▼）についても、（２）式、（３ａ）式及び（３ｂ）式を満たすことが確かめられた。
【０１４０】
従って、“ターンオフ時の電流増幅率ｈＦＥの最大値が５以下である”、という条件を満たすように、Ｎ型バッファ層のドーズ量と厚さ及びＰ型コレクタ層のドーズ量と厚さを決めて、パワーデバイスを製造すれば、フォールタイムｔｆを十分に短い値に改善できると共に、ターンオフ損失Ｅｏｆｆも十分に小さくできる。
【０１４１】
また、例えば、Ｎ型バッファ層のドーズ量と厚さ及びＰ型コレクタ層のドーズ量と厚さの少なくとも１つが決定されている場合に、“ターンオフ時の電流増幅率ｈＦＥの最大値が５以下である”、という条件を満たすように、これらの値のうち未決定のものを決めることもできる。
【０１４２】
例えば、Ｎ型バッファ層のドーズ量ＱＮが決定されている場合（例えば、濃度プロファイルＮｂｕｆｆｅｒ（ｘ）のピーク値が５×１０１６ａｔｏｍｓ／ｃｍ３以上に設定されている場合）に、これに基づいて、Ｎ型バッファ層の厚さＷＮや、Ｐ型コレクタ層のドーズ量ＱＰ及び厚さＷＰを決定できる。
【０１４３】
また、半導体基板（ウェハ）の厚さが決定されている場合（例えば、７０μｍ近傍又はそれ以下の場合）に、これを考慮して、Ｎ型バッファ層の厚さやＰ型コレクタ層の厚さを決定することができる。
【０１４４】
なお、上述の第１乃至第６実施の形態において、パワーデバイスを構成する各層の導電型は、一例であり、例えば、各層の導電型を逆にしたデバイスにおいても、本発明の効果が得られることは言うまでもない。
【０１４５】
【発明の効果】
以上、説明したように、本発明によれば、第一に、イオン注入により、薄く、低ドーズ量のＰ型コレクタ層を形成し、かつ、Ｎ型ドリフト層により耐圧を確保しているため、低い製造コストを実現すると共に、オン特性を劣化させずに、オフ特性を向上させることができる。
【０１４６】
第二に、ＣＭＯＳプロセスを採用してパワーデバイスを製造することにより、セル部と制御部とを同一プロセスで形成することができるため、製造工程数（又はＰＥＰ数）の削減により、低い製造コストを実現できる。
【０１４７】
第三に、ターンオフ時の電流増幅率の最大値が５以下となるように、Ｎ型バッファ層のドーズ量と厚さ及びＰ型コレクタ層のドーズ量と厚さを決めているため、フォールタイムを十分に短くできると共に、ターンオフ損失も十分に小さくできる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わるＩＧＢＴを示す断面図。
【図２】本発明の第２実施の形態に関わるＩＧＢＴを示す断面図。
【図３】図２のデバイスの半導体基板の表面部の濃度プロファイルを示す図。
【図４】本発明の第３実施の形態に関わるＩＧＢＴを示す断面図。
【図５】本発明の第４実施の形態に関わるＩＧＢＴを示す断面図。
【図６】本発明の第５実施の形態に関わるＩＧＢＴを示す断面図。
【図７】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図８】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図９】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１０】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１１】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１２】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１３】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１４】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１５】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１６】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１７】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１８】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図１９】本発明の第６実施の形態に関わる製造方法の一工程を示す断面図。
【図２０】本発明の第７実施の形態に関わるＩＧＢＴを示す断面図。
【図２１】ターンオフ時の電流波形を示す図。
【図２２】ターンオフ時の電流増幅率を示す図。
【図２３】ターンオフ時の電子電流とコレクタ電流の関係を示す図。
【図２４】ターンオフ時の電子電流とコレクタ電流の関係を示す図。
【図２５】不純物濃度の平均と拡散係数の平均との関係を示す図。
【図２６】従来のＩＧＢＴを示す断面図。
【符号の説明】
１０ ：Ｐ型コレクタ層、
１１ ：半導体基板、
１２ ：Ｎ型バッファ層、
１３ ：Ｎ型ドリフト層（Ｎ型ベース層）、
１４ ：Ｐ型ベース層、
１５ ：Ｎ＋ 型エミッタ層、
１６ ：Ｐ＋ 型ベース取り出し層、
１７ ：Ｎ＋ 型低抵抗層、
１８ ：エミッタ電極、
１８Ｂ ：半導体層、
１９ ：絶縁膜、
１９Ａ，１９Ｂ ：ゲート絶縁膜、
２０，２０Ｂ ：ゲート電極、
２１ ：コレクタ電極、
２２ ：Ｐ型不純物層、
２３ ：溝。
Claims (7)
- 厚さが７０μｍ以下の半導体基板と、前記半導体基板内に配置される第１導電型の第１ベース層と、前記半導体基板の第１表面領域内に配置され、その厚さが１μｍ以下に設定され、その表面濃度が１×１０ ２０ ａｔｏｍｓ／ｃｍ ３ 以下に設定される第２導電型のコレクタ層と、前記第１ベース層と前記コレクタ層との間に配置される第１導電型のバッファ層と、前記半導体基板の第２表面領域内に配置される第２導電型の第２ベース層と、前記第２ベース層内に配置される第１導電型のエミッタ層と、前記エミッタ層と前記第１ベース層の間に位置する前記第２ベース層の表面に配置されるゲート絶縁膜と、前記ゲート絶縁膜上に配置されるゲート電極とを具備し、
ターンオフ開始時の電流増幅率ｈＦＥは、
ｂＤＰ・ＱＰ／ｂＤＮ・ＱＮ
（但し、ＱＮは、前記バッファ層の第１導電型不純物のドーズ量、ｂＤＮは、前記バッファ層内の第１導電型のキャリアの拡散係数の平均、ＱＰは、前記コレクタ層の第２導電型不純物のドーズ量、ｂＤＰは、前記コレクタ層内の第２導電型のキャリアの拡散係数の平均である。）により規定され、
ターンオフ過程においてコレクタ電流Ｉｃを電子電流Ｉｅで除算した値Ｉｃ／Ｉｅで定義される前記電流増幅率ｈＦＥの最大値が５以下になるＱＮ及びＱＰを持つ
ことを特徴とする薄型パンチスルー型パワーデバイス。 - 前記コレクタ層、前記第２ベース層及び前記エミッタ層の各々は、拡散層から構成されることを特徴とする請求項１記載の薄型パンチスルー型パワーデバイス。
- 前記ゲート絶縁膜に沿う前記第２ベース層内に配置される第２導電型の破壊防止層をさらに具備することを特徴とする請求項１記載の薄型パンチスルー型パワーデバイス。
- 前記エミッタ層と前記第１ベース層との間の前記第２ベース層は、チャネル領域になることを特徴とする請求項１記載の薄型パンチスルー型パワーデバイス。
- 前記第２ベース層は、溝を有し、前記エミッタ層は、前記溝の縁に沿って配置されることを特徴とする請求項１記載の薄型パンチスルー型パワーデバイス。
- 前記第２ベース層に隣接する前記第１ベース層内に配置され、前記第１ベース層よりも低い抵抗値を有する第１導電型の低抵抗層をさらに具備することを特徴とする請求項１記載の薄型パンチスルー型パワーデバイス。
- 前記薄型パンチスルー型パワーデバイスは、ＩＧＢＴであることを特徴とする請求項１記載の薄型パンチスルー型パワーデバイス。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297698A JP4750933B2 (ja) | 2000-09-28 | 2000-09-28 | 薄型パンチスルー型パワーデバイス |
| TW090118881A TW511177B (en) | 2000-09-28 | 2001-08-02 | Semiconductor device and its manufacturing method |
| CNB2006100752954A CN100565914C (zh) | 2000-09-28 | 2001-09-12 | 半导体器件 |
| CNB011328851A CN1262016C (zh) | 2000-09-28 | 2001-09-12 | 半导体器件 |
| US09/961,361 US6620653B2 (en) | 2000-09-28 | 2001-09-25 | Semiconductor device and method of manufacturing the same |
| EP01122575.2A EP1193767B1 (en) | 2000-09-28 | 2001-09-25 | Insulated gate bipolar transistor |
| EP10195097.0A EP2333839B1 (en) | 2000-09-28 | 2001-09-25 | Insulated gate bipolar transistor and method of making the same |
| US10/383,515 US6686613B2 (en) | 2000-09-28 | 2003-03-10 | Punch through type power device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297698A JP4750933B2 (ja) | 2000-09-28 | 2000-09-28 | 薄型パンチスルー型パワーデバイス |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007001608A Division JP4751340B2 (ja) | 2007-01-09 | 2007-01-09 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110985A JP2002110985A (ja) | 2002-04-12 |
| JP4750933B2 true JP4750933B2 (ja) | 2011-08-17 |
Family
ID=18779780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000297698A Expired - Fee Related JP4750933B2 (ja) | 2000-09-28 | 2000-09-28 | 薄型パンチスルー型パワーデバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6620653B2 (ja) |
| EP (2) | EP2333839B1 (ja) |
| JP (1) | JP4750933B2 (ja) |
| CN (2) | CN1262016C (ja) |
| TW (1) | TW511177B (ja) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4750933B2 (ja) * | 2000-09-28 | 2011-08-17 | 株式会社東芝 | 薄型パンチスルー型パワーデバイス |
| CN1138307C (zh) * | 2000-12-21 | 2004-02-11 | 北京工业大学 | 低功耗半导体功率开关器件及其制造方法 |
| US6831329B2 (en) * | 2001-10-26 | 2004-12-14 | Fairchild Semiconductor Corporation | Quick punch through IGBT having gate-controllable DI/DT and reduced EMI during inductive turn off |
| US7701001B2 (en) | 2002-05-03 | 2010-04-20 | International Rectifier Corporation | Short channel trench power MOSFET with low threshold voltage |
| US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
| JP4264316B2 (ja) * | 2003-09-01 | 2009-05-13 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
| JP2005354031A (ja) * | 2004-05-13 | 2005-12-22 | Mitsubishi Electric Corp | 半導体装置 |
| JP4725040B2 (ja) * | 2004-06-17 | 2011-07-13 | 富士電機システムズ株式会社 | Ｓｏｉトレンチ横型ｉｇｂｔ |
| DE112005003720T5 (de) | 2005-10-12 | 2008-09-11 | Fuji Electric Holdings Co., Ltd., Kawasaki | SOI-Trench-Lateral-IGBT |
| US7645659B2 (en) * | 2005-11-30 | 2010-01-12 | Fairchild Korea Semiconductor, Ltd. | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
| EP2631951B1 (en) | 2006-08-17 | 2017-10-11 | Cree, Inc. | High power insulated gate bipolar transistors |
| JP5128100B2 (ja) * | 2006-09-29 | 2013-01-23 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2007074002A (ja) * | 2006-12-18 | 2007-03-22 | Hitachi Ltd | 半導体装置 |
| JP5012286B2 (ja) * | 2007-07-27 | 2012-08-29 | 住友電気工業株式会社 | 酸化膜電界効果トランジスタ |
| JP4265684B1 (ja) | 2007-11-07 | 2009-05-20 | トヨタ自動車株式会社 | 半導体装置 |
| JP5272410B2 (ja) * | 2008-01-11 | 2013-08-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8227855B2 (en) | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
| US8148749B2 (en) | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
| US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
| RU2420829C1 (ru) * | 2009-11-30 | 2011-06-10 | Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации | Способ изготовления высоковольтного биполярного транзистора с изолированным затвором |
| CN101976683B (zh) * | 2010-09-25 | 2011-12-21 | 浙江大学 | 一种绝缘栅双极型晶体管及其制造方法 |
| CN102842502B (zh) * | 2011-06-22 | 2015-05-13 | 中国科学院微电子研究所 | 绝缘栅双极晶体管及其制作方法 |
| CN102856193B (zh) * | 2011-06-27 | 2015-05-13 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
| CN102856192B (zh) * | 2011-06-27 | 2015-05-13 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
| JP2012124536A (ja) * | 2012-03-23 | 2012-06-28 | Sumitomo Electric Ind Ltd | 酸化膜電界効果トランジスタおよびその製造方法 |
| WO2013147274A1 (ja) * | 2012-03-30 | 2013-10-03 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN102637724A (zh) * | 2012-03-31 | 2012-08-15 | 上海宏力半导体制造有限公司 | 绝缘栅双极型晶体管 |
| US20130277793A1 (en) | 2012-04-24 | 2013-10-24 | Fairchild Korea Semiconductor, Ltd. | Power device and fabricating method thereof |
| US9685335B2 (en) | 2012-04-24 | 2017-06-20 | Fairchild Korea Semiconductor Ltd. | Power device including a field stop layer |
| US10181513B2 (en) | 2012-04-24 | 2019-01-15 | Semiconductor Components Industries, Llc | Power device configured to reduce electromagnetic interference (EMI) noise |
| CN103578983A (zh) * | 2012-08-01 | 2014-02-12 | 无锡华润上华半导体有限公司 | 场中止型绝缘栅型双极晶体管及其制造方法 |
| US8618576B1 (en) * | 2012-08-27 | 2013-12-31 | Infineon Technologies Ag | Semiconductor device with back side metal structure |
| CN103855154A (zh) * | 2012-12-04 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 集成mosfet的igbt器件及制造方法 |
| JP6265594B2 (ja) * | 2012-12-21 | 2018-01-24 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法、及び半導体装置 |
| TWI553855B (zh) * | 2013-05-06 | 2016-10-11 | 台灣茂矽電子股份有限公司 | 功率半導體及其製造方法 |
| CN104332494B (zh) * | 2013-07-22 | 2018-09-21 | 无锡华润上华科技有限公司 | 一种绝缘栅双极晶体管及其制造方法 |
| CN104332495B (zh) * | 2013-07-22 | 2017-12-15 | 无锡华润上华科技有限公司 | 一种绝缘栅双极晶体管及其制造方法 |
| CN104347402A (zh) * | 2013-07-30 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种绝缘栅双极型晶体管的制造方法 |
| US20150076652A1 (en) * | 2013-09-16 | 2015-03-19 | Samsung Electro-Mechanics Co., Ltd. | Power semiconductor device |
| US9252292B2 (en) | 2013-09-16 | 2016-02-02 | Infineon Technologies Ag | Semiconductor device and a method for forming a semiconductor device |
| US20150118810A1 (en) * | 2013-10-24 | 2015-04-30 | Madhur Bobde | Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path |
| WO2016013182A1 (ja) * | 2014-07-24 | 2016-01-28 | パナソニックＩｐマネジメント株式会社 | 炭化珪素半導体素子およびその製造方法 |
| CN106092151A (zh) * | 2015-06-29 | 2016-11-09 | 苏州森特克测控技术有限公司 | 一种耐高压工艺设计方法及耐高压芯片 |
| CN107425060A (zh) * | 2016-05-23 | 2017-12-01 | 株洲中车时代电气股份有限公司 | 新型igbt结构及其制作方法 |
| CN107564815B (zh) * | 2016-06-30 | 2021-05-14 | 株洲中车时代半导体有限公司 | 一种制作功率半导体的方法 |
| CN107564952B (zh) * | 2016-06-30 | 2021-06-22 | 株洲中车时代半导体有限公司 | 一种功率半导体 |
| CN107564814B (zh) * | 2016-06-30 | 2020-11-10 | 株洲中车时代半导体有限公司 | 一种制作功率半导体的方法 |
| US20190006461A1 (en) * | 2017-06-29 | 2019-01-03 | Alpha And Omega Semiconductor (Cayman) Ltd. | Semiconductor device incorporating epitaxial layer field stop zone |
| CN111066148B (zh) * | 2017-09-07 | 2023-10-13 | 三菱电机株式会社 | 半导体装置 |
| CN111952173A (zh) * | 2020-07-01 | 2020-11-17 | 全球能源互联网研究院有限公司 | 一种基于外延工艺制备SiC IGBT的方法及SiC IGBT |
| JP7488153B2 (ja) * | 2020-09-03 | 2024-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572576A (en) * | 1980-06-06 | 1982-01-07 | Nec Corp | Semiconductor device |
| DE58909474D1 (de) | 1988-02-24 | 1995-11-30 | Siemens Ag | Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors. |
| US5994739A (en) * | 1990-07-02 | 1999-11-30 | Kabushiki Kaisha Toshiba | Integrated circuit device |
| JPH05160407A (ja) * | 1991-12-09 | 1993-06-25 | Nippondenso Co Ltd | 縦型絶縁ゲート型半導体装置およびその製造方法 |
| JP3113425B2 (ja) * | 1992-11-27 | 2000-11-27 | 三洋電機株式会社 | 絶縁ゲート半導体装置およびその製造方法 |
| DE4313170A1 (de) * | 1993-04-22 | 1994-10-27 | Abb Management Ag | Leistungshalbleiterbauelement |
| JP3135762B2 (ja) | 1993-10-29 | 2001-02-19 | 株式会社東芝 | 半導体集積回路装置 |
| US5466951A (en) | 1993-12-08 | 1995-11-14 | Siemens Aktiengesellschaft | Controllable power semiconductor element with buffer zone and method for the manufacture thereof |
| KR100194661B1 (ko) * | 1995-10-10 | 1999-07-01 | 윤종용 | 전력용 트랜지스터 |
| JPH09172167A (ja) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | 半導体装置 |
| JP3458590B2 (ja) * | 1996-03-27 | 2003-10-20 | 富士電機株式会社 | 絶縁ゲートバイポーラトランジスタ |
| US5894154A (en) | 1996-12-05 | 1999-04-13 | Lucent Technologies Inc. | P-channel MOS transistor |
| JPH10335649A (ja) * | 1997-05-27 | 1998-12-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE19731495C2 (de) * | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
| JP3431467B2 (ja) | 1997-09-17 | 2003-07-28 | 株式会社東芝 | 高耐圧半導体装置 |
| JP3523056B2 (ja) * | 1998-03-23 | 2004-04-26 | 株式会社東芝 | 半導体装置 |
| US6303410B1 (en) * | 1998-06-01 | 2001-10-16 | North Carolina State University | Methods of forming power semiconductor devices having T-shaped gate electrodes |
| ATE263433T1 (de) * | 1998-07-17 | 2004-04-15 | Infineon Technologies Ag | Leistungshalbleiterbauelement für hohe sperrspannungen |
| JP2000260788A (ja) | 1999-03-12 | 2000-09-22 | Sharp Corp | 半導体装置 |
| JP2001094094A (ja) * | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP4164962B2 (ja) * | 1999-10-08 | 2008-10-15 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
| JP4750933B2 (ja) * | 2000-09-28 | 2011-08-17 | 株式会社東芝 | 薄型パンチスルー型パワーデバイス |
-
2000
- 2000-09-28 JP JP2000297698A patent/JP4750933B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-02 TW TW090118881A patent/TW511177B/zh not_active IP Right Cessation
- 2001-09-12 CN CNB011328851A patent/CN1262016C/zh not_active Expired - Fee Related
- 2001-09-12 CN CNB2006100752954A patent/CN100565914C/zh not_active Expired - Fee Related
- 2001-09-25 EP EP10195097.0A patent/EP2333839B1/en not_active Expired - Lifetime
- 2001-09-25 EP EP01122575.2A patent/EP1193767B1/en not_active Expired - Lifetime
- 2001-09-25 US US09/961,361 patent/US6620653B2/en not_active Expired - Lifetime
-
2003
- 2003-03-10 US US10/383,515 patent/US6686613B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1262016C (zh) | 2006-06-28 |
| EP2333839B1 (en) | 2018-08-01 |
| CN1841769A (zh) | 2006-10-04 |
| EP1193767A3 (en) | 2008-09-10 |
| US6686613B2 (en) | 2004-02-03 |
| TW511177B (en) | 2002-11-21 |
| CN1347158A (zh) | 2002-05-01 |
| EP2333839A1 (en) | 2011-06-15 |
| US20020048855A1 (en) | 2002-04-25 |
| EP1193767B1 (en) | 2016-08-10 |
| US20030168718A1 (en) | 2003-09-11 |
| EP1193767A2 (en) | 2002-04-03 |
| JP2002110985A (ja) | 2002-04-12 |
| US6620653B2 (en) | 2003-09-16 |
| CN100565914C (zh) | 2009-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4750933B2 (ja) | 薄型パンチスルー型パワーデバイス | |
| US7968940B2 (en) | Insulated gate bipolar transistor device comprising a depletion-mode MOSFET | |
| JP4198469B2 (ja) | パワーデバイスとその製造方法 | |
| US20090194785A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP6139312B2 (ja) | 半導体装置 | |
| US11393901B2 (en) | Cell layouts for MOS-gated devices for improved forward voltage | |
| CN113838917A (zh) | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 | |
| US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN102034815B (zh) | 一种igbt及其制作方法 | |
| US6501128B1 (en) | Insulated gate transistor and the method of manufacturing the same | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| JP3338276B2 (ja) | 電力用半導体装置 | |
| JP3687614B2 (ja) | 半導体装置 | |
| JP4751340B2 (ja) | 半導体装置及びその製造方法 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| US10224404B2 (en) | Insulated gate turn-off device with hole injector for faster turn off | |
| JPH06275818A (ja) | 電力用半導体素子 | |
| JP7731332B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| JP2718911B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2001358339A (ja) | 絶縁ゲートバイポーラトランジスタを備えた半導体装置 | |
| JP2002329867A (ja) | 電力用半導体装置 | |
| JPH05218401A (ja) | 半導体装置及びその製造方法、ｍｏｓゲ−ト駆動型サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080623 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110520 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4750933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |