JP5174355B2 - 配線基板及びその製造方法と半導体装置 - Google Patents

Description

本発明は配線基板及びその製造方法と半導体装置に係り、さらに詳しくは、半導体チップが実装される多層配線を有する配線基板及びその製造方法と半導体装置に関する。

従来、ＣＰＵなどの半導体チップが配線基板の上に実装されて構成される半導体装置がある。半導体チップを実装するための配線基板としては、配線が多層化されて形成されたビルドアップ配線板が一般的に使用されている。

図１に示すように、従来技術のビルドアップ配線板では、コア基板１００にスルーホールＴＨが設けられており、そのスルーホールＴＨの内面にスルーホールめっき層１２０が形成されている。コア基板１００の両面にはスルーホールめっき層１２０を介して相互接続された第１配線パターン２００がそれぞれ形成されている。スルーホールＴＨの孔は樹脂１４０で埋め込まれている。

また、コア基板１００の両面側には、第１配線パターン２００を被覆する層間絶縁層３００がそれぞれ形成されており、層間絶縁層３００には第１配線パターン２００に到達する深さのビアホールＶＨがそれぞれ形成されている。

さらに、コア基板１００の両面側の層間絶縁層３００の上には、ビアホールＶＨを介して第１配線パターン２００に接続される第２配線パターン２２０がそれぞれ形成されている。

このように、従来技術のビルドアップ配線板では、コア基板１００の両面側にセミアディティブ法などによって配線パターンが繰り返し形成されて相互接続された所要の多層配線が形成される。

そのような配線基板に関連する技術としては、特許文献１には、半導体チップ内の配線層数を減らすために半導体チップ内の配線の機能をインターポーザに移し、配線基板の上にインターポーザを介して半導体チップを実装することが記載されている。

また、特許文献２には、外部接続端子を備えた第１の配線基板に半導体素子が実装された上部装置部と、接続用電極を備えた第２の配線基板に半導体素子が実装された下部装置部との間に、インターポーザ基板を配設することが記載されている。
特開２００１−１０２４７９号公報 特開２００４−２７３９３８号公報

ところで、近年では半導体チップの高性能化に伴って配線基板の配線パターンのさらなるファインピッチ化や多層化が要求されている。図１に示した従来技術のビルドアップ配線板では、半導体チップの高性能化に対応させて配線パターンのさらなる多層化を行うとき、片面側の配線パターンの追加のみで対応できる場合であっても、反りの発生を防止するためにコア基板の両面側に配線パターンを対称に形成する必要があり、無駄なコストがかかる問題がある。

特に、ＣＰＵなどの高性能な半導体チップが実装される配線基板では、厚膜化が要求される電源ラインやグランドラインが多く、形成に手間がかかる配線パターンの層数が膨大になるケースが想定され、コスト上昇や歩留りの低下が懸念される。

本発明は以上の課題を鑑みて創作されたものであり、製造工程が簡略化されて低コスト・高歩留りで製造される信頼性の高い配線基板及びその製造方法と半導体装置を提供することを目的とする。

上記課題を解決するため、本発明は配線基板に係り、基板と、前記基板の少なくとも上面に形成され、垂直方向に立設する層間接続部が一体的に設けられた第１配線パターンとにより構成される第１ユニット配線板と、前記第１ユニット配線板の上に形成され、上下側を導通可能にする第２配線パターンを備えた第２ユニット配線板と、前記第１ユニット配線板と前記第２ユニット配線板の間に充填された樹脂部とを有し、前記第１配線パターンは電源プレーン及びグランドプレーンを含み、前記第２配線パターンは前記第１ユニット配線板の前記層間接続部に接続され、前記第１配線パターン及びそれに繋がって立設する前記層間接続部は、リードフレームが加工されて一体的に形成され、前記第１配線パターンの厚みは前記第２配線パターンの厚みより厚いことを特徴とする。

本発明の配線基板では、基板の少なくとも上面にリードフレームから形成された第１配線パターンが接着されており、第１配線パターンはそれと一体的に形成されて垂直方向に立設する層間接続部を備えている。そして、基板と第１配線パターンとにより第１ユニット配線板が構成されている。

また、第１ユニット配線板の上には、上下側を導通可能にする第２配線パターンを備えた第２ユニット配線板が配置されており、第２ユニット配線板の第２配線パターンが第１ユニット配線板の層間接続部に接続されている。

さらに、第１ユニット配線板と第２ユニット配線板の間に樹脂部が充填されており、樹脂部は第１、第２ユニット配線板を一体化する基板として機能すると共に、第１、第２ユニット配線板を絶縁する層間絶縁部として機能する。

本発明の配線基板では、厚みの厚いリードフレームから形成された第１配線パターンを備えた第１ユニット配線板の上に第２ユニット配線板５０が積層されて多層配線構造を構成している。このため、従来技術のような銅箔やめっきによって配線を形成する場合よりも、低コストで容易に厚膜（例えば１００μｍ以上）の電源プレーンやグランドプレーンを形成することができる。これにより、配線基板の電源プレーンやグランドプレーンの低抵抗化を図ることで電源系を強化することができ、高性能な半導体チップ搭載用の配線基板として対応できるようになる。

また、従来技術の基板上に配線を順次作り込んでいくビルドアップ配線板の製造方法と違って、ユニット配線板を積層し、その間に樹脂を充填して配線基板を構成するので、短手番で配線基板を製造することができ、製造効率を向上させることができる。しかも、良品のユニット配線板を選別して多層化できるので、従来技術よりも製造歩留りを格段に向上させることができる。

また、本発明の好適な態様では、樹脂部として、フィラーが８５〜９０％含有された樹脂を使用することにより、半導体チップ（シリコンＬＳＩチップ）の熱膨張係数に近似させることができると共に、基板の強度を向上させることができる。これにより、配線基板に半導体チップを実装して半導体装置を構成する際に、高い信頼性が得られるようになる。

上記した発明において、第１ユニット配線板の基板が貫通電極を備えており、第１ユニット配線板が、基板の両面側に、貫通電極を介して相互接続された前記第１配線パターンがそれぞれ形成されて構成されるようにしてもよい。この態様では、第２ユニット配線板が第１ユニット配線板の両面側の第１配線パターンの層間接続部にそれぞれ接続されて配置され、樹脂部は、第１ユニット配線板と、その両面側に配置された第２ユニット配線板との間にそれぞれ充填される。

上記課題を解決するため、本発明は配線基板の製造方法に係り、基板と、垂直方向に立設する層間接続部が設けられて、連結部によって相互に繋がって形成された第１配線パターンを備えたリードフレームとを用意する工程と、前記基板の少なくとも上面に、前記第１配線パターンの前記層間接続部が外側に配置されるように前記リードフレームを接着する工程と、前記リードフレームの前記連結部を除去して前記第１配線パターンを相互に分離することにより、前記基板と前記第１配線パターンにより構成される第１ユニット配線板を得る工程と、上下側を導通可能にする第２配線パターンを備えた第２ユニット配線板を用意し、前記第１ユニット配線板の前記第１配線パターンの前記層間接続部に、前記第２ユニット配線板の前記第２配線パターンを接続する工程と、真空トランスファモールド法によって、前記第１ユニット配線板と前記第２ユニット配線板の間に樹脂を充填することにより、前記第１ユニット配線板及び前記第２ユニット配線板を一体化する樹脂部を形成する工程とを有し、前記リードフレームを用意する工程は、金属薄板の上に形成されたマスク材をマスクにして、前記金属薄板を厚みの途中までウェットエッチングすることにより前記層間接続部を形成する工程と、前記層間接続部を形成する工程の前又は後に、前記金属薄板を貫通加工することにより前記第１配線パターンを形成する工程とを含むことを特徴とする。

本発明の配線基板の製造方法を使用することにより、上記した配線基板を容易に製造することができる。

本発明の好適な態様では、リードフレームが接着される基板はプリプレグから形成され、プリプレグが硬化して基板になる際の接着作用によってリードフレームが基板に固着される。また、真空トランスファモールド法によって第１、第２ユニット配線板の間に樹脂を充填するので、それらの隙間が狭い場合であってもフィラーを多量に含む樹脂を信頼性よく充填することができる。

以上説明したように、本発明の配線基板は、製造工程が簡略化されて低コスト・高歩留りで製造される。

以下、本発明の実施の形態について、添付の図面を参照して説明する。

（第１の実施の形態）
図２〜図８は本発明の第１実施形態の配線基板の製造方法を示す断面図、図９は本発明の第１実施形態の配線基板を示す断面図、図１０は同じく半導体装置を示す断面図である。

本実施形態の配線基板の製造方法では、図２（ａ）に示すように、まず、リードフレームを製造するための厚みが１００〜２００μｍの銅合金材からなる金属薄板１０を用意する。金属薄板１０の材料としては銅合金や銅が好適に使用される。さらに、金属薄板１０の上にレジスト１９（マスク材）をフォトリソグラフィによってパターニングする。レジスト１９は、金属薄板１０上の層間接続部が形成される部分に配置される。

続いて、レジスト１９をマスクにして、塩化第二鉄水溶液又は塩化第二銅水溶液を使用するウェットエッチングにより、金属薄膜１０を厚みの途中までエッチングする。その後に、レジスト１９が除去される。

これにより、図２（ｂ）に示すように、金属薄板１０に繋がって垂直方向に立設する電源ライン用の層間接続部１２ａ、グランドライン用の層間接続部１４ａ及び信号ライン用の層間接続部１６ａが形成される。各層間接続部１２ａ，１４ａ，１６ａの高さは例えば３０〜５０μｍに設定され、それらの径が０．５ｍｍ程度（ピッチ：１ｍｍ程度）の設計ルールで形成することが可能である。

次いで、図２（ｃ）に示すように、金型を使用するプレス加工によって層間接続部１２ａ、１４ａ，１６ａが設けられた金属薄板１０を打ち抜くことにより、電源プレーン１２、グランドプレーン１４及び信号線パッド１６が画定されてリードフレーム２０が得られる。

このとき、電源プレーン１２、グランドプレーン１４及び信号線パッド１６は連結部１８によって繋がった状態となって画定され、グランドプレーン１４はリードフレーム２０の枠部としても機能する。

またこのとき、電源プレーン１２、グランドプレーン１４及び信号線パッド１６は、それらに繋がって立設する電源ライン用の層間接続部１２ａ、グランドライン用の層間接続部１４ａ及び信号ライン用の層間接続部１６ａがそれぞれ設けられた状態となる。

なお、層間接続部１２ａ、１４ａ，１６ａが設けられた金属薄板１０の上にレジストをパターニングした後に、金属薄板をウェットエッチングにより貫通加工することにより、電源プレーン１２、グランドプレーン１４及び信号線パッド１６を形成してもよい。

金属薄板１０は長尺状に引き出された状態で加工され、層間接続部１２ａ，１４ａ、１６ａがそれぞれ設けられた電源プレーン１２、グランドプレーン１４及び信号線パッド１６を備えたリードフレーム２０が順次形成される。そして、個々のリードフレーム２０が得られるように金属薄板１０が切断される。

後に説明するように、リードフレーム２０の連結部１８が除去されることにより、電源プレーン１２、グランドプレーン１４及び信号線パッド１６が独立した正規の配線となる。なお、金属薄板１０をプレス加工して電源プレーン１２、グランドプレーン１４及び信号線パッド１６を画定した後に、金属薄板１０を厚みの途中までエッチングして層間接続部１２ａ，１４ａ、１６ａを形成してもよい。

次いで、図３（ａ）に示すように、ガラスクロスやアラミド繊維などにエポキシ樹脂などの樹脂を含侵させたプリプレグ（prepreg）３０ａを用意する。プリプレグ３０ａはＢ−ステージ（半硬化状態）のものが使用される。さらに、プリプレグ３０ａにスルーホールＴＨを形成し、スルーホールＴＨの中にめっき被膜を形成するか又は導電性ペーストを埋め込むなどして貫通電極３２を形成する。

続いて、同じく図３（ａ）に示すように、前述した図２（ｃ）で作成した２枚のリードフレーム２０を用意し、プリプレグ３０ａの両面側にリードフレーム２０をそれぞれ配置する。各リードフレーム２０は、プリプレグ３０ａの外側に層間接続部１２ａ、１４ａ，１６ａが立設するようにしてそれぞれ配置される。

さらに、リードフレーム２０を加熱した状態でプリプレグ３０ａ側に押圧することにより（熱プレス）、プレプレグ３０ａを硬化させると共に、２枚のリードフレーム２０をプレプレグ３０ａの両面にそれぞれ接着させる。

このようにして、図３（ｂ）に示すように、プレプレグ３０ａが硬化することによりコア基板３０が得られる。プレプレグ３０ａは硬化するときに接着機能を有するので、接着剤を特別に使用することなく、コア基板３０の両面側にリードフレーム２０がそれぞれ固着される。

次いで、図４（ａ）に示すように、リードフレーム２０の連結部１８（図２（ｃ）参照）を除去することにより、電源プレーン１２、グランドプレーン１４及び信号線パッド１６が独立して相互に電気絶縁された状態とする。つまり、図３（ｂ）のコア基板３０の両面側のリードフレーム２０の連結部１８の上に開口部が設けられたレジスト（不図示）がそれぞれ形成された後に、レジストの開口部の連結部１８がウェットエッチングにより除去される。リードフレーム２０は、コア基板３０に接着されているので、連結部１８を除去しても、電源プレーン１２、グランドプレーン１４及び信号線パッド１６はコア基板３０の両面に固定された状態で残される。

このようにして、図４（ｂ）に示すように、コア基板３０の両面側に、正規の配線として機能する電源プレーン１２、グランドプレーン１４及び信号線パッド１６から構成される第１配線パターンＷ１が形成される。コア基板３０の両面側の電源プレーン１２は、コア基板３０内の電源ライン用の貫通電極３２を介して相互接続される。また、同様に、コア基板３０の両面側のグランドプレーン１４は、コア基板３０内のグランドライン用の貫通電極３２を介して相互接続される。また、同様に、コア基板３０の両面側の信号線パッド１６は、コア基板３０内の信号ライン用の貫通電極３２を介して相互接続される。

以上により、コア基板３０の両面側に、リードフレーム２０から形成された第１配線パターンＷ１がそれぞれ形成された構造の第１ユニット配線板４０が得られる。

次いで、図５に示すように、２枚の第２ユニット配線板５０を用意する。図５の上図に示すように、第２ユニット配線板５０では、プリプレグなどから形成された絶縁性の基板５２に貫通電極５４が設けられており、基板５２の両面側に貫通電極５４を介して相互接続された第２配線パターンＷ２がそれぞれ形成されている。基板５２の上面には第２配線パターンＷ２の接続部上に開口部が設けられたソルダレジスト５６が形成されている。図５の下図には上図の第２ユニット配線板５０が上下左右反転したものが示されている。

第２ユニット配線板５０は半導体チップが実装されるものであり、その第２配線パターンＷ２は、第１ユニット配線板５０の第１配線パターンＷ１より薄膜（例えば３０μｍ程度）でかつファインピッチで形成される。このような観点から、第２ユニット配線板５０の絶縁性の基板５２の代わりにシリコン基板を使用し、第２ユニット配線板５０が上下側を導通可能するより微細な配線パターンを両面に備えたシリコンインターポーザから構成されるようにしてもよい。

続いて、図６に示すように、２枚の第２ユニット配線板５０のソルダレジスト５６が設けられていない側の第２配線パターンＷ２に導電性ペースト５９をそれぞれ塗布する。さらに、２枚の第２ユニット配線板５０の導電性ペースト５９が設けられた第２配線パターンＷ２を第１ユニット配線板４０の両面側の電源プレーン１２、グランドプレーン１４及び信号線パッド１６の各層間接続部１２ａ，１４ａ，１６ａに導電性ペースト５９を介してそれぞれ接合する。

これにより、図７に示すように、第１ユニット配線板４０の両面側の層間接続部１２ａ，１４ａ，１６ａに第２ユニット配線板５０の配線パターン５６がそれぞれ接続された構造の配線立体構造体５が得られる。この配線立体構造体５では、コア基板３０の両面側において、第１ユニット配線板４０の電源プレーン１２、グランドプレーン１４及び信号線パッド１６（第１配線パターンＷ１）はそれらの層間接続部１２ａ，１４ａ、１６ａを介して第２ユニット配線板５０の電源ライン用、グランドライン用及び信号ライン用の第２配線パターンＷ２にそれぞれ接続される。そして、コア基板３０の両面側の第１、第２配線パターンＷ１，Ｗ２は、コア基板３０の貫通電極３２を介してそれぞれ相互接続される。

次いで、図８に示すように、下型６２及び上型６４から基本構成されるモールド金型６０を用意する。そして、下型６２の上に図７の配線立体構造体５を配置する。

さらに、下面側に凹部６４ｘを備えた上型６４を配線立体構造体５の上に配置する。上型６４の下面にはリリースフィルム６６が設けられており、配線立体構造体５の上面はリリースフィルム６６で押えられた状態となる。リリースフィルム６６は、配線立体構造体５を保護すると共に、樹脂を充填した後に上型６４を樹脂から容易に分離するための剥離層として機能する。

また、下型６２の周縁部上には配線立体構造体５を取り囲むようにスペーサ６８が配置されており、配線立体構造体５の一辺の領域にはスペーサ６８と上型６４によって樹脂流入部Ｒが構成されている。また、樹脂流入部Ｒ以外の領域に配置されるスペーサ６８は上型６４の下に配置されたリリースフィルム６６に接触しており、樹脂流入がそこでストップするようになっている。なお、下型６２の表面（配線立体構造体５との当接面）にもリリースフィルムを介在させてもよい。

このようにして、配線立体構造体５を下型６２と上型６４とによって挟むことにより、樹脂流入部Ｒとそれに繋がって樹脂が充填される空間Ａが構成される。樹脂が充填される空間Ａは、第１ユニット配線板４０と第２ユニット配線板５０の隙間Ａ１と、配線立体構造体５の外面と金型６０との隙間Ａ２などである。

次いで、同じく図８に示すように、溶融された樹脂を樹脂流入部Ｒを通してモールド金型６０によって構成される空間Ａに流し込む。このとき、空間Ａを減圧して（又は真空にして）エアを排気した状態で樹脂が流入される。このようにして、樹脂が樹脂流入部Ｒからモールド金型６０の中の空間Ａに流入し、第１ユニット配線板４０と第２ユニット配線板５０の隙間Ａ１と、配線立体構造体５の外側の隙間Ａ２などに樹脂が充填される。

さらに、空間Ａに押し込まれた樹脂を熱処理して硬化させた後に、配線立体構造体５からモールド金型６０を取り外して樹脂を露出させる。このとき、上型６４の下面にはリリースフィルム６６が存在するので、上型６４を樹脂から容易に取り外すことができる。その後に、樹脂流入部Ｒに形成された樹脂を折り取って廃棄する。

これにより、図９に示すように、第１ユニット配線板４０と第２ユニット配線板５０の隙間Ａ１に樹脂が充填されて、第１、第２ユニット配線板４０，５０を一体化する樹脂部７０が形成される。なお、第１ユニット配線板４０と第２ユニット配線板５０隙間Ａ１が比較的広い（１００μｍ程度）場合は、空間Ａを減圧することなく大気の状態で樹脂を充填することも可能である。

樹脂部７０の材料としては、径が３０μｍ程度以下のシリカフィラーが８５〜９０％含有されたエポキシ樹脂（モールドコンパウンド樹脂）が好適に使用され、その熱膨張係数は７〜２０ｐｐｍ／℃であり、弾性率は１５〜２５ＧＰａである。樹脂部７０は第１、第４ユニット配線板４０，５０を一体化する基板として機能し、上記した特性の樹脂材料を採用することにより、十分な剛性を有すると共に、後述するように反りの発生を抑制することができる。

また、一般的に、毛細管現象を利用して液状樹脂を隙間に充填する方法では、フィラーを多量に含む樹脂を狭い隙間に充填することは困難を極める。本実施形態では、第１ユニット配線板４０と第２ユニット配線板５０の隙間Ａ１がかなり狭い（例えば３０μｍ）場合であっても、真空トランスファモールド法によって樹脂を充填するので、フィラーを多量に含む樹脂を狭い隙間に信頼性よく充填することが可能である。

以上により、本実施形態の配線基板１が得られる。

図９に示すように、本実施形態の配線基板１では、第１ユニット配線板４０の両面側に第２ユニット配線板５０がそれぞれ接続され、第１ユニット配線板４０と第２ユニット配線板５０の間に樹脂部７０が充填されて基本構成される。

第１ユニット配線板４０では、コア基板３０に貫通電極３２が設けられており、コア基板３０の両面側に貫通電極３２を介して相互接続された第１配線パターンＷ１がそれぞれ接着されている。第１配線パターンＷ１は、リードフレーム２０から形成され、電源プレーン１２、グランドプレーン１４及び信号線パッド１６（図４（ａ）参照）から構成されている。そして、コア基板３０の両面側の電源プレーン１２、グランドプレーン１４，及び信号線パッド１６には、それらと一体的に形成されて垂直方向（コア基板３０の外側）に立設する層間接続部１２ａ，１４ａ、１６ａがそれぞれ設けられている。

また、第２ユニット配線基板５０では、絶縁性の基板５２に貫通電極５４が設けられており、基板５２の両面側には貫通電極５４を介して相互接続された第２配線パターンＷ２がそれぞれ形成されている。さらに、第１ユニット配線板４０の両面側に配置された第２ユニット配線基板５０の各外面には、第２配線パターンＷ２の接続部上に開口部が設けられたソルダレジスト５６が形成されている。第２ユニット配線板５０の第２配線パターンＷ２の積層数はｎ層（ｎは２以上の整数）で任意に設定することができる。

第１ユニット配線板４０の両面側において、第１ユニット配線板４０の電源プレーン１２の層間接続部１２ａ、グランドプレーン１４の層間接続部１４ａ及び信号線パッド１６の層間接続部１６ａに、導電性ペースト５９によって第２ユニット配線板５０の第２配線パターンＷ２の電源ライン、グランドライン及び信号ラインがそれぞれ接続されている。

このようにして、コア基板３０の両面側の電源ライン（電源プレーン１２とそれに接続された第２配線パターンＷ２）がコア基板３０の貫通電極３２を介して相互接続されている。また同様に、コア基板３０の両面側のグランドライン（グランドプレーン１２とそれに接続された第２配線パターンＷ２）がコア基板３０の貫通電極３２を介して相互接続されている。また同様に、コア基板３０の両面側の信号ライン（信号線パッド１６とそれに接続された第２配線パターンＷ２）がコア基板３０の貫通電極３２を介して相互接続されている。

さらに、第１ユニット配線板４０と第２ユニット配線板５０の間には樹脂部７０が充填されている。第１、第２ユニット配線板４０，５０は樹脂部７０によって一体化されており、樹脂部７０は配線基板１の基板として機能すると共に、第１、第２ユニット配線板４０，５０を絶縁する層間絶縁部として機能する。

そして、図１０に示すように、本実施形態の配線基板１では、上側の第２ユニット配線板５０の第２配線パターンＷ２に半導体チップ８０（シリコンＬＳＩチップ）のバンプ８０ａがフリップチップ接続される。さらに、下側の第２ユニット配線板５０の第２配線パターンＷ２にはんだボールが搭載されるなどして外部接続端子７２が設けられる。以上により、本実施形態の半導体装置２が構成される。

外部接続方式をＢＧＡ（Ball Grid Array）型とする例を示したが、ＬＧＡ（Land Grid Array）型とする場合は、外部接続端子７２が省略されて最下の第２配線パターンＷ２の接続部がランドとして使用される。あるいは、ＰＧＡ（Pin Grid Array）型として使用する場合は、最下の第２配線パターンＷ２の接続部にリードピンが設けられる。

なお、第１ユニット配線板４０のコア基板３０の片面のみに第１配線パターンＷ１とそれに接続される第２ユニット配線板５０が形成された形態としてもよい。この場合、コア基板３０の貫通電極３２の下面に外部接続端子が設けられる。

本実施形態では、樹脂部７０の材料として、前述したように、反りの発生を防止するために熱膨張係数が７〜２０ｐｐｍ／℃の樹脂が使用される。半導体チップ８０（シリコンＬＳＩチップ）の熱膨張係数が３ｐｐｍ／℃程度であり、一般的な樹脂材料（熱膨張係数：４０〜１００ｐｐｍ／℃）を使用する場合よりも、半導体チップ８０と配線基板１との間で熱膨張係数を近似させることができる。これにより、半導体チップを配線基板に実装する際に反りの発生を抑制できるので、半導体装置の信頼性を向上させることができる。

また、真空トランスファモールド法によって、第１ユニット配線板４０と第２ユニット配線板５０の隙間Ａ１に樹脂が信頼性よく充填されて樹脂部７０が形成される。しかも、樹脂部７０は、高い弾性率を有する樹脂材料から形成されるので、第１、２ユニット配線板４０，５０を一体的に支持する剛性の高い基板として機能する。

さらには、本実施形態では、層間接続部１２ａ，１４ａ，１６ａがそれぞれ立設する電源プレーン１２、グランドプレーン１４及び信号線パッド１６を厚みの厚いリードフレーム２０から形成し、その上に第２ユニット配線板５０を積層して配線基板１を構成している。これにより、従来技術のような銅箔やめっきによって配線を形成する場合よりも、低コストで容易に第２ユニット配線板５０の第２配線パターンＷ２よりもかなり厚い（１００μｍ以上）の電源プレーン１２やグランドプレーン１４を形成することができる。

従って、配線基板１の電源プレーン１２やグランドプレーン１４の低抵抗化を図ることで電源系を強化することができ、高性能な半導体チップ搭載用の配線基板として対応できるようになる。

また、従来技術の基板上に配線を順次作り込んでいくビルドアップ配線板の製造方法と違って、ユニット配線板を積層し、その間に樹脂を充填して配線基板を構成するので、短手番で配線基板を製造することができ、製造効率を向上させることができる。しかも、良品のユニット配線板を選別して多層化できるので、従来技術（ビルドアップ配線板）よりも製造歩留りを格段に向上させることができる。

（第２の実施の形態）
図１１は本発明の第２実施形態の半導体装置を示す断面図、図１２は本発明の第２実施形態に係るリードフレームから形成された第１配線パターンに半導体チップが接続されて実装された様子を示す平面図である。

第２実施形態の特徴は、リードフレームから形成された第１配線パターンに電子部品を実装して配線基板の内部に電子部品を内蔵させることにある。第２実施形態では、第１実施形態と同一要素については、同一符号を付してその説明を省略する。

図１１及び図１２に示すように、第２実施形態の半導体装置２ａでは、配線基板１の第１ユニット配線板４０の第１配線パターンＷ１は、電源プレーン１２、グランドプレーン１４、信号配線１６ｘ及びダイパッド１７から構成される。そして、電源プレーン１２、グランドプレーン１４及び信号配線１６ｘには、それらに繋がって立設する電源ライン用の層間接続部１２ａ、グランドライン用の層間接続部１４ａ及び信号ライン用の層間接続部１６ａがそれぞれ設けられている。第２実施形態では、信号配線１６ｘが第１実施形態の信号線パッド１６として機能する共に、半導体チップがワイヤボンディングされるリードとして機能する。

第２実施形態では、第１実施形態と同様に、まず、金属薄板１０が加工されて、層間接続部１２ａ，１４ａ，１６ａがそれぞれ立設した電源プレーン１２、グランドプレーン１４及び信号配線１６ｘと、ダイパッド１７とが連結部で繋がったリードフレームが形成される。さらに、そのリードフレームがコア基板３０の両面に接着された後に、連結部がエッチングされて除去される。これにより、図１２に示すように、相互に電気絶縁された電源プレーン１２、グランドプレーン１４、信号配線１６ｘ及びダイパッド１７がコア基板３０の両面に形成される。

そして、同じく図１２に示すように、ダイパッド１７の上に半導体チップ８１がフェイスアップで固着され、ワイヤボンディング法によるワイヤ８３によって半導体チップ８１の接続パッドが電源プレーン１２、グランドプレーン１４及び信号配線１６ｘに接続される。図１２には、半導体チップ８１がワイヤ８３で信号配線１６ｘに接続された部分が示されている。

コア基板２０の下面側のダイパッド１７上にも半導体チップ８１が実装され、同様に半導体チップ８１の接続パッドがワイヤ８３によって信号配線１６ｘなどに接続される。

これにより、半導体チップ８１が両面側に実装された第１ユニット配線板４０が得られる。続いて、第１実施形態と同様に、第１ユニット配線板４０の両面の各層間接続部１２ａ，１４ａ、１６ａに第２ユニット配線板５０の第２配線パターンＷ２を導電性ペースト５９を介してそれぞれ接続する。

さらに、第１ユニット配線板４０と第２ユニット配線板５０の間に樹脂部７０が充填されることで半導体チップ８１が封止される。これにより、半導体チップ８１が内蔵された配線基板１ａが得られる。なお、配線基板１ａに内蔵される電子部品としては、半導体チップ８１の他にキャパシタや抵抗などの受動素子があり、半導体チップ８１及び受動部品のいずれか又は両方を第１ユニット配線板４０と第２ユニット配線板５０の間に実装し、樹脂部７０で埋設してもよい。

さらに、第１実施形態と同様に、配線基板１の上面の第２配線パターンＷ２に半導体チップ８０のバンプ８０ａがフリップチップ接続され、下面の第２配線パターンＷ２に外部接続端子７２が設けられる。これにより、第２実施形態の半導体装置２ａが得られる。

第２実施形態の半導体装置２ａは第１実施形態と同様な効果を奏する。これに加えて、第１、第２ユニット配線板４０，５０の間に半導体チップや受動部品を内蔵させるようにしたので、より高性能な半導体装置を構成することができる。

図１は従来技術のビルドアップ配線板を示す断面図である。 図２（ａ）〜（ｃ）は本発明の第１実施形態の配線基板の製造方法を示す断面図（その１）である。 図３（ａ）及び（ｂ）は本発明の第１実施形態の配線基板の製造方法を示す断面図（その２）である。 図４（ａ）及び（ｂ）は本発明の第１実施形態の配線基板の製造方法を示す断面図（その３）である。 図５は本発明の第１実施形態の配線基板の製造方法を示す断面図（その４）である。 図６は本発明の第１実施形態の配線基板の製造方法を示す断面図（その５）である。 図７は本発明の第１実施形態の配線基板の製造方法を示す断面図（その６）である。 図８は本発明の第１実施形態の配線基板の製造方法を示す断面図（その７）である。 図９は本発明の第１実施形態の配線基板を示す断面図である。 図１０は本発明の第１実施形態の半導体装置を示す断面図である。 図１１は本発明の第２実施形態の半導体装置を示す断面図である。 図１２は本発明の第２実施形態に係るリードフレームから形成された第１配線パターンに半導体チップが接続されて実装された様子を示す平面図である。

符号の説明

１，１ａ…配線基板、２，２ａ…半導体装置、１０…金属薄板、１２…電源プレーン、１２ａ，１４ａ，１６ａ…層間接続部、１４…グランドプレーン、１６…信号線パッド、１６ｘ…信号配線、１８…連結部、２０…リードフレーム、３０…コア基板、３０ａ…プリプレグ、３２，５４…貫通電極、４０…第１ユニット配線板、５０…第２ユニット配線板、５２…基板、５６…ソルダレジスト、６０…モールド金型、６２…下型、６４…上型、６４ｘ…凹部、６６…リリースフィルム、６８…スペーサ、７０…樹脂部、７２…外部接続端子、８０，８１…半導体チップ、８０ａ…バンプ、８３…ワイヤ、Ａ…空間、Ａ１，Ａ２…隙間、Ｗ１…第１配線パターン、Ｗ２…第２配線パターン、Ｒ…樹脂流入部。

Claims (8)

1. 基板と、前記基板の少なくとも上面に形成され、垂直方向に立設する層間接続部が一体的に設けられた第１配線パターンとにより構成される第１ユニット配線板と、
   前記第１ユニット配線板の上に形成され、上下側を導通可能にする第２配線パターンを備えた第２ユニット配線板と、
   前記第１ユニット配線板と前記第２ユニット配線板の間に充填された樹脂部とを有し、
   前記第１配線パターンは電源プレーン及びグランドプレーンを含み、前記第２配線パターンは前記第１ユニット配線板の前記層間接続部に接続され、
   前記第１配線パターン及びそれに繋がって立設する前記層間接続部は、リードフレームが加工されて一体的に形成され、前記第１配線パターンの厚みは前記第２配線パターンの厚みより厚いことを特徴とする配線基板。
2. 前記第１ユニット配線板の前記基板は貫通電極を備えており、
   前記第１ユニット配線板は、前記基板の両面側に、前記貫通電極に接続されて外側に前記層間接続部が立設した前記第１配線パターンがそれぞれ形成されて構成され、
   前記第２ユニット配線板が前記第１ユニット配線板の両面側の第１配線パターンの前記層間接続部にそれぞれ接続されて配置されており、
   前記樹脂部は、前記第１ユニット配線板とその両面側に配置された前記第２ユニット配線板との間にそれぞれ充填されていることを特徴とする請求項１に記載の配線基板。
3. 請求項１又は２の配線基板と、
   前記配線基板における前記第２ユニット配線板の外面側の前記第２配線パターンにフリップチップ接続された半導体チップとを有することを特徴とする半導体装置。
4. 前記第１ユニット配線板の上に前記樹脂部に埋設された状態で実装され、前記第１配線パターンに接続された電子部品をさらに有することを特徴とする請求項３に記載の半導体装置。
5. 基板と、垂直方向に立設する層間接続部が設けられて、連結部によって相互に繋がって形成された第１配線パターンを備えたリードフレームとを用意する工程と、
   前記基板の少なくとも上面に、前記第１配線パターンの前記層間接続部が外側に配置されるように前記リードフレームを接着する工程と、
   前記リードフレームの前記連結部を除去して前記第１配線パターンを相互に分離することにより、前記基板と前記第１配線パターンにより構成される第１ユニット配線板を得る工程と、
   上下側を導通可能にする第２配線パターンを備えた第２ユニット配線板を用意し、前記第１ユニット配線板の前記第１配線パターンの前記層間接続部に、前記第２ユニット配線板の前記第２配線パターンを接続する工程と、
   真空トランスファモールド法によって、前記第１ユニット配線板と前記第２ユニット配線板の間に樹脂を充填することにより、前記第１ユニット配線板及び前記第２ユニット配線板を一体化する樹脂部を形成する工程とを有し、
   前記リードフレームを用意する工程は、
   金属薄板の上に形成されたマスク材をマスクにして、前記金属薄板を厚みの途中までウェットエッチングすることにより前記層間接続部を形成する工程と、
   前記層間接続部を形成する工程の前又は後に、前記金属薄板を貫通加工することにより前記第１配線パターンを形成する工程とを含むことを特徴とする配線基板の製造方法。
6. 前記基板を用意する工程において、前記基板は半硬化状態のプリプレグからなり、
   前記リードフレームを前記基板に接着する工程において、前記プリプレグを熱処理して硬化させることによって前記基板を得ると共に、前記基板の上に前記リードフレームを接着させることを特徴とする請求項５に記載の配線基板の製造方法。
7. 前記基板は貫通電極を備えており、
   前記リードフレームを前記基板に接着する工程において、前記基板の両面側に、前記貫通電極に接続される前記リードフレームをそれぞれ接着し、
   第１ユニット配線板を得る工程、及び前記第２ユニット配線板を前記第１ユニット配線板に接続する工程は、前記基板の両面側で行われ、
   前記樹脂部は、前記第１ユニット配線板とその両面側に配置された前記第２ユニット配線板の間に充填されることを特徴とする請求項５に記載の配線基板の製造方法。
8. 前記第１ユニット配線板を得る工程の後に、第１ユニット配線板の上に、電子部品を前記第１配線パターンに接続して実装する工程をさらに有し、
   樹脂部を形成する工程において、前記電子部品が樹脂部に埋設されることを特徴とする請求項５に記載の配線基板の製造方法。

Images