JP5309672B2 - 薄膜素子およびその製造方法 - Google Patents

Description

この発明は薄膜素子およびその製造方法に関する。

従来の薄膜素子には、基板として、製造工程時の温度に耐えることができない材料によって形成したものを用いたものがある（例えば、特許文献１参照）。この場合の製造方法としては、まず、製造工程時の温度に耐えることができる材料からなる仮基板上に分離層を形成している。次に、分離層上に薄膜素子構成体を形成している。次に、薄膜素子構成体上に、製造工程時の温度に耐えることができない材料からなる基板を接着層を介して接着している。次に、仮基板および分離層を除去している。

特開２００４−１４０３８２号公報

ところで、特許文献１には、液晶表示装置の薄膜トランジスタパネルに適用したものが記載されている（特許文献１の図２３〜図２７参照）。この薄膜トランジスタパネルの完成した状態における画素電極の部分は、本願の図２１に示すような構造となっている。すなわち、酸化シリコンからなる下地絶縁膜１００の上面には酸化シリコンからなる層間絶縁膜１０１が設けられている。層間絶縁膜１０１の上面には酸化シリコンからなる保護膜１０２が設けられている。

保護膜１０２、層間絶縁膜１０１および下地絶縁膜１００の所定の箇所には貫通孔１０３が設けられている。貫通孔１０３の内壁面、貫通孔１０３の下部および貫通孔１０３の周囲における保護膜１０２の上面には有底筒状の画素電極（薄膜）１０４が設けられている。画素電極１０４および保護膜１０２の上面には、製造工程時の温度に耐えることができない材料からなる基板１０５が接着層１０６を介して接着されている。

次に、この薄膜トランジスタパネルの画素電極１０４の部分の製造方法について説明する。まず、図２２に示すように、製造工程時の温度に耐えることができる材料からなる仮基板１０７の上面にアモルファスシリコンからなる分離層１０８、酸化シリコンからなる下地絶縁膜１００、酸化シリコンからなる層間絶縁膜１０１および酸化シリコンからなる保護膜１０２を形成する。

次に、図２３に示すように、保護膜１０２、層間絶縁膜１０１および下地絶縁膜１００の所定の箇所に、フォトリソグラフィ法により、貫通孔１０３を形成する。次に、図２４に示すように、貫通孔１０３の内壁面、貫通孔１０３の下部および貫通孔１０３の周囲における保護膜１０２の上面に有底筒状の画素電極１０４をパターン形成する。

次に、図２５に示すように、画素電極１０４および保護膜１０２の上面に基板１０５を接着層１０６を介して接着する。次に、図２６に示すように、仮基板１０７の下側からエキシマレーザビームを照射することにより、分離層１０８から仮基板１０７を剥離可能な状態とする。次に、分離層１０８から仮基板１０７を剥離して除去する。次に、分離層１０８をエッチングして除去する。かくして、図２１に示すものが得られる。

ところで、図２３に示すように、保護膜１０２、層間絶縁膜１０１および下地絶縁膜１００の所定の箇所に、フォトリソグラフィ法により、貫通孔１０３を形成するとき、保護膜１０２等の材料である酸化シリコンと分離層１０８の材料であるアモルファスシリコンとの間にさほどエッチング選択比がとれないため、実際には、図２７（Ａ）に示すように、貫通孔１０３に対応する部分における分離層１０８の上面側にある程度の深さの凹部１０９が形成される。

この結果、図２７（Ｂ）に示すように、完成した状態では、貫通孔１０３の下部に形成された画素電極１０４は下地絶縁膜１００の下側にやや突出される。この状態では、貫通孔１０３内に形成された有底筒状の画素電極１０４の内部には接着層１０６が充填されている。しかしながら、有底筒状の画素電極１０４の内底部周辺部まで接着層１０６が確実に充填されないおそれがある。このような場合には、画素電極１０４の厚さが例えば０．０５μｍ程度と極めて薄く、且つ、画素電極１０４の底部の面積が比較的大きいので、画素電極１０４の底部周辺部１０４ａが機械的に弱くなり、破損するおそれがあるという問題がある。

そこで、この発明は、貫通孔内に設けられた有底筒状の薄膜の底部周辺部が破損しにくいようにすることができる薄膜素子およびその製造方法を提供することを目的とする。

前記目的を果たすため、本発明の薄膜素子の一態様は、第１の貫通孔を有する絶縁膜と、前記第１の貫通孔の内壁面に付着するように設けられた有底筒状の領域を有した薄膜と、前記薄膜上及び前記絶縁膜上に設けられた補強膜と、前記補強膜上に接着層を介して設けられた基板と、を備え、前記絶縁膜は、下地絶縁膜及び当該下地絶縁膜上に設けられたゲート絶縁膜を有し、前記下地絶縁膜上に、ゲート電極及び当該ゲート電極に接続されたゲート配線が設けられ、前記ゲート絶縁膜上に、前記ゲート絶縁膜に設けられたコンタクトホールを介して前記ゲート配線の一端部で接続されたゲート配線用中継配線及び当該ゲート配線用中継配線に接続されたゲート配線用外部接続端子が設けられ、前記ゲート配線用外部接続端子は、前記ゲート絶縁膜及び前記下地絶縁膜に設けられた第３の貫通孔の内壁面、当該第３の貫通孔の下部及び当該第３の貫通孔の周囲における前記ゲート絶縁膜の上面に設けられ、前記ゲート配線用外部接続端子上及び前記ゲート絶縁膜上に前記補強膜が設けられ、前記第３の貫通孔の下部に設けられた前記ゲート配線用外部接続端子は、前記下地絶縁膜の下側に突出されている、ことを特徴とする。
また、前記目的を果たすため、本発明の薄膜素子の製造方法の一態様は、仮基板上に分離層を形成する工程と、前記分離層上に絶縁膜を形成する工程と、前記絶縁膜に第１の貫通孔を形成し、且つ、当該第１の貫通孔に対応する部分における前記分離層の上面側に第１の凹部を形成する工程と、前記第１の貫通孔の内壁面に付着することで前記貫通孔に対応する領域が有底筒状になるように薄膜を形成する工程と、前記薄膜上及び前記絶縁膜上に補強膜を形成する工程と、前記補強膜上に接着層を介して基板を接着する工程と、前記仮基板及び前記分離層を除去する工程と、を有し、前記絶縁膜を形成する工程は、前記分離層上に下地絶縁膜を形成し、当該下地絶縁膜上にゲート電極及び当該ゲート電極に接続されたゲート配線を形成し、当該ゲート電極上、当該ゲート配線上及び当該下地絶縁膜上にゲート絶縁膜を形成する工程を含み、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、前記半導体薄膜上にソース電極及びドレイン電極を形成する工程を有し、前記第１の貫通孔及び前記第１の凹部を形成する工程は、前記ゲート絶縁膜及び前記下地絶縁膜に第３の貫通孔を形成し、且つ、前記第３の貫通孔に対応する部分における前記分離層の上面側に第３の凹部を形成し、さらに、前記ゲート配線の一端部に対応する部分における前記ゲート絶縁膜にコンタクトホールを形成する工程を含み、前記ソース電極及び前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上に前記コンタクトホールを介して前記ゲート配線の一端部で接続されたゲート配線用中継配線を形成し、且つ、前記第３の貫通孔の内壁面、前記第３の凹部及び前記第３の貫通孔の周囲における前記ゲート絶縁膜の上面に前記ゲート配線用中継配線に接続されたゲート配線用外部接続端子を形成する工程を含み、前記補強膜を形成する工程は、前記ソース電極上、前記ドレイン電極上、前記ゲート配線用外部接続端子上及び前記ゲート絶縁膜上に前記補強膜を形成する工程を含む、ことを特徴とする。

この発明によれば、貫通孔内に設けられた有底筒状の薄膜の底部周辺部が破損しにくいようにすることができる。

（第１実施形態）
図１はこの発明の第１実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この場合、図１の左側から右側に向かって、ドレイン配線用外部接続端子２１の部分の断面図、画素電極１３を含む薄膜トランジスタ１１の部分の断面図、ゲート配線用外部接続端子３１の部分の断面図を示す。

まず、画素電極１３を含む薄膜トランジスタ１１の部分について説明する。窒化シリコン等の無機材料からなる下地絶縁膜１の上面の所定の箇所にはクロム等からなるゲート電極２および該ゲート電極２に接続されたゲート配線３が設けられている。ゲート電極２およびゲート配線３を含む下地絶縁膜１の上面には窒化シリコン等の無機材料からなるゲート絶縁膜４が設けられている。

ゲート電極２上におけるゲート絶縁膜４の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜５が設けられている。半導体薄膜５の上面ほぼ中央部には窒化シリコン等の無機材料からなるチャネル保護膜６が設けられている。チャネル保護膜６の上面両側およびその両側における半導体薄膜５の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層７、８が設けられている。

一方のオーミックコンタクト層７の上面およびその近傍におけるゲート絶縁膜４の上面にはクロム等からなるソース電極９が設けられている。他方のオーミックコンタクト層８の上面にはクロム等からなるドレイン電極１０が設けられている。ここで、ゲート電極２、ゲート絶縁膜４、半導体薄膜５、チャネル保護膜６、オーミックコンタクト層７、８、ソース電極９およびドレイン電極１０により、薄膜トランジスタ１１が構成されている。

薄膜トランジスタ１１の近傍におけるゲート絶縁膜４および下地絶縁膜１の所定の箇所には第１の貫通孔１２が設けられている。第１の貫通孔１２の内壁面、第１の貫通孔１２の下部および第１の貫通孔１２の周囲におけるゲート絶縁膜４の上面にはＩＴＯからなる有底筒状の画素電極（薄膜）１３がソース電極９に接続されて設けられている。この場合、第１の貫通孔１２の下部に設けられた画素電極１３は下地絶縁膜１の下側にやや突出され、この突出部分の下面は平坦となっている。ゲート絶縁膜４の上面の所定の箇所にはクロム等からなるドレイン配線１４がドレイン電極１０に接続されて設けられている。

次に、ドレイン配線用外部接続端子２１の部分について説明する。ドレイン配線用外部接続端子２１は、ゲート絶縁膜４および下地絶縁膜１の所定の箇所に設けられた第２の貫通孔２２の内壁面、第２の貫通孔２２の下部および第２の貫通孔２２の周囲におけるゲート絶縁膜４の上面に設けられている。この場合、第２の貫通孔２２の下部に設けられたドレイン配線用外部接続端子２１は下地絶縁膜１の下側にやや突出され、この突出部分の下面は平坦となっている。ドレイン配線用外部接続端子２１はドレイン配線１４の一端部に接続されている。

次に、ゲート配線用外部接続端子３１の部分について説明する。ゲート配線用外部接続端子３１は、下地絶縁膜１の所定の箇所に設けられた第３の貫通孔３２の内壁面、第３の貫通孔３２の下部および第３の貫通孔３２の周囲における下地絶縁膜１の上面に設けられている。この場合、第３の貫通孔３２の下部に設けられたゲート配線用外部接続端子３１は下地絶縁膜１の下側にやや突出され、この突出部分の下面は平坦となっている。ゲート配線用外部接続端子３１はゲート配線３の一端部に接続されている。ゲート配線３を含むゲート配線用外部接続端子３１の上面にはゲート絶縁膜４が設けられている。

次に、図１に示す全体について説明する。薄膜トランジスタ１１、画素電極１３、ドレイン配線１４、ドレイン配線用外部接続端子２１およびゲート絶縁膜４の上面には窒化シリコン等の無機材料からなる補強膜４１が設けられている。補強膜４１の上面には、製造工程時の温度に耐えることができない材料であるポリイミド系樹脂等の有機樹脂からなるフィルム基板４２の下面がエポキシ系樹脂等からなる接着層４３を介して接着されている。

次に、この薄膜トランジスタバネルの製造方法の一例について説明する。まず、図２に示すように、製造工程時の温度に耐えることができる材料であるガラス基板等からなる仮基板５１の上面に、プラズマＣＶＤ法により、アモルファスシリコンからなる分離層５２および窒化シリコン等の無機材料からなる下地絶縁膜１を連続して成膜する。

次に、図３に示すように、フォトリソグラフィ法により、下地絶縁膜１の所定の箇所に第３の貫通孔３２を形成する。この場合、下地絶縁膜１の材料である例えば窒化シリコンと分離層５２の材料であるアモルファスシリコンとの間にさほどエッチング選択比がとれないため、第３の貫通孔３２に対応する部分における分離層５２の上面側にある程度の深さの第３の凹部３２ａが形成される。

次に、図４に示すように、第３の貫通孔３２内および第３の凹部３２ａ内を含む下地絶縁膜１の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２、該ゲート電極２に接続されたゲート配線３および該ゲート配線３の一端部に接続されたゲート配線用外部接続端子３１を形成する。

次に、図５に示すように、ゲート電極２、ゲート配線３およびゲート配線用外部接続端子３１を含む下地絶縁膜１の上面に、プラズマＣＶＤ法により、窒化シリコン等の無機材料からなるゲート絶縁膜４、真性アモルファスシリコン膜５３および窒化シリコン等の無機材料からなるチャネル保護膜形成用膜５４を連続して成膜する。次に、チャネル保護膜形成用膜５４をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜６を形成する。

次に、図６に示すように、チャネル保護膜６を含む真性アモルファスシリコン膜５３の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜５５を成膜する。次に、ｎ型アモルファスシリコン膜５５および真性アモルファスシリコン膜５３をフォトリソグラフィ法により連続してパターニングすると、図７に示すように、オーミックコンタクト層７、８および半導体薄膜５が形成される。

次に、図８に示すように、フォトリソグラフィ法により、ゲート絶縁膜４および下地絶縁膜１の所定の箇所に第１、第２の貫通孔１２、２２を形成する。この場合も、ゲート絶縁膜４および下地絶縁膜１の材料である例えば窒化シリコンと分離層５２の材料であるアモルファスシリコンとの間にさほどエッチング選択比がとれないため、第１、第２の貫通孔１２、２２に対応する部分における分離層５２の上面側にある程度の深さの第１、第２の凹部１２ａ、２２ａが形成される。

次に、図９に示すように、第２の貫通孔２２内および第２の凹部２２ａ内を含むオーミックコンタクト層７、８およびゲート絶縁膜４の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極９、ドレイン電極１０、該ドレイン電極１０に接続されたドレイン配線１４および該ドレイン配線１４の一端部に接続されたドレイン配線用外部接続端子２１が形成される。

次に、図１０に示すように、第２の貫通孔２２内および第２の凹部２２ａ内を含むオーミックコンタクト層７、８およびゲート絶縁膜４の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１３をソース電極９に接続させて形成する。

次に、図１１に示すように、薄膜トランジスタ１１、画素電極１３、ドレイン配線１４、ドレイン配線用外部接続端子２１およびゲート絶縁膜４の上面に、プラズマＣＶＤ法により、窒化シリコン等の無機材料からなる補強膜４１を成膜する。次に、図１２に示すように、補強膜４１の上面に、透明なエポキシ樹脂をスピンコート法あるいはスクリーン印刷法等を用いて、上面が平坦な接着層４３を形成し、該接着層４３上に、製造工程時の温度に耐えることができない材料であるポリイミド系樹脂等の有機樹脂からなるフィルム基板４２を接着する。この場合、補強膜４１上に透明なアクリル系樹脂をスピンコート法あるいはスクリーン印刷法等を用いて上面が平坦な絶縁層を形成し、該絶縁層上に接着層を形成して該接着層上にフィルム基板４２を接着するようにしてもよい。

次に、図１３に示すように、仮基板５１の下側からエキシマレーザビームを照射することにより、分離層５２から仮基板５１を剥離可能な状態とする。分離層５２を水素を含有するアモルファスシリコンによって形成した場合には、エキシマレーザビームの照射により、水素が気体となって放出され、剥離が促進される。次に、分離層５２から仮基板５１を剥離して除去する。次に、分離層５２をエッチングして除去する。かくして、図１に示す薄膜トランジスタパネルが得られる。

ところで、図１１に示すように、窒化シリコン等の無機材料からなる補強膜４１をプラズマＣＶＤ法により成膜するため、第１の貫通孔１２および第１の凹部１２ａの内部に形成された有底筒状の画素電極１３の内底部周辺部まで補強膜４１を確実に成膜することができる。この結果、図１に示す薄膜トランジスタパネルにおいて、画素電極１３の厚さが例えば０．０５μｍ程度と極めて薄く、且つ、画素電極１３の底部の面積が比較的大きくても、下地絶縁膜１の下側に突出された画素電極１３の底部周辺部１３ａが破損しにくいようにすることができる。

ところで、上記薄膜トランジスタパネルの製造方法では、図３に示すように、第３の貫通孔３２を形成する工程と、図８に示すように、第１、第２の貫通孔１２、２２を形成する工程とが別々であるので、フォトリソグラフィ法による工程数が多くなってしまう。そこで、次に、フォトリソグラフィ法による工程数を少なくすることができる実施形態について説明する。

（第２実施形態）
図１４はこの発明の第２実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図１に示す薄膜トランジスタパネルと異なる点は、ゲート配線用外部接続端子３１の部分を異なる構造とした点である。すなわち、下地絶縁膜１の上面の所定の箇所には、ゲート配線３の一端部からなるゲート配線用接続パッド部３ａが設けられている。ゲート絶縁膜４の上面の所定の箇所にはゲート配線用中継配線３３がゲート絶縁膜４に設けられたコンタクトホール３４を介してゲート配線用接続パッド部３ａに接続されて設けられている。

ゲート配線用外部接続端子３１は、ゲート絶縁膜４および下地絶縁膜１の所定の箇所に設けられた第３の貫通孔３２の内壁面、第３の貫通孔３２の下部および第３の貫通孔３２の周囲におけるゲート絶縁膜４の上面に設けられている。この場合も、第３の貫通孔３２の下部に設けられたゲート配線用外部接続端子３１は下地絶縁膜１の下側にやや突出され、この突出部分の下面は平坦となっている。ゲート配線用外部接続端子３１はゲート配線用中継配線３３の一端部に接続されている。

次に、この薄膜トランジスタバネルの製造方法の一例について説明する。まず、図１５に示すように、製造工程時の温度に耐えることができる材料であるガラス基板等からなる仮基板５１の上面に、プラズマＣＶＤ法により、アモルファスシリコンからなる分離層５２および窒化シリコン等の無機材料からなる下地絶縁膜１を連続して成膜する。

次に、下地絶縁膜１の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２および該ゲート電極２に接続されたゲート配線３を形成する。この場合、ゲート配線３の一端部はゲート配線用接続パッド部３ａとなっている。

次に、図１６に示すように、ゲート電極２およびゲート配線３（ゲート配線用接続パッド部３ａを含む）を含む下地絶縁膜１の上面に、プラズマＣＶＤ法により、窒化シリコン等の無機材料からなるゲート絶縁膜４、真性アモルファスシリコン膜５３および窒化シリコン等の無機材料からなるチャネル保護膜形成用膜５４を連続して成膜する。次に、チャネル保護膜形成用膜５４をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜６を形成する。

次に、図１７に示すように、チャネル保護膜６を含む真性アモルファスシリコン膜５３の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜５５を成膜する。次に、ｎ型アモルファスシリコン膜５５および真性アモルファスシリコン膜５３をフォトリソグラフィ法により連続してパターニングすると、図１８に示すように、オーミックコンタクト層７、８および半導体薄膜５が形成される。

次に、図１９に示すように、フォトリソグラフィ法により、ゲート絶縁膜４および下地絶縁膜１の所定の箇所に第１、第２、第３の貫通孔１２、２２、３２を形成し、且つ、ゲート配線用接続パッド部３ａに対応する部分におけるゲート絶縁膜４にコンタクトホール３４を形成する。この場合も、ゲート絶縁膜４および下地絶縁膜１の材料である例えば窒化シリコンと分離層５２の材料であるアモルファスシリコンとの間にさほどエッチング選択比がとれないため、第１、第２、第３の貫通孔１２、２２、３２に対応する部分における分離層５２の上面側にある程度の深さの第１、第２、第３の凹部１２ａ、２２ａ、３２ａが形成される。

次に、図２０に示すように、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、第２の貫通孔２２内および第２の凹部２２ａ内を含むオーミックコンタクト層７、８およびゲート絶縁膜４の上面の所定の箇所に、ソース電極９、ドレイン電極１０、該ドレイン電極１０に接続されたドレイン配線１４および該ドレイン配線１４の一端部に接続されたドレイン配線用外部接続端子２１を形成し、且つ、第３の貫通孔３２内および第３の凹部３２２ａ内を含むゲート絶縁膜４の上面の所定の箇所にゲート配線用外部接続端子３１を形成し、さらに、コンタクトホール３４を介して露出されたゲート配線用接続パッド部３ａを含むゲート絶縁膜４の上面の所定の箇所にゲート配線用中継配線３３をゲート配線用外部接続端子３１に接続させて形成する。

以下、上記第１実施形態の場合と同様の工程を経ると、図１４に示す薄膜トランジスタパネルが得られる。以上のように、この薄膜トランジスタパネルの製造方法では、図１９に示すように、第１、第２、第３の貫通孔１２、２２、３２およびコンタクトホール３４を同一の工程で形成しているので、上記第１実施形態の場合と比較して、フォトリソグラフィ法による工程を１回だけ少なくすることができる。

（その他の実施形態）
上記各実施形態では、分離層５２をアモルファスシリコンによって形成した場合について説明したが、これに限定されるものではない。例えば、分離層５２を酸化亜鉛によって形成するようにしてもよい。この場合、例えば、図１２に示す工程後に、エッチング液（例えば、０．５ｗ％酢酸水溶液）に浸すと、酸化亜鉛からなる分離層５２が溶解して除去され、仮基板５１が自然に剥離して除去される。

この発明の第１実施形態としての薄膜トランジスタパネルの要部の断面図。 図１に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 この発明の第２実施形態としての薄膜トランジスタパネルの要部の断面図。 図１４に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 図１８に続く工程の断面図。 図１９に続く工程の断面図。 従来の薄膜トランジスタパネルの画素電極の部分の断面図。 図２１に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。 図２２に続く工程の断面図。 図２３に続く工程の断面図。 図２４に続く工程の断面図。 図２５に続く工程の断面図。 （Ａ）、（Ｂ）は従来の薄膜トランジスタパネルの画素電極の部分の問題点を説明するために示す断面図。

符号の説明

１ 下地絶縁膜
２ ゲート電極
３ ゲート配線
３ａ 変色層
４ ゲート絶縁膜
５ 半導体薄膜
６ チャネル保護膜
７、８ オーミックコンタクト層
９ ソース電極
１０ ドレイン電極
１１ 薄膜トランジスタ
１２ 第１の貫通孔
１２ａ 第１の凹部
１３ 画素電極
１４ ドレイン配線
２１ ドレイン配線用外部接続端子
２２ 第２の貫通孔
２２ａ 第１の凹部
３１ ゲート配線用外部接続端子
３２ 第３の貫通孔
３２ａ 第１の凹部
４１ 補強膜
４２ フィルム基板
４３ 接着層
５１ 仮基板
５２ 分離層
５３ 真性アモルファスシリコン膜
５４ チャネル保護膜形成用膜
５５ ｎ型アモルファスシリコン膜

Claims (16)

1. 第１の貫通孔を有する絶縁膜と、
   前記第１の貫通孔の内壁面に付着するように設けられた有底筒状の領域を有した薄膜と、
   前記薄膜上及び前記絶縁膜上に設けられた補強膜と、
   前記補強膜上に接着層を介して設けられた基板と、
   を備え、
   前記絶縁膜は、下地絶縁膜及び当該下地絶縁膜上に設けられたゲート絶縁膜を有し、
   前記下地絶縁膜上に、ゲート電極及び当該ゲート電極に接続されたゲート配線が設けられ、
   前記ゲート絶縁膜上に、前記ゲート絶縁膜に設けられたコンタクトホールを介して前記ゲート配線の一端部で接続されたゲート配線用中継配線及び当該ゲート配線用中継配線に接続されたゲート配線用外部接続端子が設けられ、
   前記ゲート配線用外部接続端子は、前記ゲート絶縁膜及び前記下地絶縁膜に設けられた第３の貫通孔の内壁面、当該第３の貫通孔の下部及び当該第３の貫通孔の周囲における前記ゲート絶縁膜の上面に設けられ、
   前記ゲート配線用外部接続端子上及び前記ゲート絶縁膜上に前記補強膜が設けられ、
   前記第３の貫通孔の下部に設けられた前記ゲート配線用外部接続端子は、前記下地絶縁膜の下側に突出されている、
   ことを特徴とする薄膜素子。
2. 前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、
   前記半導体薄膜上にソース電極及びドレイン電極が設けられ、
   前記ゲート絶縁膜及び前記下地絶縁膜に前記第１の貫通孔が設けられ、
   前記第１の貫通孔の内壁面、前記第１の貫通孔の下部及び前記第１の貫通孔の周囲における前記ゲート絶縁膜の上面に前記薄膜としての画素電極が前記ソース電極に接続されて設けられ、
   前記画素電極上、前記ソース電極上、前記ドレイン電極上及び前記ゲート絶縁膜上に前記補強膜が設けられている、
   ことを特徴とする請求項１に記載の薄膜素子。
3. 前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線及び当該ドレイン配線の一端部で接続されたドレイン配線用外部接続端子が設けられ、
   前記ドレイン配線用外部接続端子は前記ゲート絶縁膜及び前記下地絶縁膜に設けられた第２の貫通孔の内壁面、当該第２の貫通孔の下部及び当該第２の貫通孔の周囲における前記ゲート絶縁膜の上面に設けられ、
   前記ドレイン配線用外部接続端子上及び前記ゲート絶縁膜上に前記補強膜が設けられ、
   前記第２の貫通孔の下部に設けられた前記ドレイン配線用外部接続端子は前記下地絶縁膜の下側に突出されている、
   ことを特徴とする請求項２に記載の薄膜素子。
4. 前記第１の貫通孔の下部に設けられた前記画素電極は前記下地絶縁膜の下側に突出されている、
   ことを特徴とする請求項２に記載の薄膜素子。
5. 前記第１の貫通孔の下部に設けられた前記画素電極の突出部分の下面は平坦となっている、
   ことを特徴とする請求項４に記載の薄膜素子。
6. 前記補強膜は無機材料を有する、
   ことを特徴とする請求項１乃至５のいずれかに記載の薄膜素子。
7. 前記基板はフィルム基板である、
   ことを特徴とする請求項１乃至６のいずれかに記載の薄膜素子。
8. 仮基板上に分離層を形成する工程と、
   前記分離層上に絶縁膜を形成する工程と、
   前記絶縁膜に第１の貫通孔を形成し、且つ、当該第１の貫通孔に対応する部分における前記分離層の上面側に第１の凹部を形成する工程と、
   前記第１の貫通孔の内壁面に付着することで前記貫通孔に対応する領域が有底筒状になるように薄膜を形成する工程と、
   前記薄膜上及び前記絶縁膜上に補強膜を形成する工程と、
   前記補強膜上に接着層を介して基板を接着する工程と、
   前記仮基板及び前記分離層を除去する工程と、
   を有し、
   前記絶縁膜を形成する工程は、前記分離層上に下地絶縁膜を形成し、当該下地絶縁膜上にゲート電極及び当該ゲート電極に接続されたゲート配線を形成し、当該ゲート電極上、当該ゲート配線上及び当該下地絶縁膜上にゲート絶縁膜を形成する工程を含み、
   前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、
   前記半導体薄膜上にソース電極及びドレイン電極を形成する工程を有し、
   前記第１の貫通孔及び前記第１の凹部を形成する工程は、前記ゲート絶縁膜及び前記下地絶縁膜に第３の貫通孔を形成し、且つ、前記第３の貫通孔に対応する部分における前記分離層の上面側に第３の凹部を形成し、さらに、前記ゲート配線の一端部に対応する部分における前記ゲート絶縁膜にコンタクトホールを形成する工程を含み、
   前記ソース電極及び前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上に前記コンタクトホールを介して前記ゲート配線の一端部で接続されたゲート配線用中継配線を形成し、且つ、前記第３の貫通孔の内壁面、前記第３の凹部及び前記第３の貫通孔の周囲における前記ゲート絶縁膜の上面に前記ゲート配線用中継配線に接続されたゲート配線用外部接続端子を形成する工程を含み、
   前記補強膜を形成する工程は、前記ソース電極上、前記ドレイン電極上、前記ゲート配線用外部接続端子上及び前記ゲート絶縁膜上に前記補強膜を形成する工程を含む、
   ことを特徴とする薄膜素子の製造方法。
9. 前記第１の貫通孔及び前記第１の凹部を形成する工程は、前記ゲート絶縁膜及び前記下地絶縁膜に前記第１の貫通孔を形成し、且つ、前記第１の貫通孔に対応する部分における前記分離層の上面側に前記第１の凹部を形成する工程であり、
   前記薄膜を形成する工程は、前記第１の貫通孔の内壁面、前記第１の凹部内及び前記第１の貫通孔の周囲における前記ゲート絶縁膜の上面に前記薄膜としての画素電極を前記ソース電極に接続させて形成する工程であり、
   前記補強膜を形成する工程は、前記画素電極上及び前記ゲート絶縁膜上に前記補強膜を形成する工程を含む、
   ことを特徴とする請求項８に記載の薄膜素子の製造方法。
10. 前記第１の貫通孔及び前記第１の凹部を形成する工程は、前記ゲート絶縁膜及び前記下地絶縁膜に第２の貫通孔を形成し、且つ、前記第２の貫通孔に対応する部分における前記分離層の上面側に第２の凹部を形成する工程を含み、
    前記ソース電極及び前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線を形成し、且つ、前記第２の貫通孔の内壁面、前記第２の凹部内及び前記第２の貫通孔の周囲における前記ゲート絶縁膜の上面に前記ドレイン配線の一端部で接続されたドレイン配線用外部接続端子を形成する工程を含み、
    前記補強膜を形成する工程は、前記ドレイン配線用外部接続端子上及び前記ゲート絶縁膜上に前記補強膜を形成する工程を含む、
    ことを特徴とする請求項９に記載の薄膜素子の製造方法。
11. 前記補強膜は無機材料によって形成する、
    ことを特徴とする請求項８乃至１０のいずれかに記載の薄膜素子の製造方法。
12. 前記補強膜はプラズマＣＶＤ法により形成する、
    ことを特徴とする請求項８乃至１１のいずれかに記載の薄膜素子の製造方法。
13. 前記分離層はアモルファスシリコンによって形成し、
    前記仮基板及び前記分離層を除去する工程は、
    前記仮基板の下側からレーザビームを照射して前記分離層から前記仮基板を剥離可能な状態とする工程と、
    前記分離層から前記仮基板を剥離して除去する工程と、
    前記分離層をエッチングして除去する工程と、
    を含む、
    ことを特徴とする請求項８乃至１２のいずれかに記載の薄膜素子の製造方法。
14. 前記分離層は酸化亜鉛によって形成し、
    前記仮基板及び前記分離層を除去する工程は、前記分離層をエッチングして除去することにより、前記仮基板を自然に剥離して除去する工程である、
    ことを特徴とする請求項８乃至１２のいずれかに記載の薄膜素子の製造方法。
15. 前記仮基板はガラス基板である、
    ことを特徴とする請求項８乃至１４のいずれかに記載の薄膜素子の製造方法。
16. 前記基板はフィルム基板である、
    ことを特徴とする請求項８乃至１５のいずれかに記載の薄膜素子の製造方法。

Images