JP5320948B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

この発明は、ＤＣ−ＤＣコンバータに関し、特に出力電圧設定信号に応じて出力電圧を変更することが可能なＤＣ−ＤＣコンバータに関する。

近年、環境対策上からも省エネルギー化が求められている。携帯電話やデジタルカメラ等の電池を使用する機器においては、電池寿命を伸ばすという観点からも、機器内で消費する電力の削減の重要度は増している。このため、電源回路としては、高効率でしかも小型化が可能な、インダクタを用いた非絶縁型のＤＣ−ＤＣコンバータが多く用いられている。

また、機器の高機能化も進んでおり、例えば、静止画に代わって動画の録画再生なども頻繁に行われるようになってきた。その結果、機器内で用いられるＣＰＵなども高性能となり、より高速のクロックで動作するようになってきた。ところが、クロックを高速にすると、クロック周波数に比例して消費電流が増加するという問題が発生する。さらに、クロックを高速にするためには、より高い電源電圧を必要とする。その結果、従来に比べ消費電力が大幅に増加してしまう。

そこで、通常の動作時には電源電圧を下げ低速のクロックで動作を行い低消費電力とし、動画など高速処理が必要な場合にだけ、電源電圧を高くして高速クロックで動作させることで、消費電力の増加を最小限に抑えるようにしている。

そのような要求に応えるため、出力電圧設定信号に応じて出力電圧を変更することができるＤＣ−ＤＣコンバータが必要とされている。

ところが、消費電流が少なくＤＣ−ＤＣコンバータが不連続モードで動作している状態から、急に出力電圧を変更しようとすると、電圧制御回路のフィードバックループの遅れが大きく出力電圧の設定に時間が掛かったり、大きなオーバーシュートやアンダーシュートを発生したりする。これは、ＤＣ−ＤＣコンバータが不連続モードで動作すると出力端子側からＤＣ−ＤＣコンバータに向かって逆向きの電流が流れる、所謂逆流を防止するため、逆流を検出すると同期整流トランジスタをオフして逆流を防止している。この結果、電圧制御回路の動作周波数帯域が非常に狭くなり、高速応答ができなくなってしまうからである。

また、急激な出力電圧の変動は、ＣＰＵなどの誤動作を招くため、出力電圧の変化速度は、負荷回路の要求仕様に合わせて、正確に行わなくてはならない。

特に、不連続モードで動作している時に出力電圧を変更する場合は、逆流検出回路の動作を一時中断して、電圧制御回路の応答を早くするようにした技術が提案されている（例えば、特許文献１参照）。この特許文献１に記載のものは、入力端子に入力された入力電圧を、設定電圧に変換して出力端子から出力する同期整流型の降圧型スイッチングレギュレータにおいて、制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行う第１スイッチング素子と、該第１スイッチング素子の出力端と前記出力端子との間に接続されたインダクタ、及び制御電極に入力された制御信号に応じて該インダクタに蓄積されたエネルギーの放出を行う同期整流用の第２スイッチング素子を有し、前記第１スイッチング素子から出力された電圧を平滑して前記出力端子に出力する平滑回路部と、前記出力端子から出力される出力電圧が前記設定電圧になるように前記第１スッチング素子に対するスイッチング制御を行うと共に、前記第２スイッチング素子に対して前記第１スイッチング素子と相反するスイッチング動作を行わせるスイッチング制御回路部と、前記インダクタから第２スイッチング素子へ流れる電流である逆電流の検出を行い、該逆電流を検出すると前記スイッチング制御回路部に対して前記第２スイッチング素子をオフさせて遮断状態にさせる逆電流検出回路部と、を備え、前記逆電流検出回路部は、前記設定電圧が変えられたことを検出すると、所定の期間、前記逆電流の検出によって前記第２スイッチング素子をオフさせる、前記スイッチング制御回路部に対する動作を停止した後、前記逆電流を検出すると前記スイッチング制御回路部に対して前記第２スイッチング素子をオフさせるように構成されている。
特開２００６−２６２４４６号公報

しかしながら、上記した特許文献１の方式では、出力電圧の変更は高速にできるようになったが、前記したように負荷回路の電源電圧はあまり高速に変化すると誤動作を起こす場合がある。このため、通常電源電圧を上昇あるいは降下させる場合は、単位時間当たりの電圧の変化率が規定されている。そのため、出力電圧の変更に際しては、出力電圧が上昇する速度あるいは低下する速度を正確に設定できることが要求される。

この発明は、上述した実情を考慮してなされたものであって、出力電圧の変更速度を正確に設定可能なＤＣ−ＤＣコンバータを提供することを目的とする。

上記の課題を解決するために、この発明のＤＣ−ＤＣコンバータは、出力電圧が変更可能なインダクタを用いたＤＣ−ＤＣコンバータにおいて、
出力端子に接続されたダミー負荷回路と、前記ダミー負荷回路の動作を制御するロード制御回路と、
ＤＣ−ＤＣコンバータの動作が非連続モードか連続モードであるかを検出する検出手段とを備え、 前記ロード制御回路は、出力電圧を変更する前に、前記検出手段からの出力に基づいて、前記ＤＣ−ＤＣコンバータの動作が非連続モードの場合は、前記ダミー負荷回路を作動状態にし、前記ＤＣ−ＤＣコンバータの動作が連続モードとなるようにダミー負荷電流を流すように制御することを特徴とする。

また、前記ロード制御回路は、前記検出手段からの検出信号と、出力電圧が設定された目標出力電圧であるか否か検出する出力設定完了検出回路からの信号と、出力電圧設定信号と、前記ダミー負荷回路に流れるダミー負荷電流が設定値であるか否か検出する電流設定完了検出回路からの信号が入力され、各信号に基づき、前記ダミー負荷回路の動作を制御するダミー負荷制御信号を前記ダミー負荷回路に出力するとともに、所定の基準電圧の電圧値を変更する基準電圧設定信号を基準電圧回路に出力するように構成できる。

また、前記ダミー負荷回路は、ソフトスタート回路を備え、前記ソフトスタート回路は、所定の時間をかけて前記ダミー負荷電流を増加させるように構成できる。

また、前記ロード制御回路は、前記ダミー負荷電流が前記ＤＣ−ＤＣコンバータの動作が連続モードとなる所定の電流に達した後に、前記出力電圧を所定の時間かけて変更するように構成すればよい。

また、前記ロード制御回路は、前記出力電圧が、目標出力電圧に到達した後に、前記ダミー負荷電流を所定の時間をかけて減少させオフするように構成できる。

前記所定の時間が変更可能に構成することができる。

また、前記ダミー負荷電流の電流値を設定する手段を備えることができる。

さらに、前記ダミー負荷電流が、負荷電流が流れる配線抵抗によって生ずる電圧降下に応じて設定されるように構成することができる。

また、前記出力電圧を前記目標出力電圧に達するまでの時間が変更可能に設定する手段を備えてもよい。

この発明によれば、ＤＣ−ＤＣコンバータの動作が非連続モードの場合は、ダミー負荷電流を流して連続モードにし、制御回路の応答速度を速めてから出力電圧の変更を行うようにしたので負荷回路の要求仕様に沿った速度で出力電圧の変更を行うことができる。

また、ダミー負荷電流は所定の時間をかけて漸増・漸減させるよう構成することで、ダミー負荷電流を追加することによる出力電圧の変動を無くすことができる。

さらに、出力電圧が設定電圧に到達した後は、ダミー負荷電流をオフするように構成することで、消費電力を抑えることができる。

さらに、ダミー負荷電流は外部信号により変更できるように構成することで、負荷電流が流れる配線抵抗によって生ずる電圧降下に応じて設定することができるようになり、負荷電流検出抵抗を別途設ける必要がない。

さらに、出力電圧が目標出力電圧に達するまでの時間を変更可能に構成することで、負荷回路の要求仕様にあわせて、出力電圧の変更速度を設定することができるようになる。

この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。

図１は、この発明の実施形態を示す降圧型ＤＣ−ＤＣコンバータの回路図である。ＤＣ−ＤＣコンバータは、制御回路１００と、インダクタＬ１、出力コンデンサＣ１とＣ２で構成されている。インダクタＬ１は制御回路１００の端子ＬＸとＤＣ−ＤＣコンバータの出力端子Ｖo間に接続されている。コンデンサＣ１は制御回路側の出力端子Ｖoと接地端子Ｖss間に接続されている。ＤＣ−ＤＣコンバータの負荷側の出力端子Ｖoutと接地端子Ｖss間にはコンデンサＣ２と負荷回路７０が接続されている。また、電源入力端子Ｖinと接地端子Ｖss間には図示していないが直流電源が接続されている。なお、抵抗Ｒoは制御回路側の出力端子Ｖoから負荷側の出力端子Ｖoutまでの配線抵抗である。

制御回路１００は、電流モード制御ＤＣ−ＤＣコンバータであり、基準電圧Ｖref、ソフトスタート回路１０、誤差増幅回路１、ＰＷＭコンパレータ２、電流検出回路３、発振回路４、ランプ電圧発生回路５、加算回路６、ＤＵＴＹ制御回路２０、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、逆流検出コンパレータ８、出力設定完了検出回路７、ＬＯＡＤ（ロード）制御回路３０、ダミー負荷回路４０、および出力電圧検出抵抗Ｒ１とＲ２で構成されている。

誤差増幅回路１の反転入力には、出力端子Ｖoの電圧Ｖoを出力電圧検出抵抗Ｒ１とＲ２で分圧した電圧Ｖfbが入力されている。また、非反転入力にはソフトスタート回路１０を介して基準電圧Ｖrefが印加されている。誤差増幅回路１の出力はＰＷＭコンパレータ２の非反転入力に接続されている。

基準電圧Ｖrefは制御入力を備えており、ＬＯＡＤ制御回路３０から出力される基準電圧設定信号Ｖrsetに応じて基準電圧Ｖrefの電圧値を変更することができる。

ソフトスタート回路１０は抵抗Ｒ１１とコンデンサＣ１１で構成されている。抵抗Ｒ１１は基準電圧Ｖrefと誤差増幅回路１の非反転入力の間に接続され、コンデンサＣ１１は誤差増幅回路１の非反転入力と接地端子Ｖss間に接続されている。

ソフトスタート回路１０は制御入力を備えており、端子ＴＶadjに接続されている。端子ＴＶadjに入力される設定信号ＴＶadjによって、抵抗Ｒ１１もしくはコンデンサＣ１１の値を変更して、ソフトスタート回路１０の時定数を変更することができる。

ＰＷＭコンパレータ２の反転入力には、インダクタＬ１に流れている電流を検出する電流検出回路３の出力に、発振回路４の出力とランプ電圧発生回路５で生成したランプ電圧をスロープ補償電圧として加算回路６で加算した電圧が印加されている。ＰＷＭコンパレータ２の出力はＤＵＴＹ制御回路２０に入力されている。

ＤＵＴＹ制御回路２０は、ＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１とＮＭＯＳトランジスタからなる同期整流トランジスタＭ２を相補的にオン／オフ制御する制御信号ＰＨＳとＮＬＳを出力する。制御信号ＰＨＳはスイッチングトランジスタＭ１のゲートに、制御信号ＮＬＳは同期整流トランジスタＭ２のゲートに接続されている。

また、ＤＵＴＹ制御回路２０には、逆流検出コンパレータ８の出力が入力され、逆流が発生した場合は同期整流トランジスタＭ２をオフすると共に、その信号を処理して逆流検出信号ＩrpをＬＯＡＤ制御回路３０に出力している。

スイッチングトランジスタＭ１のソースは電源入力端子Ｖinに接続され、ドレインは同期整流トランジスタＭ２のドレインと、端子ＬＸを介してインダクタＬ１の一端に接続されている。同期整流トランジスタＭ２のソースは接地端子Ｖssに接続されている。

逆流検出コンパレータ８の非反転入力は端子ＬＸに接続され、反転入力は接地端子Ｖssに接続されている。また、出力はＤＵＴＹ制御回路２０に入力されている。

出力設定完了検出回路７の第１入力は基準電圧Ｖrefに接続され、第２入力は誤差増幅回路１の反転入力に接続されている。また、出力設定完了検出回路７からは電圧設定完了信号ＶsoがＬＯＡＤ制御回路３０に出力されると共に、端子Ｖsoに接続されている。

ＬＯＡＤ制御回路３０には、前記したＤＵＴＹ制御回路２０から逆流検出信号Ｉrpと、出力設定完了検出回路７の電圧設定完了信号Ｖsoの他に、端子Ｖsetから出力電圧設定信号Ｖsetとダミー負荷回路４０から電流設定完了信号Ｉsoが入力されている。また、ＬＯＡＤ制御回路３０からは、ダミー負荷制御信号LOADがダミー負荷回路４０に、基準電圧設定信号Ｖrsetが基準電圧Ｖrefに出力されている。

ダミー負荷回路４０は、演算増幅回路４１と４２、電流設定完了検出回路４３、インバータ回路４４、可変電流源Ｉ４１、ソフトスタート回路５０、ＰＭＯＳトランジスタＭ４１、ＮＭＯＳトランジスタＭ４２からＭ４５、および抵抗Ｒ５２で構成されている。

演算増幅回路４１の非反転入力は、端子Ｖoinを介して、ＤＣ−ＤＣコンバータの出力端子Ｖoに接続されている。反転入力は可変電流源Ｉ４１を介して電源入力端子Ｖinに接続されると共に、抵抗Ｒ５２の一端に接続されている。また、出力はＰＭＯＳトランジスタＭ４１のゲートに接続されている。

可変電流源Ｉ４１は制御入力を備えており、制御入力は端子Ｉadjに接続されている。端子Ｉadjに印加された制御信号Ｉadjに応じて出力電流を変更することができる。

ＰＭＯＳトランジスタＭ４１のソースは電源入力端子Ｖinに接続され、ドレインはＮＭＯＳトランジスタＭ４２のドレインに接続されている。

ＮＭＯＳトランジスタＭ４２のソースは、ＮＭＯＳトランジスタＭ４３とＭ４４のドレインに接続されている。また、ゲートはインバータ回路４４の出力に接続されている。

インバータ回路４４の入力にはＬＯＡＤ制御回路３０の出力であるダミー負荷制御信号LOADが入力されている。また、ダミー負荷制御信号LOADはＮＭＯＳトランジスタＭ４３のゲートにも接続されている。

ＮＭＯＳトランジスタＭ４３とＭ４４のソースは共に接地端子Ｖssに接続されている。ＮＭＯＳトランジスタＭ４４のゲートは自身のドレインに接続されると共に、電流設定完了検出回路４３の第１入力と、ソフトスタート回路５０の入力にも接続されている。

電流設定完了検出回路４３の第２入力はソフトスタート回路５０の出力で、且つＮＭＯＳトランジスタＭ４５のゲートに接続されている。また、電流設定完了検出回路４３からは電流設定完了信号ＩsoがＬＯＡＤ制御回路３０に出力されている。

ソフトスタート回路５０は抵抗Ｒ５１とコンデンサＣ５１で構成されている。抵抗Ｒ５１はＮＭＯＳトランジスタＭ４４とＭ４５のゲート間に接続され、コンデンサＣ５１はＮＭＯＳトランジスタＭ４５のゲートと接地端子Ｖss間に接続されている。

ソフトスタート回路５０は制御入力を備えており、端子ＴＩadjに接続されている。端子ＴＩadjに入力される設定信号ＴＩadjによって、抵抗Ｒ５１もしくはコンデンサＣ５１の値を変更して、ソフトスタート回路５０の時定数を変更することができる。

ＮＭＯＳトランジスタＭ４５のドレインは端子Ｉloadを介して、ＤＣ−ＤＣコンバータの出力端子Ｖoutに接続されている。また、ソースは接地端子Ｖssに接続されている。

抵抗Ｒ５２の他端は演算増幅回路４２の出力に接続されている。演算増幅回路４２の反転入力は自身の出力に接続され、非反転入力は端子Ｖoutinを介して、ＤＣ−ＤＣコンバータの負荷側の出力端子Ｖoutに接続されている。

次に、この発明の実施形態回路の動作を説明する。

図２は図１に示したＤＣ−ＤＣコンバータの各部の信号を示すタイミングチャートである。図２において、Ｉrpは逆流検出信号、Ｖsetは出力電圧設定信号、LOADはダミー負荷制御信号、Ｉloadは出力端子Ｖoutから端子Ｉloadに流れるダミー負荷電流、Ｉoutは配線抵抗Ｒoに流れる負荷電流、Ｉsoは電流設定完了信号、Ｖrsetは基準電圧設定信号、Ｖrefは基準電圧の電圧値、Ｖoは出力端子Ｖoの電圧値、Ｖsoは電圧設定完了信号である。

まず、ＤＣ−ＤＣコンバータが不連続モードで動作しているときに、出力電圧Ｖoを上げる場合を説明する。

不連続モードの場合は、同期整流トランジスタＭ２がオン状態において、インダクタＬ１の電流が反転し、端子ＬＸから同期整流トランジスタＭ２を介して接地端子Ｖssに向かって電流が流れる場合が発生する。このとき端子ＬＸの電位は正電位となる。逆流検出コンパレータ８はこの正電位を検出して、ＤＵＴＹ制御回路２０に出力する。ＤＵＴＹ制御回路２０は、同期整流トランジスタＭ２がオン状態の場合に、逆流検出コンパレータ８の出力がハイレベルになると、同期整流トランジスタＭ２をオフに制御すると共に、逆流検出信号Ｉrpをハイレベルにする。この逆流検出コンパレータ８の出力により、ＤＣ−ＤＣコンバータが不連続モードで動作しているか連続モードで動作しているかを検出できる。

時刻ｔ０以前の状態は、ＬＯＡＤ制御回路３０のダミー負荷制御信号LOADはハイレベル、基準電圧設定信号Ｖrsetはローレベルとなっている。ダミー負荷制御信号LOADがハイレベルなので、ＮＭＯＳトランジスタＭ４３はオンしている。このため、ソフトスタート回路５０の入力は接地電位Ｖssになり、ＮＭＯＳトランジスタＭ４５のゲート電圧も同電圧になっている。すなわち、ＮＭＯＳトランジスタＭ４５はオフしているので、ＮＭＯＳトランジスタＭ４５のドレイン電流、すなわちダミー負荷電流Ｉloadは流れず０アンペアである。

また、インバータ回路４４の出力はローレベルなので、ＮＭＯＳトランジスタＭ４２はオフしている。そのため、ＰＭＯＳトランジスタＭ４１のドレイン電流も流れない。

電流設定完了検出回路４３は、第１入力と第２入力の電圧がほぼ等しい場合にハイレベルを出力するウインドコンパレータで構成されているので、電流設定完了信号Ｉsoはハイレベルである。

さらに、基準電圧設定信号Ｖrsetがローレベルなので、基準電圧Ｖrefの電圧は電圧Ｖref1に設定されている。

時刻ｔ０で出力電圧設定信号Ｖsetがハイレベルになると、ＬＯＡＤ制御回路３０はダミー負荷制御信号LOADをローレベルにする。すると、ＮＭＯＳトランジスタＭ４３はオフする。また、インバータ回路４４の出力はハイレベルとなり、ＮＭＯＳトランジスタＭ４２はオンとなる。ＮＭＯＳトランジスタＭ４２がオンになると、ＰＭＯＳトランジスタＭ４１のドレイン電流がＮＭＯＳトランジスタＭ４４のドレイン電流となって流れる。そのため、ＮＭＯＳトランジスタＭ４２がオンした直後は、ＮＭＯＳトランジスタＭ４４のゲート電圧はステップ状に上昇するが、ソフトスタート回路５０内のコンデンサＣ５１は抵抗Ｒ５１を介して充電されるため、ＮＭＯＳトランジスタＭ４５のゲート電圧は時間をかけて上昇する。その結果、ＮＭＯＳトランジスタＭ４５のドレイン電流であるダミー負荷電流Ｉloadはソフトスタート回路５０の時定数に応じた時間をかけて増加する。また、その間、電流設定完了検出回路４３の第１、第２入力の電位が異なるため、電流設定完了検出回路４３の出力信号Ｉsoはローレベルとなる。

ソフトスタート回路５０は、ダミー負荷電流Ｉloadの変化によって、出力電圧Ｖoの変動が起こらず、しかもできるだけ短い時間で電流値を増加させるように設定信号ＴＩadjによって抵抗Ｒ５１とコンデンサＣ１の時定数を設定している。

ＮＭＯＳトランジスタＭ４４とＭ４５は、ソフトスタート回路５０で接続されたカレントミラー回路なので、時刻ｔ１に達すると、ダミー負荷電流ＩloadはＮＭＯＳトランジスタＭ４４のドレイン電流に比例した電流値で安定する。

ここで、ダミー負荷電流Ｉloadに付いて詳しく説明する。ダミー負荷電流ＩloadはＮＭＯＳトランジスタＭ４５のドレイン電流であるから、前記したようにカレントミラー回路を構成しているＮＭＯＳトランジスタＭ４４のドレイン電流に比例している。また、ＮＭＯＳトランジスタＭ４４のドレイン電流は、ＰＭＯＳトランジスタＭ４１のドレイン電流と等しいので、ＰＭＯＳトランジスタＭ４１のドレイン電流がどのようにして設定されるかを説明すればよい。

ＰＭＯＳトランジスタＭ４１のドレイン電流は演算増幅回路４１によって制御されている。演算増幅回路４１は非反転入力に接続されているＤＣ−ＤＣコンバータの出力端子Ｖoの電位と反転入力に接続されている抵抗Ｒ５２の一端の電位Ｖaが等しくなるようにＰＭＯＳトランジスタＭ４１のゲート電圧を制御している。抵抗Ｒ５２の他端は演算増幅回路４２の出力に接続されている。演算増幅回路４２はＤＣ−ＤＣコンバータの出力端子Ｖoutの電位を出力するボルテージフォロア回路であるから、抵抗Ｒ５２の他端の電位は出力端子Ｖoutの電位と同じである。また、抵抗Ｒ５２には、可変電流源Ｉ４１の出力電流が供給されているので、演算増幅回路４１の反転入力の電位Ｖaは、下記（１）式に示される。

Ｖa＝Ｖout＋Ｒ５２×Ｉ４１ ・・・・・（１）

また、非反転入力の電位はＶoであるから、下記（２）式に示される。

Ｖo＝Ｖout＋Ｒo×Ｉout ・・・・・（式２）

なお、Ｉoutは配線抵抗Ｒoを流れる負荷電流である。演算増幅回路４１はＶaとＶoが同電位になるようにＰＭＯＳトランジスタのゲート電圧を制御するので、（３）式に示すようになる。

Ｖout＋Ｒ５２×Ｉ４１＝Ｖout＋Ｒo×Ｉout ・・・・・（３）

抵抗Ｒ５２と配線抵抗Ｒoの比をＫとすると、Ｒ５２＝Ｋ×Ｒoであるから、この関係を（３）に代入し、負荷電流Ｉoutに付いて解くと、（４）式になる。

Ｉout＝Ｉ４２×Ｋ ・・・・・（４）

可変電流源Ｉ４１の電流値は、ＤＣ−ＤＣコンバータが確実に連続モードになる最小の負荷電流Ｉoutになるように設定すればよい。

配線抵抗Ｒoの値は、この発明のＤＣ−ＤＣコンバータを用いる電子回路毎に異なるため、抵抗Ｒ５２と配線抵抗Ｒoの比例定数Ｋも異なる。そのため、この発明では、電流源Ｉ４２を電流設定信号Ｉadjにより可変できるようにしている。

なお、負荷電流Ｉoutはダミー負荷電流Ｉloadと、負荷回路７０に供給される電流Ｉoの和であるから、ダミー負荷電流Ｉloadの値は、負荷回路７０に供給される電流Ｉoが少ない場合は多くなり、多い場合は少なくなる。

ダミー負荷電流Ｉloadの値が安定した状態では、ソフトスタート回路５０の入出力間の電位が等しくなる。すなわち、電流設定完了検出回路４３の第１、第２入力電圧が等しくなるので、電流設定完了検出回路４３は電流設定完了信号Ｉsoをハイレベルにする。電流設定完了信号Ｉsoがハイレベルになると、ＬＯＡＤ制御回路３０は直ちに、もしくは所定の時間経過した時刻ｔ２に基準電圧設定信号Ｖrsetをハイレベルにする。

基準電圧設定信号Ｖrsetがハイレベルになると、基準電圧Ｖrefの電圧がＶref2に上昇する。しかし、ソフトスタート回路１０内のコンデンサＣ１１は抵抗Ｒ１１を介して充電されるため、誤差増幅回路１の非反転入力の電圧は所定の時間をかけて上昇する。その結果、ＤＣ−ＤＣコンバータの出力電圧Ｖoも時間をかけて電圧Ｖo1からＶo2に上昇する。上昇にかかる時間は、ソフトスタート回路１０を構成している抵抗Ｒ１１とコンデンサＣ１１の時定数で決定されるので、この時定数は負荷回路７０の要求仕様に合わせて設定する必要がある。そのため、設定信号ＴＶadjを用いてソフトスタート回路１０の時定数変更できるようにしている。

出力設定完了検出回路７も電流設定完了検出回路４３と同様、第１入力と第２入力の電圧がほぼ等しい場合にハイレベルを出力するウインドコンパレータで構成されている。

誤差増幅回路１の反転入力の電圧は、非反転入力の電圧と等しいので、出力電圧Ｖoが上昇している間は、出力設定完了検出回路７の第１、第２入力の電位が異なるため、出力設定完了検出回路７の出力である電圧設定完了信号Ｖsoはローレベルとなる。

時刻ｔ３になると、出力電圧Ｖoは目標出力電圧Ｖo2に達する。すると、ソフトスタート回路１０の入出力の電圧が等しくなるので電圧設定完了信号Ｖsoはハイレベルとなる。電圧設定完了信号Ｖsoがハイレベルになると、ＬＯＡＤ制御回路３０は直ちに、もしくは所定の時間経過した時刻ｔ４にダミー負荷制御信号LOADをハイレベルにする。

すると、前記したように、ＮＭＯＳトランジスタＭ４３がオン、ＮＭＯＳトランジスタＭ４２がオフとなり、ソフトスタート回路５０の入力電圧をローレベルに下げると共に、ＰＭＯＳトランジスタＭ４１のドレイン電流を遮断する。

ＮＭＯＳトランジスタＭ４５のゲート電圧は、ソフトスタート回路５０内の抵抗Ｒ５１とコンデンサＣ５１の時定数に応じた速度で低下するので、ダミー負荷電流Ｉloadは漸減する。また、電流設定完了信号Ｉsoはローレベルとなる。

時刻ｔ５でダミー負荷電流Ｉloadが０アンペアになると、電流設定完了信号Ｉsoはハイレベルに戻る。以上で、出力電圧Ｖoを上昇させる動作が終了する。

次に、出力電圧Ｖoを下げる場合を説明する。

時刻ｔ６で出力電圧設定信号Ｖsetがローレベルになると、ＬＯＡＤ制御回路３０はダミー負荷制御信号LOADをローレベルにする。すると、ダミー負荷回路４０は前記した出力電圧Ｖoを上げる場合と同様の動作を行い、ダミー負荷電流Ｉloadを生成し、ＤＣ−ＤＣコンバータを連続モードにする。

時刻ｔ７でダミー電流Ｉloadの増加が止まると、電流設定完了信号Ｉsoがハイレベルになる。

電流設定完了信号Ｉsoがハイレベルになると、ＬＯＡＤ制御回路３０は直ちに、もしくは所定の時間経過した時刻ｔ８に、基準電圧設定信号Ｖrsetをローレベルにする。すると、基準電圧Ｖrefの電圧は電圧Ｖref1に低下する。このため、ソフトスタート回路１０の時定数に応じて出力電圧ＶoがＶo2からＶo1へ低下する。このとき電圧設定完了信号Ｖsoはローレベルとなる。

時刻ｔ９で出力電圧Ｖoが目標出力電圧Ｖo1まで低下すると、電圧設定完了信号Ｖsoはハイレベルとなる。すると、ＬＯＡＤ制御回路３０は直ちに、もしくは所定の時間経過した時刻ｔ１０にダミー負荷制御信号LOADをハイレベルにして、ダミー負荷電流Ｉloadを停止させる。ダミー負荷電流Ｉloadは前記したように所定の時間かけて時刻ｔ１１に０アンペアに戻る。

上記のように、ＤＣ−ＤＣコンバータが不連続モードで動作している場合は、出力電圧Ｖoを上げる場合も下げる場合も、ダミー負荷電流Ｉloadを供給し、負荷電流Ｉoutが連続モードとなる電流値まで増やすことで、ＤＣ−ＤＣコンバータの出力電圧Ｖoを設定するフィードバックループの周波数特性を広帯域まで伸ばすことができ、その状態にしてから出力電圧Ｖoの変更を行うようにしたので、負荷回路７０の仕様に合わせた電圧変化速度で出力電圧Ｖoの変更を行うことができるようになった。また、ダミー負荷電流Ｉloadの増減に際しては、ソフトスタート回路５０により時間をかけて行うようにしたので、出力電圧Ｖoの不用意な変動も抑えることができるようになった。

次に、ＤＣ−ＤＣコンバータが連続モードで動作している場合を説明する。

負荷電流Ｉoutが増加して時刻ｔ１２で、ＤＣ−ＤＣコンバータが連続モードになると、逆流検出コンパレータ８の出力は、同期整流トランジスタＭ２がオンしている期間はローレベルのままである。この信号を受けてＤＵＴＹ制御回路２０は逆流検出信号Ｉrpをローレベルにする。

出力電圧を上げる場合は、時刻ｔ１３で出力電圧設定信号Ｖsetがハイレベルになると、ＬＯＡＤ制御回路３０はダミー負荷制御信号LOADをハイレベルにしたまま、基準電圧設定信号Ｖrsetをハイレベルにする。すると出力設定検出回路７の電圧設定完了信号Ｖsoはローレベルとなる。誤差増幅回路１の非反転入力はソフトスタート回路１０の時定数に応じた速度で上昇するので、出力電圧Ｖoも時間を掛けて上昇する。

時刻ｔ１４で出力電圧Ｖoが目標出力電圧Ｖo2になると、電圧設定完了信号Ｖsoはハイレベルとなる。これで、出力電圧Ｖoを上げる動作が終了する。

出力電圧Ｖoを下げる場合は、時刻ｔ１５で出力電圧設定信号Ｖsetをローレベルにすると、ＬＯＡＤ制御回路３０はダミー負荷制御信号LOADをハイレベルにしたまま、基準電圧設定信号Ｖesetをローレベルにする。すると電圧設定完了信号Ｖsoはローレベルとなる。誤差増幅回路１の非反転入力はソフトスタート回路１０の時定数に応じた速度で低下するので、出力電圧Ｖoも時間を掛けて低下する。

時刻ｔ１６で出力電圧Ｖoが目標出力電圧Ｖo1に戻ると、電圧設定完了信号Ｖsoはハイレベルとなる。これで、出力電圧Ｖoを下げる動作が終了する。

このように、ＤＣ−ＤＣコンバータが連続モードで動作している場合は、ダミー負荷電流Ｉloadを追加せずに、直ちに出力電圧Ｖoの変更を行うことができる。

なお、この実施形態では、ＬＯＡＤ制御回路３０に逆流検出信号Ｉrpを入力し、ＤＣ−ＤＣコンバータが連続モードで動作しているか、不連続モードの動作であるかを識別し、連続モードで動作している場合に、ＬＯＡＤ制御回路３０はダミー負荷回路４０を動作させないようにしていた。しかし、ＤＣ−ＤＣコンバータが連続モードで動作している場合でも、ダミー負荷回路４０を動作させても構わない。

ＤＣ−ＤＣコンバータが連続モードで動作している場合に、ＬＯＡＤ制御回路３０のダミー負荷制御LOADをローレベルにした場合は、ダミー負荷回路４０の演算増幅回路４１の非反転入力の電位は反転入力の電位より高くなっているため、演算増幅回路４１の出力電圧はハイレベルとなり、ＰＭＯＳトランジスタＭ４１をオフしてしまう。このため、ＮＭＯＳトランジスタＭ４４にはドレイン電流が流れないので、カレントミラーを構成しているＮＭＯＳトランジスタＭ４５のドレイン電流、すなわちダミー負荷電流Ｉloadも流れない。

また、ソフトスタート回路５０の入出力間にも電位が発生しないので、電流設定完了検出回路４３の出力はハイレベルのままである。よって、ＬＯＡＤ制御回路３０に逆流検出信号をＩrpが入力されていなくても、前記と同様の動作を行うことができる。

さらに、出力電圧Ｖoを高速に低下させた場合に、出力コンデンサＣ１、Ｃ２の容量の放電に時間がかかると、負荷電流Ｉoutが減少し、出力電圧Ｖoの低下途中で連続モードから不連続モードに移行してしまう場合がある。しかし、ダミー負荷回路４０を動作させておけば、不連続モードになる前に、ダミー負荷電流Ｉloadが生成され、不連続モードに移行するのを防止することもできるという効果もある。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明の実施形態を示すＤＣ−ＤＣコンバータの回路図である。 この発明の実施形態回路のタイミングチャートである。

符号の説明

１００ 降圧型ＤＣ−ＤＣコンバータ、１ 誤差増幅回路、２ ＰＷＭコンパレータ、７ 出力設定完了検出回路、８ 逆流検出コンパレータ、１０,５０ ソフトスタート回路、２０ ＤＵＴＹ制御回路、３０ ＬＯＡＤ制御回路、４０ ダミー負荷回路、４３ 電流設定完了検出回路、７０ 負荷回路、Ｖref 基準電圧、Ｌ１ インダクタ、Ｃ１,Ｃ２ 出力コンデンサ、Ｒo 配線抵抗、Ｉ４１ 可変電流源。

Claims (9)

1. 出力電圧が変更可能なインダクタを用いたＤＣ−ＤＣコンバータにおいて、
   出力端子に接続されたダミー負荷回路と、前記ダミー負荷回路の動作を制御するロード制御回路と、
   ＤＣ−ＤＣコンバータの動作が非連続モードか連続モードであるかを検出する検出手段とを備え、
   前記ロード制御回路は、出力電圧を変更する前に、前記検出手段からの出力に基づいて、前記ＤＣ−ＤＣコンバータの動作が非連続モードの場合は、前記ダミー負荷回路を作動状態にし、前記ＤＣ−ＤＣコンバータの動作が連続モードとなるようにダミー負荷電流を流すように制御することを特徴とするＤＣ−ＤＣコンバータ。
2. 前記ロード制御回路は、前記検出手段からの検出信号と、出力電圧が設定された目標出力電圧であるか否か検出する出力設定完了検出回路からの信号と、出力電圧設定信号と、前記ダミー負荷回路に流れるダミー負荷電流が設定値であるか否か検出する電流設定完了検出回路からの信号が入力され、各信号に基づき、前記ダミー負荷回路の動作を制御するダミー負荷制御信号を前記ダミー負荷回路に出力するとともに、所定の基準電圧の電圧値を変更する基準電圧設定信号を基準電圧回路に出力することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記出力電圧が前記目標出力電圧に達するまでの時間を変更可能に設定する手段を備えたことを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
4. 前記ダミー負荷回路は、ソフトスタート回路を備え、前記ソフトスタート回路は、所定の時間をかけて前記ダミー負荷電流を増加させることを特徴とする請求項１または請求項２に記載のＤＣ−ＤＣコンバータ。
5. 前記所定の時間を変更可能に構成したことを特徴とする請求項４に記載のＤＣ−ＤＣコンバータ。
6. 前記ロード制御回路は、前記ダミー負荷電流が前記ＤＣ−ＤＣコンバータの動作が連続モードとなる所定の電流に達した後に、前記出力電圧を変更するようにした請求項１ないし請求項５のいずれか１項に記載のＤＣ−ＤＣコンバータ。
7. 前記ロード制御回路は、前記出力電圧が、目標出力電圧に到達した後に、前記ダミー負荷電流を減少させオフすることを特徴とする請求項１ないし請求項６のいずれか１項に記載のＤＣ−ＤＣコンバータ。
8. 前記ダミー負荷電流の電流値を設定する手段を備えたことを特徴とする請求項１ないし請求項７のいずれか１項に記載のＤＣ−ＤＣコンバータ。
9. 前記ダミー負荷電流が、負荷電流が流れる配線抵抗によって生ずる電圧降下に応じて設定されることを特徴とする請求項１ないし請求項８のいずれか１項に記載のＤＣ−ＤＣコンバータ。

Images